WO2014141958A1

WO2014141958A1 - 表示装置およびその駆動方法

Info

Publication number: WO2014141958A1
Application number: PCT/JP2014/055550
Authority: WO
Inventors: 宣孝岸
Original assignee: シャープ株式会社
Priority date: 2013-03-14
Filing date: 2014-03-05
Publication date: 2014-09-18
Also published as: US20150379940A1; CN105190739B; US9881552B2; CN105190739A; JP6138236B2; JPWO2014141958A1; US20170148385A1; US9711092B2

Abstract

　表示装置において駆動トランジスタの劣化および発光素子の劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することを可能にする駆動方法を提供する。　電流によって輝度が制御される電気光学素子と当該電気光学素子に供給すべき電流を制御するための駆動トランジスタとを含む画素回路を有する表示装置において、駆動トランジスタの特性を検出する第１の特性検出ステップ（Ｓ１０）と、電気光学素子の特性を検出する第２の特性検出ステップ（Ｓ２０）と、第１および第２の特性検出ステップ（Ｓ１０，Ｓ２０）での検出結果に基づいて得られる特性データを映像信号を補正するための補正データとして記憶する補正データ記憶ステップ（Ｓ３０）と、補正データに基づいて映像信号を補正する映像信号補正ステップ（Ｓ４０）とが駆動方法に含められる。ここで、第２の特性検出ステップ（Ｓ２０）の処理は、発光期間に行われる。

Description

表示装置およびその駆動方法

　本発明は表示装置およびその駆動方法に関し、より詳しくは、有機ＥＬ（Electro Luminescence）素子などの電気光学素子を含む画素回路を備える表示装置およびその駆動方法に関する。

　従来より、表示装置が備える表示素子としては、印加される電圧によって輝度が制御される電気光学素子と流れる電流によって輝度が制御される電気光学素子とがある。印加される電圧によって輝度が制御される電気光学素子の代表例としては液晶表示素子が挙げられる。一方、流れる電流によって輝度が制御される電気光学素子の代表例としては有機ＥＬ素子が挙げられる。有機ＥＬ素子は、ＯＬＥＤ（Organic Light-Emitting Diode）とも呼ばれている。自発光型の電気光学素子である有機ＥＬ素子を使用した有機ＥＬ表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。従って、近年、積極的に有機ＥＬ表示装置の開発が進められている。

　有機ＥＬ表示装置の駆動方式として、パッシブマトリクス方式（単純マトリクス方式とも呼ばれる。）とアクティブマトリクス方式とが知られている。パッシブマトリクス方式を採用した有機ＥＬ表示装置は、構造は単純であるものの、大型化および高精細化が困難である。これに対して、アクティブマトリクス方式を採用した有機ＥＬ表示装置（以下「アクティブマトリクス型の有機ＥＬ表示装置」という。）は、パッシブマトリクス方式を採用した有機ＥＬ表示装置に比べて大型化および高精細化を容易に実現できる。

　アクティブマトリクス型の有機ＥＬ表示装置には、複数の画素回路がマトリクス状に形成されている。アクティブマトリクス型の有機ＥＬ表示装置の画素回路は、典型的には、画素を選択する入力トランジスタと、有機ＥＬ素子への電流の供給を制御する駆動トランジスタとを含んでいる。なお、以下においては、駆動トランジスタから有機ＥＬ素子に流れる電流のことを「駆動電流」という場合がある。

　図４４は、従来の一般的な画素回路９１の構成を示す回路図である。この画素回路９１は、表示部に配設されている複数のデータ線Ｓと複数の走査線Ｇとの各交差点に対応して設けられている。図４４に示すように、この画素回路９１は、２個のトランジスタＴ１，Ｔ２と、１個のコンデンサＣｓｔと、１個の有機ＥＬ素子ＯＬＥＤとを備えている。トランジスタＴ１は入力トランジスタであり、トランジスタＴ２は駆動トランジスタである。

　トランジスタＴ１は、データ線ＳとトランジスタＴ２のゲート端子との間に設けられている。そのトランジスタＴ１に関し、走査線Ｇにゲート端子が接続され、データ線Ｓにソース端子が接続されている。トランジスタＴ２は、有機ＥＬ素子ＯＬＥＤと直列に設けられている。そのトランジスタＴ２に関し、ハイレベル電源電圧ＥＬＶＤＤを供給する電源線にドレイン端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にソース端子が接続されている。なお、ハイレベル電源電圧ＥＬＶＤＤを供給する電源線のことを以下「ハイレベル電源線」といい、ハイレベル電源線にはハイレベル電源電圧と同じ符合ＥＬＶＤＤを付す。コンデンサＣｓｔについては、トランジスタＴ２のゲート端子に一端が接続され、トランジスタＴ２のソース端子に他端が接続されている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源電圧ＥＬＶＳＳを供給する電源線に接続されている。なお、ローレベル電源電圧ＥＬＶＳＳを供給する電源線のことを以下「ローレベル電源線」といい、ローレベル電源線にはローレベル電源電圧と同じ符合ＥＬＶＳＳを付す。また、ここでは、トランジスタＴ２のゲート端子と、コンデンサＣｓｔの一端と、トランジスタＴ１のドレイン端子との接続点のことを便宜上「ゲートノードＶＧ」という。なお、一般的には、ドレインとソースのうち電位の高い方がドレインと呼ばれているが、本明細書の説明では、一方をドレイン，他方をソースと定義するので、ドレイン電位よりもソース電位の方が高くなることもある。

　図４５は、図４４に示す画素回路９１の動作を説明するためのタイミングチャートである。時刻ｔ１以前には、走査線Ｇは非選択状態となっている。従って、時刻ｔ１以前には、トランジスタＴ１がオフ状態になっており、ゲートノードＶＧの電位は初期レベル（例えば、１つ前のフレームでの書き込みに応じたレベル）を維持している。時刻ｔ１になると、走査線Ｇが選択状態となり、トランジスタＴ１がターンオンする。これにより、データ線ＳおよびトランジスタＴ１を介して、この画素回路９１が形成する画素（サブ画素）の輝度に対応するデータ電圧ＶｄａｔａがゲートノードＶＧに供給される。その後、時刻ｔ２までの期間に、ゲートノードＶＧの電位がデータ電圧Ｖｄａｔａに応じて変化する。このとき、コンデンサＣｓｔは、ゲートノードＶＧの電位とトランジスタＴ２のソース電位との差であるゲート－ソース間電圧Ｖｇｓに充電される。時刻ｔ２になると、走査線Ｇが非選択状態となる。これにより、トランジスタＴ１がターンオフし、コンデンサＣｓｔが保持するゲート－ソース間電圧Ｖｇｓが確定する。トランジスタＴ２は、コンデンサＣｓｔが保持するゲート－ソース間電圧Ｖｇｓに応じて有機ＥＬ素子ＯＬＥＤに駆動電流を供給する。その結果、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

　ところで、有機ＥＬ表示装置においては、駆動トランジスタとして、典型的には薄膜トランジスタ（ＴＦＴ）が採用される。しかしながら、薄膜トランジスタについては、閾値電圧にばらつきが生じやすい。表示部内に設けられている駆動トランジスタに閾値電圧のばらつきが生じると、輝度のばらつきが生じるので表示品位が低下する。そこで、有機ＥＬ表示装置における表示品位の低下を抑制する技術が従来より提案されている。例えば、日本の特開２００５－３１６３０号公報には、駆動トランジスタの閾値電圧のばらつきを補償する技術が開示されている。また、日本の特開２００３－１９５８１０号公報および日本の特開２００７－１２８１０３号公報には、画素回路から有機ＥＬ素子ＯＬＥＤに流れる電流を一定にする技術が開示されている。さらに、日本の特開２００７－２３３３２６号公報には、駆動トランジスタの閾値電圧や電子移動度に関わらず均一な輝度の画像を表示する技術が開示されている。

　上述の先行技術によれば、表示部内に設けられている駆動トランジスタに閾値電圧のばらつきが生じても、所望の輝度（目標輝度）に応じて有機ＥＬ素子（発光素子）に一定電流を供給することが可能となる。しかしながら、有機ＥＬ素子に関しては、時間の経過とともに電流効率が低下する。すなわち、たとえ一定電流が有機ＥＬ素子に供給されたとしても、時間の経過とともに輝度が徐々に低下する。その結果、焼き付きが生じる。

　以上より、駆動トランジスタの劣化および有機ＥＬ素子の劣化に対して何ら補償が行われなければ、図４６に示すように、駆動トランジスタの劣化に起因する電流低下が生じるとともに有機ＥＬ素子の劣化に起因する輝度低下が生じる。また、駆動トランジスタの劣化に対して補償が行われても、図４７に示すように、時間が経過するにつれて、有機ＥＬ素子の劣化に起因する輝度低下が生じる。そこで、日本の特表２００８－５２３４４８号公報には、駆動トランジスタの特性に基づいてデータを補正する技術に加えて、有機ＥＬ素子ＯＬＥＤの特性に基づいてデータを補正する技術が開示されている。

日本の特開２００５－３１６３０号公報日本の特開２００３－１９５８１０号公報日本の特開２００７－１２８１０３号公報日本の特開２００７－２３３３２６号公報日本の特表２００８－５２３４４８号公報

　ところが、日本の特表２００８－５２３４４８号公報に開示された技術によれば、選択期間中には駆動トランジスタまたは有機ＥＬ素子のいずれか一方の特性しか検出することができない。このため、駆動トランジスタの劣化および有機ＥＬ素子の劣化の双方を同時に補償することはできない。また、駆動トランジスタおよび有機ＥＬ素子の双方の特性を検出するためには選択期間を長くする必要がある。これに関し、日本の特表２００８－５２３４４８号公報に開示された技術においては、特性の検出を行う行の選択期間を長くした場合、特性の検出を行う行とそれ以外の行とで発光時間の長さが異なってしまい、所望の輝度表示が行われない。

　そこで、本発明は、表示装置において駆動トランジスタの劣化および発光素子の劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することを可能にする駆動方法を提供することを目的とする。

　本発明の第１の局面は、電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスを有する表示装置の駆動方法であって、
　前記駆動トランジスタの特性を検出する第１の特性検出ステップと、
　前記電気光学素子の特性を検出する第２の特性検出ステップと、
　前記第１の特性検出ステップでの検出結果および前記第２の特性検出ステップでの検出結果に基づいて得られる特性データを、映像信号を補正するための補正データとして、予め用意された補正データ記憶部に記憶させる補正データ記憶ステップと、
　前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正ステップと
を含み、
　１フレーム期間は、前記電気光学素子を発光させる準備が行われる選択期間と前記電気光学素子の発光が行われる発光期間とからなり、
　前記第１の特性検出ステップおよび前記第２の特性検出ステップの一方または双方の処理が、１フレーム期間につき前記画素マトリクスの１つの行のみで行われ、
　前記第２の特性検出ステップの処理は、前記発光期間に行われることを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記第１の特性検出ステップおよび前記第２の特性検出ステップの双方の処理が、１フレーム期間につき前記画素マトリクスの１つの行のみで行われ、
　各フレームにおいて前記第１の特性検出ステップおよび前記第２の特性検出ステップの双方の処理が行われる行をモニタ行と定義し、前記モニタ行以外の行を非モニタ行と定義したとき、前記モニタ行についての前記選択期間の長さは、前記非モニタ行についての前記選択期間の長さよりも長くなっていて、
　前記第１の特性検出ステップの処理は、前記選択期間に行われることを特徴とする。

　本発明の第３の局面は、本発明の第１の局面において、
　前記第１の特性検出ステップおよび前記第２の特性検出ステップの一方の処理が、１フレーム期間につき前記画素マトリクスの１つの行のみで行われ、
　前記画素マトリクスの１つの行に着目したとき、前記第１の特性検出ステップの処理と前記第２の特性検出ステップの処理とは交互に行われ、
　前記第１の特性検出ステップの処理は、前記発光期間に行われることを特徴とする。

　本発明の第４の局面は、本発明の第１の局面において、
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電流が与えられた状態で前記電気光学素子の陽極の電圧を測定することによって、前記電気光学素子の特性が検出されることを特徴とする。

　本発明の第５の局面は、本発明の第４の局面において、
　前記第２の特性検出ステップでは、目標輝度に応じて、前記一定の電流を前記電気光学素子に与える時間の長さが調整されることを特徴とする。

　本発明の第６の局面は、本発明の第４の局面において、
　前記第２の特性検出ステップでは、１フレーム期間での発光電流の積分値が目標階調に相当する値となる範囲内で複数レベルの前記一定の電流が前記電気光学素子に与えられることによって、前記電気光学素子の特性として複数の特性が検出されることを特徴とする。

　本発明の第７の局面は、本発明の第１の局面において、
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電圧が与えられた状態で前記電気光学素子に流れる電流を測定することによって、前記電気光学素子の特性が検出されることを特徴とする。

　本発明の第８の局面は、本発明の第７の局面において、
　前記第２の特性検出ステップでは、目標輝度に応じて、前記一定の電圧を前記電気光学素子に与える時間の長さが調整されることを特徴とする。

　本発明の第９の局面は、本発明の第７の局面において、
　前記第２の特性検出ステップでは、１フレーム期間での発光電流の積分値が目標階調に相当する値となる範囲内で複数レベルの前記一定の電圧が前記電気光学素子に与えられることによって、前記電気光学素子の特性として複数の特性が検出されることを特徴とする。

　本発明の第１０の局面は、本発明の第１の局面において、
　前記第１の特性検出ステップでは、前記駆動トランジスタのゲート－ソース間の電圧を所定の大きさにした状態で前記駆動トランジスタのドレイン－ソース間を流れる電流を測定することによって、前記駆動トランジスタの特性が検出されることを特徴とする。

　本発明の第１１の局面は、本発明の第１の局面において、
　前記補正データ記憶部は、前記補正データとしてオフセット値を記憶するオフセット値記憶部と前記補正データとしてゲイン値を記憶するゲイン値記憶部とからなり、
　前記補正データ記憶ステップでは、
　　前記第１の特性検出ステップでの検出結果に基づいて得られるオフセット値と前記第２の特性検出ステップでの検出結果に基づいて得られるオフセット値との和が、新たなオフセット値として前記オフセット値記憶部に記憶され、
　　前記第１の特性検出ステップでの検出結果に基づいて得られるゲイン値と前記第２の特性検出ステップでの検出結果に基づいて得られる補正係数との積が、新たなゲイン値として前記ゲイン値記憶部に記憶されることを特徴とする。

　本発明の第１２の局面は、本発明の第１１の局面において、
　前記表示装置は、
　　前記駆動トランジスタの特性および前記電気光学素子の特性を検出するための特性検出部と、
　　前記画素マトリクスの各列に対応するように設けられ、前記特性検出部および対応する列の画素回路と電気的に接続され得るように構成されたｍ本のモニタ線と
を更に有し、
　前記選択期間は、前記第１の特性検出ステップの処理が行われる第１期間と前記第１期間に続く第２期間とからなり、
　前記オフセット値記憶部に記憶されているオフセット値と前記第１の特性検出ステップでの検出結果に基づいて得られるオフセット値との差分の値を第１の値と定義し、前記ゲイン値記憶部に記憶されているゲイン値と前記第１の特性検出ステップでの検出結果に基づいて得られるゲイン値とに基づいて得られる値を第２の値と定義したとき、前記第２期間には、各モニタ線に、前記第１の値と前記第２の値との和に相当する電圧が印加されることを特徴とする。

　本発明の第１３の局面は、本発明の第１の局面において、
　前記補正データ記憶部は、前記補正データとして前記駆動トランジスタに対応するオフセット値を記憶する駆動トランジスタ用オフセット値記憶部，前記補正データとして前記電気光学素子に対応するオフセット値を記憶する電気光学素子用オフセット値記憶部，前記補正データとして前記駆動トランジスタに対応するゲイン値を記憶する駆動トランジスタ用ゲイン値記憶部，および前記補正データとして前記電気光学素子に対応するゲイン値を記憶する電気光学素子用ゲイン値記憶部からなり、
　前記補正データ記憶ステップでは、
　　前記第１の特性検出ステップでの検出結果に基づいて得られるオフセット値が、新たなオフセット値として前記駆動トランジスタ用オフセット値記憶部に記憶され、
　　前記第１の特性検出ステップでの検出結果に基づいて得られるゲイン値が、新たなゲイン値として前記駆動トランジスタ用ゲイン値記憶部に記憶され、
　　前記第２の特性検出ステップでの検出結果に基づいて得られるオフセット値が、新たなオフセット値として前記電気光学素子用オフセット値記憶部に記憶され、
　　前記第２の特性検出ステップでの検出結果に基づいて得られる補正係数が、新たなゲイン値として前記電気光学素子用ゲイン値記憶部に記憶されることを特徴とする。

　本発明の第１４の局面は、本発明の第１３の局面において、
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電流が与えられた状態で前記電気光学素子の陽極の電圧を測定することによって、前記電気光学素子の特性が検出され、
　前記一定の電流の大きさは、前記電気光学素子用ゲイン値記憶部に記憶されているゲイン値に応じて調整されることを特徴とする。

　本発明の第１５の局面は、本発明の第１３の局面において、
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電圧が与えられた状態で前記電気光学素子に流れる電流を測定することによって、前記電気光学素子の特性が検出され、
　前記一定の電圧の大きさは、前記電気光学素子用ゲイン値記憶部に記憶されているゲイン値に応じて調整されることを特徴とする。

　本発明の第１６の局面は、本発明の第１３の局面において、
　前記表示装置は、
　　前記駆動トランジスタの特性および前記電気光学素子の特性を検出するための特性検出部と、
　　前記画素マトリクスの各列に対応するように設けられ、前記特性検出部および対応する列の画素回路と電気的に接続され得るように構成されたｍ本のモニタ線と
を更に有し、
　前記選択期間は、前記第１の特性検出ステップの処理が行われる第１期間と前記第１期間に続く第２期間とからなり、
　前記第２期間には、各モニタ線に、前記電気光学素子用オフセット値記憶部に記憶されているオフセット値と前記電気光学素子用ゲイン値記憶部に記憶されているゲイン値に基づいて得られる値との和に相当する電圧が印加されることを特徴とする。

　本発明の第１７の局面は、本発明の第１の局面において、
　前記表示装置は、
　　電流を測定する電流測定部を少なくとも含み、前記駆動トランジスタの特性および前記電気光学素子の特性を検出するための特性検出部と、
　　前記画素マトリクスの各列に対応するように設けられ、前記特性検出部および対応する列の画素回路と電気的に接続され得るように構成されたｍ本のモニタ線と
を更に有し、
　前記第１の特性検出ステップでは、前記ｍ本のモニタ線が対応する画素回路および前記電流測定部と電気的に接続された状態で、前記駆動トランジスタのゲート－ソース間の電圧を所定の大きさにした状態で前記駆動トランジスタのドレイン－ソース間を流れる電流が前記電流測定部によって測定されることを特徴とする。

　本発明の第１８の局面は、本発明の第１７の局面において、
　前記特性検出部は、電圧を測定する電圧測定部を更に含み、
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電流が与えられた状態で前記電気光学素子の陽極の電圧が前記電圧測定部によって測定されることを特徴とする。

　本発明の第１９の局面は、本発明の第１７の局面において、
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電圧が与えられた状態で前記電気光学素子に流れる電流が前記電流測定部によって測定されることを特徴とする。

　本発明の第２０の局面は、本発明の第１７の局面において、
　前記特性検出部は、Ｋ本のモニタ線（Ｋは２以上ｍ以下の整数）につき１つだけ設けられ、
　各フレームにおいて、
　　前記Ｋ本のモニタ線のうちの１つが前記特性検出部と電気的に接続され、
　　前記特性検出部と電気的に接続されていないモニタ線は、ハイインピーダンスの状態にされていることを特徴とする。

　本発明の第２１の局面は、本発明の第１の局面において、
　前記ｎ行×ｍ列の画素マトリクスのうち黒色またはほぼ黒色の表示が行われる画素については、前記第２の特性検出ステップの処理が行われないことを特徴とする。

　本発明の第２２の局面は、本発明の第１の局面において、
　前記表示装置の電源オフの際に、最後に前記第１の特性検出ステップおよび前記第２の特性検出ステップの一方または双方の処理が行われた領域を特定する情報を予め用意されたモニタ領域記憶部に記憶するモニタ領域記憶ステップを更に含み、
　前記表示装置の電源オン後には、前記モニタ領域記憶部に記憶されている情報に基づいて得られる領域近傍の領域から、前記第１の特性検出ステップおよび前記第２の特性検出ステップの一方または双方の処理が行われることを特徴とする。

　本発明の第２３の局面は、本発明の第１の局面において、
　温度を検出する温度検出ステップと、
　前記特性データに対して前記温度検出ステップで検出された温度に基づく補正を施す温度変化補償ステップと
を更に含み、
　前記補正データ記憶ステップでは、前記温度変化補償ステップの処理で得られたデータが前記補正データとして前記補正データ記憶部に記憶されることを特徴とする。

　本発明の第２４の局面は、本発明の第１の局面において、
　前記駆動トランジスタは、酸化物半導体によりチャネル層が形成された薄膜トランジスタであることを特徴とする。

　本発明の第２５の局面は、本発明の第２４の局面において、
　前記酸化物半導体は、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），および酸素（О）を主成分とする酸化インジウムガリウム亜鉛であることを特徴とする。

　本発明の第２６の局面は、電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスを有する表示装置であって、
　前記駆動トランジスタの特性を検出する第１の特性検出処理および前記電気光学素子の特性を検出する第２の特性検出処理を行いつつ前記ｎ×ｍ個の画素回路を駆動する画素回路駆動部と、
　前記第１の特性検出処理での検出結果および前記第２の特性検出処理での検出結果に基づいて得られる特性データを、映像信号を補正するための補正データとして記憶する補正データ記憶部と、
　前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正部と
を備え、
　１フレーム期間は、前記電気光学素子を発光させる準備が行われる選択期間と前記電気光学素子の発光が行われる発光期間とからなり、
　前記画素回路駆動部は、
　　前記第１の特性検出処理および前記第２の特性検出処理の一方または双方の処理を、１フレーム期間につき前記画素マトリクスの１つの行についてのみ行い、
　　前記第２の特性検出処理を前記発光期間に行うことを特徴とする。

　本発明の第１の局面によれば、電流によって輝度が制御される電気光学素子（例えば有機ＥＬ素子）と当該電気光学素子に供給すべき電流を制御するための駆動トランジスタとを含む画素回路を有する表示装置において、駆動トランジスタの特性の検出と電気光学素子の特性の検出とが行われる。そして、双方の検出結果を考慮して得られて補正データを用いて映像信号が補正される。このようにして補正された映像信号に基づくデータ信号が画素回路に供給されるので、駆動トランジスタの劣化および電気光学素子の劣化が補償されるような大きさの駆動電流が電気光学素子に供給される。ここで、電気光学素子の特性の検出は、電気光学素子の発光期間中に行われる。従って、駆動トランジスタや電気光学素子の特性の検出するために発光期間の長さが従来よりも短くなることはない。以上より、表示装置において駆動トランジスタの劣化および電気光学素子の劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することが可能となる。

　本発明の第２の局面によれば、モニタ行（各フレームにおいて特性の検出が行われている行）についての選択期間の長さは、非モニタ行についての選択期間の長さよりも長くなっている。そして、その選択期間に駆動トランジスタの特性の検出が行われる。このため、駆動トランジスタの特性を検出するための期間が充分に確保される。

　本発明の第３の局面によれば、駆動トランジスタの特性の検出および電気光学素子の特性の検出の双方が電気光学素子の発光期間中に行われる。このため、選択期間中にも特性の検出が行われる構成とは異なり、モニタ行の選択期間を長くする必要がない。従って、充分な長さの発光期間が確保される。また、行によって選択期間の長さにばらつきが生じることが防止される。以上のように、表示装置において、選択期間の長さのばらつきを生ずることなく発光期間を充分に確保しつつ駆動トランジスタの劣化および電気光学素子の劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することが可能となる。

　本発明の第４の局面によれば、特性を検出する電気光学素子には一定電流が供給される。このため、一定電流を電気光学素子に供給する時間を調整することによって、当該電気光学素子を所望の輝度で発光させることが可能となる。

　本発明の第５の局面によれば、電気光学素子の特性の検出を行いつつ当該電気光学素子を所望の輝度で発光させることが可能となる。

　本発明の第６の局面によれば、電気光学素子の特性として複数の特性が検出されるので、より効果的に駆動トランジスタの劣化を補償することが可能となる。

　本発明の第７の局面によれば、電気光学素子の特性を検出するための測定時間の短縮が可能となる。

　本発明の第８の局面によれば、電気光学素子の特性の検出を行いつつ当該電気光学素子を所望の輝度で発光させることが可能となる。

　本発明の第９の局面によれば、電気光学素子の特性として複数の特性が検出されるので、より効果的に駆動トランジスタの劣化を補償することが可能となる。

　本発明の第１０の局面によれば、電流を測定するための構成要素を表示装置が備えた態様において、本発明の第１の局面と同様の効果を奏することができる。

　本発明の第１１の局面によれば、オフセット値記憶部には駆動トランジスタの特性および電気光学素子の特性の双方を考慮した補正データが記憶され、ゲイン値記憶部にも駆動トランジスタの特性および電気光学素子の特性の双方を考慮した補正データが記憶される。このため、駆動トランジスタの特性および電気光学素子の特性の双方を考慮して容易に映像信号を補正することが可能となる。

　本発明の第１２の局面によれば、電気光学素子の劣化の程度に応じた電圧が発光期間の前にモニタ線に印加され、発光期間における充電時間の長さが短縮される。

　本発明の第１３の局面によれば、オフセット値を記憶する記憶部およびゲイン値を記憶する記憶部のそれぞれが、駆動トランジスタの劣化を補償するために用いられる記憶部と電気光学素子の劣化を補償するために用いられる記憶部とに分けられている。このため、電気光学素子の劣化のみを考慮して当該電気光学素子に供給する電流を調整することが可能となる。その際、劣化の最も少ない画素の劣化レベルに合わせて電流を増加させることによって、焼き付きに対する補償を行うことが可能となる。

　本発明の第１４の局面によれば、電気光学素子の特性の検出に関し、発光期間に電気光学素子に供給される電流の大きさは、電気光学素子用ゲイン値記憶部に記憶されているゲイン値（補正係数）に応じて調整される。すなわち、電気光学素子の劣化の程度に応じて電流の大きさの調整が行われる。これにより、電流効率の低下が補償される。

　本発明の第１５の局面によれば、電気光学素子の特性の検出に関し、発光期間に電気光学素子に与えられる電圧の大きさは、電気光学素子用ゲイン値記憶部に記憶されているゲイン値（補正係数）に応じて調整される。これにより、電気光学素子の劣化の程度に応じた大きさの電圧が発光期間に電気光学素子に与えられる。

　本発明の第１６の局面によれば、電気光学素子の劣化の程度に応じた電圧が発光期間の前にモニタ線に印加され、発光期間における充電時間の長さが短縮される。

　本発明の第１７の局面によれば、各列に含まれる駆動トランジスタおよび電気光学素子の双方の特性を１本のモニタ線によって検出することが可能となる。

　本発明の第１８の局面によれば、より所望の階調に近い表示が行われるよう、電気光学素子が発光する。

　本発明の第１９の局面によれば、電気光学素子の特性を検出するための測定時間の短縮が可能となる。

　本発明の第２０の局面によれば、１つの特性検出部が複数のモニタ線で共有化される。このため、回路面積の増大を抑制しつつ駆動トランジスタの劣化および電気光学素子の劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することが可能となる。

　本発明の第２１の局面によれば、電気光学素子の不必要な発光が防止される。

　本発明の第２２の局面によれば、例えば上方の行と下方の行との間で駆動トランジスタの特性および電気光学素子の特性の検出回数に差が生じることが防止される。このため、駆動トランジスタの劣化および電気光学素子の劣化に対する補償を画面全体で一様に行うことが可能となり、輝度のばらつきの発生が効果的に防止される。

　本発明の第２３の局面によれば、温度変化を考慮した補正データを用いて映像信号が補正される。このため、表示装置において、温度の変化に関わらず駆動トランジスタの劣化および電気光学素子の劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することが可能となる。

　本発明の第２４の局面によれば、画素回路内に設けられる駆動トランジスタとして、チャネル層が酸化物半導体により形成された薄膜トランジスタが用いられる。このため、高精細化や低消費電力化の効果が得られる。また、オフ電流が極めて小さくなるので、電流の検出を行う際に充分なＳ／Ｎ比を確保できるという効果が得られる。

　本発明の第２５の局面によれば、チャネル層を形成する酸化物半導体として酸化インジウムガリウム亜鉛を用いることにより、本発明の第２４の局面と同様の効果を確実に達成することができる。

　本発明の第２６の局面によれば、本発明の第１の局面と同様の効果を表示装置の発明において奏することができる。

本発明の第１の実施形態において、ＴＦＴ特性およびＯＬＥＤ特性の検出に関連する動作の概略を説明するためのフローチャートである。上記第１の実施形態において、有機ＥＬ表示装置の全体構成を示すブロック図である。上記第１の実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。上記第１の実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。上記第１の実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。上記第１の実施形態において、信号変換回路の概略構成を示すブロック図である。上記第１の実施形態における画素回路およびモニタ回路の構成を示す図である。上記第１の実施形態における電流測定部の一構成例を示す図である。上記第１の実施形態における電圧測定部の一構成例を示す図である。上記第１の実施形態において、各行の動作の推移について説明するための図である。上記第１の実施形態において、通常動作が行われる際の電流の流れについて説明するための図である。上記第１の実施形態において、モニタ行に含まれる画素回路（ｉ行ｊ列の画素回路）の動作を説明するためのタイミングチャートである。上記第１の実施形態において、ＴＦＴ特性検出期間の電流の流れについて説明するための図である。上記第１の実施形態において、ＴＦＴ特性検出期間における参照電圧のデータ線への印加について説明するための図である。上記第１の実施形態において、発光期間の電流の流れについて説明するための図である。上記第１の実施形態において、有機ＥＬ素子の発光時間の調整について説明するための図である。上記第１の実施形態において、モニタ行と非モニタ行とでの発光期間の長さの違いについて説明するための図である。上記第１の実施形態において、オフセットメモリおよびゲインメモリの更新の手順を説明するためのフローチャートである。上記第１の実施形態において、映像信号補正部の構成を示す図である。上記第１の実施形態における効果について説明するための図である。上記第１の実施形態の第１の変形例における有機ＥＬ表示装置の全体構成を示すブロック図である。上記第１の実施形態の第１の変形例において、ＴＦＴ用オフセットメモリ，ＯＬＥＤ用オフセットメモリ，ＴＦＴ用ゲインメモリ，およびＯＬＥＤ用ゲインメモリの更新の手順を説明するためのフローチャートである。上記第１の実施形態の第１の変形例における効果について説明するための図である。上記第１の実施形態の第２の変形例におけるモニタ線の一端部近傍の構成を示す図である。上記第１の実施形態の第３の変形例におけるモニタ線の一端部近傍の構成を示す図である。上記第１の実施形態の第４の変形例における有機ＥＬ表示装置の全体構成を示すブロック図である。有機ＥＬ素子の電流－電圧特性の温度依存性について説明するための図である。上記第１の実施形態の第５の変形例における有機ＥＬ表示装置の全体構成を示すブロック図である。上記第１の実施形態の第５の変形例において、オフセットメモリおよびゲインメモリの更新の手順を説明するためのフローチャートである。上記第１の実施形態の第６の変形例におけるモニタ回路の詳細な構成を示す図である。本発明の第２の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置の全体構成を示すブロック図である。上記第２の実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。上記第２の実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。上記第２の実施形態において、ゲートドライバの動作について説明するためのタイミングチャートである。上記第２の実施形態における画素回路およびモニタ回路の構成を示す図である。上記第２の実施形態において、各行の動作の推移について説明するための図である。上記第２の実施形態において、通常動作が行われる際の電流の流れについて説明するための図である。上記第２の実施形態において、モニタ行に含まれる画素回路（ｉ行ｊ列の画素回路）におけるＯＬＥＤ特性検出動作について説明するためのタイミングチャートである。上記第２の実施形態において、ＯＬＥＤ特性検出動作が行われる際の電流の流れについて説明するための図である。上記第２の実施形態において、モニタ行に含まれる画素回路（ｉ行ｊ列の画素回路）におけるＴＦＴ特性検出動作について説明するためのタイミングチャートである。上記第２の実施形態において、ＴＦＴ特性検出動作が行われる際の電流の流れについて説明するための図である。上記第２の実施形態において、オフセットメモリおよびゲインメモリの更新の手順を説明するためのフローチャートである。上記第２の実施形態の変形例において、各行の動作の推移について説明するための図である。従来の一般的な画素回路の構成を示す回路図である。図４４に示す画素回路の動作を説明するためのタイミングチャートである。駆動トランジスタの劣化および有機ＥＬ素子の劣化に対して何ら補償が行われない場合について説明するための図である。駆動トランジスタの劣化に対してのみ補償が行われた場合について説明するための図である。

　以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下においては、ｍおよびｎは２以上の整数、ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数であると仮定する。また、以下においては、画素回路内に設けられている駆動トランジスタの特性のことを「ＴＦＴ特性」といい、画素回路内に設けられている有機ＥＬ素子の特性のことを「ＯＬＥＤ特性」という。

　＜１．第１の実施形態＞
　＜１．１　全体構成＞
　図２は、本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置１の全体構成を示すブロック図である。この有機ＥＬ表示装置１は、表示部１０，コントロール回路２０，ソースドライバ（データ線駆動回路）３０，ゲートドライバ（走査線駆動回路）４０，オフセットメモリ５１，およびゲインメモリ５２を備えている。なお、ソースドライバ３０およびゲートドライバ４０の一方または双方が表示部１０と一体的に形成された構成であっても良い。また、オフセットメモリ５１とゲインメモリ５２とは物理的には１つのメモリで構成されていても良い。

　なお、本実施形態においては、ソースドライバ３０およびゲートドライバ４０によって画素回路駆動部が実現され、オフセットメモリ５１およびゲインメモリ５２によって補正データ記憶部が実現されている。

　表示部１０には、ｍ本のデータ線Ｓ（１）～Ｓ（ｍ）およびこれらに直交するｎ本の走査線Ｇ１（１）～Ｇ１（ｎ）が配設されている。以下では、データ線の延伸方向をＹ方向とし、走査線の延伸方向をＸ方向とする。Ｙ方向に沿った構成要素を「列」という場合があり、Ｘ方向に沿った構成要素を「行」という場合がある。また、表示部１０には、ｍ本のデータ線Ｓ（１）～Ｓ（ｍ）と１対１で対応するように、ｍ本のモニタ線Ｍ（１）～Ｍ（ｍ）が配設されている。データ線Ｓ（１）～Ｓ（ｍ）とモニタ線Ｍ（１）～Ｍ（ｍ）とは互いに平行になっている。さらに、表示部１０には、ｎ本の走査線Ｇ１（１）～Ｇ１（ｎ）と１対１で対応するように、ｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ）が配設されている。走査線Ｇ１（１）～Ｇ１（ｎ）とモニタ制御線Ｇ２（１）～Ｇ２（ｎ）とは互いに平行になっている。さらにまた、表示部１０には、ｎ本の走査線Ｇ１（１）～Ｇ１（ｎ）とｍ本のデータ線Ｓ（１）～Ｓ（ｍ）との交差点に対応するように、ｎ×ｍ個の画素回路１１が設けられている。このようにｎ×ｍ個の画素回路１１が設けられることによって、ｎ行×ｍ列の画素マトリクスが表示部１０に形成されている。また、表示部１０には、ハイレベル電源電圧を供給するハイレベル電源線と、ローレベル電源電圧を供給するローレベル電源線とが配設されている。

　なお、以下においては、ｍ本のデータ線Ｓ（１）～Ｓ（ｍ）を互いに区別する必要がない場合にはデータ線を単に符号Ｓで表す。同様に、ｍ本のモニタ線Ｍ（１）～Ｍ（ｍ）を互いに区別する必要がない場合にはモニタ線を単に符号Ｍで表し、ｎ本の走査線Ｇ１（１）～Ｇ１（ｎ）を互いに区別する必要がない場合には走査線を単に符号Ｇ１で表し、ｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ）を互いに区別する必要がない場合にはモニタ制御線を単に符号Ｇ２で表す。

　コントロール回路２０は、ソースドライバ３０にデータ信号ＤＡ，ソース制御信号ＳＣＴＬ，および切替制御信号ＳＷを与えることによりソースドライバ３０の動作を制御し、ゲートドライバ４０にゲート制御信号ＧＣＴＬを送信することによりゲートドライバ４０の動作を制御する。ソース制御信号ＳＣＴＬには、例えば、ソーススタートパルス，ソースクロック，ラッチストローブ信号が含まれている。ゲート制御信号ＧＣＴＬには、例えば、ゲートスタートパルスおよびゲートクロックが含まれている。また、コントロール回路２０は、ソースドライバ３０から与えられるモニタデータＭＯを受け取り、オフセットメモリ５１およびゲインメモリ５２の更新を行う。なお、モニタデータＭＯとは、ＴＦＴ特性やＯＬＥＤ特性を求めるために測定されたデータである。

　ゲートドライバ４０は、ｎ本の走査線Ｇ１（１）～Ｇ１（ｎ）およびｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ）に接続されている。ゲートドライバ４０は、シフトレジスタおよび論理回路などによって構成されている。ところで、本実施形態に係る有機ＥＬ表示装置１においては、ＴＦＴ特性およびＯＬＥＤ特性に基づいて、外部から送られる映像信号（上記データ信号ＤＡの元となるデータ）に補正が施される。これに関し、各フレームにおいて、１つの行についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。すなわち、或るフレームに１行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われると、次のフレームには２行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われ、さらに次のフレームには３行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。このようにして、ｎフレーム期間をかけて、ｎ行分のＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。ここで、１行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われるフレームを（ｋ＋１）フレーム目と定義すると、ｎ本の走査線Ｇ１（１）～Ｇ１（ｎ）およびｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ）は、（ｋ＋１）フレーム目には図３に示すように駆動され、（ｋ＋２）フレーム目には図４に示すように駆動され、（ｋ＋ｎ）フレーム目には図５に示すように駆動される。なお、図３～図５に関し、ハイレベルの状態がアクティブな状態である。また、走査線Ｇ１がアクティブな状態になっている期間のことを「選択期間」という。この選択期間は、画素回路１１内に設けられている有機ＥＬ素子を発光させる準備を行うための期間である。図３～図５より把握されるように、各フレームにおいて、ＴＦＴ特性およびＯＬＥＤ特性の検出が行われる行に対応する走査線のみが、他の走査線よりも長い期間アクティブな状態とされる。以下、任意のフレームに着目したときにＴＦＴ特性およびＯＬＥＤ特性の検出が行われている行のことを「モニタ行」といい、モニタ行以外の行のことを「非モニタ行」という。各フレームにおいて、非モニタ行に対応するモニタ制御線Ｇ２は非アクティブな状態で維持される。モニタ行に対応するモニタ制御線Ｇ２については、選択期間のうち最初から所定期間にはアクティブな状態にされ、選択期間の残りの期間には非アクティブな状態とされ、その後、選択期間開始時点のほぼ１フレーム期間後までの期間には再びアクティブな状態とされる。本実施形態においては、以上のようにｎ本の走査線Ｇ１（１）～Ｇ１（ｎ）およびｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ）が駆動されるよう、ゲートドライバ４０が構成されている。

　ソースドライバ３０は、ｍ本のデータ線Ｓ（１）～Ｓ（ｍ）およびｍ本のモニタ線Ｍ（１）～Ｍ（ｍ）に接続されている。ソースドライバ３０は、駆動信号発生回路３１と、信号変換回路３２と、ｍ個の出力回路３３０からなる出力部３３とによって構成されている。出力部３３内のｍ個の出力回路３３０はそれぞれｍ本のデータ線Ｓ（１）～Ｓ（ｍ）のうちの対応するデータ線Ｓおよびｍ本のモニタ線Ｍ（１）～Ｍ（ｍ）のうちの対応するモニタ線Ｍに接続されている。

　駆動信号発生回路３１には、シフトレジスタ，サンプリング回路，およびラッチ回路が含まれている。駆動信号発生回路３１において、シフトレジスタは、ソースクロックに同期して、ソーススタートパルスを入力端から出力端へと順次に転送する。ソーススタートパルスのこの転送に応じて、シフトレジスタから各データ線Ｓに対応するサンプリングパルスが出力される。サンプリング回路は、サンプリングパルスのタイミングに従って１行分のデータ信号ＤＡを順次に記憶する。ラッチ回路は、サンプリング回路に記憶された１行分のデータ信号ＤＡをラッチストローブ信号に応じて取り込んで保持する。

　図６は、信号変換回路３２の概略構成を示すブロック図である。図６に示すように、信号変換回路３２は、階調信号発生回路３２１およびモニタ回路３２２によって構成されている。階調信号発生回路３２１には、Ｄ／Ａコンバータが含まれている。上述のようにして駆動信号発生回路３１内のラッチ回路に保持された１行分のデータ信号ＤＡは、階調信号発生回路３２１内のＤ／Ａコンバータによってアナログ電圧に変換される。その変換されたアナログ電圧は、出力部３３内の出力回路３３０に与えられる。モニタ回路３２２には、Ａ／Ｄコンバータが含まれている。モニタ回路３２２内のＡ／Ｄコンバータでは、モニタ線Ｍに現れＴＦＴ特性およびＯＬＥＤ特性を表すアナログ電圧が、デジタル信号であるモニタデータＭＯに変換される。そのモニタデータＭＯは、駆動信号発生回路３１を介してコントロール回路２０に与えられる。なお、モニタ回路３２２についての詳しい説明は後述する。

　出力部３３内の出力回路３３０は、信号変換回路３２内の階調信号発生回路３２１から与えられるアナログ電圧をバッファを介してデータ電圧としてデータ線Ｓに印加する。また、出力部３３内の出力回路３３０は、切替制御信号ＳＷに基づいて、モニタ線Ｍの接続先の切り替えを行う。なお、これについての詳しい説明は後述する。

　オフセットメモリ５１およびゲインメモリ５２は、外部から送られる映像信号の補正に使用される補正データを記憶している。詳しくは、オフセットメモリ５１は補正データとしてオフセット値を記憶し、ゲインメモリ５２は補正データとしてゲイン値を記憶している。なお、典型的には、表示部１０内の画素の数に等しい数のオフセット値およびゲイン値がそれぞれオフセットメモリ５１およびゲインメモリ５２に記憶される。また、オフセット値を一時的に保持するためのバッファメモリ（以下、「オフセット値用バッファ」という。）とゲイン値を一時的に保持するためのバッファメモリ（以下、「ゲイン値用バッファ」という。）とが例えばコントロール回路２０内に設けられている。コントロール回路２０は、ソースドライバ３０から与えられるモニタデータＭＯに基づいて、オフセットメモリ５１内のオフセット値およびゲインメモリ５２内のゲイン値を更新する。また、コントロール回路２０は、オフセットメモリ５１に記憶されたオフセット値およびゲインメモリ５２に記憶されたゲイン値を読み出して映像信号の補正を行う。その補正によって得られたデータが、データ信号ＤＡとしてソースドライバ３０に送られる。

　＜１．２　画素回路およびモニタ回路の構成＞
　図７は、画素回路１１およびモニタ回路３２２の構成を示す図である。なお、図７に示す画素回路１１は、ｉ行ｊ列の画素回路１１である。この画素回路１１は、１個の有機ＥＬ素子ＯＬＥＤ，３個のトランジスタＴ１～Ｔ３，および１個のコンデンサＣｓｔを備えている。トランジスタＴ１は画素を選択する入力トランジスタとして機能し、トランジスタＴ２は有機ＥＬ素子ＯＬＥＤへの電流の供給を制御する駆動トランジスタとして機能し、トランジスタＴ３はＴＦＴ特性やＯＬＥＤ特性を検出するか否かを制御するモニタ制御トランジスタとして機能する。

　トランジスタＴ１は、データ線Ｓ（ｊ）とトランジスタＴ２のゲート端子との間に設けられている。そのトランジスタＴ１に関し、走査線Ｇ１（ｉ）にゲート端子が接続され、データ線Ｓ（ｊ）にソース端子が接続されている。トランジスタＴ２は、有機ＥＬ素子ＯＬＥＤと直列に設けられている。そのトランジスタＴ２に関し、トランジスタＴ１のドレイン端子にゲート端子が接続され、ハイレベル電源線ＥＬＶＤＤにドレイン端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にソース端子が接続されている。トランジスタＴ３については、モニタ制御線Ｇ２（ｉ）にゲート端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にドレイン端子が接続され、モニタ線Ｍ（ｊ）にソース端子が接続されている。コンデンサＣｓｔについては、トランジスタＴ２のゲート端子に一端が接続され、トランジスタＴ２のソース端子に他端が接続されている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源線ＥＬＶＳＳに接続されている。

　本実施形態においては、画素回路１１内のトランジスタＴ１～Ｔ３はすべてｎチャネル型である。また、本実施形態においては、トランジスタＴ１～Ｔ３には、酸化物ＴＦＴ（酸化物半導体をチャネル層に用いた薄膜トランジスタ）が採用されている。具体的には、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），および酸素（Ｏ）を主成分とする酸化物半導体であるＩｎＧａＺｎＯｘ（酸化インジウムガリウム亜鉛）（以下「ＩＧＺＯ」という。ただし、「ＩＧＺＯ」は登録商標である。）によりチャネル層が形成されたＩＧＺＯ－ＴＦＴが採用されている。なお、ＩＧＺＯ－ＴＦＴなどの酸化物ＴＦＴは、特に、画素回路１１に含まれるｎチャネル型のトランジスタとして採用する場合に有効である。ただし、本発明は、ｐチャネル型の酸化物ＴＦＴの使用を排除するものではない。また、ＩＧＺＯ以外の酸化物半導体をチャネル層に用いたトランジスタを採用することもできる。例えば、インジウム，ガリウム，亜鉛，銅（Ｃｕ），シリコン（Ｓｉ），錫（Ｓｎ），アルミニウム（Ａｌ），カルシウム（Ｃａ），ゲルマニウム（Ｇｅ），および鉛（Ｐｂ）のうち少なくとも１つを含む酸化物半導体をチャネル層に用いたトランジスタを採用した場合にも同様の効果が得られる。さらにまた、本発明は、酸化物半導体をチャネル層に用いたトランジスタ以外のトランジスタの使用を排除するものでもない。

　図７に示すように、モニタ回路３２２には、電流測定部３８と電圧測定部３９とが含まれている。本実施形態においては、このモニタ回路３２２によって特性検出部が実現されている。電流測定部３８および電圧測定部３９とモニタ線Ｍ（ｊ）との関係に関し、コントロール回路２０から出力回路３３０に与えられる切替制御信号ＳＷに基づいて電流測定部３８または電圧測定部３９のいずれかにモニタ線Ｍ（ｊ）が接続されるように構成されている。なお、図７では、出力回路３３０については一部の構成のみを示している。

　図８は、電流測定部３８の一構成例を示す図である。この電流測定部３８には、オペアンプ３８１とコンデンサ３８２とスイッチ３８３とＡ／Ｄコンバータ３８４とが含まれている。オペアンプ３８１については、非反転入力端子はローレベル電源線ＥＬＶＳＳに接続され、反転入力端子はモニタ線Ｍに接続されている。コンデンサ３８２およびスイッチ３８３は、オペアンプ３８１の出力端子とモニタ線Ｍとの間に設けられている。以上のように、この電流測定部３８は積分回路で構成されている。このような構成において、まず、制御クロック信号Ｓｃｌｋによってスイッチ３８３がオン状態にされる。これにより、オペアンプ３８１の出力端子－反転入力端子間が短絡状態となり、オペアンプ３８１の出力端子およびモニタ線Ｍの電位がローレベル電源線ＥＬＶＳＳの電位と等しくなる。電流の検出が行われる際には、制御クロック信号Ｓｃｌｋによってスイッチ３８３がオフ状態にされる。これにより、コンデンサ３８２の存在に起因して、モニタ線Ｍに流れる電流の大きさに応じてオペアンプ３８１の出力端子の電位が変化する。その電位の変化が、Ａ／Ｄコンバータ３８４から出力されるデジタル信号に反映される。そして、そのデジタル信号がモニタデータＭＯとして電流測定部３８から出力される。

　図９は、電圧測定部３９の一構成例を示す図である。この電圧測定部３９には、増幅器３９１とＡ／Ｄコンバータ３９２とが含まれている。このような構成において、定電流源３７によって一定電流がモニタ線Ｍに流されている状態で、節点３９３とローレベル電源線ＥＬＶＳＳとの間の電圧が増幅器３９１によって増幅される。そして、増幅後の電圧がＡ／Ｄコンバータ３９２によってデジタル信号に変換される。そのデジタル信号がモニタデータＭＯとして電圧測定部３９から出力される。

　＜１．３　駆動方法＞
　次に、本実施形態における駆動方法について説明する。上述したように、本実施形態においては、各フレームに１つの行のＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。各フレームにおいて、モニタ行についてはＴＦＴ特性およびＯＬＥＤ特性の検出を行うための動作（以下、「特性検出動作」という。）が行われ、非モニタ行については通常動作が行われる。すなわち、１行目についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われるフレームを（ｋ＋１）フレーム目と定義すると、図１０に示すように、各行の動作は推移する。また、ＴＦＴ特性およびＯＬＥＤ特性の検出が行われると、その検出結果を用いて、オフセットメモリ５１およびゲインメモリ５２の更新が行われる。そして、オフセットメモリ５１およびゲインメモリ５２に記憶されている補正データを用いて映像信号の補正が行われる。

　＜１．３．１　画素回路の動作＞
　＜１．３．１．１　通常動作＞
　各フレームにおいて、非モニタ行では、通常動作が行われる。非モニタ行に含まれる画素回路１１では、目標輝度に対応するデータ電圧に基づく書き込みが選択期間に行われた後、トランジスタＴ１はオフ状態で維持される。データ電圧に基づく書き込みによってトランジスタＴ２はオン状態となる。トランジスタＴ３についてはオフ状態で維持される。以上より、図１１で符号７１で示す矢印のように、トランジスタＴ２を介して有機ＥＬ素子ＯＬＥＤに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

　＜１．３．１．２　特性検出動作＞
　各フレームにおいて、モニタ行では、特性検出動作が行われる。図１２は、モニタ行に含まれる画素回路１１（ｉ行ｊ列の画素回路１１とする）の動作を説明するためのタイミングチャートである。なお、図１２では、ｉ行目がモニタ行とされるフレームにおけるｉ行目の選択期間開始時点を基準にして「１フレーム期間」を表している。モニタ行については、図１２に示すように、１フレーム期間には、ＴＦＴ特性の検出を行うための期間（以下、「ＴＦＴ特性検出期間」という。）Ｔａと、黒色表示に相当するデータを書き込むための期間（以下、「黒書込期間」という。）Ｔｂと、有機ＥＬ素子ＯＬＥＤを発光させるための期間（以下、「発光期間」という。）Ｔｃとが含まれている。選択期間のうちの最初の所定期間がＴＦＴ特性検出期間Ｔａとなっていて、選択期間のうちのＴＦＴ特性検出期間Ｔａ以外の期間が黒書込期間Ｔｂとなっている。なお、本実施形態においては、ＴＦＴ特性検出期間Ｔａによって第１期間が実現され、黒書込期間Ｔｂによって第２期間が実現されている。

　ＴＦＴ特性検出期間Ｔａには、走査線Ｇ１（ｉ）およびモニタ制御線Ｇ２（ｉ）がアクティブな状態とされる。これにより、トランジスタＴ１およびトランジスタＴ３がオン状態となる。また、ＴＦＴ特性検出期間Ｔ１には、ＴＦＴ特性を検出するための参照電圧Ｖｒｅｆがデータ線Ｓ（ｊ）に印加される。これにより、参照電圧Ｖｒｅｆの書き込みが行われ、トランジスタＴ２もオン状態となる。その結果、図１３で符号７２で示す矢印のように、トランジスタＴ２を流れる電流は、トランジスタＴ３を介してモニタ線Ｍ（ｊ）に出力される。さらに、ＴＦＴ特性検出期間Ｔａには、切替制御信号ＳＷによってモニタ線Ｍ（ｊ）は電流測定部３８に接続される。これにより、モニタ線Ｍ（ｊ）に出力された電流（シンク電流）が、電流測定部３８によって測定される。以上のようにして、トランジスタＴ２のゲート－ソース間の電圧を所定の大きさ（参照電圧Ｖｒｅｆの大きさ）にした状態で当該トランジスタＴ２のドレイン－ソース間を流れる電流の大きさが測定され、ＴＦＴ特性が検出される。

　ところで、本実施形態においては、図１４に示すように、ＴＦＴ特性検出期間Ｔａには参照電圧Ｖｒｅｆとして２種類の参照電圧（第１参照電圧Ｖｒｅｆ１および第２参照電圧Ｖｒｅｆ２）がデータ線Ｓ（ｊ）に印加される。これにより、第１参照電圧Ｖｒｅｆ１に基づくＴＦＴ特性と第２参照電圧Ｖｒｅｆ２に基づくＴＦＴ特性とが検出される。

　黒書込期間Ｔｂには、走査線Ｇ１（ｉ）はアクティブな状態で維持され、モニタ制御線Ｇ２（ｉ）は非アクティブな状態とされる。これにより、トランジスタＴ１はオン状態で維持され、トランジスタＴ３はオフ状態となる。また、黒書込期間Ｔｂには、黒色表示に相当する電圧Ｖｂｌａｃｋがデータ線Ｓ（ｊ）に印加されるので、トランジスタＴ２はオフ状態となる。以上より、トランジスタＴ２には電流は流れない。なお、黒書込期間Ｔｂには、“オフセットメモリ５１に格納されているオフセット値とＴＦＴ特性検出期間Ｔａに求められたオフセット値との差分”（第１の値）と“ゲインメモリ５２に格納されているゲイン値とＴＦＴ特性検出期間Ｔａに求められたゲイン値とから計算される、発光電圧相当分の電圧”（第２の値）との和の電圧がモニタ線Ｍ（ｊ）に印加される。これにより、有機ＥＬ素子ＯＬＥＤの劣化の程度に応じた電圧が発光期間Ｔｃの前にモニタ線Ｍ（ｊ）に印加され、発光期間Ｔｃにおける充電時間の長さが短縮される。

　発光期間Ｔｃには、走査線Ｇ１（ｉ）は非アクティブな状態とされ、モニタ制御線Ｇ２（ｉ）はアクティブな状態とされる。ここで、発光期間Ｔｃの前の黒書込期間Ｔｂに黒色表示に相当する電圧Ｖｂｌａｃｋに基づく書き込みが行われているので、トランジスタＴ２はオフ状態になっている。また、発光期間ＴｃのうちのＯＬＥＤ特性を検出するための期間には、モニタ線Ｍ（ｊ）は電圧測定部３９に接続され、一定電流がモニタ線Ｍ（ｊ）に供給される。これにより、図１５で符号７３で示す矢印のように、モニタ線Ｍ（ｊ）から有機ＥＬ素子ＯＬＥＤに一定電流であるデータ電流が供給される。この状態において、電圧測定部３９によって、有機ＥＬ素子ＯＬＥＤの発光電圧が測定される。以上のように、有機ＥＬ素子ＯＬＥＤに一定の電流が与えられた状態で有機ＥＬ素子ＯＬＥＤの陽極の電圧を測定することによって、ＯＬＥＤ特性が検出される。

　ところで、発光期間Ｔｃに有機ＥＬ素子ＯＬＥＤに供給されるデータ電流は一定電流である。このため、本実施形態においては、所望の階調表示を行うために、有機ＥＬ素子ＯＬＥＤが発光する時間の長さが調整される。例えば、上記一定電流を白色表示に相当する電流とし、階調が高いほど発光時間を長くし、階調が低いほど発光時間を短くする。これを実現するために、例えば、図１６に示すように、階調が高いほどモニタ線Ｍが電圧測定部３９に接続されている期間Ｔｃ１を長くし、階調が低いほどモニタ線Ｍが電流測定部３８に接続されている期間Ｔｃ２を長くする。その際、ゲインメモリ５２に格納されているゲイン値とＴＦＴ特性検出期間Ｔａに求められたゲイン値との差分から求められる劣化補正係数に基づいて、上記期間Ｔｃ１，Ｔｃ２の長さが調整される。以上のように、１フレーム期間での発光電流の積分値が所望の階調に相当する値となるよう、有機ＥＬ素子ＯＬＥＤが発光する時間の長さが調整される。換言すれば、目標輝度に応じて、一定電流を有機ＥＬ素子ＯＬＥＤに与える時間の長さが調整される。なお、１フレーム期間での発光電流の積分値が所望の階調に相当する値になるのであれば、発光期間Ｔｃ中に電流値を変化させて、複数の動作点での特性（電流－電圧特性）を測定するようにしても良い。また、有機ＥＬ素子ＯＬＥＤが発光する時間の長さを一定にして、階調に応じて電流値を変化させるようにしても良い。この場合、ゲインメモリ５２に格納されているゲイン値とＴＦＴ特性検出期間Ｔａに求められたゲイン値との差分から求められる劣化補正係数に基づいて、モニタ線Ｍに供給する電流の大きさを求めると良い。なお、ゲインメモリ５２にはＴＦＴ特性およびＯＬＥＤ特性の双方を考慮したゲイン値が格納されているので、ゲインメモリ５２に格納されているゲイン値とＴＦＴ特性検出期間Ｔａに求められたゲイン値との差分はＯＬＥＤ特性を表す値となる。

　また、本実施形態においては、図１７に示すように、非モニタ行よりもモニタ行の方が選択期間の長さが長い。従って、モニタ行と非モニタ行とで発光期間の長さが異なっている。そこで、１フレーム期間での発光電流の積分値が所望の階調に相当する値となるよう、データ電流の調整が行われる。

　なお、目標とする階調が黒色表示に相当する階調あるいはそれに近い階調のときにはＯＬＥＤ特性の検出を行わないようにすることが好ましい。すなわち、ｎ行×ｍ列の画素マトリクスのうち黒色またはほぼ黒色の表示が行われる画素についてはＯＬＥＤ特性の検出が行われないようにすることが好ましい。これにより、不必要な発光を防止することができる。有機ＥＬ素子ＯＬＥＤは非発光であれば劣化しないので、特性を検出する必要がない。

　＜１．３．２　オフセットメモリおよびゲインメモリの更新＞
　次に、オフセットメモリ５１に格納されているオフセット値およびゲインメモリ５２に格納されているゲイン値がどのように更新されるかについて説明する。図１８は、オフセットメモリ５１およびゲインメモリ５２の更新の手順を説明するためのフローチャートである。なお、ここでは１つの画素に対応するオフセット値およびゲイン値に着目する。

　まず、ＴＦＴ特性検出期間Ｔａの前半に、第１参照電圧Ｖｒｅｆ１に基づくＴＦＴ特性の検出が行われる（ステップＳ１１０）。このステップＳ１１０によって、映像信号を補正するためのオフセット値が求められる。ステップＳ１１０で求められたオフセット値は、オフセット値用バッファに格納される（ステップＳ１２０）。ＴＦＴ特性検出期間Ｔａの後半には、第２参照電圧Ｖｒｅｆ２に基づくＴＦＴ特性の検出が行われる（ステップＳ１３０）。このステップＳ１３０によって、映像信号を補正するためのゲイン値が求められる。ステップＳ１３０で求められたゲイン値は、ゲイン値用バッファに格納される（ステップＳ１４０）。

　その後、発光期間Ｔｃに、ＯＬＥＤ特性の検出が行われる（ステップＳ１５０）。このステップＳ１５０によって、映像信号を補正するためのオフセット値および劣化補正係数が求められる。そして、オフセット値用バッファに格納されているオフセット値とステップＳ１５０で求められたオフセット値との和が、新たなオフセット値としてオフセットメモリ５１に格納される（ステップＳ１６０）。また、ゲイン値用バッファに格納されているゲイン値とステップＳ１５０で求められた劣化補正係数との積が、新たなゲイン値としてゲインメモリ５２に格納される（ステップＳ１７０）。

　以上のようにして、１つの画素に対応するオフセット値およびゲイン値の更新が行われる。本実施形態においては、各フレームに１つの行についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われるので、１フレームにつきオフセットメモリ５１内のｍ個のオフセット値およびゲインメモリ５２内のｍ個のゲイン値の更新が行われる。

　なお、本実施形態においては、ステップＳ１１０，ステップＳ１３０，およびステップＳ１５０での検出結果に基づいて得られるデータ（オフセット値，ゲイン値，劣化補正係数）によって特性データが実現されている。

　ところで、上述したように、発光期間Ｔｃには有機ＥＬ素子ＯＬＥＤの発光電圧の測定が行われる。その測定結果としての検出電圧が大きいほど、有機ＥＬ素子ＯＬＥＤの劣化の程度は大きい。従って、検出電圧が大きいほど、オフセット値が大きくかつゲイン値が大きくなるようにオフセットメモリ５１およびゲインメモリ５２の更新が行われる。

　＜１．３．３　映像信号の補正＞
　本実施形態においては、駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化を補償するために、オフセットメモリ５１およびゲインメモリ５２に格納されている補正データを用いて、外部から送られる映像信号の補正が行われる。以下、映像信号のこの補正について説明する。

　外部から送られる映像信号の補正は、コントロール回路２０内の映像信号補正部（不図示）で行われる。図１９は、映像信号補正部の構成を示す図である。映像信号補正部は、ＬＵＴ２１１，乗算部２１２，および加算部２１３を備えている。このような構成において、各画素に対応する映像信号の値は次のように補正される。

　まず、ＬＵＴ２１１を用いて、外部から送られる映像信号にガンマ補正が施される。すなわち、映像信号が示す階調Ｐがガンマ補正によって制御電圧Ｖｃに変換される。乗算部２１２は、制御電圧Ｖｃとゲインメモリ５２から読み出されたゲイン値Ｂとを受け取り、それらを乗じて得られる値“Ｖｃ・Ｂ”を出力する。加算部２１３は、乗算部２１２から出力された値“Ｖｃ・Ｂ”とオフセットメモリ５１から読み出されたオフセット値Ｖｔとを受け取り、それらを加算することによって得られる値“Ｖｃ・Ｂ＋Ｖｔ”を出力する。以上のようにして得られた値“Ｖｃ・Ｂ＋Ｖｔ”がデータ信号ＤＡとしてコントロール回路２０からソースドライバ３０に送られる。

　＜１．３．４　駆動方法のまとめ＞
　図１は、ＴＦＴ特性およびＯＬＥＤ特性の検出に関連する動作の概略を説明するためのフローチャートである。まず、モニタ行において、ＴＦＴ特性検出期間ＴａにＴＦＴ特性の検出が行われる（ステップＳ１０）。次に、モニタ行において、発光期間ＴｃにＯＬＥＤ特性の検出が行われる（ステップＳ２０）。その後、ステップＳ１０およびステップＳ２０での検出結果を用いて、オフセットメモリ５１およびゲインメモリ５２の更新が行われる。そして、オフセットメモリ５１およびゲインメモリ５２に格納されている補正データを用いて、外部から送られる映像信号の補正が行われる（ステップＳ４０）。

　なお、本実施形態においては、ステップＳ１０によって第１の特性検出ステップが実現され、ステップＳ２０によって第２の特性検出ステップが実現され、ステップＳ３０によって補正データ記憶ステップが実現され、ステップＳ４０によって映像信号補正ステップが実現されている。また、ステップＳ１０の処理によって第１の特性検出処理が実現され、ステップＳ２０の処理によって第２の特性検出処理が実現されている。

　＜１．４　効果＞
　本実施形態によれば、各フレームにおいて１つの行についてのＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。モニタ行に着目すると、１フレーム期間において、選択期間中の一部の期間（ＴＦＴ特性検出期間Ｔａ）にＴＦＴ特性の検出が行われ、発光期間中にＯＬＥＤ特性の検出が行われる。そして、ＴＦＴ特性の検出結果およびＯＬＥＤ特性の検出結果の双方を考慮して求められた補正データ（オフセット値およびゲイン値）を用いて、外部から送られる映像信号が補正される。このようにして補正された映像信号（上記データ信号ＤＡ）に基づくデータ電圧がデータ線Ｓに印加されるので、各画素回路１１内の有機ＥＬ素子ＯＬＥＤを発光させる際に、駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化が補償されるような大きさの駆動電流が有機ＥＬ素子ＯＬＥＤに供給される（図２０参照）。ここで、ＯＬＥＤ特性の検出については、上述のように発光期間中に行われる。従って、ＴＦＴ特性やＯＬＥＤ特性を検出するために発光期間の長さが従来よりも短くなることはない。以上のように、本実施形態によれば、有機ＥＬ表示装置において駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することが可能となる。

　また、本実施形態においては、画素回路１１内のトランジスタＴ１～Ｔ３に酸化物ＴＦＴ（具体的にはＩＧＺＯ－ＴＦＴ）が採用されているので、充分なＳ／Ｎ比を確保できるという効果が得られる。これについて以下に説明する。ＩＧＺＯ－ＴＦＴとＬＴＰＳ（Low Temperature Poly silicon）－ＴＦＴとを比較すると、ＬＴＰＳ－ＴＦＴよりもＩＧＺＯ－ＴＦＴの方がオフ電流が極めて小さい。例えば、画素回路１１内のトランジスタＴ３にＬＴＰＳ－ＴＦＴが採用されている場合には、オフ電流は最大１ｐＡ程度となる。これに対して、画素回路１１内のトランジスタＴ３にＩＧＺＯ－ＴＦＴが採用されている場合には、オフ電流は最大１０ｆＡ程度となる。従って、例えば１０００行分のオフ電流は、ＬＴＰＳ－ＴＦＴが採用されている場合には最大１ｎＡ程度となり、ＩＧＺＯ－ＴＦＴが採用されている場合には最大１０ｐＡ程度となる。検出電流については、いずれが採用されている場合にも１０～１００ｎＡ程度となる。ところで、モニタ線Ｍは、モニタ行の画素回路１１だけでなく非モニタ行の画素回路１１とも接続されている。従って、モニタ線ＭのＳ／Ｎ比は、非モニタ行のトランジスタＴ３の漏れ電流の合計に依存する。具体的には、モニタ線ＭのＳ／Ｎ比は「検出電流／（漏れ電流×非モニタ行の行数）」で表される。以上のことから、例えば、“Ｌａｎｄｓｃａｐｅ　ＦＨＤ”の表示部１０を有する有機ＥＬ表示装置においては、ＬＴＰＳ－ＴＦＴが採用されている場合にはＳ／Ｎ比は１０程度となるのに対し、ＩＧＺＯ－ＴＦＴが採用されている場合にはＳ／Ｎ比は１０００程度となる。このように、本実施形態においては、電流の検出を行う際に充分なＳ／Ｎ比を確保することができる。

　＜１．５　変形例＞
　以下、上記第１の実施形態の変形例について説明する。なお、以下においては、第１の実施形態と異なる点についてのみ詳しく説明し、第１の実施形態と同様の点については説明を省略する。

　＜１．５．１　第１の変形例＞
　図２１は、第１の実施形態の第１の変形例に係るアクティブマトリクス型の有機ＥＬ表示装置２の全体構成を示すブロック図である。本変形例においては、第１の実施形態におけるオフセットメモリ５１およびゲインメモリ５２に代えて、ＴＦＴ用オフセットメモリ５１ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，ＴＦＴ用ゲインメモリ５２ａ，およびＯＬＥＤ用ゲインメモリ５２ｂが設けられている。すなわち、本変形例においては、オフセットメモリおよびゲインメモリのそれぞれが、駆動トランジスタの劣化を補償するために用いられるメモリと有機ＥＬ素子ＯＬＥＤの劣化を補償するために用いられるメモリとに分けられている。

　ＴＦＴ用オフセットメモリ５１ａは、ＴＦＴ特性の検出結果に基づくオフセット値を記憶する。ＯＬＥＤ用オフセットメモリ５１ｂは、ＯＬＥＤ特性の検出結果に基づくオフセット値を記憶する。ＴＦＴ用ゲインメモリ５２ａは、ＴＦＴ特性の検出結果に基づくゲイン値を記憶する。ＯＬＥＤ用ゲインメモリ５２ｂは、ＯＬＥＤ特性の検出結果に基づく劣化補正係数を記憶する。

　特性検出動作（図１２）に関し、本変形例においては、黒書込期間Ｔｂには、“ＯＬＥＤ用オフセットメモリ５１ｂに格納されているオフセット値”と“ＯＬＥＤ用ゲインメモリ５２ｂに格納されている劣化補正係数から計算される、発光電圧相当分の電圧”との和の電圧がモニタ線Ｍに印加される。また、有機ＥＬ素子ＯＬＥＤの発光時間の長さは、ＯＬＥＤ用ゲインメモリ５２ｂに格納されている劣化補正係数に基づいて調整される。有機ＥＬ素子ＯＬＥＤの発光時間の長さを一定にして階調に応じて電流値を変化させる構成を採用する場合には、ＯＬＥＤ用ゲインメモリ５２ｂに格納されている劣化補正係数に基づいて、モニタ線Ｍに供給する電流の大きさを求めると良い。

　次に、本変形例におけるオフセットメモリおよびゲインメモリの更新について説明する。図２２は、ＴＦＴ用オフセットメモリ５１ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，ＴＦＴ用ゲインメモリ５２ａ，およびＯＬＥＤ用ゲインメモリ５２ｂの更新の手順を説明するためのフローチャートである。なお、ここでは１つの画素に対応するオフセット値およびゲイン値に着目する。

　まず、ＴＦＴ特性検出期間Ｔａの前半に、第１参照電圧Ｖｒｅｆ１に基づくＴＦＴ特性の検出が行われる（ステップＳ２１０）。このステップＳ２１０によって、映像信号を補正するためのオフセット値が求められる。そして、ステップＳ２１０で求められたオフセット値が、新たなオフセット値としてＴＦＴ用オフセットメモリ５１ａに格納される（ステップＳ２２０）。ＴＦＴ特性検出期間Ｔａの後半には、第２参照電圧Ｖｒｅｆ２に基づくＴＦＴ特性の検出が行われる（ステップＳ２３０）。このステップＳ２３０によって、映像信号を補正するためのゲイン値が求められる。そして、ステップＳ２３０で求められたゲイン値が、新たなゲイン値としてＴＦＴ用ゲインメモリ５２ａに格納される（ステップＳ２４０）。その後、発光期間Ｔｃに、ＯＬＥＤ特性の検出が行われる（ステップＳ２５０）。このステップＳ２５０によって、映像信号を補正するためのオフセット値および劣化補正係数が求められる。そして、ステップＳ２５０で求められたオフセット値が、新たなオフセット値としてＯＬＥＤ用オフセットメモリ５１ｂに格納される（ステップＳ２６０）。また、ステップＳ２５０で求められた劣化補正係数が、新たな劣化補正係数としてＯＬＥＤ用ゲインメモリ５２ｂに格納される（ステップＳ２７０）。本変形例においては、以上のようにして、オフセットメモリおよびゲインメモリの更新が行われる。

　次に、本変形例における効果について説明する。特性検出動作（図１２）に関し、仮に、黒書込期間Ｔｂにモニタ線Ｍの電位がローレベル電源線ＥＬＶＳＳの電位と等しくされた場合、発光期間Ｔｃにおける書き込みの際にモニタ線Ｍの容量によっては遅延が生じうる。有機ＥＬ素子の発光電圧と書き込み直前におけるモニタ線Ｍの電位との差をＶｄとし、モニタ線Ｍに書き込む電流の大きさをｉ＿Ｌとし、モニタ線Ｍの負荷をＣｍｐとすると、充電に要する時間ｔ＿ｃｈａｒｇｅは、次式（１）で表される。
　ｔ＿ｃｈａｒｇｅ＝Ｃｍｐ・Ｖｄ／ｉ＿Ｌ　　　　　　　・・・（１）
ここで、Ｖｄが３Ｖであって、ｉ＿Ｌが１０ｎＡであって、Ｃｍｐが３０ｐＦであれば、充電に要する時間ｔ＿ｃｈａｒｇｅは９ミリ秒となる。駆動周波数が６０Ｈｚのとき、１フレーム期間の長さは約１６ミリ秒であるので、充電のために１フレーム期間の半分以上の期間が費やされる。この点、本変形例においては、黒書込期間Ｔｂに、“ＯＬＥＤ用オフセットメモリ５１ｂに格納されているオフセット値”と“ＯＬＥＤ用ゲインメモリ５２ｂに格納されている劣化補正係数から計算される、発光電圧相当分の電圧”との和の電圧がモニタ線Ｍに印加される。すなわち、発光期間Ｔｃの前に、モニタ線Ｍの電位が有機ＥＬ素子ＯＬＥＤの発光閾値に近い電位になるよう予めモニタ線Ｍが充電される。これにより、上式（１）のＶｄが小さくなり、充電に要する時間が短縮される。

　また、本変形例によれば、モニタ行での特性検出動作の際に、発光期間Ｔｃにモニタ線Ｍから有機ＥＬ素子ＯＬＥＤに供給される電流がＯＬＥＤ用ゲインメモリ５２ｂに格納されている劣化補正係数に基づいて調整される。すなわち、有機ＥＬ素子ＯＬＥＤの劣化の程度に応じて電流の調整が行われるので、電流効率の低下が補償される。なお、非モニタ行での通常動作の際には、駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化の双方を考慮した補償が行われる。

　さらに、本変形例においては、オフセットメモリおよびゲインメモリのそれぞれが、駆動トランジスタの劣化を補償するために用いられるメモリと有機ＥＬ素子ＯＬＥＤの劣化を補償するために用いられるメモリとに分けられている。このため、有機ＥＬ素子ＯＬＥＤの劣化のみを考慮して有機ＥＬ素子に供給する電流を調整することが可能となる。その際、図２３に示すように劣化の最も少ない画素の劣化レベルに合わせて電流を増加させることによって、焼き付きに対する補償を行うことが可能となる。

　＜１．５．２　第２の変形例＞
　上記第１の実施形態においては、図７に示すように、モニタ線Ｍは電流測定部３８または電圧測定部３９のいずれかに接続される構成となっていた。しかしながら、本発明はこれに限定されず、モニタ線Ｍをハイインピーダンスの状態にすることが可能な構成（本変形例の構成）を採用することもできる。

　図２４は、本変形例におけるモニタ線Ｍの一端部近傍の構成を示す図である。図２４から把握されるように、本変形例においては、切替制御信号ＳＷによって、モニタ線Ｍは、電流測定部３８に接続された状態または電圧測定部３９に接続された状態またはハイインピーダンスの状態のいずれかとされる。

　ところで、第１の実施形態においては、発光期間Ｔｃ（図１２参照）における有機ＥＬ素子ＯＬＥＤの発光時間の長さの調整に関し、図１６に示すように、階調が高いほどモニタ線Ｍが電圧測定部３９に接続されている期間Ｔｃ１を長くし、階調が低いほどモニタ線Ｍが電流測定部３８に接続されている期間Ｔｃ２を長くしていた。これに対して、本変形例によれば、モニタ線Ｍを電流測定部３８に接続する代わりに、モニタ線Ｍをハイインピーダンスの状態にすることができる。

　＜１．５．３　第３の変形例＞
　上記第１の実施形態においては、１つの列につき電流測定部３８と電圧測定部３９とからなる１つのモニタ回路３２２が設けられていることを前提に説明していた。しかしながら、本発明はこれに限定されず、１つのモニタ回路３２２を複数の列で共有化する構成（本変形例の構成）を採用することもできる。

　本変形例においては、上記第２の変形例（図２４参照）と同様、モニタ線Ｍは、電流測定部３８に接続された状態または電圧測定部３９に接続された状態またはハイインピーダンスの状態のいずれかとされる。また、本変形例においては、モニタ線Ｍの一端部近傍は図２５に示す構成となっている。すなわち、Ｋ本のモニタ線Ｍ毎に１つのモニタ回路３２２が設けられている。

　以上のような構成において、各フレームにおいて、上記Ｋ本のモニタ線Ｍに対応するＫ個の列のうちの１つの列のみがＴＦＴ特性およびＯＬＥＤ特性の検出を行う列（以下、「特性検出対象列という。）とされる。モニタ行での特性検出動作の際、特性検出対象列以外の列のモニタ線Ｍは、ハイインピーダンスの状態で維持される。また、モニタ行での特性検出動作の際、特性検出対象列以外の列では、データ線Ｄには参照電圧Ｖｒｅｆではなく通常のデータ電圧（目標輝度に対応する電圧）が印加される。発光期間Ｔｃ中、モニタ行ではトランジスタＴ３はオン状態になっているが、特性検出対象列以外の列では、モニタ線Ｍはハイインピーダンスの状態となっている。このため、特性検出対象列以外の列では、モニタ線Ｍには電流が流れず、有機ＥＬ素子ＯＬＥＤに電流が流れ、通常動作と同様に有機ＥＬ素子ＯＬＥＤが発光する。モニタ行のうちの特性検出対象列では、上述した特性検出動作が行われる。

　例えば、“Ｌａｎｄｓｃａｐｅ　ＦＨＤ”の表示部１０を有し駆動周波数が６０Ｈｚである有機ＥＬ表示装置では、１列分のモニタ（ＴＦＴ特性およびＯＬＥＤ特性の検出）に要する時間は１８秒（＝１０８０／６０）となる。ここで、各画素に対応するオフセット値およびゲイン値が仮に３０分（１８００秒）毎に更新されるようにするには、１００本のモニタ線Ｍ毎に１つのモニタ回路３２２を設ける構成にすれば良い。

　以上より、本変形例によれば、有機ＥＬ表示装置において、回路面積の増大を抑制しつつ駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することが可能となる。

　＜１．５．４　第４の変形例＞
　上記第１の実施形態によれば、有機ＥＬ表示装置１の短時間運転が繰り返されると、表示部１０の上方の行と表示部１０の下方の行との間で、ＴＦＴ特性およびＯＬＥＤ特性の検出の回数に大きな差が生じる。そこで、本変形例に係る有機ＥＬ表示装置３においては、図２６に示すように、コントロール回路２０内にモニタ行を記憶するためのモニタ行記憶部２０１が設けられている。このような構成において、電源オフの際に、最後にＴＦＴ特性およびＯＬＥＤ特性の検出が行われた行を特定する情報がモニタ行記憶部２０１に格納される。この処理によってモニタ領域記憶ステップが実現されている。電源オン後には、モニタ行記憶部２０１に格納されている情報に基づいて特定される行の次の行から、ＴＦＴ特性およびＯＬＥＤ特性の検出が行われる。なお、本実施形態においては、モニタ行記憶部２０１によってモニタ領域記憶部が実現されている。

　以上より、本変形例によれば、表示部１０の上方の行と表示部１０の下方の行との間でＴＦＴ特性およびＯＬＥＤ特性の検出の回数に差が生じることが防止される。このため、駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化に対する補償を画面全体で一様に行うことが可能となり、輝度のばらつきの発生が効果的に防止される。

　なお、電源オン後に最初にＴＦＴ特性およびＯＬＥＤ特性の検出が行われる行は、モニタ行記憶部２０１に格納されている情報に基づいて特定される行の次の行には限定されず、モニタ行記憶部２０１に格納されている情報に基づいて特定される行の近傍の行であっても良い。例えば、電源オフ直前と電源オン直後とで特性検出動作が重複して行われる行が存在しても良い。

　また、最後にＴＦＴ特性およびＯＬＥＤ特性の検出が行われた列を特定する情報を記憶するようにしても良いし、最後にＴＦＴ特性およびＯＬＥＤ特性の検出が行われた行および列の双方を特定する情報を記憶するようにしても良い。

　＜１．５．５　第５の変形例＞
　図２７は、有機ＥＬ素子の電流－電圧特性の温度依存性について説明するための図である。図２７には、温度ＴＥ１における有機ＥＬ素子の電流－電圧特性，温度ＴＥ２における有機ＥＬ素子の電流－電圧特性，および温度ＴＥ３における有機ＥＬ素子の電流－電圧特性を示している。なお、“ＴＥ１＞ＴＥ２＞ＴＥ３”である。図２７から把握されるように、有機ＥＬ素子に所定の電流を供給するためには、温度が低くなるほど電圧を高くする必要がある。このように、有機ＥＬ素子の電流－電圧特性は、温度に大きく依存している。そこで、温度変化を補償することのできる構成（本変形例の構成）を採用することが好ましい。

　図２８は、本変形例における有機ＥＬ表示装置４の全体構成を示すブロック図である。本変形例においては、上記第１の実施形態における構成要素に加えて、温度センサ６０が設けられている。また、コントロール回路２０には、温度変化補償部２０２が設けられている。温度センサ６０は、随時、温度を測定した結果である温度情報ＴＥをコントロール回路２０に与える。温度変化補償部２０２は、ソースドライバ３０から与えられるモニタデータＭＯに対して、温度情報ＴＥに基づく補正を施す。詳しくは、温度変化補償部２０２は、検出時の温度に対応するモニタデータＭＯの値を或る標準温度に対応する値に変換し、その変換で得られた値に基づいてオフセットメモリ５１内のオフセット値およびゲインメモリ５２内のゲイン値を更新する。

　なお、温度センサ６０の処理によって温度検出ステップが実現され、温度変化補償部２０２の処理によって温度変化補償ステップが実現されている。

　図２９は、本変形例におけるオフセットメモリ５１およびゲインメモリ５２の更新の手順を説明するためのフローチャートである。なお、本変形例（図２９）におけるステップＳ３１０～ステップＳ３５０の処理は上記第１の実施形態（図１８）におけるステップＳ１１０～ステップＳ１５０の処理と同じであり、本変形例（図２９）におけるステップＳ３６０～ステップＳ３７０の処理は上記第１の実施形態（図１８）におけるステップＳ１６０～ステップＳ１７０の処理と同じである。本変形例においては、ＯＬＥＤ特性の検出が行われた後、オフセット値およびゲイン値の更新が行われる前に、温度センサ６０によって与えられた温度情報ＴＥに基づいて、オフセット値およびゲイン値に補正が施される（ステップＳ３５５）。

　以上より、本変形例によれば、外部から送られる映像信号は、温度変化を考慮した補正データ（オフセット値およびゲイン値）によって補正される。このため、有機ＥＬ表示装置において、温度の変化に関わらず駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化の双方を同時に補償することが可能となる。

　＜１．５．６　第６の変形例＞
　上記第１の実施形態においては、有機ＥＬ素子ＯＬＥＤに一定の電流が与えられた状態で有機ＥＬ素子ＯＬＥＤの陽極の電圧を測定することによってＯＬＥＤ特性の検出が行われていた。しかしながら、本発明はこれに限定されず、有機ＥＬ素子ＯＬＥＤに一定の電圧が与えられた状態で有機ＥＬ素子ＯＬＥＤに流れる電流を測定することによってＯＬＥＤ特性の検出が行われる構成（本変形例の構成）であっても良い。

　本変形例においては、ＴＦＴ特性の検出もＯＬＥＤ特性の検出も電流を測定することによって行われる。このため、電圧を測定するための構成要素についてはモニタ回路内に設ける必要がない。従って、本変形例においては、モニタ回路の構成が上記第１の実施形態とは異なっている。図３０は、本変形例におけるモニタ回路３２３の詳細な構成を示す図である。このモニタ回路３２３には、オペアンプ３２３１とコンデンサ３２３２と第１のスイッチ３２３３と第２のスイッチ３２３４とオフセット・増幅率調整部３２３５とＡ／Ｄコンバータ３２３６とが含まれている。オペアンプ３２３１については、非反転入力端子は第２のスイッチ３２３４に接続され、反転入力端子はモニタ線Ｍに接続されている。コンデンサ３２３２および第１のスイッチ３２３３は、オペアンプ３２３１の出力端子とモニタ線Ｍとの間に設けられている。オフセット・増幅率調整部３２３５は、オペアンプ３２３１の出力端子とＡ／Ｄコンバータ３２３６との間に設けられている。第２のスイッチ３２３４は、オペアンプ３２３１の非反転入力端子の電位をローレベル電源線ＥＬＶＳＳの電位とＯＬＥＤ特性検出用の電位Ｖｅｌとの間で切り替えるためのスイッチとして機能する。以上のように、このモニタ回路３２３は積分回路で構成されている。なお、ＯＬＥＤ特性検出用の電位Ｖｅｌは、“オフセットメモリ５１に格納されているオフセット値とＴＦＴ特性検出期間Ｔａに求められたオフセット値との差分”（第１の値）と“ゲインメモリ５２に格納されているゲイン値とＴＦＴ特性検出期間Ｔａに求められたゲイン値とから計算される、発光電圧相当分の電圧”（第２の値）との和に相当する電位である。

　以上のような構成において、ＴＦＴ特性を検出するために電流の測定が行われる際には、第２制御クロック信号Ｓｃｌｋ２によってオペアンプ３２３１の非反転入力端子の電位がローレベル電源線ＥＬＶＳＳの電位にされた状態で、上記第１の実施形態と同様の動作が行われる。ＯＬＥＤ特性を検出するために電流の測定が行われる際には、まず、第２制御クロック信号Ｓｃｌｋ２によってオペアンプ３２３１の非反転入力端子の電位がＯＬＥＤ特性検出用の電位Ｖｅｌにされるとともに、第１制御クロック信号Ｓｃｌｋ１によって第１のスイッチ３２３３がオン状態にされる。これにより、オペアンプ３２３１の出力端子－反転入力端子間が短絡状態となり、モニタ線Ｍの電位がＯＬＥＤ特性検出用の電位Ｖｅｌと等しくなる。そして、第１制御クロック信号Ｓｃｌｋ１によって第１のスイッチ３２３３がオフ状態にされる。これにより、コンデンサ３２３２の存在に起因して、モニタ線Ｍに流れる電流（有機ＥＬ素子ＯＬＥＤに供給されるソース電流）の大きさに応じてオペアンプ３２３１の出力端子の電位が変化する。その電位の変化が、Ａ／Ｄコンバータ３２３６から出力されるデジタル信号に反映される。そして、そのデジタル信号がモニタデータＭＯとしてモニタ回路３２３から出力される。なお、オフセット・増幅率調整部３２３５は、ＴＦＴ特性検出の際とＯＬＥＤ特性検出の際とでＡ／Ｄコンバータ３２３６への入力レベルを同じにする機能を有している。

　本変形例においては、以上のようにして、有機ＥＬ素子ＯＬＥＤに一定の電圧が与えられた状態で有機ＥＬ素子ＯＬＥＤに流れる電流を測定することによってＯＬＥＤ特性の検出が行われる。これにより、測定時間の短縮が可能となる。

　なお、有機ＥＬ素子ＯＬＥＤに与える一定の電圧の大きさについては、ゲインメモリ５２に格納されているゲイン値とＴＦＴ特性検出期間Ｔａに求められたゲイン値との差分から求められる劣化補正係数に基づいて求めると良い。また、オフセットメモリ５１およびゲインメモリ５２に代えて、ＴＦＴ用オフセットメモリ５１ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，ＴＦＴ用ゲインメモリ５２ａ，およびＯＬＥＤ用ゲインメモリ５２ｂが設けられている場合（第１の変形例を参照）には、ＯＬＥＤ用ゲインメモリ５２ｂに格納されている劣化補正係数に基づいて、有機ＥＬ素子ＯＬＥＤに与える一定の電圧の大きさを求めると良い。

　また、ＯＬＥＤ特性の検出の際には、目標輝度に応じて、一定電圧を有機ＥＬ素子ＯＬＥＤに与える時間の長さが調整されることが好ましい。また、１フレーム期間での発光電流の積分値が所望の階調に相当する値になるのであれば、発光期間Ｔｃ中に電圧値を変化させて、複数の動作点での特性（電流－電圧特性）を測定するようにしても良い。

　＜２．１　第２の実施形態＞
　＜２．１　全体構成＞
　図３１は、本発明の第２の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置５の全体構成を示すブロック図である。図３１に示すように、本実施形態においては、表示部１０ａには、ｍ本のデータ線Ｓ（１）～Ｓ（ｍ），ｍ本のモニタ線Ｍ（１）～Ｍ（ｍ），ｎ本の走査線Ｇ１（１）～Ｇ１（ｎ），ｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ）に加えて、ｎ本のハイレベル電源制御線Ｇ３（１）～Ｇ３（ｎ）が設けられている。走査線Ｇ１（１）～Ｇ１（ｎ）とモニタ制御線Ｇ２（１）～Ｇ２（ｎ）とハイレベル電源制御線Ｇ３（１）～Ｇ３（ｎ）とは互いに平行になっている。なお、以下においては、ｎ本のハイレベル電源制御線Ｇ３（１）～Ｇ３（ｎ）を互いに区別する必要がない場合にはハイレベル電源制御線を単に符号Ｇ３で表す。コントロール回路２０およびソースドライバ３０については、上記第１の実施形態と同様であるので説明を省略する。

　本実施形態におけるゲートドライバ４０ａは、ｎ本の走査線Ｇ１（１）～Ｇ１（ｎ），ｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ），およびｎ本のハイレベル電源制御線Ｇ３（１）～Ｇ３（ｎ）に接続されている。ゲートドライバ４０ａは、シフトレジスタおよび論理回路などによって構成されている。ところで、本実施形態においては、上記第１の実施形態とは異なり、各フレームにおいて、１つの行についてのＴＦＴ特性の検出または１つの行についてのＯＬＥＤ特性の検出のいずれかが行われる。なお、本実施形態に関しては、ＴＦＴ特性の検出またはＯＬＥＤ特性の検出が行われている行のことを「モニタ行」という。また、以下においては、ＴＦＴ特性の検出が行われるフレームを「ＴＦＴ特性検出フレーム」といい、ＯＬＥＤ特性の検出が行われるフレームを「ＯＬＥＤ特性検出フレーム」という。

　本実施形態においては、或るフレームに１行目についてのＯＬＥＤ特性の検出が行われると、次のフレームには２行目についてのＯＬＥＤ特性の検出が行われ、さらに次のフレームには３行目についてのＯＬＥＤ特性の検出が行われる。その後、４～ｎ行目についてのＯＬＥＤ特性の検出が順次に行われる。ｎ行目についてのＯＬＥＤ特性の検出が行われた後、１行目についてのＴＦＴ特性の検出が行われる。そして、２～ｎ行目についてのＴＦＴ特性の検出が順次に行われる。このようにＴＦＴ特性の検出とＯＬＥＤ特性の検出とは異なるフレームで行われる。但し、ＴＦＴ特性検出フレームとＯＬＥＤ特性検出フレームとでゲートドライバ４０ａは同じように走査線Ｇ１，モニタ制御線Ｇ２，およびハイレベル電源制御線Ｇ３を駆動する。

　ここで、１行目についてのＯＬＥＤ特性の検出が行われるフレームを（ｋ＋１）フレーム目と定義すると、ｎ本の走査線Ｇ１（１）～Ｇ１（ｎ），ｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ），およびｎ本のハイレベル電源制御線Ｇ３（１）～Ｇ３（ｎ）は、（ｋ＋１）フレーム目には図３２に示すように駆動され、（ｋ＋２）フレーム目には図３３に示すように駆動され、（ｋ＋ｎ）フレーム目には図３４に示すように駆動される。ＴＦＴ特性の検出が行われるフレームについても同様である。図３２～図３４より把握されるように、各フレームにおいて、選択期間（走査線Ｇ１がアクティブな状態になっている期間）の長さは全ての行で同じにされる。すなわち、本実施形態においては、モニタ行であるか否かに関わらず、選択期間の長さは一定である。また、各フレームにおいて、非モニタ行に対応するモニタ制御線Ｇ２は非アクティブな状態で維持される。モニタ行に対応するモニタ制御線Ｇ２については、選択期間開始時点からその１フレーム期間経過後までアクティブな状態とされる。さらに、各フレームにおいて、非モニタ行に対応するハイレベル電源制御線Ｇ３はアクティブな状態で維持される。モニタ行に対応するハイレベル電源制御線Ｇ３については、選択期間開始時点からその１フレーム期間経過後まで非アクティブな状態とされる。本実施形態においては、以上のようにｎ本の走査線Ｇ１（１）～Ｇ１（ｎ），ｎ本のモニタ制御線Ｇ２（１）～Ｇ２（ｎ），およびｎ本のハイレベル電源制御線Ｇ３（１）～Ｇ３（ｎ）が駆動されるよう、ゲートドライバ４０ａが構成されている。

　また、本実施形態においては、上記第１の実施形態の第１の変形例と同様、オフセットメモリおよびゲインメモリのそれぞれが、駆動トランジスタの劣化を補償するために用いられるメモリと有機ＥＬ素子ＯＬＥＤの劣化を補償するために用いられるメモリとに分けられている。すなわち、この有機ＥＬ表示装置５には、外部から送られる映像信号の補正に使用される補正データを記憶するための構成要素として、ＴＦＴ用オフセットメモリ５１ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，ＴＦＴ用ゲインメモリ５２ａ，およびＯＬＥＤ用ゲインメモリ５２ｂが設けられている。

　＜２．２　画素回路およびモニタ回路の構成＞
　図３５は、本実施形態における画素回路１１ａおよびモニタ回路３２２の構成を示す図である。なお、図３５に示す画素回路１１ａは、ｉ行ｊ列の画素回路１１である。モニタ回路３２２の構成については、上記第１の実施形態と同様であるので説明を省略する。但し、本実施形態においては、モニタ線Ｍが電流測定部３８に接続されているときにはモニタ線Ｍにハイレベル電源電圧ＥＬＶＤＤが供給される構成となっている。

　画素回路１１ａは、１個の有機ＥＬ素子ＯＬＥＤ，４個のトランジスタＴ１～Ｔ４，および１個のコンデンサＣｓｔを備えている。トランジスタＴ１は画素を選択する入力トランジスタとして機能し、トランジスタＴ２は有機ＥＬ素子ＯＬＥＤへの電流の供給を制御する駆動トランジスタとして機能し、トランジスタＴ３はＴＦＴ特性やＯＬＥＤ特性を検出するか否かを制御するモニタ制御トランジスタとして機能し、トランジスタＴ４はハイレベル電源線ＥＬＶＤＤからの駆動電流の供給を制御するハイレベル電源制御トランジスタとして機能する。

　トランジスタＴ１は、データ線Ｓ（ｊ）とトランジスタＴ２のゲート端子との間に設けられている。そのトランジスタＴ１に関し、走査線Ｇ１（ｉ）にゲート端子が接続され、データ線Ｓ（ｊ）にソース端子が接続されている。トランジスタＴ２は、有機ＥＬ素子ＯＬＥＤと直列に設けられている。そのトランジスタＴ２に関し、トランジスタＴ１のドレイン端子にゲート端子が接続され、トランジスタＴ４のソース端子にドレイン端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子にソース端子が接続されている。トランジスタＴ３については、モニタ制御線Ｇ２（ｉ）にゲート端子が接続され、トランジスタＴ２のドレイン端子にドレイン端子が接続され、モニタ線Ｍ（ｊ）にソース端子が接続されている。トランジスタＴ４は、有機ＥＬ素子ＯＬＥＤと直列に設けられている。そのトランジスタＴ４に関し、ハイレベル電源制御線Ｇ３（ｉ）にゲート端子が接続され、ハイレベル電源線ＥＬＶＤＤにドレイン端子が接続され、トランジスタＴ２のドレイン端子にソース端子が接続されている。コンデンサＣｓｔについては、トランジスタＴ２のゲート端子に一端が接続され、トランジスタＴ２のソース端子に他端が接続されている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源線ＥＬＶＳＳに接続されている。トランジスタＴ１～Ｔ４には、例えば、ＩＧＺＯ－ＴＦＴなどの酸化物ＴＦＴ（酸化物半導体をチャネル層に用いた薄膜トランジスタ）が採用される。但し、本発明は、酸化物ＴＦＴ以外のトランジスタの使用を排除するものでもない。

　＜２．３　駆動方法＞
　次に、本実施形態における駆動方法について説明する。上述したように、本実施形態においては、各フレームに、１つの行についてのＴＦＴ特性の検出または１つの行についてのＯＬＥＤ特性の検出のいずれかが行われる。各フレームにおいて、モニタ行についてはＴＦＴ特性の検出を行うための動作（以下、「ＴＦＴ特性検出動作」という。）またはＯＬＥＤ特性の検出を行うための動作（以下、「ＯＬＥＤ特性検出動作」という。）のいずれかが行われ、非モニタ行については通常動作が行われる。すなわち、１行目についてのＯＬＥＤ特性の検出が行われるフレームを（ｋ＋１）フレーム目と定義すると、図３６に示すように、各行の動作は推移する。なお、（ｋ＋１）フレーム目から（ｋ＋ｎ）フレーム目までは、いずれの行においてもＴＦＴ特性検出動作は行われない。また、（ｋ＋ｎ＋１）フレーム目から（ｋ＋２ｎ）フレーム目までは、いずれの行においてもＯＬＥＤ特性検出動作は行われない。

　＜２．３．１　画素回路の動作＞
　＜２．３．１．１　通常動作＞
　各フレームにおいて、非モニタ行では、通常動作が行われる。非モニタ行に含まれる画素回路１１ａでは、目標輝度に対応するデータ電圧に基づく書き込みが選択期間に行われた後、トランジスタＴ１はオフ状態で維持される。データ電圧に基づく書き込みによってトランジスタＴ２はオン状態となる。トランジスタＴ３についてはオフ状態で維持され、トランジスタＴ４についてはオン状態で維持される。以上より、図３７で符号７４で示す矢印のように、トランジスタＴ４およびトランジスタＴ２を介して有機ＥＬ素子ＯＬＥＤに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

　＜２．３．１．２　ＯＬＥＤ特性検出動作＞
　次に、ＯＬＥＤ特性検出動作について説明する。図３８は、モニタ行に含まれる画素回路１１ａ（ｉ行ｊ列の画素回路１１ａとする）におけるＯＬＥＤ特性検出動作について説明するためのタイミングチャートである。なお、図３８では、ｉ行目がモニタ行とされるフレームにおけるｉ行目の選択期間開始時点を基準にして「１フレーム期間」を表している。図３８に示すように、１フレーム期間には、選択期間Ｔｐと発光期間Ｔｑとが含まれている。

　選択期間Ｔｐには、走査線Ｇ１（ｉ）およびモニタ制御線Ｇ２（ｉ）がアクティブな状態とされる。これにより、トランジスタＴ１およびトランジスタＴ３がオン状態となる。また、選択期間Ｔｐには、ハイレベル電源制御線Ｇ３（ｉ）が非アクティブな状態とされる。これにより、トランジスタＴ４がオフ状態となる。さらに、トランジスタＴ２を線形動作させるための高電圧Ｖｌｅｎが選択期間Ｔｐにデータ線Ｓ（ｊ）に印加される。これにより、当該高電圧Ｖｌｅｎに基づく書き込みが行われ、トランジスタＴ２はオン状態となる。

　発光期間Ｔｑになると、走査線Ｇ１（ｉ）が非アクティブな状態とされる。これにより、トランジスタＴ１はオフ状態となる。また、発光期間Ｔｑには、モニタ制御線Ｇ２（ｉ）はアクティブな状態で維持され、ハイレベル電源制御線Ｇ３（ｉ）は非アクティブな状態で維持される。これにより、トランジスタＴ３はオン状態で維持され、トランジスタＴ４はオフ状態で維持される。また、発光期間Ｔｑの前の選択期間Ｔｐに高電圧Ｖｌｅｎに基づく書き込みが行われているので、トランジスタＴ２はオン状態になっている。さらに、発光期間ＴｑのうちのＯＬＥＤ特性を検出するための期間には、モニタ線Ｍ（ｊ）は電圧測定部３９に接続され、一定電流がモニタ線Ｍ（ｊ）に供給される。これにより、図３９で符号７５で示す矢印のように、モニタ線Ｍ（ｊ）から有機ＥＬ素子ＯＬＥＤに一定電流であるデータ電流が供給される。この状態において、電圧測定部３９によって、有機ＥＬ素子ＯＬＥＤの発光電圧が測定される。以上のようにして、ＯＬＥＤ特性の検出が行われる。なお、所望の階調表示が行われるよう、上記第１の実施形態と同様にして、有機ＥＬ素子ＯＬＥＤの発光時間の長さを調整する処理や階調に応じて電流値を変化させる処理が行われる。

　＜２．３．１．３　ＴＦＴ特性検出動作＞
　次に、ＴＦＴ特性検出動作について説明する。図４０は、モニタ行に含まれる画素回路１１ａ（ｉ行ｊ列の画素回路１１ａとする）におけるＴＦＴ特性検出動作について説明するためのタイミングチャートである。

　選択期間Ｔｐには、走査線Ｇ１（ｉ）およびモニタ制御線Ｇ２（ｉ）がアクティブな状態とされる。これにより、トランジスタＴ１およびトランジスタＴ３がオン状態となる。また、選択期間Ｔｐには、ハイレベル電源制御線Ｇ３（ｉ）が非アクティブな状態とされる。これにより、トランジスタＴ４がオフ状態となる。さらに、選択期間Ｔｐには、通常動作の際と同様のデータ電圧がデータ線Ｓ（ｊ）に印加される。データ電圧に基づく書き込みによってトランジスタＴ２はオン状態となる。

　発光期間Ｔｑになると、走査線Ｇ１（ｉ）が非アクティブな状態とされる。これにより、トランジスタＴ１はオフ状態となる。また、発光期間Ｔｑには、モニタ制御線Ｇ２（ｉ）はアクティブな状態で維持され、ハイレベル電源制御線Ｇ３（ｉ）は非アクティブな状態で維持される。これにより、トランジスタＴ３はオン状態で維持され、トランジスタＴ４はオフ状態で維持される。また、発光期間Ｔｑの前の選択期間Ｔｐにデータ電圧に基づく書き込みが行われているので、トランジスタＴ２はオン状態になっている。さらに、発光期間Ｔｑには、切替制御信号ＳＷによってモニタ線Ｍ（ｊ）は電流測定部３８に接続される。このときモニタ線Ｍ（ｊ）の電位はハイレベル電源線ＥＬＶＤＤの電位となっているので、図４１で符号７６で示す矢印のように、データ電圧に応じた駆動電流がモニタ線Ｍ（ｊ）から有機ＥＬ素子ＯＬＥＤに供給される。その際、電流測定部３８によって、モニタ線Ｍ（ｊ）から有機ＥＬ素子ＯＬＥＤに供給される電流が測定される。以上のようにして、ＴＦＴ特性の検出が行われる。

　＜２．３．２　オフセットメモリおよびゲインメモリの更新＞
　次に、本実施形態におけるオフセットメモリおよびゲインメモリの更新について説明する。図４２は、ＴＦＴ用オフセットメモリ５１ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，ＴＦＴ用ゲインメモリ５２ａ，およびＯＬＥＤ用ゲインメモリ５２ｂの更新の手順を説明するためのフローチャートである。なお、ここでは１つの画素に対応するオフセット値およびゲイン値に着目する。ところで、図３６から把握されるように、本実施形態においては、任意の１つの画素に着目したとき、ＴＦＴ特性の検出はＯＬＥＤ特性の検出が行われたフレームのｎフレーム後に行われる。そこで、ここでは、Ｋフレーム目にＯＬＥＤ特性の検出が行われ、（Ｋ＋ｎ）フレーム目にＴＦＴ特性の検出が行われるものとする。

　まず、Ｋフレーム目において、発光期間Ｔｑに、ＯＬＥＤ特性の検出が行われる（ステップＳ４１０）。このステップＳ４１０によって、映像信号を補正するためのオフセット値および劣化補正係数が求められる。そして、ステップＳ４１０で求められたオフセット値が、新たなオフセット値としてＯＬＥＤ用オフセットメモリ５１ｂに格納される（ステップＳ４２０）。また、ステップＳ４１０で求められた劣化補正係数が、新たな劣化補正係数としてＯＬＥＤ用ゲインメモリ５２ｂに格納される（ステップＳ４３０）。その後、（Ｋ＋ｎ）フレーム目において、発光期間Ｔｑに、ＴＦＴ特性の検出が行われる（ステップＳ４４０）。このステップＳ４４０によって、映像信号を補正するためのオフセット値およびゲイン値が求められる。そして、ステップＳ４４０で求められたオフセット値が、新たなオフセット値としてＴＦＴ用オフセットメモリ５１ａに格納される（ステップＳ４５０）。また、ステップＳ４４０で求められたゲイン値が、新たなゲイン値としてＴＦＴ用ゲインメモリ５２ａに格納される（ステップＳ４６０）。

　以上のようにして、１つの画素に対応するオフセット値およびゲイン値の更新が行われる。本実施形態においては、各フレームに、１つの行についてのＯＬＥＤ特性の検出または１つの行についてのＴＦＴ特性の検出のいずれかが行われる。従って、ＯＬＥＤ特性の検出が行われるフレームにおいては１フレームにつきＯＬＥＤ用オフセットメモリ５１ｂ内のｍ個のオフセット値およびＯＬＥＤ用ゲインメモリ５２ｂ内のｍ個の劣化補正係数の更新が行われ、ＴＦＴ特性の検出が行われるフレームにおいては１フレームにつきＴＦＴ用オフセットメモリ５１ａ内のｍ個のオフセット値およびＴＦＴ用ゲインメモリ５２ａ内のｍ個のゲイン値の更新が行われる。

　＜２．３．３　映像信号の補正＞
　外部から送られる映像信号の補正については、図１９に示す乗算部２１２に与えられるゲイン値Ｂおよび図１９に示す加算部２１３に与えられるオフセット値Ｖｔが上記第１の実施形態とは異なる。本実施形態においては、ＴＦＴ用ゲインメモリ５２ａから読み出される値とＯＬＥＤ用ゲインメモリ５２ｂから読み出される値との積がゲイン値Ｂとして乗算部２１２に与えられ、ＴＦＴ用オフセットメモリ５１ａから読み出される値とＯＬＥＤ用オフセットメモリ５１ｂから読み出される値との和がオフセット値Ｖｔとして加算部２１３に与えられる。このような前提の下、映像信号が示す階調Ｐが“Ｖｃ・Ｂ＋Ｖｔ”に補正される。なお、Ｖｃは階調Ｐのガンマ補正後の制御電圧の値である。

　＜２．４　効果＞
　本実施形態によれば、各画素について、ｎフレーム毎（ｎは画素マトリクスを構成する行の数）にＯＬＥＤ特性の検出とＴＦＴ特性の検出とが交互に行われる。そして、上記第１の実施形態と同様に、ＯＬＥＤ特性の検出結果およびＴＦＴ特性の検出結果の双方を考慮して求められた補正データ（オフセット値およびゲイン値）を用いて、外部から送られる映像信号が補正される。このため、各画素回路１１ａ内の有機ＥＬ素子ＯＬＥＤを発光させる際に、駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化が補償されるような大きさの駆動電流が有機ＥＬ素子ＯＬＥＤに供給される。ここで、本実施形態においては、ＯＬＥＤ特性の検出についてもＴＦＴ特性の検出についても発光期間中に行われる。このため、それら特性の検出が選択期間中に行われる構成とは異なり、モニタ行の選択期間を長くする必要がない。従って、充分な長さの発光期間が確保される。また、行によって選択期間の長さにばらつきが生じることが防止される。以上のように、本実施形態によれば、有機ＥＬ表示装置において、選択期間の長さのばらつきを生ずることなく発光期間を充分に確保しつつ駆動トランジスタの劣化および有機ＥＬ素子ＯＬＥＤの劣化の双方を特性検出の際に特別な発光をさせることなく同時に補償することが可能となる。

　＜２．５　変形例＞
　上記第２の実施形態においては、図３６に示したように、まず１～ｎ行目についてのＯＬＥＤ特性の検出が１フレームずつ順次に行われ、その後、１～ｎ行目についてのＴＦＴ特性の検出が１フレームずつ順次に行われていた。しかしながら、本発明はこれに限定されない。図４３に示すように、連続する２フレームにおいて１行目についてのＯＬＥＤ特性の検出と１行目についてのＴＦＴ特性の検出とを１フレームずつ行い、２～ｎ行目について同様の動作を繰り返すようにしても良い。

　本変形例によれば、各画素について連続する２フレームの期間にＯＬＥＤ特性の検出とＴＦＴ特性の検出とが行われるので、上記第１の実施形態のようにバッファ（オフセット値用バッファおよびゲイン値用バッファ）を用いてオフセットメモリおよびゲインメモリの更新を行う構成を採用することができる。すなわち、上記第２の実施形態においては、映像信号の補正に使用される補正データを記憶するためにＴＦＴ用オフセットメモリ５１ａ，ＯＬＥＤ用オフセットメモリ５１ｂ，ＴＦＴ用ゲインメモリ５２ａ，およびＯＬＥＤ用ゲインメモリ５２ｂが設けられていたが、本変形例においては、それらに代えて１つのオフセットメモリおよび１つのゲインメモリを備えれば良い。

　＜３．その他＞
　本発明を適用可能な有機ＥＬ表示装置は、各実施形態および各変形例で例示した画素回路１１，１１ａを備えるものに限定されるものではない。画素回路は、少なくとも、電流によって制御される電気光学素子（有機ＥＬ素子ＯＬＥＤ），トランジスタＴ１～Ｔ３，およびコンデンサＣｓｔを備えていれば、各実施形態および各変形例で例示した構成以外の構成であっても良い。

１～５…有機ＥＬ表示装置
１０，１０ａ…表示部
１１，１１ａ…画素回路
２０…コントロール回路
３０…ソースドライバ
３１…駆動信号発生回路
３２…信号変換回路
３３…出力部
３８…電流測定部
３９…電圧測定部
４０，４０ａ…ゲートドライバ
５１…オフセットメモリ
５１ａ…ＴＦＴ用オフセットメモリ
５１ｂ…ＯＬＥＤ用オフセットメモリ
５２…ゲインメモリ
５２ａ…ＴＦＴ用ゲインメモリ
５２ｂ…ＯＬＥＤ用ゲインメモリ
６０…温度センサ
２０１…モニタ行記憶部
２０２…温度変化補償部
３２１…階調信号発生回路
３２２，３２３…モニタ回路
３３０…出力回路
Ｔ１～Ｔ４…トランジスタ
Ｃｓｔ…コンデンサ
Ｇ１（１）～Ｇ１（ｎ）…走査線
Ｇ２（１）～Ｇ２（ｎ）…モニタ制御線
Ｇ３（１）～Ｇ３（ｎ）…ハイレベル電源制御線
Ｓ（１）～Ｓ（ｍ）…データ線
Ｍ（１）～Ｍ（ｍ）…モニタ線

Claims

　電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスを有する表示装置の駆動方法であって、
　前記駆動トランジスタの特性を検出する第１の特性検出ステップと、
　前記電気光学素子の特性を検出する第２の特性検出ステップと、
　前記第１の特性検出ステップでの検出結果および前記第２の特性検出ステップでの検出結果に基づいて得られる特性データを、映像信号を補正するための補正データとして、予め用意された補正データ記憶部に記憶させる補正データ記憶ステップと、
　前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正ステップと
を含み、
　１フレーム期間は、前記電気光学素子を発光させる準備が行われる選択期間と前記電気光学素子の発光が行われる発光期間とからなり、
　前記第１の特性検出ステップおよび前記第２の特性検出ステップの一方または双方の処理が、１フレーム期間につき前記画素マトリクスの１つの行のみで行われ、
　前記第２の特性検出ステップの処理は、前記発光期間に行われることを特徴とする、駆動方法。
　前記第１の特性検出ステップおよび前記第２の特性検出ステップの双方の処理が、１フレーム期間につき前記画素マトリクスの１つの行のみで行われ、
　各フレームにおいて前記第１の特性検出ステップおよび前記第２の特性検出ステップの双方の処理が行われる行をモニタ行と定義し、前記モニタ行以外の行を非モニタ行と定義したとき、前記モニタ行についての前記選択期間の長さは、前記非モニタ行についての前記選択期間の長さよりも長くなっていて、
　前記第１の特性検出ステップの処理は、前記選択期間に行われることを特徴とする、請求項１に記載の駆動方法。
　前記第１の特性検出ステップおよび前記第２の特性検出ステップの一方の処理が、１フレーム期間につき前記画素マトリクスの１つの行のみで行われ、
　前記画素マトリクスの１つの行に着目したとき、前記第１の特性検出ステップの処理と前記第２の特性検出ステップの処理とは交互に行われ、
　前記第１の特性検出ステップの処理は、前記発光期間に行われることを特徴とする、請求項１に記載の駆動方法。
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電流が与えられた状態で前記電気光学素子の陽極の電圧を測定することによって、前記電気光学素子の特性が検出されることを特徴とする、請求項１に記載の駆動方法。
　前記第２の特性検出ステップでは、目標輝度に応じて、前記一定の電流を前記電気光学素子に与える時間の長さが調整されることを特徴とする、請求項４に記載の駆動方法。
　前記第２の特性検出ステップでは、１フレーム期間での発光電流の積分値が目標階調に相当する値となる範囲内で複数レベルの前記一定の電流が前記電気光学素子に与えられることによって、前記電気光学素子の特性として複数の特性が検出されることを特徴とする、請求項４に記載の駆動方法。
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電圧が与えられた状態で前記電気光学素子に流れる電流を測定することによって、前記電気光学素子の特性が検出されることを特徴とする、請求項１に記載の駆動方法。
　前記第２の特性検出ステップでは、目標輝度に応じて、前記一定の電圧を前記電気光学素子に与える時間の長さが調整されることを特徴とする、請求項７に記載の駆動方法。
　前記第２の特性検出ステップでは、１フレーム期間での発光電流の積分値が目標階調に相当する値となる範囲内で複数レベルの前記一定の電圧が前記電気光学素子に与えられることによって、前記電気光学素子の特性として複数の特性が検出されることを特徴とする、請求項７に記載の駆動方法。
　前記第１の特性検出ステップでは、前記駆動トランジスタのゲート－ソース間の電圧を所定の大きさにした状態で前記駆動トランジスタのドレイン－ソース間を流れる電流を測定することによって、前記駆動トランジスタの特性が検出されることを特徴とする、請求項１に記載の駆動方法。
　前記補正データ記憶部は、前記補正データとしてオフセット値を記憶するオフセット値記憶部と前記補正データとしてゲイン値を記憶するゲイン値記憶部とからなり、
　前記補正データ記憶ステップでは、
　　前記第１の特性検出ステップでの検出結果に基づいて得られるオフセット値と前記第２の特性検出ステップでの検出結果に基づいて得られるオフセット値との和が、新たなオフセット値として前記オフセット値記憶部に記憶され、
　　前記第１の特性検出ステップでの検出結果に基づいて得られるゲイン値と前記第２の特性検出ステップでの検出結果に基づいて得られる補正係数との積が、新たなゲイン値として前記ゲイン値記憶部に記憶されることを特徴とする、請求項１に記載の駆動方法。
　前記表示装置は、
　　前記駆動トランジスタの特性および前記電気光学素子の特性を検出するための特性検出部と、
　　前記画素マトリクスの各列に対応するように設けられ、前記特性検出部および対応する列の画素回路と電気的に接続され得るように構成されたｍ本のモニタ線と
を更に有し、
　前記選択期間は、前記第１の特性検出ステップの処理が行われる第１期間と前記第１期間に続く第２期間とからなり、
　前記オフセット値記憶部に記憶されているオフセット値と前記第１の特性検出ステップでの検出結果に基づいて得られるオフセット値との差分の値を第１の値と定義し、前記ゲイン値記憶部に記憶されているゲイン値と前記第１の特性検出ステップでの検出結果に基づいて得られるゲイン値とに基づいて得られる値を第２の値と定義したとき、前記第２期間には、各モニタ線に、前記第１の値と前記第２の値との和に相当する電圧が印加されることを特徴とする、請求項１１に記載の駆動方法。
　前記補正データ記憶部は、前記補正データとして前記駆動トランジスタに対応するオフセット値を記憶する駆動トランジスタ用オフセット値記憶部，前記補正データとして前記電気光学素子に対応するオフセット値を記憶する電気光学素子用オフセット値記憶部，前記補正データとして前記駆動トランジスタに対応するゲイン値を記憶する駆動トランジスタ用ゲイン値記憶部，および前記補正データとして前記電気光学素子に対応するゲイン値を記憶する電気光学素子用ゲイン値記憶部からなり、
　前記補正データ記憶ステップでは、
　　前記第１の特性検出ステップでの検出結果に基づいて得られるオフセット値が、新たなオフセット値として前記駆動トランジスタ用オフセット値記憶部に記憶され、
　　前記第１の特性検出ステップでの検出結果に基づいて得られるゲイン値が、新たなゲイン値として前記駆動トランジスタ用ゲイン値記憶部に記憶され、
　　前記第２の特性検出ステップでの検出結果に基づいて得られるオフセット値が、新たなオフセット値として前記電気光学素子用オフセット値記憶部に記憶され、
　　前記第２の特性検出ステップでの検出結果に基づいて得られる補正係数が、新たなゲイン値として前記電気光学素子用ゲイン値記憶部に記憶されることを特徴とする、請求項１に記載の駆動方法。
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電流が与えられた状態で前記電気光学素子の陽極の電圧を測定することによって、前記電気光学素子の特性が検出され、
　前記一定の電流の大きさは、前記電気光学素子用ゲイン値記憶部に記憶されているゲイン値に応じて調整されることを特徴とする、請求項１３に記載の駆動方法。
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電圧が与えられた状態で前記電気光学素子に流れる電流を測定することによって、前記電気光学素子の特性が検出され、
　前記一定の電圧の大きさは、前記電気光学素子用ゲイン値記憶部に記憶されているゲイン値に応じて調整されることを特徴とする、請求項１３に記載の駆動方法。
　前記表示装置は、
　　前記駆動トランジスタの特性および前記電気光学素子の特性を検出するための特性検出部と、
　　前記画素マトリクスの各列に対応するように設けられ、前記特性検出部および対応する列の画素回路と電気的に接続され得るように構成されたｍ本のモニタ線と
を更に有し、
　前記選択期間は、前記第１の特性検出ステップの処理が行われる第１期間と前記第１期間に続く第２期間とからなり、
　前記第２期間には、各モニタ線に、前記電気光学素子用オフセット値記憶部に記憶されているオフセット値と前記電気光学素子用ゲイン値記憶部に記憶されているゲイン値に基づいて得られる値との和に相当する電圧が印加されることを特徴とする、請求項１３に記載の駆動方法。
　前記表示装置は、
　　電流を測定する電流測定部を少なくとも含み、前記駆動トランジスタの特性および前記電気光学素子の特性を検出するための特性検出部と、
　　前記画素マトリクスの各列に対応するように設けられ、前記特性検出部および対応する列の画素回路と電気的に接続され得るように構成されたｍ本のモニタ線と
を更に有し、
　前記第１の特性検出ステップでは、前記ｍ本のモニタ線が対応する画素回路および前記電流測定部と電気的に接続された状態で、前記駆動トランジスタのゲート－ソース間の電圧を所定の大きさにした状態で前記駆動トランジスタのドレイン－ソース間を流れる電流が前記電流測定部によって測定されることを特徴とする、請求項１に記載の駆動方法。
　前記特性検出部は、電圧を測定する電圧測定部を更に含み、
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電流が与えられた状態で前記電気光学素子の陽極の電圧が前記電圧測定部によって測定されることを特徴とする、請求項１７に記載の駆動方法。
　前記第２の特性検出ステップでは、前記電気光学素子に一定の電圧が与えられた状態で前記電気光学素子に流れる電流が前記電流測定部によって測定されることを特徴とする、請求項１７に記載の駆動方法。
　前記特性検出部は、Ｋ本のモニタ線（Ｋは２以上ｍ以下の整数）につき１つだけ設けられ、
　各フレームにおいて、
　　前記Ｋ本のモニタ線のうちの１つが前記特性検出部と電気的に接続され、
　　前記特性検出部と電気的に接続されていないモニタ線は、ハイインピーダンスの状態にされていることを特徴とする、請求項１７に記載の駆動方法。
　前記ｎ行×ｍ列の画素マトリクスのうち黒色またはほぼ黒色の表示が行われる画素については、前記第２の特性検出ステップの処理が行われないことを特徴とする、請求項１に記載の駆動方法。
　前記表示装置の電源オフの際に、最後に前記第１の特性検出ステップおよび前記第２の特性検出ステップの一方または双方の処理が行われた領域を特定する情報を予め用意されたモニタ領域記憶部に記憶するモニタ領域記憶ステップを更に含み、
　前記表示装置の電源オン後には、前記モニタ領域記憶部に記憶されている情報に基づいて得られる領域近傍の領域から、前記第１の特性検出ステップおよび前記第２の特性検出ステップの一方または双方の処理が行われることを特徴とする、請求項１に記載の駆動方法。
　温度を検出する温度検出ステップと、
　前記特性データに対して前記温度検出ステップで検出された温度に基づく補正を施す温度変化補償ステップと
を更に含み、
　前記補正データ記憶ステップでは、前記温度変化補償ステップの処理で得られたデータが前記補正データとして前記補正データ記憶部に記憶されることを特徴とする、請求項１に記載の駆動方法。
　前記駆動トランジスタは、酸化物半導体によりチャネル層が形成された薄膜トランジスタであることを特徴とする、請求項１に記載の駆動方法。
　前記酸化物半導体は、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），および酸素（О）を主成分とする酸化インジウムガリウム亜鉛であることを特徴とする、請求項２４に記載の駆動方法。
　電流によって輝度が制御される電気光学素子および前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むｎ×ｍ個（ｎおよびｍは２以上の整数）の画素回路からなるｎ行×ｍ列の画素マトリクスを有する表示装置であって、
　前記駆動トランジスタの特性を検出する第１の特性検出処理および前記電気光学素子の特性を検出する第２の特性検出処理を行いつつ前記ｎ×ｍ個の画素回路を駆動する画素回路駆動部と、
　前記第１の特性検出処理での検出結果および前記第２の特性検出処理での検出結果に基づいて得られる特性データを、映像信号を補正するための補正データとして記憶する補正データ記憶部と、
　前記補正データ記憶部に記憶されている補正データに基づいて前記映像信号を補正して、前記ｎ×ｍ個の画素回路に供給すべきデータ信号を生成する映像信号補正部と
を備え、
　１フレーム期間は、前記電気光学素子を発光させる準備が行われる選択期間と前記電気光学素子の発光が行われる発光期間とからなり、
　前記画素回路駆動部は、
　　前記第１の特性検出処理および前記第２の特性検出処理の一方または双方の処理を、１フレーム期間につき前記画素マトリクスの１つの行についてのみ行い、
　　前記第２の特性検出処理を前記発光期間に行うことを特徴とする、表示装置。