JP2010134169A - アクティブマトリクス型表示装置及びそのような表示装置の検査方法並びに製造方法 - Google Patents
アクティブマトリクス型表示装置及びそのような表示装置の検査方法並びに製造方法 Download PDFInfo
- Publication number
- JP2010134169A JP2010134169A JP2008309685A JP2008309685A JP2010134169A JP 2010134169 A JP2010134169 A JP 2010134169A JP 2008309685 A JP2008309685 A JP 2008309685A JP 2008309685 A JP2008309685 A JP 2008309685A JP 2010134169 A JP2010134169 A JP 2010134169A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- offset
- max
- voltage
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000011159 matrix material Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000006243 chemical reaction Methods 0.000 claims abstract description 36
- 238000007689 inspection Methods 0.000 claims description 15
- 230000014509 gene expression Effects 0.000 claims description 9
- 238000005259 measurement Methods 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000002950 deficient Effects 0.000 description 20
- 238000012937 correction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Abstract
【課題】表示パネル内の画素間で特性ばらつきがあっても、目標の輝度ばらつき内で階調表示することのできる有用な表示装置を提供する。
【解決手段】全画素部の発光素子に共通した輝度―電圧特性を示す代表変換カーブと、各画素部の発光素子の個別の輝度―電圧特性と前記代表変換カーブとを比較して求めたゲイン、オフセットの組とを格納したメモリと、表示動作を行う際に、各画素部の発光素子のゲインとオフセットの組をメモリから読み出すと共に、代表変換カーブに対して、前記読み出したゲイン、オフセットを適用し、所望する輝度で当該発光素子を発光するよう前記駆動素子が出力するデータ電圧を補正するデータ電圧補正手段とを備え、前記メモリに格納されている実質的に全ての発光素子のゲインの値並びにオフセットの値は、目標の輝度バラツキの限度を決定する特定の条件式を満たす範囲に納まっている事を特徴とするアクティブマトリクス型表示装置である。
【選択図】図１
【解決手段】全画素部の発光素子に共通した輝度―電圧特性を示す代表変換カーブと、各画素部の発光素子の個別の輝度―電圧特性と前記代表変換カーブとを比較して求めたゲイン、オフセットの組とを格納したメモリと、表示動作を行う際に、各画素部の発光素子のゲインとオフセットの組をメモリから読み出すと共に、代表変換カーブに対して、前記読み出したゲイン、オフセットを適用し、所望する輝度で当該発光素子を発光するよう前記駆動素子が出力するデータ電圧を補正するデータ電圧補正手段とを備え、前記メモリに格納されている実質的に全ての発光素子のゲインの値並びにオフセットの値は、目標の輝度バラツキの限度を決定する特定の条件式を満たす範囲に納まっている事を特徴とするアクティブマトリクス型表示装置である。
【選択図】図１
Description
本発明は表示装置及びそのような表示装置の検査方法並びに製造方法に関し、特に電流駆動型の発光素子を用いた表示装置及び検査方法並びに製造方法に関する。
電流駆動型の発光素子を用いた画像表示装置として、有機ＥＬ素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた画像表示装置（有機ＥＬディスプレイ）が知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ Ｐａｎａｌ Ｄｉｓｐｌａｙ）候補として注目されている。
有機ＥＬディスプレイでは、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
一方、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このＴＦＴにドライビングトランジスタのゲートを接続し、選択した走査線を通じてこのＴＦＴをオンさせてデータ線からデータ信号をドライビングトランジスタに入力し、そのドライビングトランジスタによって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬディスプレイと呼ぶ。
各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬディスプレイとは異なり、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。従って、低電圧で駆動できるので、低消費電力化が可能となる。しかしながら、アクティブマトリクス型の有機ＥＬディスプレイでは、ドライビングトランジスタや有機ＥＬ素子の特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機ＥＬ素子の輝度が異なり、輝度むらが発生するという欠点がある。
従来の有機ＥＬディスプレイにおける、製造工程で生じるドライビングトランジスタや有機ＥＬ素子の特性のばらつき（以下、特性の不均一と総称する）による輝度ムラの補償方法としては、複雑な画素回路による補償、外部メモリでの補償などが代表的である。
しかし、複雑な画素回路は歩留まりを下げてしまう。また、各画素の有機ＥＬ素子の発光効率の不均一を補償できない。
しかし、複雑な画素回路は歩留まりを下げてしまう。また、各画素の有機ＥＬ素子の発光効率の不均一を補償できない。
上記理由により、外部メモリにより、画素ごとに特性の不均一を補償する方法がいくつか提案されている。
例えば、特許文献１に開示された有機EL表示装置では、複数の入力電圧で輝度を測定し、各画素のある基準画素に対する同一輝度時の電圧比と電圧オフセットを記憶容量に記憶し、その電圧比と電圧オフセットに基づいて画像データを補正し、その補正後の画像データにより、画素回路の駆動がなされている。これにより、輝度ムラを抑制し、均一な表示を可能にすることができる。
特開２００５−２８４１７２号公報
例えば、特許文献１に開示された有機EL表示装置では、複数の入力電圧で輝度を測定し、各画素のある基準画素に対する同一輝度時の電圧比と電圧オフセットを記憶容量に記憶し、その電圧比と電圧オフセットに基づいて画像データを補正し、その補正後の画像データにより、画素回路の駆動がなされている。これにより、輝度ムラを抑制し、均一な表示を可能にすることができる。
しかしながら、ドライビングトランジスタや有機EL素子の特性において、補正可能な特性ばらつきと、補正不可能な欠陥とがあり、それらを区別し、補正不可能な欠陥のみを検出するのは難しい。そのため、補正可能であっても不良と判断してしまうことによる歩留まりの低下、また、補正するまで、不良であると判断できないことに起因する不良品の補正によるコストの増加などの課題がある。
従って、本発明は、補正可能な特性ばらつきと、補正不可能な欠陥とを切り分け、補正可能にもかかわらず不良と判定することの無い合理的な表示装置の検査方法、そのような検査方法を含んだ表示装置の製造方法を提供することを目的とする。
また、本発明の目的は、表示パネル内の画素間で特性ばらつきがあっても、目標の輝度ばらつき内で階調表示することのできる有用な表示装置を提供することにある。
また、本発明の目的は、表示パネル内の画素間で特性ばらつきがあっても、目標の輝度ばらつき内で階調表示することのできる有用な表示装置を提供することにある。
上記目的を達成するために、本発明は、信号電圧を供給する複数のデータ線と複数の走査線とが交差する各部位に、発光素子と前記信号電圧を信号電流に変換する駆動素子を有する画素部を設け、走査線によって選択されている期間にデータ線の信号を駆動素子に与えてそのデータ信号に基づいた駆動電流を発光素子に流して発光させるアクティブマトリクス型の表示装置であって、
画素部における輝度―電圧特性と複数の画素部において基準となる輝度―電圧特性とを比較して求めたゲイン、オフセットの組とを格納したメモリと、
表示動作を行う際に、画素部のゲインとオフセットの組を前記メモリから読み出し、外部から入力される映像信号を読み出されたゲイン及びオフセットと演算処理し、演算後のデータ信号を画素部に出力する制御部を備え、
前記メモリに格納されているゲインの値並びにオフセットの値は、補正可能な画素であることを示す条件式を満たす範囲に納まっている
ことを特徴としている。
画素部における輝度―電圧特性と複数の画素部において基準となる輝度―電圧特性とを比較して求めたゲイン、オフセットの組とを格納したメモリと、
表示動作を行う際に、画素部のゲインとオフセットの組を前記メモリから読み出し、外部から入力される映像信号を読み出されたゲイン及びオフセットと演算処理し、演算後のデータ信号を画素部に出力する制御部を備え、
前記メモリに格納されているゲインの値並びにオフセットの値は、補正可能な画素であることを示す条件式を満たす範囲に納まっている
ことを特徴としている。
これにより、特性の不均一を補正し、画面全体にわたって均一な表示を実現した表示装置を、低コスト、高歩留まりで実現することができる。
また、本発明は、信号電圧を供給する複数のデータ線と複数の走査線とが交差する各部位に、発光素子と前記信号電圧を信号電流に変換する駆動素子有する画素部を有する、アクティブマトリクス型の表示装置の検査方法であって、
検査対象になっている表示装置内に存在する複数の画素部において基準となる電圧―輝度特性を取得する取得ステップと、
各画素部を同一駆動条件で駆動して得る輝度の値を少なくとも２点以上測定する測定ステップと、
前記測定ステップで測定された各画素部の輝度を得るために必要なデータ電圧と、前記同一駆動条件によって得られる各発光素子の輝度と同一の輝度を、前記基準となる電圧―輝度特性上で得るために必要な電圧との比とオフセット量を、各画素部の電圧ゲイン、電圧オフセットとして算出する算出ステップと、
得られた電圧ゲインと電圧オフセットのそれぞれに対し、設定された電圧ゲイン及び電圧オフセットの条件を満たしているかどうか判定するステップと、
を備え、
判定の結果によってパネルの合否判断をすることを特徴としている。
また、本発明は、信号電圧を供給する複数のデータ線と複数の走査線とが交差する各部位に、発光素子と前記信号電圧を信号電流に変換する駆動素子有する画素部を有する、アクティブマトリクス型の表示装置の検査方法であって、
検査対象になっている表示装置内に存在する複数の画素部において基準となる電圧―輝度特性を取得する取得ステップと、
各画素部を同一駆動条件で駆動して得る輝度の値を少なくとも２点以上測定する測定ステップと、
前記測定ステップで測定された各画素部の輝度を得るために必要なデータ電圧と、前記同一駆動条件によって得られる各発光素子の輝度と同一の輝度を、前記基準となる電圧―輝度特性上で得るために必要な電圧との比とオフセット量を、各画素部の電圧ゲイン、電圧オフセットとして算出する算出ステップと、
得られた電圧ゲインと電圧オフセットのそれぞれに対し、設定された電圧ゲイン及び電圧オフセットの条件を満たしているかどうか判定するステップと、
を備え、
判定の結果によってパネルの合否判断をすることを特徴としている。
この検査方法を製造段階で実行することより、特性の不均一を補正し、画面全体にわたって均一な表示を、低コスト、高歩留まりで実現することができる表示装置の製造が可能となる。
以下、本発明の実施形態を、図面を参照しながら説明する。
（実施の形態１）
≪表示装置の概要≫
本実施の形態における表示装置は、各画素における信号電圧−輝度特性を代表する代表変換カーブを特定し、
当該代表変換カーブ上の任意の駆動条件での輝度に対する電圧と、各画素における同一輝度に対する電圧との比とオフセットを、電圧ゲインと電圧オフセットとして保持しておくことにより、各画素に入力すべき映像信号を上記電圧ゲインと電圧オフセットにより補正することを特徴とする。これにより、製造コストおよび駆動時の処理負担をかけずに、画素間における特性の不均一が補正される。
≪表示装置の構成≫
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
≪表示装置の概要≫
本実施の形態における表示装置は、各画素における信号電圧−輝度特性を代表する代表変換カーブを特定し、
当該代表変換カーブ上の任意の駆動条件での輝度に対する電圧と、各画素における同一輝度に対する電圧との比とオフセットを、電圧ゲインと電圧オフセットとして保持しておくことにより、各画素に入力すべき映像信号を上記電圧ゲインと電圧オフセットにより補正することを特徴とする。これにより、製造コストおよび駆動時の処理負担をかけずに、画素間における特性の不均一が補正される。
≪表示装置の構成≫
以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は、本発明の実施の形態１に係る表示装置の電気的な構成を示すブロック図である。同図における表示装置１００は、制御回路１０１と、メモリ１０２と、走査線駆動回路１０３と、データ線駆動回路１０４と、表示部１０５とを備える。
また、図２は、表示部の有する一画素部の回路構成及びその周辺回路との接続を示す図である。同図における画素部２０８は、走査線２００と、データ線２０１と、電源線２０２と、スイッチングトランジスタ２０３と、駆動トランジスタ２０４と、有機ＥＬ素子２０５と、保持容量２０６と、共通電極２０７とを備える。また、周辺回路は、走査線駆動回路１０３と、データ線駆動回路１０４とを備える。
≪各構成要素の説明≫
図１及び図２に記載された構成要素について、以下、その機能を説明する。
また、図２は、表示部の有する一画素部の回路構成及びその周辺回路との接続を示す図である。同図における画素部２０８は、走査線２００と、データ線２０１と、電源線２０２と、スイッチングトランジスタ２０３と、駆動トランジスタ２０４と、有機ＥＬ素子２０５と、保持容量２０６と、共通電極２０７とを備える。また、周辺回路は、走査線駆動回路１０３と、データ線駆動回路１０４とを備える。
≪各構成要素の説明≫
図１及び図２に記載された構成要素について、以下、その機能を説明する。
制御回路１０１は、走査線駆動回路１０３、データ線駆動回路１０４、及びメモリ１０２の制御を行う機能を有する。メモリ１０２には、各画素部の特性パラメータが記憶されており、制御回路１０１は、メモリ１０２に書き込まれた特性パラメータを読み出し、外部から入力された映像信号データを、その特性パラメータに基づいて補正して、データ線駆動回路１０４へと出力する。特性パラメータとして主要なものは、各画素部の輝度―電圧特性と表示装置全体の画素部に共通する輝度―電圧特性である代表変換カーブとから求めるゲインとオフセットの組である。
詳細については、後に述べる。
詳細については、後に述べる。
走査線駆動回路１０３は、多数の画素部２０８が行列状に配列された表示部１０５を１行ずつ列方向に所定の時間順序で選択するもので、各行ごとに設けられた走査線２００に接続されている。選択によって、画素部２０８のスイッチングトランジスタ２０３の導通・非導通を制御する機能を有する。
データ線駆動回路１０４は、表示部１０５の各列のデータ線２０１に接続されており、信号電圧を出力して、駆動トランジスタ２０４に流れる信号電流を決定する機能を有する。
データ線駆動回路１０４は、表示部１０５の各列のデータ線２０１に接続されており、信号電圧を出力して、駆動トランジスタ２０４に流れる信号電流を決定する機能を有する。
スイッチングトランジスタ２０３は、ゲートが、走査線２００に接続されており、データ線２０１の信号電圧を駆動トランジスタ２０４のゲートに供給するタイミングを制御する機能を有する。
駆動トランジスタ２０４は、駆動素子として機能し、駆動トランジスタ２０４のゲートは、スイッチングトランジスタ２０３を介してデータ線２０１に接続され、ソースが有機ＥＬ素子２０５のアノードに接続され、ドレインが、電源線２０２に接続されている。これにより、駆動トランジスタ２０４は、ゲートに供給された信号電圧を、その信号電圧に対応した信号電流に変換し、変換された信号電流を有機ＥＬ素子２０５に供給する。
駆動トランジスタ２０４は、駆動素子として機能し、駆動トランジスタ２０４のゲートは、スイッチングトランジスタ２０３を介してデータ線２０１に接続され、ソースが有機ＥＬ素子２０５のアノードに接続され、ドレインが、電源線２０２に接続されている。これにより、駆動トランジスタ２０４は、ゲートに供給された信号電圧を、その信号電圧に対応した信号電流に変換し、変換された信号電流を有機ＥＬ素子２０５に供給する。
有機ＥＬ素子２０５は、発光素子の代表的な一例であり、有機ＥＬ素子２０５のカソードは、共通電極２０７に接続されている。
保持容量２０６は、電源線２０２と駆動トランジスタ２０４のゲート端子との間に接続されている。保持容量２０６は、例えば、スイッチングトランジスタ２０３がオフ状態となった後も、直前のゲート電圧を維持し、継続して駆動トランジスタ２０４から有機ＥＬ素子２０５へ駆動電流を供給させる機能を有する。
保持容量２０６は、電源線２０２と駆動トランジスタ２０４のゲート端子との間に接続されている。保持容量２０６は、例えば、スイッチングトランジスタ２０３がオフ状態となった後も、直前のゲート電圧を維持し、継続して駆動トランジスタ２０４から有機ＥＬ素子２０５へ駆動電流を供給させる機能を有する。
なお、図１、図２には記載されていないが、電源線２０２は電源に接続されている。また、共通電極２０７も別の電源に接続されている。
データ線駆動回路１０４から供給された信号電圧は、スイッチングトランジスタ２０３を介して駆動トランジスタ２０４のゲート端子へと印加される。駆動トランジスタ２０４は、そのデータ電圧に応じた電流を、ソース−ドレイン端子間に流す。この電流が、有機ＥＬ素子２０５へと流れることにより、その電流に応じた発光輝度で、有機ＥＬ素子２０５が発光することとなる。
データ線駆動回路１０４から供給された信号電圧は、スイッチングトランジスタ２０３を介して駆動トランジスタ２０４のゲート端子へと印加される。駆動トランジスタ２０４は、そのデータ電圧に応じた電流を、ソース−ドレイン端子間に流す。この電流が、有機ＥＬ素子２０５へと流れることにより、その電流に応じた発光輝度で、有機ＥＬ素子２０５が発光することとなる。
有機EL素子２０５が発光する原理は上記の通りであるが、表示部１０５によって画像を表示するには、前記データ線駆動回路１０４と走査線駆動回路１０３の動作に依存する。
すなわち、前記データ線駆動回路１０４が全てのデータ線に信号電圧を出力し、一定期間保持する。この保持期間中に、前記走査線駆動回路１０３が走査信号を１つの行に供給する。走査信号が供給されると、該当する行の画素部のスイッチングトランジスタ２０３が導通し、各データ線に供給されている信号電圧を該当する画素部の駆動トランジスタ２０４のゲートに印加する。信号電圧の大きさに応じて駆動トランジスタ２０４に流れる電流が制御されるので、その電流量に応じて有機EL素子２０５が発光する。発光は、次にその行が走査線駆動回路１０３によって指定されるまでの、1フレーム期間継続する。
走査線駆動回路１０３が、1の行に走査信号を供給してから次の行に走査信号を供給するまでに、データ線駆動回路１０４が、新たな信号電圧を全てのデータ線上に供給する。すると、前の行の画素部と同様な動作を行って、走査信号が供給されたタイミングで、次の行の画素部の駆動トランジスタ２０４のゲートに新たな信号電圧が印加され、それに応じた信号電流を有機ELに流し、1フレーム期間発光させる。
データ線駆動回路１０４が新たな信号電圧をデータ線に供給し、走査線駆動回路１０３が新たな行に走査信号を供給する度に、上記と同様にして走査信号が供給された行の画素部の有機ELが1フレーム期間発光する。
このようにして表示部全体の有機EL素子２０５がそれぞれ供給された信号電圧の大きさに応じた明るさで時間差を持ちながら発光し、表示部全体として画像表示を行う。
すなわち、前記データ線駆動回路１０４が全てのデータ線に信号電圧を出力し、一定期間保持する。この保持期間中に、前記走査線駆動回路１０３が走査信号を１つの行に供給する。走査信号が供給されると、該当する行の画素部のスイッチングトランジスタ２０３が導通し、各データ線に供給されている信号電圧を該当する画素部の駆動トランジスタ２０４のゲートに印加する。信号電圧の大きさに応じて駆動トランジスタ２０４に流れる電流が制御されるので、その電流量に応じて有機EL素子２０５が発光する。発光は、次にその行が走査線駆動回路１０３によって指定されるまでの、1フレーム期間継続する。
走査線駆動回路１０３が、1の行に走査信号を供給してから次の行に走査信号を供給するまでに、データ線駆動回路１０４が、新たな信号電圧を全てのデータ線上に供給する。すると、前の行の画素部と同様な動作を行って、走査信号が供給されたタイミングで、次の行の画素部の駆動トランジスタ２０４のゲートに新たな信号電圧が印加され、それに応じた信号電流を有機ELに流し、1フレーム期間発光させる。
データ線駆動回路１０４が新たな信号電圧をデータ線に供給し、走査線駆動回路１０３が新たな行に走査信号を供給する度に、上記と同様にして走査信号が供給された行の画素部の有機ELが1フレーム期間発光する。
このようにして表示部全体の有機EL素子２０５がそれぞれ供給された信号電圧の大きさに応じた明るさで時間差を持ちながら発光し、表示部全体として画像表示を行う。
≪特性パラメータの説明≫
メモリに格納する特性パラメータとして特にゲイン、オフセット、の説明に先立って、画素部の輝度―電圧特性について説明する。
表示ディスプレイは、従来技術の所でも説明したように製造工程で生じるドライビングトランジスタや有機ＥＬ素子の特性の不均一による輝度ムラを生じることは避けられない。
メモリに格納する特性パラメータとして特にゲイン、オフセット、の説明に先立って、画素部の輝度―電圧特性について説明する。
表示ディスプレイは、従来技術の所でも説明したように製造工程で生じるドライビングトランジスタや有機ＥＬ素子の特性の不均一による輝度ムラを生じることは避けられない。
図３（ａ）は、一の表示パネル内の任意の２画素pix1、pix2について、信号電圧(横軸)に対する輝度（縦軸）と、その表示パネルの全ての画素に共通する代表変換カーブLUTの輝度―電圧特性を示した図である。そして、代表変換カーブＬＵＴは、全画素に対して基準となる輝度―電圧特性を表すことになる。同図より、同一の信号電圧を加えた場合においても、TFTや有機EL素子の特性の不均一により、各画素の輝度に差が生じてしまっていることがわかる。この場合には、パネルに対して、全面同一レベルの映像信号を加えているにも関わらず、意図しない輝度ムラが生じてしまうこととなる。この輝度ムラを解消するには、各画素毎にデータの値とその値に対応する電圧の大きさの関係を補正し、各画素毎に、補正された電圧で駆動すれば良いことが理解される。つまり、図３（ａ）では、同じ輝度LpixV1、LpixV2で発光させるのに、代表変換カーブLUTでは、電圧V１、V２で良いのに、画素pix1では、V３、V４、画素pix2では、V５、V６が必要であるので、例えばデータの値D1で輝度LpixV1を得ようとすると、代表変換カーブLUTではそのデータの値D1を電圧V1で、画素pix1では電圧V３で、画素pix2ではV５でそれぞれ駆動すれば良いことがわかる。同様にデータの値D2で輝度LpixV2を得ようとすると、代表変換カーブLUTではそのデータの値D2として電圧V２で、画素pix1では電圧V４で、画素pix2ではV６で駆動すれば良いことが判る。
図３（ｂ）は、このようにして画素毎に補正されたデータ電圧を供給すれば、データ信号―輝度特性を一致させられることを示した図である。
ここで、V３、V４、V５、V６を、V１、V２の関数として記載すると、
V３＝a1*V1＋b1 ・・・・（１）
V4＝a1*V２＋b1 ・・・・（２）
V５＝a2*V１＋b2 ・・・・（３）
V６＝a2*V２＋b2 ・・・・（４）
で表すことが出来る。これらの式において、a1、a2は、代表変換カーブに対する個別画素のゲイン、b1、b2は、オフセットである。
≪ゲイン、オフセットの理論的説明≫
これは、TFTの移動度と有機ＥＬ素子の発光輝度は電圧ゲインで、また、TFTのしきい値は、電圧オフセットで表すことができるという理論に基づくものである。
ここで、V３、V４、V５、V６を、V１、V２の関数として記載すると、
V３＝a1*V1＋b1 ・・・・（１）
V4＝a1*V２＋b1 ・・・・（２）
V５＝a2*V１＋b2 ・・・・（３）
V６＝a2*V２＋b2 ・・・・（４）
で表すことが出来る。これらの式において、a1、a2は、代表変換カーブに対する個別画素のゲイン、b1、b2は、オフセットである。
≪ゲイン、オフセットの理論的説明≫
これは、TFTの移動度と有機ＥＬ素子の発光輝度は電圧ゲインで、また、TFTのしきい値は、電圧オフセットで表すことができるという理論に基づくものである。
TFTの移動度と有機ＥＬ素子の発光輝度が電圧ゲインで表すことができるというのは、有機ＥＬ素子の発光輝度は、流れる電流にほぼ比例するという関係があり、また、ＴＦＴのソース−ドレイン間に流れる電流は、その移動度に比例することに起因するものである。例えば、各画素部のＴＦＴの移動度がばらつきを有し、β１〜βｎであり、各画素部の閾値電圧は共通のＶｔｈであると仮定し、ｎ番目の画素部の駆動トランジスタ２０４のゲートに印加する信号電圧の、ソース電圧に対する電位を変数Ｖとすると、ソース−ドレイン間電流ＩＤＳｎは、
ＩＤＳｎ＝（１／２）・βｎ・（Ｖ−Ｖｔｈ）２ ・・・・（５）
と表される。また、ｎ番目の画素部の有機ＥＬ素子２０５の発光輝度をＬｎとすると、Ｌｎは、ソース−ドレイン間電流ＩＤＳｎと発光効率に比例するという関係から、
Ｌｎ＝ｋｎ・ＩＤＳｎ ・・・・（６）
で表される。ここでｋｎはｎ番目の画素部における発光輝度Ｌｎとソース−ドレイン間電流ＩＤＳｎとの比例定数である。
ＩＤＳｎ＝（１／２）・βｎ・（Ｖ−Ｖｔｈ）２ ・・・・（５）
と表される。また、ｎ番目の画素部の有機ＥＬ素子２０５の発光輝度をＬｎとすると、Ｌｎは、ソース−ドレイン間電流ＩＤＳｎと発光効率に比例するという関係から、
Ｌｎ＝ｋｎ・ＩＤＳｎ ・・・・（６）
で表される。ここでｋｎはｎ番目の画素部における発光輝度Ｌｎとソース−ドレイン間電流ＩＤＳｎとの比例定数である。
式５および式６より、有機ＥＬ素子２０５の発光輝度Ｌｎは、
Ｌｎ＝（１／２）・ｋｎ・βｎ・（Ｖ−Ｖｔｈ）２ ・・・・（７）
となる。式７より、有機ＥＬ素子２０５の発光輝度Ｌｎは、ｋｎβｎ／２を係数とした、信号電圧Ｖの２次曲線となり、ｋｎβｎ／２を規格化することで各画素部共通の二次曲線、つまり、（Ｖ−Ｖｔｈ）２を共通因子としてもつ代表変換カーブが得られることがわかる。なお、図3に示した代表変換カーブLUTは、上式（７）で表される曲線でなくても、通常は画素の平均的曲線から決定することが出来る。
Ｌｎ＝（１／２）・ｋｎ・βｎ・（Ｖ−Ｖｔｈ）２ ・・・・（７）
となる。式７より、有機ＥＬ素子２０５の発光輝度Ｌｎは、ｋｎβｎ／２を係数とした、信号電圧Ｖの２次曲線となり、ｋｎβｎ／２を規格化することで各画素部共通の二次曲線、つまり、（Ｖ−Ｖｔｈ）２を共通因子としてもつ代表変換カーブが得られることがわかる。なお、図3に示した代表変換カーブLUTは、上式（７）で表される曲線でなくても、通常は画素の平均的曲線から決定することが出来る。
また、TFTのしきい値が電圧オフセットで表すことができるというのは、式７より、有機ＥＬ素子２０５の発光輝度Ｌｎは、電圧方向にVth移動させることで、各画素でVthがばらついていても、（１／２）・ｋｎ・βｎ・Ｖ２というカーブが得られることからも説明できる。
≪メモリの格納情報≫
メモリ１０２は、パネル内の全画素のゲインとオフセットの組を格納している。図４は、メモリ１０２の格納状態を示す図である。先頭番地から小領域ずつに区分して、表示パネルの左上の画素部から右下の画素部まで、１個ずつゲインとオフセットの組を格納している。図中、aはゲイン、bはオフセットの値を示し、aij(i、j=1,2,3・・・)は、i行j列の画素部のゲインの値を意味する。同様に、bijは、i行j列の画素部のオフセットの値を意味する。
≪メモリの格納情報≫
メモリ１０２は、パネル内の全画素のゲインとオフセットの組を格納している。図４は、メモリ１０２の格納状態を示す図である。先頭番地から小領域ずつに区分して、表示パネルの左上の画素部から右下の画素部まで、１個ずつゲインとオフセットの組を格納している。図中、aはゲイン、bはオフセットの値を示し、aij(i、j=1,2,3・・・)は、i行j列の画素部のゲインの値を意味する。同様に、bijは、i行j列の画素部のオフセットの値を意味する。
一方、メモリ１０２が格納されているゲインとオフセットの組は、ある条件を満たした集合の範囲に収まっている。というのは、どんな輝度―電圧特性の画素部であっても、求めたゲインとオフセットの値で代表変換カーブに近似させることが出来るわけではなく、補正限界を超えたゲイン、オフセットを持つ画素部が許容数以上表示パネル内に存在しないことが必要である。完成品として市販される表示ディスプレイは、その中の実質的に全ての画素部が代表変換カーブに近似させることが出来る補正範囲内に納まっていることが必要なのである。
次に、この補正限界に該当するかどうかの判定について説明する。
≪補正限界の判定≫
この判定を行うに当っては、先に代表変換カーブを求める必要があり、各画素部のゲイン、オフセットを求める必要がある。したがって、ここからは表示装置として、制御部、データ線駆動回路、走査線駆動回路、表示部が個別に製造されて、配線接続はされたが、まだ、良否判定の検査がなされていないものを対象として説明する。
階調測定に先立って、代表変換カーブを準備する。代表変換カーブは、表示パネル毎に測定して求めることも可能であるが、同じプロセスで作成したパネル間では共通しているので、予め1つのパネルを用いて求めておく。その場合、そのパネルについては多くの階調を測定して、代表変換カーブを求めるのが良い。
次に、この補正限界に該当するかどうかの判定について説明する。
≪補正限界の判定≫
この判定を行うに当っては、先に代表変換カーブを求める必要があり、各画素部のゲイン、オフセットを求める必要がある。したがって、ここからは表示装置として、制御部、データ線駆動回路、走査線駆動回路、表示部が個別に製造されて、配線接続はされたが、まだ、良否判定の検査がなされていないものを対象として説明する。
階調測定に先立って、代表変換カーブを準備する。代表変換カーブは、表示パネル毎に測定して求めることも可能であるが、同じプロセスで作成したパネル間では共通しているので、予め1つのパネルを用いて求めておく。その場合、そのパネルについては多くの階調を測定して、代表変換カーブを求めるのが良い。
次に、対象となる表示パネルにおいて、全画素の輝度を、数階調程度測定する。輝度の測定方法としては、ＣＣＤとレンズとを用いて、パネルの複数の画素の輝度を一度に測定することが可能である。
図５は、複数の画素の輝度を一度に測定するための構成図である。パネル４０２の各画素を、同一駆動条件にて発光させる。そして、ＣＣＤカメラ４０１により、各画素の輝度を測定する。
図５は、複数の画素の輝度を一度に測定するための構成図である。パネル４０２の各画素を、同一駆動条件にて発光させる。そして、ＣＣＤカメラ４０１により、各画素の輝度を測定する。
各画素について、階調分の輝度と駆動電圧をプロットし、輝度―電圧特性を求める。
次に各画素の輝度に対する電圧と、代表変換カーブLUT上の同一輝度に対する電圧との比とオフセット量を、各画素の電圧ゲインと電圧オフセットとして算出する。これは、上述した式１と式２（実施例の中の式を指す）を用いることにより、簡単に求まる。
次に、全画素のゲインとオフセットの分布を出し、(i)目標の電圧bit精度を出すため条件、もしくは、(ii)目標の輝度ばらつき限度を満たすための条件、を満たさないゲイン、オフセットをもつ画素を補正が不可能な欠陥画素としてリストアップする。
ここで、(i),(ii)の条件を具体的に説明する。
以下を前提とする。
・データ電圧の幅：Vdata_min〜Vdata_max
・データ電圧のbit数の上限値：n[bit]
・代表変換カーブLUTの電圧の幅：Vlut_min(最小表示輝度での発光に必要な電圧)
〜Vlut_max(映像データ255（最大表示輝度での発光に必要な電圧)
・補正可能なゲインの幅：gain_min〜gain_max
・補正可能なオフセットの幅：offset_min〜offset_max
・(Gain_min*Vlut_min)+offset_min >= Vdata_minを満たす。 （条件１）
・(Gain_max*Vlut_max)+offset_max <= Vdata_maxを満たす。 （条件２）
(i)目標の電圧bit精度を出すため条件
例えば、データ電圧の最大範囲を、n＝１０[bit]で制御できるソースドライバを使用するとする。１０bitであるので、０〜１０２３階調までの最大１０２４階調数の表示が可能となる。表示パネル内の画素はゲインとオフセットがバラ付いており、その中で最小のゲイン（gainmin）、最大のオフセット（Offsetmax）を持つ画素と最大のゲイン（gainmax）、最小のオフセット（Offsetmin）を持つ画素の電圧―輝度特性を描くと、図７に示すようになる。この中で最小から最大輝度L_maxまでを一番電圧範囲を広く（＝VMAX）取る事の出来る画素は、図７からも判るように最小のゲイン（gainmin）を持つ画素である。この画素に関しては、最小輝度から最大輝度までを表示するのに電圧可変範囲が広いので、1024階調に近い多階調の階調表示が可能である。一方、最大のゲイン（gainmax）を持つ画素に関しては、最小輝度から最大輝度L_maxまでを表示するのに電圧可変範囲が小さい（＝VMIN）。このため、この画素に関しては１０２４階調数の表示は出来ない。このとき、最小階調数として、製品性能上許容できる限界の階調数を２m（ｍは整数で、ｍ＜ｎ）とすると、そのための条件は、以下の式のようになる。
次に各画素の輝度に対する電圧と、代表変換カーブLUT上の同一輝度に対する電圧との比とオフセット量を、各画素の電圧ゲインと電圧オフセットとして算出する。これは、上述した式１と式２（実施例の中の式を指す）を用いることにより、簡単に求まる。
次に、全画素のゲインとオフセットの分布を出し、(i)目標の電圧bit精度を出すため条件、もしくは、(ii)目標の輝度ばらつき限度を満たすための条件、を満たさないゲイン、オフセットをもつ画素を補正が不可能な欠陥画素としてリストアップする。
ここで、(i),(ii)の条件を具体的に説明する。
以下を前提とする。
・データ電圧の幅：Vdata_min〜Vdata_max
・データ電圧のbit数の上限値：n[bit]
・代表変換カーブLUTの電圧の幅：Vlut_min(最小表示輝度での発光に必要な電圧)
〜Vlut_max(映像データ255（最大表示輝度での発光に必要な電圧)
・補正可能なゲインの幅：gain_min〜gain_max
・補正可能なオフセットの幅：offset_min〜offset_max
・(Gain_min*Vlut_min)+offset_min >= Vdata_minを満たす。 （条件１）
・(Gain_max*Vlut_max)+offset_max <= Vdata_maxを満たす。 （条件２）
(i)目標の電圧bit精度を出すため条件
例えば、データ電圧の最大範囲を、n＝１０[bit]で制御できるソースドライバを使用するとする。１０bitであるので、０〜１０２３階調までの最大１０２４階調数の表示が可能となる。表示パネル内の画素はゲインとオフセットがバラ付いており、その中で最小のゲイン（gainmin）、最大のオフセット（Offsetmax）を持つ画素と最大のゲイン（gainmax）、最小のオフセット（Offsetmin）を持つ画素の電圧―輝度特性を描くと、図７に示すようになる。この中で最小から最大輝度L_maxまでを一番電圧範囲を広く（＝VMAX）取る事の出来る画素は、図７からも判るように最小のゲイン（gainmin）を持つ画素である。この画素に関しては、最小輝度から最大輝度までを表示するのに電圧可変範囲が広いので、1024階調に近い多階調の階調表示が可能である。一方、最大のゲイン（gainmax）を持つ画素に関しては、最小輝度から最大輝度L_maxまでを表示するのに電圧可変範囲が小さい（＝VMIN）。このため、この画素に関しては１０２４階調数の表示は出来ない。このとき、最小階調数として、製品性能上許容できる限界の階調数を２m（ｍは整数で、ｍ＜ｎ）とすると、そのための条件は、以下の式のようになる。
（条件３）
既に測定している全画素のゲインとオフセットの分布の範囲内において、上式を満たすような、gain_max, gain_min,offset_max,offset_minを見つけ出し、この範囲に入らないゲインやオフセットをもつ画素を、補正しても目標電圧bit精度を満たせない欠陥画素とする。
既に測定している全画素のゲインとオフセットの分布の範囲内において、上式を満たすような、gain_max, gain_min,offset_max,offset_minを見つけ出し、この範囲に入らないゲインやオフセットをもつ画素を、補正しても目標電圧bit精度を満たせない欠陥画素とする。
（具体例の説明）
具体例を示すと、表示パネルとして合計５１,６００画素を有するものにおいて、各画素の画素輝度を６階調分測定し、測定データと、代表画素特性（代表変換カーブ）から、各画素のゲインとオフセットを算出して、欠陥画素を抽出した結果について述べる。
図９に示すように、データ電圧の幅は、０〜１０２３（単位はVではなく、電圧に対応する値）、代表LUTの電圧の幅が、９５〜７３１、デジタル映像信号をデータ電圧へ変換するD/Aは10bitという条件下のもと、階調数が最小となってしまう画素を、最低776階調で制御できるように、補正可能なゲインとオフセットの幅をそれぞれ、０．９３〜１．１２、−４４〜４２．７と設定した。
これらは、上記で述べた、条件１〜３のすべてを満たす。
具体例を示すと、表示パネルとして合計５１,６００画素を有するものにおいて、各画素の画素輝度を６階調分測定し、測定データと、代表画素特性（代表変換カーブ）から、各画素のゲインとオフセットを算出して、欠陥画素を抽出した結果について述べる。
図９に示すように、データ電圧の幅は、０〜１０２３（単位はVではなく、電圧に対応する値）、代表LUTの電圧の幅が、９５〜７３１、デジタル映像信号をデータ電圧へ変換するD/Aは10bitという条件下のもと、階調数が最小となってしまう画素を、最低776階調で制御できるように、補正可能なゲインとオフセットの幅をそれぞれ、０．９３〜１．１２、−４４〜４２．７と設定した。
これらは、上記で述べた、条件１〜３のすべてを満たす。
図８(a)は、上記ゲインとオフセットの幅に含まれる値をもつ、良画素１、２と、上記範囲に含まれない、欠陥画素の各画素と、代表画素特性（代表変換カーブ）の、映像信号レベルに対する、輝度特性を示したものである。表１は、各画素の、算出されたゲインとオフセットを示している。このグラフから分かるように、各階調での測定輝度からは、補正が可能な特性ばらつきをもつ画素のみなのか、補正不可能な欠陥画素が含まれるのかを判断できない。
図８(b)は、(a)の各画素のゲインとオフセットのパラメータに基づいて補正をした場合の、各画素の映像信号レベルに対する、輝度特性を示したものである。これにより、良画素１、良画素２は、代表画素特性と重なっており、特性ばらつきを補正できていることが分かるが、欠陥画素は、代表画素特性と大きくずれており、特に中間階調において、特性ばらつきを補正できていないことが分かる。
このように、ゲインとオフセットの値から、(1)算出されたゲインとオフセットにより、代表画素特性に一致するような補正ができるが、所望の階調を満たせない、代表画素特性からのゲインとオフセットのずれが大きな画素、だけでなく、(2)映像信号レベルに対する輝度特性が、他の画素と大きく異なってしまっており、そもそもゲインとオフセットにより、代表画素特性に一致しないような画素、もまた、欠陥画素として抽出することができる。
(ii) 目標の輝度ばらつき限度を満たすための条件
例えば、データ電圧の範囲を、n[bit]で制御できるソースドライバを使用するとする。目標の輝度ばらつき比p[%]を達成するのに必要なデータ電圧の電圧分解能を、y[V]とすると、その電圧分可能を実現するための条件は、以下の式のようになる。
例えば、データ電圧の範囲を、n[bit]で制御できるソースドライバを使用するとする。目標の輝度ばらつき比p[%]を達成するのに必要なデータ電圧の電圧分解能を、y[V]とすると、その電圧分可能を実現するための条件は、以下の式のようになる。
これより、
（条件４）
これを満たすような、gain_max, gain_min,offset_max,offset_minを設定し、この範囲に入らないゲインやオフセットをもつ画素を、補正しても目標の輝度ばらつき限度を満たせない欠陥画素とする。
（具体例の説明）
先ほど述べた具体例と同様に、データ電圧の幅は、０〜１０２３（単位はVではなく、電圧に対応する値）、代表LUTの電圧の幅が、９５〜７３１、デジタル映像信号をデータ電圧へ変換するD/Aは10bitという条件下のもと、目標の輝度ばらつき比を達成するのに必要なデータ電圧の電圧分解能を1とすると、上記条件から、例えば、補正可能なゲインとオフセットの幅をそれぞれ、０．８〜１．２５、−７０〜８０と設定できる。
これらは、上記で述べた、条件１、２、４のすべてを満たす。
これを満たすような、gain_max, gain_min,offset_max,offset_minを設定し、この範囲に入らないゲインやオフセットをもつ画素を、補正しても目標の輝度ばらつき限度を満たせない欠陥画素とする。
（具体例の説明）
先ほど述べた具体例と同様に、データ電圧の幅は、０〜１０２３（単位はVではなく、電圧に対応する値）、代表LUTの電圧の幅が、９５〜７３１、デジタル映像信号をデータ電圧へ変換するD/Aは10bitという条件下のもと、目標の輝度ばらつき比を達成するのに必要なデータ電圧の電圧分解能を1とすると、上記条件から、例えば、補正可能なゲインとオフセットの幅をそれぞれ、０．８〜１．２５、−７０〜８０と設定できる。
これらは、上記で述べた、条件１、２、４のすべてを満たす。
リストアップされた画素は、代表変換カーブLUTにゲイン、オフセットでは合わせることのできない、もしくは、合わせても目標の精度を達成できないイレギュラー特性をもつ不良画素として、その数、程度からパネルの合否判定を行う。
最後に、良品とされた表示パネルは、その中の各画素のゲインとオフセットをメモリ１０２に格納する。
このようにして製造された表示パネルは、各画素の輝度―電圧特性がバラついていても、それぞれのゲイン、オフセットを用いてデータ電圧を補正して駆動することにより、均一な輝度で発光表示することが出来る。
最後に、良品とされた表示パネルは、その中の各画素のゲインとオフセットをメモリ１０２に格納する。
このようにして製造された表示パネルは、各画素の輝度―電圧特性がバラついていても、それぞれのゲイン、オフセットを用いてデータ電圧を補正して駆動することにより、均一な輝度で発光表示することが出来る。
図６は、映像信号を本実施例にて製造された表示装置を用いて表示する場合の制御部１０１の処理を示す図である。外部から入力される映像信号Pは、制御部内の補正ブロック６０１で各画素毎に、メモリ１０２内のゲインとオフセットとの演算を実行される。表示パネルの表示面の画素としてｎ行ｍ列で特定される画素のゲインをanm、オフセットをｂnmとすると、演算は次式で示される。
Vonm＝anm Pinm ＋ｂnm
ただし、Pinmは、映像入力の中のｎ行ｍ列目の画素分の信号、Vonmは、演算結果の出力信号である。この出力信号は、DA変換され、データ線駆動回路１０４（図１参照）を通じて表示パネルに供給され、走査線駆動回路１０３と協同して各画素にデータ電圧の書き込みが行われる。補正ブロックは全ての画素に対して上記の演算動作を実行するので、映像入力の信号レベルが同じなら、全ての画素が均一な輝度で発光することが補償されるのである。
Vonm＝anm Pinm ＋ｂnm
ただし、Pinmは、映像入力の中のｎ行ｍ列目の画素分の信号、Vonmは、演算結果の出力信号である。この出力信号は、DA変換され、データ線駆動回路１０４（図１参照）を通じて表示パネルに供給され、走査線駆動回路１０３と協同して各画素にデータ電圧の書き込みが行われる。補正ブロックは全ての画素に対して上記の演算動作を実行するので、映像入力の信号レベルが同じなら、全ての画素が均一な輝度で発光することが補償されるのである。
なお、本実施の形態では、各画素の輝度を画素部の出力特性として説明したが、発光素子２０７のアノードに流れる電流値を用いて、欠陥画素を抽出することも可能である。これは、上記（６）より、発光輝度はソースードレイン間電流に定数を乗じた値から求められる点から理解できる。すなわち、まず輝度―電圧特性を求める代わりに、各画素部において、データ電圧に対する有機ＥＬ２０５に流れる電流を検出する。そして、各画素について得られた電流―電圧から、基準となる代表変換カーブＬＵＴを同様に求める。次に、各画素のゲイン・オフセットが、この代表変換カーブＬＵＴから求めることができる。後は、上記と同様に条件式１〜３又は１，２及び４を用いて、欠陥画素を判別することができる。ここで、輝度の変わりに電流値を用いているから、Vlut_minは、有機ＥＬ２０５に流れる最小の電流値を流すための電圧をVlut_maxは有機ＥＬ２０５に流れる最大の電流値を流すための電圧を示す。この構成により、上記のようにＣＣＤ等を用いて発光素子の輝度を検出しなくても、ドライビングトランジスタの特性バラツキに有機ＥＬの電流―電圧特性のばらつきを反映させた補正値を得ることができ、欠陥画素を抽出することが可能となる。
（実施の形態２）
本実施の形態は、実施の形態１で説明した表示装置を製造する方法である。特に、図１に示した表示装置の各構成要素が組み立てられ、相互に配線接続されて、検査工程を残すだけとなったものを対象とし、その検査方法を説明する。
≪表示装置の検査方法≫
検査方法としては、上記≪補正限界の判定≫で述べたのと同じである。概略を説明すると次の通りである。
１、予め代表変換カーブLUTを、同じプロセスで作成したパネルのいずれかを用いて求めておく。
２、表示装置において、全画素の輝度を、２階調程度測定する。
３、各画素について、２階調分の輝度と駆動電圧を用いて、輝度―電圧特性を求める。
４、各画素の輝度に対する電圧と、代表変換カーブLUT上の同一輝度に対する電圧との比とオフセット量を算出する。
６、 (i)目標の電圧bit精度を出すため条件、もしくは、(ii)目標の輝度ばらつき限度を満たすための条件、を満たさないゲイン、オフセットをもつ画素を補正が不可能な欠陥画素としてリストアップする。
７、リストアップされた画素は、代表変換カーブLUTにゲイン、オフセットでは合わせることのできない、もしくは、合わせても目標の精度を達成できないイレギュラー特性をもつ不良画素として、その数、程度からパネルの合否判定を行う。
８、良品と判定された表示装置に関しては、メモリ内に各画素の電圧ゲイン、電圧オフセットの値を格納し、製造完了する。
（変形例）
尚、本発明は上記実施例の構成に限定されるものではなく、発明思想の範囲内での各種改変を含むものである。以下に、想定される改変を列挙する。
・ 実施例では、発光素子として有機EL素子を用いた表示パネルを開示しているが、PDP、LCD等のフラットパネルにも本発明は適用可能である。
・ ゲインとオフセットの範囲を規定する方法として、実施例のような条件式から規定する方法とは別に、実際のバラツキデータをもとに、ゲイン、オフセットの数値を規定することも出来る。例えば、ゲイン、オフセットの許容範囲を、実際のデータの分布の３σで規定する方法である。つまり、３σ方法で、各画素毎のゲイン・オフセットを用いて補正可の画素か不可の画素かを判定するのである。詳しくは、
(A)ＣＣＤで、あるパネルの一定駆動条件下の輝度を画素ごとにある領域について求め、共通するＬＵＴを算出する。
本実施の形態は、実施の形態１で説明した表示装置を製造する方法である。特に、図１に示した表示装置の各構成要素が組み立てられ、相互に配線接続されて、検査工程を残すだけとなったものを対象とし、その検査方法を説明する。
≪表示装置の検査方法≫
検査方法としては、上記≪補正限界の判定≫で述べたのと同じである。概略を説明すると次の通りである。
１、予め代表変換カーブLUTを、同じプロセスで作成したパネルのいずれかを用いて求めておく。
２、表示装置において、全画素の輝度を、２階調程度測定する。
３、各画素について、２階調分の輝度と駆動電圧を用いて、輝度―電圧特性を求める。
４、各画素の輝度に対する電圧と、代表変換カーブLUT上の同一輝度に対する電圧との比とオフセット量を算出する。
６、 (i)目標の電圧bit精度を出すため条件、もしくは、(ii)目標の輝度ばらつき限度を満たすための条件、を満たさないゲイン、オフセットをもつ画素を補正が不可能な欠陥画素としてリストアップする。
７、リストアップされた画素は、代表変換カーブLUTにゲイン、オフセットでは合わせることのできない、もしくは、合わせても目標の精度を達成できないイレギュラー特性をもつ不良画素として、その数、程度からパネルの合否判定を行う。
８、良品と判定された表示装置に関しては、メモリ内に各画素の電圧ゲイン、電圧オフセットの値を格納し、製造完了する。
（変形例）
尚、本発明は上記実施例の構成に限定されるものではなく、発明思想の範囲内での各種改変を含むものである。以下に、想定される改変を列挙する。
・ 実施例では、発光素子として有機EL素子を用いた表示パネルを開示しているが、PDP、LCD等のフラットパネルにも本発明は適用可能である。
・ ゲインとオフセットの範囲を規定する方法として、実施例のような条件式から規定する方法とは別に、実際のバラツキデータをもとに、ゲイン、オフセットの数値を規定することも出来る。例えば、ゲイン、オフセットの許容範囲を、実際のデータの分布の３σで規定する方法である。つまり、３σ方法で、各画素毎のゲイン・オフセットを用いて補正可の画素か不可の画素かを判定するのである。詳しくは、
(A)ＣＣＤで、あるパネルの一定駆動条件下の輝度を画素ごとにある領域について求め、共通するＬＵＴを算出する。
(B)そのＬＵＴに対する、ゲイン・オフセットをそれぞれの画素について算出する。
(C)算出した、ゲイン・オフセットを３σ方法で評価して、予め決めた範囲外のゲイン・オフセットは補正不可の画素として判定する。
という方法である。
・ 代表変換カーブＬＵＴは、表示パネルの全画素部で共通である必要はなく、複数の画素から形成された領域ごとに共通とする。従って、表示パネルには、領域毎に異なったLUTを用いてゲイン、オフセットを算出する。また実施例では、全ての画素のゲイン・オフセットを評価対象としたが、必ずしも表示画面上の全ての画素を評価対象とする必要は無く、表示画面上の一部の画素を対象として欠陥画素を抽出しても良い。
(C)算出した、ゲイン・オフセットを３σ方法で評価して、予め決めた範囲外のゲイン・オフセットは補正不可の画素として判定する。
という方法である。
・ 代表変換カーブＬＵＴは、表示パネルの全画素部で共通である必要はなく、複数の画素から形成された領域ごとに共通とする。従って、表示パネルには、領域毎に異なったLUTを用いてゲイン、オフセットを算出する。また実施例では、全ての画素のゲイン・オフセットを評価対象としたが、必ずしも表示画面上の全ての画素を評価対象とする必要は無く、表示画面上の一部の画素を対象として欠陥画素を抽出しても良い。
本発明は、特に表示装置を内蔵する有機ＥＬフラットパネルディスプレイに有用であり、画質の均一性が要求されるディスプレイの表示装置およびその製造方法として用いるのに最適である。
（ｂ）データ電圧を、各画素の電圧ゲインと電圧オフセットで補正することにより、データ信号―輝度特性を一致させられることを示した図である。
メモリのデータ格納状況を示す図である。
複数の画素の輝度を一度に測定するための構成図である。
制御回路が行う映像信号補正処理を説明するブロック図である。
目標の電圧bit精度を出すため条件を説明するのに用いた、表示装置のパラメータと階調の関係を示す図である。
具体例で示した表示パネルにおける補正前後の映像信号―輝度特性を示す図である。
具体例で示した表示パネルにおける電圧―輝度特性を示す図である。
１００ 表示装置
１０１ 制御回路
１０２ メモリ
１０３ 走査線駆動回路
１０４ データ線駆動回路
１０５ 表示部
２００ 走査線
２０１ データ線
２０２ 電源線
２０３ スイッチングトランジスタ
２０４ 駆動トランジスタ
２０５ 有機ＥＬ素子
２０６ 保持容量
２０７ 共通電極
２０８ 画素部
４０１ ＣＣＤカメラ
４０２ パネル
１０１ 制御回路
１０２ メモリ
１０３ 走査線駆動回路
１０４ データ線駆動回路
１０５ 表示部
２００ 走査線
２０１ データ線
２０２ 電源線
２０３ スイッチングトランジスタ
２０４ 駆動トランジスタ
２０５ 有機ＥＬ素子
２０６ 保持容量
２０７ 共通電極
２０８ 画素部
４０１ ＣＣＤカメラ
４０２ パネル
Claims (11)
- 信号電圧を供給する複数のデータ線と複数の走査線とが交差する各部位に、発光素子と前記信号電圧を信号電流に変換する駆動素子を有する画素部を設け、走査線によって選択されている期間にデータ線の信号を駆動素子に与えてそのデータ信号に基づいた駆動電流を発光素子に流して発光させるアクティブマトリクス型の表示装置であって、
画素部における出力特性―電圧特性と複数の画素部において基準となる出力特性―電圧特性とを比較して求めたゲイン、オフセットの組とを格納したメモリと、
表示動作を行う際に、画素部のゲインとオフセットの組を前記メモリから読み出し、外部から入力される映像信号を読み出されたゲイン及びオフセットと演算処理し、演算後のデータ信号を画素部に出力する制御部を備え、
前記メモリに格納されているゲインの値並びにオフセットの値は、補正可能な画素であることを示す条件式を満たす範囲に納まっている
ことを特徴とするアクティブマトリクス型表示装置。 - 画素部の中で最小ゲインの値、最小オフセットの値、最大ゲインの値、最大オフセットの値をGain_min、offset_min、Gain_max、offset_maxとし、
前記出力特性は前記発光素子の輝度であり、
基準となる輝度―電圧特性である代表変換カーブにおいて、最小表示輝度で発光するのに必要な電圧、最大表示輝度で発光するのに必要な電圧を、Vlut_min、Vlut_max、とし、ドライバが出力するデータ電圧の最小値Vdata_min、最大値Vdata_maxとし、
データ電圧の最大範囲をｎ[bit]で制御できるドライバを用い、
ゲインが最大である画素をｍ(m<n)[bit]で制御するために、次式（１）〜（３）の関係を満たすことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
(Gain_min*Vlut_min)+offset_min >= Vdata_min （１）
(Gain_max*Vlut_max)+offset_max <= Vdata_max （２）
（３）
- 画素部の中で最小ゲインの値、最小オフセットの値、最大ゲインの値、最大オフセットの値をGain_min、offset_min、Gain_max、offset_maxとし、
前記出力特性は発光素子に流れる電流値であり、
基準となる電流―電圧特性である代表変換カーブにおいて、最小電流値を流すために必要な電圧、最大電流値を流すために必要な電圧を、Vlut_min、Vlut_max、とし、ドライバが出力するデータ電圧の最小値Vdata_min、最大値Vdata_maxとし、
データ電圧の最大範囲をｎ[bit]で制御できるドライバを用い、
ゲインが最大である画素をｍ(m<n)[bit]で制御するために、次式（１）〜（３）の関係を満たすことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
(Gain_min*Vlut_min)+offset_min >= Vdata_min （１）
(Gain_max*Vlut_max)+offset_max <= Vdata_max （２）
（３） - 画素部の中で最小ゲインの値、最小オフセットの値、最大ゲインの値、最大オフセットの値をGain_min、offset_min、Gain_max、offset_maxとし、
前記出力特性は前記発光素子の輝度であり、
基準となる輝度―電圧特性である代表変換カーブにおいて、最小表示輝度で発光するのに必要な電圧、最大表示輝度で発光するのに必要な電圧を、Vlut_min、Vlut_max、とし、ドライバが出力するデータ電圧の最小値Vdata_min、最大値Vdata_maxとし、
データ電圧の最大範囲をｎ[bit]で制御できるドライバを用い、
輝度バラツキを所定の目標値とするために必要なデータ電圧分解能をy[V]とし、
次式（１）（２）及び（４）を満たすことを特徴とする請求項１記載のアクティブマトリスク型表示装置。
(Gain_min*Vlut_min)+offset_min >= Vdata_min （１）
(Gain_max*Vlut_max)+offset_max <= Vdata_max （２）
（４）
- 画素部の中で最小ゲインの値、最小オフセットの値、最大ゲインの値、最大オフセットの値をGain_min、offset_min、Gain_max、offset_maxとし、
前記出力特性は前記発光素子に流れる電流値であり、
基準となる電流―電圧特性である代表変換カーブにおいて、最小電流値を流すために必要な電圧、最大電流値を流すために必要な電圧を、Vlut_min、Vlut_max、とし、ドライバが出力するデータ電圧の最小値Vdata_min、最大値Vdata_maxとし、
データ電圧の最大範囲をｎ[bit]で制御できるドライバを用い、
輝度バラツキを所定の目標値とするために必要なデータ電圧分解能をy[V]とし、
次式（１）（２）及び（４）を満たすことを特徴とする請求項１記載のアクティブマトリスク型表示装置。
(Gain_min*Vlut_min)+offset_min >= Vdata_min （１）
(Gain_max*Vlut_max)+offset_max <= Vdata_max （２）
（４）
- 前記発光素子が有機EL発光素子である
ことを特徴とする請求項１〜５のいずれかに記載のアクティブマトリクス型表示装置。 - 信号電圧を供給する複数のデータ線と複数の走査線とが交差する各部位に、発光素子と前記信号電圧を信号電流に変換する駆動素子有する画素部を有する、アクティブマトリクス型の表示装置の検査方法であって、
検査対象になっている表示装置内に存在する複数の画素部において基準となる電圧特性―出力特性を取得する取得ステップと、
各画素部を同一駆動条件で駆動して得る出力特性の値を少なくとも２点以上測定する測定ステップと、
前記測定ステップで測定された各画素部の出力特性を得るために必要なデータ電圧と、前記同一駆動条件によって得られる各発光素子の出力特性と同一の出力特性を、前記基準となる電圧特性―出力特性上で得るために必要な電圧との比とオフセット量を、各画素部の電圧ゲイン、電圧オフセットとして算出する算出ステップと、
得られた電圧ゲインと電圧オフセットのそれぞれに対し、設定された電圧ゲイン及び電圧オフセットの条件を満たしているかどうか判定するステップと、
を備え、
判定の結果によってパネルの合否判断をすることを特徴とするアクティブマトリクス型の表示装置の検査方法。 - 請求項７記載の検査方法を含み、アクティブマトリクス型の表示装置を製造する製造方法において、
前記判定ステップにおいて肯定的な判定がなされる場合、更に、表示装置に装備されたメモリに、算出ステップで得られたゲイン、オフセットの値を、各画素部と対応させて格納するステップを有することを特徴とするアクティブマトリクス型表示装置の製造方法。 - 請求項７に記載の検査方法を実行して製造することを特徴とするアクティブマトリクス型表示装置の製造方法。
- 前記出力特性は前記発光素子の輝度であり、
前記判定ステップにおいて、画素部の中で最小ゲインの値、最小オフセットの値、最大ゲインの値、最大オフセットの値をGain_min、offset_min、Gain_max、offset_maxとし、
基準となる輝度―電圧特性である代表変換カーブにおいて、最小表示輝度で発光するのに必要な電圧、最大表示輝度で発光するのに必要な電圧を、Vlut_min、Vlut_max、とし、ドライバが出力するデータ電圧の最小値Vdata_min、最大値Vdata_maxとし、
データ電圧の最大範囲をｎ[bit]で制御できるドライバを用い、
ゲインが最大である画素をｍ(m<n)[bit]で制御すると定義した時、次式（１）〜（３）の関係を満たすか否かを判定の基準とする請求項７記載のアクティブマトリクス型の表示装置の検査方法。
(Gain_min*Vlut_min)+offset_min >= Vdata_min （１）
(Gain_max*Vlut_max)+offset_max <= Vdata_max （２）
（３）
- 前記出力特性は前記発光素子の輝度であり、
前記判定ステップにおいて、
画素部の中で最小ゲインの値、最小オフセットの値、最大ゲインの値、最大オフセットの値をGain_min、offset_min、Gain_max、offset_maxとし、
基準となる輝度―電圧特性である代表変換カーブにおいて、最小表示輝度で発光するのに必要な電圧、最大表示輝度で発光するのに必要な電圧を、Vlut_min、Vlut_max、とし、ドライバが出力するデータ電圧の最小値Vdata_min、最大値Vdata_maxとし、
表示装置のドライバがデータ電圧の最大範囲をｎ[bit]で制御でき、
輝度バラツキを所定の目標値とするために必要なデータ電圧分解能をy[V]と定義した時、次式（１）、（２）及び（４）の関係を満たすか否かを判定の基準とする請求項５記載のアクティブマトリクス型の表示装置の検査方法。
(Gain_min*Vlut_min)+offset_min >= Vdata_min （１）
(Gain_max*Vlut_max)+offset_max <= Vdata_max （２）
（４）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008309685A JP2010134169A (ja) | 2008-12-04 | 2008-12-04 | アクティブマトリクス型表示装置及びそのような表示装置の検査方法並びに製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008309685A JP2010134169A (ja) | 2008-12-04 | 2008-12-04 | アクティブマトリクス型表示装置及びそのような表示装置の検査方法並びに製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010134169A true JP2010134169A (ja) | 2010-06-17 |
Family
ID=42345530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008309685A Withdrawn JP2010134169A (ja) | 2008-12-04 | 2008-12-04 | アクティブマトリクス型表示装置及びそのような表示装置の検査方法並びに製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010134169A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011118123A1 (ja) * | 2010-03-25 | 2011-09-29 | パナソニック株式会社 | 有機ｅｌ表示装置及びその製造方法 |
| WO2011118124A1 (ja) * | 2010-03-25 | 2011-09-29 | パナソニック株式会社 | 有機ｅｌ表示装置及びその製造方法 |
| JP2013222057A (ja) * | 2012-04-16 | 2013-10-28 | Panasonic Corp | 表示装置の製造方法及び表示装置 |
| JP2014153413A (ja) * | 2013-02-05 | 2014-08-25 | Canon Inc | 補正値生成装置及びその制御方法 |
| WO2014141958A1 (ja) * | 2013-03-14 | 2014-09-18 | シャープ株式会社 | 表示装置およびその駆動方法 |
| CN105247603A (zh) * | 2013-06-27 | 2016-01-13 | 夏普株式会社 | 显示装置及其驱动方法 |
| US10916203B2 (en) | 2011-10-14 | 2021-02-09 | Joled Inc | Display apparatus |
| JP2021528673A (ja) * | 2018-06-22 | 2021-10-21 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 画素点輝度補償方法及び装置 |
-
2008
- 2008-12-04 JP JP2008309685A patent/JP2010134169A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202412B2 (en) | 2010-03-25 | 2015-12-01 | Joled Inc. | Organic EL display apparatus and method of fabricating organic EL display apparatus |
| WO2011118124A1 (ja) * | 2010-03-25 | 2011-09-29 | パナソニック株式会社 | 有機ｅｌ表示装置及びその製造方法 |
| JP2011203509A (ja) * | 2010-03-25 | 2011-10-13 | Panasonic Corp | 有機ｅｌ表示装置及びその製造方法 |
| JP2011203510A (ja) * | 2010-03-25 | 2011-10-13 | Panasonic Corp | 有機ｅｌ表示装置及びその製造方法 |
| WO2011118123A1 (ja) * | 2010-03-25 | 2011-09-29 | パナソニック株式会社 | 有機ｅｌ表示装置及びその製造方法 |
| US9208721B2 (en) | 2010-03-25 | 2015-12-08 | Joled Inc. | Organic EL display apparatus and method of fabricating organic EL display apparatus |
| US10916203B2 (en) | 2011-10-14 | 2021-02-09 | Joled Inc | Display apparatus |
| JP2013222057A (ja) * | 2012-04-16 | 2013-10-28 | Panasonic Corp | 表示装置の製造方法及び表示装置 |
| JP2014153413A (ja) * | 2013-02-05 | 2014-08-25 | Canon Inc | 補正値生成装置及びその制御方法 |
| WO2014141958A1 (ja) * | 2013-03-14 | 2014-09-18 | シャープ株式会社 | 表示装置およびその駆動方法 |
| CN105190739A (zh) * | 2013-03-14 | 2015-12-23 | 夏普株式会社 | 显示装置及其驱动方法 |
| JPWO2014141958A1 (ja) * | 2013-03-14 | 2017-02-16 | シャープ株式会社 | 表示装置およびその駆動方法 |
| US9711092B2 (en) | 2013-03-14 | 2017-07-18 | Sharp Kabushiki Kaisha | Display device and method for driving same |
| CN105190739B (zh) * | 2013-03-14 | 2017-08-08 | 夏普株式会社 | 显示装置及其驱动方法 |
| US9881552B2 (en) | 2013-03-14 | 2018-01-30 | Sharp Kabushiki Kaisha | Display device and method for driving same |
| CN105247603A (zh) * | 2013-06-27 | 2016-01-13 | 夏普株式会社 | 显示装置及其驱动方法 |
| CN105247603B (zh) * | 2013-06-27 | 2017-07-11 | 夏普株式会社 | 显示装置及其驱动方法 |
| JP2021528673A (ja) * | 2018-06-22 | 2021-10-21 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 画素点輝度補償方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10796622B2 (en) | Display system with compensation techniques and/or shared level resources | |
| US8059070B2 (en) | Display device, and methods for manufacturing and controlling the display device | |
| US10319307B2 (en) | Display system with compensation techniques and/or shared level resources | |
| JP5555689B2 (ja) | 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法 | |
| JP5552117B2 (ja) | 有機ｅｌ表示装置の表示方法および有機ｅｌ表示装置 | |
| US8427513B2 (en) | Display device, display device drive method, and computer program | |
| US8624942B2 (en) | Luminance correction system for organic light emitting display | |
| JP4844602B2 (ja) | 表示装置、表示制御装置、および表示制御方法、並びにプログラム | |
| US11062675B2 (en) | Compensation for display degradation with temperature normalization | |
| US9208721B2 (en) | Organic EL display apparatus and method of fabricating organic EL display apparatus | |
| KR101920169B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP2010134169A (ja) | アクティブマトリクス型表示装置及びそのような表示装置の検査方法並びに製造方法 | |
| KR102138590B1 (ko) | 휘도 보정 데이터 생성 장치 및 방법 | |
| WO2014174472A1 (en) | Display system with compensation techniques and/or shared level resources | |
| US11276347B2 (en) | Compensation systems and methods for display OLED degradation | |
| KR100570777B1 (ko) | 발광 표시 장치 및 그 구동 방법 | |
| US9001099B2 (en) | Image display and image display method | |
| KR101936727B1 (ko) | 휘도 보정 데이터 생성 장치 및 방법과, 유기발광 디스플레이 장치의 휘도 보정 방법 | |
| JP6358615B2 (ja) | 表示装置及びその製造方法 | |
| KR101126348B1 (ko) | 유기전계발광 표시장치의 라인로드 보상장치 및 보상방법 | |
| WO2011125108A1 (ja) | 有機ｅｌ表示装置の製造方法及び有機ｅｌ表示装置 | |
| WO2011125112A1 (ja) | 有機ｅｌ表示装置の製造方法及び有機ｅｌ表示装置 | |
| JP2019039942A (ja) | 表示装置の補正方法及び表示装置の補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120207 |