WO2019186895A1 - 駆動方法、及び、表示装置 - Google Patents

駆動方法、及び、表示装置 Download PDF

Info

Publication number
WO2019186895A1
WO2019186895A1 PCT/JP2018/013251 JP2018013251W WO2019186895A1 WO 2019186895 A1 WO2019186895 A1 WO 2019186895A1 JP 2018013251 W JP2018013251 W JP 2018013251W WO 2019186895 A1 WO2019186895 A1 WO 2019186895A1
Authority
WO
WIPO (PCT)
Prior art keywords
row
target
characteristic detection
data
target row
Prior art date
Application number
PCT/JP2018/013251
Other languages
English (en)
French (fr)
Inventor
山本 圭一
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US17/043,574 priority Critical patent/US11257430B2/en
Priority to CN201880091913.5A priority patent/CN111919247B/zh
Priority to PCT/JP2018/013251 priority patent/WO2019186895A1/ja
Publication of WO2019186895A1 publication Critical patent/WO2019186895A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0417Special arrangements specific to the use of low carrier mobility technology
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/029Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • the present invention relates to a display device driving method and a display device.
  • a thin film transistor (TFT) is usually employed as a drive transistor.
  • TFT thin film transistor
  • the characteristics of thin film transistors are likely to vary. Specifically, the threshold voltage and mobility tend to vary. When variations in threshold voltage or mobility occur in the drive transistor provided in the display portion, variations in luminance occur, so that display quality deteriorates.
  • current efficiency (light emission efficiency) decreases with time. Therefore, even if a constant current is supplied to the organic EL element, the luminance gradually decreases with time.
  • Patent Document 1 discloses a method of performing current measurement by displaying a frame of an inspection pattern at a rate of one sheet per second and performing OLED drive correction.
  • the above-described technique has a problem that the viewer can easily recognize the light emission of the OLED by the inspection.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a technique in which light emission of an OLED is difficult to be visually recognized by inspection.
  • a display device driving method includes an electro-optical element whose luminance is controlled by a current, and a driving transistor for controlling a current to be supplied to the electro-optical element.
  • a driving method of a display device having a pixel matrix of n rows ⁇ m columns, each including n ⁇ m pixel circuits (n and m are integers of 2 or more) included therein, wherein the display device A scanning line provided for each row, a monitor line provided for each row, and a data line provided for each column.
  • the driving method includes at least one of the driving transistor and the electro-optical element.
  • a characteristic detection step of detecting monitor data indicating at least one characteristic of the drive transistor and the electro-optic element in the pixel belonging to the target row is performed, and the representative luminance is less than the threshold value
  • a detection determination step of skipping the characteristic detection step is included.
  • the display device includes an electro-optic element whose luminance is controlled by an electric current and n ⁇ m (n and m) each including a drive transistor for controlling the current to be supplied to the electro-optic element.
  • m is a display device having a pixel matrix of n rows ⁇ m columns provided with a pixel circuit of 2 or more), a scanning line provided for each row, a monitor line provided for each row, A data line provided for each column; and a control unit, wherein the control unit determines a target row to which a target pixel for detecting a characteristic of at least one of the drive transistor and the electro-optical element belongs, and the target When the representative luminance of the pixel in the row is calculated and the representative luminance is equal to or higher than the threshold, the characteristic of at least one of the driving transistor and the electro-optical element in the pixel belonging to the target row is shown.
  • a characteristic detection step for detecting monitor data is executed, and when the representative luminance is less than a threshold value, the characteristic detection
  • FIG. 1 is a block diagram illustrating an overall configuration of an active matrix display device according to Embodiment 1.
  • FIG. 3 is a circuit diagram illustrating configurations of a pixel circuit and an output / current monitor circuit according to the first embodiment.
  • FIG. 6 is a diagram illustrating an execution order of characteristic detection operations according to the first embodiment.
  • 3 is a flowchart illustrating a flow of a driving process including a characteristic detection determination process according to the first embodiment.
  • 4 is a timing chart for explaining timings of signals when performing characteristic detection processing according to the first embodiment.
  • 2 is a diagram illustrating configurations of a pixel circuit and an output / current monitor circuit according to Embodiment 1 together with a path through which a current flows.
  • FIG. 2 is a diagram illustrating configurations of a pixel circuit and an output / current monitor circuit according to Embodiment 1 together with a path through which a current flows.
  • FIG. 2 is a diagram illustrating configurations of a pixel circuit and an output / current monitor circuit according to Embodiment 1 together with a path through which a current flows.
  • FIG. 2 is a diagram illustrating configurations of a pixel circuit and an output / current monitor circuit according to Embodiment 1 together with a path through which a current flows.
  • FIG. 4 is a timing chart illustrating a control clock signal Sclk and a potential applied to a data line S (j) in the first embodiment.
  • FIG. 2 is a diagram illustrating configurations of a pixel circuit and an output / current monitor circuit according to Embodiment 1 together with a path through which a current flows.
  • FIG. 2 is a diagram illustrating configurations of a pixel circuit and an output / current monitor circuit according to Embodiment 1 together with a path through which a current flows.
  • FIG. 6 is a timing chart for explaining timings of signals when performing characteristic detection processing according to the second embodiment. 6 is a timing chart for explaining timings of signals when performing characteristic detection processing according to the second embodiment.
  • FIG. 10 is a schematic diagram illustrating a setting process example of a target row by a control circuit according to the second embodiment.
  • 10 is a schematic diagram illustrating a setting process example of a target row by a control circuit according to the second embodiment.
  • 12 is a flowchart illustrating an example of target row setting processing by the control circuit according to the second embodiment.
  • 12 is a flowchart illustrating an example of target row setting processing by the control circuit according to the second embodiment.
  • 10 is a flowchart illustrating a configuration of a display data writing step included in the driving method according to the second embodiment. It is a figure which shows an example of LUT which concerns on Embodiment 2.
  • an organic EL Electro Luminescence
  • OLED Organic Light-Emitting Diode
  • a QLED Quadantum dot Light-Emitting Diode
  • TFT characteristic the characteristic of the driving transistor provided in the pixel circuit
  • OLED characteristic the characteristic of the organic EL element provided in the pixel circuit
  • FIG. 1 is a block diagram showing an overall configuration of an active matrix display device 1 according to an embodiment of the present invention.
  • the display device 1 includes a display unit 10, a control circuit (control unit) 20, a source driver (data line driving circuit) 30, a gate driver (scanning line driving circuit) 40, a correction data storage unit 50, and a high-level power source for organic EL. 61, and a low-level power source 62 for organic EL.
  • the source driver 30 and the gate driver 40 may be formed integrally with the display unit 10.
  • the display unit 10 is provided with m data lines S (1) to S (m) and n scanning lines G1 (1) to G1 (n) orthogonal thereto.
  • the extending direction of the data lines is defined as the Y direction
  • the extending direction of the scanning lines is defined as the X direction.
  • Components along the Y direction may be referred to as “columns”, and components along the X direction may be referred to as “rows”.
  • the display unit 10 includes n monitor control lines (also simply referred to as monitor lines) G2 (1) to G1 (1) to G1 (n) in a one-to-one correspondence.
  • G2 (n) is disposed.
  • the scanning lines G1 (1) to G1 (n) and the monitor control lines G2 (1) to G2 (n) are parallel to each other.
  • the display unit 10 includes n ⁇ m pieces of lines corresponding to the intersections of the n scanning lines G1 (1) to G1 (n) and the m data lines S (1) to S (m).
  • the pixel circuit 11 is provided. By providing n ⁇ m pixel circuits 11 in this manner, a pixel matrix of n rows ⁇ m columns is formed in the display unit 10. Further, the display unit 10 is provided with a high level power supply line for supplying a high level power supply voltage ELVDD and a low level power supply line for supplying a low level power supply voltage ELVSS.
  • the data lines are simply represented by a symbol S.
  • the scanning lines are simply denoted by reference numeral G1
  • the n monitor control lines G2 (1) to G2 (n) When it is not necessary to distinguish them from each other, the monitor control line is simply represented by the symbol G2.
  • the data line S in the present embodiment is not only used as a signal line for transmitting a luminance signal for causing the organic EL element in the pixel circuit 11 to emit light with a desired luminance, but also for control for detecting TFT characteristics and OLED characteristics. It is also used as a signal line for applying a potential to the pixel circuit 11 and a signal line serving as a current path that can be measured by an output / current monitor circuit 330 to be described later, and is a current representing TFT characteristics and OLED characteristics.
  • the control circuit 20 controls the operation of the source driver 30 by supplying the data signal DA and the source control signal SCTL to the source driver 30, and controls the operation of the gate driver 40 by supplying the gate control signal GCTL to the gate driver 40.
  • the source control signal SCTL includes, for example, a source start pulse, a source clock, and a latch strobe signal.
  • the gate control signal GCTL includes, for example, a gate start pulse, a gate clock, and an output enable signal.
  • the control circuit 20 also receives the monitor data MO given from the source driver 30 and updates the correction data stored in the correction data storage unit 50. Note that the monitor data MO is data measured for obtaining TFT characteristics and OLED characteristics.
  • the control circuit 20 includes a power supply voltage control unit 201.
  • the power supply voltage control unit 201 controls the value of the high-level power supply voltage ELVDD output from the organic EL high-level power supply 61 by giving the voltage control signal CTL1 to the organic EL high-level power supply 61, and the organic EL low-level power supply 61 By giving a voltage control signal CTL2 to the level power supply 62, the value of the low level power supply voltage ELVSS output from the organic EL low level power supply 62 is controlled.
  • the gate driver 40 is connected to n scanning lines G1 (1) to G1 (n) and n monitor control lines G2 (1) to G2 (n).
  • the gate driver 40 includes a shift register and a logic circuit.
  • the characteristic detection determination process -Decide whether or not to perform the characteristic detection process for the above one line.
  • the characteristic detection process for the one line is executed, and when the characteristic detection process is determined not to be performed, the characteristic detection process for the one line is skipped. Processing is included.
  • the characteristic detection process at least one of the TFT characteristic and the OLED characteristic is detected.
  • the characteristic detection determination process for the first row is performed on a certain frame
  • the characteristic detection determination process for the second row is performed on the next frame
  • the frame is subjected to characteristic detection determination processing for the third row.
  • the target rows of the characteristic detection determination process for n rows are sequentially selected over n frame periods.
  • the target row sequential selection process as described above does not exclude selecting the same row a plurality of times continuously over a plurality of frames.
  • a characteristic detection process is not performed for a certain line in a certain frame, a characteristic detection determination process is executed again for the certain line in the next frame. Also good.
  • the method of selecting the target row in the characteristic detection determination process is not limited to the sequential selection as described above, and may be configured to select at random as described later in this specification.
  • the characteristic detection determination process may be configured to be performed for all the frames to be displayed, or may be configured to be performed for some frames. Moreover, it is good also as a structure which performs a characteristic detection process for every predetermined period. For example, the characteristic detection determination process may be applied to each row at a frequency of about once per hour, the timing immediately after the display device 1 is turned on, and the power supply of the display device 1. A configuration in which the sex detection determination process is applied to all rows at a timing immediately before being cut off may be adopted.
  • monitoring line or “target line”
  • target line is a line other than the monitor line.
  • non-monitoring rows are also referred to as “non-monitoring rows”.
  • the source driver 30 is connected to m data lines S (1) to S (m).
  • the source driver 30 includes a drive signal generation circuit 31, a signal conversion circuit 32, and an output unit 33 including m output / current monitor circuits 330.
  • the m output / current monitor circuits 330 in the output unit 33 are connected to the corresponding data line S among the m data lines S (1) to S (m).
  • the drive signal generation circuit 31 includes a shift register, a sampling circuit, and a latch circuit.
  • the shift register sequentially transfers the source start pulse from the input end to the output end in synchronization with the source clock.
  • a sampling pulse corresponding to each data line S is output from the shift register.
  • the sampling circuit sequentially stores the data signals DA for one row according to the timing of the sampling pulse.
  • the latch circuit fetches and holds the data signal DA for one row stored in the sampling circuit according to the latch strobe signal.
  • the data signal DA controls the luminance signal for causing the organic EL element of each pixel to emit light with a desired luminance, and the operation of the pixel circuit 11 when detecting TFT characteristics and OLED characteristics. And a monitor control signal.
  • the signal conversion circuit 32 includes a D / A converter and an A / D converter.
  • the data signal DA for one row held in the latch circuit in the drive signal generation circuit 31 as described above is converted into an analog voltage by the D / A converter in the signal conversion circuit 32.
  • the converted analog voltage is supplied to the output / current monitor circuit 330 in the output unit 33.
  • the signal conversion circuit 32 is supplied with monitor data MO from the output / current monitor circuit 330 in the output unit 33.
  • the monitor data MO is converted from an analog voltage to a digital signal by an A / D converter in the signal conversion circuit 32.
  • the monitor data MO converted into a digital signal is given to the control circuit 20 via the drive signal generation circuit 31.
  • the output / current monitor circuit 330 is supplied with the analog voltage Vs as the data signal DA from the signal conversion circuit 32.
  • the analog voltage Vs is applied to the data line S via a buffer in the output / current monitor circuit 330.
  • the output / current monitor circuit 330 has a function of measuring the current flowing through the data line S.
  • the data measured by the output / current monitor circuit 330 is given to the signal conversion circuit 32 as monitor data MO.
  • the detailed configuration of the output / current monitor circuit 330 will be described later.
  • the correction data storage unit 50 includes a TFT offset memory 51a, an OLED offset memory 51b, a TFT gain memory 52a, and an OLED gain memory 52b. These four memories may be physically one memory or physically different memories.
  • the correction data storage unit 50 stores correction data used for correcting a video signal sent from the outside.
  • the TFT offset memory 51a stores an offset value based on the detection result of the TFT characteristics (this offset value is a value associated with the threshold voltage of the driving transistor) as correction data.
  • the OLED offset memory 51b stores an offset value based on the detection result of the OLED characteristic (this offset value is a value associated with the light emission threshold voltage of the organic EL element) as correction data.
  • the TFT gain memory 52a stores a gain value based on the detection result of the TFT characteristics (this gain value is a value associated with the mobility of the driving transistor) as correction data.
  • the OLED gain memory 52b stores a deterioration correction coefficient based on the detection result of the OLED characteristic as correction data.
  • the number of offset values and gain values equal to the number of pixels in the display unit 10 are respectively stored in the TFT offset memory 51a and the TFT gain memory 52a as correction data based on the detection result of the TFT characteristics.
  • offset values and deterioration correction coefficients equal to the number of pixels in the display unit 10 are used as correction data based on the detection results of the OLED characteristics, respectively, and an OLED offset memory 51b and an OLED gain memory 52b. Is remembered. However, one value may be stored in each memory for each of a plurality of pixels.
  • the control circuit 20 updates the correction data based on the monitor data MO. Specifically, the control circuit 20 determines the offset value in the TFT offset memory 51a, the offset value in the OLED offset memory 51b, and the gain value in the TFT gain memory 52a based on the monitor data MO given from the source driver 30. , And the deterioration correction coefficient in the OLED gain memory 52b are updated. Further, the control circuit 20 reads the offset value in the TFT offset memory 51a, the offset value in the OLED offset memory 51b, the gain value in the TFT gain memory 52a, and the deterioration correction coefficient in the OLED gain memory 52b. Thus, the video signal is corrected so that the deterioration of the circuit element is compensated. Data obtained by the correction is sent to the source driver 30 as a data signal DA.
  • the organic EL high level power supply 61 supplies the display unit 10 with a high level power supply voltage ELVDD. Note that the value of the high-level power supply voltage ELVDD is controlled based on the voltage control signal CTL1 output from the power supply voltage control unit 201.
  • the organic EL low level power supply 62 supplies the display unit 10 with a low level power supply voltage ELVSS. The value of the low-level power supply voltage ELVSS is controlled based on the voltage control signal CTL2 output from the power supply voltage control unit 201.
  • FIG. 2 is a circuit diagram showing the configuration of the pixel circuit 11 and the output / current monitor circuit 330.
  • 2 is a pixel circuit 11 of i rows and j columns.
  • the pixel circuit 11 includes one organic EL element OLED, three transistors T1 to T3, and one capacitor Cst.
  • the transistor T1 functions as an input transistor for selecting a pixel
  • the transistor T2 functions as a drive transistor for controlling supply of current to the organic EL element OLED
  • the transistor T3 controls whether to detect TFT characteristics or OLED characteristics. Functions as a monitor control transistor.
  • the transistor T1 is provided between the data line S (j) and the gate terminal of the transistor T2.
  • a gate terminal is connected to the scanning line G1 (i), and a source terminal is connected to the data line S (j).
  • the transistor T2 is provided in series with the organic EL element OLED.
  • the gate terminal is connected to the drain terminal of the transistor T1
  • the drain terminal is connected to the high-level power supply line ELVDD
  • the source terminal is connected to the anode terminal (anode) of the organic EL element OLED.
  • a gate terminal is connected to the monitor control line G2 (i)
  • a drain terminal is connected to the anode terminal of the organic EL element OLED
  • a source terminal is connected to the data line S (j).
  • the capacitor Cst one end is connected to the gate terminal of the transistor T2, and the other end is connected to the drain terminal of the transistor T2.
  • the cathode terminal (cathode) of the organic EL element OLED is connected to the low level power line ELVSS.
  • the capacitor Cst is provided between the gate and drain of the transistor T2.
  • control for changing the potential of the data line S (j) is performed in a state in which the transistor T3 is turned on during one frame period. If the capacitor Cst is provided between the gate and source of the transistor T2, the gate potential of the transistor T2 also varies according to the variation of the potential of the data line S (j). Then, the on / off state of the transistor T2 may not be a desired state. Therefore, in the present embodiment, as shown in FIG. 2, the capacitor Cst is connected between the gate and drain of the transistor T2 so that the gate potential of the transistor T2 does not change according to the change in the potential of the data line S (j). Is provided. However, in the case where the influence of the change in the potential of the data line S (j) on the gate potential of the transistor T2 is small, the capacitor Cst may be provided between the gate and the source of the transistor T2.
  • the transistors T1 to T3 in the pixel circuit 11 are all n-channel type.
  • oxide TFTs thin film transistors using an oxide semiconductor as a channel layer are employed for the transistors T1 to T3.
  • the oxide semiconductor layer is, for example, an In—Ga—Zn—O-based semiconductor layer.
  • the oxide semiconductor layer includes, for example, an In—Ga—Zn—O-based semiconductor.
  • An In—Ga—Zn—O-based semiconductor is a ternary oxide of In (indium), Ga (gallium), and Zn (zinc).
  • a TFT having an In—Ga—Zn—O-based semiconductor layer has high mobility (mobility more than 20 times that of an amorphous silicon TFT) and low leakage current (leakage less than 1/100 that of an amorphous silicon TFT). Therefore, it is suitably used as a driving TFT (the transistor T2) and a switching TFT (the transistor T1) in the pixel circuit.
  • a driving TFT the transistor T2
  • a switching TFT the transistor T1 in the pixel circuit.
  • the In—Ga—Zn—O-based semiconductor may be amorphous, may include a crystalline portion, and may have crystallinity.
  • a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • Such a crystal structure of an In—Ga—Zn—O-based semiconductor is disclosed, for example, in Japanese Unexamined Patent Publication No. 2012-134475.
  • the oxide semiconductor layer may include another oxide semiconductor instead of the In—Ga—Zn—O-based semiconductor.
  • Zn—O based semiconductor ZnO
  • In—Zn—O based semiconductor IZO (registered trademark)
  • Zn—Ti—O based semiconductor ZTO
  • Cd—Ge—O based semiconductor Cd—Pb—O based
  • CdO cadmium oxide
  • Mg—Zn—O based semiconductors In—Sn—Zn—O based semiconductors (eg, In 2 O 3 —SnO 2 —ZnO), In—Ga—Sn—O based semiconductors, etc. You may go out.
  • the output / current monitor circuit 330 includes an operational amplifier 331, a capacitor 332, and a switch 333.
  • the operational amplifier 331 the inverting input terminal is connected to the data line S (j), and the non-inverting input terminal is supplied with the analog voltage Vs as the data signal DA.
  • the capacitor 332 and the switch 333 are provided between the output terminal of the operational amplifier 331 and the data line S (j).
  • the output / current monitor circuit 330 is constituted by an integrating circuit.
  • the characteristic detection determination process is performed for one row in each frame.
  • an operation for characteristic detection determination processing (hereinafter, also referred to as “characteristic detection determination operation”) is performed for the monitor row, and a normal operation is performed for the non-monitor row. That is, if the frame on which the characteristic detection determination process for the first row is performed is defined as the (k + 1) th frame, the operation of each row changes as shown in FIG.
  • the correction data in the correction data storage unit 50 is updated using the detection result.
  • the video signal is corrected so that the deterioration of the circuit element (transistor T2, organic EL element OLED) is compensated.
  • the value of the low level power supply voltage ELVSS and the value of the high level power supply voltage ELVDD are controlled using the detection results of the TFT characteristics and the OLED characteristics. Note that the time interval for controlling the value of the low level power supply voltage ELVSS and the value of the high level power supply voltage ELVDD is not particularly limited.
  • FIG. 4 is a flowchart showing the flow of the driving process including the characteristic detection determination process according to this embodiment.
  • Step S102 the control circuit 20 selects a target row that is a target of the characteristic detection determination process. As an example, as described above, the control circuit 20 sequentially selects one row per frame as a target row.
  • step S104 the control circuit 20 controls the video signal (data that is the source of the data signal DA) sent from the outside, or the data signal before being supplied to each pixel in the target row (in other words, Based on the data signal to be input to each pixel in the target row of the target frame from the video signal, or the data signal corresponding to the video signal displayed in the target frame) DA, the representative value of the luminance of each pixel belonging to the target row The representative luminance is calculated.
  • the specific calculation method of the representative luminance is not limited to the present embodiment, but for example, any one of the following may be set as the representative luminance.
  • the representative brightness is calculated by combining the average brightness of each color pixel belonging to the target row, and the calculated representative brightness is compared with the threshold value.
  • the representative luminance is calculated as the average luminance of the green pixels belonging to the target row, and the calculated representative luminance is Compare with threshold.
  • the threshold value to be compared with the representative luminance may be set as a different value for each color.
  • the representative luminance is calculated for each color of the pixels belonging to the target row, and the calculated representative luminance is compared with a threshold corresponding to the color. do it.
  • the above (1) to (4) do not refer only to the data signal to be input to each pixel in the target row of the target frame, but input to a plurality of frames before the target frame.
  • the data signal may be further referred to.
  • (5) Luminance indicated by the data signal to be input to all pixels included in the target row of the target frame, and all pixels included in the target row of one or more frames (eg, 1 to 5 frames) before the target frame A configuration in which an average value with the luminance indicated by the data signal input to is set as the representative luminance is given, and a calculation example corresponding to the above (2)
  • (6) Luminance indicated by the data signal to be input to all pixels included in the target row of the target frame, and all pixels included in the target row of one or more frames (for example, 1 to 5 frames) before the target frame
  • the maximum value among the luminances indicated by the data signal input to is set as the representative luminance. Even a pixel of a frame several frames before remains as an afterimage
  • step S106 the control circuit 20 determines whether or not the representative luminance calculated in step S104 is greater than or equal to the threshold value Lth. If the representative luminance is greater than or equal to the threshold value Lth, the control circuit 20 determines that the characteristic detection process should be executed for the target row, and proceeds to step S108. Otherwise, the control circuit 20 determines that the characteristic detection process should not be executed for the target row, and proceeds to S114.
  • Step S108 In step S106, when the representative luminance is equal to or higher than the threshold value Lth, the control circuit 20 executes characteristic detection processing (also referred to as characteristic detection operation) on the target row in step S108, and acquires monitor data MO. . Step S108, together with step S106, constitutes a characteristic detection determination process (detection determination step).
  • characteristic detection processing also referred to as characteristic detection operation
  • FIG. 5 is a timing chart for explaining the timing of each signal when the characteristic detection process is performed on the target row (i).
  • one horizontal scanning period THm for the monitor row (target row (i)) is a period during which preparations for detecting TFT characteristics and OLED characteristics are performed in the monitor row (hereinafter referred to as “detection preparation period”).
  • Ta a period during which current measurement for detecting TFT characteristics is performed
  • TFT characteristic detection period a period during which current measurement for detecting OLED characteristics is performed
  • TFT characteristics detection period a period during which current measurement for detecting OLED characteristics is performed
  • the scanning line G1 is in an active state
  • the monitor control line G2 is in an inactive state
  • the potential Vmg is applied to the data line S.
  • the TFT characteristic detection period Tb the scanning line G1 is in an inactive state
  • the monitor control line G2 is in an active state
  • the potential Vm_TFT is applied to the data line S.
  • the OLED characteristic detection period Tc the scanning line G1 is in an inactive state
  • the monitor control line G2 is in an active state
  • the potential Vm_oled is applied to the data line S.
  • step S110 the source driver 30 writes the data potential D, which is display data, to each pixel included in the target row.
  • This step corresponds to the light emission preparation period Td in FIG.
  • the scanning line G1 is in an active state
  • the monitor control line G2 is in an inactive state
  • data corresponding to the target luminance of the organic EL element OLED included in the monitor row is stored in the data line S.
  • a potential D is applied. More specifically, the data potential D should be expressed as D (i, j). However, in the present specification, the notation of D is also used unless particularly confused. A detailed description of the data potential D will be described later.
  • step S112 the control circuit 20 calculates correction data based on the monitor data acquired in step S108, and supplies the calculated correction data to the correction data storage unit 50.
  • the correction data storage unit 50 updates the correction data stored by itself using the acquired correction data. Since the details of the correction data will be described later, they will not be described in detail here.
  • correction data in the correction data storage unit 50 updated in this step is used to display the next and subsequent frames. More specifically, the correction data based on the result of the characteristic detection for the target row (i) executed in the nth frame is supplied to the target row (i) when the frames after the (n + 1) th frame are displayed. Used to correct display data.
  • Step S114 On the other hand, if the representative luminance is not equal to or greater than the threshold value Lth in S106, after the characteristic detection process is skipped, in step S114, the data that is display data is displayed for each pixel included in the target row by the source driver 30. Signal DA is written.
  • FIG. 7 is a diagram for explaining the operation of the pixel circuit 11 (referred to as the pixel circuit 11 of i rows and j columns) included in the monitor row when it is determined that the characteristic detection process should be performed on the monitor row. It is a timing chart.
  • “one frame period” is represented with reference to the starting point of the first selection period of the i-th row in a frame in which the i-th row is a monitor row.
  • a period other than the above-described one horizontal scanning period THm in one frame period in the monitor row is referred to as a “light emission period”.
  • the light emission period is denoted by reference sign TL.
  • One horizontal scanning period for the monitor row is represented by reference symbol THm
  • one horizontal scanning period for a non-monitoring row is represented by reference symbol THn.
  • the length of one horizontal scanning period is different between the monitor row and the non-monitor row.
  • the length of one horizontal scanning period for the monitor row is four times the length of one horizontal scanning period for the non-monitor row.
  • the present invention is not limited to this.
  • the length of one horizontal scanning period for the monitor row may be about 20 times the length of one horizontal scanning period for the non-monitor row.
  • the first selection period is the first quarter period in one horizontal scanning period THm
  • the second selection period is the last quarter period in one horizontal scanning period THm.
  • the monitor control line G2 corresponding to the non-monitor row is maintained in an inactive state.
  • the monitor control line G2 corresponding to the monitor row is maintained in an active state during a period other than the selection period in one horizontal scanning period THm (a period in which the scanning line G1 is in an inactive state).
  • the gate driver 40 is driven so that the n scanning lines G1 (1) to G1 (n) and the n monitor control lines G2 (1) to G2 (n) are driven as described above. It is configured.
  • the waveform of the output enable signal sent from the control circuit 20 to the gate driver 40 is controlled using a known method. It ’s fine.
  • the characteristic detection step S108 is performed over A (A is an integer of 2 or more) horizontal scanning periods, and within the period of the characteristic detection step S108, the target row The supply of the scanning signal to the scanning line is held, and after the execution of the characteristic detecting step S108, a writing step S110 for writing the data signal to the target row is included.
  • the scanning line G1 (i) is in an active state, and the monitor control line G2 (i) is maintained in an inactive state.
  • the transistor T1 is turned on, and the transistor T3 is maintained in the off state.
  • the potential Vmg is applied to the data line S (j).
  • the capacitor Cst is charged by writing based on the potential Vmg, and the transistor T2 is turned on.
  • the drive current is supplied to the organic EL element OLED via the transistor T2, as indicated by the arrow 72 in FIG.
  • the organic EL element OLED emits light with a luminance corresponding to the drive current.
  • the organic EL element OLED emits light for a very short time.
  • the scanning line G1 (i) is in an inactive state, and the monitor control line G2 (i) is in an active state.
  • the transistor T1 is turned off and the transistor T3 is turned on.
  • the potential Vm_TFT is applied to the data line S (j).
  • the potential Vm_oled is applied to the data line S (j) in the OLED characteristic detection period Tc described later.
  • writing based on the potential Vmg is performed in the detection preparation period Ta.
  • the threshold voltage of the transistor T2 obtained based on the offset value stored in the TFT offset memory 51a is Vth (T2)
  • the potential Vmg is established so that the following expressions (1) and (2) are satisfied.
  • the value of the potential Vm_TFT, and the value of the potential Vm_oled are set.
  • Vm_TFT ⁇ ELVSS + Vth (oled) (3) Further, when the breakdown voltage of the organic EL element OLED is Vbr (oled), the value of the potential Vm_TFT is set so that the following expression (4) is satisfied.
  • the above expressions (1), (3), and A potential Vm_TFT that satisfies (4) is applied to the data line S (j). From the above equation (1), the transistor T2 is turned on in the TFT characteristic detection period Tb. Further, from the above formulas (3) and (4), no current flows through the organic EL element OLED during the TFT characteristic detection period Tb.
  • the current flowing through the transistor T2 is output to the data line S (j) via the transistor T3 as indicated by the arrow 73 in FIG.
  • the current (sink current) output to the data line S (j) is measured by the output / current monitor circuit 330.
  • the magnitude of the current flowing between the drain and the source of the transistor T2 is measured in a state where the voltage between the gate and the source of the transistor T2 is set to a predetermined magnitude (Vmg ⁇ Vm_TFT), and the TFT characteristic is Detected.
  • the scanning line G1 (i) is maintained in an inactive state, and the monitor control line G2 (i) is maintained in an active state. Therefore, during this period, the transistor T1 is maintained in the off state, and the transistor T3 is maintained in the on state. Further, as described above, the potential Vm_oled is applied to the data line S (j) during this period.
  • the value of the potential Vm_oled is set so that the above equation (2) and the following equation (5) are satisfied.
  • Vm_oled ⁇ Vmg + Vbr (T2) (6) As described above, in the OLED characteristic detection period Tc, the potential Vm_oled satisfying the above equations (2), (5), and (6) is applied to the data line S (j). From the above equations (2) and (6), the transistor T2 is turned off during the OLED characteristic detection period Tc. From the above equation (5), a current flows through the organic EL element OLED during the OLED characteristic detection period Tc.
  • a current flows from the data line S (j) to the organic EL element OLED through the transistor T3, and the organic EL element OLED emits light. To do.
  • the current flowing through the data line S (j) is measured by the output / current monitor circuit 330.
  • the magnitude of the current flowing through the organic EL element OLED is measured with the voltage between the anode (anode) and the cathode (cathode) of the organic EL element OLED set to a predetermined level (Vm_oled-ELVSS). And OLED characteristics are detected.
  • the current measurable range in the output / current monitor circuit 330, etc. Is also determined.
  • a change in the on / off state of the switch 333 in the output / current monitor circuit 330 will be described.
  • the switch 333 is switched from the off state to the on state, the charge accumulated in the capacitor 332 is discharged. Thereafter, when the switch 333 is switched from the on state to the off state, charging of the capacitor 332 is started. Then, the output / current monitor circuit 330 operates as an integration circuit.
  • the switch 333 is maintained in the OFF state for a period of time when the current flowing through the data line S is to be measured. Specifically, first, in the TFT characteristic detection period Tb, after the switch 333 is turned on and the potential Vm_TFT is applied to the data line S, the switch 333 is turned off and the current flowing through the data line S is measured. . Next, in the OLED characteristic detection period Tc, after the switch 333 is turned on and the potential Vm_oled is applied to the data line S, the switch 333 is turned off and the current flowing through the data line S is measured.
  • the TFT characteristic is detected based on two kinds of potentials (Vm_TFT_1 and Vm_TFT_2) in the TFT characteristic detection period Tb.
  • the control clock signal Sclk for switching the on / off state of the switch 333 and the potentials (Vm_TFT_1 and Vm_TFT_2) applied to the data line S (j) are controlled as shown in FIG. 11 during the TFT characteristic detection period Tb.
  • the TFT characteristics are detected based on the potential Vm_TFT_1 in the period Tb1
  • the TFT characteristics are detected based on the potential Vm_TFT_2 in the period Tb2.
  • the OLED characteristic detection period Tc the OLED characteristic is detected based on two kinds of potentials.
  • T2 When the threshold voltage of the transistor T2 is Vth, the gain of the transistor T2 is ⁇ , and the gate-source voltage of the transistor T2 is Vgs, the current I flowing between the drain and source of the transistor T2 when the transistor T2 operates in the saturation region. (T2) is expressed by the following equation (7).
  • ⁇ ⁇ (W / L) ⁇ Cox (8)
  • ⁇ , W, L, and Cox represent the mobility, gate width, gate length, and gate insulating film capacitance per unit area of the transistor T2, respectively.
  • ⁇ (mobility) varies depending on the degree of deterioration of the transistor T2. Therefore, ⁇ (gain) changes according to the degree of deterioration of the transistor T2.
  • Vth threshold voltage
  • the scanning line G1 (i) is activated and the monitor control line G2 (i) is deactivated. Accordingly, the transistor T1 is turned on and the transistor T3 is turned off. Further, during this period, the data potential D (i, j) corresponding to the target luminance is applied to the data line S (j). The capacitor Cst is charged by writing based on the data potential D (i, j), and the transistor T2 is turned on.
  • the drive current is supplied to the organic EL element OLED via the transistor T2. As a result, the organic EL element OLED emits light with a luminance corresponding to the drive current.
  • the scanning line G1 (i) is in an inactive state, and the monitor control line G2 (i) is maintained in an inactive state. Accordingly, the transistor T1 is turned off, and the transistor T3 is maintained in the off state. Although the transistor T1 is turned off, since the capacitor Cst is charged by writing based on the data potential D (i, j) corresponding to the target luminance during the light emission preparation period Td, the transistor T2 is maintained in the on state.
  • a drive current is supplied to the organic EL element OLED via the transistor T2, as indicated by an arrow 76 in FIG.
  • the organic EL element OLED emits light with a luminance corresponding to the drive current. That is, in the light emission period TL, the organic EL element OLED emits light according to the target luminance.
  • the characteristic detection determination process for one row is performed for each frame as described above, and the TFT characteristic and the OLED characteristic are detected in the target line for which it is determined that the characteristic detection process should be executed. Is done. As a result, characteristic detection determination processing for n rows is performed over n frame periods.
  • the method for detecting the TFT characteristics and the OLED characteristics is not limited to the above-described method.
  • a circuit configuration different from the circuit configuration described above may be employed, or the characteristics of each circuit element may be detected in a sequence different from the sequence described above.
  • the correction data stored in the correction data storage unit 50 is updated based on the detection result. Specifically, since the gain value corresponding to the threshold voltage of the transistor T2 and the mobility of the transistor T2 is obtained in the TFT characteristic detection period Tb as described above, the offset value corresponding to the obtained threshold voltage is a new offset. The value is stored in the TFT offset memory 51a, and the obtained gain value is stored in the TFT gain memory 52a as a new gain value.
  • the offset value corresponding to the obtained threshold voltage is used as a new offset value.
  • the obtained deterioration correction coefficient is stored in the OLED gain memory 52b as a new deterioration correction coefficient.
  • TFT characteristics and OLED characteristics are detected for one row in each frame, m offset values in the TFT offset memory 51a and TFT gain memory are obtained for one frame period.
  • the m gain values in 52a, the m offset values in the OLED offset memory 51b, and the m deterioration correction coefficients in the OLED gain memory 52b are updated.
  • the control circuit 20 corrects the video signal using the correction data stored in the correction data storage unit 50 so that the deterioration of the circuit element is compensated.
  • the value of the low-level power supply voltage ELVSS at the initial time point depends on the threshold shift (change in threshold voltage from the initial time point) of the transistor T2 (drive transistor) and the organic EL element OLED. It is good also as a structure set to a value lower than a value.
  • ⁇ V represents the difference between the value of the low-level power supply voltage ELVSS at the initial time and the value of the low-level power supply voltage ELVSS at the time when the video signal is corrected.
  • the voltage after the gamma correction of the video signal is Vc
  • the gain value stored in the TFT gain memory 52a is B1
  • the deterioration correction coefficient stored in the OLED gain memory 52b is B2
  • the TFT offset memory 51a Assuming that the offset value stored in Vt1 is Vt1 and the offset value stored in the OLED offset memory 51b is Vt2, the corrected voltage Vdata is obtained by the following equation (9).
  • Vdata Vc ⁇ B1 ⁇ B2 + Vt1 + Vt2 ⁇ V (9)
  • a digital signal representing the voltage Vdata obtained by the above equation (9) is sent from the control circuit 20 to the source driver 30 as the data signal DA.
  • the corrected voltage Vdata may be obtained by the following equation (10) so that the attenuation of the data potential due to the parasitic capacitance in the pixel circuit 11 is compensated.
  • Vdata Z (Vc ⁇ B1 ⁇ B2 + Vt1 + Vt2 ⁇ V) (10)
  • Z is a coefficient for compensating for the attenuation of the data potential.
  • control circuit 20 when the control circuit 20 selects the target row once and then determines that the characteristic detection processing should be executed in the characteristic detection determination processing, the control circuit 20 applies the data line S to the data line S in one horizontal scanning period of the target row.
  • TFT characteristic and the OLED characteristic A configuration in which one of the TFT characteristic and the OLED characteristic is detected by supplying one potential for characteristic detection will be described.
  • 14 and 15 are timing charts for explaining the timing of each signal when the characteristic detection processing according to this embodiment is performed on the target row (i).
  • one horizontal scanning period THm for the monitor row (target row (i)) is constituted by a detection preparation period Ta, a TFT characteristic detection period Tb, and a light emission preparation period Td.
  • one horizontal scanning period THm for the monitor row is composed of a detection preparation period Ta, an OLED characteristic detection period Tc, and a light emission preparation period Td.
  • the characteristic detection determination process according to the present embodiment may be performed in the same manner as in the first embodiment or may be performed as follows. That is, in the characteristic detection determination process according to this embodiment, the OLED characteristic detection step for detecting monitor data indicating the characteristics of the OLED is set as a skip target, and the TFT characteristic detection step for detecting monitor data indicating the characteristics of the TFT is skipped. It is good also as a structure which is not made into object.
  • the OLED does not emit light. For this reason, the TFT characteristic detection does not give the user a sense of incongruity. On the other hand, in the OLED characteristic detection, the OLED emits light, which may give the user a sense of incongruity.
  • the OLED characteristic detection is set as a skip target and the TFT characteristic detection is not set as a skip target, it is possible to reduce a sense of discomfort to the user due to light emission by inspection.
  • FIG. 16 is a schematic diagram illustrating a target row setting process example by the control circuit 20 according to the present embodiment.
  • the control circuit 20 As an example, as shown in FIG. 16A, the control circuit 20 according to the present embodiment writes a data potential to the pixels in the eighth row and sets the ninth row as a target row in the n frame. After performing the characteristic detection determination process (“monitoring” in the figure) according to the embodiment, the writing of the ninth line is resumed. After that, in the n + 1 frame, the data potential is written to the pixel in the ninth row, the monitoring is performed with the tenth row as the target row, and the writing in the tenth row is resumed.
  • the characteristic detection determination process (“monitoring” in the figure)
  • control circuit 20 can be configured to sequentially select the target rows. This is the same as the content described in relation to step S102 in FIG.
  • the control circuit 20 writes a data potential to the pixels in the eighth row and displays the ninth row in the n frame. After performing the characteristic detection determination process according to the present embodiment as the target row, the writing of the ninth row is resumed. After that, in the n + 1 frame, the data potential is written to the pixels in the 15th row, the 16th row is monitored as the target row, and the 16th row writing is resumed.
  • control circuit 20 may be configured to randomly select the target row in step S102 of FIG.
  • FIG. 17 is a schematic diagram showing another example of the target row setting process by the control circuit 20 according to the present embodiment.
  • the detection determination processing step may be executed on the same row as the target row over a predetermined number of frames while changing the potential supplied to the data line S.
  • the control circuit 20 sets the same row (the ninth row in the example of FIG. 17) as the target row from n + 1 frame to n + 4 frame, and performs detection determination.
  • First TFT characteristic detection (“TFT measurement HIGH (1)” in the figure)
  • Second TFT characteristic detection (“TFT measurement LOW (2)” in the figure)
  • First OLED characteristic detection (“OLED measurement HIGH (3)” in the figure)
  • Second OLED characteristic detection (“OLED measurement LOW (4)" in the figure) It is good also as composition which performs.
  • control circuit 20 performs random target row setting, and subsequently sets the 16th row as the target row, for example, as shown in FIG. It may be configured to perform detection after the first TFT characteristic detection.
  • control circuit 20 sequentially sets the target row, and subsequently to the characteristic detection of the above four times, in the n + 5 frame, although not illustrated, the tenth row is set as the target row, and the first time It is good also as a structure which performs the detection after this TFT characteristic detection.
  • the control circuit 20 may perform the target row determination step and the characteristic detection determination process as follows.
  • control circuit 20 sequentially performs the following first to fourth processes, thereby supplying a different potential to the data line S for each of a series of consecutive frame groups to perform characteristic detection processing or characteristic detection determination. It is good also as a structure which performs a process.
  • the control circuit 20 sets one target row per frame while shifting one row at a time with respect to the continuous frames for the number of rows included in the display device 1, and sets the first in the data line S for the target row.
  • the characteristic detection determination process is executed by supplying the potential.
  • control circuit 20 sets one target row per frame while shifting one row at a time with respect to the continuous frames for the number of rows, and the data line S is set for the target row.
  • the characteristic detection determination process is executed by supplying the second potential to the first.
  • the control circuit 20 sets one target row per frame while shifting one row at a time with respect to the continuous frames for the number of rows, and the data line S is set for the target row.
  • a characteristic detection determination process is executed by supplying a third potential to the first potential.
  • control circuit 20 sets one target row per frame while shifting one row at a time with respect to the continuous frames for the number of rows, and the data line S for the target row.
  • the characteristic detection determination process is executed by supplying the fourth potential to the first.
  • the first and second processes more specifically, OLED characteristic detection based on the first and second potentials is performed, respectively.
  • the third and fourth processes more specifically, A configuration for performing TFT characteristic detection based on the third and fourth potentials, respectively, can be given.
  • the characteristic detection determination process for the skipped line is performed after the completion of the first to fourth processes. It is good also as a structure performed again. With such a configuration, the characteristic detection process can be intensively performed on the rows in which the characteristic detection step is skipped.
  • FIG. 18 is a flowchart showing another example of the target row setting process by the control circuit 20 according to the present embodiment.
  • the target row determination step S102 shown in FIG. 4 in the first embodiment includes the steps shown in FIG. 18 in this example.
  • Step S102-11 the control circuit 20 determines whether or not the characteristic detection step has been skipped for the previously set target row (i). If the characteristic detection step is skipped for the previously set target row (i), the process proceeds to step S102-12, and if not, the process proceeds to step S102-13.
  • Step S102-12 If it is determined in step S102-11 that the characteristic detection step has been skipped for the previously set target row (i), in this step, the same target row (i) as the previous time is determined as the current target row.
  • the target row is set as the target row again in the next target row determination step.
  • Step S102-13 On the other hand, if it is determined in step S102-11 that the characteristic detection step is not skipped for the previously set target row (i), in this step, a target row different from the previous time (for example, the target row (i + 1)) is Decide on this target line.
  • the setting of the target line in this step may be performed by randomly setting any one of the lines excluding the previous target line as the target line.
  • FIG. 19 is a schematic diagram illustrating another example of target row setting processing by the control circuit 20 according to the present embodiment.
  • the target row determination step S102 shown in FIG. 4 includes the steps shown in FIG.
  • Step S102-21 the control circuit 20 determines whether or not the characteristic detection step has been skipped a predetermined number of times for the target row (i) set before the previous time. If skipped more than the predetermined number of times, the process proceeds to step S102-22, and if not, the process proceeds to step S102-23.
  • the specific example of the predetermined number of times does not limit the present embodiment, but may be, for example, about 5 to 10 times.
  • Step S102-22 When it is determined in step S102-21 that the characteristic detection step has been skipped a predetermined number of times for the target row (i) set before the previous time, the control circuit 20 sets the target row (i + 1) as the current target row. decide.
  • the next row of the target row is set as the target row in the next target row determination step.
  • the characteristic detection step when the characteristic detection step is skipped a predetermined number of times for a certain target line, the next line is set as the target line, so the characteristic detection step is stopped at a specific line, It is possible to avoid the occurrence of a situation in which line characteristic detection is not performed.
  • the detection determination step when the characteristic detection step of the target row is skipped a predetermined number of times, a row different from the target row is randomly set as the target row in the next target row determination step. Also good.
  • the source driver 30 converts the corrected voltage Vdata represented by the equation (9) or (10) with reference to a lookup table (LUT), and supplies the converted voltage Vdata to the source line S.
  • FIG. 20 is a flowchart showing the configuration of the display data writing step S110 included in the driving method according to the present embodiment. Step S110 shown in FIG. 20 is used instead of step S110 shown in FIG. 4 in the present embodiment.
  • the display data writing step S110 includes the following steps.
  • Step S110-1 The control circuit 20 according to the present embodiment converts regular display data with reference to the LUT.
  • normal display data refers to display data after correction when correction data exists and correction is performed on the target pixel, and from the outside when correction data does not exist. This refers to display data indicated by the transmitted video signal.
  • Step S110-2 The source driver 30 according to the present embodiment writes the display data after the conversion in step S110-1 to the target pixel.
  • FIG. 21 is a table showing an example of the LUT according to the present embodiment.
  • the LUT according to the present embodiment includes each row of “regular display data” shown in FIG. 21 and each row of “converted display data” corresponding to each row.
  • the luminance level emitted by the OLED during the characteristic detection is set to the white level (255 bits with 8 bits), and one horizontal scanning period THn for the non-monitor row Is four times the one horizontal scanning period THm for the monitor row.
  • the converted display data is generated by subtracting the added amount from the regular display data.
  • the display data corresponding to the 27 gradations in FIG. 21 corresponds to 0.715 when expressed in normalized luminance, but subtracts 0.408, which is the above-mentioned addition amount, from the value of 0.715.
  • 0.307 corresponds to the luminance after conversion.
  • the converted display data corresponding to the converted luminance 0.307 is determined as display data corresponding to 18 gradations corresponding to 0.293 which is the closest value to 0.307.
  • the LUT according to the present embodiment uses regular display data as an input value, and correspondence information with data obtained by subtracting the luminance of light emitted in the characteristic detection step from the regular display data as an output value. It is.
  • the source driver 30 refers to the LUT and writes a data signal obtained by subtracting the luminance corresponding to the light emission in the characteristic detection step to the target pixel.
  • the value of the normal display data (that is, the value of the data signal to be input from the video signal to the target pixel) is a predetermined threshold value. If it is less than (21 gradations in the example of FIG. 21), the characteristic detection process is skipped. Thereby, unnatural light emission for a user can be suppressed.
  • the above-mentioned predetermined threshold is determined depending on how much the target pixel emits light by the characteristic detection process.
  • the predetermined threshold value is determined according to the potential supplied to the data line S in the characteristic detection process. For example, if the luminance level emitted by the OLED during characteristic detection is smaller, the control circuit 20 according to the present embodiment sets the predetermined threshold value accordingly accordingly.
  • the characteristic detection process can be suitably executed while suppressing unnatural light emission for the user.
  • the threshold corresponds to “threshold Lth” in step S106 shown in FIG.
  • the threshold value is simply the predetermined threshold value.
  • the threshold value Lth is adaptive according to the potential supplied to the data line S in the characteristic detection process. To be determined. Therefore, the configuration described in the present specification naturally includes a configuration in which the “threshold value Lth” of the first embodiment is adaptively set as in the present embodiment.
  • the control circuit 20 performs the correction data update step S112 in FIG. 4 as follows, for example.
  • the control circuit 20 when the control circuit 20 according to the present embodiment is configured to execute a series of a plurality of characteristic detection processes on the same target pixel, all the monitor data obtained by the series of characteristic detection processes are collected. Until this time, each monitor data is stored. For example, when the TFT characteristic detection process is performed twice and the OLED characteristic detection process is performed twice while changing the potential of the data line S for the target pixel, the control circuit 20 according to the present embodiment performs a total of four times. Until the acquisition of the monitor data based on the characteristic detection is completed, the acquired monitor data is held, and after all the monitor data related to the target pixel is acquired, the correction data related to the target pixel is calculated. Then, the correction data relating to the target pixel is updated by supplying the calculated correction data to the storage unit 50.
  • the correction data can be suitably calculated.
  • the control circuit 20 may perform the correction data update step S112 and the display data write step S110 in FIG. 4 as follows.
  • control circuit 20 has already acquired the first monitor data for the other element in a situation where the acquisition of the two monitor data has been completed for either one of the TFT and OLED elements.
  • a compensation process based on the two monitor data is applied to the one element, and the other element is A correction process based on monitor data acquired before the first monitor data is applied.
  • control circuit 20 for each target pixel, in the situation where acquisition of two monitor data is completed for either one of the TFT and OLED, the other of the TFT and OLED.
  • the one element is A corrected data potential using correction data based on two monitor data is written, and correction data based on monitor data acquired before the first monitor data is used for the other element. Write the corrected data potential.
  • the control circuit 20 calculates correction data based on the two monitor data for the target pixel, and displays the next display data. In the writing step, the corrected data potential using the correction data is written.
  • the control circuit 20 does not perform calculation of new correction data and update processing of correction data for the target pixel, and correction data based on monitor data acquired before the previous time is used in the next display data writing step. Write the corrected data potential.
  • the data potential can be suitably corrected using the monitor data acquired before the characteristic detection skip. it can.
  • the control block (especially the control circuit 20) of the display device 1 may be realized by a logic circuit (hardware) formed in an integrated circuit (IC chip) or the like, or may be realized by software.
  • the display device 1 includes a computer that executes instructions of a program that is software for realizing each function.
  • the computer includes, for example, at least one processor (control device) and at least one computer-readable recording medium storing the program.
  • the processor reads the program from the recording medium and executes the program, thereby achieving the object of the present invention.
  • a CPU Central Processing Unit
  • the recording medium a “non-temporary tangible medium” such as a ROM (Read Only Memory), a tape, a disk, a card, a semiconductor memory, a programmable logic circuit, or the like can be used.
  • a RAM Random Access Memory
  • the program may be supplied to the computer via an arbitrary transmission medium (such as a communication network or a broadcast wave) that can transmit the program.
  • an arbitrary transmission medium such as a communication network or a broadcast wave
  • one embodiment of the present invention can also be realized in the form of a data signal embedded in a carrier wave, in which the program is embodied by electronic transmission.
  • the driving method includes an n ⁇ m (n and m) electro-optical elements whose luminance is controlled by current and driving transistors for controlling the current to be supplied to the electro-optical elements.
  • m is an integer greater than or equal to 2), and a display device driving method having a pixel matrix of n rows ⁇ m columns, wherein the display device includes a scanning line provided for each row, and each row And a data line provided for each column, and the driving method includes a target row to which a target pixel for detecting at least one characteristic of the driving transistor and the electro-optical element belongs.
  • a predetermined potential is supplied to the data line, and after execution of the characteristic detection step, the target pixel is applied.
  • a writing step of writing a data signal may be provided, and in the writing step, a data signal obtained by subtracting the luminance corresponding to the amount of light emitted in the characteristic detection step may be supplied to the target pixel.
  • the luminance calculation step refers to a data signal to be input to a pixel in the target row from a video signal, and determines the representative luminance.
  • the characteristic detection step may be skipped when the representative luminance is less than a threshold value.
  • the characteristic detection process can be suitably executed while suppressing light emission unnatural for the user.
  • the driving method according to aspect 4 of the present invention is the driving method according to any one of the above aspects 1 to 3, wherein the threshold is determined according to the potential supplied to the data line in the characteristic detection step. It is good.
  • the characteristic detection process can be suitably executed while suppressing light emission unnatural for the user.
  • the characteristic detection step is executed over A (A is an integer of 2 or more) horizontal scanning periods.
  • A is an integer of 2 or more
  • the supply of the scanning signal to the scanning line in the target row may be held, and the method may include a writing step of writing a data signal to the target row after executing the characteristic detection step.
  • a characteristic detection step of detecting monitor data indicating characteristics of the electro-optical element is skipped.
  • the characteristic detection step of detecting the monitor data indicating the characteristics of the drive transistor may be configured not to be skipped.
  • the OLED characteristic detection is set as a skip target and the TFT characteristic detection is not set as a skip target, it is possible to reduce a sense of discomfort to the user due to light emission by inspection.
  • the target row determination step may sequentially select the target rows.
  • the target row is set as the target row again in the next determination step. It is good also as a method to do.
  • the next determination step performs the next row of the target row. It is good also as a method of setting to the target line.
  • the driving method according to aspect 10 of the present invention is the driving method according to any one of the aspects 1 to 9, wherein the target row and the target row are changed over a predetermined number of frames while changing the potential supplied to the data line.
  • the detection determination step may be executed for the same row.
  • the driving method according to aspect 11 of the present invention is the driving method according to any one of the aspects 1 to 9, wherein one display is performed per frame while being shifted by one line with respect to the continuous frames corresponding to the number of lines included in the display device.
  • a first process of setting a target row and executing the detection determination step by supplying a first potential to the data line is applied to the target row, and the first process ends.
  • one target row is set for each frame while shifting one row at a time for the continuous frames for the number of rows, and a second potential is supplied to the data line for the target row. Accordingly, a method of performing the second process of executing the detection determination step may be employed.
  • the driving method according to aspect 12 of the present invention is the driving method according to any one of the above aspects 1 to 11, wherein, for each target pixel, acquisition of two monitor data related to the drive transistor and two monitors related to the electro-optic element The acquired monitor data may be held until the data acquisition is completed.
  • the correction data can be suitably calculated.
  • the driving method according to aspect 13 of the present invention is the driving method according to any one of the above aspects 1 to 11, wherein two monitor data are obtained for each target pixel with respect to either the driving transistor or the electro-optical element. Is completed, the first monitor data has already been acquired for the other element, but when the acquisition of the second monitor data is skipped, the one element A compensation process based on two monitor data may be applied, and a correction process based on the monitor data acquired before the first monitor data may be applied to the other element.
  • the data potential can be suitably corrected using the monitor data acquired previously.
  • the representative luminance is the average luminance of each color pixel belonging to the target row.
  • a method of calculating by combining them and comparing the calculated representative luminance with the threshold value may be used.
  • a different value is set for each pixel color as the threshold value.
  • the representative luminance is May be calculated for each color of the pixels belonging to the target row, and the calculated representative luminance may be compared with a threshold corresponding to the color.
  • the representative luminance is calculated as an average luminance of green pixels belonging to the target row,
  • the calculated representative luminance may be compared with the threshold value.
  • the display device includes n ⁇ m (n and m) electro-optical elements whose luminance is controlled by current and driving transistors for controlling the current to be supplied to the electro-optical elements.
  • m is a display device having a pixel matrix of n rows ⁇ m columns provided with a pixel circuit of 2 or more), a scanning line provided for each row, a monitor line provided for each row, A data line provided for each column; and a control unit, wherein the control unit determines a target row to which a target pixel for detecting a characteristic of at least one of the drive transistor and the electro-optical element belongs, and the target When the representative luminance of the pixel in the row is calculated and the representative luminance is equal to or higher than the threshold, the characteristic of at least one of the driving transistor and the electro-optical element in the pixel belonging to the target row is shown.
  • a characteristic detection step of detecting monitor data is executed, and the characteristic detection step is skipped when the representative luminance is less than a

Abstract

本発明に係る駆動方法は、前記駆動トランジスタおよび前記電気光学素子の少なくとも一方の特性を検出する対象画素が属する対象行を決定する対象行決定ステップ(S102)と、前記対象行における画素の代表輝度を算出する輝度算出ステップ(S104)と、前記代表輝度が閾値以上である場合に、前記対象行に属する画素における駆動トランジスタおよび電気光学素子の少なくとも一方の特性を示すモニタデータを検出する特性検出ステップを実行し、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする検出判断ステップ(S106、S108)とを含んでいる。

Description

駆動方法、及び、表示装置
 本発明は、表示装置の駆動方法、及び表示装置に関する。
 従来、有機EL(Electro Luminescence)素子(OLED(Organic Light-Emitting Diode)とも呼ばれる)を用いた表示装置の開発が行われている。
 このような表示装置においては、駆動トランジスタとして、通常、薄膜トランジスタ(TFT)が採用される。しかしながら、薄膜トランジスタについては、その特性にばらつきが生じやすい。具体的には、閾値電圧や移動度にばらつきが生じやすい。表示部内に設けられている駆動トランジスタに閾値電圧や移動度のばらつきが生じると、輝度のばらつきが生じるので表示品位が低下する。また、有機EL素子に関しては、時間の経過とともに電流効率(発光効率)が低下する。従って、たとえ一定電流が有機EL素子に供給されたとしても、時間の経過とともに輝度が徐々に低下する。
 上記のような問題への対応として、特許文献1には、1秒間に1枚の割合で検査パターンのフレームを表示して電流測定を行い、OLEDの駆動補正を行う手法が開示されている。
日本国公開特許公報「特開2005-107059号(2005年04月21日公開)」
 しかしながら、上記のような技術では、検査によるOLEDの発光が視聴者に視認されやすいという問題がある。
 本発明は、上記の課題に鑑みてなされたものであり、その目的は、検査によるOLEDの発光が視認されづらい技術を提供することにある。
 上記の課題を解決するために、一実施形態に係る表示装置の駆動方法は、電流によって輝度が制御される電気光学素子、及び前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むn×m個(nおよびmは2以上の整数)の画素回路を備えるn行×m列の画素マトリクスを有する表示装置の駆動方法であって、前記表示装置は、前記行毎に設けられた走査線と、前記行毎に設けられたモニタ線と、前記列毎に設けられたデータ線とを備えており、当該駆動方法は、前記駆動トランジスタおよび前記電気光学素子の少なくとも一方の特性を検出する対象画素が属する対象行を決定する対象行決定ステップと、前記対象行における画素の代表輝度を算出する輝度算出ステップと、
 前記代表輝度が閾値以上である場合に、前記対象行に属する画素における駆動トランジスタおよび電気光学素子の少なくとも一方の特性を示すモニタデータを検出する特性検出ステップを実行し、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする検出判断ステップとを含んでいる。
 また、一実施形態に係る表示装置は、電流によって輝度が制御される電気光学素子、及び前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むn×m個(nおよびmは2以上の整数)の画素回路を備えるn行×m列の画素マトリクスを有する表示装置であって、前記行毎に設けられた走査線と、前記行毎に設けられたモニタ線と、前記列毎に設けられたデータ線と、制御部とを備え、前記制御部は、前記駆動トランジスタおよび前記電気光学素子の少なくとも一方の特性を検出する対象画素が属する対象行を決定し、前記対象行における画素の代表輝度を算出し、前記代表輝度が閾値以上である場合に、前記対象行に属する画素における駆動トランジスタおよび電気光学素子の少なくとも一方の特性を示すモニタデータを検出する特性検出ステップを実行し、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする。
 上記の駆動方法及び表示装置によれば、検査によるOLEDの発光が視認されづらいという効果を奏する。
実施形態1に係るアクティブマトリクス型の表示装置の全体構成を示すブロック図である。 実施形態1に係る画素回路および出力/電流モニタ回路の構成を示す回路図である。 実施形態1に係る特性検出動作の実行順を示す図である。 実施形態1に係る特性検出判断処理を含む駆動処理の流れを示すフローチャートである。 実施形態1に係る特性検出処理を行う場合の各信号のタイミングを説明するためにタイミングチャートである。 実施形態1に係る画素回路および出力/電流モニタ回路の構成を、電流の流れる経路と共に示す図である。 モニタ行に含まれる画素回路の動作を説明するためのタイミングチャートである。 実施形態1に係る画素回路および出力/電流モニタ回路の構成を、電流の流れる経路と共に示す図である。 実施形態1に係る画素回路および出力/電流モニタ回路の構成を、電流の流れる経路と共に示す図である。 実施形態1に係る画素回路および出力/電流モニタ回路の構成を、電流の流れる経路と共に示す図である。 実施形態1における、制御クロック信号Sclkとデータ線S(j)に与える電位とを示すタイミングチャートである。 実施形態1に係る画素回路および出力/電流モニタ回路の構成を、電流の流れる経路と共に示す図である。 実施形態1に係る画素回路および出力/電流モニタ回路の構成を、電流の流れる経路と共に示す図である。 実施形態2に係る特性検出処理を行う場合の各信号のタイミングを説明するためにタイミングチャートである。 実施形態2に係る特性検出処理を行う場合の各信号のタイミングを説明するためにタイミングチャートである。 実施形態2に係るコントロール回路による対象行の設定処理例を示す模式図である。 実施形態2に係るコントロール回路による対象行の設定処理例を示す模式図である。 実施形態2に係るコントロール回路による対象行の設定処理例を示すフローチャートである。 実施形態2に係るコントロール回路による対象行の設定処理例を示すフローチャートである。 実施形態2に係る駆動方法に含まれる表示データ書き込みステップの構成を示すフローチャートである。 実施形態2に係るLUTの一例を示す図である。
 〔実施形態1〕
 以下、添付図面を参照しながら、本発明の一実施形態について説明する。以下の説明では、電気光学素子の一例として、有機EL(Electro Luminescence)(OLED(Organic Light-Emitting Diode)とも呼ばれる)を例に挙げるが、これは本実施形態を限定するものではなく、電気光学素子としてQLED(Quantum dot Light-Emitting Diode)を用いてもよい。
 また、以下においては、mおよびnは2以上の整数、iは1以上n以下の整数、jは1以上m以下の整数であると仮定する。また、以下においては、画素回路内に設けられている駆動トランジスタの特性のことを「TFT特性」といい、画素回路内に設けられている有機EL素子の特性のことを「OLED特性」という。
 <1.全体構成>
 図1は、本発明の一実施形態に係るアクティブマトリクス型の表示装置1の全体構成を示すブロック図である。この表示装置1は、表示部10,コントロール回路(制御部)20,ソースドライバ(データ線駆動回路)30,ゲートドライバ(走査線駆動回路)40,補正データ記憶部50,有機EL用ハイレベル電源61,および有機EL用ローレベル電源62を備えている。なお、ソースドライバ30およびゲートドライバ40の一方または双方が表示部10と一体的に形成された構成であっても良い。
 表示部10には、m本のデータ線S(1)~S(m)およびこれらに直交するn本の走査線G1(1)~G1(n)が配設されている。以下では、データ線の延伸方向をY方向とし、走査線の延伸方向をX方向とする。Y方向に沿った構成要素を「列」という場合があり、X方向に沿った構成要素を「行」という場合がある。また、表示部10には、n本の走査線G1(1)~G1(n)と1対1で対応するように、n本のモニタ制御線(単にモニタ線とも呼ぶ)G2(1)~G2(n)が配設されている。一例として、走査線G1(1)~G1(n)とモニタ制御線G2(1)~G2(n)とは互いに平行になっている。さらに、表示部10には、n本の走査線G1(1)~G1(n)とm本のデータ線S(1)~S(m)との交差点に対応するように、n×m個の画素回路11が設けられている。このようにn×m個の画素回路11が設けられることによって、n行×m列の画素マトリクスが表示部10に形成されている。また、表示部10には、ハイレベル電源電圧ELVDDを供給するハイレベル電源線と、ローレベル電源電圧ELVSSを供給するローレベル電源線とが配設されている。
 なお、以下においては、m本のデータ線S(1)~S(m)を互いに区別する必要がない場合にはデータ線を単に符号Sで表す。同様に、n本の走査線G1(1)~G1(n)を互いに区別する必要がない場合には走査線を単に符号G1で表し、n本のモニタ制御線G2(1)~G2(n)を互いに区別する必要がない場合にはモニタ制御線を単に符号G2で表す。
 本実施形態におけるデータ線Sは、画素回路11内の有機EL素子を所望の輝度で発光させるための輝度信号を伝達する信号線として用いられるだけでなく、TFT特性やOLED特性の検出用の制御電位を画素回路11に与えるための信号線およびTFT特性やOLED特性を表す電流であって後述する出力/電流モニタ回路330で測定可能な電流の経路となる信号線としても用いられる。
 コントロール回路20は、ソースドライバ30にデータ信号DAおよびソース制御信号SCTLを与えることによりソースドライバ30の動作を制御し、ゲートドライバ40にゲート制御信号GCTLを与えることによりゲートドライバ40の動作を制御する。ソース制御信号SCTLには、例えば、ソーススタートパルス,ソースクロック,ラッチストローブ信号が含まれている。ゲート制御信号GCTLには、例えば、ゲートスタートパルス,ゲートクロック,およびアウトプットイネーブル信号が含まれている。また、コントロール回路20は、ソースドライバ30から与えられるモニタデータMOを受け取り、補正データ記憶部50に格納されている補正データの更新を行う。なお、モニタデータMOとは、TFT特性やOLED特性を求めるために測定されたデータである。
 コントロール回路20には、電源電圧制御部201が含まれている。電源電圧制御部201は、有機EL用ハイレベル電源61に電圧制御信号CTL1を与えることによって、有機EL用ハイレベル電源61から出力されるハイレベル電源電圧ELVDDの値を制御し、有機EL用ローレベル電源62に電圧制御信号CTL2を与えることによって、有機EL用ローレベル電源62から出力されるローレベル電源電圧ELVSSの値を制御する。
 ゲートドライバ40は、n本の走査線G1(1)~G1(n)およびn本のモニタ制御線G2(1)~G2(n)に接続されている。ゲートドライバ40は、シフトレジスタおよび論理回路などによって構成されている。ところで、本実施形態に係る表示装置1においては、TFT特性およびOLED特性に基づいて、外部から送られる映像信号(上記データ信号DAの元となるデータ)に補正が施される。これに関し、本実施形態では、一例として、各フレームにおいて、1つの行についての特性検出判断処理が行われる。ここで、詳しくは後述するが、特性検出判断処理には、
・上記1つの行について、特性検出処理を行うか否かを決定し、
・特性検出処理を行うと決定した場合に、当該1つの行についての特性検出処理を実行し、特性検出処理を行わないと決定した場合に、当該1つの行についての特性検出処理をスキップする
という処理が含まれる。また、特性検出処理には、TFT特性およびOLED特性の少なくとも何れかの検出が行われる。
 このように、本実施形態では一例として、或るフレームに1行目についての特性検出判断処理が行われると、次のフレームには2行目についての特性検出判断処理が行われ、さらに次のフレームには3行目についての特性検出判断処理が行われる。このようにして、nフレーム期間をかけて、n行分の特性検出判断処理の対象行が順次選択される。ただし、上記のような対象行の順次選択処理は、複数フレームに亘って、同一行を連続して複数回選択することを排除しない。例えば、本明細書において後述するように、あるフレームにおけるある行について、特性検出処理が行われなかった場合、次のフレームにおいて、当該ある行に対して再度、特性検出判断処理を実行する構成としてもよい。また、特性検出判断処理の対象行の選択のされ方は、上記のような順次選択に限られるものではなく、本明細書において後述するように、ランダムに選択する構成としてもよい。
 また、特性検出判断処理は、表示対象の全てのフレームにおいて行われる構成としてもよいし、一部のフレームにおいて行われる構成としてもよい。また、所定の期間毎に特性検出処理を行う構成としてもよい。例えば、各行に対して、1時間に1回程度の頻度で特性検出判断処理が適用される構成としてもよいし、表示装置1の電源が投入された直後のタイミング、及び表示装置1の電源が切られる直前のタイミングで、全ての行に対して性検出判断処理が適用される構成としてもよい。
 なお、本明細書においては、任意のフレームに着目したときに特性検出判断処理の対象となっている行のことを「モニタ行」又は「対象行」と呼称し、モニタ行以外の行のことを「非モニタ行」とも呼称する。
 ソースドライバ30は、m本のデータ線S(1)~S(m)に接続されている。ソースドライバ30は、駆動信号発生回路31と、信号変換回路32と、m個の出力/電流モニタ回路330からなる出力部33とによって構成されている。出力部33内のm個の出力/電流モニタ回路330はそれぞれm本のデータ線S(1)~S(m)のうちの対応するデータ線Sに接続されている。
 駆動信号発生回路31には、シフトレジスタ,サンプリング回路,およびラッチ回路が含まれている。駆動信号発生回路31において、シフトレジスタは、ソースクロックに同期して、ソーススタートパルスを入力端から出力端へと順次に転送する。ソーススタートパルスのこの転送に応じて、シフトレジスタから各データ線Sに対応するサンプリングパルスが出力される。サンプリング回路は、サンプリングパルスのタイミングに従って1行分のデータ信号DAを順次に記憶する。ラッチ回路は、サンプリング回路に記憶された1行分のデータ信号DAをラッチストローブ信号に応じて取り込んで保持する。
 なお、本実施形態においては、データ信号DAには、各画素の有機EL素子を所望の輝度で発光させるための輝度信号と、TFT特性やOLED特性を検出する際に画素回路11の動作を制御するためのモニタ制御信号とが含まれている。
 信号変換回路32には、D/AコンバータおよびA/Dコンバータが含まれている。上述のようにして駆動信号発生回路31内のラッチ回路に保持された1行分のデータ信号DAは、信号変換回路32内のD/Aコンバータによってアナログ電圧に変換される。その変換されたアナログ電圧は、出力部33内の出力/電流モニタ回路330に与えられる。また、信号変換回路32には、出力部33内の出力/電流モニタ回路330からモニタデータMOが与えられる。そのモニタデータMOは、信号変換回路32内のA/Dコンバータで、アナログ電圧からデジタル信号に変換される。そして、デジタル信号に変換されたモニタデータMOは、駆動信号発生回路31を介してコントロール回路20に与えられる。
 出力/電流モニタ回路330には、信号変換回路32からデータ信号DAとしてのアナログ電圧Vsが与えられる。そのアナログ電圧Vsは、出力/電流モニタ回路330内のバッファを介してデータ線Sに印加される。また、出力/電流モニタ回路330はデータ線Sに流れている電流を測定する機能を有している。出力/電流モニタ回路330で測定されたデータは、モニタデータMOとして信号変換回路32に与えられる。なお、出力/電流モニタ回路330の詳しい構成については後述する。
 補正データ記憶部50には、TFT用オフセットメモリ51a,OLED用オフセットメモリ51b,TFT用ゲインメモリ52a,およびOLED用ゲインメモリ52bが含まれている。なお、これら4つのメモリは、物理的には1つのメモリであっても良いし、物理的に異なるメモリであっても良い。補正データ記憶部50は、外部から送られる映像信号の補正に使用される補正データを記憶している。詳しくは、TFT用オフセットメモリ51aは、TFT特性の検出結果に基づくオフセット値(このオフセット値は、駆動トランジスタの閾値電圧に対応付けられる値である。)を補正データとして記憶する。OLED用オフセットメモリ51bは、OLED特性の検出結果に基づくオフセット値(このオフセット値は、有機EL素子の発光閾値電圧に対応付けられる値である。)を補正データとして記憶する。TFT用ゲインメモリ52aは、TFT特性の検出結果に基づくゲイン値(このゲイン値は、駆動トランジスタの移動度に対応付けられる値である。)を補正データとして記憶する。OLED用ゲインメモリ52bは、OLED特性の検出結果に基づく劣化補正係数を補正データとして記憶する。なお、典型的には、表示部10内の画素の数に等しい数のオフセット値およびゲイン値が、TFT特性の検出結果に基づく補正データとして、それぞれTFT用オフセットメモリ51aおよびTFT用ゲインメモリ52aに記憶される。また、典型的には、表示部10内の画素の数に等しい数のオフセット値および劣化補正係数が、OLED特性の検出結果に基づく補正データとして、それぞれOLED用オフセットメモリ51bおよびOLED用ゲインメモリ52bに記憶される。但し、複数の画素毎に1つの値が各メモリに記憶されるようにしても良い。
 上述したように、コントロール回路20は、モニタデータMOに基づいて補正データの更新を行う。詳しくは、コントロール回路20は、ソースドライバ30から与えられるモニタデータMOに基づいて、TFT用オフセットメモリ51a内のオフセット値,OLED用オフセットメモリ51b内のオフセット値,TFT用ゲインメモリ52a内のゲイン値,およびOLED用ゲインメモリ52b内の劣化補正係数を更新する。また、コントロール回路20は、TFT用オフセットメモリ51a内のオフセット値,OLED用オフセットメモリ51b内のオフセット値,TFT用ゲインメモリ52a内のゲイン値,およびOLED用ゲインメモリ52b内の劣化補正係数を読み出して、回路素子の劣化が補償されるよう、映像信号の補正を行う。その補正によって得られたデータが、データ信号DAとしてソースドライバ30に送られる。
 有機EL用ハイレベル電源61は、表示部10にハイレベル電源電圧ELVDDを供給する。なお、ハイレベル電源電圧ELVDDの値は、電源電圧制御部201から出力される電圧制御信号CTL1に基づいて制御される。有機EL用ローレベル電源62は、表示部10にローレベル電源電圧ELVSSを供給する。なお、ローレベル電源電圧ELVSSの値は、電源電圧制御部201から出力される電圧制御信号CTL2に基づいて制御される。
 <2.画素回路および出力/電流モニタ回路の構成>
 <2.1 画素回路>
 図2は、画素回路11および出力/電流モニタ回路330の構成を示す回路図である。なお、図2に示す画素回路11は、i行j列の画素回路11である。この画素回路11は、1個の有機EL素子OLED,3個のトランジスタT1~T3,および1個のコンデンサCstを備えている。トランジスタT1は画素を選択する入力トランジスタとして機能し、トランジスタT2は有機EL素子OLEDへの電流の供給を制御する駆動トランジスタとして機能し、トランジスタT3はTFT特性やOLED特性を検出するか否かを制御するモニタ制御トランジスタとして機能する。
 トランジスタT1は、データ線S(j)とトランジスタT2のゲート端子との間に設けられている。そのトランジスタT1に関し、走査線G1(i)にゲート端子が接続され、データ線S(j)にソース端子が接続されている。トランジスタT2は、有機EL素子OLEDと直列に設けられている。そのトランジスタT2に関し、トランジスタT1のドレイン端子にゲート端子が接続され、ハイレベル電源線ELVDDにドレイン端子が接続され、有機EL素子OLEDのアノード端子(陽極)にソース端子が接続されている。トランジスタT3については、モニタ制御線G2(i)にゲート端子が接続され、有機EL素子OLEDのアノード端子にドレイン端子が接続され、データ線S(j)にソース端子が接続されている。コンデンサCstについては、トランジスタT2のゲート端子に一端が接続され、トランジスタT2のドレイン端子に他端が接続されている。有機EL素子OLEDのカソード端子(陰極)は、ローレベル電源線ELVSSに接続されている。
 なお、本実施形態においては、コンデンサCstは、トランジスタT2のゲート-ドレイン間に設けられている。この理由は次のとおりである。本実施形態においては、1フレーム期間中に、トランジスタT3をオンにした状態でデータ線S(j)の電位を変動させる制御が行われる。仮にトランジスタT2のゲート-ソース間にコンデンサCstが設けられていると、データ線S(j)の電位の変動に応じてトランジスタT2のゲート電位も変動する。そうすると、トランジスタT2のオン/オフ状態が所望の状態とはならないことが生じ得る。そこで、本実施形態においては、データ線S(j)の電位の変動に応じてトランジスタT2のゲート電位が変動することのないよう、図2に示すようにトランジスタT2のゲート-ドレイン間にコンデンサCstが設けられている。但し、データ線S(j)の電位の変動がトランジスタT2のゲート電位に及ぼす影響が小さい場合には、トランジスタT2のゲート-ソース間にコンデンサCstが設けられていても良い。
 <2.2 画素回路内のトランジスタについて>
 本実施形態においては、画素回路11内のトランジスタT1~T3はすべてnチャネル型である。また、本実施形態においては、トランジスタT1~T3には、酸化物TFT(酸化物半導体をチャネル層に用いた薄膜トランジスタ)が採用されている。
 以下、酸化物TFTに含まれる酸化物半導体層について説明する。酸化物半導体層は、例えば、In-Ga-Zn-O系の半導体層である。酸化物半導体層は、例えばIn-Ga-Zn-O系の半導体を含む。In-Ga-Zn-O系半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物である。In、GaおよびZnの割合(組成比)は、特に限定されない。例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2などでもよい。
 In-Ga-Zn-O系半導体層を有するTFTは、高い移動度(アモルファスシリコンTFTに比べて20倍を超える移動度)と低いリーク電流(アモルファスシリコンTFTに比べて100分の1未満のリーク電流)を有するので、画素回路内の駆動TFT(上記トランジスタT2)およびスイッチングTFT(上記トランジスタT1)として好適に用いられる。In-Ga-Zn-O系半導体層を有するTFTを用いれば、表示装置の消費電力を大幅に削減することができる。
 In-Ga-Zn-O系半導体は、アモルファスでもよく、結晶質部分を含み、結晶性を有していてもよい。結晶質In-Ga-Zn-O系半導体としては、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系半導体が好ましい。このようなIn-Ga-Zn-O系半導体の結晶構造は、例えば日本の特開2012-134475号公報に開示されている。
 酸化物半導体層は、In-Ga-Zn-O系半導体に代えて、他の酸化物半導体を含んでいてもよい。例えばZn-O系半導体(ZnO)、In-Zn-O系半導体(IZO(登録商標))、Zn-Ti-O系半導体(ZTO)、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドニウム)、Mg-Zn-O系半導体、In―Sn―Zn―O系半導体(例えばIn23-SnO2-ZnO)、In-Ga-Sn-O系半導体などを含んでいてもよい。
 <2.3 出力/電流モニタ回路>
 図2を参照しつつ、本実施形態における出力/電流モニタ回路330の詳細な構成について説明する。この出力/電流モニタ回路330には、オペアンプ331とコンデンサ332とスイッチ333とが含まれている。オペアンプ331については、反転入力端子はデータ線S(j)に接続され、非反転入力端子にはデータ信号DAとしてのアナログ電圧Vsが与えられる。コンデンサ332およびスイッチ333は、オペアンプ331の出力端子とデータ線S(j)との間に設けられている。以上のように、この出力/電流モニタ回路330は積分回路で構成されている。このような構成において、制御クロック信号Sclkによってスイッチ333がオン状態にされると、オペアンプ331の出力端子-反転入力端子間が短絡状態となる。これにより、オペアンプ331の出力端子およびデータ線S(j)の電位がアナログ電圧Vsの電位と等しくなる。データ線S(j)に流れている電流の測定が行われる際には、制御クロック信号Sclkによってスイッチ333がオフ状態にされる。これにより、コンデンサ332の存在に起因して、データ線S(j)に流れている電流の大きさに応じてオペアンプ331の出力端子の電位が変化する。そのオペアンプ331からの出力はモニタデータMOとして信号変換回路32内のA/Dコンバータに送られる。
 <3.駆動方法>
 <3.1 概要>
 次に、本実施形態における駆動方法について説明する。上述したように、本実施形態においては、一例として、各フレームに1つの行について、特性検出判断処理が行われる。各フレームにおいて、モニタ行については特性検出判断処理のための動作(以下、「特性検出判断動作」ともいう。)が行われ、非モニタ行については通常動作が行われる。すなわち、1行目についての特性検出判断処理が行われるフレームを(k+1)フレーム目と定義すると、図3に示すように、各行の動作は推移する。また、特性検出判断処理の結果、TFT特性およびOLED特性の検出が行われると、その検出結果を用いて、補正データ記憶部50内の補正データの更新が行われる。そして、補正データ記憶部50に記憶されている補正データを用いて、回路素子(トランジスタT2,有機EL素子OLED)の劣化が補償されるよう、映像信号の補正が行われる。さらに、本実施形態においては、TFT特性およびOLED特性の検出結果を用いて、ローレベル電源電圧ELVSSの値およびハイレベル電源電圧ELVDDの値が制御される。なお、ローレベル電源電圧ELVSSの値およびハイレベル電源電圧ELVDDの値を制御する時間の間隔は特に限定されない。
 <3.2 処理の流れ>
 次に、本実施形態に係る駆動処理の流れについて説明する。図4は、本実施形態に係る特性検出判断処理を含む駆動処理の流れを示すフローチャートである。
 (ステップS102)
 ステップS102において、コントロール回路20は、特性検出判断処理の対象となる対象行を選択する。一例として、コントロール回路20は、上述したように、1フレームにつき1行を対象行として順次選択する。
 (ステップS104)
 続いて、ステップS104において、コントロール回路20は、外部から送られてきた映像信号(データ信号DAの元となるデータ)、又は対象行の各画素に供給される前のデータ信号(換言すれば、映像信号から対象フレームの対象行における各画素に対して入力すべきデータ信号、又は対象フレームで表示する映像信号に対応するデータ信号)DAに基づいて、対象行に属する各画素の輝度の代表値である代表輝度を算出する。
 ここで、代表輝度の具体的な算出方法は、本実施形態を限定するものではないが、例えば、以下の何れかを代表輝度に設定すればよい。
 (1)対象行に含まれる全画素の輝度の平均値
 (2)対象行に含まれる全画素の輝度の最大値
 (3)対象行に含まれる特定の色(例えば、RGBの何れか)の画素の輝度の平均値
 (4)対象行に含まれる特定の色(例えば、RGBの何れか)の画素の輝度の最大値
 上記(1)に例示したように、本実施形態に係る駆動方法における検出判断処理では、代表輝度を、対象行に属する各色の画素の色毎の平均輝度を互いに組み合わせることによって算出し、算出した代表輝度を前記閾値と比較する。
 また、上記(3)に例示したように、本実施形態に係る駆動方法における検出判断処理では、代表輝度を、前記対象行に属する緑色の画素の平均輝度として算出し、算出した代表輝度を前記閾値と比較する。
 また、上記(3)及び(4)では、代表輝度と比較すべき閾値を、色毎に異なる値として設定する構成としてもよい。この場合、本実施形態に係る駆動方法における検出判断処理において、代表輝度を、前記対象行に属する画素の色毎に算出し、算出した代表輝度を、当該色に対応する閾値と比較する構成とすればよい。
 また、上記(1)~(4)は、対象フレームの対象行における各画素に対して入力すべきデータ信号のみを参照するのではなく、対象フレームよりも前の複数のフレームに対して入力されたデータ信号を更に参照する構成としてもよい。この場合、上記(1)に対応する算出例として、
 (5)対象フレームの対象行に含まれる全画素に入力すべきデータ信号が示す輝度と、対象フレームよりも前の1又は複数のフレーム(例えば1~5フレーム)の対象行に含まれる全画素に対して入力されたデータ信号が示す輝度との平均値
を代表輝度に設定する構成が挙げられ、上記(2)に対応する算出例として、
 (6)対象フレームの対象行に含まれる全画素に入力すべきデータ信号が示す輝度と、対象フレームよりも前の1又は複数のフレーム(例えば1~5フレーム)の対象行に含まれる全画素に対して入力されたデータ信号が示す輝度のうちの最大値
を代表輝度に設定する構成が挙げられる。数フレーム前のフレームの画素であっても、視聴者の目には残像として残るので、上記(5)や(6)の構成でも、代表輝度を好適に設定することができる。
 また、上記(3)(4)に対応する算出例として、上記(5)(6)を特定の色に着目することによって代表輝度を算出する構成が挙げられる。
 (ステップS106)
 続いて、ステップS106において、コントロール回路20は、ステップS104にて算出した代表輝度が閾値Lth以上であるか否かを判定する。代表輝度が閾値Lth以上である場合には、コントロール回路20は、対象行に対して特性検出処理を実行すべきと判断し、ステップS108に進む。そうでない場合には、コントロール回路20は、対象行に対して特性検出処理を実行すべきではないと判断し、S114に進む。
 (ステップS108)
 ステップS106において、代表輝度が閾値Lth以上であった場合、コントロール回路20は、ステップS108において、対象行に対して、特性検出処理(特性検出動作ともいう)を実行し、モニタデータMOを取得する。なお、ステップS108は、ステップS106と共に、特性検出判断処理(検出判断ステップ)を構成する。
 図5は、対象行(i)に対して、特性検出処理を行う場合の各信号のタイミングを説明するためにタイミングチャートである。図5に示すように、モニタ行(対象行(i))についての1水平走査期間THmは、モニタ行においてTFT特性およびOLED特性を検出する準備が行われる期間(以下、「検出準備期間」という。)Taと、TFT特性を検出するための電流測定が行われる期間(以下、「TFT特性検出期間」という。)Tbと、OLED特性を検出するための電流測定が行われる期間(以下、「OLED特性検出期間」という。)Tcと、モニタ行において有機EL素子OLEDを発光させる準備が行われる期間(以下、「発光準備期間」という。)Tdとによって構成されている。
 検出準備期間Taには、走査線G1はアクティブな状態とされ、モニタ制御線G2は非アクティブな状態とされ、データ線Sには電位Vmgが与えられる。TFT特性検出期間Tbには、走査線G1は非アクティブな状態とされ、モニタ制御線G2はアクティブな状態とされ、データ線Sには電位Vm_TFTが与えられる。OLED特性検出期間Tcには、走査線G1は非アクティブな状態とされ、モニタ制御線G2はアクティブな状態とされ、データ線Sには電位Vm_oledが与えられる。なお、電位Vmg,電位Vm_TFT,および電位Vm_oledについての詳しい説明は後述する。
 (ステップS110)
 続いて、ステップS110において、ソースドライバ30は、対象行に含まれる各画素に対して、表示データであるデータ電位Dを書き込む。本ステップは、図5における発光準備期間Tdに対応する。発光準備期間Tdには、走査線G1はアクティブな状態とされ、モニタ制御線G2は非アクティブな状態とされ、データ線Sにはモニタ行に含まれる有機EL素子OLEDの目標輝度に応じたデータ電位Dが与えられる。データ電位Dは、より詳しくは、D(i,j)と表記すべきものであるが、本明細書において特に混乱を生じない限り、単にDとの表記も用いる。なお、データ電位Dについての詳しい説明は後述する。
 (ステップS112)
 続いて、ステップS112において、コントロール回路20は、ステップS108において取得したモニタデータに基づいて補正データを算出し、算出した補正データを補正データ記憶部50に供給する。補正データ記憶部50は取得した補正データを用いて、自身が記憶している補正データを更新する。補正データについては詳細を後述するので、ここでは詳述しない。
 なお、本ステップにおいて更新された補正データ記憶部50の補正データは、次回以降のフレームを表示するために用いられる。より具体的に言えば、nフレーム目において実行された対象行(i)に対する特性検出の結果に基づく補正データは、n+1フレーム目以降のフレームを表示する際の当該対象行(i)に供給される表示データを補正するために用いられる。
 (ステップS114)
 一方で、S106において、代表輝度が閾値Lth以上ではなかった場合、特性検出処理をスキップした後、ステップS114において、ソースドライバ30により、対象行に含まれる各画素に対して、表示データであるデータ信号DAが書き込まれる。
 <3.2 画素回路の動作>
 <3.2.1 通常動作>
 各フレームにおいて、非モニタ行では、通常動作が行われる。非モニタ行に含まれる画素回路11では、目標輝度に対応するデータ電位Vdataに基づく書き込みが選択期間に行われた後、トランジスタT1はオフ状態で維持される。データ電位Vdataに基づく書き込みによってトランジスタT2はオン状態となる。トランジスタT3についてはオフ状態で維持される。以上より、図6で符号71で示す矢印のように、トランジスタT2を介して有機EL素子OLEDに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機EL素子OLEDが発光する。 
 <3.2.2 特性検出動作>
 各フレームにおいて、モニタ行(対象行)では、特性検出判断処理が実行され、特性検出処理を実行すべきと判断された場合、特性検出動作が行われる。図7は、モニタ行に対して特性検出処理を実行すべきと判断された場合の、モニタ行に含まれる画素回路11(i行j列の画素回路11とする)の動作を説明するためのタイミングチャートである。なお、図10では、i行目がモニタ行とされるフレームにおけるi行目の1回目の選択期間開始時点を基準にして「1フレーム期間」を表している。また、ここでは、モニタ行における1フレーム期間のうちの上述した1水平走査期間THm以外の期間のことを「発光期間」という。発光期間には符号TLを付している。モニタ行についての1水平走査期間を符号THmで表し、非モニタ行についての1水平走査期間を符号THnで表している。 
 まず、図7より把握されるように、モニタ行と非モニタ行とで1水平走査期間の長さが異なっている。詳しくは、モニタ行についての1水平走査期間の長さは、非モニタ行についての1水平走査期間の長さの4倍になっている。但し、本発明はこれには限定されない。例えば、モニタ行についての1水平走査期間の長さは、非モニタ行についての1水平走査期間の長さの20倍程度であってもよい。
 非モニタ行については、一般的な表示装置と同様、1フレーム期間中に1回の選択期間がある。モニタ行については、一般的な表示装置とは異なり、1フレーム期間中に2回の選択期間がある。1回目の選択期間は1水平走査期間THm中の最初の4分の1の期間であり、2回目の選択期間は1水平走査期間THm中の最後の4分の1の期間である。
 また、図7に示すように、各フレームにおいて、非モニタ行に対応するモニタ制御線G2は非アクティブな状態で維持される。モニタ行に対応するモニタ制御線G2については、1水平走査期間THm中の選択期間以外の期間(走査線G1が非アクティブな状態になっている期間)に、アクティブな状態で維持される。本実施形態においては、以上のようにn本の走査線G1(1)~G1(n)およびn本のモニタ制御線G2(1)~G2(n)が駆動されるよう、ゲートドライバ40が構成されている。なお、モニタ行において1フレーム期間中に走査線G1に2回のパルスを発生させるためには、コントロール回路20からゲートドライバ40に送られるアウトプットイネーブル信号の波形を公知の手法を用いて制御すれば良い。
 このように、本実施形態に係る駆動方法において、特性検出ステップS108は、A個(Aは2以上の整数)の水平走査期間に亘って実行され、特性検出ステップS108の期間内では、対象行における走査線への走査信号の供給がホールドされ、特性検出ステップS108の実行後に、対象行にデータ信号を書き込む書き込みステップS110を含んでいる。
 検出準備期間Taには、走査線G1(i)はアクティブな状態とされ、モニタ制御線G2(i)は非アクティブな状態で維持される。これにより、トランジスタT1はオン状態となり、トランジスタT3はオフ状態で維持される。また、この期間には、データ線S(j)には電位Vmgが与えられる。この電位Vmgに基づく書き込みによってコンデンサCstが充電され、トランジスタT2がオン状態となる。以上より、検出準備期間Taには、図8で符号72で示す矢印のように、トランジスタT2を介して有機EL素子OLEDに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機EL素子OLEDが発光する。但し、有機EL素子OLEDが発光するのは極めて短い時間である。
 TFT特性検出期間Tbには、走査線G1(i)は非アクティブな状態とされ、モニタ制御線G2(i)はアクティブな状態とされる。これにより、トランジスタT1はオフ状態となり、トランジスタT3はオン状態となる。また、この期間にはデータ線S(j)に電位Vm_TFTが与えられる。なお、後述するOLED特性検出期間Tcには、データ線S(j)に電位Vm_oledが与えられる。また、上述したように、検出準備期間Taに、電位Vmgに基づく書き込みが行われている。 
 ここで、TFT用オフセットメモリ51aに格納されているオフセット値に基づいて求められるトランジスタT2の閾値電圧をVth(T2)とすると、次式(1),(2)が成立するように、電位Vmgの値,電位Vm_TFTの値,および電位Vm_oledの値が設定されている。
 Vm_TFT+Vth(T2)<Vmg …(1)
 Vmg<Vm_oled+Vth(T2) …(2)
また、OLED用オフセットメモリ51bに格納されているオフセット値に基づいて求められる有機EL素子OLEDの発光閾値電圧をVth(oled)とすると、次式(3)が成立するように電位Vm_TFTの値が設定されている。
 Vm_TFT<ELVSS+Vth(oled) …(3)
さらに、有機EL素子OLEDの降伏電圧をVbr(oled)とすると、次式(4)が成立するように電位Vm_TFTの値が設定されている。
 Vm_TFT>ELVSS-Vbr(oled) …(4)
 以上のように、検出準備期間Taに上式(1),(2)を満たす電位Vmgに基づく書き込みが行われた後、TFT特性検出期間Tbには上式(1),(3),および(4)を満たす電位Vm_TFTがデータ線S(j)に与えられる。上式(1)より、TFT特性検出期間Tbには、トランジスタT2はオン状態となる。また、上式(3),(4)より、TFT特性検出期間Tbには、有機EL素子OLEDに電流は流れない。
 以上より、TFT特性検出期間Tbには、図9で符号73で示す矢印のように、トランジスタT2を流れる電流が、トランジスタT3を介してデータ線S(j)に出力される。これにより、データ線S(j)に出力された電流(シンク電流)が、出力/電流モニタ回路330によって測定される。以上のようにして、トランジスタT2のゲート-ソース間の電圧を所定の大きさ(Vmg-Vm_TFT)にした状態で当該トランジスタT2のドレイン-ソース間を流れる電流の大きさが測定され、TFT特性が検出される。
 OLED特性検出期間Tcには、走査線G1(i)は非アクティブな状態で維持され、モニタ制御線G2(i)はアクティブな状態で維持される。このため、この期間には、トランジスタT1はオフ状態で維持され、トランジスタT3はオン状態で維持される。また、上述したように、この期間には、データ線S(j)には電位Vm_oledが与えられる。
 ここで、上式(2)および次式(5)が成立するように電位Vm_oledの値が設定されている。
 ELVSS+Vth(oled)<Vm_oled …(5)
また、トランジスタT2の降伏電圧をVbr(T2)とすると、次式(6)が成立するように電位Vm_oledの値が設定されている。
 Vm_oled<Vmg+Vbr(T2) …(6)
 以上のように、OLED特性検出期間Tcには、上式(2),(5),および(6)を満たす電位Vm_oledがデータ線S(j)に与えられる。上式(2),(6)より、OLED特性検出期間Tcには、トランジスタT2はオフ状態となる。また、上式(5)より、OLED特性検出期間Tcには、有機EL素子OLEDに電流が流れる。
 以上より、OLED特性検出期間Tcには、図10で符号74で示す矢印のように、データ線S(j)からトランジスタT3を介して有機EL素子OLEDに電流が流れ、有機EL素子OLEDが発光する。この状態において、データ線S(j)に流れている電流が出力/電流モニタ回路330によって測定される。以上のようにして、有機EL素子OLEDのアノード(陽極)-カソード(陰極)間の電圧を所定の大きさ(Vm_oled-ELVSS)にした状態で当該有機EL素子OLEDを流れる電流の大きさが測定され、OLED特性が検出される。
 なお、電位Vmgの値,電位Vm_TFTの値,および電位Vm_oledの値については、上式(1)~(6)の他、採用されている出力/電流モニタ回路330での電流の測定可能範囲なども考慮して決定される。 
 ここで、出力/電流モニタ回路330内のスイッチ333のオン/オフ状態の変化について説明する。スイッチ333がオフ状態からオン状態に切り替えられると、コンデンサ332に蓄積された電荷が放電される。その後、スイッチ333がオン状態からオフ状態に切り替えられると、コンデンサ332への充電が開始される。そして、出力/電流モニタ回路330が積分回路として動作する。なお、スイッチ333は、データ線Sに流れている電流を測定しようとする期間、オフ状態で維持される。具体的には、まず、TFT特性検出期間Tbに、スイッチ333をオン状態にしてデータ線Sに電位Vm_TFTを与えた後、スイッチ333をオフ状態にしてデータ線Sに流れている電流を測定する。次に、OLED特性検出期間Tcに、スイッチ333をオン状態にしてデータ線Sに電位Vm_oledを与えた後、スイッチ333をオフ状態にしてデータ線Sに流れている電流を測定する。
 ところで、本実施形態においては、TFT特性検出期間Tbには2種類の電位(Vm_TFT_1およびVm_TFT_2)に基づいてTFT特性の検出が行われる。具体的には、スイッチ333のオン/オフ状態を切り替えるための制御クロック信号Sclkおよびデータ線S(j)に与える電位(Vm_TFT_1およびVm_TFT_2)をTFT特性検出期間Tb中に図11に示すように制御することによって、期間Tb1には電位Vm_TFT_1に基づいてTFT特性が検出され、期間Tb2には電位Vm_TFT_2に基づいてTFT特性が検出される。同様に、OLED特性検出期間Tcにおいても、2種類の電位に基づいてOLED特性が検出される。
 トランジスタT2の閾値電圧をVthとし、トランジスタT2のゲインをβとし、トランジスタT2のゲート-ソース間電圧をVgsとすると、トランジスタT2が飽和領域で動作するときトランジスタT2のドレイン-ソース間を流れる電流I(T2)は次式(7)で表される。
 I(T2)=(β/2)×(Vgs-Vth)2  …(7)
 ここで、トランジスタT2のゲインβは次式(8)で表される。
 β=μ×(W/L)×Cox …(8)
 上式(8)において、μ、W、L、およびCoxは、それぞれ、トランジスタT2の移動度、ゲート幅、ゲート長、および単位面積あたりのゲート絶縁膜容量を表している。 
 上式(8)に関し、μ(移動度)はトランジスタT2の劣化の程度に応じて変化する。従って、β(ゲイン)はトランジスタT2の劣化の程度に応じて変化する。また、上式(7)に関し、βに加えてVth(閾値電圧)もトランジスタT2の劣化の程度に応じて変化する。上述したように本実施形態においてはTFT特性検出期間Tbには2種類の電位に基づいて電流測定が行われるので、それらの結果を上式(7)に代入することによって得られる2つの式に基づく連立方程式を解くことによって、TFT特性の検出が行われた時点におけるトランジスタT2の閾値電圧とゲインを求めることができる。なお、上式(8)から把握されるようにβ(ゲイン)とμ(移動度)とは比例関係にあるので、ゲインを求めることは移動度を求めることに相当する。
 発光準備期間Tdには、走査線G1(i)はアクティブな状態とされ、モニタ制御線G2(i)は非アクティブな状態とされる。これにより、トランジスタT1はオン状態となり、トランジスタT3はオフ状態となる。また、この期間には、データ線S(j)には目標輝度に応じたデータ電位D(i,j)が与えられる。このデータ電位D(i,j)に基づく書き込みによってコンデンサCstが充電され、トランジスタT2がオン状態となる。以上より、発光準備期間Tdには、図12で符号75で示す矢印のように、トランジスタT2を介して有機EL素子OLEDに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機EL素子OLEDが発光する。
 発光期間TLには、走査線G1(i)は非アクティブな状態とされ、モニタ制御線G2(i)は非アクティブな状態で維持される。これにより、トランジスタT1はオフ状態となり、トランジスタT3はオフ状態で維持される。トランジスタT1はオフ状態となるが、発光準備期間Td中に目標輝度に応じたデータ電位D(i,j)に基づく書き込みによってコンデンサCstが充電されていることから、トランジスタT2はオン状態で維持される。従って、発光期間TLには、図13で符号76で示す矢印のように、トランジスタT2を介して有機EL素子OLEDに駆動電流が供給される。これにより、駆動電流に応じた輝度で有機EL素子OLEDが発光する。すなわち、発光期間TLには、目標輝度に応じて有機EL素子OLEDが発光する。 
 本実施形態においては、以上のようにして、各フレームにつき1つの行についての特性検出判断処理が行われ、特性検出処理を実行すべきと判断された対象行において、TFT特性およびOLED特性の検出が行われる。これにより、nフレーム期間をかけて、n行分の特性検出判断処理が行われる。
 なお、TFT特性およびOLED特性を検出する手法については、上述の手法には限定されない。例えば、上述した回路構成とは異なる回路構成を採用することもできるし、上述したシーケンスとは異なるシーケンスで各回路素子の特性を検出するようにしても良い。
 <3.3 補正データの更新および映像信号の補正>
 TFT特性およびOLED特性が検出されると、検出結果に基づいて、補正データ記憶部50に記憶されている補正データが更新される。詳しくは、TFT特性検出期間Tbに上述のようにしてトランジスタT2の閾値電圧およびトランジスタT2の移動度に相当するゲイン値が求められるので、その求められた閾値電圧に相当するオフセット値が新たなオフセット値としてTFT用オフセットメモリ51aに格納されるとともに、その求められたゲイン値が新たなゲイン値としてTFT用ゲインメモリ52aに格納される。また、OLED特性検出期間Tcには有機EL素子OLEDの閾値電圧および有機EL素子OLEDの劣化補正係数が求められるので、その求められた閾値電圧に相当するオフセット値が新たなオフセット値としてOLED用オフセットメモリ51bに格納されるとともに、その求められた劣化補正係数が新たな劣化補正係数としてOLED用ゲインメモリ52bに格納される。なお、本実施形態においては、各フレームに1つの行についてのTFT特性およびOLED特性の検出が行われるので、1フレーム期間につき、TFT用オフセットメモリ51a内のm個のオフセット値,TFT用ゲインメモリ52a内のm個のゲイン値,OLED用オフセットメモリ51b内のm個のオフセット値,およびOLED用ゲインメモリ52b内のm個の劣化補正係数の更新が行われる。 
 コントロール回路20は、回路素子の劣化が補償されるよう、補正データ記憶部50に記憶されている補正データを用いて映像信号の補正を行う。なお、本実施形態においては、トランジスタT2(駆動トランジスタ)および有機EL素子OLEDの閾値シフト(初期時点からの閾値電圧の変化)の大きさに応じて、ローレベル電源電圧ELVSSの値が初期時点における値よりも低い値に設定する構成としてもよい。ここでは、初期時点におけるローレベル電源電圧ELVSSの値と映像信号の補正が行われる時点におけるローレベル電源電圧ELVSSの値との差をΔVで表す。
 映像信号のガンマ補正後の電圧をVcとし、TFT用ゲインメモリ52aに格納されているゲイン値をB1とし、OLED用ゲインメモリ52bに格納されている劣化補正係数をB2とし、TFT用オフセットメモリ51aに格納されているオフセット値をVt1とし、OLED用オフセットメモリ51bに格納されているオフセット値をVt2とすると、補正後の電圧Vdataは次式(9)で求められる。
 Vdata=Vc・B1・B2+Vt1+Vt2-ΔV …(9)
 上式(9)で求められた電圧Vdataを表すデジタル信号が、データ信号DAとしてコントロール回路20からソースドライバ30に送られる。なお、画素回路11内の寄生容量に起因するデータ電位の減衰が補償されるよう、次式(10)によって補正後の電圧Vdataを求めるようにしても良い。
 Vdata=Z(Vc・B1・B2+Vt1+Vt2-ΔV) …(10)
ここで、Zは、データ電位の減衰を補償するための係数である。
 〔実施形態2〕
 以下では、本発明の第2の実施形態について説明する。
 本実施形態に係る駆動方法及び表示装置の概要は、実施形態1において説明したものと同様であるため、繰り返しの説明は省略し、以下では、実施形態1とは異なる点を中心に説明する。また、各部材、及び各ステップについて、すでに説明した部材及びステップと同じ部材及びステップについては同じ符号を付し、その説明を適宜省略する。
 (特性検出ステップ)
 実施形態1では、図5及び図11を用いて説明したように、コントロール回路20が、対象行を1回選択した後、特性検出処理を実行すべきと判定した場合に、対象行の1水平走査期間において、同一のデータ線Sに特性検出用の2つの異なる電位を供給することによって、それぞれの電位に対してTFT特性を検出し、同一のデータ線Sに特性検出用の更なる2つの異なる電位を供給することによって、それぞれの電位に対してOLED特性を検出する例について説明した。しかしながら、これは本明細書に記載の実施形態を限定するものではない。
 本実施形態では、コントロール回路20が、対象行を1回選択した後、特性検出判断処理において特性検出処理を実行すべきと判定した場合に、対象行の1水平走査期間において、データ線Sに特性検出用の1つの電位を供給することによって、TFT特性及びOLED特性の何れか一方を検出する構成について説明する。
 図14及び図15は、対象行(i)に対して、本実施形態に係る特性検出処理を行う場合の各信号のタイミングを説明するためにタイミングチャートである。
 図14に示す例では、特性検出処理として、1つの電位に基づくTFT特性検出のみを対象としている。図14に示すように、モニタ行(対象行(i))についての1水平走査期間THmは、検出準備期間Taと、TFT特性検出期間Tbと、発光準備期間Tdとによって構成されている。
 図15に示す例では、特性検出処理として、1つの電位に基づくOLED特性検出のみを対象としている。図15に示すように、モニタ行(対象行(i))についての1水平走査期間THmは、検出準備期間Taと、OLED特性検出期間Tcと、発光準備期間Tdとによって構成されている。
 (特性検出判断処理)
 本実施形態に係る特性検出判断処理は、実施形態1と同様に行ってもよいし、以下のように行ってもよい。すなわち、本実施形態に係る特性検出判断処理では、OLEDの特性を示すモニタデータを検出するOLED特性検出ステップをスキップの対象とし、TFTの特性を示すモニタデータを検出するTFT特性検出ステップをスキップの対象としないという構成としてもよい。
 TFTの特性検出では、実施形態1において図9を参照して説明したように、OLEDは発光しない。このため、TFT特性検出は、ユーザに違和感を与えることがない。一方で、OLEDの特性検出では、OLEDが発光するのでユーザに違和感を与える可能性がある。
 上記の構成によれば、OLED特性検出をスキップの対象とし、TFT特性検出をスキップの対象としないので検査による発光に伴うユーザへの違和感を低減することができる。
 (対象行設定処理例1)
 図16は、本実施形態に係るコントロール回路20による対象行の設定処理例を示す模式図である。本実施形態に係るコントロール回路20は、一例として、図16の(a)に示すように、nフレームにおいて、8行目の画素へのデータ電位の書き込みを行い、9行目を対象行として本実施形態に係る特性検出判断処理(図において「モニタリング」)を行ったうえで、9行目の書き込みを再開する。そのうえで、n+1フレームにおいて、9行目の画素へのデータ電位の書き込みを行い、10行目を対象行としてモニタリングを行ったうえで、10行目の書き込みを再開する。
 このように、本実施形態に係るコントロール回路20は、対象行を順次選択する構成とすることができる。これは、図4のステップS102に関連して説明した内容と同様である。
 また、他の例として、本実施形態に係るコントロール回路20は、図16の(b)に示すように、nフレームにおいて、8行目の画素へのデータ電位の書き込みを行い、9行目を対象行として本実施形態に係る特性検出判断処理を行ったうえで、9行目の書き込みを再開する。そのうえで、n+1フレームにおいて、15行目の画素へのデータ電位の書き込みを行い、16行目を対象行としてモニタリングを行ったうえで、16行目の書き込みを再開する。
 このように、本実施形態に係るコントロール回路20は、図4のステップS102において、対象行をランダムに選択する構成としてもよい。
 図17は、本実施形態に係るコントロール回路20による対象行の設定処理の別例を示す模式図である。
 本実施形態では、データ線Sに供給する電位を変化させつつ、所定の数の複数フレームに亘って、対象行と同じ行に対して、検出判断処理ステップを実行してもよい。例えば、図17に示すように、本実施形態に係るコントロール回路20は、n+1フレームからn+4フレームに亘って、同一行(図17の例では9行目)を対象行に設定しつつ、検出判断処理ステップを実行し、データ線Sに供給する電位を変更することによって、
1回目のTFT特性検出(図における「TFT測定HIGH(1)」)
2回目のTFT特性検出(図における「TFT測定LOW(2)」)
1回目のOLED特性検出(図における「OLED測定HIGH(3)」)
2回目のOLED特性検出(図における「OLED測定LOW(4)」)
を行う構成としてもよい。
 また、本実施形態に係るコントロール回路20は、ランダムな対象行設定を行い、上記4回の特性検出に引き続き、n+5フレームにおいて、例えば図17に示すように16行目を対象行に設定し、1回目のTFT特性検出以降の検出を行う構成としてもおい。
 また、本実施形態に係るコントロール回路20は、順次に対象行の設定を行い、上記4回の特性検出に引き続き、n+5フレームにおいて、図示はしないが10行目を対象行に設定し、1回目のTFT特性検出以降の検出を行う構成としてもよい。
 (対象行設定処理例2)
 本実施形態に係るコントロール回路20は、対象行決定ステップ及び特性検出判断処理を、以下のように行ってもよい。
 すなわち、コントロール回路20は、以下のような第1~第4の処理を順次行うことによって、連続した一連のフレーム群ごとに、異なる電位をデータ線Sに供給して特性検出処理又は特性検出判断処理を行う構成としてもよい。
 (第1の処理)
 コントロール回路20は、表示装置1の備える行数分の連続したフレームに対して、1行ずつずらしながら1フレームにつき1つの対象行を設定し、前記対象行に対して、データ線Sに第1の電位を供給することによって特性検出判断処理を実行する。
 (第2の処理)
 第1の処理の後、コントロール回路20は、前記行数分の連続したフレームに対して、1行ずつずらしながら1フレームにつき1つの対象行を設定し、前記対象行に対して、データ線Sに第2の電位を供給することによって特性検出判断処理を実行する。
 (第3の処理)
 第2の処理の後、コントロール回路20は、前記行数分の連続したフレームに対して、1行ずつずらしながら1フレームにつき1つの対象行を設定し、前記対象行に対して、データ線Sに第3の電位を供給することによって特性検出判断処理を実行する。
 (第4の処理)
 第3の処理の後、コントロール回路20は、前記行数分の連続したフレームに対して、1行ずつずらしながら1フレームにつき1つの対象行を設定し、前記対象行に対して、データ線Sに第4の電位を供給することによって特性検出判断処理を実行する。
 ここで、第1及び第2の処理としては、より具体的に、それぞれ、第1及び第2の電位に基づくOLED特性検出を行い、第3及び第4の処理としては、より具体的に、それぞれ、第3及び第4の電位に基づくTFT特性検出を行う構成が挙げられる。
 なお、本例のように第1~第4の処理において、特性検出ステップがスキップされた行が存在する場合、第1~第4の処理完了後に、当該スキップされた行に対する特性検出判断処理を再度実行する構成としてもよい。このような構成とすれば、特性検出ステップがスキップされた行に対して集中的に特性検出処理を実行することができる。
 (対象行設定処理例3)
 図18は、本実施形態に係るコントロール回路20による対象行の設定処理の他の例を示すフローチャートである。実施形態1において図4に示した対象行決定ステップS102は、本例では、図18に示す各ステップを含む。
 (ステップS102-11)
 本ステップでは、コントロール回路20は、前回設定した対象行(i)について、特性検出ステップをスキップしたか否かを判断する。前回設定した対象行(i)について、特性検出ステップをスキップした場合には、ステップS102-12に進み、そうでない場合には、ステップS102-13に進む。
 (ステップS102-12)
 前回設定した対象行(i)について特性検出ステップをスキップしたとステップS102-11において判断した場合、本ステップにおいて、前回と同じ対象行(i)を、今回の対象行に決定する。
 このように、本例では、検出判断処理において、対象行の特性検出ステップをスキップした場合、次回の対象行決定ステップにおいて、前記対象行を再度対象行に設定する。
 (ステップS102-13)
 一方で、前回設定した対象行(i)について特性検出ステップをスキップしていないとステップS102-11において判断した場合、本ステップにおいて、前回とは異なる対象行(例えば対象行(i+1))を、今回の対象行に決定する。なお、本ステップにおける対象行の設定は、前回の対象行を除く各行の何れかを対象行としてランダムに設定することによって行う構成としてもよい。
 (対象行設定処理例4)
 図19は、本実施形態に係るコントロール回路20による対象行の設定処理の他の例を示す模式図である。実施形態1において図4に示した対象行決定ステップS102は、本例では、図19に示す各ステップを含む。
 (ステップS102-21)
 本ステップでは、コントロール回路20は、前回以前に設定した対象行(i)について、特性検出ステップを所定の回数以上スキップしたか否かを判断する。所定の回数以上スキップした場合には、ステップS102-22に進み、そうでない場合にはステップS102-23に進む。
 なお、所定の回数の具体例は本実施形態を限定するものではないが、例えば、5回~10回程度とすることができる。
 (ステップS102-22)
 前回以前に設定した対象行(i)について、特性検出ステップを所定の回数以上スキップしたと、ステップS102-21にて判断した場合、コントロール回路20は、対象行(i+1)を今回の対象行に決定する。
 このように、本例では、検出判断ステップにおいて、対象行の特性検出ステップを所定回数スキップした場合、次回の対象行決定ステップにおいて、前記対象行の次の行を対象行に設定する。
 上記の構成によれば、ある対象行について特性検出ステップが所定の回数スキップされた場合には、次の行を対象行とするので、特性検出ステップが特定の行で足止めされてしまい、他の行の特性検出が行われないという状況の発生を回避することができる。
 なお、本例では、検出判断ステップにおいて、対象行の特性検出ステップを所定回数スキップした場合、次回の対象行決定ステップにおいて、前記対象行とは異なる行を、対象行としてランダムに設定する構成としてもよい。
 (映像信号の補正及び変換処理)
 本実施形態では、ソースドライバ30は、式(9)又は(10)で示した補正後の電圧Vdataを、ルックアップテーブル(LUT)を参照して変換したうえで、ソース線Sに供給する。
 図20は、本実施形態に係る駆動方法に含まれる表示データ書き込みステップS110の構成を示すフローチャートである。図20に示すステップS110は、本実施形態において、図4に示したステップS110の代わりに用いられる。
 図20に示すように、本実施形態に係る表示データ書き込みステップS110は、以下のステップを含む。
 (ステップS110-1)
 本実施形態に係るコントロール回路20は、正規の表示データをLUTを参照して変換する。ここで、正規の表示データとは、補正データが存在し、対象画素に対して補正を行う場合には、当該補正後の表示データのことを指し、補正データが存在しない場合には、外部から送られてきた映像信号が示す表示データのことを指す。
 (ステップS110-2)
 本実施形態に係るソースドライバ30は、ステップS110-1における変換後の表示データを、対象画素に書き込む。
 図21は、本実施形態に係るLUTの一例を示す表である。本実施形態に係るLUTは、図21に示した「正規の表示データ」の各行と、当該各行に対応する「変換後の表示データ」の各行とを含む。
 図21の示したLUTの意味を説明するため、一例として、OLEDが特性検出中に発光する輝度レベルを、白レベル(8ビットで255階調)とし、非モニタ行についての1水平走査期間THnが、モニタ行についての1水平走査期間THmの4倍である場合を考える。
 ここで、白レベルを100%とした場合、モニタ行では
 (4H/980H) × 100 = 0.408%
分の輝度が正規の輝度に上乗せさせる。
 図21に示すLUTでは、この上乗せ分を、正規の表示データから差し引くことによって、変換後の表示データが生成されている。
 より具体的に言えば、例えば、図21の27階調に対応する表示データは、正規化輝度で表すと、0.715に対応するが、この0.715という値から、上記の上乗せ分である0.408を差し引いた0.307が変換後の輝度に対応する。そして、この変換後の輝度0.307に対応する変換後の表示データは、0.307に最も近い値である0.293に対応する18階調に対応する表示データと定まる。
 このように、本実施形態に係るLUTは、正規の表示データを入力値とし、当該正規の表示データから、特性検出ステップにおいて発光した分の輝度を差し引いて得られるデータを出力値とする対応情報である。
 そして、本実施形態に係る表示データ書き込みステップS110では、ソースドライバ30は、上記LUTを参照して、特性検出ステップにおいて発光した分の輝度を差し引いたデータ信号を対象画素に書き込む。
 これにより、特性検出を行った場合も、表示装置1に入力される映像信号により忠実な画像を表示することができる。
 一方で、図21の例では、20以下の階調では、モニタ期間以外が0階調である場合でも、特性検出処理を行えば、0.408%の輝度での発光が行われてしまい、ユーザにとって不自然な発光を呈することになる。このような事態を回避するため、本実施形態に係る特性検出判断処理では、正規の表示データの値(即ち、映像信号から対象画素に対して入力されるべきデータ信号の値)が所定の閾値(図21の例では21階調)未満である場合には、特性検出処理をスキップする。これにより、ユーザにとって不自然な発光を抑制することができる。
 ここで、上述の所定の閾値は、特性検出処理によって、対象画素がどの程度発光するのかに依存して決定される。換言すれば、上述の所定の閾値は、特性検出処理において、データ線Sに対して供給される電位に応じて決定される。例えば、OLEDが特性検出中に発光する輝度レベルがより小さければ、本実施形態に係るコントロール回路20は、それに応じて、上記所定の閾値もより小さく設定する。
 これにより、ユーザにとって不自然な発光を抑制しつつ、好適に特性検出処理を実行することができる。
 なお、前記閾値は、図4に示したステップS106における「閾値Lth」に対応する。実施形態1では単に所定の閾値であるとして説明を行ったが、本実施形態では、上述のように、閾値Lthは、特性検出処理においてデータ線Sに対して供給される電位に応じて適応的に決定される。したがって、実施形態1の「閾値Lth」を本実施形態のように適応的に設定する構成も本明細書に記載の発明に当然に含まれる。
 また、実施形態1に対して、本実施形態に記載の表示データ変換を適用する構成も本明細書に記載の発明に含まれる。
 (補正データ更新処理例1)
 本実施形態に係るコントロール回路20は、図4における補正データ更新ステップS112を例えば以下のように行う。
 まず、本実施形態に係るコントロール回路20は、同一の対象画素に対して一連の複数の特性検出処理が実行される構成の場合、当該一連の特性検出処理によって得られる各モニタデータが、全て集まるまで、各モニタデータを記憶しておく。例えば、対象画素に対して、データ線Sの電位を変化させつつTFT特性検出処理を2回、OLED特性検出処理を2回行う場合、本実施形態に係るコントロール回路20は、これら合計4回の特性検出に基づくモニタデータの取得が完了するまで、取得済のモニタデータを保持しておき、対象画素に関する全てのモニタデータを取得した後に、当該対象画素に関する補正データを算出する。そして、算出した補正データを記憶部50に供給することによって、当該対象画素に関する補正データを更新する。
 上記の構成とすることによって、補正データを好適に算出することができる。
 (補正データ更新処理例2)
 本実施形態に係るコントロール回路20は、図4における補正データ更新ステップS112、及び表示データ書き込みステップS110を、以下のように行ってもよい。
 すなわち、本実施形態に係るコントロール回路20は、TFT及びOLEDの何れか一方の素子に関して2つのモニタデータの取得が完了している状況において、他方の素子に関して1つ目のモニタデータは取得済であるが、2つ目のモニタデータの取得がスキップされた場合に、前記一方の素子に対しては、前記2つのモニタデータに基づく補償処理を適用し、前記他方の素子に対しては、前記1つ目のモニタデータよりも前に取得したモニタデータに基づく補正処理を適用する。
 換言すれば、本実施形態に係るコントロール回路20は、各対象画素につき、TFT及びOLEDの何れか一方の素子について、2つのモニタデータの取得が完了している状況において、TFT及びOLEDの他方の素子について、1つ目のモニタデータが取得済であるが、2つ目のモニタデータの取得がスキップされた場合に、次回の表示データ書き込みステップS110において、前記一方の素子に対しては、前記2つのモニタデータに基づく補正データを用いた補正後のデータ電位を書き込み、前記他方の素子に対しては、前記1つ目のモニタデータよりも前に取得したモニタデータに基づく補正データを用いた補正後のデータ電位を書き込む。
 例えば、対象画素に対してOLED特性検出のモニタデータが2つ取得済であれば、コントロール回路20は、対象画素に対して、当該2つのモニタデータに基づく補正データを算出し、次回の表示データ書き込みステップにおいて、当該補正データを用いた補正後のデータ電位を書き込む。一方で、対象画素に対してOLED特性検出のモニタデータが1つのみ取得済であって、かつ、2つ目のモニタデータを取得するための特性検出ステップS108がスキップされた場合に、コントロール回路20は、対象画素に対して、新たな補正データの算出、及び補正データの更新処理を行わず、次回の表示データ書き込みステップにおいても、前回以前に取得されたモニタデータに基づく補正データを用いた補正後のデータ電位を書き込む。
 上記の構成とすることによって、特性検出判断処理において、特性検出ステップがスキップされた場合にも、当該特性検出スキップよりも前に取得したモニタデータを用いて、データ電位を好適に補正することができる。
 〔ソフトウェアによる実現例〕
 表示装置1の制御ブロック(特にコントロール回路20)は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、ソフトウェアによって実現してもよい。
 後者の場合、表示装置1は、各機能を実現するソフトウェアであるプログラムの命令を実行するコンピュータを備えている。このコンピュータは、例えば少なくとも1つのプロセッサ(制御装置)を備えていると共に、上記プログラムを記憶したコンピュータ読み取り可能な少なくとも1つの記録媒体を備えている。そして、上記コンピュータにおいて、上記プロセッサが上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記プロセッサとしては、例えばCPU(Central Processing Unit)を用いることができる。上記記録媒体としては、「一時的でない有形の媒体」、例えば、ROM(Read Only Memory)等の他、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムを展開するRAM(Random Access Memory)などをさらに備えていてもよい。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体(通信ネットワークや放送波等)を介して上記コンピュータに供給されてもよい。なお、本発明の一態様は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。
 〔まとめ〕
 本発明の態様1に係る駆動方法は、電流によって輝度が制御される電気光学素子、及び前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むn×m個(nおよびmは2以上の整数)の画素回路を備えるn行×m列の画素マトリクスを有する表示装置の駆動方法であって、前記表示装置は、前記行毎に設けられた走査線と、前記行毎に設けられたモニタ線と、前記列毎に設けられたデータ線とを備えており、当該駆動方法は、前記駆動トランジスタおよび前記電気光学素子の少なくとも一方の特性を検出する対象画素が属する対象行を決定する対象行決定ステップと、前記対象行における画素の代表輝度を算出する輝度算出ステップと、前記代表輝度が閾値以上である場合に、前記対象行に属する画素における駆動トランジスタおよび電気光学素子の少なくとも一方の特性を示すモニタデータを検出する特性検出ステップを実行し、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする検出判断ステップとを含んでいる方法である。
 上記の構成によれば、検査によるOLEDの発光が視認されづらいという効果を奏する。
 本発明の態様2に係る駆動方法は、上記の態様1において、前記特性検出ステップでは、前記データ線に対して所定の電位が供給され、前記特性検出ステップの実行後に、前記対象画素に対して、データ信号を書き込む書き込みステップを備え、前記書き込みステップでは、前記対象画素に対して、前記特性検出ステップにおいて発光した分の輝度を差し引いたデータ信号が供給される方法としてもよい。
 上記の構成によれば、特性検出を行った場合も、表示装置1に入力される映像信号により忠実な画像を表示することができる。
 本発明の態様3に係る駆動方法は、上記の態様1又は2において、前記輝度算出ステップでは、映像信号から前記対象行における画素に対して入力すべきデータ信号を参照して、前記代表輝度を決定し、前記検出判断ステップでは、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする構成としてもよい。
 上記の構成によれば、ユーザにとって不自然な発光を抑制しつつ、好適に特性検出処理を実行することができる。
 本発明の態様4に係る駆動方法は、上記の態様1から3の何れか1項において、前記閾値は、前記特性検出ステップにおいて、前記データ線に供給される電位に応じて定められている構成としてもよい。
 上記の構成によれば、ユーザにとって不自然な発光を抑制しつつ、好適に特性検出処理を実行することができる。
 本発明の態様5に係る駆動方法は、上記の態様1から4の何れか1項において、前記特性検出ステップは、A個(Aは2以上の整数)の水平走査期間に亘って実行され、前記特性検出ステップの期間内では、対象行における走査線への走査信号の供給がホールドされ、前記特性検出ステップの実行後に、前記対象行にデータ信号を書き込む書き込みステップを含んでいる方法としてもよい。
 本発明の態様6に係る駆動方法は、上記の態様1から5の何れか1項において、前記検出判断ステップでは、前記電気光学素子の特性を示すモニタデータを検出する特性検出ステップをスキップの対象とし、前記駆動トランジスタの特性を示すモニタデータを検出する特性検出ステップをスキップの対象としない構成としてもよい。
 上記の構成によれば、OLED特性検出をスキップの対象とし、TFT特性検出をスキップの対象としないので検査による発光に伴うユーザへの違和感を低減することができる。
 本発明の態様7に係る駆動方法は、上記の態様1から6の何れか1項において、前記対象行決定ステップでは、前記対象行は、順次選択される方法としてもよい。
 本発明の態様8に係る駆動方法は、上記の態様7において、前記検出判断ステップにおいて、前記対象行の特性検出ステップをスキップした場合、次回の決定ステップにおいて、前記対象行を再度対象行に設定する方法としてもよい。
 本発明の態様9に係る駆動方法は、上記の態様8において、前記検出判断ステップにおいて、前記対象行の特性検出ステップを所定回数スキップした場合、次回の決定ステップにおいて、前記対象行の次の行を対象行に設定する方法としてもよい。
 上記の構成によれば、特性検出ステップが特定の行で足止めされてしまい、他の行の特性検出が行われないという状況の発生を回避することができる。
 本発明の態様10に係る駆動方法は、上記の態様1から9の何れか1項において、前記データ線に供給する電位を変化させつつ、所定の数の複数フレームに亘って、前記対象行と同じ行に対して、前記検出判断ステップを実行する方法としてもよい。
 本発明の態様11に係る駆動方法は、上記の態様1から9の何れか1項において、前記表示装置の備える行数分の連続したフレームに対して、1行ずつずらしながら1フレームにつき1つの対象行を設定し、前記対象行に対して、前記データ線に対して第1の電位を供給することによって前記検出判断ステップを実行するという第1の処理を行い、前記第1の処理の終了後、前記行数分の連続したフレームに対して、1行ずつずらしながら1フレームにつき1つの対象行を設定し、前記対象行に対して、前記データ線に対して第2の電位を供給することによって前記検出判断ステップを実行するという第2の処理を行う方法としてもよい。
 本発明の態様12に係る駆動方法は、上記の態様1から11の何れか1項において、各対象画素につき、前記駆動トランジスタに関する2つのモニタデータの取得、及び、前記電気光学素子に関する2つのモニタデータの取得が完了するまで、取得済のモニタデータを保持しておく方法としてもよい。
 上記の構成によれば、補正データを好適に算出することができる。
 本発明の態様13に係る駆動方法は、上記の態様1から11の何れか1項において、各対象画素につき、前記駆動トランジスタ及び前記電気光学素子の何れか一方の素子に関して2つのモニタデータの取得が完了している状況において、他方の素子に関して1つ目のモニタデータは取得済であるが、2つ目のモニタデータの取得がスキップされた場合に、前記一方の素子に対しては、前記2つのモニタデータに基づく補償処理を適用し、前記他方の素子に対しては、前記1つ目のモニタデータよりも前に取得したモニタデータに基づく補正処理を適用する方法としてもよい。
 上記の構成によれば、モニタデータの取得がスキップされた場合にも、以前に取得したモニタデータを用いて、データ電位を好適に補正することができる。
 本発明の態様14に係る駆動方法は、上記の態様1から13の何れか1項において、前記検出判断ステップでは、前記代表輝度を、前記対象行に属する各色の画素の色毎の平均輝度を互いに組み合わせることによって算出し、算出した代表輝度を前記閾値と比較する方法としてもよい。
 本発明の態様15に係る駆動方法は、上記の態様1から13の何れか1項において、前記閾値として、画素の色毎に異なる値が設定されており、前記検出判断ステップでは、前記代表輝度を、前記対象行に属する画素の色毎に算出し、算出した代表輝度を、当該色に対応する閾値と比較する方法としてもよい。
 本発明の態様16に係る駆動方法は、上記の態様1から13の何れか1項において、前記検出判断ステップでは、前記代表輝度を、前記対象行に属する緑色の画素の平均輝度として算出し、算出した代表輝度を前記閾値と比較する方法としてもよい。
 本発明の態様17に係る表示装置は、電流によって輝度が制御される電気光学素子、及び前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むn×m個(nおよびmは2以上の整数)の画素回路を備えるn行×m列の画素マトリクスを有する表示装置であって、前記行毎に設けられた走査線と、前記行毎に設けられたモニタ線と、前記列毎に設けられたデータ線と、制御部とを備え、前記制御部は、前記駆動トランジスタおよび前記電気光学素子の少なくとも一方の特性を検出する対象画素が属する対象行を決定し、前記対象行における画素の代表輝度を算出し、前記代表輝度が閾値以上である場合に、前記対象行に属する画素における駆動トランジスタおよび電気光学素子の少なくとも一方の特性を示すモニタデータを検出する特性検出ステップを実行し、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする構成である。
 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
1 表示装置
10 表示部
11 画素回路
20 コントロール回路
30 ソースドライバ
40 ゲートドライバ
50 補正データ記憶部
G1 走査線
G2 モニタ制御線
 

Claims (17)

  1.  電流によって輝度が制御される電気光学素子、及び前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むn×m個(nおよびmは2以上の整数)の画素回路を備えるn行×m列の画素マトリクスを有する表示装置の駆動方法であって、
     前記表示装置は、
     前記行毎に設けられた走査線と、
     前記行毎に設けられたモニタ線と、
     前記列毎に設けられたデータ線とを備えており、
     当該駆動方法は、
     前記駆動トランジスタおよび前記電気光学素子の少なくとも一方の特性を検出する対象画素が属する対象行を決定する対象行決定ステップと、
     前記対象行における画素の代表輝度を算出する輝度算出ステップと、
     前記代表輝度が閾値以上である場合に、前記対象行に属する画素における駆動トランジスタおよび電気光学素子の少なくとも一方の特性を示すモニタデータを検出する特性検出ステップを実行し、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする検出判断ステップと
    を含んでいる
    ことを特徴とする駆動方法。
  2.  前記特性検出ステップでは、前記データ線に対して所定の電位が供給され、
     前記特性検出ステップの実行後に、前記対象画素に対して、データ信号を書き込む書き込みステップを備え、
     前記書き込みステップでは、前記対象画素に対して、前記特性検出ステップにおいて発光した分の輝度を差し引いたデータ信号が供給される
    ことを特徴とする請求項1に記載の駆動方法。
  3.  前記輝度算出ステップでは、映像信号から前記対象行における画素に対して入力すべきデータ信号を参照して、前記代表輝度を決定し、
     前記検出判断ステップでは、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする
    ことを特徴とする請求項1又は2に記載の駆動方法。
  4.  前記閾値は、前記特性検出ステップにおいて、前記データ線に供給される電位に応じて定められている
    ことを特徴とする請求項1から3の何れか1項に記載の駆動方法。
  5.  前記特性検出ステップは、A個(Aは2以上の整数)の水平走査期間に亘って実行され、
     前記特性検出ステップの期間内では、対象行における走査線への走査信号の供給がホールドされ、
     前記特性検出ステップの実行後に、前記対象行にデータ信号を書き込む書き込みステップを含んでいる
    ことを特徴とする請求項1から4の何れか1項に記載の駆動方法。
  6.  前記検出判断ステップでは、
     前記電気光学素子の特性を示すモニタデータを検出する特性検出ステップをスキップの対象とし、
     前記駆動トランジスタの特性を示すモニタデータを検出する特性検出ステップをスキップの対象としない
    ことを特徴とする請求項1から5の何れか1項に記載の駆動方法。
  7.  前記対象行決定ステップでは、前記対象行は、順次選択される
    ことを特徴とする請求項1から6の何れか1項に記載の駆動方法。
  8.  前記検出判断ステップにおいて、前記対象行の特性検出ステップをスキップした場合、次回の決定ステップにおいて、前記対象行を再度対象行に設定する
    ことを特徴とする請求項7に記載の駆動方法。
  9.  前記検出判断ステップにおいて、前記対象行の特性検出ステップを所定回数スキップした場合、次回の決定ステップにおいて、前記対象行の次の行を対象行に設定することを特徴とする請求項8に記載の駆動方法。
  10.  前記データ線に供給する電位を変化させつつ、所定の数の複数フレームに亘って、前記対象行と同じ行に対して、前記検出判断ステップを実行する
    ことを特徴とする請求項1から9の何れか1項に記載の駆動方法。
  11.  前記表示装置の備える行数分の連続したフレームに対して、
     1行ずつずらしながら1フレームにつき1つの対象行を設定し、前記対象行に対して、前記データ線に対して第1の電位を供給することによって前記検出判断ステップを実行する
    という第1の処理を行い、
     前記第1の処理の終了後、前記行数分の連続したフレームに対して、
     1行ずつずらしながら1フレームにつき1つの対象行を設定し、前記対象行に対して、前記データ線に対して第2の電位を供給することによって前記検出判断ステップを実行する
    という第2の処理を行う
    ことを特徴とする請求項1から9の何れか1項に記載の駆動方法。
  12.  各対象画素につき、
     前記駆動トランジスタに関する2つのモニタデータの取得、及び、前記電気光学素子に関する2つのモニタデータの取得が完了するまで、取得済のモニタデータを保持しておく
    ことを特徴とする請求項1から11の何れか1項に記載の駆動方法。
  13.  各対象画素につき、
     前記駆動トランジスタ及び前記電気光学素子の何れか一方の素子に関して2つのモニタデータの取得が完了している状況において、他方の素子に関して1つ目のモニタデータは取得済であるが、2つ目のモニタデータの取得がスキップされた場合に、
     前記一方の素子に対しては、前記2つのモニタデータに基づく補償処理を適用し、
     前記他方の素子に対しては、前記1つ目のモニタデータよりも前に取得したモニタデータに基づく補正処理を適用する
    ことを特徴とする請求項1から11の何れか1項に記載の駆動方法。
  14.  前記検出判断ステップでは、
     前記代表輝度を、前記対象行に属する各色の画素の色毎の平均輝度を互いに組み合わせることによって算出し、算出した代表輝度を前記閾値と比較する
    ことを特徴とする請求項1から13の何れか1項に記載の駆動方法。
  15.  前記閾値として、画素の色毎に異なる値が設定されており、
     前記検出判断ステップでは、
     前記代表輝度を、前記対象行に属する画素の色毎に算出し、算出した代表輝度を、当該色に対応する閾値と比較する
    ことを特徴とする請求項1から13の何れか1項に記載の駆動方法。
  16.  前記検出判断ステップでは、
     前記代表輝度を、前記対象行に属する緑色の画素の平均輝度として算出し、算出した代表輝度を前記閾値と比較する
    ことを特徴とする請求項1から13の何れか1項に記載の駆動方法。
  17.  電流によって輝度が制御される電気光学素子、及び前記電気光学素子に供給すべき電流を制御するための駆動トランジスタをそれぞれが含むn×m個(nおよびmは2以上の整数)の画素回路を備えるn行×m列の画素マトリクスを有する表示装置であって、
     前記行毎に設けられた走査線と、
     前記行毎に設けられたモニタ線と、
     前記列毎に設けられたデータ線と、
     制御部とを備え、前記制御部は、
     前記駆動トランジスタおよび前記電気光学素子の少なくとも一方の特性を検出する対象画素が属する対象行を決定し、
     前記対象行における画素の代表輝度を算出し、
     前記代表輝度が閾値以上である場合に、前記対象行に属する画素における駆動トランジスタおよび電気光学素子の少なくとも一方の特性を示すモニタデータを検出する特性検出ステップを実行し、前記代表輝度が閾値未満である場合に、前記特性検出ステップをスキップする
    ことを特徴とする表示装置。
     
PCT/JP2018/013251 2018-03-29 2018-03-29 駆動方法、及び、表示装置 WO2019186895A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/043,574 US11257430B2 (en) 2018-03-29 2018-03-29 Drive method and display device
CN201880091913.5A CN111919247B (zh) 2018-03-29 2018-03-29 驱动方法以及显示装置
PCT/JP2018/013251 WO2019186895A1 (ja) 2018-03-29 2018-03-29 駆動方法、及び、表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/013251 WO2019186895A1 (ja) 2018-03-29 2018-03-29 駆動方法、及び、表示装置

Publications (1)

Publication Number Publication Date
WO2019186895A1 true WO2019186895A1 (ja) 2019-10-03

Family

ID=68058034

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/013251 WO2019186895A1 (ja) 2018-03-29 2018-03-29 駆動方法、及び、表示装置

Country Status (3)

Country Link
US (1) US11257430B2 (ja)
CN (1) CN111919247B (ja)
WO (1) WO2019186895A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022190347A1 (ja) * 2021-03-12 2022-09-15 シャープ株式会社 タッチパネルを備えた表示装置およびその制御方法
WO2024003963A1 (ja) * 2022-06-27 2024-01-04 シャープ株式会社 表示パネルの制御装置、表示装置、および表示パネルの制御装置による制御方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220120806A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 픽셀 회로, 이를 포함하는 표시 장치 및 이의 구동 방법
US11837181B2 (en) * 2021-02-26 2023-12-05 Nichia Corporation Color balancing in display of multiple images

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000019484A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 液晶表示装置及びその駆動方法
JP2008191353A (ja) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd 表示装置及びその表示方法
JP2013054260A (ja) * 2011-09-06 2013-03-21 Canon Inc 表示装置
US20140104243A1 (en) * 2012-10-15 2014-04-17 Kapil V. Sakariya Content-Based Adaptive Refresh Schemes For Low-Power Displays
WO2014141958A1 (ja) * 2013-03-14 2014-09-18 シャープ株式会社 表示装置およびその駆動方法
WO2014208458A1 (ja) * 2013-06-27 2014-12-31 シャープ株式会社 表示装置およびその駆動方法
WO2015016196A1 (ja) * 2013-07-30 2015-02-05 シャープ株式会社 表示装置およびその駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4235045B2 (ja) * 2003-06-24 2009-03-04 株式会社 日立ディスプレイズ 表示装置の駆動方法
JP2005107059A (ja) 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 表示装置
WO2005055183A1 (ja) * 2003-12-02 2005-06-16 Toshiba Matsushita Display Technology Co., Ltd. 自己発光型表示装置の駆動方法、自己発光型表示装置の表示制御装置、自己発光型表示装置の電流出力型駆動回路
US10012678B2 (en) * 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
JP2011095720A (ja) * 2009-09-30 2011-05-12 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN106910464B (zh) * 2011-05-27 2020-04-24 伊格尼斯创新公司 补偿显示器阵列中像素的系统和驱动发光器件的像素电路
KR102016391B1 (ko) * 2012-12-03 2019-08-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법
CN105144274B (zh) * 2013-04-23 2017-07-11 夏普株式会社 显示装置及其驱动电流检测方法
US9842545B2 (en) * 2013-12-20 2017-12-12 Sharp Kabushiki Kaisha Display device and method for driving same
JP2015156002A (ja) * 2014-02-21 2015-08-27 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置、および制御方法
WO2015151927A1 (ja) * 2014-03-31 2015-10-08 シャープ株式会社 表示装置およびその駆動方法
JP2016109911A (ja) * 2014-12-08 2016-06-20 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置、表示方法、及びプログラム
US10388217B2 (en) 2015-01-19 2019-08-20 Sharp Kabushiki Kaisha Display device and method of driving same
CN105931614B (zh) * 2016-06-28 2019-02-05 Oppo广东移动通信有限公司 控制方法、控制装置及电子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000019484A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 液晶表示装置及びその駆動方法
JP2008191353A (ja) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd 表示装置及びその表示方法
JP2013054260A (ja) * 2011-09-06 2013-03-21 Canon Inc 表示装置
US20140104243A1 (en) * 2012-10-15 2014-04-17 Kapil V. Sakariya Content-Based Adaptive Refresh Schemes For Low-Power Displays
WO2014141958A1 (ja) * 2013-03-14 2014-09-18 シャープ株式会社 表示装置およびその駆動方法
WO2014208458A1 (ja) * 2013-06-27 2014-12-31 シャープ株式会社 表示装置およびその駆動方法
WO2015016196A1 (ja) * 2013-07-30 2015-02-05 シャープ株式会社 表示装置およびその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022190347A1 (ja) * 2021-03-12 2022-09-15 シャープ株式会社 タッチパネルを備えた表示装置およびその制御方法
WO2024003963A1 (ja) * 2022-06-27 2024-01-04 シャープ株式会社 表示パネルの制御装置、表示装置、および表示パネルの制御装置による制御方法

Also Published As

Publication number Publication date
CN111919247A (zh) 2020-11-10
US20210020102A1 (en) 2021-01-21
CN111919247B (zh) 2022-05-17
US11257430B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US9881552B2 (en) Display device and method for driving same
US10304385B2 (en) Display device
JP6656265B2 (ja) 表示装置およびその駆動方法
JP6138254B2 (ja) 表示装置およびその駆動方法
US9697769B2 (en) Display device and drive method for same
JP6169191B2 (ja) 表示装置およびその駆動方法
US9837016B2 (en) Display device and drive method therefor
US9953563B2 (en) Display device and drive current detection method for same
KR101748111B1 (ko) 표시 장치 및 그 구동 방법
WO2019186895A1 (ja) 駆動方法、及び、表示装置
KR20140017738A (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18912646

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18912646

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP