JPH10319907A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH10319907A JPH10319907A JP9126591A JP12659197A JPH10319907A JP H10319907 A JPH10319907 A JP H10319907A JP 9126591 A JP9126591 A JP 9126591A JP 12659197 A JP12659197 A JP 12659197A JP H10319907 A JPH10319907 A JP H10319907A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate electrode
- oxide film
- tft
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Abstract
(57)【要約】
【課題】画像表示素子の発光輝度にばらつきの少ない、
高品質の画像表示装置を提供すること。 【解決手段】有機ＥＬ素子３と、前記有機ＥＬ素子３の
発光電流制御用のＦＥＴ２と、前記発光電流制御用のＦ
ＥＴ２のゲート電極に接続された信号保持用のキャパシ
タ４と、前記信号保持用のキャパシタ４へのデータ書込
み用ＦＥＴ１を有する画像表示装置にといて、前記デー
タ書込み用ＦＥＴ１のＳ値よりも、前記発光電流制御用
のＦＥＴ２のＳ値を大きくする。
高品質の画像表示装置を提供すること。 【解決手段】有機ＥＬ素子３と、前記有機ＥＬ素子３の
発光電流制御用のＦＥＴ２と、前記発光電流制御用のＦ
ＥＴ２のゲート電極に接続された信号保持用のキャパシ
タ４と、前記信号保持用のキャパシタ４へのデータ書込
み用ＦＥＴ１を有する画像表示装置にといて、前記デー
タ書込み用ＦＥＴ１のＳ値よりも、前記発光電流制御用
のＦＥＴ２のＳ値を大きくする。
Description
【０００１】
【発明の属する技術分野】本発明は画像表示装置に係
り、特に有機エレクトロルミネセンス（ＥＬ）ディスプ
レイ装置に好適な、高画質の画像表示装置に関する。
り、特に有機エレクトロルミネセンス（ＥＬ）ディスプ
レイ装置に好適な、高画質の画像表示装置に関する。
【０００２】
【従来の技術】近年において、有機ＥＬ素子を用いたデ
ィスプレイ装置が開発されている。有機ＥＬ素子を多数
使用した有機ＥＬディスプレイをアクティブマトリック
ス回路により駆動する場合、各ＥＬのピクセル（画素）
には、このピクセルに対して供給する電流を制御するた
めの薄膜トランジスタ（ＴＦＴ）の如きＦＥＴ（電界効
果トランジスタ）が一組ずつ接続される。
ィスプレイ装置が開発されている。有機ＥＬ素子を多数
使用した有機ＥＬディスプレイをアクティブマトリック
ス回路により駆動する場合、各ＥＬのピクセル（画素）
には、このピクセルに対して供給する電流を制御するた
めの薄膜トランジスタ（ＴＦＴ）の如きＦＥＴ（電界効
果トランジスタ）が一組ずつ接続される。
【０００３】従来のアクティブマトリックス型の有機Ｅ
Ｌディスプレイ装置の回路図の一例を図９に示す。この
有機ＥＬディスプレイ装置は、Ｘ方向信号線３０１−
１、３０１−２・・・、Ｙ方向信号線３０２−１、３０
２−２・・・、電源Ｖｄｄ線３０３−１、３０３−２・
・・、スイッチ用ＦＥＴトランジスタ３０４−１、３０
４−２・・・、電流制御用ＦＥＴトランジスタ３０５−
１、３０５−２・・・、有機ＥＬ素子３０６−１、３０
６−２・・・、キャパシタ３０７−１、３０７−２・・
・、Ｘ方向周辺駆動回路３０８、Ｙ方向周辺駆動回路３
０９等により構成される。
Ｌディスプレイ装置の回路図の一例を図９に示す。この
有機ＥＬディスプレイ装置は、Ｘ方向信号線３０１−
１、３０１−２・・・、Ｙ方向信号線３０２−１、３０
２−２・・・、電源Ｖｄｄ線３０３−１、３０３−２・
・・、スイッチ用ＦＥＴトランジスタ３０４−１、３０
４−２・・・、電流制御用ＦＥＴトランジスタ３０５−
１、３０５−２・・・、有機ＥＬ素子３０６−１、３０
６−２・・・、キャパシタ３０７−１、３０７−２・・
・、Ｘ方向周辺駆動回路３０８、Ｙ方向周辺駆動回路３
０９等により構成される。
【０００４】Ｘ方向信号線３０１、Ｙ方向信号線３０２
により画素が特定され、その画素においてスイッチ用Ｆ
ＥＴトランジスタ３０４がオンにされてその信号保持用
キャパシタ３０７に画像データが保持される。これによ
り電流制御用ＦＥＴトランジスタ３０５がオンにされ、
電源線３０３より有機ＥＬ素子３０６に画像データに応
じた電流が流れ、これが発光される。
により画素が特定され、その画素においてスイッチ用Ｆ
ＥＴトランジスタ３０４がオンにされてその信号保持用
キャパシタ３０７に画像データが保持される。これによ
り電流制御用ＦＥＴトランジスタ３０５がオンにされ、
電源線３０３より有機ＥＬ素子３０６に画像データに応
じた電流が流れ、これが発光される。
【０００５】例えばＸ方向信号線３０１−１に画像デー
タに応じた信号が出力され、Ｙ方向信号線３０２−１に
Ｙ方向走査信号が出力されると、これにより特定された
画素のスイッチ用ＦＥＴトランジスタ３０４−１がオン
になり、画像データに応じた信号により電流制御用ＦＥ
Ｔトランジスタ３０５−１が導通されて有機ＥＬ素子３
０６−１に、この画像データに応じた発光電流が流れ、
発光制御される。
タに応じた信号が出力され、Ｙ方向信号線３０２−１に
Ｙ方向走査信号が出力されると、これにより特定された
画素のスイッチ用ＦＥＴトランジスタ３０４−１がオン
になり、画像データに応じた信号により電流制御用ＦＥ
Ｔトランジスタ３０５−１が導通されて有機ＥＬ素子３
０６−１に、この画像データに応じた発光電流が流れ、
発光制御される。
【０００６】このような、一画素毎に薄膜型のＥＬ素子
と、前記ＥＬ素子の発光制御用の電流制御用ＦＥＴトラ
ンジスタと、前記電流制御用ＦＥＴトランジスタのゲー
ト電極に接続された信号保持用のキャパシタと、前記キ
ャパシタへのデータ書込み用のスイッチ用の薄膜トラン
ジスタ等を有するアクティブマトリックス型ＥＬ画像表
示装置において、ＥＬ素子の発光強度は信号保持用のキ
ャパシタに蓄積された電圧によって制御された発光電流
制御用のＦＥＴトランジスタに流れる電流で決定され
る。（A66-in 201pi Electroluminescent Display Pane
l T.p.Brody 、F.C.Luo 、et.al.、IEEE Trans.Electro
n Devices,.Vol.ED-22、No.9、Sept.1975、p739〜p749
参照）
と、前記ＥＬ素子の発光制御用の電流制御用ＦＥＴトラ
ンジスタと、前記電流制御用ＦＥＴトランジスタのゲー
ト電極に接続された信号保持用のキャパシタと、前記キ
ャパシタへのデータ書込み用のスイッチ用の薄膜トラン
ジスタ等を有するアクティブマトリックス型ＥＬ画像表
示装置において、ＥＬ素子の発光強度は信号保持用のキ
ャパシタに蓄積された電圧によって制御された発光電流
制御用のＦＥＴトランジスタに流れる電流で決定され
る。（A66-in 201pi Electroluminescent Display Pane
l T.p.Brody 、F.C.Luo 、et.al.、IEEE Trans.Electro
n Devices,.Vol.ED-22、No.9、Sept.1975、p739〜p749
参照）
【０００７】
【発明が解決しようとする課題】ところでこのような画
像表示装置では、一画素の輝度は、発光電流制御用のＦ
ＥＴトランジスタ３０５の電流供給能力と、信号保持用
のキャパシタ３０７に蓄積された電圧で決まる。しかし
ＦＥＴトランジスタ３０５の電流供給能力は素子毎にば
らつきを持ち、このばらつきが画像表示装置の画像の表
示品質を低下させている。
像表示装置では、一画素の輝度は、発光電流制御用のＦ
ＥＴトランジスタ３０５の電流供給能力と、信号保持用
のキャパシタ３０７に蓄積された電圧で決まる。しかし
ＦＥＴトランジスタ３０５の電流供給能力は素子毎にば
らつきを持ち、このばらつきが画像表示装置の画像の表
示品質を低下させている。
【０００８】ＦＥＴのゲート電極に印加するゲート電圧
ＶGSを、図１０（Ａ）に示す電圧Ｖｏ以下から徐々に高
くすると、この電圧Ｖｏを越えた付近からソース・ドレ
イン電流ＩDSが大きく流れ始める。この電流の変化にお
いて、電流値が１０倍になるのに要するゲート電圧がＳ
であり単位はＶ／decadeで表される。そしてこのＳはチ
ャネルが形成されるしきい値Ｖth近傍が最も小さくな
り、図１０（Ｂ）に示す如く、その最小の値をＦＥＴの
Ｓ値という。即ちＳ値が小さい程、ソース・ドレイン電
流ＩDSの増加度が大きいことを示している。
ＶGSを、図１０（Ａ）に示す電圧Ｖｏ以下から徐々に高
くすると、この電圧Ｖｏを越えた付近からソース・ドレ
イン電流ＩDSが大きく流れ始める。この電流の変化にお
いて、電流値が１０倍になるのに要するゲート電圧がＳ
であり単位はＶ／decadeで表される。そしてこのＳはチ
ャネルが形成されるしきい値Ｖth近傍が最も小さくな
り、図１０（Ｂ）に示す如く、その最小の値をＦＥＴの
Ｓ値という。即ちＳ値が小さい程、ソース・ドレイン電
流ＩDSの増加度が大きいことを示している。
【０００９】上記のＦＥＴのしきい値は汚染や格子欠陥
等の理由で素子毎にばらつきを持つ。このばらつきの影
響により、同じゲート電圧を印加しても素子毎に流れる
電流は異なり、この差は当然増加度が大きい（Ｓ値の小
さい）しきい値近傍でもっとも大きくあらわれる。例え
ば図１０（Ｃ）に示す如く、上部ゲート電極１００−１
と、下部ゲート電極１００−５と、上部ゲート酸化膜１
００−２と、活性層１００−３と、下部ゲート酸化膜１
００−４を具備したＴＦＴを多数製作し、これらの下部
ゲート電極をソース電位に固定して上部ゲート電極に制
御電圧Ｖｇを０〜１０Ｖ印加してそのソース・ドレイン
電流ＩDSを求めて、これらＩDSの各制御電圧毎の平均値
Ａve、標準偏差σを算出し、図１０（Ｃ）の実線に示す
如き特性曲線Ｔを得た。
等の理由で素子毎にばらつきを持つ。このばらつきの影
響により、同じゲート電圧を印加しても素子毎に流れる
電流は異なり、この差は当然増加度が大きい（Ｓ値の小
さい）しきい値近傍でもっとも大きくあらわれる。例え
ば図１０（Ｃ）に示す如く、上部ゲート電極１００−１
と、下部ゲート電極１００−５と、上部ゲート酸化膜１
００−２と、活性層１００−３と、下部ゲート酸化膜１
００−４を具備したＴＦＴを多数製作し、これらの下部
ゲート電極をソース電位に固定して上部ゲート電極に制
御電圧Ｖｇを０〜１０Ｖ印加してそのソース・ドレイン
電流ＩDSを求めて、これらＩDSの各制御電圧毎の平均値
Ａve、標準偏差σを算出し、図１０（Ｃ）の実線に示す
如き特性曲線Ｔを得た。
【００１０】また上部ゲート電極をソース電位に固定し
て、下部ゲート電極に制御電圧Ｖｇを０〜−１７Ｖ印加
してそのソース・ドレイン電流ＩDSを求めて、これらＩ
DSの各制御電圧毎の平均値Ａve、標準偏差σを算出し、
図１０（Ｃ）の点線に示す如き特性曲線Ｂを得た。
て、下部ゲート電極に制御電圧Ｖｇを０〜−１７Ｖ印加
してそのソース・ドレイン電流ＩDSを求めて、これらＩ
DSの各制御電圧毎の平均値Ａve、標準偏差σを算出し、
図１０（Ｃ）の点線に示す如き特性曲線Ｂを得た。
【００１１】これらの曲線より、同一構造のＴＦＴでも
その特性にかなりのばらつきが存在し、そのばらつきは
あるＶｇでピークを持つことがわかる。そしてこのピー
クのあらわれるＶｇの値はＳ値が得られるゲート電圧で
あり、しきい値近傍である。
その特性にかなりのばらつきが存在し、そのばらつきは
あるＶｇでピークを持つことがわかる。そしてこのピー
クのあらわれるＶｇの値はＳ値が得られるゲート電圧で
あり、しきい値近傍である。
【００１２】このような問題のため、従来のアクティブ
マトリックス型の有機ＥＬディスプレイ装置では、特に
しきい値近傍のばらつきが大きいため、薄暗い画像を表
示するときのばらつきが大きいという問題があった。
マトリックス型の有機ＥＬディスプレイ装置では、特に
しきい値近傍のばらつきが大きいため、薄暗い画像を表
示するときのばらつきが大きいという問題があった。
【００１３】したがって本発明の目的は、このようなば
らつきの影響により静的かつランダムドットな輝度むら
が生じ画質が劣化するという問題点を改善した高品質な
画像が表示できる画像表示装置を提供するものである。
らつきの影響により静的かつランダムドットな輝度むら
が生じ画質が劣化するという問題点を改善した高品質な
画像が表示できる画像表示装置を提供するものである。
【００１４】
【課題を解決するための手段】本発明を図１にもとづき
説明する。図１において、１はデータ書込み用ＦＥＴ、
２は発光電流制御用ＦＥＴ、３は有機ＥＬ素子、４は信
号保持用のキャパシタ４であり、これらで画像表示装置
の一画素を構成する。
説明する。図１において、１はデータ書込み用ＦＥＴ、
２は発光電流制御用ＦＥＴ、３は有機ＥＬ素子、４は信
号保持用のキャパシタ４であり、これらで画像表示装置
の一画素を構成する。
【００１５】そして本発明では、前記目的を達成するた
め、下記の如く構成する。 （１）有機ＥＬ素子３と、前記有機ＥＬ素子３の発光電
流制御用のＦＥＴ２と、前記発光電流制御用のＦＥＴ２
のゲート電極に接続された信号保持用のキャパシタ４
と、前記信号保持用のキャパシタ４へのデータ書込み用
ＦＥＴ１を有する画像表示装置において、前記データ書
込み用ＦＥＴ１のＳ値よりも、前記発光電流制御用のＦ
ＥＴ２のＳ値を大きくすることを特徴とする。
め、下記の如く構成する。 （１）有機ＥＬ素子３と、前記有機ＥＬ素子３の発光電
流制御用のＦＥＴ２と、前記発光電流制御用のＦＥＴ２
のゲート電極に接続された信号保持用のキャパシタ４
と、前記信号保持用のキャパシタ４へのデータ書込み用
ＦＥＴ１を有する画像表示装置において、前記データ書
込み用ＦＥＴ１のＳ値よりも、前記発光電流制御用のＦ
ＥＴ２のＳ値を大きくすることを特徴とする。
【００１６】（２）有機ＥＬ素子３と、前記有機ＥＬ素
子３の発光電流制御用のＦＥＴ２と、前記発光電流制御
用のＦＥＴ２のゲート電極に接続された信号保持用のキ
ャパシタ４と、前記信号保持用のキャパシタ４へのデー
タ書込み用ＦＥＴ１を有する画像表示装置において、前
記発光電流制御用のＦＥＴ２のゲート酸化膜が前記デー
タ書込み用のＦＥＴ１のゲート酸化膜より厚く形成され
たことを特徴とする。
子３の発光電流制御用のＦＥＴ２と、前記発光電流制御
用のＦＥＴ２のゲート電極に接続された信号保持用のキ
ャパシタ４と、前記信号保持用のキャパシタ４へのデー
タ書込み用ＦＥＴ１を有する画像表示装置において、前
記発光電流制御用のＦＥＴ２のゲート酸化膜が前記デー
タ書込み用のＦＥＴ１のゲート酸化膜より厚く形成され
たことを特徴とする。
【００１７】（３）有機ＥＬ素子と、前記有機ＥＬ素子
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が、下部ゲ
ート電極直上のゲート酸化膜よりも薄い構造のデータ書
込み用ＴＦＴ（薄膜トランジスタ）を設け、前記発光電
流制御用のＦＥＴとして、前記データ書込み用ＴＦＴと
同構造のＴＦＴを設け、かつその下部電極をゲート電極
として使用したことを特徴とする。
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が、下部ゲ
ート電極直上のゲート酸化膜よりも薄い構造のデータ書
込み用ＴＦＴ（薄膜トランジスタ）を設け、前記発光電
流制御用のＦＥＴとして、前記データ書込み用ＴＦＴと
同構造のＴＦＴを設け、かつその下部電極をゲート電極
として使用したことを特徴とする。
【００１８】（４）有機ＥＬ素子と、前記有機ＥＬ素子
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が、下部ゲ
ート電極直上のゲート酸化膜よりも薄い構造のデータ書
込み用のＴＦＴを設け、前記発光電流制御用のＦＥＴ
に、前記データ書込み用ＦＥＴと同時に形成されるＴＦ
Ｔを用い、その下部電極をゲート電極として使用するこ
とを特徴とする。
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が、下部ゲ
ート電極直上のゲート酸化膜よりも薄い構造のデータ書
込み用のＴＦＴを設け、前記発光電流制御用のＦＥＴ
に、前記データ書込み用ＦＥＴと同時に形成されるＴＦ
Ｔを用い、その下部電極をゲート電極として使用するこ
とを特徴とする。
【００１９】（５）有機ＥＬ素子と、前記有機ＥＬ素子
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲー
ト電極直上のゲート酸化膜よりも薄い構造のデータ書込
み用ＴＦＴを設けてその上部電極をゲート電極として使
用し、前記発光電流制御用のＦＥＴに、前記データ書込
み用ＴＦＴと同時に形成されるＴＦＴを用い、その下部
電極をゲート電極として使用することを特徴とする。
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲー
ト電極直上のゲート酸化膜よりも薄い構造のデータ書込
み用ＴＦＴを設けてその上部電極をゲート電極として使
用し、前記発光電流制御用のＦＥＴに、前記データ書込
み用ＴＦＴと同時に形成されるＴＦＴを用い、その下部
電極をゲート電極として使用することを特徴とする。
【００２０】（６）有機ＥＬ素子と、前記有機ＥＬ素子
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲー
ト電極直上のゲート酸化膜よりも厚い構造のデータ書込
み用ＴＦＴを設け、前記発光電流制御用のＦＥＴに、前
記データ書込み用ＴＦＴと同時に形成されるＴＦＴを用
い、その上部電極をゲート電極として使用することを特
徴とする。
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲー
ト電極直上のゲート酸化膜よりも厚い構造のデータ書込
み用ＴＦＴを設け、前記発光電流制御用のＦＥＴに、前
記データ書込み用ＴＦＴと同時に形成されるＴＦＴを用
い、その上部電極をゲート電極として使用することを特
徴とする。
【００２１】（７）有機ＥＬ素子と、前記有機ＥＬ素子
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲー
ト電極直上のゲート酸化膜よりも厚い構造を持つデータ
書込み用ＴＦＴを用い、その下部電極をゲート電極とし
て使用し、前記発光電流制御用のＦＥＴに、前記データ
書込み用ＴＦＴと同時に形成されるＴＦＴを用い、その
上部電極をゲート電極として使用することを特徴とす
る。
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記データ書込み
用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有
し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲー
ト電極直上のゲート酸化膜よりも厚い構造を持つデータ
書込み用ＴＦＴを用い、その下部電極をゲート電極とし
て使用し、前記発光電流制御用のＦＥＴに、前記データ
書込み用ＴＦＴと同時に形成されるＴＦＴを用い、その
上部電極をゲート電極として使用することを特徴とす
る。
【００２２】（８）有機ＥＬ素子と、前記有機ＥＬ素子
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記発光電流制御
用のＦＥＴのゲート酸化膜の誘電率が前記データ書込み
用のＦＥＴのゲート酸化膜の誘電率より小さく構成され
ていることを特徴とする。
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用Ｆ
ＥＴを有する画像表示装置において、前記発光電流制御
用のＦＥＴのゲート酸化膜の誘電率が前記データ書込み
用のＦＥＴのゲート酸化膜の誘電率より小さく構成され
ていることを特徴とする。
【００２３】（９）有機ＥＬ素子と、前記有機ＥＬ素子
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用の
ＦＥＴを有する画像表示装置において、前記データ書込
み用のＦＥＴとして、上部ゲート電極と下部ゲート電極
を有し、かつ上部ゲート電極直下のゲート酸化膜の誘電
率が下部ゲート電極直上のゲート酸化膜の誘電率よりも
小さい構造のＴＦＴを設けてその下部ゲート電極を制御
用電極として使用し、前記発光電流制御用のＦＥＴに、
前記データ書込み用ＴＦＴと同時に形成されるＴＦＴを
用い、その上部ゲート電極を制御用電極として使用する
ことを特徴とする。
の発光電流制御用のＦＥＴと、前記発光電流制御用のＦ
ＥＴのゲート電極に接続された信号保持用のキャパシタ
と、前記信号保持用のキャパシタへのデータ書込み用の
ＦＥＴを有する画像表示装置において、前記データ書込
み用のＦＥＴとして、上部ゲート電極と下部ゲート電極
を有し、かつ上部ゲート電極直下のゲート酸化膜の誘電
率が下部ゲート電極直上のゲート酸化膜の誘電率よりも
小さい構造のＴＦＴを設けてその下部ゲート電極を制御
用電極として使用し、前記発光電流制御用のＦＥＴに、
前記データ書込み用ＴＦＴと同時に形成されるＴＦＴを
用い、その上部ゲート電極を制御用電極として使用する
ことを特徴とする。
【００２４】（１０）有機ＥＬ素子と、前記有機ＥＬ素
子の発光電流制御用のＦＥＴと、前記発光電流制御用の
ＦＥＴのゲート電極に接続された信号保持用のキャパシ
タと、前記信号保持用のキャパシタへのデータ書込み用
のＦＥＴを有する画像表示装置において、前記データ書
込み用のＦＥＴとして、上部ゲート電極と下部ゲート電
極を有し、かつ上部ゲート電極直下のゲート酸化膜の誘
電率が下部ゲート電極直上のゲート酸化膜の誘電率より
も大きい構造のＴＦＴを設けてその上部ゲート電極を制
御用電極として使用し、前記発光電流制御用のＦＥＴ
に、前記データ書込み用ＴＦＴと同時に形成されるＴＦ
Ｔを用い、その下部ゲート電極を制御用電極として使用
することを特徴とする。
子の発光電流制御用のＦＥＴと、前記発光電流制御用の
ＦＥＴのゲート電極に接続された信号保持用のキャパシ
タと、前記信号保持用のキャパシタへのデータ書込み用
のＦＥＴを有する画像表示装置において、前記データ書
込み用のＦＥＴとして、上部ゲート電極と下部ゲート電
極を有し、かつ上部ゲート電極直下のゲート酸化膜の誘
電率が下部ゲート電極直上のゲート酸化膜の誘電率より
も大きい構造のＴＦＴを設けてその上部ゲート電極を制
御用電極として使用し、前記発光電流制御用のＦＥＴ
に、前記データ書込み用ＴＦＴと同時に形成されるＴＦ
Ｔを用い、その下部ゲート電極を制御用電極として使用
することを特徴とする。
【００２５】これにより下記の如き作用効果が奏され
る。 （１）データ書込み用のＦＥＴのＳ値よりも発光電流制
御用のＦＥＴのＳ値を大きくしたので、暗い画面を表現
しようとした場合、Ｓ値が大きいと電流のばらつきの度
合も小さくなり、輝度むらの発生を防止し画質の劣化を
抑制できる。しかしＳ値の大きなＦＥＴをデータ書込み
用に使用すると、一定のゲート電圧で流れるソース・ド
レイン電流ＩDSの値が小さいため、限られた走査時間内
に信号保持用のキャパシタに画像信号を充分に蓄積でき
なくなるので、データ書込み用のＦＥＴは発光電流制御
用のＦＥＴよりもＳ値の大きなものを使用することによ
り、品質の良好な画像表示装置を提供することができ
る。
る。 （１）データ書込み用のＦＥＴのＳ値よりも発光電流制
御用のＦＥＴのＳ値を大きくしたので、暗い画面を表現
しようとした場合、Ｓ値が大きいと電流のばらつきの度
合も小さくなり、輝度むらの発生を防止し画質の劣化を
抑制できる。しかしＳ値の大きなＦＥＴをデータ書込み
用に使用すると、一定のゲート電圧で流れるソース・ド
レイン電流ＩDSの値が小さいため、限られた走査時間内
に信号保持用のキャパシタに画像信号を充分に蓄積でき
なくなるので、データ書込み用のＦＥＴは発光電流制御
用のＦＥＴよりもＳ値の大きなものを使用することによ
り、品質の良好な画像表示装置を提供することができ
る。
【００２６】（２）発光電流制御用のＦＥＴのゲート酸
化膜をデータ書込み用のＦＥＴのゲート酸化膜よりも厚
くしたので、発光電流制御用のＦＥＴのＳ値をデータ書
込み用のＦＥＴのＳ値よりも大きくすることができ、そ
の結果品質の良好な画像表示装置を提供することができ
る。
化膜をデータ書込み用のＦＥＴのゲート酸化膜よりも厚
くしたので、発光電流制御用のＦＥＴのＳ値をデータ書
込み用のＦＥＴのＳ値よりも大きくすることができ、そ
の結果品質の良好な画像表示装置を提供することができ
る。
【００２７】（３）データ書込み用ＦＥＴとして、上部
ゲート電極と下部ゲート電極を有し、かつ上部ゲート電
極直下のゲート酸化膜が、下部ゲート電極直上のゲート
酸化膜よりも薄い構造のデータ書込み用ＴＦＴを使用
し、発光電流制御用ＦＥＴとして前記データ書込み用Ｔ
ＦＴと同構造のＴＦＴの下部電極のみをゲート電極とす
るＴＦＴを用いたので、データ書込み用ＴＦＴのゲート
酸化膜を発光電流制御用のＴＦＴのゲート酸化膜よりも
薄くすることができる。その結果、発光電流制御用のＴ
ＦＴのゲート酸化膜をデータ書込み用ＴＦＴのゲート酸
化膜よりも厚くすることができ、発光電流制御用のＴＦ
ＴのＳ値をデータ書込み用ＴＦＴのＳ値よりも大きくす
ることができ、品質の良好な画像表示装置を提供するこ
とができる。
ゲート電極と下部ゲート電極を有し、かつ上部ゲート電
極直下のゲート酸化膜が、下部ゲート電極直上のゲート
酸化膜よりも薄い構造のデータ書込み用ＴＦＴを使用
し、発光電流制御用ＦＥＴとして前記データ書込み用Ｔ
ＦＴと同構造のＴＦＴの下部電極のみをゲート電極とす
るＴＦＴを用いたので、データ書込み用ＴＦＴのゲート
酸化膜を発光電流制御用のＴＦＴのゲート酸化膜よりも
薄くすることができる。その結果、発光電流制御用のＴ
ＦＴのゲート酸化膜をデータ書込み用ＴＦＴのゲート酸
化膜よりも厚くすることができ、発光電流制御用のＴＦ
ＴのＳ値をデータ書込み用ＴＦＴのＳ値よりも大きくす
ることができ、品質の良好な画像表示装置を提供するこ
とができる。
【００２８】（４）データ書込み用ＦＥＴとして、上部
ゲート電極と下部ゲート電極を有し、かつ上部ゲート電
極直下のゲート酸化膜が、下部ゲート電極直上のゲート
酸化膜よりも薄い構造のデータ書込み用ＴＦＴを使用
し、発光電流制御用ＦＥＴとして前記データ書込み用Ｔ
ＦＴと同時に形成される同構造のＴＦＴを用い、その下
部電極をゲート電極とするＴＦＴを用いたので、データ
書込み用ゲート酸化膜を発光電流制御用のＴＦＴのゲー
ト酸化膜よりも薄くすることができる。その結果、発光
電流制御用のＴＦＴのＳ値をデータ書込み用のＴＦＴの
Ｓ値よりも大きくすることができ、品質の良好な画像表
示装置を提供することができる。しかもデータ書込み用
ＴＦＴと発光電流制御用ＴＦＴとを同時に形成するの
で、別々に形成するよりも製造コストを安くすることが
できる。
ゲート電極と下部ゲート電極を有し、かつ上部ゲート電
極直下のゲート酸化膜が、下部ゲート電極直上のゲート
酸化膜よりも薄い構造のデータ書込み用ＴＦＴを使用
し、発光電流制御用ＦＥＴとして前記データ書込み用Ｔ
ＦＴと同時に形成される同構造のＴＦＴを用い、その下
部電極をゲート電極とするＴＦＴを用いたので、データ
書込み用ゲート酸化膜を発光電流制御用のＴＦＴのゲー
ト酸化膜よりも薄くすることができる。その結果、発光
電流制御用のＴＦＴのＳ値をデータ書込み用のＴＦＴの
Ｓ値よりも大きくすることができ、品質の良好な画像表
示装置を提供することができる。しかもデータ書込み用
ＴＦＴと発光電流制御用ＴＦＴとを同時に形成するの
で、別々に形成するよりも製造コストを安くすることが
できる。
【００２９】（５）データ書込み用ＦＥＴとして、上部
電極と下部電極を有し、かつ上部ゲート電極直下のゲー
ト酸化膜が下部ゲート電極直上のゲート酸化膜よりも薄
い構造のデータ書込み用ＴＦＴを設けてその上部電極を
ゲート電極として使用し、発光電流制御用のＦＥＴとし
て前記データ書込み用ＴＦＴと同時に形成されるＴＦＴ
を用い、その下部電極をゲート電極として使用したの
で、発光電流制御用のＴＦＴのゲート酸化膜を、データ
書込み用ＴＦＴのゲート酸化膜よりも厚いものとするこ
とができ、その結果発光電流制御用のＴＦＴのＳ値をデ
ータ書込み用のＴＦＴのＳ値よりも大きくすることがで
き、品質の良好な画像表示装置を提供することができ
る。しかもデータ書込み用ＴＦＴと発光電流制御用ＴＦ
Ｔとを同時に形成するので、別々に形成するよりも製造
コストを安くすることができる。
電極と下部電極を有し、かつ上部ゲート電極直下のゲー
ト酸化膜が下部ゲート電極直上のゲート酸化膜よりも薄
い構造のデータ書込み用ＴＦＴを設けてその上部電極を
ゲート電極として使用し、発光電流制御用のＦＥＴとし
て前記データ書込み用ＴＦＴと同時に形成されるＴＦＴ
を用い、その下部電極をゲート電極として使用したの
で、発光電流制御用のＴＦＴのゲート酸化膜を、データ
書込み用ＴＦＴのゲート酸化膜よりも厚いものとするこ
とができ、その結果発光電流制御用のＴＦＴのＳ値をデ
ータ書込み用のＴＦＴのＳ値よりも大きくすることがで
き、品質の良好な画像表示装置を提供することができ
る。しかもデータ書込み用ＴＦＴと発光電流制御用ＴＦ
Ｔとを同時に形成するので、別々に形成するよりも製造
コストを安くすることができる。
【００３０】（６）データ書込み用ＦＥＴとして上部ゲ
ート電極と下部ゲート電極を有し、かつ上部ゲート電極
直下のゲート酸化膜が下部ゲート電極直上のゲート酸化
膜より厚い構造のデータ書込み用ＴＦＴを設け、その発
光電流制御用のＦＥＴとして前記データ書込み用ＴＦＴ
と同時に形成されるＴＦＴを用い、その上部電極をゲー
ト電極として使用したので、発光電流制御用のＴＦＴの
ゲート酸化膜を厚い構造のものとすることができ、その
結果発光電流制御用のＴＦＴのＳ値をデータ書込み用の
ＴＦＴのＳ値よりも大きくすることができ、品質の良好
な画像表示装置を提供することができる。しかもデータ
書込み用ＴＦＴと発光電流制御用ＴＦＴとを同時に形成
するので、別々に形成するよりも製造コストを安くする
ことができる。
ート電極と下部ゲート電極を有し、かつ上部ゲート電極
直下のゲート酸化膜が下部ゲート電極直上のゲート酸化
膜より厚い構造のデータ書込み用ＴＦＴを設け、その発
光電流制御用のＦＥＴとして前記データ書込み用ＴＦＴ
と同時に形成されるＴＦＴを用い、その上部電極をゲー
ト電極として使用したので、発光電流制御用のＴＦＴの
ゲート酸化膜を厚い構造のものとすることができ、その
結果発光電流制御用のＴＦＴのＳ値をデータ書込み用の
ＴＦＴのＳ値よりも大きくすることができ、品質の良好
な画像表示装置を提供することができる。しかもデータ
書込み用ＴＦＴと発光電流制御用ＴＦＴとを同時に形成
するので、別々に形成するよりも製造コストを安くする
ことができる。
【００３１】（７）データ書込み用ＴＦＴとして上部ゲ
ート電極と下部ゲート電極を有し、かつ上部ゲート電極
直下のゲート酸化膜が下部ゲート電極直上のゲート酸化
膜より厚い構造を持つデータ書込み用ＴＦＴを用い、そ
の下部電極をゲート電極として使用し、発光電流制御用
のＦＥＴとして、前記データ書込み用ＴＦＴと同時に形
成されるＴＦＴを用い、その上部電極をゲート電極とし
て使用したので、発光電流制御用のＴＦＴのゲート酸化
膜を厚い構造のものとすることができ、その結果発光電
流制御用のＴＦＴのＳ値をデータ書込み用ＴＦＴのＳ値
よりも大きくすることができ、品質の良好な画像表示装
置を提供することができる。しかもデータ書込み用ＴＦ
Ｔと発光電流制御用ＴＦＴとを同時に形成するので、別
々に形成するよりも製造コストを安くすることができ
る。
ート電極と下部ゲート電極を有し、かつ上部ゲート電極
直下のゲート酸化膜が下部ゲート電極直上のゲート酸化
膜より厚い構造を持つデータ書込み用ＴＦＴを用い、そ
の下部電極をゲート電極として使用し、発光電流制御用
のＦＥＴとして、前記データ書込み用ＴＦＴと同時に形
成されるＴＦＴを用い、その上部電極をゲート電極とし
て使用したので、発光電流制御用のＴＦＴのゲート酸化
膜を厚い構造のものとすることができ、その結果発光電
流制御用のＴＦＴのＳ値をデータ書込み用ＴＦＴのＳ値
よりも大きくすることができ、品質の良好な画像表示装
置を提供することができる。しかもデータ書込み用ＴＦ
Ｔと発光電流制御用ＴＦＴとを同時に形成するので、別
々に形成するよりも製造コストを安くすることができ
る。
【００３２】（８）発光電流制御用のＦＥＴのゲート酸
化膜の誘電率をデータ書込み用のＦＥＴのゲート酸化膜
の誘電率よりも小さくしたので、発光電流制御用のＦＥ
ＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大きく
することができ、その結果品質の良好な画像表示装置を
提供することができる。
化膜の誘電率をデータ書込み用のＦＥＴのゲート酸化膜
の誘電率よりも小さくしたので、発光電流制御用のＦＥ
ＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大きく
することができ、その結果品質の良好な画像表示装置を
提供することができる。
【００３３】（９）データ書込み用のＦＥＴとして、上
部ゲート電極と下部ゲート電極を有し、かつ上部ゲート
電極直下のゲート酸化膜の誘電率が下部ゲート電極直上
のゲート酸化膜の誘電率よりも小さい構造のＴＦＴを設
けてその下部ゲート電極を制御用電極として使用し、発
光電流制御用のＦＥＴに、前記データ書込み用ＴＦＴと
同時に形成されるＴＦＴを用い、その上部ゲート電極を
制御電極として使用したので、発光電流制御用のＦＥＴ
のＳ値をデータ書込み用のＦＥＴのＳ値よりも大きくす
ることができ、その結果品質の良好な画像表示装置を提
供することができる。
部ゲート電極と下部ゲート電極を有し、かつ上部ゲート
電極直下のゲート酸化膜の誘電率が下部ゲート電極直上
のゲート酸化膜の誘電率よりも小さい構造のＴＦＴを設
けてその下部ゲート電極を制御用電極として使用し、発
光電流制御用のＦＥＴに、前記データ書込み用ＴＦＴと
同時に形成されるＴＦＴを用い、その上部ゲート電極を
制御電極として使用したので、発光電流制御用のＦＥＴ
のＳ値をデータ書込み用のＦＥＴのＳ値よりも大きくす
ることができ、その結果品質の良好な画像表示装置を提
供することができる。
【００３４】（１０）データ書込み用のＦＥＴとして、
上部ゲート電極と下部ゲート電極を有し、かつ上部ゲー
ト電極直下のゲート酸化膜の誘電率が下部ゲート電極直
上のゲート酸化膜の誘電率よりも大きい構造のＴＦＴを
設けてその上部ゲート電極を制御用電極として使用し、
発光電流制御用のＦＥＴに、前記データ書込み用ＴＦＴ
と同時に形成されるＴＦＴを用い、その下部ゲート電極
を制御用電極として使用したので、発光電流制御用のＦ
ＥＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大き
くすることができその結果品質の良好な画像表示装置を
提供することができる。
上部ゲート電極と下部ゲート電極を有し、かつ上部ゲー
ト電極直下のゲート酸化膜の誘電率が下部ゲート電極直
上のゲート酸化膜の誘電率よりも大きい構造のＴＦＴを
設けてその上部ゲート電極を制御用電極として使用し、
発光電流制御用のＦＥＴに、前記データ書込み用ＴＦＴ
と同時に形成されるＴＦＴを用い、その下部ゲート電極
を制御用電極として使用したので、発光電流制御用のＦ
ＥＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大き
くすることができその結果品質の良好な画像表示装置を
提供することができる。
【００３５】
【発明の実施の形態】本発明の実施の形態を以下に説明
する。 （１）第１の実施の形態 本発明の第１の実施の形態を図２に基づき説明する。第
１の実施の形態では、発光電流制御用のＦＥＴのゲート
酸化膜をデータ書込み用のＦＥＴのゲート酸化膜より厚
くすることにより、発光電流制御用のＦＥＴのＳ値をデ
ータ書込み用のＦＥＴのＳ値よりも大きくすることがで
きる。
する。 （１）第１の実施の形態 本発明の第１の実施の形態を図２に基づき説明する。第
１の実施の形態では、発光電流制御用のＦＥＴのゲート
酸化膜をデータ書込み用のＦＥＴのゲート酸化膜より厚
くすることにより、発光電流制御用のＦＥＴのＳ値をデ
ータ書込み用のＦＥＴのＳ値よりも大きくすることがで
きる。
【００３６】図２は本発明の第１の実施の形態の画像表
示装置の１画素分を構成する回路図であり、データ書込
み用のＦＥＴ１、有機ＥＬ素子３に流れる発光電流制御
用のＦＥＴ２、画像表示装置の１画素を構成する有機Ｅ
Ｌ素子３、信号保持用のキャパシタ４等を具備してい
る。
示装置の１画素分を構成する回路図であり、データ書込
み用のＦＥＴ１、有機ＥＬ素子３に流れる発光電流制御
用のＦＥＴ２、画像表示装置の１画素を構成する有機Ｅ
Ｌ素子３、信号保持用のキャパシタ４等を具備してい
る。
【００３７】データ書込み用のＦＥＴ１は、図９に示す
従来例のスイッチ用ＦＥＴ３０４に相当するものであ
り、図１においては図示省略されたＹ方向周辺駆動回路
により走査電圧がそのソース・ドレイン回路に印加さ
れ、同じく図示省略されたＸ方向周辺駆動回路からゲー
ト電極に印加される画像データ信号によりオン状態とな
り、この画像データ信号に応じた出力信号がキャパシタ
４に保持されることになる。
従来例のスイッチ用ＦＥＴ３０４に相当するものであ
り、図１においては図示省略されたＹ方向周辺駆動回路
により走査電圧がそのソース・ドレイン回路に印加さ
れ、同じく図示省略されたＸ方向周辺駆動回路からゲー
ト電極に印加される画像データ信号によりオン状態とな
り、この画像データ信号に応じた出力信号がキャパシタ
４に保持されることになる。
【００３８】従って、発光電流制御用のＦＥＴ２はこの
キャパシタ４に保持される画像データ信号に応じた信号
によりその有機ＥＬ素子３に流れる発光電流が制御され
るので、有機ＥＬ素子３の発光輝度は、結局画像データ
信号に基づき制御される。
キャパシタ４に保持される画像データ信号に応じた信号
によりその有機ＥＬ素子３に流れる発光電流が制御され
るので、有機ＥＬ素子３の発光輝度は、結局画像データ
信号に基づき制御される。
【００３９】本発明の第１の実施の形態では、図２に示
す如く、データ書込み用のＦＥＴ１はゲート電極１−
１、ゲート酸化膜１−２、活性層１−３等で構成され
る。同じく発光電流制御用のＦＥＴ２もゲート電極２−
１、ゲート酸化膜２−２、ソース領域Ｓ及びドレイン領
域Ｄが形成される活性層２−３等で構成される。そして
発光電流制御用のＦＥＴ２のゲート酸化膜２−２の膜厚
をデータ書込み用のＦＥＴ１のゲート酸化膜２−２の膜
厚よりも厚く構成する。
す如く、データ書込み用のＦＥＴ１はゲート電極１−
１、ゲート酸化膜１−２、活性層１−３等で構成され
る。同じく発光電流制御用のＦＥＴ２もゲート電極２−
１、ゲート酸化膜２−２、ソース領域Ｓ及びドレイン領
域Ｄが形成される活性層２−３等で構成される。そして
発光電流制御用のＦＥＴ２のゲート酸化膜２−２の膜厚
をデータ書込み用のＦＥＴ１のゲート酸化膜２−２の膜
厚よりも厚く構成する。
【００４０】このように発光電流制御用のＦＥＴ２のゲ
ート酸化膜２−２を厚くすることによりゲート電圧ＶGS
を変化させてもこれにより流れるソース・ドレイン電流
ＩDSの変化は、このゲート酸化膜２−２が薄い場合より
も少なくなる。つまりゲート酸化膜の膜厚を大きくする
ことにより同じソース・ドレイン電流の変化量を得るた
めにはゲート電圧ＶGSの変化量も大きくすることが必要
となる。
ート酸化膜２−２を厚くすることによりゲート電圧ＶGS
を変化させてもこれにより流れるソース・ドレイン電流
ＩDSの変化は、このゲート酸化膜２−２が薄い場合より
も少なくなる。つまりゲート酸化膜の膜厚を大きくする
ことにより同じソース・ドレイン電流の変化量を得るた
めにはゲート電圧ＶGSの変化量も大きくすることが必要
となる。
【００４１】ところでＦＥＴの特性は汚染や格子欠陥等
の理由でデバイス毎にばらつきを持つ。このばらつきの
影響により、同じゲート電圧を印加しても素子毎に流れ
る電流は異なり、その電流のばらつきの度合はしきい値
近傍が当然大きくなる。これにより、前記の如く、暗い
画面を表現しようとした場合、この特性のばらつきによ
る影響で静的かつランダムドットな輝度むらが生じ、画
質の劣化を引き起こすことになる。
の理由でデバイス毎にばらつきを持つ。このばらつきの
影響により、同じゲート電圧を印加しても素子毎に流れ
る電流は異なり、その電流のばらつきの度合はしきい値
近傍が当然大きくなる。これにより、前記の如く、暗い
画面を表現しようとした場合、この特性のばらつきによ
る影響で静的かつランダムドットな輝度むらが生じ、画
質の劣化を引き起こすことになる。
【００４２】これを避けるためゲート電圧の変動に基づ
く電流の変化量を小さくして出力電流むらを小さくする
こと、つまりＳ値の大きいＦＥＴを形成することが必要
であることがわかる。
く電流の変化量を小さくして出力電流むらを小さくする
こと、つまりＳ値の大きいＦＥＴを形成することが必要
であることがわかる。
【００４３】ところで、Ｓ値の大きいＦＥＴは、電源電
圧で決められる一定のゲート電圧で流せる電流値が小さ
いため、このようなＦＥＴをデータ書込み用に使用した
場合は、限られた時間内に信号保持用のキャパシタに画
像信号を十分に蓄積するこができなくなる。この現象
は、走査時間の速い、高解像度の画像表示装置になる程
強く現れ、全体に画像がぼけた形で表示されることにな
る。
圧で決められる一定のゲート電圧で流せる電流値が小さ
いため、このようなＦＥＴをデータ書込み用に使用した
場合は、限られた時間内に信号保持用のキャパシタに画
像信号を十分に蓄積するこができなくなる。この現象
は、走査時間の速い、高解像度の画像表示装置になる程
強く現れ、全体に画像がぼけた形で表示されることにな
る。
【００４４】そこで本発明では、データ書込み用のＦＥ
ＴのＳ値は小さいままに発光電流制御用のＦＥＴのみＳ
値を大きくしたものであり、これにより高品質な画像表
示装置を得る。
ＴのＳ値は小さいままに発光電流制御用のＦＥＴのみＳ
値を大きくしたものであり、これにより高品質な画像表
示装置を得る。
【００４５】即ち、第１の実施の形態では、発光電流制
御用のＦＥＴ２のゲート酸化膜２−２の膜厚を大きくし
てそのＳ値を大きなものとする。そしてデータ書込み用
のＦＥＴ１のゲート酸化膜１−２の膜厚をゲート酸化膜
２−２より小さくして、キャパシタ４に画像信号を書込
むのに充分な、短時間に大きな電流の流れる特性のＳ値
の小さなＦＥＴとする。
御用のＦＥＴ２のゲート酸化膜２−２の膜厚を大きくし
てそのＳ値を大きなものとする。そしてデータ書込み用
のＦＥＴ１のゲート酸化膜１−２の膜厚をゲート酸化膜
２−２より小さくして、キャパシタ４に画像信号を書込
むのに充分な、短時間に大きな電流の流れる特性のＳ値
の小さなＦＥＴとする。
【００４６】このように、本発明では、データ書込み用
のＦＥＴのＳ値は小さいままに、発光電流制御用のＦＥ
ＴのみＳ値を大きくすることにより高品質な画像表示装
置を得る。
のＦＥＴのＳ値は小さいままに、発光電流制御用のＦＥ
ＴのみＳ値を大きくすることにより高品質な画像表示装
置を得る。
【００４７】同じ画面サイズならば高解像度の画像表示
になるほど、一画素毎の薄膜有機ＥＬ素子の面積は小さ
くなるので、発光制御用のＦＥＴのＳ値が大きくなるこ
とにより電源電圧で決められる一定のゲート電圧で流せ
る電流値が小さくなっても必要な電流は十分に流すこと
ができる。
になるほど、一画素毎の薄膜有機ＥＬ素子の面積は小さ
くなるので、発光制御用のＦＥＴのＳ値が大きくなるこ
とにより電源電圧で決められる一定のゲート電圧で流せ
る電流値が小さくなっても必要な電流は十分に流すこと
ができる。
【００４８】なお、前記各ＦＥＴは勿論ＴＦＴにより構
成することもできる。 （２）第２の実施の形態 本発明の第２の実施の形態を図３により説明する。第２
の実施の形態では、ＦＥＴとして図３（Ｃ）に示す如
く、上部ゲート電極１１−１（１２−１）と、下部ゲー
ト電極１１−５（１２−５）を備えたＴＦＴを使用した
例について説明する。
成することもできる。 （２）第２の実施の形態 本発明の第２の実施の形態を図３により説明する。第２
の実施の形態では、ＦＥＴとして図３（Ｃ）に示す如
く、上部ゲート電極１１−１（１２−１）と、下部ゲー
ト電極１１−５（１２−５）を備えたＴＦＴを使用した
例について説明する。
【００４９】図３（Ａ）は本発明の第２の実施の形態の
画像表示装置の１画素を構成する回路図であり、同
（Ｂ）はその各ＴＦＴの構成図、（Ｃ）は各ＴＦＴの共
通構成図を示す。
画像表示装置の１画素を構成する回路図であり、同
（Ｂ）はその各ＴＦＴの構成図、（Ｃ）は各ＴＦＴの共
通構成図を示す。
【００５０】第２の実施の形態では、データ書込み用の
ＦＥＴとしてＴＦＴ１１を使用し、発光電流制御用のＦ
ＥＴとしてＴＦＴ１２を使用する。ＴＦＴ１１は、図３
（Ｂ）に示す如く、上部ゲート電極１１−１と、上部ゲ
ート酸化膜１１−２と、活性層１１−３と、下部ゲート
酸化膜１１−４と、下部ゲート電極１１−５を備えてい
る。そして上部ゲート酸化膜１１−２の膜厚は下部ゲー
ト酸化膜１１−４の膜厚よりも薄く構成する。
ＦＥＴとしてＴＦＴ１１を使用し、発光電流制御用のＦ
ＥＴとしてＴＦＴ１２を使用する。ＴＦＴ１１は、図３
（Ｂ）に示す如く、上部ゲート電極１１−１と、上部ゲ
ート酸化膜１１−２と、活性層１１−３と、下部ゲート
酸化膜１１−４と、下部ゲート電極１１−５を備えてい
る。そして上部ゲート酸化膜１１−２の膜厚は下部ゲー
ト酸化膜１１−４の膜厚よりも薄く構成する。
【００５１】例えば、基板上にパターニングしたポリシ
リコンにより下部ゲート電極１１−５を形成して、その
上にＴＥＯＳ（テトラエトキシシラン）ガスをプラズマ
ＣＶＤ法により１０００Åの厚さにＳｉＯ2 膜を成膜し
て下部ゲート酸化膜１１−４を作り、その上にアモルフ
ァスシリコン層をＳｉＨ4 ガスをＣＶＤ法により成膜
し、これを固相成長して活性層１１−３となるポリシリ
コン層を形成する。そしてこの上に同様にＳｉＯ2 膜を
成膜して厚さ５００Åの上部ゲート酸化膜１１−２を形
成し、ポリシリコン層により上部ゲート電極１１−１を
設ける。
リコンにより下部ゲート電極１１−５を形成して、その
上にＴＥＯＳ（テトラエトキシシラン）ガスをプラズマ
ＣＶＤ法により１０００Åの厚さにＳｉＯ2 膜を成膜し
て下部ゲート酸化膜１１−４を作り、その上にアモルフ
ァスシリコン層をＳｉＨ4 ガスをＣＶＤ法により成膜
し、これを固相成長して活性層１１−３となるポリシリ
コン層を形成する。そしてこの上に同様にＳｉＯ2 膜を
成膜して厚さ５００Åの上部ゲート酸化膜１１−２を形
成し、ポリシリコン層により上部ゲート電極１１−１を
設ける。
【００５２】ＴＦＴ１２は、図３（Ｂ）に示す如く、上
部ゲート酸化膜１２−２と、活性層１２−３と、下部ゲ
ート酸化膜１２−４と、下部ゲート電極１２−５を備え
ている。そしてＴＦＴ１１と同様に上部ゲート酸化膜１
２−２の膜厚は下部ゲート酸化膜１２−４の膜厚よりも
薄く構成する。
部ゲート酸化膜１２−２と、活性層１２−３と、下部ゲ
ート酸化膜１２−４と、下部ゲート電極１２−５を備え
ている。そしてＴＦＴ１１と同様に上部ゲート酸化膜１
２−２の膜厚は下部ゲート酸化膜１２−４の膜厚よりも
薄く構成する。
【００５３】なおＴＦＴ１２は上部ゲート電極１２−１
が最終的な構成において存在していないことを除き、Ｔ
ＦＴ１１と同一の構成であり、同時に形成される。図３
（Ｃ）はこのことを示している。そして上部ゲート電極
１２−１は、上部ゲート電極１１−１と同時に形成後に
これを除去してもよく、上部ゲート電極１１−１のみを
形成し上部ゲート電極１２−１を作成しないようにする
こともできる。
が最終的な構成において存在していないことを除き、Ｔ
ＦＴ１１と同一の構成であり、同時に形成される。図３
（Ｃ）はこのことを示している。そして上部ゲート電極
１２−１は、上部ゲート電極１１−１と同時に形成後に
これを除去してもよく、上部ゲート電極１１−１のみを
形成し上部ゲート電極１２−１を作成しないようにする
こともできる。
【００５４】これにより発光電流制御用のＴＦＴ１２の
厚膜の下部ゲート酸化膜１２−４を使用し、データ書込
み用のＴＦＴ１１では薄い上部ゲート酸化膜１１−２を
使用することによりＴＦＴ１２のＳ値を大きく、データ
書込み用のＴＦＴ１１のＳ値を小さくできるので、高品
質な画像表示装置を得る。なお図３（Ａ）に示す如く、
データ書込み用のＴＦＴ１１の下部ゲート電極１１−５
は、上部ゲート電極１１−１と接続されており、下部ゲ
ート酸化膜１１−４が上部ゲート酸化膜１１−２よりも
厚いので、制御機能は上部ゲート電極１１−１により主
に得られる。
厚膜の下部ゲート酸化膜１２−４を使用し、データ書込
み用のＴＦＴ１１では薄い上部ゲート酸化膜１１−２を
使用することによりＴＦＴ１２のＳ値を大きく、データ
書込み用のＴＦＴ１１のＳ値を小さくできるので、高品
質な画像表示装置を得る。なお図３（Ａ）に示す如く、
データ書込み用のＴＦＴ１１の下部ゲート電極１１−５
は、上部ゲート電極１１−１と接続されており、下部ゲ
ート酸化膜１１−４が上部ゲート酸化膜１１−２よりも
厚いので、制御機能は上部ゲート電極１１−１により主
に得られる。
【００５５】（３）第３の実施の形態 本発明の第３の実施の形態を図４について説明する。第
３の実施の形態ではＦＥＴとして、図４（Ｃ）に示す如
く、上部ゲート電極１１−１（１３−１）と、下部ゲー
ト電極１１−５（１３−５）と、厚膜の下部ゲート酸化
膜１１−４（１３−４）を備えたＴＦＴを使用したもの
である。
３の実施の形態ではＦＥＴとして、図４（Ｃ）に示す如
く、上部ゲート電極１１−１（１３−１）と、下部ゲー
ト電極１１−５（１３−５）と、厚膜の下部ゲート酸化
膜１１−４（１３−４）を備えたＴＦＴを使用したもの
である。
【００５６】図４（Ａ）は本発明の第３の実施の形態の
画像表示装置の１画素を構成する回路図であり、同
（Ｂ）はその各ＴＦＴの構成図、同（Ｃ）は各ＴＦＴの
共通構成図を示す。
画像表示装置の１画素を構成する回路図であり、同
（Ｂ）はその各ＴＦＴの構成図、同（Ｃ）は各ＴＦＴの
共通構成図を示す。
【００５７】第３の実施の形態では、データ書込み用の
ＦＥＴ及び発光電流制御用のＦＥＴとして、いずれも厚
膜の下部ゲート酸化膜を有するＴＦＴ１１及び１３を使
用する。
ＦＥＴ及び発光電流制御用のＦＥＴとして、いずれも厚
膜の下部ゲート酸化膜を有するＴＦＴ１１及び１３を使
用する。
【００５８】ＴＦＴ１１は、図４（Ｂ）に示す如く、上
部ゲート電極１１−１と、上部ゲート酸化膜１１−２
と、活性層１１−３と、下部ゲート酸化膜１１−４と、
下部ゲート電極１１−５を備えている。そして上部ゲー
ト酸化膜１１−２の膜厚は下部ゲート酸化膜１１−４の
膜厚よりも薄く構成する。
部ゲート電極１１−１と、上部ゲート酸化膜１１−２
と、活性層１１−３と、下部ゲート酸化膜１１−４と、
下部ゲート電極１１−５を備えている。そして上部ゲー
ト酸化膜１１−２の膜厚は下部ゲート酸化膜１１−４の
膜厚よりも薄く構成する。
【００５９】ＴＦＴ１３も、図４（Ｂ）に示す如く、上
部ゲート電極１３−１と、上部ゲート酸化膜１３−２
と、活性層１３−３と、下部ゲート酸化膜１３−４と、
下部ゲート電極１３−５を備えている。そして上部ゲー
ト酸化膜１３−２の膜厚は下部ゲート酸化膜１３−４の
膜厚よりも薄く構成する。
部ゲート電極１３−１と、上部ゲート酸化膜１３−２
と、活性層１３−３と、下部ゲート酸化膜１３−４と、
下部ゲート電極１３−５を備えている。そして上部ゲー
ト酸化膜１３−２の膜厚は下部ゲート酸化膜１３−４の
膜厚よりも薄く構成する。
【００６０】ＴＦＴ１１と１３は同じ構成であり、これ
らは同時に形成される。例えば基板上にパターニングし
たポリシリコンにより下部ゲート電極１１−５、１３−
５を形成して、その上にＴＥＯＳガスをプラズマＣＶＤ
法により１０００Åの厚さにＳｉＯ2 膜を成膜して下部
ゲート酸化膜１１−４、１３−４を作り、その上にアモ
ルファスシリコン層をＳｉＨ4 ガスを用いてＣＶＤ法に
より成膜し、これを固組成長して活性層１１−３、１３
−３となるシリコン層を形成する。そしてこの上に、同
様にしてＳｉＯ2 膜を成膜して厚さ５００Åの上部ゲー
ト酸化膜１１−２、１３−２を形成し、ポリシリコン層
により上部ゲート電極１１−１、１３−１を形成する。
図４（Ｃ）はＴＦＴ１１、１３が同一構成であり、同時
に形成できることを示している。
らは同時に形成される。例えば基板上にパターニングし
たポリシリコンにより下部ゲート電極１１−５、１３−
５を形成して、その上にＴＥＯＳガスをプラズマＣＶＤ
法により１０００Åの厚さにＳｉＯ2 膜を成膜して下部
ゲート酸化膜１１−４、１３−４を作り、その上にアモ
ルファスシリコン層をＳｉＨ4 ガスを用いてＣＶＤ法に
より成膜し、これを固組成長して活性層１１−３、１３
−３となるシリコン層を形成する。そしてこの上に、同
様にしてＳｉＯ2 膜を成膜して厚さ５００Åの上部ゲー
ト酸化膜１１−２、１３−２を形成し、ポリシリコン層
により上部ゲート電極１１−１、１３−１を形成する。
図４（Ｃ）はＴＦＴ１１、１３が同一構成であり、同時
に形成できることを示している。
【００６１】図４（Ａ）に示す如く、ＴＦＴ１１の下部
ゲート電極１１−５は上部ゲート電極１１−１と同じ制
御電圧が印加されるが、下部ゲート酸化膜１１−４が上
部ゲート酸化膜１１−２よりも厚いので、制御機能は上
部ゲート電極１１−１により得られる。
ゲート電極１１−５は上部ゲート電極１１−１と同じ制
御電圧が印加されるが、下部ゲート酸化膜１１−４が上
部ゲート酸化膜１１−２よりも厚いので、制御機能は上
部ゲート電極１１−１により得られる。
【００６２】またＴＦＴ１３の上部ゲート電極１３−１
は電圧の高いソース側に接続されており、固定電圧のた
め、ゲート電極としての制御機能はなく、ＴＦＴ１３の
制御機能は下部ゲート電極１３−５により得られる。
は電圧の高いソース側に接続されており、固定電圧のた
め、ゲート電極としての制御機能はなく、ＴＦＴ１３の
制御機能は下部ゲート電極１３−５により得られる。
【００６３】このように図４に示す第３の実施の形態で
は、発光電流制御用のＴＦＴ１３の厚膜の下部ゲート酸
化膜１３−４を制御用に使用するのでＴＦＴ１３のＳ値
を大きくすることができる。またデータ書込み用のＴＦ
Ｔ１１では薄膜の上部ゲート酸化膜１１−２を制御用に
使用するのでＴＦＴ１１のＳ値を小さくすることができ
る。このようにして高品質な画像表示装置を得る。
は、発光電流制御用のＴＦＴ１３の厚膜の下部ゲート酸
化膜１３−４を制御用に使用するのでＴＦＴ１３のＳ値
を大きくすることができる。またデータ書込み用のＴＦ
Ｔ１１では薄膜の上部ゲート酸化膜１１−２を制御用に
使用するのでＴＦＴ１１のＳ値を小さくすることができ
る。このようにして高品質な画像表示装置を得る。
【００６４】（４）第４の実施の形態 本発明の第４の実施の形態を図５について説明する。第
４の実施の形態では、図５（Ｂ）に示す如く、データ書
込み用のＦＥＴとして、上部ゲート電極２１−１と、上
部ゲート酸化膜２１−２と、活性層２１−３と、下部ゲ
ート酸化膜２１−４と、下部ゲート電極２１−５を備え
たＴＦＴ２１を使用する。そして上部ゲート酸化膜２１
−２の膜厚を下部ゲート酸化膜２１−４の膜厚よりも厚
く構成する。
４の実施の形態では、図５（Ｂ）に示す如く、データ書
込み用のＦＥＴとして、上部ゲート電極２１−１と、上
部ゲート酸化膜２１−２と、活性層２１−３と、下部ゲ
ート酸化膜２１−４と、下部ゲート電極２１−５を備え
たＴＦＴ２１を使用する。そして上部ゲート酸化膜２１
−２の膜厚を下部ゲート酸化膜２１−４の膜厚よりも厚
く構成する。
【００６５】また発光電流制御用のＦＥＴとして、上部
ゲート電極２２−１とゲート酸化膜２２−２と、活性層
２２−３を備えたＴＦＴ２２を使用し、このＴＦＴ２２
では下部ゲート酸化膜や下部ゲート電極は具備されてい
ない。
ゲート電極２２−１とゲート酸化膜２２−２と、活性層
２２−３を備えたＴＦＴ２２を使用し、このＴＦＴ２２
では下部ゲート酸化膜や下部ゲート電極は具備されてい
ない。
【００６６】ＴＦＴ２１は、例えば基板上にパターニン
グしたポリシリコンにより下部ゲート電極２１−５を形
成して、その上にＴＥＯＳガスをプラズマＣＶＤ法によ
り５００Åの厚さにＳｉＯ2 膜を成膜して下部ゲート酸
化膜２１−４を作り、その上にアモルファスシリコン層
をＳｉＨ4 ガスからＣＶＤ法により成膜し、これを固組
成長して活性層２１−３となるシリコン層を形成する。
そしてこの上に同様にＳｉＯ2 膜を成膜して厚さ１００
０Åの上部ゲート酸化膜２１−４を形成し、ポリシリコ
ン層により上部ゲート電極２１−１を形成する。
グしたポリシリコンにより下部ゲート電極２１−５を形
成して、その上にＴＥＯＳガスをプラズマＣＶＤ法によ
り５００Åの厚さにＳｉＯ2 膜を成膜して下部ゲート酸
化膜２１−４を作り、その上にアモルファスシリコン層
をＳｉＨ4 ガスからＣＶＤ法により成膜し、これを固組
成長して活性層２１−３となるシリコン層を形成する。
そしてこの上に同様にＳｉＯ2 膜を成膜して厚さ１００
０Åの上部ゲート酸化膜２１−４を形成し、ポリシリコ
ン層により上部ゲート電極２１−１を形成する。
【００６７】またＴＦＴ２２は、その活性層２２−３、
ゲート酸化膜２２−２、上部ゲート電極２２−１等を、
それぞれＴＦＴ２１の活性層２１−３、上部ゲート電極
２１−２、上部ゲート電極２１−１等と同時に形成され
る。
ゲート酸化膜２２−２、上部ゲート電極２２−１等を、
それぞれＴＦＴ２１の活性層２１−３、上部ゲート電極
２１−２、上部ゲート電極２１−１等と同時に形成され
る。
【００６８】ＴＦＴ２１の上部ゲート電極２１−１は下
部ゲート電極２１−５と同じ制御電圧が印加されるが、
上部ゲート酸化膜２１−２が下部ゲート酸化膜２１−４
よりも厚いので制御機能は下部ゲート電極２１−５によ
り得られる。
部ゲート電極２１−５と同じ制御電圧が印加されるが、
上部ゲート酸化膜２１−２が下部ゲート酸化膜２１−４
よりも厚いので制御機能は下部ゲート電極２１−５によ
り得られる。
【００６９】このように図５に示す第４の実施の形態で
は、データ書込み用のＴＦＴ２１では膜厚の薄い下部ゲ
ート酸化膜２１−４を制御用に使用するのでＴＦＴ２１
のＳ値を小さくすることができる。また発光電流制御用
のＴＦＴ２２では厚膜のゲート酸化膜２２−２を制御用
に使用するのでＴＦＴ２２のＳ値を大きくすることがで
きる。このようにして高品質の画像表示装置を得る。
は、データ書込み用のＴＦＴ２１では膜厚の薄い下部ゲ
ート酸化膜２１−４を制御用に使用するのでＴＦＴ２１
のＳ値を小さくすることができる。また発光電流制御用
のＴＦＴ２２では厚膜のゲート酸化膜２２−２を制御用
に使用するのでＴＦＴ２２のＳ値を大きくすることがで
きる。このようにして高品質の画像表示装置を得る。
【００７０】（５）第５の実施の形態 本発明の第５の実施の形態を図６について説明する。図
６（Ａ）は本発明の第５の実施の形態の画像表示装置の
１画素を構成する回路図であり、同（Ｂ）はその各ＦＥ
Ｔの構成図、同（Ｃ）は各ＴＦＴの共通構成図を示す。
第５の実施の形態では、データ書込み用のＦＥＴとし
て、図６（Ｂ）に示す如く、上部ゲート電極２１−１
と、厚膜の上部ゲート酸化膜２１−２と、活性層２１−
３と、薄膜の下部ゲート酸化膜２１−４と、下部ゲート
電極２１−５を具備したＴＦＴ２１を使用し、発光電流
制御用のＦＥＴとして、上部ゲート電極２３−１と、厚
膜の上部ゲート酸化膜２３−２と、活性層２３−３と、
薄膜の下部ゲート酸化膜２３−４と、下部ゲート電極２
３−５を具備したＴＦＴ２３を使用したものである。
６（Ａ）は本発明の第５の実施の形態の画像表示装置の
１画素を構成する回路図であり、同（Ｂ）はその各ＦＥ
Ｔの構成図、同（Ｃ）は各ＴＦＴの共通構成図を示す。
第５の実施の形態では、データ書込み用のＦＥＴとし
て、図６（Ｂ）に示す如く、上部ゲート電極２１−１
と、厚膜の上部ゲート酸化膜２１−２と、活性層２１−
３と、薄膜の下部ゲート酸化膜２１−４と、下部ゲート
電極２１−５を具備したＴＦＴ２１を使用し、発光電流
制御用のＦＥＴとして、上部ゲート電極２３−１と、厚
膜の上部ゲート酸化膜２３−２と、活性層２３−３と、
薄膜の下部ゲート酸化膜２３−４と、下部ゲート電極２
３−５を具備したＴＦＴ２３を使用したものである。
【００７１】ＴＦＴ２１と２３は、図６（Ｃ）に示す如
く、同じ構成であり、これらは同時に形成される。例え
ばＴＦＴ２１について説明すれば、基板上に、パターニ
ングしたポリシリコンにより下部ゲート電極２１−５を
形成し、その上にＴＥＯＳガスをプラズマＣＶＤ法によ
り５００Åの厚さにＳｉＯ2 膜を成膜して下部ゲート酸
化膜２１−４を作り、その上にアモルファスシリコン層
をＳｉＨ4 ガスを用いてＣＶＤ法により成膜する。そし
てこれを固組成長させて活性層２１−３となるシリコン
層を形成する。この上に、同様にしてＳｉＯ2 膜を成膜
して厚さ１０００Åの上部ゲート酸化膜２１−２を形成
し、ポリシリコン層により上部ゲート電極２１−１を形
成する。ＴＦＴ２３も、ＴＦＴ２１と同時に形成され
る。
く、同じ構成であり、これらは同時に形成される。例え
ばＴＦＴ２１について説明すれば、基板上に、パターニ
ングしたポリシリコンにより下部ゲート電極２１−５を
形成し、その上にＴＥＯＳガスをプラズマＣＶＤ法によ
り５００Åの厚さにＳｉＯ2 膜を成膜して下部ゲート酸
化膜２１−４を作り、その上にアモルファスシリコン層
をＳｉＨ4 ガスを用いてＣＶＤ法により成膜する。そし
てこれを固組成長させて活性層２１−３となるシリコン
層を形成する。この上に、同様にしてＳｉＯ2 膜を成膜
して厚さ１０００Åの上部ゲート酸化膜２１−２を形成
し、ポリシリコン層により上部ゲート電極２１−１を形
成する。ＴＦＴ２３も、ＴＦＴ２１と同時に形成され
る。
【００７２】図６（Ａ）に示す如く、ＴＦＴ２１の上部
ゲート電極２１−１は下部ゲート電極２１−５と同じ制
御電圧が印加されるが、上部ゲート酸化膜２１−２が下
部ゲート酸化膜２１−４よりも厚いので、制御機能は下
部ゲート電極２１−５により主に得られる。
ゲート電極２１−１は下部ゲート電極２１−５と同じ制
御電圧が印加されるが、上部ゲート酸化膜２１−２が下
部ゲート酸化膜２１−４よりも厚いので、制御機能は下
部ゲート電極２１−５により主に得られる。
【００７３】またＴＦＴ２３の下部ゲート電極２３−５
はソース側に接続されており、固定電圧のためゲート電
極としての制御機能はなく、ＴＦＴ２３の制御機能は上
部ゲート電極２３−１に存在する。
はソース側に接続されており、固定電圧のためゲート電
極としての制御機能はなく、ＴＦＴ２３の制御機能は上
部ゲート電極２３−１に存在する。
【００７４】このように図６に示す第５の実施の形態で
は、データ書込み用のＴＦＴ２１では、膜厚の薄い下部
ゲート酸化膜２１−４を制御用に使用するのでＴＦＴ２
１のＳ値を小さくすることができ、また発光電流制御用
のＴＦＴ２３では膜厚の大きい上部ゲート酸化膜２３−
２を制御用に使用するのでＴＦＴ２３のＳ値を大きくす
ることができる。このようにして高品質の画像表示装置
を得る。
は、データ書込み用のＴＦＴ２１では、膜厚の薄い下部
ゲート酸化膜２１−４を制御用に使用するのでＴＦＴ２
１のＳ値を小さくすることができ、また発光電流制御用
のＴＦＴ２３では膜厚の大きい上部ゲート酸化膜２３−
２を制御用に使用するのでＴＦＴ２３のＳ値を大きくす
ることができる。このようにして高品質の画像表示装置
を得る。
【００７５】（６）第６の実施の形態 本発明の第６の実施の形態を図７について説明する。Ｔ
ＦＴのＳ値を変えるためには、ゲート酸化膜の誘電率を
変えることによっても可能である。第６の実施の形態で
は、データ書込み用のＦＥＴとして、図７（Ｂ）に示す
如く、ゲート電極５１−１、ゲート酸化膜５１−２、活
性層５１−３等で構成されたＴＦＴ５１を使用し、発光
電流制御用のＦＥＴとして、図７（Ｂ）に示す如く、ゲ
ート電極５２−１、ゲート酸化膜５２−２、活性層５２
−３等で構成されたＴＦＴ５２を使用する。そしてゲー
ト酸化膜５１−２の誘電率ε51をゲート酸化膜５２−２
の誘導率ε52よりも大きくする。すなわちε51＞ε52と
する。これによりＴＦＴ５１のＳ値をＴＦＴ５２のＳ値
よりも小さくすることができる。
ＦＴのＳ値を変えるためには、ゲート酸化膜の誘電率を
変えることによっても可能である。第６の実施の形態で
は、データ書込み用のＦＥＴとして、図７（Ｂ）に示す
如く、ゲート電極５１−１、ゲート酸化膜５１−２、活
性層５１−３等で構成されたＴＦＴ５１を使用し、発光
電流制御用のＦＥＴとして、図７（Ｂ）に示す如く、ゲ
ート電極５２−１、ゲート酸化膜５２−２、活性層５２
−３等で構成されたＴＦＴ５２を使用する。そしてゲー
ト酸化膜５１−２の誘電率ε51をゲート酸化膜５２−２
の誘導率ε52よりも大きくする。すなわちε51＞ε52と
する。これによりＴＦＴ５１のＳ値をＴＦＴ５２のＳ値
よりも小さくすることができる。
【００７６】このようにε51＞ε52とするために、例え
ば基板上に活性層５１−３、５２−３を形成したあと、
まずＳｉＨ4 、Ｎ2 Ｏ、アンモニアガス等を用いてプラ
ズマＣＶＤ法によりアンモニアの比率を多くして成膜し
てゲート酸化膜５１−２を形成し、次に同ガスをプラズ
マＣＶＤ法によりアンモニアの比率を少くして成膜して
ゲート酸化膜５２−２を形成する。それからゲート電極
５１−１、５２−１を形成する。このように、ＴＦＴ５
１のゲート酸化膜５１−２をＴＦＴ５２のゲート酸化膜
５２−２よりもアンモニアの比率を多くして形成処理を
行うことによりゲート酸化膜５１−２の誘電率ε51をゲ
ート酸化膜５２−２の誘電率ε53よりも大きくすること
ができる。
ば基板上に活性層５１−３、５２−３を形成したあと、
まずＳｉＨ4 、Ｎ2 Ｏ、アンモニアガス等を用いてプラ
ズマＣＶＤ法によりアンモニアの比率を多くして成膜し
てゲート酸化膜５１−２を形成し、次に同ガスをプラズ
マＣＶＤ法によりアンモニアの比率を少くして成膜して
ゲート酸化膜５２−２を形成する。それからゲート電極
５１−１、５２−１を形成する。このように、ＴＦＴ５
１のゲート酸化膜５１−２をＴＦＴ５２のゲート酸化膜
５２−２よりもアンモニアの比率を多くして形成処理を
行うことによりゲート酸化膜５１−２の誘電率ε51をゲ
ート酸化膜５２−２の誘電率ε53よりも大きくすること
ができる。
【００７７】これにより発光電流制御用のＴＦＴ５２の
Ｓ値を大きく、データ書込み用のＴＦＴ５１のＳ値を小
さくできるので、高品質の画像表示装置を得ることがで
きる。
Ｓ値を大きく、データ書込み用のＴＦＴ５１のＳ値を小
さくできるので、高品質の画像表示装置を得ることがで
きる。
【００７８】（７）第７の実施の形態 本発明の第７の実施の形態を図８について説明する。第
７の実施の形態では、ＦＥＴとして、図８（Ｃ）に示す
如く、上部ゲート電極６１−１（６２−１）と、下部ゲ
ート電極６１−５（６２−５）と、誘電率が小さな上部
ゲート酸化膜６１−２（６２−２）と、上部ゲート酸化
膜に比較して誘電率が大きな下部ゲート酸化膜６１−４
（６２−４）と、活性層６１−３（６２−３）を備えた
ＴＦＴ６１、（６２）を使用したものである。
７の実施の形態では、ＦＥＴとして、図８（Ｃ）に示す
如く、上部ゲート電極６１−１（６２−１）と、下部ゲ
ート電極６１−５（６２−５）と、誘電率が小さな上部
ゲート酸化膜６１−２（６２−２）と、上部ゲート酸化
膜に比較して誘電率が大きな下部ゲート酸化膜６１−４
（６２−４）と、活性層６１−３（６２−３）を備えた
ＴＦＴ６１、（６２）を使用したものである。
【００７９】第７の実施の形態では、データ書込み用Ｔ
ＦＴ６１として、図８（Ｂ）に示す如く、上部ゲート電
極６１−１と、上部ゲート酸化膜６１−２と、活性層６
１−３と、下部ゲート酸化膜６１−４と、下部ゲート電
極６１−５を備えている。そして下部ゲート酸化膜６１
−４の誘電率ε4 を上部ゲート酸化膜６１−２の誘電率
ε2 よりも大きく形成する。すなわちε4 ＞ε2 とす
る。
ＦＴ６１として、図８（Ｂ）に示す如く、上部ゲート電
極６１−１と、上部ゲート酸化膜６１−２と、活性層６
１−３と、下部ゲート酸化膜６１−４と、下部ゲート電
極６１−５を備えている。そして下部ゲート酸化膜６１
−４の誘電率ε4 を上部ゲート酸化膜６１−２の誘電率
ε2 よりも大きく形成する。すなわちε4 ＞ε2 とす
る。
【００８０】このようにε4 ＞ε2 とするために、例え
ば基板上にパターニングしたポリシリコンにより下部ゲ
ート電極６１−５、６２−５を形成して、その上にＳｉ
Ｈ4、Ｎ2 Ｏ、アンモニアガス等を用いてプラズマＣＶ
Ｄ法によりアンモニアの比率を多くして成膜して下部ゲ
ート酸化膜６１−４、６２−４を形成し、その上にアモ
ルファスシリコン層をＳi Ｈ4 ガスをＣＶＤ法により成
膜し、これを固相成長して活性層となるポリシリコン層
６１−３、６２−３を形成する。この上にＳｉＨ4 、Ｎ
2 Ｏ、アンモニアガスをプラズマＣＶＤ法によりアンモ
ニアの比率を少くして成膜して上部ゲート酸化膜６１−
２、６２−２を形成し、ポリシリコン層により上部ゲー
ト電極６１−１、６２−１を作る。このようにＴＦＴ６
１と６２は同時に形成される。そして上部ゲート酸化膜
６１−２、６２−２を形成するときのアンモニアの比率
よりも、下部ゲート酸化膜６１−４、６２−４を形成す
るときのアンモニアの比率を高くすることにより、上部
ゲート酸化膜６１−２、６２−２の誘電率ε2 よりも下
部ゲート酸化膜６１−４、６２−４の誘電率ε4 を大き
く、すなわちε4 ＞ε2 とすることができる。
ば基板上にパターニングしたポリシリコンにより下部ゲ
ート電極６１−５、６２−５を形成して、その上にＳｉ
Ｈ4、Ｎ2 Ｏ、アンモニアガス等を用いてプラズマＣＶ
Ｄ法によりアンモニアの比率を多くして成膜して下部ゲ
ート酸化膜６１−４、６２−４を形成し、その上にアモ
ルファスシリコン層をＳi Ｈ4 ガスをＣＶＤ法により成
膜し、これを固相成長して活性層となるポリシリコン層
６１−３、６２−３を形成する。この上にＳｉＨ4 、Ｎ
2 Ｏ、アンモニアガスをプラズマＣＶＤ法によりアンモ
ニアの比率を少くして成膜して上部ゲート酸化膜６１−
２、６２−２を形成し、ポリシリコン層により上部ゲー
ト電極６１−１、６２−１を作る。このようにＴＦＴ６
１と６２は同時に形成される。そして上部ゲート酸化膜
６１−２、６２−２を形成するときのアンモニアの比率
よりも、下部ゲート酸化膜６１−４、６２−４を形成す
るときのアンモニアの比率を高くすることにより、上部
ゲート酸化膜６１−２、６２−２の誘電率ε2 よりも下
部ゲート酸化膜６１−４、６２−４の誘電率ε4 を大き
く、すなわちε4 ＞ε2 とすることができる。
【００８１】そして、図８（Ａ）に示す如く、書込み用
のＴＦＴ６１では、上部ゲート電極６１−１を制御電極
として働かない任意の電位に固定して下部ゲート電極６
１−５を制御用電極として使用し、発光電流制御用のＴ
ＦＴ６２では、下部ゲート電極６２−５をソース電位と
固定して上部ゲート電極６１−１を制御用電極として使
用する。これにより書込み用のＴＦＴ６１では誘電率の
高い下部ゲート酸化膜６１−４を利用して制御を行うこ
とができ、発光電流制御用のＴＦＴ６２では誘電率の低
い上部ゲート酸化膜６２−２を利用して制御を行うこと
ができる。
のＴＦＴ６１では、上部ゲート電極６１−１を制御電極
として働かない任意の電位に固定して下部ゲート電極６
１−５を制御用電極として使用し、発光電流制御用のＴ
ＦＴ６２では、下部ゲート電極６２−５をソース電位と
固定して上部ゲート電極６１−１を制御用電極として使
用する。これにより書込み用のＴＦＴ６１では誘電率の
高い下部ゲート酸化膜６１−４を利用して制御を行うこ
とができ、発光電流制御用のＴＦＴ６２では誘電率の低
い上部ゲート酸化膜６２−２を利用して制御を行うこと
ができる。
【００８２】このようにして発光電流制御用のＴＦＴ６
２のＳ値を大きく、データ書込み用のＴＦＴ６１のＳ値
を小さくすることができるので、高品質な画像表示装置
を得ることができる。
２のＳ値を大きく、データ書込み用のＴＦＴ６１のＳ値
を小さくすることができるので、高品質な画像表示装置
を得ることができる。
【００８３】（８）第８の実施の形態 本発明の第８の実施の形態を簡単に説明する。第８の実
施の形態では、各ＦＥＴとして、図８に示す如く、上部
ゲート電極、上部ゲート酸化膜、活性層、下部ゲート酸
化膜、下部ゲート電極を具備するＴＦＴを設け、図８の
例とは逆に、上部ゲート酸化膜の誘電率を下部ゲート酸
化膜の誘電率よりも大きくする。これらのＴＦＴは同時
に形成される。
施の形態では、各ＦＥＴとして、図８に示す如く、上部
ゲート電極、上部ゲート酸化膜、活性層、下部ゲート酸
化膜、下部ゲート電極を具備するＴＦＴを設け、図８の
例とは逆に、上部ゲート酸化膜の誘電率を下部ゲート酸
化膜の誘電率よりも大きくする。これらのＴＦＴは同時
に形成される。
【００８４】そして、データ書込み用のＴＦＴとしては
上部ゲート電極を制御用として使用し、下部ゲート電極
を制御電極として働かない任意の電位に固定する。また
発光電流制御用のＴＦＴとしては下部ゲート電極を制御
用として使用し、上部ゲート電極をソース電位に固定す
る。このようにして発光電流制御用のＴＦＴのＳ値を大
きく、データ書込み用のＴＦＴのＳ値を小さくすること
ができるので、高品質な画像表示装置を得ることができ
る。
上部ゲート電極を制御用として使用し、下部ゲート電極
を制御電極として働かない任意の電位に固定する。また
発光電流制御用のＴＦＴとしては下部ゲート電極を制御
用として使用し、上部ゲート電極をソース電位に固定す
る。このようにして発光電流制御用のＴＦＴのＳ値を大
きく、データ書込み用のＴＦＴのＳ値を小さくすること
ができるので、高品質な画像表示装置を得ることができ
る。
【００８５】以上説明のように本発明ではデータ書込み
用のＦＥＴのＳ値を小さいままにして、発光電流制御用
のＦＥＴのみＳ値を大きくすることにより高品質の画像
表示装置を得る。
用のＦＥＴのＳ値を小さいままにして、発光電流制御用
のＦＥＴのみＳ値を大きくすることにより高品質の画像
表示装置を得る。
【００８６】同じ画面サイズならば高解像度の画像表示
になる程一画素毎に薄膜有機ＥＬ素子の面積は小さくな
るので、発光制御用のＦＥＴのＳ値が大きくなることに
より、電源電圧で決められる一定のゲート電圧で流せる
電流値が小さくなっても表示装置として十分必要な電流
は流すことができる。
になる程一画素毎に薄膜有機ＥＬ素子の面積は小さくな
るので、発光制御用のＦＥＴのＳ値が大きくなることに
より、電源電圧で決められる一定のゲート電圧で流せる
電流値が小さくなっても表示装置として十分必要な電流
は流すことができる。
【００８７】そしてこのＳ値を異ならせる手段として、
前記説明では、ゲート酸化膜の膜厚を異ならせる手法や
誘電率を変える手法について記述したが、これらの手法
は単独に用いるだけではなく、組み合わせて用いること
も可能である。
前記説明では、ゲート酸化膜の膜厚を異ならせる手法や
誘電率を変える手法について記述したが、これらの手法
は単独に用いるだけではなく、組み合わせて用いること
も可能である。
【００８８】
【発明の効果】本発明によればデータ書込み用のＦＥＴ
のＳ値を発光電流制御用のＦＥＴのＳ値よりも大きくす
るので、高品質な画像表示装置を得ることができる。
のＳ値を発光電流制御用のＦＥＴのＳ値よりも大きくす
るので、高品質な画像表示装置を得ることができる。
【００８９】しかもデータ書込み用のＦＥＴと発光電流
制御用のＦＥＴとを同時に形成したＴＦＴにより構成す
ることができるので高品質な画像表示装置を効率のよい
製造工程により安価に得るこができる。
制御用のＦＥＴとを同時に形成したＴＦＴにより構成す
ることができるので高品質な画像表示装置を効率のよい
製造工程により安価に得るこができる。
【図１】本発明の原理構成図である。
【図２】本発明の第１の実施の形態図である。
【図３】本発明の第２の実施の形態図である。
【図４】本発明の第３の実施の形態図である。
【図５】本発明の第４の実施の形態図である。
【図６】本発明の第５の実施の形態図である。
【図７】本発明の第６の実施の形態図である。
【図８】本発明の第７の実施の形態図である。
【図９】従来のＴＦＴアクティブマトリックス駆動回路
である。
である。
【図１０】ＦＥＴの特性説明図である。
１ データ書込み用ＦＥＴ １−１ ゲート電極 １−２ ゲート酸化膜 １−３ 活性層 ２ 発光電流制御用ＦＥＴ ３ 有機ＥＬ素子 ４ 信号保持用のキャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 幸夫 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 坂本 直哉 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 小玉 光文 東京都中央区日本橋一丁目13番１号 ティ −ディ−ケイ株式会社内 (72)発明者 荒井 三千男 東京都中央区日本橋一丁目13番１号 ティ −ディ−ケイ株式会社内
Claims (10)
- 【請求項１】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用ＦＥＴを
有する画像表示装置において、 前記データ書込み用ＦＥＴのＳ値よりも、前記発光電流
制御用のＦＥＴのＳ値を大きくしたことを特徴とする画
像表示装置。 - 【請求項２】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用ＦＥＴを
有する画像表示装置において、 前記発光電流制御用のＦＥＴのゲート酸化膜が前記デー
タ書込み用のＦＥＴのゲート酸化膜より厚く形成された
ことを特徴とする画像表示装置。 - 【請求項３】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用ＦＥＴを
有する画像表示装置において、 前記データ書込み用ＦＥＴとして、上部ゲート電極と下
部ゲート電極を有し、かつ上部ゲート電極直下のゲート
酸化膜が、下部ゲート電極直上のゲート酸化膜よりも薄
い構造のデータ書込み用ＴＦＴを設け、 前記発光電流制御用のＦＥＴとして、前記データ書込み
用ＴＦＴと同構造のＴＦＴを設け、かつその下部電極を
ゲート電極として使用したことを特徴とする画像表示装
置。 - 【請求項４】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用ＦＥＴを
有する画像表示装置において、 前記データ書込み用ＦＥＴとして、上部ゲート電極と下
部ゲート電極を有し、かつ上部ゲート電極直下のゲート
酸化膜が、下部ゲート電極直上のゲート酸化膜よりも薄
い構造のデータ書込み用のＴＦＴを設け、 前記発光電流制御用のＦＥＴに、前記データ書込み用Ｆ
ＥＴと同時に形成されるＴＦＴを用い、その下部電極を
ゲート電極として使用することを特徴とする画像表示装
置。 - 【請求項５】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用ＦＥＴを
有する画像表示装置において、 前記データ書込み用ＦＥＴとして、上部ゲート電極と下
部ゲート電極を有し、かつ上部ゲート電極直下のゲート
酸化膜が下部ゲート電極直上のゲート酸化膜よりも薄い
構造のデータ書込み用ＴＦＴを設けてその上部電極をゲ
ート電極として使用し、 前記発光電流制御用のＦＥＴに、前記データ書込み用Ｔ
ＦＴと同時に形成されるＴＦＴを用い、その下部電極を
ゲート電極として使用することを特徴とする画像表示装
置。 - 【請求項６】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用ＦＥＴを
有する画像表示装置において、 前記データ書込み用ＦＥＴとして、上部ゲート電極と下
部ゲート電極を有し、かつ上部ゲート電極直下のゲート
酸化膜が下部ゲート電極直上のゲート酸化膜より厚い構
造のデータ書込み用ＴＦＴを設け、 前記発光電流制御用のＦＥＴに、前記データ書込み用Ｔ
ＦＴと同時に形成されるＴＦＴを用い、その上部電極を
ゲート電極として使用することを特徴とする画像表示装
置。 - 【請求項７】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用ＦＥＴを
有する画像表示装置において、 前記データ書込み用ＦＥＴとして、上部ゲート電極と下
部ゲート電極を有し、かつ上部ゲート電極直下のゲート
酸化膜が下部ゲート電極直上のゲート酸化膜よりも厚い
構造を持つデータ書込み用ＴＦＴを用い、その下部電極
をゲート電極として使用し、 前記発光電流制御用のＦＥＴに、前記データ書込み用Ｔ
ＦＴと同時に形成されるＴＦＴを用い、その上部電極を
ゲート電極として使用することを特徴とする画像表示装
置。 - 【請求項８】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用ＦＥＴを
有する画像表示装置において、 前記発光電流制御用のＦＥＴのゲート酸化膜の誘電率が
前記データ書込み用のＦＥＴのゲート酸化膜の誘電率よ
り小さく構成されていることを特徴とする画像表示装
置。 - 【請求項９】有機ＥＬ素子と、前記有機ＥＬ素子の発光
電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴの
ゲート電極に接続された信号保持用のキャパシタと、前
記信号保持用のキャパシタへのデータ書込み用のＦＥＴ
を有する画像表示装置において、 前記データ書込み用のＦＥＴとして、上部ゲート電極と
下部ゲート電極を有し、かつ上部ゲート電極直下のゲー
ト酸化膜の誘電率が下部ゲート電極直上のゲート酸化膜
の誘電率よりも小さい構造のＴＦＴを設けてその下部ゲ
ート電極を制御用電極として使用し、 前記発光電流制御用のＦＥＴに、前記データ書込み用Ｔ
ＦＴと同時に形成されるＴＦＴを用い、その上部ゲート
電極を制御用電極として使用することを特徴とする画像
表示装置。 - 【請求項１０】有機ＥＬ素子と、前記有機ＥＬ素子の発
光電流制御用のＦＥＴと、前記発光電流制御用のＦＥＴ
のゲート電極に接続された信号保持用のキャパシタと、
前記信号保持用のキャパシタへのデータ書込み用のＦＥ
Ｔを有する画像表示装置において、 前記データ書込み用のＦＥＴとして、上部ゲート電極と
下部ゲート電極を有し、かつ上部ゲート電極直下のゲー
ト酸化膜の誘電率が下部ゲート電極直上のゲート酸化膜
の誘電率よりも大きい構造のＴＦＴを設けてその上部ゲ
ート電極を制御用電極として使用し、 前記発光電流制御用のＦＥＴに、前記データ書込み用Ｔ
ＦＴと同時に形成されるＴＦＴを用い、その下部ゲート
電極を制御用電極として使用することを特徴とする画像
表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12659197A JP3530341B2 (ja) | 1997-05-16 | 1997-05-16 | 画像表示装置 |
| US09/071,161 US6100860A (en) | 1997-05-16 | 1998-05-04 | Image display device |
| EP98410051A EP0878789A3 (en) | 1997-05-16 | 1998-05-13 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12659197A JP3530341B2 (ja) | 1997-05-16 | 1997-05-16 | 画像表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335393A Division JP4005304B2 (ja) | 2000-11-02 | 2000-11-02 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10319907A true JPH10319907A (ja) | 1998-12-04 |
| JP3530341B2 JP3530341B2 (ja) | 2004-05-24 |
Family
ID=14938983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12659197A Expired - Fee Related JP3530341B2 (ja) | 1997-05-16 | 1997-05-16 | 画像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6100860A (ja) |
| EP (1) | EP0878789A3 (ja) |
| JP (1) | JP3530341B2 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000148087A (ja) * | 1998-11-06 | 2000-05-26 | Casio Comput Co Ltd | 表示素子、表示装置、及び表示装置の駆動方法 |
| WO2000076277A1 (fr) * | 1999-06-07 | 2000-12-14 | Tdk Corporation | Ecran organique electroluminescent |
| JP2001005426A (ja) * | 1999-06-23 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置及び電子装置 |
| US6445126B1 (en) | 1998-08-13 | 2002-09-03 | Tdk Corporation | Organic electroluminescent device |
| JP2003186421A (ja) * | 2001-09-10 | 2003-07-04 | Semiconductor Energy Lab Co Ltd | 発光装置及び半導体装置の作製方法 |
| US6864508B2 (en) | 2001-07-17 | 2005-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2005174960A (ja) * | 2003-12-05 | 2005-06-30 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
| US7109073B2 (en) | 2001-08-17 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device |
| US7112517B2 (en) | 2001-09-10 | 2006-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment device, laser treatment method, and semiconductor device fabrication method |
| KR100786546B1 (ko) * | 1999-12-24 | 2007-12-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 디바이스 |
| US7317205B2 (en) | 2001-09-10 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing a semiconductor device |
| KR100812286B1 (ko) * | 2000-09-04 | 2008-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｅｌ 표시장치 구동방법 |
| JP2008083171A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
| JP2008522246A (ja) * | 2004-12-03 | 2008-06-26 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 電子デバイス用スイッチを含む回路およびその電子デバイスの使用方法 |
| US7422987B2 (en) | 2001-08-30 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2009157156A (ja) * | 2007-12-27 | 2009-07-16 | Sony Corp | 画素回路および表示装置 |
| JP2010135585A (ja) * | 2008-12-05 | 2010-06-17 | Sony Corp | 半導体装置およびその製造方法 |
| US8159424B2 (en) | 2008-08-04 | 2012-04-17 | Sony Corporation | Display device and electronic apparatus |
| JP2013190824A (ja) * | 1999-04-27 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014013396A (ja) * | 1999-10-26 | 2014-01-23 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2014032409A (ja) * | 1999-02-23 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| JP2018156952A (ja) * | 1999-09-17 | 2018-10-04 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2772501B1 (fr) * | 1997-12-15 | 2000-01-21 | Thomson Lcd | Dispositif de commande matriciel |
| US6580094B1 (en) * | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| TW587239B (en) | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
| US6809710B2 (en) * | 2000-01-21 | 2004-10-26 | Emagin Corporation | Gray scale pixel driver for electronic display and method of operation therefor |
| US20020097350A1 (en) * | 2000-09-19 | 2002-07-25 | Haven Duane A. | Thin film transistors suitable for use in flat panel displays |
| JP3736399B2 (ja) * | 2000-09-20 | 2006-01-18 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置 |
| KR100826009B1 (ko) * | 2001-11-03 | 2008-04-29 | 엘지디스플레이 주식회사 | 일렉트로 루미네센스 패널 |
| JP4195337B2 (ja) * | 2002-06-11 | 2008-12-10 | 三星エスディアイ株式会社 | 発光表示装置及びその表示パネルと駆動方法 |
| JP2005099715A (ja) * | 2003-08-29 | 2005-04-14 | Seiko Epson Corp | 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法 |
| JP2009288773A (ja) * | 2008-04-30 | 2009-12-10 | Sony Corp | 表示装置 |
| CN105206224B (zh) * | 2015-09-24 | 2018-03-20 | 北京大学深圳研究生院 | 一种具有反馈通道的显示系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4237456A (en) * | 1976-07-30 | 1980-12-02 | Sharp Kabushiki Kaisha | Drive system for a thin-film EL display panel |
| US4406997A (en) * | 1981-09-30 | 1983-09-27 | International Business Machines Corporation | Method and means for minimizing the effect of short circuits in flat panel displays |
| JPS59119390A (ja) * | 1982-12-25 | 1984-07-10 | 株式会社東芝 | 薄膜トランジスタ回路 |
| JP2821347B2 (ja) * | 1993-10-12 | 1998-11-05 | 日本電気株式会社 | 電流制御型発光素子アレイ |
| US5550066A (en) * | 1994-12-14 | 1996-08-27 | Eastman Kodak Company | Method of fabricating a TFT-EL pixel |
| JPH08241057A (ja) * | 1995-03-03 | 1996-09-17 | Tdk Corp | 画像表示装置 |
| JPH09101506A (ja) * | 1995-07-31 | 1997-04-15 | Victor Co Of Japan Ltd | 液晶表示装置 |
| US5748160A (en) * | 1995-08-21 | 1998-05-05 | Mororola, Inc. | Active driven LED matrices |
-
1997
- 1997-05-16 JP JP12659197A patent/JP3530341B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-04 US US09/071,161 patent/US6100860A/en not_active Expired - Lifetime
- 1998-05-13 EP EP98410051A patent/EP0878789A3/en not_active Ceased
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445126B1 (en) | 1998-08-13 | 2002-09-03 | Tdk Corporation | Organic electroluminescent device |
| JP2000148087A (ja) * | 1998-11-06 | 2000-05-26 | Casio Comput Co Ltd | 表示素子、表示装置、及び表示装置の駆動方法 |
| JP2014052634A (ja) * | 1999-02-23 | 2014-03-20 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2014032409A (ja) * | 1999-02-23 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2013190824A (ja) * | 1999-04-27 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8994711B2 (en) | 1999-04-27 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
| US9837451B2 (en) | 1999-04-27 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
| US9293483B2 (en) | 1999-04-27 | 2016-03-22 | Semiconductor Energy Laboratory Co. Ltd. | Electronic device and electronic apparatus |
| US6369507B1 (en) | 1999-06-07 | 2002-04-09 | Tdk Corporation | Organic EL display apparatus with a switching device |
| WO2000076277A1 (fr) * | 1999-06-07 | 2000-12-14 | Tdk Corporation | Ecran organique electroluminescent |
| JP2001005426A (ja) * | 1999-06-23 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置及び電子装置 |
| JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2018156952A (ja) * | 1999-09-17 | 2018-10-04 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP2016054163A (ja) * | 1999-10-26 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2014013396A (ja) * | 1999-10-26 | 2014-01-23 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2015092482A (ja) * | 1999-10-26 | 2015-05-14 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2017084804A (ja) * | 1999-10-26 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US9391132B2 (en) | 1999-10-26 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8933624B2 (en) | 1999-10-26 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| KR100786546B1 (ko) * | 1999-12-24 | 2007-12-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 디바이스 |
| KR100812286B1 (ko) * | 2000-09-04 | 2008-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｅｌ 표시장치 구동방법 |
| US7485896B2 (en) | 2001-07-17 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7265390B2 (en) | 2001-07-17 | 2007-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6952023B2 (en) | 2001-07-17 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6864508B2 (en) | 2001-07-17 | 2005-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7109073B2 (en) | 2001-08-17 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device |
| US7393729B2 (en) | 2001-08-17 | 2008-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device |
| US7422987B2 (en) | 2001-08-30 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7112517B2 (en) | 2001-09-10 | 2006-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment device, laser treatment method, and semiconductor device fabrication method |
| US7682949B2 (en) | 2001-09-10 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment device, laser treatment method, and semiconductor device fabrication method |
| US7317205B2 (en) | 2001-09-10 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing a semiconductor device |
| JP2003186421A (ja) * | 2001-09-10 | 2003-07-04 | Semiconductor Energy Lab Co Ltd | 発光装置及び半導体装置の作製方法 |
| JP2005174960A (ja) * | 2003-12-05 | 2005-06-30 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
| JP2008522246A (ja) * | 2004-12-03 | 2008-06-26 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 電子デバイス用スイッチを含む回路およびその電子デバイスの使用方法 |
| JP2008083171A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
| JP2009157156A (ja) * | 2007-12-27 | 2009-07-16 | Sony Corp | 画素回路および表示装置 |
| US8159424B2 (en) | 2008-08-04 | 2012-04-17 | Sony Corporation | Display device and electronic apparatus |
| US8362565B2 (en) | 2008-12-05 | 2013-01-29 | Sony Corporation | Memory element with small threshold voltage variance and high-speed logic element with low power consumption |
| JP2010135585A (ja) * | 2008-12-05 | 2010-06-17 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6100860A (en) | 2000-08-08 |
| EP0878789A3 (en) | 1999-03-17 |
| JP3530341B2 (ja) | 2004-05-24 |
| EP0878789A2 (en) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3530341B2 (ja) | 画像表示装置 | |
| KR100930954B1 (ko) | 전계발광 디스플레이 디바이스 | |
| JP5665256B2 (ja) | 発光表示デバイス | |
| AU2008273569B2 (en) | Display device and method for driving display device | |
| US8325176B2 (en) | Driving method for organic electroluminescence light emitting section | |
| JP5028723B2 (ja) | 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 | |
| CA2523841C (en) | System and driving method for active matrix light emitting device display | |
| CA2438577C (en) | Pixel current driver for organic light emitting diode displays | |
| TW201941180A (zh) | 子畫素電路及應用其之顯示器 | |
| KR100816470B1 (ko) | 표시장치의 화소구조 및 그 구동방법 | |
| KR20050073478A (ko) | 전자발광 디스플레이 디바이스 | |
| EP1033765A2 (en) | Switching element and electroluminescence element display device | |
| US20060221005A1 (en) | Display, array substrate, and method of driving display | |
| CN111477163B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
| WO2002075711A1 (fr) | Ecran auto-lumineux | |
| JP2002517806A (ja) | アクティブマトリックス電界発光表示装置 | |
| DE112012004350T5 (de) | Halbleitervorrichtung | |
| CN101006488B (zh) | 发光装置及其驱动方法 | |
| US7335914B2 (en) | Display, array substrate, and display manufacturing method | |
| US20190096334A1 (en) | Oled pixel driving circuit and oled display device | |
| JP4005304B2 (ja) | 画像表示装置 | |
| JP4501059B2 (ja) | 画素回路及び表示装置 | |
| TW202303990A (zh) | 用於顯示裝置之電路之薄膜電晶體 | |
| Lee et al. | New PMOS LTPS–TFT pixel for AMOLED to suppress the hysteresis effect on OLED current by employing a reset voltage driving | |
| WO2006013539A1 (en) | Active matrix display devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |