JP2003186421A

JP2003186421A - 発光装置及び半導体装置の作製方法

Info

Publication number: JP2003186421A
Application number: JP2002263583A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Hideaki Kuwabara; 秀明桑原
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-09-10
Filing date: 2002-09-10
Publication date: 2003-07-04
Anticipated expiration: 2022-09-10
Also published as: JP3638926B2

Abstract

(57)【要約】【課題】ＴＦＴの特性を向上させ、且つ、各ＴＦＴの
特性バラツキを低減することを課題としている。特に画
素において、ＥL素子と電気的に接続され、且つ、ＥL素
子に電流を供給するＴＦＴのバラツキを低減することを
課題とする。【解決手段】画素に配置される複数の薄膜トランジス
タの活性層となる半導体層１０９、１１０の配置方向を
同一方向に配置し、該チャネル長方向と同一方向に走査
するレーザー光の照射を行い、結晶の成長方向とキャリ
アの移動方向とを揃えて高い電界効果移動度を得る。ま
た、駆動回路、ＣＰＵに配置される複数の薄膜トランジ
スタの活性層となる半導体層の配置方向を同一方向に配
置し、該チャネル長方向と同一方向に走査するレーザー
光の照射を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】半導体装置の作製方法に関
し、特に、プラスチック基板上に形成された有機発光素
子を有する発光装置に関する。また、ＥＬパネルにコン
トローラを含むＩＣ等を実装した、ＥＬモジュールに関
する。なお本明細書において、ＥＬパネル及びＥＬモジ
ュールを共に発光装置と総称する。本発明はさらに、該
発光装置を用いた電子機器に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、発光装置、電気光学装置、半導体回路および電子
機器は全て半導体装置である。

【０００３】

【従来の技術】近年、基板上にＴＦＴ（薄膜トランジス
タ）を形成する技術が大幅に進歩し、アクティブマトリ
クス型表示装置への応用開発が進められている。特に、
ポリシリコン膜を用いたＴＦＴは、従来のアモルファス
シリコン膜を用いたＴＦＴよりも電界効果移動度（モビ
リティともいう）が高いので、高速動作が可能である。
そのため、ポリシリコン膜を用いたＴＦＴからなる駆動
回路を画素と同一の基板上に設け、各画素の制御を行う
ための開発が盛んに行われている。同一基板上に画素と
駆動回路とを組み込んだアクティブマトリクス型表示装
置は、製造コストの低減、表示装置の小型化、歩留まり
の上昇、スループットの低減など、様々な利点が得られ
ると予想される。

【０００４】また、自発光型素子として有機化合物を含
む層を発光層とするＥＬ素子を有したアクティブマトリ
クス型発光装置（以下、単に発光装置と呼ぶ）の研究が
活発化している。発光装置は有機発光装置（ＯＥＬＤ：
Organic EL Display）又は有機ライトエミッティングダ
イオード（ＯＬＥＤ：Organic Light Emitting Diode）
とも呼ばれている。

【０００５】ＥＬ素子は自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、ＥＬ素子を用いた発光装置は、ＣＲＴや
ＬＣＤに代わる表示装置として注目されている。

【０００６】

【発明が解決しようとする課題】ＥＬ素子を用いた発光
装置の一つの形態として、各画素毎に複数のＴＦＴを設
け、ビデオ信号を順次書き込むことにより画像を表示す
るアクティブマトリクス駆動方式が知られている。ＴＦ
Ｔはアクティブマトリクス駆動方式を実現する上で、必
須の素子となっている。

【０００７】従来のＴＦＴは非晶質シリコンを用いて作
製されるものがほとんどであったが、非晶質シリコンを
用いたＴＦＴは電界効果移動度が低く、ビデオ信号を処
理するために必要な周波数で動作させることが不可能で
あったので、もっぱら画素毎に設けるスイッチング素子
としてのみ使用されていた。データ線にビデオ信号を出
力するデータ線側駆動回路や、走査線に走査信号を出力
する走査線側駆動回路はＴＡＢ(Tape Automated Bondin
g)やＣＯＧ(Chip on Glass)により実装する外付けのＩ
Ｃ（ドライバＩＣ）で賄っていた。

【０００８】しかしながら、画素密度が増加すると画素
ピッチが狭くなるので、ドライバＩＣを実装する方式に
は限界があると考えられている。例えば、ＵＸＧＡ（画
素数１２００×１６００個）を想定した場合、ＲＧＢカ
ラー方式では単純に見積もっても６０００個の接続端子
が必要になる。接続端子数の増加は接点不良の発生確率
を増加させる原因となる。また、画素部の周辺部分の領
域（額縁領域）が増大し、これをディスプレイとする半
導体装置の小型化や外観のデザインを損なう要因とな
る。このような背景から、駆動回路一体型の表示装置の
必要性が明瞭になっている。画素部と走査線側及びデー
タ線側駆動回路を同一の基板に一体形成することで接続
端子の数は激減し、また額縁領域の面積も縮小させるこ
とができる。

【０００９】同一基板上に画素と駆動回路とを組み込ん
だアクティブマトリクス型表示装置を実現する手段とし
て、結晶構造を有する半導体膜、代表的にはポリシリコ
ン膜でＴＦＴを形成する方法が提案されている。しか
し、ポリシリコンを用いてＴＦＴを形成しても、その電
気的特性は所詮単結晶シリコン基板に形成されるＭＯＳ
トランジスタの特性に匹敵するものではない。例えば、
従来のＴＦＴの電界効果移動度は単結晶シリコンの１／
１０以下である。また、ポリシリコンを用いたＴＦＴ
は、結晶粒界に形成される欠陥に起因して、その特性に
ばらつきが生じやすいといった問題点を有している。

【００１０】一般的に発光装置は、少なくとも、スイッ
チング素子として機能するＴＦＴと、ＥＬ素子に電流を
供給するＴＦＴとが、各画素に設けられている。スイッ
チング素子として機能するＴＦＴには低いオフ電流（Ｉ
_off）が求められている一方、ＥＬ素子に電流を供給す
るＴＦＴには、高い駆動能力（オン電流、Ｉ_on）及びホ
ットキャリア効果による劣化を防ぎ信頼性を向上させる
ことが求められている。また、データ線側駆動回路のＴ
ＦＴも、高い駆動能力（オン電流、Ｉ_on）及びホットキ
ャリア効果による劣化を防ぎ信頼性を向上させることが
求められている。

【００１１】また、駆動方法によらず、ＥＬ素子と電気
的に接続され、且つ、ＥＬ素子に電流を供給するＴＦＴ
のオン電流（Ｉ_on）で画素の輝度が決定されるため、全
面白表示とした場合、オン電流が一定でなければ輝度に
バラツキが生じてしまうという問題がある。例えば、発
光時間によって輝度を調節する場合、６４階調の表示を
行った場合、ＥＬ素子と電気的に接続され、且つ、ＥＬ
素子に電流を供給するＴＦＴのオン電流がある基準値か
ら１．５６％（＝１／６４）ばらつくと１階調ずれるこ
とになってしまう。

【００１２】本発明は、上記問題点を鑑みてなされたも
のであり、さらにＴＦＴの特性を向上（具体的には、オ
ン電流の増加やオフ電流の低減）させ、且つ、各ＴＦＴ
の特性バラツキを低減することを課題としている。少な
くとも画素において、ＥＬ素子と電気的に接続され、且
つ、ＥＬ素子に電流を供給するＴＦＴのオン電流
（Ｉ_on）のバラツキを低減することを課題としている。

【００１３】

【課題を解決するための手段】本発明は、ＴＦＴの特性
を向上させるため、ＥＬ素子を用いた発光装置におい
て、画素に配置される複数の薄膜トランジスタのチャネ
ルとして機能する領域（チャネル形成領域と呼ばれる）
のチャネル長方向を全て同一方向に配置し、該チャネル
長方向と同一方向に走査するレーザー光の照射を行い、
結晶の成長方向とキャリアの移動方向とを揃えて高い電
界効果移動度を得ることを特徴としている。

【００１４】レーザー光としては、エキシマレーザ、Ａ
ｒレーザ、Ｋｒレーザ等の気体レーザーや、ＹＡＧレー
ザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、
ガラスレーザ、ルビーレーザ、アレキサンドライドレー
ザ、Ｔｉ：サファイアレーザなどの固体レーザーや、半
導体レーザーを用いればよい。固体レーザとしては、Ｃ
ｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがド
ーピングされたＹＡＧ、ＹＶＯ₄、ＹＬＦ、ＹＡｌＯ₃な
どの結晶を使ったレーザが適用される。当該レーザの基
本波はドーピングする材料によって異なり、１μｍ前後
の基本波を有するレーザ光が得られる。基本波に対する
高調波は、非線形光学素子を用いることで得ることがで
きる。また、レーザー発振の形態は、連続発振、パルス
発振のいずれでもよく、レーザービームの形状も線状ま
たは矩形状でもよい。非晶質構造を有する半導体膜の結
晶化に際し、大粒径に結晶を得るためには、連続発振が
可能な固体レーザを用い、基本波の第２高調波〜第４高
調波を適用するのが好ましい。

【００１５】連続発振するレーザービームを非単結晶半
導体膜に照射して結晶化させる場合には、固液界面が保
持され、レーザービームの走査方向に連続的な結晶成長
を行わせることが可能である。

【００１６】本明細書で開示する発明の構成は、絶縁表
面上に設けられた画素部に複数の薄膜トランジスタを有
する発光装置であって、前記画素部には、有機発光素子
が有する画素電極に接続されている第１の薄膜トランジ
スタと、第２の薄膜トランジスタとが設けられ、チャネ
ル長方向が全て同一方向となるように前記第１の薄膜ト
ランジスタ及び前記第２の薄膜トランジスタが配置され
たことを特徴とする発光装置である。

【００１７】また、画素部の一つの画素を駆動するＴＦ
Ｔが２つの場合（例えば、スイッチング用ＴＦＴと駆動
用ＴＦＴ）だけでなく、３つの場合（例えば、スイッチ
ング用ＴＦＴと駆動用ＴＦＴと消去用ＴＦＴ）にも本発
明を適用することができ、本発明の他の発明は、絶縁表
面上に設けられた画素部に複数の薄膜トランジスタを有
する発光装置であって、前記画素部には、有機発光素子
が有する画素電極に接続されている第１の薄膜トランジ
スタと、第２の薄膜トランジスタと、第３の薄膜トラン
ジスタとが設けられ、チャネル長方向が全て同一方向と
なるように前記第１の薄膜トランジスタ、前記第２の薄
膜トランジスタ、及び前記第３の薄膜トランジスタが配
置されたことを特徴とする発光装置である。

【００１８】また、画素部の一つの画素を駆動するＴＦ
Ｔが３つ以上のＴＦＴにも適用することができる。ま
た、上記各構成において、同一基板上に画素部と駆動回
路を設けた場合にも適用することができ、前記絶縁表面
上には、複数の薄膜トランジスタを含む駆動回路が設け
られ、該駆動回路の薄膜トランジスタにおけるチャネル
長方向が全て同一方向となるように配置されたことを特
徴としている。

【００１９】また、駆動回路の一つの回路であるバッフ
ァ回路に適用することができ、前記絶縁表面上には、複
数の薄膜トランジスタを含むバッファ回路が設けられ、
該バッファ回路の薄膜トランジスタにおけるチャネル長
方向は、同一方向となるように配置されたことを特徴と
している。

【００２０】また、上記各構成において、前記チャネル
長方向は、前記薄膜トランジスタの半導体層に照射され
たレーザー光の走査方向と同一方向であることを特徴と
している。

【００２１】また、本発明は、上記各発光装置における
画素または駆動回路の薄膜トランジスタとして、活性層
として機能する半導体膜と、第１の電極と、前記半導体
膜と前記第１の電極の間に挟まれた第１の絶縁膜とを有
しており、さらに、ゲート電極として機能する第２の電
極と、前記半導体膜と前記第２の電極の間に挟まれた第
２の絶縁膜（ゲート絶縁膜）とを有し、前記第１の電極
と前記第２の電極が、半導体膜が有するチャネル形成領
域を間に挟んで重なっている構成とする。なお、前記半
導体膜は２つの不純物領域（ソース領域またはドレイン
領域）と、該２つの不純物領域に挟まれたチャネル形成
領域とを有している。

【００２２】また、本発明において、第１の電極は、常
に一定の電圧（コモン電圧）を印加するか、第２の電極
と電気的に接続して同電位とする。こうすることで、各
ＴＦＴのオン電流（Ｉ_on）のバラツキを低減することが
できる。

【００２３】オン電流の増加よりもオフ電流の低減が重
要視されるＴＦＴ、例えばスイッチング素子として用い
るＴＦＴの場合、第１の電極に一定の電圧（コモン電
圧）を印加することが好ましい。第１の電極に一定の電
圧（コモン電圧）を印加する場合、一定の電圧は、薄膜
トランジスタがｎチャネル型ＴＦＴの場合はその薄膜ト
ランジスタの閾値電圧よりも小さくすればよく、薄膜ト
ランジスタがｐチャネル型ＴＦＴの場合はその薄膜トラ
ンジスタの閾値電圧よりも大きくすればよい。第１の電
極にコモン電圧を印加することで、電極が１つの場合に
比べて閾値のばらつきを抑えることができ、なおかつオ
フ電流を抑えることができる。

【００２４】また、オフ電流の低減よりもオン電流の増
加が重要視されるＴＦＴ、例えば駆動回路のバッファ等
が有するＴＦＴの場合、第１の電極と第２の電極とを電
気的に接続して同電位とすることが好ましい。第１の電
極と第２の電極とを電気的に接続して同電位とする場
合、第１の電極と第２の電極に同じ電圧を印加すること
で、実質的に半導体膜の膜厚を薄くしたのと同じように
空乏層が早く広がるので、サブスレッショルド係数（Ｓ
値）を小さくすることができ、さらに電界効果移動度を
向上させることができる。したがって、電極が１つの場
合に比べてオン電流を大きくすることができる。よっ
て、この構造のＴＦＴを駆動回路に使用することによ
り、駆動電圧を低下させることができる。また、オン電
流を大きくすることができるので、ＴＦＴのサイズ（特
にチャネル幅）を小さくすることができる。そのため集
積密度を向上させることができる。

【００２５】また、上記薄膜トランジスタにおいて、半
導体膜が形成される第１の絶縁膜の表面が第１の電極に
より凸部が形成された場合、その影響を受けて半導体膜
表面にも凹凸が形成され、半導体膜の結晶化工程で結晶
粒径のバラツキが生じる恐れがあるため、前記第１の絶
縁膜は、化学的機械研磨により平坦化されていることが
好ましい。

【００２６】また、上記構造を実現するための発明の構
成は、絶縁表面を有する基板上に第１の電極を形成する
第１工程と、前記第１の電極上に第１の絶縁膜を形成す
る第２工程と、前記第１の絶縁膜の表面に平坦化処理を
行う第３工程と、前記第１の絶縁膜上に半導体膜を形成
する第４工程と、前記半導体膜に連続発振のレーザー光
を照射する第５工程と、前記半導体膜上に第２の絶縁膜
を形成する第６工程と、前記第１の絶縁膜及び前記第２
の絶縁膜に選択的なエッチング処理を行って、前記第１
の電極に達するコンタクトホールを形成する第７工程
と、前記第２の絶縁膜表面上の不純物を低減する第８工
程と、前記コンタクトホールを通じて前記第１の電極と
電気的に接続し、且つ、前記第２の絶縁膜上に前記半導
体膜の一部と重なる第２の電極を形成する第９工程とを
有する半導体装置の作製方法である。

【００２７】また、他の発明の構成は、絶縁表面を有す
る基板上に第１の電極を形成する第１工程と、前記第１
の電極上に第１の絶縁膜を形成する第２工程と、前記第
１の絶縁膜の表面に平坦化処理を行う第３工程と、前記
第１の絶縁膜上に第２の絶縁膜を形成する第４工程と、
前記第２の絶縁膜上に半導体膜を形成する第５工程と、
前記半導体膜に連続発振のレーザー光を照射する第６工
程と、前記半導体膜上に第３の絶縁膜を形成する第７工
程と、前記第１の絶縁膜、前記第２の絶縁膜、及び前記
第３の絶縁膜に選択的なエッチング処理を行って、前記
第１の電極に達するコンタクトホールを形成する第８工
程と、前記第３の絶縁膜表面上の不純物を低減する第９
工程と、前記コンタクトホールを通じて前記第１の電極
と電気的に接続し、且つ、前記第３の絶縁膜上に前記半
導体膜の一部と重なる第２の電極を形成する第１０工程
とを有する半導体装置の作製方法である。

【００２８】また、他の発明の構成は、絶縁表面を有す
る基板上に第１の電極を形成する第１工程と、前記第１
の電極上に第１の絶縁膜を形成する第２工程と、前記第
１の絶縁膜の表面に平坦化処理を行う第３工程と、前記
第１の絶縁膜上に半導体膜を形成する第４工程と、前記
半導体膜に連続発振のレーザー光を照射する第５工程
と、前記半導体膜上に第２の絶縁膜を形成する第６工程
と、前記第２の絶縁膜上に前記半導体膜の一部と重なる
第２の電極を形成する第７工程と、前記第２の電極上に
第３の絶縁膜を形成する第８工程と、前記第１の絶縁
膜、前記第２の絶縁膜、及び前記第３の絶縁膜に選択的
なエッチング処理を行って、前記第１の電極に達する第
１のコンタクトホールと、前記第２の電極に達する第２
のコンタクトホールとを形成する第９工程と、前記第１
のコンタクトホール及び第２のコンタクトホールを通じ
て前記第１の電極及び前記第２の電極と電気的に接続す
る第３の電極を形成する第１０工程とを有する半導体装
置の作製方法である。

【００２９】また、他の発明の構成は、絶縁表面を有す
る基板上に第１の電極を形成する第１工程と、前記第１
の電極上に第１の絶縁膜を形成する第２工程と、前記第
１の絶縁膜の表面に平坦化処理を行う第３工程と、前記
第１の絶縁膜上に第２の絶縁膜を形成する第４工程と、
前記第２の絶縁膜上に半導体膜を形成する第５工程と、
前記半導体膜に連続発振のレーザー光を照射する第６工
程と、前記半導体膜上に第３の絶縁膜を形成する第７工
程と、前記第３の絶縁膜上に前記半導体膜の一部と重な
る第２の電極を形成する第８工程と、前記第２の電極上
に第４の絶縁膜を形成する第９工程と、前記第１の絶縁
膜、前記第２の絶縁膜、前記第３の絶縁膜、及び第４の
絶縁膜に選択的なエッチング処理を行って、前記第１の
電極に達する第１のコンタクトホールと、前記第２の電
極に達する第２のコンタクトホールとを形成する第１０
工程と、前記第１のコンタクトホール及び第２のコンタ
クトホールを通じて前記第１の電極及び前記第２の電極
と電気的に接続する第３の電極を形成する第１１工程と
を有する半導体装置の作製方法である。

【００３０】また、上記半導体装置の作製方法における
各構成において、前記平坦化処理は、ＣＭＰと呼ばれる
化学的機械研磨であることを特徴としている。

【００３１】また、本発明はＣＰＵを備えた半導体装置
を完成させることができ、本発明の他の構成は、絶縁表
面を有する基板上に複数の薄膜トランジスタを有する半
導体装置であって、前記基板上に制御部と演算部とから
なる中央処理部（ＣＰＵとも呼ぶ）を有し、該中央処理
部には、少なくとも第１の薄膜トランジスタと、第２の
薄膜トランジスタとが設けられ、前記第１の薄膜トラン
ジスタのチャネル長方向と、前記第２の薄膜トランジス
タのチャネル長方向が同一方向であることを特徴とする
半導体装置である。こうすることにより、さらなる集積
化が可能となって装置全体として小型化、製造コスト削
減を実現することができる。

【００３２】また、同一基板上にＣＰＵとメモリーとを
備えた半導体装置を完成させることができ、本発明の他
の構成は、絶縁表面を有する基板上に複数の薄膜トラン
ジスタを有する半導体装置であって、前記基板上に制御
部と演算部とからなる中央処理部と、記憶部（メモリー
とも呼ぶ）とを有し、該記憶部には、少なくとも第１の
薄膜トランジスタと、第２の薄膜トランジスタとが設け
られ、前記第１の薄膜トランジスタのチャネル長方向
と、前記第２の薄膜トランジスタのチャネル長方向が同
一方向であることを特徴とする半導体装置である。

【００３３】また、同一基板上にＣＰＵと表示部（画素
部を含む）とを形成してもよいし、同一基板上にＣＰＵ
とメモリーと表示部（画素部を含む）とを形成してもよ
い。

【００３４】上記半導体装置の各構成において、前記チ
ャネル長方向は、前記薄膜トランジスタの半導体層に照
射されたレーザー光の走査方向と同一方向であることを
特徴としている。

【００３５】なお、本明細書では、ＥＬ素子の陽極と陰
極の間に形成された全ての層を有機発光層と定義する。
有機発光層には具体的に、発光層、正孔注入層、電子注
入層、正孔輸送層、電子輸送層等が含まれる。基本的に
ＥＬ素子は、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／
発光層／陰極や、陽極／正孔注入層／発光層／電子輸送
層／陰極等の順に積層した構造を有していることもあ
る。

【００３６】ＥＬ素子は、電場を加えることで発生する
ルミネッセンス（Electroluminescence）が得られる有
機化合物（有機発光材料）を含む層（以下、有機発光層
と記す）と、陽極と、陰極とを有している。有機化合物
におけるルミネッセンスには、一重項励起状態から基底
状態に戻る際の発光（蛍光）と三重項励起状態から基底
状態に戻る際の発光（リン光）とがあるが、本発明の発
光装置は、上述した発光のうちの、いずれか一方の発光
を用いていても良いし、または両方の発光を用いていて
も良い。なお、有機発光層は無機材料を含んでいてもよ
い。

【００３７】

【発明の実施の形態】本発明の実施形態について、以下
に説明する。

【００３８】（実施の形態１）以下に代表的なＴＦＴの
作製手順を簡略に図１を用いて示す。

【００３９】図１（Ａ）中、１０は、絶縁表面を有する
基板、１１は第１の電極、１２は第１の絶縁膜である。

【００４０】まず、基板１０上に導電膜を形成し、パタ
ーニングを施すことにより金属または合金からなる第１
の電極１１を形成する。代表的には、アルミニウム（Ａ
ｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タン
タル（Ｔａ）、チタン（Ｔｉ）から選ばれた一種または
複数種からなる合金又はシリコンとの合金で形成するこ
とができる。また何層かの導電性の膜を積層したもの
を、第１の電極として用いても良い。第１の電極１１
は、１５０〜４００nmの厚さを有している。

【００４１】この第１の電極１１は後に形成されるゲー
ト電極と接続される走査線である。なお、この第１の電
極１１は、後に形成される活性層を光から保護する遮光
層として機能させることも可能である。ここでは、基板
１０として石英基板を用い、第１の電極１１としてリン
を含むポリシリコン膜（膜厚５０ｎｍ）とタングステン
シリサイド（Ｗ−Ｓｉ）膜（膜厚１００ｎｍ）の積層構
造を用いる。また、ポリシリコン膜はタングステンシリ
サイドから基板への汚染を保護するものである。

【００４２】次いで、第１の電極１１を覆う第１の絶縁
膜１２（酸化シリコン膜、窒化シリコン膜または酸化窒
化シリコン膜などの絶縁膜）を膜厚１００〜１０００ｎ
ｍ（代表的には３００〜５００ｎｍ）で形成する。ここ
ではＣＶＤ法を用いた膜厚１００ｎｍの酸化シリコン膜
からなる第１の絶縁膜Ａ（１２ａ）とＬＰＣＶＤ法を用
いた膜厚２８０ｎｍの酸化シリコン膜からなる第１の絶
縁膜Ｂ（１２ｂ）を積層させる。（図１（Ａ））

【００４３】次いで、第１の絶縁膜１２の表面には、先
に形成した第１の電極１１に起因する凹凸を有している
ため、第１の絶縁膜１２に平坦化処理を行う。（図１
（Ｂ））第１の絶縁膜を複数の絶縁膜を積層して形成し
ている場合、第１の電極１１上において最上層の絶縁膜
のみ研磨するようにしても良いし、下層の絶縁膜が露出
するように研磨しても良い。

【００４４】平坦化処理としては、平坦性を向上させる
公知の技術、例えば化学的機械研磨（Chemical-Mechani
cal Polishing：以下、ＣＭＰと記す）と呼ばれる研磨
工程を用いればよい。ＣＭＰを用いる場合、第１の絶縁
膜１２に対するＣＭＰの研磨剤（スラリー）には、例え
ば、塩化シリコンガスを熱分解して得られるフュームド
シリカ粒子をＫＯＨ添加水溶液に分散したものを用いる
と良い。ＣＭＰにより第１の絶縁膜を０．１〜０．５μ
m程度除去して、表面を平坦化する。なお、第１の絶縁
膜の表面は必ずしも研磨する必要はない。前記平坦化さ
れた第１の絶縁膜は、表面における凹凸の高低差が５ｎ
ｍ以下であることが好ましく、より望ましくは、１ｎｍ
以下であるのが良い。平坦性の向上によって、後に形成
されるゲート絶縁膜として用いる第１の絶縁膜を薄くす
ることが可能となり、ＴＦＴの移動度を向上させること
ができる。また、平坦性の向上によって、ＴＦＴを作製
した場合、オフ電流を低減することができる。

【００４５】次いで、ＣＭＰで用いたＫ（カリウム）な
どの不純物を除去するため、フッ酸を含むエッチャント
で第１の絶縁膜の表面を洗浄した後、結晶構造を有する
半導体膜（膜厚１０〜１００ｎｍ）を形成する。

【００４６】結晶構造を有する半導体膜は、ＬＰＣＶＤ
法などにより成膜することも可能であるが、非晶質構造
を有する半導体膜を成膜した後、結晶化処理を行って形
成することが望ましい。非晶質構造を有する半導体膜と
しては、シリコンを主成分とする半導体材料を用い、代
表的には、非晶質シリコン膜又は非晶質シリコンゲルマ
ニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶ
Ｄ法、或いはスパッタ法で形成する。

【００４７】ここでは、結晶構造を有する半導体膜を得
るため、図５に示したレーザー処理装置を用いて、図６
に示す半導体層の配置とし、図７に示す走査方法で結晶
化を行う。

【００４８】図示したレーザー処理装置は、連続発振又
はパルス発振が可能な固体レーザー５１、レーザービー
ムを集光するためのコリメータレンズ又はシリンドリカ
ルレンズなどのレンズ５２、レーザービームの光路を変
える固定ミラー５３、レーザービームを２次元方向に放
射状にスキャンするガルバノミラー５４、ガルバノミラ
ー５４からのレーザービームを受けて載置台５６の被照
射面にレーザービームを向ける可動ミラー５５から成っ
ている。ガルバノミラー５４と可動ミラー５５の光軸を
交差させ、それぞれ図示するθ方向にミラーを回転させ
ることにより、載置台５６上に置かれた基板５７の全面
にわたってレーザービームを走査させることができる。
可動ミラー５５はｆθミラーとして、光路差を補正して
被照射面におけるビーム形状を補正することもできる。
図５に示したレーザー処理装置は、ガルバノミラー５４
と、可動ミラー５５により載置台５６上に置かれた基板
５７の一軸方向にレーザービームを走査することができ
る。さらに、図５に示したレーザー処理装置には、ハー
フミラー５８、固定ミラー５９、ガルバノミラー６０、
可動ミラー６１を加えて二軸方向（ＸとＹ方向）同時に
レーザービームを走査することができる。このような構
成にすることにより処理時間を短縮することができる。
尚、ガルバノミラー５４、６０はポリゴンミラーと置き
換えても良い。

【００４９】レーザーとして好ましいものは固体レーザ
ーであり、ＹＡＧ、ＹＶＯ₄、ＹＬＦ、ＹＡｌ₅Ｏ₁₂など
の結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使ったレ
ーザーが適用される。発振波長の基本波はドープする材
料によっても異なるが、１μmから２μmの波長で発振す
る。非晶質構造を有する半導体膜の結晶化には、レーザ
ービームを半導体膜で選択的に吸収させるために、当該
発振波長の第２高調波〜第４高調波を適用するのが好ま
しい。代表的には、Ｎｄ:ＹＶＯ₄レーザー（基本波１０
６４nm）の第２高調波（５３２nm）や第３高調波（３５
５ｎｍ）を適用する。出力１０Ｗの連続発振のＹＶＯ₄
レーザから射出されたレーザ光を非線形光学素子により
変換してこれらの高調波を得る。また、共振器の中にＹ
ＶＯ₄結晶と非線形光学素子を入れて、高調波を射出す
る方法もある。そして、好ましくは光学系により照射面
にて矩形状または楕円形状のレーザ光に成形して、被処
理体に照射する。このときのエネルギー密度は０．０１
〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０Ｍ
Ｗ／ｃｍ²）が必要である。そして、０．５〜２０００
ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体
膜を移動させて照射する。なお、入射光と基板の裏面に
おける反射光とが干渉しないように半導体膜表面に対し
て斜めに照射することが好ましく、その場合、レーザ光
の入射角度の変化に対して、反射率は著しく変化するた
め、レーザ光の反射率の変化が５％以内となる角度以内
にするのが望ましい。

【００５０】その他に、アルゴンレーザー、クリプトン
レーザー、エキシマレーザーなどの気体レーザーを適用
することもできる。

【００５１】発振はパルス発振、連続発振のいずれの形
態でも良いが、半導体膜の溶融状態を保って連続的に結
晶成長させて大きな粒径の結晶粒を得るためには、連続
発振のモードを選択することが望ましい。

【００５２】また、基板上にレーザーアニールにより結
晶化させて結晶構造を有する半導体膜でＴＦＴを形成す
る場合、結晶の成長方向とキャリアの移動方向とを揃え
ると高い電界効果移動度を得ることができる。即ち、結
晶成長方向とチャネル長方向とを一致させることで電界
効果移動度を実質的に高くすることができる。連続発振
するレーザービームを非晶質構造を有する半導体膜に照
射して結晶化させる場合には、固液界面が保持され、レ
ーザービームの走査方向に連続的な結晶成長を行わせる
ことが可能である。レーザービームを走査する方向は一
方向に限定されず、往復走査をしても良い。

【００５３】図６は、後にＴＦＴが形成される基板６２
と、レーザービームの照射方向との関係を詳細に示すも
のである。後にＴＦＴが形成される基板６２には、画素
部６３、駆動回路部６４、６５が形成される領域を点線
で示している。ここでは、結晶化の段階で非晶質構造を
有する半導体膜に図６に示したようにパターニングを行
いアイランド状にした後、レーザー光の照射で結晶化を
行い、その後に再度パターニングを行って点線で示した
形状とする。こうして、図１（Ｃ）中の半導体膜１３を
形成する。

【００５４】例えば、駆動回路部６４は走査線駆動回路
を形成する領域であり、その部分拡大図７７（鎖線で囲
まれた領域）にはＴＦＴの半導体領域７４とレーザービ
ーム７１の走査方向を示している。半導体領域７４の形
状は任意なものを適用することができるが、いずれにし
てもチャネル長方向とレーザービームの走査方向（図中
矢印方向）とを揃えている。また、駆動回路部６４と交
差する方向に延在する駆動回路部６５はデータ線駆動回
路を形成する領域であり、半導体領域７５の配列と、レ
ーザービーム７２の走査方向を一致させる（拡大図７
８）。また、画素部６３も同様であり、拡大図７９に示
す如く半導体領域７６の配列を揃えて、チャネル長方向
にレーザービーム７３を走査させる。また、レーザービ
ームを照射する前に絶縁膜を形成してもよい。

【００５５】なお、パターニングを行わず、基板全面に
非晶質構造を有する半導体膜が形成されている状態でレ
ーザー光による結晶化を行ってもよい。全面に非晶質構
造を有する半導体膜が形成されている場合には、ＴＦＴ
を形成するための半導体領域は基板端に形成されたアラ
イメントマーカー等により特定することができる。

【００５６】図７を参照して基板全面に非晶質構造を有
する半導体膜を結晶化させ、形成された結晶構造を有す
る半導体膜からＴＦＴの活性層を形成する工程の様子を
説明する。図７（１−Ｂ）は断面図であり、基板８１上
に設けられた絶縁膜８２上に第１の電極８７が形成さ
れ、第１の電極を覆う第１の絶縁膜８６ａ、８６ｂ上に
非晶質構造を有する半導体膜８３が形成されている。な
お、絶縁膜８２は、基板８１としてガラス基板を用いた
場合、基板からアルカリ金属などの不純物が半導体膜中
へ拡散しないために設けられた絶縁膜である。レーザー
ビーム８０の照射によって結晶化が成され、結晶構造を
有する半導体膜８４を形成することができる。レーザー
ビームは図５に示したレーザー処理装置を用いて得られ
る。レーザービーム８０は図７（１−Ａ）に示すよう
に、想定されるＴＦＴの半導体領域８５の位置に合わせ
て走査するものである。ビーム形状は矩形、線形、楕円
形など任意なものとすることができる。非晶質構造を有
する半導体膜の結晶化に用いる場合、ビーム形状は楕円
形が好ましい。光学系にて集光したレーザービームは、
中央部と端部で必ずしもエネルギー強度が一定ではない
ので、半導体領域８５がビームの端部にかからないよう
にすることが望ましい。

【００５７】レーザービームの走査は一方向のみの走査
でなく、往復走査をしても良い。その場合には１回の走
査毎にレーザーエネルギー密度を変え、段階的に結晶成
長をさせることも可能である。また、アモルファスシリ
コンを結晶化させる場合にしばしば必要となる水素出し
の処理を兼ねることも可能であり、最初に低エネルギー
密度で走査し、水素を放出した後、エネルギー密度を上
げて２回目に走査で結晶化を完遂させても良い。

【００５８】このようなレーザービームの照射方法にお
いて、連続発振のレーザービームを照射することにより
大粒径の結晶成長を可能とする。勿論、それはレーザー
ビームの走査速度やエネルギー密度等の詳細なパラメー
タを適宜設定する必要があるが、走査速度を１０〜８０
cm/secとすることによりそれを実現することができる。
パルスレーザーを用いた溶融−固化を経た結晶成長速度
は１m/secとも言われているが、それよりも遅い速度で
レーザービームを走査して、徐冷することにより固液界
面における連続的な結晶成長が可能となり、結晶の大粒
径化を実現することができる。

【００５９】その後、図７（２−Ａ）及びその断面図で
ある図７（２−Ｂ）に示すように、形成された結晶半導
体膜をエッチングして、島状に分割された半導体領域８
９を形成する。その後、必要に応じて配線や層間絶縁膜
等を形成して素子を形成すれば良い。

【００６０】なお、ＥＬモジュールを作製する場合にお
いて、画素部には、機能の異なるＴＦＴが複数設けられ
る。例えば、画素電極と接続し、ＥＬ素子に流れる電流
を制御する駆動用ＴＦＴと、スイッチング用ＴＦＴとを
設けた場合においても全てのＴＦＴのチャネル長方向を
同一方向とし、レーザービームの走査方向と一致させる
ことが望ましい。

【００６１】また、本発明は、上記レーザー光による結
晶化方法に限定されず、他のレーザー結晶化法や、シリ
コンの結晶化を助長する金属元素としてニッケルを用い
た結晶化技術や、固相成長法などの結晶化技術を適宜組
み合わせて用いてもよい。

【００６２】上記レーザー光の結晶化によって半導体膜
１３を得た後、次に半導体膜の表面をフッ酸を含むエッ
チャントで洗浄し、酸化膜または不純物を除去した後、
ゲート絶縁膜となる珪素を主成分とする第２の絶縁膜１
４を形成する。（図１（Ｃ））この表面洗浄と第２の絶
縁膜１４の形成は、大気にふれさせずに連続的に行うこ
とが望ましい。

【００６３】次いで、第１の電極１１に達するコンタク
トホールを形成する。ここでは、公知のフォトリソグラ
フィー法を用いてレジストからなるマスクを形成し、選
択的にエッチングを行ってコンタクトホールを形成す
る。バッファーフッ酸（ＨＦ）でレジストからなるマス
クを除去する際、レジストと同時に第２の絶縁膜１４表
面におけるＮａ等の不純物を除去する。（図１（Ｄ））

【００６４】次いで、コンタクトホールを通じて第１の
電極１１と電気的に接続する第２の電極１５を形成す
る。第１の電極１１と第２の電極１５とが電気的に接続
されている場合、第１の絶縁膜１２と第２の絶縁膜１４
の誘電率が近ければ近いほど、電界効果移動度やサブス
レッショルド係数を小さくし、オン電流を大きくするこ
とができる。

【００６５】次いで、半導体にｎ型を付与する不純物元
素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソー
ス領域またはドレイン領域となる不純物領域１３ｂを形
成する。半導体膜は、チャネル形成領域１３ａと、チャ
ネル形成領域１３ａを挟んでいる不純物領域１３ｂとを
有している。リンを添加した後、不純物元素を活性化す
るために加熱処理、強光の照射、またはレーザー光の照
射を行う。また、活性化と同時に第２の絶縁膜（ゲート
絶縁膜）へのプラズマダメージや第２の絶縁膜（ゲート
絶縁膜）と半導体層との界面へのプラズマダメージを回
復することができる。特に、室温〜３００℃の雰囲気中
において、表面または裏面からＹＡＧレーザーの第２高
調波を照射して不純物元素を活性化させることは非常に
有効である。ＹＡＧレーザーはメンテナンスが少ないた
め好ましい活性化手段である。

【００６６】以降の工程は、第３の絶縁膜１６を形成
し、水素化を行って、不純物領域１３ｂに達するコンタ
クトホールを形成し、ソース電極またはドレイン電極と
なる配線１７を形成してＴＦＴを完成させる。（図１
（Ｅ））

【００６７】また、第１の電極１１とチャネル形成領域
１３ａとが重なっている部分において、第１の絶縁膜１
２膜の厚さが均一であるときのその膜厚と、第２の電極
１５とチャネル形成領域とが重なっている部分におい
て、第２の絶縁膜１４の厚さが均一であるときのその膜
厚は、近ければ近いほど、電界効果移動度やサブスレッ
ショルド係数を小さくし、オン電流を大きくすることが
できる。第１の電極１１と重なる部分における第１の絶
縁膜の膜厚をｄ１、第２の電極１５と重なる部分におけ
る第２の絶縁膜の膜厚をｄ２とすると、｜ｄ１−ｄ２｜
／ｄ１≦０．１であり、なおかつ、｜ｄ１−ｄ２｜／ｄ
２≦０．１を満たすのが望ましい。より好ましくは、｜
ｄ１−ｄ２｜／ｄ１≦０．０５であり、なおかつ、｜ｄ
１−ｄ２｜／ｄ２≦０．０５を満たすのが良い。

【００６８】最も好ましいのは、第１の電極１１と第２
の電極１５とが電気的に接続されていない状態におい
て、第１の電極１１にグラウンドの電圧を印加したとき
の薄膜トランジスタの閾値と、第２の電極１５にグラウ
ンドの電圧を印加したときの薄膜トランジスタの閾値が
ほぼ同じになるようにしたうえで、第１の電極１１と第
２の電極１５とを電気的に接続することである。そうす
ることで、電界効果移動度やサブスレッショルド係数を
より小さくし、オン電流をより大きくすることができ
る。

【００６９】この様な構成を取ることによって、半導体
膜の上下にチャネル（デュアルチャネル）を形成でき、
ＴＦＴの特性を向上させることができる。

【００７０】また、第１の電極１１と同時に各種信号又
は電力を伝達する配線を形成することができる。また、
ＣＭＰによる平坦化処理と組み合わせると、その上層に
形成する半導体膜などに何ら影響を与えることはない。
また、多層配線により配線の高密度化を実現できる。

【００７１】また、図１（Ｅ）における左側の断面図に
おいて、Ａ−Ａ’の断面図を右側の断面図に示す。ここ
では、第１の電極１１と第２の電極１５とが直接接続さ
れている場合の例を示したが、どちらか一方の電極にコ
モン電圧を印加しても良い。第１の電極にコモン電圧を
印加することで、電極が１つの場合に比べて閾値のばら
つきを抑えることができ、なおかつオフ電流を抑えるこ
とができる。

【００７２】ＴＦＴは半導体膜とゲート絶縁膜とゲート
電極との配置により、トップゲート型（プレーナー型）
とボトムゲート型（逆スタガ型）などが知られている。
いずれにしても、サブスレッショルド係数を小さくする
には半導体膜の膜厚を薄くする必要がある。ＴＦＴで用
いられるように非晶質半導体膜を結晶化した半導体膜を
適用する場合には、その非晶質半導体膜が薄くなると共
に結晶性が悪くなり、純粋に膜厚を薄くした効果を得る
ことができない。しかし、第１の電極と第２の電極を電
気的に接続し、図１において示すように半導体膜の上下
に該２つの電極を重ねることにより、実質的に半導体膜
の厚さを薄くしたのと同様、電圧の印加と共に早く空乏
化し、電界効果移動度やサブスレッショルド係数を小さ
くし、オン電流を大きくすることができる。

【００７３】また、本発明は図１（Ｅ）のＴＦＴ構造に
限定されず、必要があればチャネル形成領域とドレイン
領域（またはソース領域）との間にＬＤＤ領域を有する
低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造
としてもよい。この構造はチャネル形成領域と、高濃度
に不純物元素を添加して形成するソース領域またはドレ
イン領域との間に低濃度に不純物元素を添加した領域を
設けたものであり、この領域をＬＤＤ領域と呼んでい
る。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電
極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain
Overlapped LDD）構造としてもよい。

【００７４】また、ここではｎチャネル型ＴＦＴを用い
て説明したが、ｎ型不純物元素に代えてｐ型不純物元素
を用いることによってｐチャネル型ＴＦＴを形成するこ
とができることは言うまでもない。

【００７５】（実施の形態２）ここでは、上記実施の形
態１とは異なる手順でＴＦＴを作製する例を図２に示
す。

【００７６】図２（Ａ）は、図１（Ａ）と同一であり、
図２（Ｂ）は、図１（Ｂ）と同一であり、図２（Ｂ）の
状態までは実施の形態１に従って得ればよい。

【００７７】図２（Ｂ）の状態を得たら、第２の絶縁膜
２８を形成する。この第２の絶縁膜２８としてはシリコ
ンを主成分とする絶縁膜を用いればよい。次いで、この
第２の絶縁膜２８上に上記実施の形態１と同様の手順で
半導体膜２３を設ける。

【００７８】次いで、半導体膜の表面をフッ酸を含むエ
ッチャントで洗浄し、酸化膜または不純物を除去した
後、ゲート絶縁膜となる珪素を主成分とする第３の絶縁
膜２４を形成する。（図２（Ｃ））この表面洗浄と第２
の絶縁膜２４の形成は、大気にふれさせずに連続的に行
うことが望ましい。

【００７９】次いで、第１の電極２１に達するコンタク
トホールを形成する。ここでは、公知のフォトリソグラ
フィー法を用いてレジストからなるマスクを形成し、選
択的にエッチングを行ってコンタクトホールを形成す
る。バッファーフッ酸（ＨＦ）でレジストからなるマス
クを除去する際、レジストと同時に第３の絶縁膜２４表
面におけるＮａ等の不純物を除去する。（図２（Ｄ））

【００８０】次いで、コンタクトホールを通じて第１の
電極２１と電気的に接続する第２の電極２５を形成す
る。第１の電極２１と第２の電極２５とが電気的に接続
されている場合、第２の絶縁膜２２と第２の絶縁膜２８
と第３の絶縁膜２４の誘電率が近ければ近いほど、電界
効果移動度やサブスレッショルド係数を小さくし、オン
電流を大きくすることができる。

【００８１】次いで、半導体にｎ型を付与する不純物元
素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソー
ス領域またはドレイン領域となる不純物領域２３ｂを形
成する。半導体膜は、チャネル形成領域２３ａと、チャ
ネル形成領域２３ａを挟んでいる不純物領域２３ｂとを
有している。リンを添加した後、不純物元素を活性化す
るために加熱処理、強光の照射、またはレーザー光の照
射を行う。

【００８２】以降の工程は、第４の絶縁膜２６を形成
し、水素化を行って、不純物領域２３ｂに達するコンタ
クトホールを形成し、ソース電極またはドレイン電極と
なる配線２７を形成してＴＦＴを完成させる。（図２
（Ｅ））

【００８３】なお、図２（Ｅ）における左側の断面図に
おいて、Ａ−Ａ’の断面図を右側の断面図に示してい
る。

【００８４】（実施の形態３）ここでは、上記実施の形
態１とは異なる手順でＴＦＴを作製する例を図３に示
す。

【００８５】図３（Ａ）は、図１（Ａ）と同一であり、
図３（Ｂ）は、図１（Ｂ）と同一であり、図３（Ｃ）
は、図１（Ｃ）と同一であり、図３（Ｃ）の状態までは
実施の形態１に従って得ればよい。

【００８６】図３（Ｃ）の状態を得たら、次いで、第２
の絶縁膜（ゲート絶縁膜）３４表面を洗浄した後、ゲー
ト電極となる第２の電極３５を形成する。次いで、半導
体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここで
はリンを適宜添加して、ソース領域またはドレイン領域
となる不純物領域３３ｂを形成する。添加した後、不純
物元素を活性化するために加熱処理、強光の照射、また
はレーザー光の照射を行う。次いで、第２の電極３５を
覆って第３の絶縁膜３６を形成し、水素化を行う。（図
３（Ｄ））

【００８７】次いで、不純物領域３３ｂに達するコンタ
クトホールと、第１の電極３１に達するコンタクトホー
ルと、第２の電極に達するコンタクトホールを形成す
る。これらのコンタクトホールは同時に形成してもよい
し、別々に形成してもよい。ソース電極またはドレイン
電極となる配線３７と、第１の電極３１と第２の電極３
５を接続する配線３９を形成してＴＦＴを完成させる。
（図３（Ｅ））また、配線３７と配線３９は同一材料で
形成してもよいし、別々に形成してもよい。

【００８８】なお、図３（Ｅ）における左側の断面図に
おいて、Ａ−Ａ’の断面図を右側の断面図に示してい
る。

【００８９】（実施の形態４）ここでは、上記実施の形
態２とは異なる手順でＴＦＴを作製する例を図４に示
す。

【００９０】図４（Ａ）は、図２（Ａ）と同一であり、
図４（Ｂ）は、図２（Ｂ）と同一であり、図４（Ｃ）
は、図２（Ｃ）と同一であり、図２（Ｂ）の状態までは
実施の形態１及び実施の形態２に従って得ればよい。

【００９１】図４（Ｃ）の状態を得たら、次いで、第３
の絶縁膜（ゲート絶縁膜）４４表面を洗浄した後、ゲー
ト電極となる第２の電極４５を形成する。次いで、半導
体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここで
はリンを適宜添加して、ソース領域またはドレイン領域
となる不純物領域４３ｂを形成する。添加した後、不純
物元素を活性化するために加熱処理、強光の照射、また
はレーザー光の照射を行う。次いで、第２の電極４５を
覆って第４の絶縁膜４６を形成し、水素化を行う。（図
４（Ｄ））

【００９２】次いで、不純物領域４３ｂに達するコンタ
クトホールと、第１の電極４１に達するコンタクトホー
ルと、第２の電極に達するコンタクトホールを形成す
る。これらのコンタクトホールは同時に形成してもよい
し、別々に形成してもよい。ソース電極またはドレイン
電極となる配線４７と、第１の電極４１と第２の電極４
５を接続する配線４９を形成してＴＦＴを完成させる。
（図４（Ｅ））また、配線４７と配線４９は同一材料で
形成してもよいし、別々に形成してもよい。

【００９３】なお、図４（Ｅ）における左側の断面図に
おいて、Ａ−Ａ’の断面図を右側の断面図に示してい
る。

【００９４】（実施の形態５）ここで、ＥＬモジュール
における具体的な回路構成の一例を図２５〜図２７に示
す。

【００９５】図２５（Ａ）中、６２０は画素部であり、
複数の画素６２１がマトリクス状に形成されている。ま
た６２２は信号線駆動回路、６２３は走査線駆動回路で
ある。

【００９６】なお図２５（Ａ）では信号線駆動回路６２
２と走査線駆動回路６２３が、画素部６２０と同じ基板
上に形成されているが、本発明はこの構成に限定されな
い。信号線駆動回路６２２と走査線駆動回路６２３とが
画素部６２０と異なる基板上に一部形成され、ＦＰＣ等
のコネクターを介して、画素部６２０と接続されていて
も良い。また、図２５（Ａ）では信号線駆動回路６２２
と走査線駆動回路６２３は１つづつ設けられているが、
本発明はこの構成に限定されない。信号線駆動回路６２
２と走査線駆動回路６２３の数は設計者が任意に設定す
ることができる。

【００９７】なお本明細書において接続とは、電気的な
接続を意味する。

【００９８】また、図２５（Ａ）では、画素部６２０に
信号線Ｓ１〜Ｓｘと、電源線Ｖ１〜Ｖｘと、走査線Ｇ１
〜Ｇｙと、コモン電位（Ｖcom）或いは任意の電圧
（Ｖ_Y）が印加される配線とが設けられている。なお信
号線と電源線の数は必ずしも同じであるとは限らない。
またこれらの配線の他に、別の異なる配線が設けられて
いても良い。

【００９９】電源線Ｖ１〜Ｖｘは所定の電位に保たれて
いる。なお図２５（Ａ）ではモノクロの画像を表示する
発光装置の構成を示しているが、本発明はカラーの画像
を表示する発光装置であっても良い。その場合、電源線
Ｖ１〜Ｖｘの電位の高さを全て同じに保たなくても良
く、対応する色毎に変えるようにしても良い。

【０１００】また、コモン電位（Ｖcom）或いは任意の
電圧（Ｖ_Y）が印加される配線は、信号線駆動回路６２
２の定電流回路６２２ｄにも接続されている。

【０１０１】図２５（Ｂ）に図２５（Ａ）で示した信号
線駆動回路６２２の詳しい構成の一例をブロック図で示
す。６２２ａはシフトレジスタ、６２２ｂは記憶回路
Ａ、６２２ｃは記憶回路Ｂ、６２２ｄは定電流回路であ
る。

【０１０２】シフトレジスタ６２２ａにはクロック信号
ＣＬＫと、スタートパルス信号ＳＰが入力されている。
また記憶回路Ａ６２２ｂにはデジタルビデオ信号（Ｄｉ
ｇｉｔａｌＶｉｄｅｏＳｉｇｎａｌｓ）が入力され
ており、記憶回路Ｂ６２２ｃにはラッチ信号（Ｌａｔｃ
ｈＳｉｇｎａｌｓ）が入力されている。定電流回路６
２２ｄから出力される一定の信号電流Ｉｃは信号線へ入
力される。

【０１０３】シフトレジスタ６２２ａに所定の配線から
クロック信号ＣＬＫとスタートパルス信号ＳＰとが入力
されることによって、タイミング信号が生成される。タ
イミング信号は記憶回路Ａ６２２ｂが有する複数のラッ
チＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力さ
れる。なおこのときシフトレジスタ６２２ａにおいて生
成されたタイミング信号を、バッファ等で緩衝増幅して
から、記憶回路Ａ６２２ｂが有する複数のラッチＡ（Ｌ
ＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力するような
構成にしても良い。

【０１０４】記憶回路Ａ６２２ｂにタイミング信号が入
力されると、該タイミング信号に同期して、ビデオ信号
線に入力される１ビット分のデジタルビデオ信号が、順
に複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）のそ
れぞれに書き込まれ、保持される。

【０１０５】なお、ここでは記憶回路Ａ６２２ｂにデジ
タルビデオ信号を取り込む際に、記憶回路Ａ６２２ｂが
有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）
に、順にデジタルビデオ信号を入力しているが、本発明
はこの構成に限定されない。記憶回路Ａ６２２ｂが有す
る複数のステージのラッチをいくつかのグループに分
け、各グループごとに並行して同時にデジタルビデオ信
号を入力する、いわゆる分割駆動を行っても良い。なお
このときのグループの数を分割数と呼ぶ。例えば４つの
ステージごとにラッチをグループに分けた場合、４分割
で分割駆動すると言う。

【０１０６】記憶回路Ａ６２２ｂの全てのステージのラ
ッチへの、デジタルビデオ信号の書き込みが一通り終了
するまでの時間を、ライン期間と呼ぶ。実際には、上記
ライン期間に水平帰線期間が加えられた期間をライン期
間に含むことがある。

【０１０７】１ライン期間が終了すると、記憶回路Ｂ６
２２ｃが有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡＴ
Ｂ＿ｘ）に、ラッチ信号線を介してラッチシグナル（La
tchSignal）が供給される。この瞬間、記憶回路Ａ６２
２ｂが有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ
＿ｘ）に保持されているデジタルビデオ信号は、記憶回
路Ｂ６２２ｃが有する複数のラッチＢ（ＬＡＴＢ＿１〜
ＬＡＴＢ＿ｘ）に一斉に書き込まれ、保持される。

【０１０８】デジタルビデオ信号を記憶回路Ｂ６２２ｃ
に送出し終えた記憶回路Ａ６２２ｂには、シフトレジス
タ６２２ａからのタイミング信号に基づき、次の１ビッ
ト分のデジタルビデオ信号の書き込みが順次行われる。

【０１０９】この２順目の１ライン期間中には、記憶回
路Ｂ６２２ｃに書き込まれ、保持されているデジタルビ
デオ信号が定電流回路６２２ｄに入力される。

【０１１０】また、図２７（Ａ）に電流設定回路Ｃ１の
より詳しい構成を示す。なお、電流設定回路Ｃ２〜Ｃｘ
も同じ構成を有する。また、図２７（Ｂ）に図２７
（Ａ）中におけるＳＷとＩｎｂの等価回路を示す。図２
７（Ｂ）では、半導体膜の上下にチャネル（デュアルチ
ャネル）を形成するための配線をゲート電極と直接接続
し、Ｖｘ＝Ｖ_Yとした例を示したが、一部または全ての
配線をコモン電圧（Ｖｃｏｍ）としてもよいし、グラウ
ンドとしてもよい。こうすることによってゲート電極が
１つの場合に比べて閾値のばらつきを抑えることがで
き、なおかつオフ電流を抑えることができる。

【０１１１】電流設定回路Ｃ１は定電流源６３１と、４
つのトランスミッションゲートＳＷ１〜ＳＷ４と、２つ
のインバーターＩｎｂ１、Ｉｎｂ２とを有している。な
お、定電流源６３１が有するトランジスタ６３０の極性
は、画素が有するトランジスタＴｒ１及びＴｒ２の極性
と同じである。

【０１１２】記憶回路Ｂ６２２ｃが有するＬＡＴＢ＿１
から出力されたデジタルビデオ信号によって、ＳＷ１〜
ＳＷ４のスイッチングが制御される。なおＳＷ１及びＳ
Ｗ３に入力されるデジタルビデオ信号と、ＳＷ２及びＳ
Ｗ４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉ
ｎｂ２によって反転している。そのためＳＷ１及びＳＷ
３がオンのときはＳＷ２及びＳＷ４はオフ、ＳＷ１及び
ＳＷ３がオフのときはＳＷ２及びＳＷ４はオンとなって
いる。

【０１１３】ＳＷ１及びＳＷ３がオンのとき、定電流源
６３１から０ではない所定の値の電流ＩｃがＳＷ１及び
ＳＷ３を介して信号線Ｓ１に入力される。

【０１１４】逆にＳＷ２及びＳＷ４がオンのときは、定
電流源６３１からの電流ＩｃはＳＷ２を介してグラウン
ドに落とされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘ
の電源電位が信号線Ｓ１に与えられ、Ｉｃ≒０となる。

【０１１５】再び図２５（Ｂ）を参照して、前記の動作
が、１ライン期間内に、定電流回路６２２ｄが有する全
ての電流設定回路（Ｃ１〜Ｃｘ）において同時に行われ
る。よって、デジタルビデオ信号により、全ての信号線
に入力される信号電流Ｉｃの値が選択される。

【０１１６】次に、走査線駆動回路の構成について説明
する。

【０１１７】走査線駆動回路は、それぞれシフトレジス
タ、バッファを有している。また場合によってはレベル
シフタを有していても良い。

【０１１８】走査線駆動回路において、シフトレジスタ
にクロックＣＬＫ及びスタートパルス信号ＳＰが入力さ
れることによって、タイミング信号が生成される。生成
されたタイミング信号はバッファにおいて緩衝増幅さ
れ、対応する走査線に供給される。

【０１１９】走査線には、１ライン分の画素のトランジ
スタのゲートが接続されている。そして、１ライン分の
画素のトランジスタを一斉にＯＮにしなくてはならない
ので、バッファは大きな電流を流すことが可能なものが
用いられる。

【０１２０】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような走査線の選択ができる別の回路を
用いても良い。

【０１２１】なお、各走査線の電圧を、各走査線にそれ
ぞれ対応する複数の走査線駆動回路で制御しても良い
し、いくつかの走査線または全ての走査線の電圧を１つ
の走査線駆動回路で制御しても良い。

【０１２２】なお、本発明の発光装置を駆動する信号線
駆動回路及び走査線駆動回路は、ここで示す構成に限定
されないことは言うまでもない。

【０１２３】図２６に、図２５（Ａ）で示した画素６２
１の詳しい構成の一例を示す。図２６に示す画素２１
は、信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、走査線Ｇ
ｊ（Ｇ１〜Ｇｙのうちの１つ）、電源線Ｖｉ（Ｖ１〜Ｖ
ｘのうちの１つ）、及び、コモン電圧（Ｖｃｏｍ）また
は任意の電圧（Ｖ_Y）が印加されている配線を有してい
る。

【０１２４】また、画素６２１は、トランジスタＴｒ１
（第１駆動用トランジスタまたは第１のトランジス
タ）、トランジスタＴｒ２（第２駆動用トランジスタま
たは第２のトランジスタ）、トランジスタＴｒ３（第３
駆動用トランジスタまたは第３のトランジスタ）、トラ
ンジスタＴｒ４（第１スイッチング用トランジスタまた
は第４のトランジスタ）、トランジスタＴｒ５（第２ス
イッチング用トランジスタまたは第５のトランジス
タ）、有機化合物を含む発光素子６２４及び保持容量６
２５を少なくとも有している。図２６に示す画素構成と
することでＴＦＴの特性に左右されずに発光素子に流れ
る電流の大きさを制御できる。加えて、図２６に示す画
素構成とすることでＴＦＴの特性の違いに起因する、画
素間における発光素子の輝度のばらつきをより抑えるこ
とができ、なおかつ残像が視認されにくい、電流駆動型
の発光装置を提供することができる。

【０１２５】これらのトランジスタ（Ｔｒ１、Ｔｒ２、
Ｔｒ３、Ｔｒ４、Ｔｒ５）は全てコモン電圧（Ｖｃｏ
ｍ）または任意の電圧（Ｖ_Y）が印加される配線によ
り、半導体膜の上下にチャネル（デュアルチャネル）を
形成している。こうすることによってゲート電極が１つ
の場合に比べて閾値のばらつきを抑えることができ、な
おかつオフ電流を抑えることができる。ここでは、全て
配線をゲート電極と直接接続し、Ｖｘ＝Ｖ_Yとした例を
示したが、一部または全ての配線をコモン電圧（Ｖｃｏ
ｍ）としてもよいし、グラウンドとしてもよい。

【０１２６】また、トランジスタＴｒ４とトランジスタ
Ｔｒ５のゲート電極は、共に走査線Ｇｊに接続されてい
る。

【０１２７】トランジスタＴｒ４のソース領域とドレイ
ン領域は、一方は信号線Ｓｉに、もう一方はトランジス
タＴｒ１のドレイン領域に接続されている。またトラン
ジスタＴｒ５のソース領域とドレイン領域は、一方は信
号線Ｓｉに、もう一方はトランジスタＴｒ３のゲート電
極に接続されている。

【０１２８】トランジスタＴｒ１とトランジスタＴｒ２
のゲート電極は互いに接続されている。また、トランジ
スタＴｒ１とトランジスタＴｒ２のソース領域は、共に
電源線Ｖｉに接続されている。

【０１２９】トランジスタＴｒ２は、ゲート電極とドレ
イン領域が接続されており、なおかつドレイン領域はト
ランジスタＴｒ３のソース領域に接続されている。

【０１３０】トランジスタＴｒ３のドレイン領域は、発
光素子６２４が有する画素電極に接続されている。有機
化合物を含む発光素子６２４は陽極と陰極を有してお
り、本明細書では、陽極を画素電極として用いる場合は
陰極を対向電極と呼び、陰極を画素電極として用いる場
合は陽極を対向電極と呼ぶ。

【０１３１】電源線Ｖｉの電位（電源電位）は一定の高
さに保たれている。また対向電極の電位も、一定の高さ
に保たれている。

【０１３２】なお、トランジスタＴｒ４とトランジスタ
Ｔｒ５は、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタのどちらでも良い。ただし、トランジスタＴ
ｒ４とトランジスタＴｒ５の極性は同じである。

【０１３３】また、トランジスタＴｒ１、Ｔｒ２及びＴ
ｒ３はｎチャネル型トランジスタとｐチャネル型トラン
ジスタのどちらでも良い。ただし、トランジスタＴｒ
１、Ｔｒ２及びＴｒ３の極性は同じである。そして、陽
極を画素電極として用い、陰極を対向電極として用いる
場合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャ
ネル型トランジスタである。逆に、陽極を対向電極とし
て用い、陰極を画素電極として用いる場合、トランジス
タＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジス
タである。

【０１３４】保持容量６２５はトランジスタＴｒ３のゲ
ート電極と電源線Ｖｉとの間に形成されている。保持容
量６２５はトランジスタＴｒ３のゲート電極とソース領
域の間の電圧（ゲート電圧）をより確実に維持するため
に設けられている。

【０１３５】また、トランジスタＴｒ１及びＴｒ２のゲ
ート電極と電源線の間に保持容量を形成し、トランジス
タＴｒ１及びＴｒ２のゲート電圧をより確実に維持する
ようにしても良い。

【０１３６】上述した画素部のＴＦＴ（Ｔｒ１〜Ｔｒ
５）または駆動回路のＴＦＴ（ＳＷ１〜４、Ｉｎｂ１、
Ｉｎｂ２）のうち、どちらか一方のみのチャネル長方向
を同一方向とし、レーザービームの走査方向と一致させ
てもよいが、これらの全てのＴＦＴのチャネル長方向を
同一方向とし、レーザービームの走査方向と一致させる
ことが望ましい。

【０１３７】また、本発明は、上記レーザー光による結
晶化方法に限定されず、他のレーザー結晶化法や、シリ
コンの結晶化を助長する金属元素としてニッケルを用い
た結晶化技術や、固相成長法などの結晶化技術を適宜組
み合わせて用いてもよい。

【０１３８】また、本実施の形態は、実施の形態１乃至
４のいずれか一と自由に組み合わせることができる。

【０１３９】（実施の形態６）ここでは、絶縁表面を有
する基板上にＣＰＵやメモリーを形成する例を図３２を
用いて説明する。

【０１４０】１００１は中央処理部（ＣＰＵと呼ばれ
る）、１００２は制御部、１００３は演算部、１００４
は記憶部（メモリーと呼ばれる）、１００５は入力部、
１００６は出力部（表示部など）である。

【０１４１】演算部１００３と制御部１００２とを合わ
せたものが、中央処理部１００１であり、演算部１００
３は、加算、減算の算術演算やＡＮＤ、ＯＲ、ＮＯＴな
どの論理演算を行う算術論理演算部（arithmetic logic
unit，ＡＬＵ）、演算のデータや結果を一時格納する
種々のレジスタ、入力される１の個数を数え上げるカウ
ンタなどから成り立っている。演算部１００３を構成す
る回路、例えば、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、
バッファ回路、またはレジスタ回路などはＴＦＴで構成
することができ、高い電界効果移動度を得るため、連続
発振型のレーザー光を用いて結晶化を行った半導体膜を
ＴＦＴの活性層として作製すればよい。本実施例におい
ても演算部１００３を構成するＴＦＴのチャネル長方向
とレーザービームの走査方向とを揃える。

【０１４２】また、制御部１００２は記憶部１００４に
格納された命令を実行して、全体の動作を制御する役割
を担っている。制御部１００２はプログラムカウンタ、
命令レジスタ、制御信号生成部からなる。また、制御部
１００２もＴＦＴで構成することができ、連続発振型の
レーザー光を用いて結晶化を行った半導体膜をＴＦＴの
活性層として作製すればよい。本実施例においても制御
部１００２を構成するＴＦＴのチャネル長方向とレーザ
ービームの走査方向とを揃える。

【０１４３】また、記憶部１００４は、計算を行うため
のデータと命令を格納する場所であり、ＣＰＵで頻繁に
実行されるデータやプログラムが格納されている。記憶
部１００４は、主メモリ、アドレスレジスタ、データレ
ジスタからなる。さらに主メモリに加えてキャッシュメ
モリを用いてもよい。これらのメモリは、ＳＲＡＭ、Ｄ
ＲＡＭ、フラッシュメモリなどで形成すればよい。ま
た、記憶部１００４もＴＦＴで構成する場合には、連続
発振型のレーザー光を用いて結晶化を行った半導体膜を
ＴＦＴの活性層として作製することができる。本実施例
においても記憶部１００４を構成するＴＦＴのチャネル
長方向とレーザービームの走査方向とを揃える。

【０１４４】また、入力部１００５は外部からデータや
プログラムを取り込む装置である。また、出力部１００
６は結果を表示するための装置、代表的には表示装置で
ある。

【０１４５】ＴＦＴのチャネル長方向とレーザービーム
の走査方向を揃えることによってバラツキの少ないＣＰ
Ｕを絶縁基板上に作り込むことができる。また、同一基
板上にＣＰＵと表示部とを作り込むことができる。表示
部においても各画素に配置される複数のＴＦＴのチャネ
ル長方向とレーザービームの走査方向を揃えることが好
ましい。

【０１４６】また、回路設計や作製工程が複雑になる
が、同一基板上にＣＰＵと表示部とメモリとを作り込む
こともできる。

【０１４７】本発明により、絶縁基板上に電気特性バラ
ツキの少ない半導体装置を完成することができる。

【０１４８】また、本実施の形態は、実施の形態１乃至
５のいずれか一と自由に組み合わせることができる。例
えば、実施の形態１乃至５に示したＴＦＴや画素構造や
ＥＬ素子を備えた表示部とＣＰＵとを同一基板上に作製
することができる。

【０１４９】以上の構成でなる本発明について、以下に
示す実施例でもってアクティブマトリクス型の発光装置
で代表される半導体装置に適用する具体例を示し、さら
に詳細な説明を行うこととする。

【０１５０】（実施例）［実施例１］本発明の半導体装置の作製工程について説
明する。ここでは、画素部のＴＦＴの作製方法について
詳細に説明する。なお、本実施例では、スイッチング素
子として用いるＴＦＴ（スイッチング用ＴＦＴ）は、第
１電極にコモン電圧（Ｖｃｏｍ）または任意の電圧Ｖｘ
が印加されており、有機発光素子に流れる電流を制御す
るＴＦＴ（駆動用ＴＦＴ）は第１電極と第２電極とが接
続されている例を示している。なお、本実施例は画素部
のＴＦＴの作製方法についてのみ説明するが、駆動回路
のＴＦＴも同時に作製することが可能である。

【０１５１】本実施例で説明に用いる図８乃至図１１
は、その作製工程を説明する断面図であり、図１２乃至
図１４はそれに対応する上面図を示し、説明の便宜上、
共通する符号を用いて説明する。

【０１５２】図８（Ａ）において、基板１０１は絶縁表
面を有し、後の工程の処理温度に耐えうるものであれ
ば、どのような材料の基板でも用いることが可能であ
る。代表的には、ガラス基板、石英基板、セラミック基
板などを用いることができる。また、シリコン基板、金
属基板またはステンレス基板の表面に絶縁膜を形成した
ものを用いても良い。また、本実施例の処理温度に耐え
うる耐熱性を有するプラスチック基板を用いてもよい。

【０１５３】この基板１０１の絶縁表面上に第１の配線
１０５と第１の電極１０３、１０４、１０６を形成す
る。第１の配線及び第１の電極はＡｌ、Ｗ、Ｍｏ、Ｔ
ｉ、Ｔａから選ばれた一種又は複数種からなる導電性の
材料で形成する。本実施例ではＷを用いたが、ＴａＮの
上にＷを積層したものを第１の配線及び第１の電極とし
て用いても良い。

【０１５４】第１の配線１０５と第１の電極１０３、１
０４、１０６を形成した後、第１の絶縁膜１０２を形成
する。本実施例では、第１の絶縁膜１０２は、２つの絶
縁膜（第１の絶縁膜Ａ（１０２ａ）、第１の絶縁膜Ｂ
（１０２ｂ））を積層することで形成されている。第１
の絶縁膜Ａ（１０２ａ）は酸化窒化シリコン膜を用い、
１０〜５０nmの厚さで形成する。第１の絶縁膜Ｂ（１０
２ｂ）は酸化シリコン膜又は酸化窒化シリコン膜を用
い、０．５〜１μmの厚さで形成する。

【０１５５】図１２（Ａ）は、図８（Ａ）における画素
部の上面図を示している。Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−
Ｃ’、Ｄ−Ｄ’における断面図が図１２（Ａ）に相当す
る。なお、第１の電極１０３、１０４は、コモン配線２
００の一部である。また、第１の電極１０６は、第１の
配線１０５の一部である。

【０１５６】第１の絶縁膜１０２の表面は、先に形成し
た第１の配線及び第１の電極に起因する凹凸を有してい
る。好ましくは、この凹凸を平坦化することが望まし
い。平坦化の手法としてはＣＭＰを用いる。第１の絶縁
膜１０２に対するＣＭＰの研磨剤（スラリー）には、例
えば、塩化シリコンガスを熱分解して得られるフューム
ドシリカ粒子をＫＯＨ添加水溶液に分散したものを用い
ると良い。ＣＭＰにより第１の絶縁膜を０．１〜０．５
μm程度除去して、表面を平坦化する。

【０１５７】こうして、図８（Ｂ）に示すように平坦化
された第１の絶縁膜１０８が形成され、その上に半導体
層を形成する。半導体層は結晶構造を有する半導体で形
成する。これは、第１の絶縁膜１０８上に形成した非晶
質半導体層を結晶化して得る。非晶質半導体層は堆積し
た後、加熱処理やレーザー光の照射により結晶化させ
る。非晶質半導体層の材料に限定はないが、好ましくは
シリコン又はシリコンゲルマニウム（Ｓｉ_1-xＧｅ_x；０
＜ｘ＜１、代表的には、ｘ＝０．００１〜０．０５）合
金などで形成する。

【０１５８】本実施例では、図５に示したレーザー処理
装置を用い、実施の形態１に示した方法によって結晶構
造を有する半導体膜を形成する。実施の形態１に示した
ように配置し、半導体層のチャネル長方向とレーザー光
の走査方向とを一致させる。

【０１５９】その後、半導体層をエッチングにより島状
に分割し、図８（Ｃ）に示すように半導体膜１０９〜１
１１を形成する。

【０１６０】図１２（Ｂ）は図８（Ｃ）における上面図
を示している。Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’、Ｄ−
Ｄ’における断面図が図１２（Ｂ）に相当する。なお、
図１２（Ｂ）にはレーザービームと、レーザービームを
走査した方向（図中矢印方向）を示した。

【０１６１】第１の電極１０３、１０４は、平坦化され
た第１の絶縁膜１０８を間に挟んで半導体膜１０９と重
なっている。また、第１の電極１０６は、第１の絶縁膜
１０８を間に挟んで半導体膜１１０と重なっている。な
お、半導体膜１１１は容量を形成するための半導体膜で
あり、第１の絶縁膜１０８を間に挟んで第１の配線１０
５と重なっている。

【０１６２】次いで、半導体膜１０９〜１１１を覆う第
２の絶縁膜１１２を形成する。第２の絶縁膜１１２は、
プラズマＣＶＤ法やスパッタ法でシリコンを含む絶縁物
で形成する。その厚さは４０〜１５０nmとする。

【０１６３】そして、第１の絶縁膜１０８及び第２の絶
縁膜１１２にコンタクトホール１１３を形成し、第１の
配線１０５を一部露出させる（図８（Ｄ））。

【０１６４】次に図９（Ａ）に示すように、第２の絶縁
膜１１２上に、第２のゲート電極や第２の配線を形成す
るために導電膜を形成する。本発明において第２のゲー
ト電極は２層又はそれ以上の導電膜を積層して形成す
る。第２の絶縁膜１１２上に形成する第１の導電膜１２
０はモリブデン、タングステンなどの高融点金属の窒化
物で形成し、その上に形成する第２の導電膜１２１は高
融点金属又はアルミニウムや銅などの低抵抗金属、或い
はポリシリコンなどで形成する。具体的には、第１の導
電膜としてＷ、Ｍｏ、Ｔａ、Ｔｉから選ばれ一種又は複
数種の窒化物を選択し、第２の導電膜としてＷ、Ｍｏ、
Ｔａ、Ｔｉ、Ａｌ、Ｃｕから選ばれ一種又は複数種の合
金、或いはｎ型多結晶シリコンを用いる。例えば、第１
の導電膜１２０をＴａＮで形成し、第２の導電膜１２１
をＷで形成しても良い。また第２のゲート電極や第２の
配線を３層の導電膜で形成する場合、１層目をＭｏ、２
層目をＡｌ、３層目をＴｉＮとしても良い。また１層目
をＷ、２層目をＡｌ、３層目をＴｉＮとしても良い。配
線を多層にすることで、配線自体の厚さが増すので配線
抵抗を抑えることができる。

【０１６５】次に図９（Ｂ）に示すように、この第１の
導電膜１２０及び第２の導電膜１２１を、マスク１２２
を用いて第１のエッチング処理を行う。第１のエッチン
グ処理により、端部にテーパーを有する第１の形状の電
極１２３〜１２９を形成する（第１の導電膜１２３ａ〜
１２９ａと第２の導電膜１２３ｂ〜１２９ｂで成る）。
第２の絶縁膜１１２は、第１の形状の電極１２３〜１２
９で覆われない部分において、表面が２０〜５０nm程度
エッチングされ薄くなった状態になっている。

【０１６６】第１のドーピング処理は、イオン注入法ま
たは質量分離をしないでイオンを注入するイオンドープ
法により行う。ドーピングは第１の形状の電極１２４、
１２５、１２６、１２９をマスクとして用い、半導体膜
１０９〜１１１に第１濃度の一導電型不純物領域１５１
〜１５３を形成する。第１濃度は１×１０²⁰〜１．５×
１０²¹/cm³とする。

【０１６７】次に、レジストからなるマスクを除去せず
に図９（Ｃ）に示すように第２のエッチング処理を行
う。このエッチング処理では、第２の導電膜を異方性エ
ッチングして第２の形状の電極１３４〜１４０を形成す
る（第１の導電膜１３４ａ〜１４０ａと第２の導電膜１
３４ｂ〜１４０ｂで成る）。第２の形状の電極１３４〜
１４０はこのエッチング処理により幅を縮小させ、その
端部が第１濃度の一導電型不純物領域１５１〜１５３
（第２の不純物領域）の内側に位置するように形成す
る。次の工程で示すように、この後退幅によりＬＤＤの
長さを決める。第２の形状の電極１３４〜１４０は第２
の電極として機能する。

【０１６８】図１３（Ａ）に図９（Ｃ）の上面図を示
す。Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’における
断面図が図１３（Ａ）に相当する。第２の形状の電極１
３５、１３６は、ゲート配線として機能する電極１３
８、１３９の一部である。第２の形状の電極１３５、１
３６と、第１の電極１０３、１０４は、第１の絶縁膜１
０８、半導体膜１０９、第２の絶縁膜１１２を間に挟ん
でそれぞれ重なっている。また、第２の形状の電極１４
０と、第１の電極１０６は、第１の絶縁膜１０８、半導
体膜１１０、第２の絶縁膜１１２を間に挟んでそれぞれ
重なっている。

【０１６９】さらに、第２の形状の電極１４０は第２の
配線として機能する電極１３７の一部である。そして、
第２の配線１３７は第２の絶縁膜１１２、半導体膜１１
１、第１の絶縁膜１０８を間に挟んで、第１の配線１０
５と重なっている。第２の配線１３７は、コンタクトホ
ール１１３を介して第１の配線１０５と接続されてい
る。また、電極１３４はソース配線として機能する。

【０１７０】そして、この状態で一導電型の不純物を第
２のドーピング処理を行い一導電型の不純物を半導体膜
１０９〜１１１に添加する（図９（Ｃ））。このドーピ
ング処理で形成される第２濃度の一導電型不純物領域
（第１の不純物領域）１５５、１５６、１５８、１５
９、１６１、１６２、１６４、１６５、１６８、１６
９、１７１、１７２、１７５、１７６が形成される。第
１の不純物領域１５６、１５８、１６２、１６４、１６
９、１７１、１７５は、第２の形状の電極１３５、１３
６、１３７、１４０を構成する第１の導電膜１３５ａ、
１３６ａ、１３７ａ、１４０ａと重なるように自己整合
的に形成される。イオンドープ法で添加される不純物
は、第１の導電膜１３５ａ、１３６ａ、１３７ａ、１４
０ａを通過させて添加するため、半導体膜に達するイオ
ンの数は減少し、必然的に低濃度となる。その濃度は１
×１０¹⁷〜１×１０¹⁹/cm³となる。また、第１の不純物
領域１５５、１５９、１６１、１６５、１６８、１７
２、１７６は、第２の形状の電極１３５、１３６、１３
７、１４０を構成する第１の導電膜１３５ａ、１３６
ａ、１３７ａ、１４０ａと重ならないように自己整合的
に形成される。

【０１７１】また、この第２のドーピング処理により、
チャネル形成領域１５７、１６３、１７０、１７４と、
第１濃度の一導電型不純物領域１５１〜１５３よりも、
高い不純物濃度の第２不純物領域１５４、１６０、１６
６、１６７、１７３、１７７とが形成される。

【０１７２】次いで、図１０（Ａ）で示すように、レジ
ストからなるマスク１４３を形成し、第３のドーピング
処理を行う。この第３のドーピング処理により、半導体
膜１１０に第３濃度の一導電型とは反対の導電型の第３
の不純物領域１４４〜１５０を形成する。第３の不純物
領域は第２の形状の電極１４０と重なる領域１４６、１
４８と、重ならない領域１４４、１４５、１４９、１５
０とに分けられ、１．５×１０²⁰〜５×１０²¹/cm³の濃
度範囲で当該不純物元素が添加される。

【０１７３】以上までの工程でそれぞれの半導体膜に価
電子制御を目的とした不純物を添加した領域が形成され
る。第１の電極１０３、１０４、１０６と、第２の形状
の電極１３５、１３６、１４０は半導体膜と重なる位置
においてゲート電極として機能する。

【０１７４】その後、それぞれの半導体膜に添加された
不純物元素を活性化処理する工程を行う。この活性化は
ガス加熱型の瞬間熱アニール法を用いて行う。加熱処理
の温度は窒素雰囲気中で４００〜７００℃、代表的には
４５０〜５００℃で行う。この他に、ＹＡＧレーザーの
第２高調波（５３２nm）を用いたレーザーアニール法を
適用することもできる。レーザー光の照射により活性化
を行うには、ＹＡＧレーザーの第２高調波（５３２nm）
を用いこの光を半導体膜に照射する。勿論、レーザー光
に限らずランプ光源を用いるＲＴＡ法でも同様であり、
基板の両面又は片面からランプ光源の輻射により半導体
膜を加熱する。

【０１７５】その後、図１１（Ｂ）に示すように、プラ
ズマＣＶＤ法で窒化シリコンから成るパッシベーション
膜１８０を５０〜１００nmの厚さに形成し、クリーンオ
ーブンを用いて４１０℃の熱処理を行い、窒化シリコン
膜から放出される水素で半導体膜の水素化を行う。

【０１７６】次いで、パッシベーション膜１８０上に有
機絶縁物材料から成る第３の絶縁膜１８１を形成する。
有機絶縁物材料を用いる理由は第３の絶縁膜１８１の表
面を平坦化するためのものである。より完全な平坦面を
得るためには、この表面をＣＭＰ法により平坦化処理す
ることが望ましい。ＣＭＰ法を併用する場合には、第３
の絶縁膜をプラズマＣＶＤ法で形成される酸化シリコン
膜、塗布法で形成されるＳＯＧ(Spin on Glass)やＰＳ
Ｇなどを用いることもできる。なお、パッシベーション
膜１８０は第３の絶縁膜１８１の一部とみなしても良
い。

【０１７７】次に、図１０（Ｃ）に示すように、第２の
絶縁膜１１２、パッシベーション膜１８０、第３の絶縁
膜１８１にコンタクトホールを形成し、配線１８２〜１
８６を形成する。この配線はチタン膜とアルミニウム膜
を積層して形成する。

【０１７８】図１３（Ｂ）に、図１０（Ｃ）における上
面図を示す。Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’
における断面図が図１３（Ｂ）に相当する。

【０１７９】配線１８２は、ソース配線１３４及び第２
の不純物領域１５４に接続されている。配線１８３は、
第２の不純物領域１５４及び第１の配線１３７に接続さ
れている。配線１８４は、ゲート配線１３８及び１３９
に接続されている。配線１８５は電源線として機能して
おり、第３の不純物領域１６７及び第２の不純物領域１
７７と接続されている。配線１８６は第３の不純物領域
１７３と接続されている。

【０１８０】以上までの工程において、一導電型不純物
領域をｎ型、一導電型とは反対の不純物領域をｐ型とす
ると、スイッチング用ＴＦＴであるｎチャネル型ＴＦＴ
２０２、駆動用ＴＦＴであるｐチャネル型ＴＦＴ２０３
が形成される。なお、本実施例では、スイッチング用Ｔ
ＦＴにｎチャネル型ＴＦＴを用い、駆動用ＴＦＴにｐチ
ャネル型ＴＦＴを用いたが、本発明はこの構成に限定さ
れない。スイッチング用ＴＦＴと駆動用ＴＦＴはｐチャ
ネル型ＴＦＴでもｎチャネル型ＴＦＴでも良い。ただ
し、ＥＬ素子の陽極を画素電極として用いる場合、駆動
用ＴＦＴはｐチャネル型ＴＦＴであることが望ましく、
ＥＬ素子の陰極を画素電極として用いる場合、駆動用Ｔ
ＦＴはｎチャネル型ＴＦＴであることが望ましい。

【０１８１】次に、図１１に示すように、平坦化された
第３の絶縁膜１８１の表面に酸化インジウム・スズを主
成分とする透明導電膜を６０〜１２０nmの厚さで形成す
る。その後、透明導電膜をエッチング処理して、配線１
８６に接続する画素電極（第３の電極）１８８を形成す
る。図１４に、図１１の画素電極１８８を形成した直後
における上面図を示す。Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−
Ｃ’、Ｄ−Ｄ’における断面図が図１１に相当する。

【０１８２】ｎチャネル型ＴＦＴ２０２において、第１
不純物領域１５６、１５８、１６２、１６４はＬＤＤと
して、第２不純物領域１６４、１６６はソース又はドレ
イン領域として機能する。このｎチャネル型ＴＦＴ２０
２は第２不純物領域１６０を挿んで２つのＴＦＴが直列
接続した形となっている。ＬＤＤのチャネル長方向の長
さは０．５〜２．５μm、好ましくは１．５μmで形成す
る。このようなＬＤＤの構成は、主にホットキャリア効
果によるＴＦＴの劣化を防ぐことを目的としている。ｐ
チャネル型ＴＦＴ２０３において、第３不純物領域１６
７、１６３はソース又はドレイン領域として機能する。

【０１８３】本実施例では、コモン配線２００に常に一
定の電圧（コモン電圧）を印加することで、第１の電極
１０３、１０４にコモン電圧を印加する。なお、この一
定の電圧は、ｎチャネル型ＴＦＴの場合は閾値よりも小
さく、ｐチャネル型ＴＦＴの場合は閾値よりも大きくす
る。第１の電極にコモン電圧を印加することで、電極が
１つの場合に比べて閾値のばらつきを抑えることがで
き、なおかつオフ電流を抑えることができる。半導体装
置の画素部にスイッチング素子として形成されたＴＦＴ
は、オン電流の増加よりもオフ電流の低減が重要視され
るので、上記構成は有用である

【０１８４】また、本実施例では、駆動用ＴＦＴ２０３
において、半導体膜を挿んで電気的に接続された一対の
電極１０６、１４０を形成することにより、実質的に半
導体膜の厚さが半分となり、ゲート電圧の印加に伴って
空乏化が早く進んで電界効果移動度を増加させ、サブス
レッショルド係数を低下させることが可能となる。その
結果、この構造のＴＦＴを駆動用ＴＦＴに使用すること
により、駆動電圧を低下させることができる。また、電
流駆動能力が向上し、ＴＦＴのサイズ（特にチャネル
幅）を小さくすることができる。そのため集積密度を向
上させることができる。

【０１８５】また、第１の配線１０５と、第１の絶縁膜
１０８と、半導体膜１１１とが重なり合っている部分に
おいて容量が形成されている。また、第２の配線１３７
と、第２の絶縁膜１１２と、半導体膜１１１とが重なり
合っている部分において容量が形成されている。

【０１８６】次に、図１１に示すように、第３の絶縁膜
１８１上に、ｎチャネル型ＴＦＴ２０２、ｐチャネル型
ＴＦＴ２０３を覆う隔壁層１９０が形成される。有機化
合物層や陰極はウエット処理（薬液によるエッチングや
水洗などの処理）を行うことが困難であるので、画素電
極１８８の位置に合わせて、第３の絶縁膜上に感光性樹
脂材料で形成される隔壁層１９０を設ける。隔壁層１９
０はポリイミド、ポリアミド、ポリイミドアミド、アク
リルなど有機樹脂材料を用いて形成する。この隔壁層１
９０は画素電極の端部を覆うように形成する。また、隔
壁層１９０の端部は４５〜６０度のテーパー角が付くよ
うに形成する。

【０１８７】ここで示す、アクティブマトリクス駆動方
式の発光装置は有機発光素子をマトリクス状に配列させ
て構成するものである。有機発光素子１９５は陽極と陰
極とその間に形成された有機化合物層とから成る。画素
電極１８８は透明導電膜で形成した場合陽極となる。有
機化合物層１９２は、正孔移動度が相対的に高い正孔輸
送性材料、その逆の電子輸送性材料、発光性材料などを
組み合わせて形成する。それらは層状に形成しても良い
し、混合して形成しても良い。

【０１８８】有機化合物材料は合計しても１００nm程度
の薄膜層として形成する。そのため、陽極として形成す
るＩＴＯの表面は平坦性を高めておく必要がある。平坦
性が悪い場合は、最悪有機化合物層の上に形成する陰極
とショートしてしまう。それを防ぐための他の手段とし
て、１〜５nmの絶縁膜を形成する方法を採用することも
できる。絶縁膜としては、ポリイミド、ポリイミドアミ
ド、ポリアミド、アクリルなどを用いることができる。
対向電極（第４の電極）１９３はＭｇＡｇやＬｉＦなど
のアルカリ金属またはアルカリ土類金属などの材料を用
いて形成することにより陰極とすることができる。

【０１８９】対向電極１９３は、仕事関数の小さいマグ
ネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウ
ム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ
（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）
でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、
ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。さ
らにその上層には、窒化シリコン、ＡｌＮｘＯｙで示さ
れる窒化酸化アルミニウム膜、酸化アルミニウム膜、ま
たはＤＬＣ膜から選ばれた単層またはこれらの積層から
なる絶縁膜１９４を２〜３０nm、好ましくは５〜１０nm
の厚さで形成する。ＤＬＣ膜はプラズマＣＶＤ法で形成
可能であり、１００℃以下の温度で形成しても、被覆性
良く隔壁層１９０の端部を覆って形成することができ
る。ＤＬＣ膜の内部応力は、アルゴンを微量に混入させ
ることで緩和することが可能であり、保護膜として用い
ることが可能である。そして、ＤＬＣ膜は酸素をはじめ
ＣＯ、ＣＯ₂、Ｈ₂Ｏなどのガスバリア性が高いので、バ
リア膜として用いる絶縁膜１９４として適している。

【０１９０】なお本実施例では、ソース配線とゲート配
線を同時に形成し、その後に、駆動用ＴＦＴのドレイン
電流を画素電極に供給するための配線と電源線とを同時
に形成している。配線の厚さが厚くなればなるほど、配
線によって生じる段差が大きくなる。段差が大きくなる
と、後の工程で作製される配線が断線したり、素子の特
性が劣化したりする可能性を高めてしまう。よって、先
の工程で作成される配線ほど、配線の厚さは薄い方が望
ましい。電源線は有機発光素子に流れる電流を供給する
ための配線なので、膜厚を厚くして抵抗が低くするのが
望ましい。本実施例の発光装置は、ソース配線とゲート
配線を形成した後に電源線を形成しているので、電源線
の厚さをより厚くすることができ、抵抗を低くすること
ができる。

【０１９１】また、本実施例ではソース配線をゲート配
線と同時に第３の絶縁膜の下に形成し、画素電極を第３
の絶縁膜の上に形成しているため、新たに絶縁膜を設け
なくとも、ソース配線と画素電極を直接接続させること
なく重ねることができる。よって、有機発光素子の発光
する面積をより広げることができる。

【０１９２】なお、本実施例では、スイッチング用ＴＦ
Ｔ２０２において、第１電極にコモン電圧が印加されて
おり、駆動用ＴＦＴ２０３は第１電極と第２電極とが接
続されている例を示している。しかし本発明はこの構成
に限定されない。スイッチング用ＴＦＴ２０２において
第１電極と第２電極を接続するようにしても良いし、駆
動用ＴＦＴ２０３において第１電極にコモン電圧を印加
するようにしても良い。

【０１９３】また、本実施例の発光装置は、スイッチン
グ用ＴＦＴがダブルゲート構造（直列に接続された２つ
のチャネル形成領域を有する活性層を含む構造）を有し
ているが、本実施例はこの構成に限定されない。スイッ
チング用ＴＦＴがシングルゲート構造であっても良い
し、トリプルゲート構造などのマルチゲート構造（直列
に接続された二つ以上のチャネル形成領域を有する活性
層を含む構造）を有していても良い。また、駆動用ＴＦ
Ｔに関しても、シングルゲート構造ではなく、ダブルゲ
ート構造、やトリプルゲート構造などのマルチゲート構
造（直列に接続された二つ以上のチャネル形成領域を有
する活性層を含む構造）を有していても良い。

【０１９４】また、本実施例では、画素に配置される複
数の薄膜トランジスタのチャネルとして機能する領域
（チャネル形成領域と呼ばれる）のチャネル長方向を全
て同一方向に配置し、該チャネル長方向と同一方向に走
査するレーザー光の照射を行うため、結晶の成長方向と
キャリアの移動方向とを揃えて高い電界効果移動度を得
ることができる。

【０１９５】パッケージング等の処理により気密性を高
めたら、基板上に形成された素子又は回路から引き回さ
れた端子と外部信号端子とを接続するためのコネクター
（フレキシブルプリントサーキット：ＦＰＣ）を取り付
けて製品として完成する。

【０１９６】図１８を用いて、本実施例の薄膜トランジ
スタの回路図について説明する。ここでは代表的に、ｐ
チャネル型ＴＦＴのみ示す。ｎチャネル型ＴＦＴの場合
は、矢印の方向が、ｐチャネル型ＴＦＴの場合と逆にな
る。図１８（Ａ）は、電極が１つのみの一般的な薄膜ト
ランジスタの回路図である。図１８（Ｂ）は、半導体膜
を間に挟んだ２つの電極を有し、なおかつ一方の電極に
一定の電圧（コモン電圧Ｖｃｏｍまたは任意の電圧Ｖ
ｘ）が印加されている、本実施例の薄膜トランジスタの
回路図である。図１８（Ｃ）は、半導体膜を間に挟んだ
２つの電極を有し、なおかつ２つの電極が互いに電気的
に接続されている、本実施例の薄膜トランジスタの回路
図である。

【０１９７】また、本実施例は、実施の形態１乃至実施
の形態６と自由に組み合わせることが可能である。

【０１９８】［実施例２］本実施例では、本発明の発光
装置の、実施例１とは異なる画素の構成について説明す
る。

【０１９９】図１５に本実施例の発光装置の画素の上面
図を示す。図１５のＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’にお
ける断面図を図１６に示す。なお、図１５において画素
の構成をわかりやすくするため、画素電極が形成された
の後の工程において作製された、隔壁層、有機発光層、
陰極、保護膜は省略して示した。

【０２００】３０１はスイッチング用ＴＦＴであり、本
実施例ではｎチャネル型ＴＦＴを用いている。３０２は
駆動用ＴＦＴであり、本実施例ではｐチャネル型ＴＦＴ
を用いている。なお、スイッチング用ＴＦＴと駆動用Ｔ
ＦＴはｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも
良い。

【０２０１】スイッチング用ＴＦＴ３０１は、第１の電
極３０６、３０７と、第１の電極３０６、３０７に接し
ている第１の絶縁膜３５０と、第１の絶縁膜３５０に接
している半導体膜３０３と、半導体膜３０３に接してい
る第２の絶縁膜３５１と、第２の絶縁膜３５１に接して
いる第２の電極３０８、３０９とを有している。

【０２０２】半導体膜３０３が有するソース領域とドレ
イン領域３０４、３０５は、一方は配線３１０を介して
ソース配線３１１に接続されており、もう一方は配線３
１２を介して第２の配線３１３に接続されている。第２
の配線３１３はコンタクトホールを介して第１の配線３
１４に接続されている。

【０２０３】第１の電極３０６、３０７は、第１の絶縁
膜３５０、半導体膜３０３、第２の絶縁膜３５１とを間
に挟んで、第２の電極３０８、３０９と重なっている。

【０２０４】駆動用ＴＦＴ３０２は、第１の電極３２１
と、第１の電極３２１に接している第１の絶縁膜３５０
と、第１の絶縁膜３５０に接している半導体膜３２２
と、半導体膜３２２に接している第２の絶縁膜３５１
と、第２の絶縁膜３５１に接している第２の電極３２０
とを有している。

【０２０５】第１の電極３２１は第１の配線３１４の一
部であり、第２の電極３２０は第２の配線３１３の一部
である。

【０２０６】半導体膜３２２が有するソース領域とドレ
イン領域３２３、３２４は、一方は配線３２５を介して
電源線３２６に接続されており、もう一方は配線３２７
を介して画素電極３２８に接続されている。

【０２０７】第１の電極３２１は、第１の絶縁膜３５
０、半導体膜３２２、第２の絶縁膜３５１とを間に挟ん
で、第２の電極３２０と重なっている。

【０２０８】電源線３２６と第１の配線３１４とが、間
に第１の絶縁膜３５０及び第２の絶縁膜３５１を挟んで
重なっている部分において、保持容量が形成されてい
る。

【０２０９】３３０はコモン配線であり、一定の電圧が
印加されている。配線３３２は第２の電極３０８、３０
９を一部に有しており、第１の絶縁膜３５０及び第２の
絶縁膜３５１に形成されたコンタクトホールを介して、
ゲート配線３３１と接続されている。

【０２１０】本実施例では、同じ画素内のＴＦＴでも、
スイッチング用ＴＦＴ３０１は、第１の電極にコモン電
圧を印加している。第１の電極にコモン電圧を印加する
ことで、電極が１つの場合に比べて閾値のばらつきを抑
えることができ、なおかつオフ電流を抑えることができ
る。

【０２１１】また、スイッチング用ＴＦＴよりも大きな
電流を流す駆動用ＴＦＴ３０２は、第１の電極と第２の
電極とを電気的に接続している。第１の電極と第２の電
極に同じ電圧を印加することで、実質的に半導体膜の膜
厚を薄くしたのと同じように空乏層が早く広がるので、
サブスレッショルド係数を小さくすることができ、さら
に電界効果移動度を向上させることができる。したがっ
て、電極が１つの場合に比べてオン電流を大きくするこ
とができる。よって、この構造のＴＦＴを駆動回路に使
用することにより、駆動電圧を低下させることができ
る。また、オン電流を大きくすることができるので、Ｔ
ＦＴのサイズ（特にチャネル幅）を小さくすることがで
きる。そのため集積密度を向上させることができる。

【０２１２】なお、本発明はこの構成に限定されない。
スイッチング用ＴＦＴにおいて第１電極と第２電極を接
続するようにしても良いし、駆動用ＴＦＴにおいて第１
電極にコモン電圧を印加するようにしても良い。

【０２１３】また、本実施例の発光装置は、スイッチン
グ用ＴＦＴがダブルゲート構造（直列に接続された２つ
のチャネル形成領域を有する活性層を含む構造）を有し
ているが、本実施例はこの構成に限定されない。スイッ
チング用ＴＦＴがシングルゲート構造であっても良い
し、トリプルゲート構造などのマルチゲート構造（直列
に接続された二つ以上のチャネル形成領域を有する活性
層を含む構造）を有していても良い。また、駆動用ＴＦ
Ｔに関しても、シングルゲート構造ではなく、ダブルゲ
ート構造、やトリプルゲート構造などのマルチゲート構
造（直列に接続された二つ以上のチャネル形成領域を有
する活性層を含む構造）を有していても良い。

【０２１４】なお本実施例では、ソース配線と電源線を
同時に形成し、その後に、駆動用ＴＦＴのドレイン電流
を画素電極に供給するための配線とゲート配線とを同時
に形成している。ソース配線及び電源線を第３の絶縁膜
３７０の下に形成し、画素電極を第３の絶縁膜の上に形
成しているため、新たに絶縁膜を設けなくとも、ソース
配線及び電源線と画素電極を直接接続させることなく重
ねることができる。よって、有機発光素子の発光する面
積をより広げることができる。

【０２１５】また、本実施例では、画素に配置される複
数の薄膜トランジスタのチャネルとして機能する領域
（チャネル形成領域と呼ばれる）のチャネル長方向を全
て同一方向に配置し、該チャネル長方向と同一方向に走
査するレーザー光の照射を行うため、結晶の成長方向と
キャリアの移動方向とを揃えて高い電界効果移動度を得
ることができる。

【０２１６】また、本実施例は、実施の形態１乃至実施
の形態６と自由に組み合わせることが可能である。

【０２１７】［実施例３］本実施例では、実施例１に対
応する半導体装置の回路構成について説明する。なお、
実施例１のスイッチング用ＴＦＴはダブルゲート構造で
あったが、ここでは簡略化のため、スイッチング用ＴＦ
Ｔをシングルゲート構造として等価回路を示す。

【０２１８】図１７に本発明の発光装置のブロック図を
示す。図１７ではデジタルのビデオ信号を用いて画像を
表示する発光装置の駆動回路を例に説明する。図１７に
示した発光装置は、データ線駆動回路８００、走査線駆
動回路８０１、画素部８０２を有している。

【０２１９】画素部８０２には、複数のソース配線と、
複数のゲート配線と、複数の電源線が形成されており、
ソース配線とゲート配線と電源線とで囲まれた領域が画
素に相当する。なお、図１７では複数の画素のうち、１
つのソース配線８０７と、１つのゲート配線８０９と、
１つの電源線８０８を有する画素のみを代表的に示し
た。各画素はスイッチング素子となるスイッチング用Ｔ
ＦＴ８０３と、駆動用ＴＦＴ８０４と、保持容量８０５
と、有機発光素子８０６を有している。

【０２２０】スイッチング用ＴＦＴ８０３のゲート電極
はゲート配線８０９に接続されている。そしてスイッチ
ング用ＴＦＴ８０３のソース領域とドレイン領域は、一
方はソース配線８０７に、もう一方は駆動用ＴＦＴ８０
４のゲート電極に接続されている。

【０２２１】駆動用ＴＦＴ８０４のソース領域とドレイ
ン領域は、一方は電源線８０８に、もう一方は有機発光
素子８０６に接続されている。そして、駆動用ＴＦＴ８
０４のゲート電極と電源線８０８とで保持容量８０５が
形成されている。

【０２２２】データ線駆動回路８００は、シフトレジス
タ８１０、第１ラッチ８１１、第２ラッチ８１２を有し
ている。シフトレジスタ８１０にはデータ線駆動回路用
のクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号
（Ｓ−ＳＰ）が与えられている。第１ラッチ８１１には
ラッチのタイミングを決定するラッチ信号（Ｌａｔｃｈ
ｓｉｇｎａｌｓ）とビデオ信号（Ｖｉｄｅｏｓｉｇｎ
ａｌｓ）が与えられている。

【０２２３】シフトレジスタ８１０にクロック信号（Ｓ
−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ）が入力さ
れると、ビデオ信号のサンプリングのタイミングを決定
するサンプリング信号が生成され、第１ラッチ８１１に
入力される。

【０２２４】なお、シフトレジスタ８１０からのサンプ
リング信号を、バッファ等によって緩衝増幅してから、
第１ラッチ８１１に入力するようにしても良い。サンプ
リング信号が入力される配線には、多くの回路あるいは
回路素子が接続されているために負荷容量（寄生容量）
が大きい。この負荷容量が大きいために生ずるタイミン
グ信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐ
ために、このバッファは有効である。

【０２２５】第１ラッチ８１１は複数のステージのラッ
チを有している。第１ラッチ８１１では、入力されたサ
ンプリング信号に同期して、入力されたビデオ信号をサ
ンプリングし、各ステージのラッチに順に記憶してい
く。

【０２２６】第１ラッチ８１１の全てのステージのラッ
チにビデオ信号の書き込みが一通り終了するまでの時間
を、ライン期間と呼ぶ。実際には、上記ライン期間に水
平帰線期間が加えられた期間をライン期間に含むことが
ある。

【０２２７】１ライン期間が終了すると、第２ラッチ８
１２にラッチ信号が入力される。この瞬間、第１ラッチ
８１１に書き込まれ保持されているビデオ信号は、第２
ラッチ８１２に一斉に送出され、第２ラッチ８１２の全
ステージのラッチに書き込まれ、保持される。

【０２２８】ビデオ信号を第２ラッチ８１２に送出し終
えた第１ラッチ８１１には、シフトレジスタ８１０から
のサンプリング信号に基づき、ビデオ信号の書き込みが
順次行われる。

【０２２９】この２順目の１ライン期間中には、第２ラ
ッチ８１２に書き込まれ、保持されているビデオ信号が
ソースソース配線に入力される。

【０２３０】一方、走査線駆動回路は、シフトレジスタ
８２１と、バッファ８２２を有している。シフトレジス
タ８２１には走査線駆動回路用のクロック信号（Ｇ−Ｃ
ＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が与えられて
いる。

【０２３１】シフトレジスタ８２１にクロック信号（Ｇ
−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が入力さ
れると、ゲート配線の選択のタイミングを決定する選択
信号が生成され、バッファ８２２に入力される。バッフ
ァ８２２に入力された選択信号は、緩衝増幅されてゲー
ト配線８０９に入力される。

【０２３２】ゲート配線８０９が選択されると、選択さ
れたゲート配線８０９にゲート電極が接続されたスイッ
チング用ＴＦＴ８０３がオンになる。そして、ソース配
線に入力されたビデオ信号が、オンになっているスイッ
チング用ＴＦＴ８０３を介して、駆動用ＴＦＴ８０４の
ゲート電極に入力される。

【０２３３】駆動用ＴＦＴ８０４は、ゲート電極に入力
されたビデオ信号の有する１または０の情報に基づい
て、そのスイッチングが制御される。駆動用ＴＦＴ８０
４がオンのときに、電源線の電位が有機発光素子８０６
の画素電極に与えられ、有機発光素子８０６が発光す
る。駆動用ＴＦＴ８０４がオフのとき、電源線の電位が
有機発光素子８０６の画素電極に与えらず、有機発光素
子８０６は発光しない。

【０２３４】図１７に示した発光装置の、データ線駆動
回路８００と、走査線駆動回路８０１が有する回路にお
いて、ＴＦＴの第１の電極と第２の電極とを電気的に接
続する。第１の電極と第２の電極に同じ電圧を印加する
ことで、実質的に半導体膜の膜厚を薄くしたのと同じよ
うに空乏層が早く広がるので、サブスレッショルド係数
を小さくすることができ、さらに電界効果移動度を向上
させることができる。したがって、電極が１つの場合に
比べてオン電流を大きくすることができる。よって、駆
動電圧を低下させることができる。また、オン電流を大
きくすることができるので、ＴＦＴのサイズ（特にチャ
ネル幅）を小さくすることができる。そのため集積密度
を向上させることができる。

【０２３５】また、画素部８０２において、スイッチン
グ素子として用いられているスイッチング用ＴＦＴ８０
３の、第１の電極と第２の電極のいずれか一方にコモン
電圧（Ｖｃｏｍ）を印加する。或いは、第１の電極と第
２の電極のいずれか一方にある電圧Ｖｘを印加してもよ
い。これにより、電極が１つの場合に比べて閾値のばら
つきを抑えることができ、なおかつオフ電流を抑えるこ
とができる。

【０２３６】そして、有機発光素子８０６に電流を供給
するための駆動用ＴＦＴ８０４は、第１の電極と第２の
電極を電気的に接続している。これにより、電極が１つ
の場合に比べてオン電流を大きくすることができる。な
お、駆動用ＴＦＴはこの構成に限定されず、第１の電極
と第２の電極を電気的に接続せずに、第１の電極と第２
の電極のいずれか一方にコモン電圧（Ｖｃｏｍ）を印加
するようにしても良い。また電極を１つしか有さない、
一般的な構成の薄膜トランジスタを有していても良い。

【０２３７】［実施例４］本実施例では実施例１とは異
なる画素構造の例を図１９、図２０を用いて説明する。
実施例１は画素に２つのＴＦＴ（駆動用ＴＦＴ、スイッ
チング用ＴＦＴ）を用いた例であったが、本実施例は画
素に３つのＴＦＴ（駆動用ＴＦＴ、スイッチング用ＴＦ
Ｔ、消去用ＴＦＴ）を用いた例である。

【０２３８】本実施例の発光装置の画素部の詳細な上面
構造を図１９（Ａ）に、回路図を図１９（Ｂ）に示す。
図１９（Ａ）及び図１９（Ｂ）は共通の符号を用いるの
で互いに参照すればよい。

【０２３９】図１９において、基板上に設けられたスイ
ッチング用ＴＦＴ９００は図１０のスイッチング用（ｎ
チャネル型）ＴＦＴ２０２を用いて形成される。従っ
て、構造及び作製方法の説明はスイッチング用（ｎチャ
ネル型）ＴＦＴ２０２の説明を参照すれば良いのでここ
では省略する。また、９０２で示される配線は、半導体
層の下側に配置される第１のゲート電極であり、コモン
電圧（Ｖｃｏｍ）に接続されている。半導体層の上側に
配置される第２のゲート電極９０１（９０１ａ、９０１
ｂ）は、スイッチング用ＴＦＴ９００のゲート配線であ
る。

【０２４０】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。

【０２４１】また、スイッチング用ＴＦＴ９００のソー
スはソース配線９０３に接続され、ドレインはドレイン
配線９０４に接続される。また、ドレイン配線９０４は
駆動用ＴＦＴ９０５の第２のゲート電極９０６に電気的
に接続される。また、駆動用ＴＦＴ９０５は、半導体層
の下側に配置される第１のゲート電極が、第２のゲート
電極９０６に接続されている。

【０２４２】なお、駆動用ＴＦＴ９０５は図１０の駆動
用（ｐチャネル型）ＴＦＴ２０３を用いて形成される。
従って、構造及び作製方法の説明は駆動用（ｐチャネル
型）ＴＦＴ２０３の説明を参照すれば良いのでここでは
説明を省略する。なお、本実施例ではシングルゲート構
造としているが、ダブルゲート構造もしくはトリプルゲ
ート構造であっても良い。

【０２４３】また、電流制御用ＴＦＴ９０５のソースは
電流供給線９０７に電気的に接続され、ドレインはドレ
イン配線９０８に電気的に接続される。また、ドレイン
配線９０８は点線で示される陰極９０９に電気的に接続
される。

【０２４４】また、９１０で示される配線（第１のゲー
ト電極）は、消去用ＴＦＴ９１１の第３のゲート電極９
１２と電気的に接続するゲート配線である。なお、接続
部は図示しないが、半導体層の下側に配置される第１の
ゲート電極９１０が、第３のゲート電極９１２に接続さ
れている。なお、消去用ＴＦＴ９１１のソースは、電流
供給線９０７に電気的に接続され、ドレインはドレイン
配線９０４に電気的に接続される。

【０２４５】なお、消去用ＴＦＴ９１１は図１０のスイ
ッチング用（ｎチャネル型）ＴＦＴ２０２と同様にして
形成される。従って、構造の説明はスイッチング用（ｎ
チャネル型）ＴＦＴ２０２の説明を参照すれば良い。

【０２４６】なお、本実施例ではシングルゲート構造と
しているが、ダブルゲート構造もしくはトリプルゲート
構造であっても良い。

【０２４７】また、９１３で示される領域には保持容量
（コンデンサ）が形成される。コンデンサ９１３は、電
流供給線９０７と電気的に接続された半導体膜９１４、
ゲート絶縁膜と同一層の絶縁膜（図示せず）及び第２の
ゲート電極９０６との間で形成される。また、ゲート電
極９０６、第１層間絶縁膜と同一の層（図示せず）及び
電流供給線９０７で形成される容量も保持容量として用
いることが可能である。

【０２４８】なお、図１９（Ｂ）の回路図で示す発光素
子９１５は、陽極９０９と、陽極９０９上に形成される
有機化合物層（図示せず）と有機化合物層上に形成され
る陰極（図示せず）からなる。本発明において、陽極９
０９は、駆動用ＴＦＴ９０５のソース領域またはドレイ
ン領域と接続している。

【０２４９】発光素子９１５の陰極には対向電位が与え
られている。また電流供給線Ｖは電源電位が与えられて
いる。そして対向電位と電源電位の電位差は、電源電位
が陽極に与えられたときに発光素子が発光する程度の電
位差に常に保たれている。電源電位と対向電位は、本発
明の発光装置に、外付けのＩＣ等により設けられた電源
によって与えられる。なお対向電位を与える電源を、本
明細書では特に対向電源９１６と呼ぶ。

【０２５０】また、図１９に対応する図２０には画素の
半導体層の配置と画素にレーザー光を照射する際のレー
ザービームと、レーザービームを走査した方向（図中矢
印方向）を示した。こうすることによって、結晶の成長
方向とキャリアの移動方向とを揃えて高い電界効果移動
度を得ることができる。

【０２５１】また、本実施例では３つのＴＦＴを用いた
画素に本発明を適用した例を示したが、さらに４つ以上
のＴＦＴを用いた画素にも本発明を適用することができ
ることは言うまでもない。

【０２５２】また、本実施例は、実施の形態１乃至実施
の形態６と自由に組み合わせることが可能である。

【０２５３】［実施例５］本実施例では、本発明のＴＦ
Ｔにおいて、第１の電極と第２の電極とを電気的に接続
した場合の、ＴＦＴの特性について説明する。

【０２５４】図２１（Ａ）に、本発明の第１の電極と第
２の電極とを電気的に接続したＴＦＴの断面図を示す。
また比較のため、電極を１つだけ有するＴＦＴの断面図
を図２１（Ｂ）に示す。また、図２１（Ａ）、図２１
（Ｂ）に示したＴＦＴにおける、シミュレーションによ
って求めたゲート電圧とドレイン電流の関係を図２２に
示す。

【０２５５】図２１（Ａ）に示したＴＦＴは、第１の電
極２８０１と、第１の電極２８０１に接する第１の絶縁
膜２８０２と、第１の絶縁膜２８０２に接する半導体膜
２８０８と、半導体膜２８０８に接する第２の絶縁膜２
８０６と、第２の絶縁膜に接する第２の電極２８０７を
有している。半導体膜２８０８は、チャネル形成領域２
８０３と、チャネル形成領域２８０３に接する第１の不
純物領域２８０４と、第１の不純物領域２８０４に接す
る第２の不純物領域２８０５を有している。

【０２５６】第１の電極２８０１と第２の電極２８０７
は、チャネル形成領域２８０３を間に挟んで重なり合っ
ている。そして、第１の電極２８０１と第２の電極２８
０７には同じ電圧が印加されている。

【０２５７】第１の絶縁膜２８０２及び第２の絶縁膜２
８０６は酸化珪素で形成されている。また第１の電極、
第２の電極はＡｌで形成されている。チャネル長は７μ
m、チャネル幅は４μｍ、第１のゲート電極とチャネル
形成領域が重なっている部分における第１の絶縁膜の厚
さは１１０μm、第２のゲート電極とチャネル形成領域
が重なっている部分における第２の絶縁膜の厚さは１１
０μmである。またチャネル形成領域の厚さは５０ｎｍ
であり、チャネル長方向における第１の不純物領域の長
さは１．５μmである。

【０２５８】そして、チャネル形成領域２８０３には１
×１０¹⁷／ｃｍ³のｐ型を付与する不純物がドープされ
ており、第１の不純物領域には３×１０¹⁷／ｃｍ³のｎ
型を付与する不純物がドープされており、第２の不純物
領域には５×１０¹⁹／ｃｍ³のｎ型を付与する不純物が
ドープされている。

【０２５９】図２１（Ｂ）に示したＴＦＴは、第１の絶
縁膜２９０２と、第２の絶縁膜２９０６と、第２の絶縁
膜に接する第２の電極２９０７とを有している。半導体
膜２９０８は、チャネル形成領域２９０３と、チャネル
形成領域２９０３に接する第１の不純物領域２９０４
と、第１の不純物領域２９０４に接する第２の不純物領
域２９０５を有している。

【０２６０】第２の電極２９０７は、チャネル形成領域
２９０３と重なっている。

【０２６１】第１の絶縁膜２９０２及び第２の絶縁膜２
９０６は酸化珪素で形成されている。また第２の電極は
Ａｌで形成されている。チャネル長は７μm、チャネル
幅は４μｍ、第２のゲート電極とチャネル形成領域が重
なっている部分における第２の絶縁膜の厚さは１１０μ
mである。またチャネル形成領域の厚さは５０ｎｍであ
り、チャネル長方向における第１の不純物領域の長さは
１．５μmである。

【０２６２】そして、チャネル形成領域２９０３には１
×１０¹⁷／ｃｍ³のｐ型を付与する不純物がドープされ
ており、第１の不純物領域には３×１０¹⁷／ｃｍ³のｎ
型を付与する不純物がドープされており、第２の不純物
領域には５×１０¹⁹／ｃｍ³のｎ型を付与する不純物が
ドープされている。

【０２６３】図２２は、横軸がゲート電圧を意味してお
り、縦軸がドレイン電流を意味している。図２１（Ａ）
のＴＦＴのゲート電圧に対するドレイン電流の値を実線
で示し、図２１（Ｂ）のＴＦＴのゲート電圧に対するド
レイン電流の値を破線で示した。

【０２６４】図２２から、図２１（Ａ）においてＴＦＴ
の移動度１３９ｃｍ²／Ｖ・ｓ、Ｓ値０．１１８Ｖ／ｄ
ｅｃが得られた。また、図２１（Ｂ）においてＴＦＴの
移動度８６．３ｃｍ²／Ｖ・ｓ、Ｓ値０．１６０Ｖ／ｄ
ｅｃが得られた。このことから、第１の電極と第２の電
極を設け、第２つの電極を電気的に接続した場合、電極
を１つしか設けない場合に比べて移動度が高くなり、Ｓ
値が小さくなる。

【０２６５】［実施例６］実施例１では、図５に示すレ
ーザー処理装置を用い、実施の形態１に示した方法によ
って結晶構造を有する半導体膜を形成した例を示した
が、本実施例では、さらに結晶化の際用いたレーザー光
により形成される半導体膜表面の凹凸（リッジとも呼ば
れる）を低減させ、さらに平坦性を向上させる第２のレ
ーザー光照射処理の一例を示す。

【０２６６】酸素を含む雰囲気下で半導体膜に第１のレ
ーザー光の照射を行って結晶化させた後、第１のレーザ
ー光の照射で形成された酸化膜を除去し、その後に酸素
を含まない（或いは酸素量が低減された）雰囲気下で第
２のレーザー光の照射（第１のレーザー光の照射におけ
るエネルギー密度より高い）を行うことで半導体膜の平
坦性を向上させることができる。第２のレーザー光の照
射は、不活性雰囲気（例えば窒素、アルゴン）または真
空中にて行えばよい。

【０２６７】具体的には、実施例１に示したレーザー照
射処理（図５に示した装置での処理）を酸素を含む雰囲
気下で行い、結晶構造を有する半導体膜を形成した後、
表面の酸化膜を除去し、さらに窒素雰囲気下で２回目の
レーザー照射処理（図５に示した装置での処理）を行っ
て半導体膜表面の平坦化を行えばよい。２回目のレーザ
ー照射処理を行う場合においても、レーザー光をチャネ
ル長方向と同一方向に走査することが望ましい。

【０２６８】また、第２のレーザー光としては、エキシ
マレーザ、Ａｒレーザ、Ｋｒレーザ等の気体レーザー
や、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、Ｙ
ＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、アレキ
サンドライドレーザ、Ｔｉ：サファイアレーザなどの固
体レーザーや、半導体レーザーを用いればよい。固体レ
ーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、
Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ₄、Ｙ
ＬＦ、ＹＡｌＯ₃などの結晶を使ったレーザが適用でき
る。また、レーザー発振の形態は、連続発振、パルス発
振のいずれでもよく、レーザービームの形状も線状、矩
形状、円状、楕円状のいずれでもよい。また、使用する
波長は、基本波、第２高調波、第３高調波のいずれでも
よく、適宜選択すればよい。また、走査方法は、縦方
向、横方向、斜め方向のいずれでもよく、さらに往復さ
せてもよい。

【０２６９】また、本実施例では、第１のレーザー光と
第２のレーザー光とを図５に示したレーザ照射処理装置
を用いた例を示したが、特に限定されず、第１のレーザ
ー光として図５に示したレーザ照射処理装置から出射さ
れる光を用い、第２のレーザー光としてエキシマレーザ
照射処理装置から出射される光を用いてもよい。また、
第１のレーザー光としてエキシマレーザ照射処理装置か
ら出射される光を用い、第２のレーザー光として図５に
示したレーザ照射処理装置から出射される光を用いても
よい。

【０２７０】また、上記本実施例の構成においては、特
に限定されず、第２のレーザー光による半導体膜の平坦
化に加えて、さらに他の半導体膜の平坦化手段を組み合
わせて行ってもよい。例えば、エッチャント液、反応ガ
スを用いたエッチング（代表的にはドライエッチン
グ）、還元雰囲気（代表的には水素）での高温（９００
〜１２００℃）の熱処理、化学的及び機械的に研磨する
処理（代表的にはＣＭＰ）等）により平坦化する。

【０２７１】本実施例に示した複数のレーザー光を照射
して平坦化させる技術により、さらに平坦化が行われ、
後に形成されるゲート絶縁膜として用いる第１の絶縁膜
を薄くすることが可能となり、ＴＦＴの移動度を向上さ
せることができる。また、平坦性が向上したことによっ
て、ＴＦＴを作製した場合、オフ電流を低減することが
できる。

【０２７２】また、本実施例は、実施の形態１乃至実施
の形態６、及び実施例１乃至５のいずれか一と自由に組
み合わせることが可能である。

【０２７３】［実施例７］本発明を実施して形成された
ＥＬモジュールは、例えば表示部に用いて様々な電子機
器を完成させることができる。即ち、ＥＬモジュールを
組み込んだ電子機器全てを完成させる。また、本発明を
実施して同一基板上にＣＰＵなども表示部と同時に作製
することができ、さらに装置の小型化、製造コストの低
減を行うことができる。

【０２７４】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、カース
テレオ、パーソナルコンピュータ、携帯情報端末（モバ
イルコンピュータ、携帯電話または電子書籍等）などが
挙げられる。それらの一例を図２３、図２４に示す。

【０２７５】図２３（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。また、コンピュー
タを構成するＣＰＵを絶縁基板上に形成することがで
き、絶縁基板上に形成された表示部２００３と同一基板
上に作製することができる。

【０２７６】図２３（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。

【０２７７】図２３（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。また、コンピュータを構成する
ＣＰＵを絶縁基板上に形成することができ、絶縁基板上
に形成された表示部２２０５と同一基板上に作製するこ
とができる。

【０２７８】図２３（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。

【０２７９】図２３（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。

【０２８０】図２３（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。

【０２８１】図２４（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０
６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７
等を含む。また、コンピュータを構成するＣＰＵを絶縁
基板上に形成することができ、絶縁基板上に形成された
表示部２９０４と同一基板上に作製してＣＰＵ内蔵の携
帯電話を完成させることができる。

【０２８２】図２４（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。

【０２８３】図２４（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。

【０２８４】ちなみに図２４（Ｃ）に示すディスプレイ
は中小型または大型のもの、例えば５〜２０インチの画
面サイズのものである。また、このようなサイズの表示
部を形成するためには、基板の一辺が１ｍのものを用
い、多面取りを行って量産することが好ましい。

【０２８５】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施の形態
１乃至６、実施例１乃至６のいずれか一と自由に組み合
わせることができる。

【０２８６】［実施例８］本実施例では、実施例７に記
載の表示部として電気泳動表示装置を用いる例を示す。
代表的には図２４（Ｂ）に示す携帯書籍（電子書籍）の
表示部３００２、または表示部３００３に適用する。

【０２８７】電気泳動表示装置（電気泳動ディスプレ
イ）は、電子ペーパーとも呼ばれており、紙と同じ読み
やすさ、他の表示装置に比べ低消費電力、薄くて軽い形
状とすることが可能という利点を有している。

【０２８８】電気泳動ディスプレイは、様々な形態が考
えられ得るが、プラスの電荷を有する第１の粒子と、マ
イナスの電荷を有する第２の粒子とを含むマイクロカプ
セルが溶媒または溶質に複数分散されたものであり、マ
イクロカプセルに電界を印加することによって、マイク
ロカプセル中の粒子を互いに反対方向に移動させて一方
側に集合した粒子の色のみを表示するものである。な
お、第１の粒子または第２の粒子は染料を含み、電界が
ない場合において移動しないものである。また、第１の
粒子の色と第２の粒子の色は異なるもの（無色を含む）
とする。

【０２８９】このように、電気泳動ディスプレイは、誘
電定数の高い物質が高い電界領域に移動する、いわゆる
誘電泳動的効果を利用したディスプレイである。電気泳
動ディスプレイは、液晶表示装置には必要な偏光板、対
向基板も電気泳動表示装置には必要なく、厚さや重さが
半減する。

【０２９０】上記マイクロカプセルを溶媒中に分散させ
たものが電子インクと呼ばれるものであり、この電子イ
ンクはガラス、プラスチック、布、紙などの表面に印刷
することができる。また、カラーフィルタや色素を有す
る粒子を用いることによってカラー表示も可能である。

【０２９１】また、アクティブマトリクス基板上に適
宜、二つの電極の間に挟まれるように上記マイクロカプ
セルを複数配置すればアクティブマトリクス型の表示装
置が完成し、マイクロカプセルに電界を印加すれば表示
を行うことができる。

【０２９２】例えば、本発明を適用し、画素の一方の電
極と接続する薄膜トランジスタのチャネル長方向を同一
として配置したアクティブマトリクス基板を用いること
ができる。また、チャネル長方向と同一方向に走査する
レーザー光の照射を行い、結晶の成長方向とキャリアの
移動方向とを揃えて高い電界効果移動度を得てもよい。

【０２９３】なお、マイクロカプセル中の第１の粒子お
よび第２の粒子は、導電体材料、絶縁体材料、半導体材
料、磁性材料、液晶材料、強誘電性材料、エレクトロル
ミネセント材料、エレクトロクロミック材料、磁気泳動
材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。

【０２９４】また、本実施例は実施の形態１、実施例
１、または実施例７のいずれとも自由に組み合わせるこ
とができる。

【０２９５】［実施例９］ここでは実施の形態５に示し
た回路図（図２６）に対応する画素上面図の一例を図２
８、図２９を用いて説明する。

【０２９６】一つの画素は、トランジスタＴｒ１（第１
駆動用トランジスタまたは第１のトランジスタ）、トラ
ンジスタＴｒ２（第２駆動用トランジスタまたは第２の
トランジスタ）、トランジスタＴｒ３（第３駆動用トラ
ンジスタまたは第３のトランジスタ）、トランジスタＴ
ｒ４（第１スイッチング用トランジスタまたは第４のト
ランジスタ）、トランジスタＴｒ５（第２スイッチング
用トランジスタまたは第５のトランジスタ）、発光素子
及び保持容量を少なくとも有している。なお、これらの
ＴＦＴ（Ｔｒ１〜Ｔｒ５）は、実施の形態１または実施
例１に従って得ることができる。

【０２９７】また、図２８の等価回路である図２６に示
したように、トランジスタＴｒ１〜Ｔｒ５は全て、半導
体膜の上下にチャネル（デュアルチャネル）を形成する
ための配線（７７７を含む）をゲート電極と直接接続し
ている。即ち、２つのゲート電極で半導体膜を挟む構成
とある。こうすることによってゲート電極が１つの場合
に比べて閾値のばらつきを抑えることができ、なおかつ
オフ電流を抑えることができる。

【０２９８】トランジスタＴｒ４は、走査線７７４の一
部であるゲート電極７７５を有しており、ゲート電極７
７５はトランジスタＴｒ５のゲート電極７２０とも接続
されている。また、トランジスタＴｒ４の半導体層の不
純物領域は、一方は信号線Ｓｉとして機能する接続配線
７４２に接続され、もう一方は、接続配線７７１に接続
されている。

【０２９９】トランジスタＴｒ１は、ゲート電極７７６
を有しており、ゲート電極７７６はトランジスタＴｒ２
のゲート電極７２２とも接続されている。また、トラン
ジスタＴｒ１の半導体層の不純物領域は、一方は接続配
線７７１に接続され、もう一方は、電源線Ｖｉとして機
能する接続配線７４３に接続されている。

【０３００】接続配線７４３は、トランジスタＴｒ２と
トランジスタＴｒ３の共通の不純物領域と、トランジス
タＴｒ２のゲート電極７２２とに接続されている。

【０３０１】また、７７０は保持容量であり、半導体層
７７２と、ゲート絶縁膜７０６と、容量配線７７３を有
している。半導体層７７２が有する不純物領域は、電源
線として機能する接続配線７４７に接続されている。

【０３０２】また、画素電極７４８は、接続配線７４６
と接して重ねて形成することによってトランジスタＴｒ
３のドレイン領域と電気的な接続が形成されている。

【０３０３】また、図２９に各トランジスタの活性層と
なる半導体層を形成した直後の図を示す。各トランジス
タの半導体層は一方向に配置されている。この半導体層
を同一方向に配置し、チャネル長方向とレーザー光の走
査方向を同一とすることで結晶の成長方向とキャリアの
移動方向とを揃えて高い電界効果移動度を得る。なお、
図２９にはレーザービーム７７８やレーザーの走査方向
７７９も図示している。

【０３０４】また、本実施例は、実施の形態１乃至６、
実施例１乃至８のいずれか一と自由に組み合わせること
ができる。

【０３０５】［実施例１０］本実施例では、アナログ駆
動法で駆動する本発明の発光装置が有する駆動回路（信
号線駆動回路及び走査線駆動回路）の構成について説明
する。

【０３０６】図３０（Ａ）に本実施例の信号線駆動回路
４０１のブロック図を示す。４０２はシフトレジスタ、
４０３はバッファ、４０４はサンプリング回路、４０５
は電流変換回路を示している。ここでも、半導体膜の上
下にチャネル（デュアルチャネル）を形成するための配
線をゲート電極と直接接続し、Ｖｘ＝Ｖ_Yとし、図２７
（Ｂ）に示すスイッチ（ＳＷ）とインバーター（Ｉｎ
ｂ）を用いる。ここでは図２７（Ｂ）に示すＳＷやＩｎ
ｂを用いた例を示したが、一部または全ての配線をコモ
ン電圧（Ｖｃｏｍ）としてもよいし、グラウンドとして
もよい。

【０３０７】シフトレジスタ４０２には、クロック信号
（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されて
いる。シフトレジスタ４０２にクロック信号（ＣＬＫ）
とスタートパルス信号（ＳＰ）が入力されると、タイミ
ング信号が生成される。

【０３０８】生成されたタイミング信号は、バッファ４
０３において増幅または緩衝増幅されて、サンプリング
回路４０４に入力される。バッファ４０３においても、
半導体膜の上下にチャネル（デュアルチャネル）を形成
するための配線を設けてもよい。また、バッファ４０３
に配置される複数の薄膜トランジスタのチャネルとして
機能する領域（チャネル形成領域と呼ばれる）のチャネ
ル長方向を同一方向に配置し、該チャネル長方向と同一
方向に走査するレーザー光の照射を行い、結晶の成長方
向とキャリアの移動方向とを揃えて高い電界効果移動度
を得てもよい。なお、バッファの代わりにレベルシフタ
を設けて、タイミング信号を増幅しても良い。また、バ
ッファとレベルシフタを両方設けていても良い。

【０３０９】図３０（Ｂ）にサンプリング回路４０４、
電流変換回路４０５の具体的な構成を示す。なおサンプ
リング回路４０４は、端子４１０においてバッファ４０
３と接続されている。

【０３１０】サンプリング回路４０４には、複数のスイ
ッチ４１１が設けられている。そしてサンプリング回路
４０４には、ビデオ信号線４０６からアナログビデオ信
号が入力されており、スイッチ４１１はタイミング信号
に同期して、該アナログビデオ信号をサンプリングし、
後段の電流変換回路４０５に入力する。なお図３０
（Ｂ）では、電流変換回路４０５はサンプリング回路４
０４が有するスイッチ４１１の１つに接続されている電
流変換回路だけを示しているが、各スイッチ４１１の後
段に、図３０（Ｂ）に示したような電流変換回路４０５
が接続されているものとする。

【０３１１】なお本実施例では、スイッチ４１１にトラ
ンジスタを１つだけ用いているが、スイッチ４１１はタ
イミング信号に同期してアナログビデオ信号をサンプリ
ングできるスイッチであれば良く、本実施例の構成に限
定されない。

【０３１２】サンプリングされたアナログビデオ信号
は、電流変換回路４０５が有する電流出力回路４１２に
入力される。電流出力回路４１２は、入力されたビデオ
信号の電圧に見合った値の電流（信号電流）を出力す
る。なお図３０ではアンプ及びトランジスタを用いて電
流出力回路を形成しているが、本発明はこの構成に限定
されず、入力された信号の電圧に見合った値の電流を出
力することができる回路であれば良い。

【０３１３】該信号電流は、同じく電流変換回路４０５
が有するリセット回路４１７に入力される。リセット回
路４１７は、２つのアナログスイッチ４１３、４１４
と、インバーター４１６と、電源４１５を有している。

【０３１４】アナログスイッチ４１４にはリセット信号
（Ｒｅｓ）が入力されており、アナログスイッチ４１３
には、インバーター４１６によって反転されたリセット
信号（Ｒｅｓ）が入力されている。そしてアナログスイ
ッチ４１３とアナログスイッチ４１４は、反転したリセ
ット信号とリセット信号にそれぞれ同期して動作してお
り、一方がオンのとき片一方がオフになっている。

【０３１５】そして、アナログスイッチ４１３がオンの
ときに信号電流は対応する信号線に入力される。逆に、
アナログスイッチ４１４がオンのときに電源４１５の電
圧が信号線に与えられ、信号線がリセットされる。な
お、電源４１５の電圧は、画素に設けられた電源線の電
圧とほぼ同じ高さであることが望ましく、信号線がリセ
ットされているときに信号線にながれる電流が０に近け
れば近いほど良い。

【０３１６】なお信号線は、帰線期間中にリセットする
のが望ましい。しかし、画像を表示している期間以外で
あるならば、必要に応じて帰線期間以外の期間にリセッ
トすることも可能である。

【０３１７】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような信号線の選択ができる別の回路を
用いても良い。

【０３１８】次に、走査線駆動回路の構成について説明
する。

【０３１９】走査線駆動回路は、それぞれシフトレジス
タ、バッファを有している。また場合によってはレベル
シフタを有していても良い。

【０３２０】走査線駆動回路において、シフトレジスタ
にクロックＣＬＫ及びスタートパルス信号ＳＰが入力さ
れることによって、タイミング信号が生成される。生成
されたタイミング信号はバッファにおいて緩衝増幅さ
れ、対応する走査線に供給される。

【０３２１】走査線には、１ライン分の画素のトランジ
スタのゲートが接続されている。そして、１ライン分の
画素のトランジスタを一斉にＯＮにしなくてはならない
ので、バッファは大きな電流を流すことが可能なものが
用いられる。

【０３２２】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような走査線の選択ができる別の回路を
用いても良い。

【０３２３】なお、各走査線の電圧を、各走査線にそれ
ぞれ対応する複数の走査線駆動回路で制御しても良い
し、いくつかの走査線または全ての走査線の電圧を１つ
の走査線駆動回路で制御しても良い。

【０３２４】本発明の発光装置を駆動する信号線駆動回
路及び走査線駆動回路は、本実施例で示す構成に限定さ
れない。本実施例の構成は、実施の形態１乃至６、実施
例８、または実施例９に示した構成と自由に組み合わせ
て実施することが可能である。

【０３２５】［実施例１１］本実施例は、実施の形態５
とは異なる電流入力型の画素の構成を図３１に示す。

【０３２６】図３１（Ａ）に記載の画素は、第１のゲー
ト電極と第２のゲート電極とで半導体膜の上下にチャネ
ル（デュアルチャネル）を有するＴＦＴ５１１、５１
２、５１３、５１４と、保持容量５１５と、発光素子５
１６とを有している。これらのＴＦＴ５１１、５１２、
５１３、５１４は、実施の形態５または実施例１に従っ
て得ることができる。また、実施の形態５に示したよう
に、これらのＴＦＴ５１１、５１２、５１３、５１４の
チャネルとして機能する領域のチャネル長方向を同一方
向に配置し、該チャネル長方向と同一方向に走査するレ
ーザー光の照射を行い、結晶の成長方向とキャリアの移
動方向とを揃えることで高い電界効果移動度を得ること
ができる。

【０３２７】ＴＦＴ５１１は、ゲートが端子５１８に接
続され、ソースとドレインが一方は電流源５１７に、他
方はＴＦＴ５１３のドレインに接続されている。ＴＦＴ
５１２は、ゲートが端子５１９に、ソースとドレインが
一方はＴＦＴ５１３のドレインに、他方はＴＦＴ５１３
のゲートに接続されている。ＴＦＴ５１３とＴＦＴ１４
は、ゲートが互いに接続されており、ソースが共に端子
５２０に接続されている。ＴＦＴ５１４のドレインは発
光素子５１６の陽極に接続されており、発光素子５１６
の陰極は端子５２１に接続されている。保持容量５１５
はＴＦＴ５１３及び５１４のゲートとソース間の電圧を
保持するように設けられている。端子５２０、５２１に
は、電源からそれぞれ所定の電圧が印加されており、互
いに電圧差を有している。

【０３２８】端子５１８、５１９に与えられる電圧によ
りＴＦＴ５１１、５１２がオンになった後、電流源５１
７によってＴＦＴ５１３のドレイン電流が制御される。
ここで、ＴＦＴ５１３はゲートとドレインが接続されて
いるため飽和領域で動作しており、そのドレイン電流
は、Ｉ＝μＣ₀Ｗ／Ｌ（Ｖ_GS−Ｖ_TH）²／２で表される。
なお、Ｖ_GSはゲート電圧、μを移動度、Ｃ₀を単位面積
あたりのゲート容量、Ｗ／Ｌをチャネル形成領域のチャ
ネル幅Ｗとチャネル長Ｌの比、Ｖ_THを閾値、ドレイン電
流をＩとする。

【０３２９】上記式においてμ、Ｃ₀、Ｗ／Ｌ、Ｖ_THは
全て個々のトランジスタによって決まる固定の値であ
る。上記式から、ＴＦＴ５１３のドレイン電流はゲート
電圧Ｖ _GSによって変化することがわかる。よって、上記
式に従うと、ドレイン電流に見合った値のゲート電圧Ｖ
_GSが、ＴＦＴ５１３において発生する。

【０３３０】このとき、ＴＦＴ５１３とＴＦＴ５１４は
そのゲートとソースが互いに接続されているため、ＴＦ
Ｔ５１４のゲート電圧がＴＦＴ５１３のゲート電圧と同
じ大きさに保たれる。

【０３３１】よって、ＴＦＴ５１３とＴＦＴ５１４はド
レイン電流が比例関係にある。特に、μ、Ｃ₀、Ｗ／
Ｌ、Ｖ_THの値が同じであれば、ＴＦＴ５１３とＴＦＴ５
１４はドレイン電流が同じになる。ＴＦＴ５１４に流れ
るドレイン電流は発光素子５１６に供給され、該ドレイ
ン電流の大きさに見合った輝度で発光素子５１６は発光
する。

【０３３２】そして、端子５１８、５１９に与えられる
電圧によりＴＦＴ５１１、５１２がオフになった後も、
ＴＦＴ５１４のゲート電圧が保持容量５１５によって保
持されている限り、発光素子５１６は発光し続ける。

【０３３３】このように、図３１（Ａ）に示した画素
は、画素に供給された電流を電圧に変換して保持する手
段と、該保持された電圧に応じた大きさの電流を発光素
子に流す手段とを有している。画素は、画素に供給され
た電流を電圧に変換して保持する手段である変換部と、
該保持された電圧に応じた大きさの電流を発光素子に流
す手段である駆動部と、発光素子とを有する。画素に供
給された電流は変換部において電圧に変換され、該電圧
は駆動部に与えられる。駆動部では与えられた電圧に見
合った大きさの電流を発光素子に供給する。

【０３３４】具体的に図３１（Ａ）では、ＴＦＴ５１
２、ＴＦＴ５１３及び保持容量５１５が、供給された電
流を電圧に変換して保持する手段に相当する。また、Ｔ
ＦＴ５１４が保持された電圧に応じた大きさの電流を発
光素子に流す手段に相当する。

【０３３５】また、他の画素構成を図３１（Ｂ）に示
す。

【０３３６】図３１（Ｂ）に記載の画素は、第１のゲー
ト電極と第２のゲート電極とで半導体膜の上下にチャネ
ル（デュアルチャネル）を有するＴＦＴ５３１、５３
２、５３３、５３４と、保持容量５３５と、発光素子５
３６とを有している。これらのＴＦＴ５３１、５３２、
５３３、５３４は、実施の形態１または実施例１に従っ
て得ることができる。また、実施の形態１に示したよう
に、これらのＴＦＴ５３１、５３２、５３３、５３４の
チャネルとして機能する領域のチャネル長方向を同一方
向に配置し、該チャネル長方向と同一方向に走査するレ
ーザー光の照射を行い、結晶の成長方向とキャリアの移
動方向とを揃えることで高い電界効果移動度を得ること
ができる。

【０３３７】ＴＦＴ５３１はゲートが端子５３８に接続
され、ソースとドレインが一方は電流源５３７に、他方
はＴＦＴ５３３のソースに接続されている。また、ＴＦ
Ｔ５３４はゲートが端子５３８に接続され、ソースとド
レインが一方はＴＦＴ５３３のゲートに、他方はＴＦＴ
５３３のドレインに接続されている。ＴＦＴ５３２は、
ゲートが端子５３９に、ソースとドレインが、一方は端
子５４０に、他方はＴＦＴ５３３のソースに接続されて
いる。ＴＦＴ５３４のドレインは発光素子５３６の陽極
に接続されており、発光素子５３６の陰極は端子５４１
に接続されている。保持容量５３５はＴＦＴ５３３のゲ
ートとソース間の電圧を保持するように設けられてい
る。端子５４０、５４１には、電源からそれぞれ所定の
電圧が印加されており、互いに電圧差を有している。

【０３３８】端子５３８に与えられる電圧によりＴＦＴ
５３１及び５３４がオンになり、かつ端子５３９に与え
られる電圧によりＴＦＴ５３２がオフとなった後、電流
源５３７によってＴＦＴ５３３のドレイン電流が制御さ
れる。ここで、ＴＦＴ５３３はゲートとドレインが接続
されているため飽和領域で動作しており、そのドレイン
電流は上記式で表される。上記式から、ＴＦＴ５３３の
ドレイン電流はゲート電圧Ｖ_GSによって変化することが
わかる。よって、上記に従うと、ドレイン電流に見合っ
た値のゲート電圧Ｖ_GSが、ＴＦＴ５３３において発生す
る。

【０３３９】ＴＦＴ５３３に流れるドレイン電流は発光
素子５３６に供給され、該ドレイン電流の大きさに見合
った輝度で発光素子５３６は発光する。

【０３４０】そして、端子５３８に与えられる電圧によ
りＴＦＴ５３１、５３４がオフになった後、端子５３９
に与えられる電圧によりＴＦＴ５３２がオンになる。こ
のとき、ＴＦＴ５３３のゲート電圧が保持容量５３５に
よって保持されている限り、ＴＦＴ５３１、５３４がオ
ンであったときと同じ輝度で発光素子５３６は発光し続
ける。

【０３４１】このように、図３１（Ｂ）に示した画素
は、画素に供給された電流を電圧に変換して保持し、該
保持された電圧に応じた大きさの電流を発光素子に流す
手段を有している。つまり、図３１（Ｂ）に示した画素
の場合は、図３１（Ａ）に備えられた２つの手段が有す
る機能を１つの手段で賄っていることになる。図３１
（Ｂ）では、変換部の有する機能と、駆動部の有する機
能とを１つの手段で賄っている。つまり、画素に供給さ
れた電流は、変換部でありなおかつ駆動部である手段に
よって電圧に変換された後、該電圧に見合った大きさの
電流を発光素子に供給している。

【０３４２】具体的に図３１（Ｂ）では、ＴＦＴ５３
３、ＴＦＴ５３４及び保持容量５３５が、供給された電
流を電圧に変換して保持し、該保持された電圧に応じた
大きさの電流を発光素子に流す手段に相当する。

【０３４３】上述した図３１（Ａ）、（Ｂ）に示す画素
は、ＴＦＴの閾値やオン電流等の特性が画素毎にばらつ
いていても、電流源により発光素子に流れる電流の大き
さを制御するので、画素間で発光素子の輝度にばらつき
が生じるのを防ぐことができる。

【０３４４】また一般的に発光素子は、電極間の電圧を
一定に保って発光させた場合と、電極間の電流を一定に
保って発光させた場合とでは、後者の方が、有機発光材
料の劣化による輝度の低下を抑えることができる。した
がって、図３１（Ａ）、（Ｂ）に２つ例示した電流入力
型の画素の場合、有機発光材料の劣化の影響を受けず
に、発光素子に流れる電流を常に所望の値に保つことが
できるので、発光素子の劣化による輝度の低下を抑える
ことができる。

【０３４５】また、発光素子の輝度と、有機発光層に流
れる電流の大きさは比例関係にある。有機発光層の温度
が外気温や発光パネル自身が発する熱等に左右されて
も、電流入力型の発光装置では発光素子に流れる電流を
一定に保つことができるので、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。

【０３４６】また、図３１（Ａ）、図３１（Ｂ）におい
ては、第１のゲート電極と第２のゲート電極とを直接接
続し、Ｖｘ＝Ｖ_Yとした例を示したが、一部または全て
の配線をコモン電圧（Ｖｃｏｍ）としてもよいし、グラ
ウンドとしてもよい。

【０３４７】また、本実施例の構成は、実施の形態１乃
至６、実施例１乃至１０に示した構成と自由に組み合わ
せて実施することが可能である。

【０３４８】

【発明の効果】本発明は、画素に配置される複数の薄膜
トランジスタのチャネルとして機能する領域（チャネル
形成領域と呼ばれる）のチャネル長方向を全て同一方向
に配置し、該チャネル長方向と同一方向に走査するレー
ザー光の照射を行うため、結晶の成長方向とキャリアの
移動方向とを揃えて高い電界効果移動度を得ることがで
きる。

【０３４９】また、本発明によりＴＦＴの特性を向上
（具体的には、オン電流の増加やオフ電流の低減）さ
せ、且つ、各ＴＦＴの特性バラツキを低減することがで
きる。特に画素において、ＥＬ素子と電気的に接続さ
れ、且つ、ＥＬ素子に電流を供給するＴＦＴのオン電流
（Ｉ_on）のバラツキを低減することができる。

【図面の簡単な説明】

【図１】ＴＦＴの作製工程を説明する断面図。（実
施の形態１）

【図２】ＴＦＴの作製工程を説明する断面図。（実
施の形態２）

【図３】ＴＦＴの作製工程を説明する断面図。（実
施の形態３）

【図４】ＴＦＴの作製工程を説明する断面図。（実
施の形態４）

【図５】レーザー処理装置を説明する斜視図。（実
施の形態１）

【図６】半導体層の配置とレーザー光の走査方向を
説明する上面図。（実施の形態１）

【図７】半導体層の配置とレーザー光の走査方向を
説明する断面図。（実施の形態１）

【図８】発光装置の作製工程を説明する断面図。
（実施例１）

【図９】発光装置の作製工程を説明する断面図。
（実施例１）

【図１０】発光装置の作製工程を説明する断面図。
（実施例１）

【図１１】発光装置の作製工程を説明する断面図。
（実施例１）

【図１２】発光装置の作製工程を説明する上面図。
（実施例１）

【図１３】発光装置の作製工程を説明する上面図。
（実施例１）

【図１４】発光装置の画素の上面図。（実施例１）

【図１５】発光装置の画素の上面図。（実施例２）

【図１６】発光装置の画素の断面図。（実施例２）

【図１７】発光装置の等価回路図。（実施例３）

【図１８】本発明のＴＦＴの等価回路図。

【図１９】発光装置の画素の上面図。（実施例４）

【図２０】半導体層の配置とレーザー光の走査方向を
説明する上面図及び回路図。（実施例４）

【図２１】シミュレーションに用いたＴＦＴの構造を
示す図。（実施例５）

【図２２】シミュレーションにより得られたＴＦＴの
特性を示す図。（実施例５）

【図２３】電子機器の一例を示す図。

【図２４】電子機器の一例を示す図。

【図２５】発光装置の等価回路図。（実施の形態５）

【図２６】画素の等価回路図。（実施の形態５）

【図２７】電流設定回路の等価回路図。（実施の形態
５）

【図２８】発光装置の画素の上面図。（実施例９）

【図２９】半導体層の配置とレーザー光の走査方向を
説明する上面図。（実施例９）

【図３０】アナログ駆動法における信号線駆動回路の
詳細図（実施例１０）

【図３１】画素の等価回路図。（実施例１１）

【図３２】実施の形態６を示すブロック図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１８ＺＨ０５Ｂ 33/14 ６１２Ｂ６２７ＧＦターム(参考） 3K007 AB05 AB11 AB17 AB18 BA06 BB07 DB03 FA01 GA04 5C094 AA07 AA13 AA22 AA25 AA31 AA43 AA53 BA03 BA27 CA19 DA09 DA13 DB01 DB04 EA04 FA01 FA02 FB01 FB12 FB14 FB15 FB20 GB10 5F052 AA02 BA01 BA02 BA04 BA07 BA18 BB01 BB02 BB03 BB04 BB05 BB07 CA04 CA08 DA01 DA02 DA03 DB02 DB03 DB07 EA15 EA16 FA06 JA01 5F110 AA01 AA05 BB02 BB03 BB04 BB06 BB07 BB08 CC02 CC08 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 DD25 EE01 EE02 EE03 EE04 EE05 EE14 EE15 EE23 EE28 EE30 EE37 FF02 FF03 FF04 FF09 FF28 FF30 FF35 GG01 GG02 GG13 GG28 GG29 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL07 HL11 HM15 NN04 NN22 NN23 NN24 NN25 NN27 NN35 NN36 NN42 NN44 NN45 NN46 NN47 NN48 PP01 PP03 PP04 PP05 PP06 PP13 PP24 PP29 PP34 PP35 QQ09 QQ11 QQ19 QQ23

Claims

【特許請求の範囲】

【請求項１】絶縁表面上に設けられた画素部に複数の薄
膜トランジスタと、発光素子とを有する発光装置であっ
て、前記画素部には、有機化合物を含む層を発光層とする発
光素子の陽極または陰極である画素電極に接続されてい
る第１の薄膜トランジスタと、第２の薄膜トランジスタ
とが設けられ、前記第１の薄膜トランジスタのチャネル
長方向と、前記第２の薄膜トランジスタのチャネル長方
向が同一方向であることを特徴とする発光装置。
【請求項２】絶縁表面上に設けられた画素部に複数の薄
膜トランジスタを有する発光装置であって、前記画素部には、有機化合物を含む層を発光層とする発
光素子が有する画素電極に接続されている第１の薄膜ト
ランジスタと、第２の薄膜トランジスタと、第３の薄膜
トランジスタとが設けられ、チャネル長方向が同一方向
となるように前記第１の薄膜トランジスタ、前記第２の
薄膜トランジスタ、及び前記第３の薄膜トランジスタが
配置されたことを特徴とする発光装置。
【請求項３】請求項１または請求項２において、前記絶
縁表面上には、複数の薄膜トランジスタを含む駆動回路
が設けられ、該駆動回路の薄膜トランジスタにおけるチ
ャネル長方向は、同一方向となるように配置されたこと
を特徴とする発光装置。
【請求項４】請求項１または請求項２において、前記絶
縁表面上には、複数の薄膜トランジスタを含むバッファ
回路が設けられ、該バッファ回路の薄膜トランジスタに
おけるチャネル長方向は、同一方向となるように配置さ
れたことを特徴とする発光装置。
【請求項５】請求項１乃至４のいずれか一において、前
記チャネル長方向は、前記薄膜トランジスタの半導体層
に照射されたレーザー光の走査方向と同一方向であるこ
とを特徴とする発光装置。
【請求項６】請求項５において、前記レーザー光の発振
形態は、連続発振またはパルス発振であることを特徴と
する発光装置。
【請求項７】請求項５または請求項６において、前記レ
ーザー光は、ＹＡＧレーザ、ＹＶＯ ₄レーザ、ＹＬＦレ
ーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレー
ザ、アレキサンドライドレーザ、Ｔｉ：サファイアレー
ザから選ばれた一種または複数種から出射された光であ
ることを特徴とする発光装置。
【請求項８】請求項５または請求項６において、前記レ
ーザー光は、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ
から選ばれた一種または複数種から出射された光である
ことを特徴とする発光装置。
【請求項９】請求項１乃至８のいずれか一において、前
記薄膜トランジスタは、絶縁表面上に設けられた第１の
電極と、該第１の電極を覆う第１の絶縁膜と、該第１の
絶縁膜上に設けられた半導体膜と、該半導体膜を覆う第
２の絶縁膜と、該第２の絶縁膜上に設けられた第２の電
極とを有していることを特徴とする発光装置。
【請求項１０】請求項９において、前記第２の電極はゲ
ート電極であり、前記第２の絶縁膜はゲート絶縁膜であ
ることを特徴とする発光装置。
【請求項１１】請求項９または請求項１０において、前
記半導体膜は２つの不純物領域と、該２つの不純物領域
に挟まれたチャネル形成領域とを有しており、前記第１
の電極と前記第２の電極は、前記チャネル形成領域を間
に挟んで重なり合っていることを特徴とする発光装置。
【請求項１２】請求項９乃至１１のいずれか一におい
て、前記第１の電極は前記第２の電極と電気的に接続し
ているゲート電極であることを特徴とする発光装置。
【請求項１３】請求項９乃至１１のいずれか一におい
て、前記第１の電極は固定電位に接続していることを特
徴とする発光装置。
【請求項１４】請求項９乃至１３のいずれか一におい
て、前記第１の絶縁膜は、化学的機械研磨により平坦化
されていることを特徴とする発光装置。
【請求項１５】請求項１乃至１４のいずれか一におい
て、前記発光装置は、ビデオカメラ、デジタルカメラ、
ゴーグル型ディスプレイ、カーナビゲーション、パーソ
ナルコンピュータまたは携帯情報端末であることを特徴
とする発光装置。
【請求項１６】絶縁表面を有する基板上に第１の電極を
形成する第１工程と、前記第１の電極上に第１の絶縁膜を形成する第２工程
と、前記第１の絶縁膜の表面に平坦化処理を行う第３工程
と、前記第１の絶縁膜上に半導体膜を形成する第４工程と、前記半導体膜に連続発振のレーザー光を照射する第５工
程と、前記半導体膜上に第２の絶縁膜を形成する第６工程と、前記第１の絶縁膜及び前記第２の絶縁膜に選択的なエッ
チング処理を行って、前記第１の電極に達するコンタク
トホールを形成する第７工程と、前記第２の絶縁膜表面上の不純物を低減する第８工程
と、前記コンタクトホールを通じて前記第１の電極と電気的
に接続し、且つ、前記第２の絶縁膜上に前記半導体膜の
一部と重なる第２の電極を形成する第９工程とを有する
半導体装置の作製方法。
【請求項１７】絶縁表面を有する基板上に第１の電極を
形成する第１工程と、前記第１の電極上に第１の絶縁膜を形成する第２工程
と、前記第１の絶縁膜の表面に平坦化処理を行う第３工程
と、前記第１の絶縁膜上に第２の絶縁膜を形成する第４工程
と、前記第２の絶縁膜上に半導体膜を形成する第５工程と、前記半導体膜に連続発振のレーザー光を照射する第６工
程と、前記半導体膜上に第３の絶縁膜を形成する第７工程と、前記第１の絶縁膜、前記第２の絶縁膜、及び前記第３の
絶縁膜に選択的なエッチング処理を行って、前記第１の
電極に達するコンタクトホールを形成する第８工程と、前記第３の絶縁膜表面上の不純物を低減する第９工程
と、前記コンタクトホールを通じて前記第１の電極と電気的
に接続し、且つ、前記第３の絶縁膜上に前記半導体膜の
一部と重なる第２の電極を形成する第１０工程とを有す
る半導体装置の作製方法。
【請求項１８】絶縁表面を有する基板上に第１の電極を
形成する第１工程と、前記第１の電極上に第１の絶縁膜を形成する第２工程
と、前記第１の絶縁膜の表面に平坦化処理を行う第３工程
と、前記第１の絶縁膜上に半導体膜を形成する第４工程と、前記半導体膜に連続発振のレーザー光を照射する第５工
程と、前記半導体膜上に第２の絶縁膜を形成する第６工程と、前記第２の絶縁膜上に前記半導体膜の一部と重なる第２
の電極を形成する第７工程と、前記第２の電極上に第３の絶縁膜を形成する第８工程
と、前記第１の絶縁膜、前記第２の絶縁膜、及び前記第３の
絶縁膜に選択的なエッチング処理を行って、前記第１の
電極に達する第１のコンタクトホールと、前記第２の電
極に達する第２のコンタクトホールとを形成する第９工
程と、前記第１のコンタクトホール及び第２のコンタクトホー
ルを通じて前記第１の電極及び前記第２の電極と電気的
に接続する第３の電極を形成する第１０工程とを有する
半導体装置の作製方法。
【請求項１９】絶縁表面を有する基板上に第１の電極を
形成する第１工程と、前記第１の電極上に第１の絶縁膜を形成する第２工程
と、前記第１の絶縁膜の表面に平坦化処理を行う第３工程
と、前記第１の絶縁膜上に第２の絶縁膜を形成する第４工程
と、前記第２の絶縁膜上に半導体膜を形成する第５工程と、前記半導体膜に連続発振のレーザー光を照射する第６工
程と、前記半導体膜上に第３の絶縁膜を形成する第７工程と、前記第３の絶縁膜上に前記半導体膜の一部と重なる第２
の電極を形成する第８工程と、前記第２の電極上に第４の絶縁膜を形成する第９工程
と、前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁
膜、及び第４の絶縁膜に選択的なエッチング処理を行っ
て、前記第１の電極に達する第１のコンタクトホール
と、前記第２の電極に達する第２のコンタクトホールと
を形成する第１０工程と、前記第１のコンタクトホール及び第２のコンタクトホー
ルを通じて前記第１の電極及び前記第２の電極と電気的
に接続する第３の電極を形成する第１１工程とを有する
半導体装置の作製方法。
【請求項２０】請求項１６乃至１９のいずれか一におい
て、前記平坦化処理は、化学的機械研磨であることを特
徴とする半導体装置の作製方法。