JP2010109341A - 表示装置 - Google Patents

Abstract

【課題】狭額縁化が可能であり、表示特性に優れた表示装置を提供する。
【解決手段】スイッチ部またはバッファ部と、論理回路部と、画素部と、を有する表示装置において、画素部は、第１の逆スタガ型薄膜トランジスタと、第１の逆スタガ型薄膜トランジスタの配線に接続する画素電極と、を有し、スイッチ部またはバッファ部は、第１の絶縁層、半導体層、及び第２の絶縁層を挟む第１のゲート電極及び第２のゲート電極を有する第２の逆スタガ型薄膜トランジスタを有し、論理回路部は、第３の逆スタガ型薄膜トランジスタ及び第４の逆スタガ型薄膜トランジスタにより構成されるインバータ回路を有し、第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、同じ極性とする。インバータ回路はＥＤＭＯＳ回路である。
【選択図】図７

Description

本発明は、駆動回路及び画素部に逆スタガ型薄膜トランジスタを有する表示装置に関する。

電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体層でチャネル形成領域が形成される薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体層として、非晶質シリコン、微結晶シリコンまたは多結晶シリコンを用いる技術が開示されている。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。

また、表示装置のコスト削減のため、外付けの部品数を減らし、ゲートドライバーを、非晶質シリコンまたは微結晶シリコンを用いた薄膜トランジスタで構成する表示装置がある（特許文献１参照）。

特開２００５−０４９８３２号公報

非晶質シリコン層でチャネル形成領域が形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。また、長期の使用により薄膜トランジスタが劣化し、しきい値電圧がシフトしてしまい、オン電流が低下するという問題がある。非晶質シリコン層でチャネル形成領域が形成される薄膜トランジスタでゲートドライバーのような駆動回路を構成する場合は、チャネル形成領域の幅を広くし、薄膜トランジスタの面積を大きくすることで、しきい値電圧のシフトによるオン電流の低下が生じても、十分なオン電流を確保している。

または、駆動回路を構成する薄膜トランジスタの数を増やして、各薄膜トランジスタの動作時間を短くすることで、薄膜トランジスタの劣化を低減して、十分なオン電流を確保している。

このため、非晶質シリコン層でチャネル形成領域が形成される薄膜トランジスタで駆動回路を形成する表示装置において、駆動回路の占有面積が広く、表示装置の狭額縁化の妨げとなり、表示領域である画素部の面積が小さくなってしまう。

一方、微結晶シリコン層でチャネル形成領域が形成される薄膜トランジスタは、非晶質シリコンによる薄膜トランジスタと比較して、電界効果移動度が向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。

多結晶シリコン層がチャネル形成領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、前記した特性により、画素に設けられるスイッチング用のトランジスタのみならず、高速動作が要求されるドライバ回路をも構成することができる。

しかし、多結晶シリコン層でチャネル形成領域が形成される薄膜トランジスタは、非晶質シリコン層で薄膜トランジスタを形成する場合に比べ半導体層の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン層の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく大画面の液晶パネルを効率良く生産することができないといった問題がある。

そこで、本発明の一形態は、作製コストの低減が可能であり、且つ画像の表示特性に優れた表示装置を提供することを課題とする。また、本発明の一形態は、作製コストの低減が可能であり、且つ狭額縁化が可能な表示装置を提供することを課題とする。

本発明は、駆動回路部、及び画素部を有し、駆動回路部は論理回路部と、スイッチ部またはバッファ部を有する表示装置であり、駆動回路部及び画素部を構成する逆スガタ型ＴＦＴは、極性が同じ逆スタガ型ＴＦＴであり、スイッチ部またはバッファ部は、オン電流を多く流すことが可能な逆スタガ型ＴＦＴを用いて構成され、論理回路部はデプレッション型のＴＦＴ及びエンハンスメント型のＴＦＴで構成されたインバータ回路（以下、ＥＤＭＯＳ回路という。）で構成されることを特徴とする。

オン電流を多く流すことが可能なＴＦＴとしては、デュアルゲート型の逆スタガ型ＴＦＴまたはデプレッション型の逆スタガ型ＴＦＴを用いる。

ＥＤＭＯＳ回路は、しきい値電圧が異なる２つ以上の逆スタガ型ＴＦＴ、代表的にはデプレッション型のＴＦＴ及びエンハンスメント型のＴＦＴを有する。デプレッション型のＴＦＴを、第１のゲート電極と、第１のゲート絶縁層と、第１のゲート絶縁層上に形成される半導体層と、半導体層上に形成される第２のゲート絶縁層と、第２のゲート絶縁層上に第２のゲート電極が形成されるデュアルゲート型の逆スタガ型ＴＦＴで形成することで、しきい値電圧を制御し、ＥＤＭＯＳ回路を構成することができる。

または、デプレッション型のＴＦＴとして、チャネル形成領域にドナーとなる不純物元素が添加された半導体層を有する逆スタガ型ＴＦＴを用い、エンハンスメント型のＴＦＴとして、チャネル形成領域にドナーとなる不純物元素が添加されない半導体層を用いることで、ＥＤＭＯＳ回路を構成することができる。

または、デプレッション型のＴＦＴとして、チャネル形成領域にアクセプタとなる不純物元素が添加されない半導体層を有する逆スタガ型ＴＦＴを用い、エンハンスメント型のＴＦＴとして、チャネル形成領域にアクセプタとなる不純物元素が添加された半導体層を用いることで、ＥＤＭＯＳ回路を構成することができる。

また、本発明の表示装置において作製される逆スタガ型ＴＦＴは、ゲート電極と、ゲート電極上に形成されるゲート絶縁層と、ゲート絶縁層上に形成される半導体層と、半導体層上に形成されるソース領域及びドレイン領域として機能する不純物半導体層と、配線とを有し、ゲート絶縁層上に形成される半導体層は、第１の微結晶半導体層と、第１の微結晶半導体層上に形成される錐形状の突起を複数有する第２の微結晶半導体層と、第２の微結晶半導体層上に形成される一対の非晶質半導体層とを有する。さらには、前記第２の微結晶半導体層は、一対の非晶質半導体層の間において、絶縁層に接する。このため、逆スタガ型ＴＦＴのオン電流を高めつつ、オフ電流を抑えることができる。

なお、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。

また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。

なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

本発明により、表示装置の作製コストを低減しつつ、且つ画像の表示特性を向上させることができる。また、表示装置の狭額縁化が可能となり、表示装置における表示領域を拡大することができる。

本発明の一実施の形態に係る表示装置の全体を説明するブロック図。 本発明の一実施の形態に係る表示装置における配線、入力端子等の配置を説明する図。 シフトレジスタ回路の構成を説明するブロック図。 フリップフロップ回路の一例を示す図。 フリップフロップ回路のレイアウト図（上面図）を示す図。 シフトレジスタ回路の動作を説明するためのタイミングチャートを示す図。 本発明の一実施の形態に係る表示装置を説明する断面図。 本発明の一実施の形態に係る表示装置を説明する断面図および上面図。 本発明の一実施の形態に係る表示装置における薄膜トランジスタを説明する断面図。 本発明の一実施の形態に係る表示装置を説明する断面図。 本発明の一実施の形態に係る表示装置を説明する断面図および上面図。 本発明の一実施の形態に係る表示装置おける駆動回路を説明する断面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図および上面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図および上面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図。 本発明の一実施の形態に係る表示装置の作製方法に適用可能な多階調マスクを説明する図。 本発明の一実施の形態に係る表示装置の作製方法を説明する平面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図。 本発明の一実施の形態に係る表示装置の作製方法を説明する断面図。 本発明の一実施の形態に係る表示装置に適用する保護回路を説明する等価回路図。 本発明の一実施の形態に係る表示装置の端子部を説明する図。 本発明の一実施の形態に係る表示装置の端子部を説明する図。 本発明の一実施の形態に係る液晶表示装置の一例を説明する図。 本発明の一実施の形態に係る発光表示装置の一例を説明する図。 本発明を一実施の形態に係る適用した電子機器の一例を説明する図。

本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。

（実施の形態１）
本実施の形態では、本発明の一形態である表示装置について、ブロック図等を参照して説明する。

図１（Ａ）は、アクティブマトリクス型液晶表示装置のブロック図の一例を示す。図１（Ａ）に示す液晶表示装置は、基板１００上に表示素子を備えた画素を複数有する画素部１０１と、各画素のゲート電極に接続された走査線を制御する走査線駆動回路１０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路１０３とを有する。

図１（Ｂ）は、本発明を適用したアクティブマトリクス型発光表示装置のブロック図の一例を示す。図１（Ｂ）に示す発光表示装置は、基板１１０上に表示素子を備えた画素を複数有する画素部１１１と、各画素のゲート電極に接続された走査線を制御する第１の走査線駆動回路１１２及び第２の走査線駆動回路１１３と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路１１４と、を有する。一つの画素にスイッチング用ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ。以下、ＴＦＴという。）と電流制御用ＴＦＴの２つを配置する場合、図１（Ｂ）に示す発光表示装置では、スイッチング用ＴＦＴのゲート電極に接続された第１の走査線に入力される信号を第１の走査線駆動回路１１２で生成し、電流制御用ＴＦＴのゲート電極に接続された第２の走査線に入力される信号を第２の走査線駆動回路１１３で生成する。ただし、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、一の走査線駆動回路で生成する構成としてもよい。また、例えば、スイッチング素子が有するＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線が、各画素に複数設けられていてもよい。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の走査線駆動回路を設けてこれらの各々で生成してもよい。

なお、ここでは、走査線駆動回路１０２、第１の走査線駆動回路１１２、第２の走査線駆動回路１１３、及び信号線駆動回路１０３、１１４を表示装置に作製する形態を示したが、走査線駆動回路１０２、第１の走査線駆動回路１１２、または第２の走査線駆動回路１１３の一部をＩＣ等の半導体装置で実装してもよい。また、信号線駆動回路１０３、１１４の一部をＩＣ等の半導体装置で実装してもよい。

図２は表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保護回路及び画素部の位置関係を説明する図である。絶縁表面を有する基板１２０上には走査線１２３と信号線１２４が交差して配置され、画素部１２７が構成されている。なお、画素部１２７は、図１に示す画素部１０１と画素部１１１に相当する。

画素部１２７は複数の画素１２８がマトリクス状に配列して構成されている。画素１２８は、走査線１２３と信号線１２４に接続する画素ＴＦＴ１２９、保持容量部１３０、画素電極１３１を含んで構成されている。

ここで示す画素構成において、保持容量部１３０では、一方の電極と画素ＴＦＴ１２９が接続され、他方の電極と容量線１３２が接続される場合を示している。また、画素電極１３１は表示素子（液晶素子、発光素子、コントラスト媒体（電子インク）等）を駆動する一方の電極を構成する。これらの表示素子の他方の電極はコモン端子１３３に接続されている。

保護回路は、画素部１２７と、信号線入力端子１２２との間に配設されている。また、走査線駆動回路と、画素部１２７の間に配設されている。本実施の形態では、複数の保護回路を配設して、走査線１２３、信号線１２４及び容量配線１３７に静電気等によりサージ電圧が印加され、画素ＴＦＴ１２９等が破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、コモン配線に電荷を逃がすように構成されている。

本実施の形態では、走査線１２３の保護回路１３４、信号線１２４の保護回路１３５、容量配線１３７の保護回路１３６を配設する例を示している。ただし、保護回路の配設位置はこれに限定されない。また、走査線駆動回路をＩＣ等の半導体装置で実装しない場合は、走査線１２３側に保護回路１３４を設けなくともよい。

これらの回路の各々に本発明のＴＦＴを用いることで、以下の利点がある。

画素ＴＦＴは、スイッチング特性が高いことが好ましい。画素ＴＦＴのスイッチング特性を高めることで、表示装置のコントラスト比を高めることができる。スイッチング特性を高めるためには、オン電流を大きくし、オフ電流を小さくすることが有効である。本発明を適用した画素ＴＦＴは、オン電流が大きく、オフ電流が小さいため、スイッチング特性の高いものとすることができ、コントラスト比の高い薄膜トランジスタを実現することができる。

駆動回路は、論理回路部と、スイッチ部またはバッファ部とに大別される。論理回路部に設けるＴＦＴは閾値電圧を制御することが可能な構成であるとよい。一方で、スイッチ部またはバッファ部に設けるＴＦＴはオン電流が大きいことが好ましい。この構成により、論理回路部に設けるＴＦＴの閾値電圧の制御が可能となり、スイッチ部またはバッファ部に設けるＴＦＴのオン電流を大きくすることが可能となる。更には、駆動回路が占有する面積を小さくし、狭額縁化にも寄与する。

保護回路は、画素部の周縁に設けられるため狭額縁化を阻害する一因となっていた。しかしながら、本明細書に示す表示装置は、保護回路の面積を縮小することができるため、狭額縁化が阻害されることを抑制することができる。

（実施の形態２）
本実施の形態では、実施の形態１にて説明した表示装置の駆動回路の回路図等について図３乃至図６を参照して説明する。

まず、実施の形態１に示す走査線駆動回路を構成するシフトレジスタ回路について説明する。

図３に示すシフトレジスタ回路は、フリップフロップ回路２０１を複数有し、制御信号線２０２、制御信号線２０３、制御信号線２０４、制御信号線２０５、制御信号線２０６、及びリセット線２０７を有する。

図３のシフトレジスタ回路に示すように、フリップフロップ回路２０１では、初段の入力端子ＩＮに、制御信号線２０２を介して、スタートパルスＳＳＰが入力され、次段以降の入力端子ＩＮに前段のフリップフロップ回路２０１の出力信号端子Ｓ_ＯＵＴが接続されている。また、Ｎ段目（Ｎは自然数である。）のリセット端子ＲＥＳは、（Ｎ＋３）段目のフリップフロップ回路の出力信号端子Ｓ_ｏｕｔとリセット線２０７を介して接続されている。Ｎ段目のフリップフロップ回路２０１のクロック端子ＣＬＫには、制御信号線２０３を介して、第１のクロック信号ＣＬＫ１が入力されると仮定すると、（Ｎ＋１）段目のフリップフロップ回路２０１のクロック端子ＣＬＫには、制御信号線２０４を介して、第２のクロック信号ＣＬＫ２が入力される。また、（Ｎ＋２）段目のフリップフロップ回路２０１のクロック端子ＣＬＫには、制御信号線２０５を介して、第３のクロック信号ＣＬＫ２が入力される。また、（Ｎ＋３）段目のフリップフロップ回路２０１のクロック端子ＣＬＫには、制御信号線２０６を介して、第４のクロック信号ＣＬＫ４が入力される。そして、（Ｎ＋４）段目のフリップフロップ回路２０１のクロック端子ＣＬＫには、制御信号線２０３を介して、第１のクロック信号ＣＬＫ１が入力される。また、Ｎ段目のフリップフロップ回路２０１は、ゲート出力端子Ｇ_ｏｕｔより、Ｎ段目のフリップフロップ回路の出力ＳＲｏｕｔＮを出力する。

なお、フリップフロップ回路２０１と、電源及び電源線との接続を図示していないが、各フリップフロップ回路２０１には電源線を介して電源電位Ｖｄｄ及び電源電位ＧＮＤが供給されている。

なお、本明細書で説明する電源電位は、基準電位を０Ｖとした場合の、電位差に相当する。そのため、電源電位のことを電源電圧と呼ぶこともある。

なお、本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を介してＡとＢとが概略同一ノードとなる場合を表すものとする。具体的には、ＴＦＴのようなスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合等、回路動作を考えた場合にＡとＢとを同一ノードとして捉えて差し支えない状態である場合を表す。

次に、図４に、図３で示したシフトレジスタ回路が有するフリップフロップ回路２０１の一形態を示す。図４に示すフリップフロップ回路２０１は、論理回路部２１１と、スイッチ部２１２と、を有する。論理回路部２１１は、ＴＦＴ２１３乃至ＴＦＴ２１８を有する。また、スイッチ部２１２は、ＴＦＴ２１９乃至ＴＦＴ２２２を有している。なお論理回路部とは、外部より入力される信号に応じて後段の回路であるスイッチ部２１２に出力する信号を切り替えるための回路である。また、スイッチ部２１２とは、外部及び論理回路部２１１から入力される信号に応じてスイッチとなるＴＦＴのオンまたはオフの切り替え、当該ＴＦＴのサイズ及び構造に応じた電流を出力するための回路である。

フリップフロップ回路２０１において、入力端子ＩＮはＴＦＴ２１４のゲート端子、及びＴＦＴ２１７のゲート端子に接続されている。リセット端子は、ＴＦＴ２１３のゲート端子に接続されている。クロック端子ＣＬＫは、ＴＦＴ２１９の第１端子、及びＴＦＴ２２１の第１端子に接続されている。電源電位Ｖｄｄが供給される電源線は、ＴＦＴ２１４の第１端子、並びにＴＦＴ２１６のゲート端子及び第２端子に接続されている。電源電位ＧＮＤが供給される電源線は、ＴＦＴ２１３の第２端子、ＴＦＴ２１５の第２端子、ＴＦＴ２１７の第２端子、ＴＦＴ２１８の第２端子、ＴＦＴ２２０の第２端子、及びＴＦＴ２２２の第２端子に接続されている。また、ＴＦＴ２１３の第１端子、ＴＦＴ２１４の第２端子、ＴＦＴ２１５の第１端子、ＴＦＴ２１８のゲート端子、ＴＦＴ２１９のゲート端子、及びＴＦＴ２２１のゲート端子は互いに接続されている。また、ＴＦＴ２１６の第１端子及びゲート端子は、ＴＦＴ２１５のゲート端子、ＴＦＴ２１７の第１端子、ＴＦＴ２１８の第１端子、ＴＦＴ２２０のゲート端子、及びＴＦＴ２２２のゲート端子に接続されている。また、ゲート出力端子Ｇ_ｏｕｔは、ＴＦＴ２１９の第２端子、及びＴＦＴ２２０の第１端子に接続されている。出力信号端子Ｓ_ｏｕｔは、ＴＦＴ２２１の第２端子、及びＴＦＴ２２２の第１端子に接続されている。

なお、ここでは、ＴＦＴ２１３乃至ＴＦＴ２２２が、すべてＮ型ＴＦＴである場合についての説明を行う。ただし、ＴＦＴ２１３乃至ＴＦＴ２２２は、Ｐ型ＴＦＴであってもよい。

なお、ＴＦＴは、ゲートと、ドレインと、ソースと、を含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有し、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインは、ＴＦＴの構造や動作条件等によって入れ替わることがあるため、いずれがソースであり、いずれがドレインであるかを特定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばず、例えば、それぞれを第１端子、第２端子と表記する。また、この場合に、ゲートとして機能する端子については、ゲート端子と表記する。

次に、図４に示したフリップフロップ回路２０１のレイアウト図の一例を図５に示す。

図５のフリップフロップ回路は、電源電位Ｖｄｄが供給される電源線２３１、リセット線２３２、制御信号線２０３、制御信号線２０４、制御信号線２０５、制御信号線２０６、制御信号線２３３、電源電位ＧＮＤが供給される電源線２３４、論理回路部２１１、及びスイッチ部２１２を有する。論理回路部２１１は、ＴＦＴ２１３乃至ＴＦＴ２１８を有する。また、スイッチ部２１２は、ＴＦＴ２１９乃至ＴＦＴ２２２を有している。また、図５では、ゲート出力端子Ｇ_ｏｕｔに接続される配線、出力信号端子Ｓ_ｏｕｔに接続される配線についても示している。

図５中では、半導体層２３５、第１の配線層２３６、第２の配線層２３７、第３の配線層２３８、コンタクトホール２３９について示している。なお、第１の配線層２３６は、ゲート電極を形成する層により形成し、第２の配線層２３７は、ＴＦＴのソース電極又はドレイン電極を形成する層により形成し、第３の配線層２３８は、画素部における画素電極を形成する層により形成すればよい。ただし、これに限定されず、例えば第３の配線層２３８を、画素電極を形成する層とは別の配線層として形成してもよい。

なお、図５中の各回路素子間の接続関係は、図４で説明した通りである。なお、図５では、第１のクロック信号が入力されるフリップフロップ回路について示しているため、制御信号線２０４乃至制御信号線２０６との接続については図示されていない。

本実施の形態は、図５のフリップフロップ回路のレイアウト図において、論理回路部２１１が有するＴＦＴ２１６またはＴＦＴ２１７のしきい値電圧を制御することで、ＥＤＭＯＳ回路２２３を構成することができる。代表的には、ＴＦＴ２１６をデプレッション型とし、ＴＦＴ２１７をエンハンスメント型としたＥＤＭＯＳ回路２２３で構成し、スイッチ部２１２が有するＴＦＴ２１９乃至ＴＦＴ２２２をデュアルゲート型のＴＦＴ、またはデプレッション型のＴＦＴとすることを特徴の一とする。

デプレッション型のＴＦＴ２１６のチャネル形成領域を、ドナーとなる不純物元素を有する半導体層とし、エンハンスメント型のＴＦＴ２１７のチャネル形成領域は、ドナーとなる不純物元素が添加されない半導体層とすることで、ＥＤＭＯＳ回路２２３を形成することができる。

または、デプレッション型のＴＦＴ２１６のチャネル形成領域をアクセプタとなる不純物元素が添加されない半導体層とし、エンハンスメント型のＴＦＴ２１７のチャネル形成領域をアクセプタとなる不純物元素を有する半導体層とすることで、ＥＤＭＯＳ回路２２３を形成することができる。

または、デプレッション型のＴＦＴ２１６またはエンハンスメント型のＴＦＴ２１７をデュアルゲート型のＴＦＴで形成し、バックゲート電極の電位を制御することで、デプレッション型のＴＦＴ２１６またはエンハンスメント型のＴＦＴ２１７を形成することができるため、ＥＤＭＯＳ回路２２３を形成することができる。

このため、表示装置のＴＦＴをｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴのように、一方の極性のＴＦＴのみで形成することができる。

また、論理回路部２１１におけるＴＦＴ２１６は電源電位Ｖｄｄに応じて電流を流すためのＴＦＴであり、デュアルゲート型ＴＦＴまたはＴＦＴ２１６をデプレッション型のＴＦＴとして、流れる電流を大きくすることにより、性能を低下させることなく、ＴＦＴの小型化を図ることができる。

また、スイッチ部２１２を構成するＴＦＴにおいて、ＴＦＴを流れる電流量を大きくし、且つオンとオフの切り替えを高速に行うことができるため、性能を低下させることなくＴＦＴが占める面積を縮小することができる。従って、該ＴＦＴにより構成される回路が占める面積を縮小することもできる。なお、スイッチ部２１２におけるＴＦＴ２１９乃至ＴＦＴ２２２は、図示するように半導体層２３５を第１の配線層２３６及び第３の配線層２３８で挟むようにレイアウトして、デュアルゲート型ＴＦＴを形成すればよい。

また、図５では、デュアルゲート型ＴＦＴが、半導体層２３５を第１の配線層２３６と、コンタクトホール２３９により第１の配線層２３６に接続されて同電位となった第３の配線層２３８と、により挟まれて構成される例を示したが、本発明はこの構成に限定されない。例えば、第３の配線層２３８に対して、別途制御信号線を設け、第３の配線層２３８の電位を第１の配線層２３６から独立して制御する構成としてもよい。第３の配線層２３８により、ＴＦＴのしきい値電圧を制御して、ＴＦＴを流れる電流量を増やすことで、性能を低下させることなく、ＴＦＴが占める面積、更には該ＴＦＴにより構成される回路が占める面積を縮小することができる。

なお、図５に示すフリップフロップ回路のレイアウト図において、ＴＦＴ２１３乃至ＴＦＴ２２２のチャネル形成領域の形状をＵ字型（コの字型又は馬蹄型）にしてもよい。また、図５中では、各ＴＦＴのサイズを等しくしているが、後段の負荷の大きさに応じて出力信号端子Ｓ_ｏｕｔまたはゲート出力端子Ｇ_ｏｕｔに接続される各ＴＦＴの大きさを適宜変更してもよい。

次に、図６に示すタイミングチャートを用いて、図３に示すシフトレジスタ回路の動作について説明する。図６は、図３に示した制御信号線２０２乃至制御信号線２０６にそれぞれ供給されるスタートパルスＳＳＰ、第１のクロック信号ＣＬＫ１乃至第４のクロック信号ＣＬＫ４、及び１段目乃至５段目のフリップフロップ回路の出力信号端子Ｓ_ｏｕｔから出力されるＳｏｕｔ１乃至Ｓｏｕｔ５について示している。なお、図６の説明では、図４及び図５において各素子に付した符号を用いる。

なお、図６は、フリップフロップ回路が有するＴＦＴのそれぞれが、Ｎ型ＴＦＴの場合のタイミングチャートである。また第１のクロック信号ＣＬＫ１及び第４のクロック信号ＣＬＫ４は図示するように１／４波長（点線にて区分けした一区間）ずつシフトした構成となっている。

まず、期間Ｔ１において、１段目のフリップフロップ回路には、スタートパルスＳＳＰがＨレベルで入力され、論理回路部２１１はスイッチ部のＴＦＴ２１９及びＴＦＴ２２１をオンし、ＴＦＴ２２０及びＴＦＴ２２２をオフにする。このとき、第１のクロック信号ＣＬＫ１はＬレベルであるため、Ｓｏｕｔ１はＬレベルである。

なお、期間Ｔ１において、２段目以降のフリップフロップ回路には、ＩＮ端子に信号が入力されないため、動作することなくＬレベルを出力している。なお、初期状態では、シフトレジスタ回路の各フリップフロップ回路は、Ｌレベルを出力するものとして説明を行う。

次に、期間Ｔ２において、１段目のフリップフロップ回路では、期間Ｔ１と同様に、論理回路部２１１がスイッチ部２１２の制御を行う。期間Ｔ２では、第１のクロック信号ＣＬＫ１はＨレベルとなるため、Ｓｏｕｔ１はＨレベルとなる。また、期間Ｔ２では、２段目のフリップフロップ回路には、Ｓｏｕｔ１がＨレベルでＩＮ端子に入力され、論理回路部２１１がスイッチ部のＴＦＴ２１９及びＴＦＴ２２１をオンし、ＴＦＴ２２０及びＴＦＴ２２２をオフする。このとき、第２のクロック信号ＣＬＫ２はＬレベルであるため、Ｓｏｕｔ２はＬレベルである。

なお、期間Ｔ２において、３段目以降のフリップフロップ回路には、ＩＮ端子に信号が入力されないため、動作することなくＬレベルを出力している。

次に、期間Ｔ３において、１段目のフリップフロップ回路では、期間Ｔ２の状態を保持するように論理回路部２１１がスイッチ部２１２の制御を行う。そのため、期間Ｔ３では、第１のクロック信号ＣＬＫ１はＨレベルであり、Ｓｏｕｔ１はＨレベルとなる。また、期間Ｔ３において、２段目のフリップフロップ回路では、期間Ｔ２と同様に、論理回路部２１１がスイッチ部２１２の制御を行う。期間Ｔ３では、第２のクロック信号ＣＬＫ２はＨレベルであるため、Ｓｏｕｔ２はＨレベルである。また、期間Ｔ３の３段目のフリップフロップ回路には、Ｓｏｕｔ２がＨレベルでＩＮ端子に入力され、論理回路部２１１がスイッチ部のＴＦＴ２１９及び２２１をオンし、ＴＦＴ２２０及び２２２をオフにする。このとき、第３のクロック信号ＣＬＫ３はＬレベルであるため、Ｓｏｕｔ３はＬレベルである。

なお、期間Ｔ３において、４段目以降のフリップフロップ回路には、ＩＮ端子に信号が入力されないため、動作することなくＬレベルを出力している。

次に、期間Ｔ４において、第１のクロック信号ＣＬＫ１はＬレベルであり、Ｓｏｕｔ１はＬレベルとなる。また、期間Ｔ４において、２段目のフリップフロップ回路では、期間Ｔ３の状態を保持するように論理回路部２１１がスイッチ部２１２の制御を行う。そのため、期間Ｔ４において、第２のクロック信号ＣＬＫ２はＨレベルであり、Ｓｏｕｔ２はＨレベルとなる。また、期間Ｔ４において、３段目のフリップフロップ回路では、期間Ｔ３と同様に、論理回路部２１１がスイッチ部２１２の制御を行う。期間Ｔ４では、第３のクロック信号ＣＬＫ３はＨレベルであるため、Ｓｏｕｔ３はＨレベルである。また、期間Ｔ４の４段目のフリップフロップ回路には、Ｓｏｕｔ３がＨレベルでＩＮ端子に入力され、論理回路部２１１がスイッチ部２１２のＴＦＴ２１９及びＴＦＴ２２１をオンし、ＴＦＴ２２０及びＴＦＴ２２２をオフにする。このとき、第４のクロック信号ＣＬＫ４はＬレベルであるため、Ｓｏｕｔ４はＬレベルである。

なお、期間Ｔ４において、５段目以降のフリップフロップ回路には、ＩＮ端子に信号が入力されないため、動作することなくＬレベルを出力している。

次に、期間Ｔ５において、１段目のフリップフロップ回路では、期間Ｔ４の状態を保持するように論理回路部２１１がスイッチ部２１２の制御を行う。そのため、期間Ｔ５において、第１のクロック信号ＣＬＫ１はＬレベルであり、Ｓｏｕｔ１はＬレベルとなる。また期間Ｔ５において、２段目のフリップフロップ回路では、期間Ｔ４と同様に、論理回路部２１１がスイッチ部２１２の制御を行う。期間Ｔ５では、第２のクロック信号ＣＬＫ２はＬレベルであるため、Ｓｏｕｔ２はＬレベルである。また、期間Ｔ５において、３段目のフリップフロップ回路では、期間Ｔ４の状態を保持するように論理回路部２１１がスイッチ部２１２の制御を行う。そのため、期間Ｔ５において、第３のクロック信号ＣＬＫ３はＨレベルであり、Ｓｏｕｔ３はＨレベルとなる。また、期間Ｔ５において４段目のフリップフロップ回路には、期間Ｔ４と同様に、論理回路部２１１がスイッチ部２１２の制御を行う。期間Ｔ５では、第４のクロック信号ＣＬＫ４はＨレベルであるため、Ｓｏｕｔ４はＨレベルである。また、５段目以降のフリップフロップ回路は、１段目乃至４段目のフリップフロップ回路と同様の配線関係であり、入力される信号のタイミングも同様であるため、説明は省略する。

図３のシフトレジスタ回路で示したように、Ｓｏｕｔ４は１段目のフリップフロップ回路のリセット信号を兼ねる。期間Ｔ５では、Ｓｏｕｔ４がＨレベルとなり、この信号が１段目のフリップフロップ回路のリセット端子ＲＥＳに入力される。リセット信号が入力されることにより、スイッチ部２１２のＴＦＴ２１９及びＴＦＴ２２１をオフし、ＴＦＴ２２０及びＴＦＴ２２２をオンする。そして、１段目のフリップフロップ回路のＳｏｕｔ１は、次のスタートパルスＳＳＰが入力されるまで、Ｌレベルを出力することになる。

以上説明した動作により、２段目以降のフリップフロップ回路でも、後段のフリップフロップ回路から出力されるリセット信号に基づいて論理回路部のリセットが行われ、Ｓｏｕｔ１乃至Ｓｏｕｔ５に示すように、クロック信号の１／４波長分シフトした波形の信号を出力するシフトレジスタ回路とすることができる。

また、フリップフロップ回路として、論理回路部２１１にエンハンスメント型とデプレッション型を組み合わせたＥＤＭＯＳ回路のＴＦＴ、スイッチ部２１２にデュアルゲート型のＴＦＴを具備する構成とすることにより、論理回路部２１１を構成するＴＦＴを流れる電流量を大きくすることができ、性能を低下させることなく、ＴＦＴが占める面積、更には該ＴＦＴにより構成される回路が占める面積を縮小することができる。また、スイッチ部２１２を構成するＴＦＴにおいては、ＴＦＴを流れる電流量を大きくし、オンとオフの切り替えを高速に行うことができるため、性能を低下させることなくＴＦＴが占める面積、更には該ＴＦＴにより構成される回路が占める面積を縮小することができる。従って、表示装置の狭額縁化、小型化、高性能化を図ることができる。

また、実施の形態１に示す信号線駆動回路に、ラッチ回路、レベルシフタ回路等を設けることができる。信号線駆動回路から画素部に信号を送る最終段にバッファ部を設け、電流量を増幅した信号を信号線駆動回路から画素部に送る。このため、バッファ部に、オン電流が大きいＴＦＴ、代表的にはデュアルゲート型のＴＦＴまたはデプレッション型のＴＦＴを設けることで、ＴＦＴの面積を縮小することが可能であり、信号線駆動回路が占める面積を縮小することができる。従って、表示装置の狭額縁化、小型化、高性能化を図ることができる。なお、信号線駆動回路の一部であるシフトレジスタは、高速な動作を必要とされるため、ＩＣ等を用いて表示装置に実装することが好ましい。

（実施の形態３）
本実施の形態においては、実施の形態１及び実施の形態２に示す表示装置において、論理回路部、スイッチ部、及び画素部の薄膜トランジスタの構造について示す。表示装置に用いる薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタについて説明する。

図７及び図８（Ａ）は、本実施の形態にかかる表示装置の論理回路部３９１、スイッチ部３９３、及び画素部３９５の一形態（構造１）の断面図を示す。

図７に示す表示装置の論理回路部３９１においてＥＤＭＯＳ回路を示し、ＥＤＭＯＳ回路のデプレッション型のＴＦＴまたはエンハンスメント型のＴＦＴの一方が、ゲート電極３０３及びバックゲート電極３７３を有するデュアルゲート型のＴＦＴ３００ａで形成される。また、デプレッション型のＴＦＴまたはエンハンスメント型のＴＦＴの他方が、ＴＦＴ３００ｂで形成される。なお、図７に示す論理回路部３９１の断面図Ｃ−Ｄ、及び図８（Ａ）に示す論理回路部３９１の断面図Ｃ−Ｅは、図８（Ｂ）の上面図のＣ−Ｄ、Ｃ−Ｅそれぞれに対応する。

図７に示す表示装置のスイッチ部３９３において、ゲート電極３０５及びバックゲート電極３７４を有するデュアルゲート型のＴＦＴ３００ｃが形成される。

図７に示す表示装置の画素部３９５の画素におけるスイッチング素子は、ＴＦＴ３００ｄで形成される。また、第２のゲート絶縁層３７９と、配線３５３、配線３７５とにより容量素子３００ｅが形成される。

ＴＦＴ３００ａは、基板３０１上に、ゲート電極３０３と、第１の半導体層３３３ａと、第２の半導体層３３３ｂと、一対の第３の半導体層３６３ａ、３６３ｂと、ゲート電極３０３及び第１の半導体層３３３ａの間に設けられる第１のゲート絶縁層３０９と、一対の第３の半導体層３６３ａ、３６３ｂに接するソース領域及びドレイン領域として機能する不純物半導体層３５５、３５６と、不純物半導体層に接する配線３４６、３４７とを有する。また、第１の半導体層３３３ａ、第２の半導体層３３３ｂと、一対の第３の半導体層３６３ａ、３６３ｂと、第１のゲート絶縁層３０９と、不純物半導体層３５５、３５６と、不純物半導体層に接する配線３４６、３４７とを覆う第２のゲート絶縁層３７９が形成され、第２のゲート絶縁層を介して、ゲート電極３０３と対向する領域に、バックゲート電極３７３を有する。

ＴＦＴ３００ｂは、基板３０１上に、ゲート電極３０４と、第１の半導体層３３３ａと、第２の半導体層３３３ｂと、一対の第３の半導体層３６３ｂ、３６３ｃと、ゲート電極３０４及び第１の半導体層３３３ａの間に設けられる第１のゲート絶縁層３０９と、一対の第３の半導体層３６３ｂ、３６３ｃに接するソース領域及びドレイン領域として機能する不純物半導体層３５６、３５７と、不純物半導体層に接する配線３４７、３４８とを有する。

また、図８（Ａ）に示すように、ＴＦＴ３００ａのゲート電極３０３と、ＴＦＴ３００ａ及びＴＦＴ３００ｂの配線３４７とが、画素電極３８３と同時に絶縁層３８１上に形成される配線３８４で接続される。

ＴＦＴ３００ｃは、基板３０１上に、ゲート電極３０５と、第１の半導体層３３４ａと、第２の半導体層３３４ｂと、一対の第３の半導体層３６４ａ、３６４ｂと、ゲート電極３０５及び第１の半導体層３３４ａの間に設けられる第１のゲート絶縁層３０９と、一対の第３の半導体層３６４ａ、３６４ｂに接するソース領域及びドレイン領域として機能する不純物半導体層３５８、３５９と、不純物半導体層に接する配線３４９、３５０とを有する。また、第１の半導体層３３４ａと、第２の半導体層３３４ｂと、一対の第３の半導体層３６４ａ、３６４ｂと、第１のゲート絶縁層３０９と、不純物半導体層３５８、３５９と、配線３４９、３５０とを覆う第２のゲート絶縁層３７９が形成され、第２のゲート絶縁層３７９を介して、ゲート電極３０５と対向する領域に、バックゲート電極３７４を有する。

ＴＦＴ３００ｄは、基板３０１上に、ゲート電極３０６と、第１の半導体層３３５ａと、第２の半導体層３３５ｂと、一対の第３の半導体層３６５ａ、３６５ｂと、ゲート電極３０６及び第１の半導体層３３５ａの間に設けられる第１のゲート絶縁層３０９と、第３の半導体層３６５に接するソース領域及びドレイン領域として機能する不純物半導体層３６０、３６１と、不純物半導体層に接する配線３５１、３５２とを有する。

また、容量素子３００ｅは、第２のゲート絶縁層３７９と、配線３５３、配線３７５とで構成される。

基板３０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、基板３０１として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、又は６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、又は７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。

ゲート電極３０３〜３０６、容量配線３０７は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。

例えば、ゲート電極３０３〜３０６、容量配線３０７の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。三層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層されることで、電気的抵抗が低く、且つ金属層から半導体層への金属元素の拡散を防止することができる。

第１のゲート絶縁層３０９は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、第１のゲート絶縁層３０９を酸化シリコンまたは酸化窒化シリコンにより形成することで、第１の半導体層３３３ａ〜３３５ａを微結晶半導体層とした場合、薄膜トランジスタの閾値電圧の変動を低減することができる。

なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

第１の半導体層３３３ａ〜３３６ａは、微結晶半導体層で形成される。微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、結晶粒界が形成される場合もある。

微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ^−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。

また、第１の半導体層３３３ａ〜３３６ａに含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすることで、第１の半導体層３３３ａ〜３３６ａの結晶性を高めることができるため好ましい。

一対の第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂ、第３の半導体層３６６は、非晶質半導体層、またはハロゲンを有する非晶質半導体層、または窒素を有する非晶質半導体層で形成される。窒素を有する非晶質半導体層に含まれる窒素は、例えばＮＨ基またはＮＨ_２基として存在していてもよい。非晶質半導体層としては、アモルファスシリコンを用いて形成する。

図９に、図８のＴＦＴ３００ａ〜３００ｄの拡大図を示す。

図９に示すように、不純物半導体層３５５〜３６１と第１の半導体層３３３ａ〜３３５ａの間には、第２の半導体層３３３ｂ〜３３５ｂに接して第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂが設けられる。

一対の第３の半導体層３６３ａ〜３６５ａ、第３の半導体層３６３ｂ〜３６５ｂを、電気伝導度が低く、抵抗率が高い、非晶質半導体層、ハロゲンを有する非晶質半導体層、または窒素を有する非晶質半導体層で形成することで、薄膜トランジスタのオフ電流を低減することができる。また、一対の第３の半導体層３６３ａ〜３６５ａ、第３の半導体層３６３ｂ〜３６５ｂを、窒素を有する非晶質半導体層で形成すると、非晶質半導体層のバンドギャップのバンドテールと比較して、傾斜が急峻となり、バンドギャップが広くなり、トンネル電流が流れにくくなる。この結果、薄膜トランジスタのオフ電流を低減することができる。

第２の半導体層３３３ｂ〜３３５ｂは、錐形状の複数の突起（凸部）を有する微結晶半導体層で形成される。ここでは、錐形状とは、第１のゲート絶縁層３０９から第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂへ向けて、先端が狭まる凸状のことであり、針状のものも含む。なお、第１のゲート絶縁層３０９から第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂへ向けて幅が広がる凸状であってもよい。第２の半導体層３３３ｂ〜３３５ｂは、錐形状の微結晶半導体層で形成されているため、薄膜トランジスタがオン状態で配線に電圧を印加したときの縦方向（膜厚方向）における抵抗、即ち、第１の半導体層３３３ａ〜３３６ａと、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流を高めることが可能である。

また、第２の半導体層３３３ｂ〜３３５ｂは、窒素を有することが好ましい。これは、第２の半導体層３３３ｂ〜３３５ｂに含まれる結晶粒の界面、第２の半導体層３３３ｂ〜３３５ｂと第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂとの界面において、窒素、代表的にはＮＨ基またはＮＨ_２基が、シリコン原子のダングリングボンドと結合すると、欠陥が低減するためである。このため、第２の半導体層３３３ｂ〜３３５ｂの窒素濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下、１×１０^２０ａｔｏｍｓ／ｃｍ^３乃至１×１０^２１ａｔｏｍｓ／ｃｍ^３とすることで、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。または、上記した界面における半導体原子のダングリングボンドがＮＨ_２基で終端されて、欠陥準位が消失する。この結果、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（厚さ方向）の抵抗が低減する。即ち、薄膜トランジスタの電界効果移動度とオン電流が増加する。

また、第２の半導体層３３３ｂ〜３３５ｂの酸素濃度を低減することにより、第２の半導体層３３３ｂ〜３３５ｂと、一対の第３の半導体層３６３ａ〜３６５ａ、第３の半導体層３６３ｂ〜３６５ｂとの界面や、結晶粒同士の界面における、キャリアの移動を阻害する結合を低減することができる。

なお、第１の半導体層３３３ａ〜３３５ａと、第２の半導体層３３３ｂ〜３３５ｂは、窒素または水素の含有量が異なる場合がある。これは、第１の半導体層３３３ａ〜３３５ａと、第２の半導体層３３３ｂ〜３３５ｂとの成膜条件が異なり、第２の半導体層３３３ｂ〜３３５ｂにより多くの窒素または水素が含有される。

第１の半導体層３３３ａ〜３３５ａ及び第２の半導体層３３３ｂ〜３３５ｂの厚さの合計、即ち、第１のゲート絶縁層３０９の界面から、第２の半導体層３３３ｂ〜３３５ｂの凸部の先端の距離は、３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることで、ＴＦＴのオフ電流を低減できる。

第１の半導体層３３３ａ〜３３５ａ及び第２の半導体層３３３ｂ〜３３５ｂの表面には、第１の絶縁層３４８ａが形成される。また、第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂの側面及び不純物半導体層３５５〜３６１の側面には、第２の絶縁層３４８ｂ、３４８ｃが形成される。また、配線３４６〜３５２の側面には、第３の絶縁層３４８ｄ、３４８ｅが形成される。

第１の絶縁層３４８ａは、第１の半導体層３３３ａ〜３３５ａ及び第２の半導体層３３３ｂ〜３３５ｂを酸化した酸化物層、または第１の半導体層３３３ａ〜３３５ａ及び第２の半導体層３３３ｂ〜３３５ｂを窒化した窒化物層で形成される。

第２の絶縁層３４８ｂ、３４８ｃは、第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂの側面及び不純物半導体層３５５〜３６１を酸化した酸化物層、または第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂの側面及び不純物半導体層３５５〜３６２を窒化した窒化物層で形成される。

第３の絶縁層３４８ｄ、３４８ｅは、配線３４６〜３５２を酸化した酸化物層、または配線３４６〜３５２を窒化した窒化物層で形成される。

非晶質半導体層は、弱いｎ型を帯びている。また、微結晶半導体層と比較して、密度が低い。このため、非晶質半導体層を酸化または窒化した絶縁層も密度が低く、疎な絶縁層であり、絶縁性が低い。しかしながら、本実施の形態に示すＴＦＴは、バックチャネル側に微結晶半導体層で形成される第２の半導体層３３３ｂ〜３３５ｂを酸化した第１の絶縁層３４８ａが形成される。微結晶半導体層は、非晶質半導体層と比較して密度が高いため、第１の絶縁層３４８ａも密度が高く、絶縁性が高い。さらに、第２の半導体層３３３ｂ〜３３５ｂは、錐形状の突起を複数有するため、表面が凹凸状である。このため、ソース領域からドレイン領域までのリークパスの距離が長い。これらの結果から、ＴＦＴのリーク電流及びオフ電流を低減することができる。

不純物半導体層３５５〜３６２は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。なお、薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを形成する場合は、不純物半導体層３５５〜３６２は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。なお、第２の半導体層３３３ｂ〜３３６ｂまたは一対の第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂ、第３の半導体層３６６と、配線３４６〜３５３とがオーミックコンタクトをする場合は、不純物半導体層３５５〜３６２を形成しなくともよい。

また、不純物半導体層３５５〜３６２を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、第２の半導体層３３３ｂ〜３３６ｂまたは一対の第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂ、第３の半導体層３６６と、不純物半導体層３５５〜３６２との間に、微結晶半導体層、代表的には微結晶シリコン層を形成することで、界面の特性を向上させることができる。この結果、不純物半導体層３５５〜３６２と、一対の第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂ、第３の半導体層３６６との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体層、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加が可能となる。

配線３４６〜３５２は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、又は積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極３０３〜３０６、容量配線３０７に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物により形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウム又はアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物で挟んだ積層構造としてもよい。

第２のゲート絶縁層３７９は、第１のゲート絶縁層３０９と同様に形成することができる。

バックゲート電極３７３、３７４、配線３７５は、配線３４６〜３５３と同様に形成することができる。

絶縁層３８１は、無機絶縁層または有機樹脂層を用いて形成することができる。無機絶縁層としては、酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素などを用いることができる。有機樹脂層ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることができる。また、シロキサンポリマーを用いることができる。

配線３８４及び画素電極３８３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等を用いて形成することができる。

また、配線３８４及び画素電極３８３は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。配線３８４及び画素電極３８３は、シート抵抗が１００００Ω／□以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はこれらの２種以上の共重合体等が挙げられる。

デュアルゲート型のＴＦＴは、ゲート電極３０３と、バックゲート電極３７３の各々の電位を変えることで、しきい値電圧を制御することが可能であるため、論理回路部３９１において、デプレッション型のＴＦＴまたはエンハンスメント型のＴＦＴの一方をデュアルゲート型のＴＦＴ３００ａとし、デプレッション型のＴＦＴまたはエンハンスメント型のＴＦＴの他方を、図７に示すＴＦＴ３００ｂのＴＦＴとすることで、ＥＤＭＯＳ回路を形成することができる。

また、デュアルゲート型のＴＦＴにすると、キャリアが流れるチャネルが第１のゲート絶縁層３０９側の界面近傍と、第２のゲート絶縁層３７９側の界面近傍の２箇所となるため、キャリアの移動量が増加し、薄膜トランジスタのオン電流を高めることができる。このため、スイッチ部３９３に形成されるＴＦＴに、オン電流を高めることが可能なデュアルゲート型のＴＦＴ３００ｃを形成することで、ＴＦＴの面積を小さくすることが可能であり、表示装置の駆動回路の面積を狭くすることができる。

次に、本実施の形態に係る表示装置の論理回路部３９１、スイッチ部３９３、及び画素部３９５の一形態（構造２）の断面図について、図１０及び図１１に示す。

図１０に示す表示装置の論理回路部３９１のＥＤＭＯＳ回路を示し、ＥＤＭＯＳ回路のデプレッション型のＴＦＴ４０１ａとして、チャネル形成領域に一導電型を付与する不純物元素が添加された第１の半導体層を有するＴＦＴが形成される。また、エンハンスメント型のＴＦＴ４０１ｂが形成される。なお、図１０に示す論理回路部３９１の断面図Ｃ−Ｄ、及び図１１（Ａ）に示す論理回路部３９１の断面図Ｃ−Ｅは、図１１（Ｂ）の上面図のＣ−Ｄ、Ｃ−Ｅそれぞれに対応する。

図１０に示す表示装置のスイッチ部３９３において、チャネル形成領域に一導電型を付与する不純物元素が添加された第１の半導体層が形成されるＴＦＴ、ここではドナーとなる不純物元素が添加された第１の半導体層を有するデプレッション型のＴＦＴ４０１ｃが形成される。

ＴＦＴ４０１ａは、基板３０１上に、ゲート電極３０３と、一導電型を付与する不純物元素が添加された第１の半導体層４２７ａと、第２の半導体層４２７ｂと、一対の第３の半導体層４６９ａ、４６９ｂと、ゲート電極３０３及び一導電型を付与する不純物元素が添加された第１の半導体層４２７ａの間に設けられる第１のゲート絶縁層３０９と、一対の第３の半導体層４６９ａ、４６９ｂに接するソース領域及びドレイン領域として機能する不純物半導体層４５９、４６０と、不純物半導体層４５９、４６０に接する配線４５１、４５２とを有する。

ＴＦＴ４０１ｂは、基板３０１上に、ゲート電極３０４と、第１の半導体層４５４ａ、第２の半導体層４５４ｂと、一対の第３の半導体層４７０ａ、４７０ｂと、ゲート電極３０４及び第１の半導体層４５４ａの間に設けられる第１のゲート絶縁層３０９と、一対の第３の半導体層４７０ａ、４７０ｂに接するソース領域及びドレイン領域として機能する不純物半導体層４６１、４６２と、不純物半導体層４６１、４６２に接する配線４５２、４５３とを有する。

また、図１１（Ａ）に示すように、ＴＦＴ４０１ａのゲート電極３０３と、ＴＦＴ４０１ａ及びＴＦＴ４０１ｂの配線４５２とが、絶縁層３８１上に形成された配線３８４で接続される。

ＴＦＴ４０１ｃは、基板３０１上に、ゲート電極３０５と、一導電型を付与する不純物元素が添加された第１の半導体層４２８ａ、第２の半導体層４２８ｂと、一対の第３の半導体層４７１ａ、４７１ｂと、ゲート電極３０５及び第１の半導体層４２８ａの間に設けられる第１のゲート絶縁層３０９と、一対の第３の半導体層４７１ａ、４７１ｂに接するソース領域及びドレイン領域として機能する不純物半導体層４６３、４６４と、不純物半導体層に接する配線４５４、４５５とを有する。

ＴＦＴ４０１ｄは、基板３０１上に、ゲート電極３０６と、第１の半導体層４５５ａ、第２の半導体層４５５ｂと、一対の第３の半導体層４７２ａ、４７２ｂと、ゲート電極３０６及び第１の半導体層４５５ａの間に設けられる第１のゲート絶縁層３０９と、一対の第３の半導体層４７２ａ、４７２ｂに接するソース領域及びドレイン領域として機能する不純物半導体層４６５、４６６と、不純物半導体層に接する配線４５６、４５７とを有する。

一導電型を付与する不純物元素が添加された第１の半導体層４２７ａ、４２８ａは、ここでは、ドナーとなる不純物元素が添加されている。ドナーとなる不純物元素としては、周期表の１５族に属する元素であり、代表的には、リン、砒素、アンチモン等がある。ここでは、一導電型を付与する不純物元素が添加された第１の半導体層４２７ａとして、ドナーとなる不純物元素であるリンが添加された微結晶半導体層を形成する。

第１の半導体層４５４ａ〜４５６ａは、上記「構造１」で示す第１の半導体層３３３ａ〜３３５ａと同様に形成することができる。

第２の半導体層４２７ｂ、４２８ｂ、４５４ｂ〜４５６ｂは、上記「構造１」で示す第２の半導体層３３３ｂ〜３３６ｂと同様に形成することができる。

一対の第３の半導体層４６９ａ〜４７２ａ、４６９ｂ〜４７２ｂ、第３の半導体層４７３は、上記「構造１」で示す一対の第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂ、第３の半導体層３６６と同様に形成することができる。

不純物半導体層４５９〜４６７は、上記「構造１」で示す不純物半導体層３５５〜３６２と同様に形成することができる。

配線４５１〜４５８は、上記「構造１」で示す配線３４６〜３５３と同様に形成することができる。

なお、図１０においては、ＥＤＭＯＳ回路のデプレッション型のＴＦＴ４０１ａとして、チャネル形成領域に一導電型を付与する不純物元素が添加された第１の半導体層が形成されるＴＦＴを用いているが、デプレッション型のＴＦＴ４０１ａのチャネル形成領域を、ＴＦＴ４０１ｂの第１の半導体層４５４ａと同様に形成し、エンハンスメント型のＴＦＴ４０１ｂのチャネル形成領域に、一導電型を付与する不純物元素、代表的にはアクセプタとなる不純物元素が添加された第１の半導体層を形成してもよい。アクセプタとなる不純物元素としては、周期表の１３族に属する元素であり、代表的には、ボロン等がある。

ここでは、論理回路部３９１において、デプレッション型のＴＦＴまたはエンハンスメント型のＴＦＴの一方のチャネル形成領域に、一導電型を付与する不純物元素が添加された半導体層を用いることで、ＥＤＭＯＳ回路を形成することができる。

また、デプレッション型のＴＦＴは、しきい値電圧がマイナスにシフトするため、オン状態における電流を増加させることが可能であるため、スイッチ部３９３に形成されるＴＦＴに、オン電流を高めることが可能なデプレッション型のＴＦＴを形成することで、ＴＦＴの面積を小さくすることが可能であり、表示装置の駆動回路の面積を狭くすることができる。

次に、本実施の形態にかかる表示装置の論理回路部３９１、スイッチ部３９３、及び画素部３９５の一形態（構造３）の断面図について、図１２及び図１３を用いて示す。

図１２に示す表示装置の論理回路部３９１のＥＤＭＯＳ回路を示し、ＥＤＭＯＳ回路のデプレッション型のＴＦＴ４０１ａとして、上記「構成２」に示される、チャネル形成領域に一導電型を付与する不純物元素が添加された第１の半導体層を有するＴＦＴ４０１ａが形成される。また、エンハンスメント型のＴＦＴ４０１ｂとして、上記「構成２」に示されるＴＦＴ４０１ｂが形成される。なお、図１２に示す論理回路部３９１の断面図Ｃ−Ｄ、及び図１３（Ａ）に示す論理回路部３９１の断面図Ｃ−Ｅは、図１３（Ｂ）の上面図のＣ−Ｄ、Ｃ−Ｅそれぞれに対応する。

図１２に示す表示装置のスイッチ部３９３において、ゲート電極３０５及びバックゲート電極４８２を有するデュアルゲート型のＴＦＴ４０３ｃが形成される。

図１２に示す表示装置の画素部３９５の画素におけるスイッチング素子は、ＴＦＴ４０１ｄで形成される。また、ＴＦＴ４０１ｄの配線に接続する画素電極４８１と、配線４５８と、第２のゲート絶縁層３７９とにより容量素子４０３ｅが形成される。

図１２に示すＴＦＴ４０１ａは、図１０に示すＴＦＴ４０１ａと比べて、図１３（Ａ）に示すように、ゲート電極３０３と、ＴＦＴ４０１ａ及びＴＦＴ４０１ｂを接続する配線４５２とが、第２のゲート絶縁層３７９上に画素電極４８１と同時に形成される配線４８３で接続される点が異なる。

ＴＦＴ４０３ｃは、基板３０１上に、ゲート電極３０５と、一導電型を付与する不純物元素が添加された第１の半導体層４２８ａと、第２の半導体層４２８ｂと、一対の第３の半導体層４７１ａ、４７１ｂと、ゲート電極３０５及び第１の半導体層４２８ａの間に設けられる第１のゲート絶縁層３０９と、第３の半導体層４７１に接するソース領域及びドレイン領域として機能する不純物半導体層４６３、４６４と、不純物半導体層４６３、４６４に接する配線４５４、４５５とを有する。また、第２のゲート絶縁層３７９を介して、ゲート電極３０５と対向する領域に、バックゲート電極４８２を有する。バックゲート電極３７４は、画素電極４８１と同時に形成することができる。

なお、ＴＦＴ４０３ｃの代わりに、上記「構造１」に示すデュアルゲート型のＴＦＴ３００ｃを形成してもよい。

ＴＦＴ４０１ｄに接続する画素電極４８１は、第２のゲート絶縁層３７９上に形成される。

図１２に示す表示装置は、画素電極４８１と同時に、バックゲート電極４８２、ゲート電極３０３及び配線４５２を接続する配線４８３を形成することが可能であるため、フォトマスク数を削減することが可能である。

次に、上記「構造１」乃至「構造３」に適用可能なＥＤＭＯＳ回路の一形態の断面図（構造４）について図１４に示す。

図１４（Ａ）に、表示装置の論理回路部３９１のＥＤＭＯＳ回路を示し、ＥＤＭＯＳ回路のデプレッション型のＴＦＴ４８０ａとして、上記「構造２」及び「構造３」に示されるような、チャネル形成領域に一導電型を付与する不純物元素が添加された第１の半導体層を有するＴＦＴが形成される。また、エンハンスメント型のＴＦＴ４８０ｂとして、「構造１」で示すＴＦＴ３００ｂと同様の構造で形成される。なお、図１４（Ａ）に示す論理回路部３９１の断面図Ｃ−Ｄは、図１４（Ｂ）の上面図のＣ−Ｄに対応する。

図１４に示すＥＤＭＯＳ回路は、デプレッション型のＴＦＴ４８０ａのゲート電極４８６が、デプレッション型のＴＦＴ４８０ａ及びエンハンスメント型のＴＦＴ４８０ｂを接続する配線４８５と、第１のゲート絶縁層３０９に形成される開口部において、直接接続する。

このため、ゲート電極４８６及び配線４８５が直接接続しているため、図７乃至図１１に示すＥＤＭＯＳ回路と比較して、ゲート電極４８６及び配線４８５の接触抵抗を低下することができる。

なお、ＴＦＴの電界効果移動度が５ｃｍ^２／Ｖ・ｓｅｃより低い場合には、代表的には０．５〜３ｃｍ^２／Ｖ・ｓｅｃの場合には、「構造１」乃至「構造３」に示すように、デプレッション型のＴＦＴ及びエンハンスメント型のＴＦＴを接続し、且つデプレッション型のＴＦＴのゲート電極と接続する配線が、バックゲート電極または画素電極と同時に形成されることで、マスク数を削減することが可能である。一方、ＴＦＴの電界効果移動度が５ｃｍ^２／Ｖ・ｓｅｃ以上の場合には、図１４に示すように、デプレッション型のＴＦＴ及びエンハンスメント型のＴＦＴを接続する配線を、第１のゲート絶縁層３０９に形成される開口部において、デプレッション型のＴＦＴのゲート電極と直接接続させることで、接触抵抗の増加を低減できるため、ＴＦＴの高速動作を維持できる。

なお、「構造１」乃至「構造４」のＥＤＭＯＳ回路に示すＴＦＴは、適宜インバータ、シフトレジスタ、バッファ回路、保護回路、ダイオード等にも適用することができる。

以上に示す表示装置は、駆動回路及び画素部に形成されるＴＦＴが逆スタガ構造のＴＦＴであり、またそれぞれのＴＦＴの極性をｎチャネル型またはｐチャネル型の一方の極性として形成することが可能であり、さらには駆動回路の一部を基板上に形成するため、表示装置のコストを削減することが可能である。また、電流量を多く必要とするＴＦＴにデュアルゲート型のＴＦＴまたはデプレッション型のＴＦＴを設けることで、ＴＦＴの面積を縮小することができるため、表示装置の狭額縁化が可能であり、表示領域を拡大することができる。また、画素部において、オン電流が高く、オフ電流を抑えたＴＦＴを各画素のスイッチング素子として用いるため、コントラストが高く、画質の良好な表示装置となる。

（実施の形態４）
ここでは、図７示す表示装置の作製方法について、図１５乃至図１８を用いて示す。本実施の形態では、ｎ型の薄膜トランジスタの作製方法（「方法１」）について説明する。

図１３（Ａ）に示すように、基板３０１上にゲート電極３０３〜３０６、容量配線３０７を形成する。次に、ゲート電極３０３〜３０６、容量配線３０７を覆って第１のゲート絶縁層３０９、第１の半導体層３１１を形成する。

基板３０１としては、実施の形態３に示す基板３０１を適宜用いることができる。

ゲート電極３０３〜３０６、容量配線３０７は、実施の形態３に示すゲート電極３０３〜３０６、容量配線３０７に示す材料を適宜用いて形成する。ゲート電極３０３〜３０６、容量配線３０７は、基板３０１上に、スパッタリング法又は真空蒸着法を用いて上記した材料により導電層を形成し、該導電層上にフォトリソグラフィ法又はインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。また、銀、金又は銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極３０３〜３０６、容量配線３０７と、基板３０１との密着性向上及び下地への拡散を防ぐバリアメタルとして、上記の金属材料の窒化物層を、基板３０１と、ゲート電極３０３〜３０６、容量配線３０７との間に設けてもよい。ここでは、基板３０１上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングする。

なお、ゲート電極３０３〜３０６、容量配線３０７の側面は、テーパー形状とすることが好ましい。後の工程で、ゲート電極３０３上には、絶縁層、半導体層及び配線層を形成するので、これらに段差の箇所において切れを生じさせないためである。ゲート電極３０３〜３０６、容量配線３０７の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。

また、ゲート電極３０３〜３０６を形成する工程によりゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方又は双方と、ゲート電極３０３〜３０６とは別に設けてもよい。

第１のゲート絶縁層３０９は、実施の形態３に示す第１のゲート絶縁層３０９の材料を適宜用いて形成することができる。第１のゲート絶縁層３０９は、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、第１のゲート絶縁層３０９は、高周波数（１ＧＨｚ以上）のマイクロ波プラズマＣＶＤ装置を用いて形成してもよい。マイクロ波プラズマＣＶＤ装置を用いて高い周波数により第１のゲート絶縁層３０９を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、第１のゲート絶縁層３０９として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することで、第１のゲート絶縁層の水素含有量を低減することが可能であり、薄膜トランジスタのしきい値電圧の変動を低減することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

第１の半導体層３１１としては、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を用いて形成する。第１の半導体層３１１は、１ｎｍ以上２０ｎｍ以下、好ましくは３ｎｍ以上１０ｎｍ以下の厚さで形成する。

第１の半導体層３１１は、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。

シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ_４、Ｓｉ_２Ｈ_６、ＧｅＨ_４、Ｇｅ_２Ｈ_６等がある。

なお、第１の半導体層３１１を形成する前に、ＣＶＤ装置の処理室内を排気しながら、シリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物元素を除去することで、後に形成される薄膜トランジスタの第１のゲート絶縁層３０９及び第１の半導体層の界面における不純物元素を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。

次に、図１５（Ｂ）に示すように、第１の半導体層３１１上に、第２の半導体層３１３及び第３の半導体層３１５を形成する。ここでは、第１の半導体層３１１から部分的に結晶成長する条件で第２の半導体層３１３及び第３の半導体層３１５を形成する。なお、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。このとき、第１の半導体層３１１の成膜条件よりも、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量を減らす、即ち、結晶成長を低減する条件で成膜することで、第２の半導体層３１３における結晶成長が抑制され、膜が堆積されるにつれ、微結晶半導体領域を含まない第３の半導体層３１５を形成することができる。

また、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含むガスとを混合し、グロー放電プラズマにより第２の半導体層３１３及び第３の半導体層３１５を形成する。このとき、第１の半導体層３１１の成膜条件よりも、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量を減らすと共に、窒素を含むガスを混合することで、第２の半導体層３１３における結晶成長が抑制され、微結晶半導体領域を含まない第３の半導体層３１５を形成することができる。

また、本実施の形態では、第２の半導体層３１３の堆積初期においては、第１の半導体層３１１を種結晶として、全体的に膜が堆積される。この後、部分的に、結晶成長が抑制され、錐状の微結晶半導体領域が成長する（堆積中期）。さらに、錐形の微結晶半導体領域の結晶成長が抑制され、微結晶半導体領域を含まない第３の半導体層３１５（堆積後期）が形成される。このことから、実施の形態３に示す第１の半導体層は、本実施の形態に示す第１の半導体層３１１に相当する。また、実施の形態３に示す第２の半導体層は、本実施の形態に示す第２の半導体層３１３の堆積初期に形成される膜及び第２の半導体層３１３の堆積中期に形成される錐状の微結晶半導体領域及び非晶質半導体領域に相当する。また、実施の形態３に示す第３の半導体層は、本実施の形態に示す堆積後期に形成される第３の半導体層３１５に相当する。

次に、図１５（Ｃ）に示すように、第３の半導体層３１５上に、一導電型を付与する不純物が添加された半導体層（以下、不純物半導体層３１７と示す。）を形成し、不純物半導体層３１７上に導電層３１９を形成する。

不純物半導体層３１７は、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、フォスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン、リンが添加されたアモルファスシリコンゲルマニウム、リンが添加された微結晶シリコンゲルマニウム、リンが添加されたアモルファスゲルマニウムリンが添加された微結晶ゲルマニウム等を形成する。

導電層３１９は、実施の形態３に示す配線３４６〜３５３の材料及び積層構造を適宜用いることができる。導電層３１９は、ＣＶＤ法、スパッタリング法又は真空蒸着法を用いて形成する。また、導電層３１９は、銀、金又は銅等の導電性ナノペーストを用いてスクリーン印刷法又はインクジェット法等を用いて吐出し、焼成することで形成してもよい。

次に、図１６（Ａ）に示すように、導電層３１９上に第２のレジストマスク３２１〜３２４を形成する。

レジストマスク３２１〜３２３は厚さの異なる領域を有する。このようなレジストマスクは、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程数が減少するため好ましい。本実施の形態において、半導体層のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いることができる。

多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。

図１９（Ａ−１）及び図１９（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図１９（Ａ−１）にはグレートーンマスク４９０を示し、図１９（Ｂ−１）にはハーフトーンマスク４９５を示す。

図１９（Ａ−１）に示すグレートーンマスク４９０は、透光性を有する基板４９１上に遮光膜により形成された遮光部４９２、及び遮光膜のパターンにより設けられた回折格子部４９３で構成されている。

回折格子部４９３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過率を制御する。なお、回折格子部４９３に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。

透光性を有する基板４９１としては、石英等を用いることができる。遮光部４９２及び回折格子部４９３を構成する遮光膜は、金属を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。

グレートーンマスク４９０に露光するための光を照射した場合、図１９（Ａ−２）に示すように、遮光部４９２に重畳する領域における透光率は０％となり、遮光部４９２又は回折格子部４９３が設けられていない領域における透光率は１００％となる。また、回折格子部４９３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調整可能である。

図１９（Ｂ−１）に示すハーフトーンマスク４９５は、透光性を有する基板４９６上に半透光膜により形成された半透光部４９７、及び遮光膜により形成された遮光部４９８で構成されている。

半透光部４９７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の膜を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光膜と同様の金属を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。

ハーフトーンマスク４９５に露光するための光を照射した場合、図１９（Ｂ−２）に示すように、遮光部４９８に重畳する領域における透光率は０％となり、遮光部４９８又は半透光部４９７が設けられていない領域における透光率は１００％となる。また、半透光部４９７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により、調整可能である。

多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有するレジストマスクを形成することができる。

次に、レジストマスク３２１〜３２４を用いて、第１の半導体層３１１、第２の半導体層３１３、第３の半導体層３１５、不純物半導体層３１７、及び導電層３１９をエッチングする。この工程により、第１の半導体層３１１、第２の半導体層３１３、第３の半導体層３１５、不純物半導体層３１７及び導電層３１９を素子毎に分離し、第１の半導体層３３３ａ〜３３６ａ、第２の半導体層３３３ｂ〜３３６ｂ、第３の半導体層３３３ｃ〜３３６ｃ、不純物半導体層３２９〜３３２、及び導電層３２５〜３２８を形成する（図１６（Ｂ）を参照）。

次に、レジストマスク３２１〜３２４を後退させて、分離されたレジストマスク３３７〜３４４と、後退したレジストマスク３４５を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するようにレジストマスク３２１〜３２３をアッシングすることで、レジストマスク３３７〜３４４を形成することができる（図１６（Ｃ）参照）。

次に、レジストマスク３３７〜３４５を用いて導電層３２５〜３２８をエッチングし、配線３４６〜３５３を形成する（図１７（Ａ）を参照）。導電層３２５〜３２８のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層３２５〜３２８が等方的にエッチングされる。その結果、配線３４６〜３５３はレジストマスク３３７〜３４５よりも内側に後退する。配線３４６〜３５２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。

次に、レジストマスク３３７〜３４５を用いて、不純物半導体層３２９〜３３２の一部をエッチングする。ここでは、ドライエッチングを用いる。本工程までで、バッファ層として機能する不純物半導体層３５５〜３６２が形成される（図１７（Ａ）参照）。この後、レジストマスク３３７〜３４５を除去する。

次に、第３の半導体層３３３ｃ〜３３６ｃをエッチングして、第２の半導体層３３３ｂ〜３３６ｂを露出すると共に、一対の第３の半導体層３６３ａ〜３６５ａ、３６３ｂ〜３６５ｂ、及び半導体層３６６を形成する。ここでは、ウエットエッチングまたはドライエッチングを用いて第３の半導体層３３３ｃ〜３３６ｃである非晶質半導体層を選択的にエッチングし、微結晶半導体である第２の半導体層３３３ｂ〜３３６ｂを露出する条件を適宜用いる。代表的には、ウエットエッチングのエッチャントとしては、ヒドラジン、希フッ酸（ＤＨＦ：ｄｉｌｕｔｅ ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）等がある。また、ドライエッチングとしては、水素を用いて、非晶質半導体層を選択的にエッチングすることができる。この後、レジストマスク３３７〜３４６を除去し、第２の半導体層３３３ｂ〜３３３６ｂの表面を酸化、または窒化して、図９に示す絶縁層３４８ａを形成すると共に、絶縁層３４８ｂ〜３４８ｅが形成される。なお、図１７（Ｂ）の画素部３９５の断面図は、図２０（Ａ）で示す画素部の平面図におけるＡ−Ｂの断面図に相当する。

なお、ここでは、導電層３２５〜３２８をエッチングした後、第３の半導体層３３３ｃ〜３３６ｃをエッチングし、第２の半導体層３３３ｂ〜３３６ｂを露出したが、第２の導電層３２５〜３２８をエッチングして配線３４６〜３５３を形成した後、レジストマスク３３７〜３４５を除去し、不純物半導体層３２９〜３３２、第３の半導体層３３３ｃ〜３３６ｃのそれぞれ一部をドライエッチングし、さらに第２の半導体層３３３ｂ〜３３６ｂの表面を酸化または窒化するプラズマ処理を行ってもよい。この場合、配線３４６〜３５３をマスクとして、不純物半導体層３２９〜３３２及び第３の半導体層３３３ｃ〜３３６ｃがエッチングされるため、配線３４６〜３５３の側面と、ソース領域及びドレイン領域として機能する不純物半導体層３５５〜３６２の側面が一致する形状となる。

上記したように、錐形状の凹凸を有する第２の半導体層３３３ｂ〜３３６ｂを露出した後、プラズマ処理により第２の半導体層３３３ｂ〜３３６ｂの表面に絶縁層を形成することで、ソース領域及びドレイン領域の間のリークパスの距離を長くすることが可能であると共に、絶縁層が形成される。このため、ＴＦＴのオフ電流を低減することができる。

以上の工程により、薄膜トランジスタを作製することができる。

次に、第２のゲート絶縁層３７１を形成する。次に、第１のゲート絶縁層３０９上において、論理回路部３９１のデュアルゲート型のＴＦＴ３００ａ、スイッチ部３９３のデュアルゲート型のＴＦＴ３００ｃ及び画素部３９５の容量素子を形成する領域において、バックゲート電極３７３〜３７４、配線３７５を形成する（図１７（Ｂ）参照）。

第２のゲート絶縁層３７１は、第１のゲート絶縁層３０９と同様に形成することができる。

バックゲート電極３７３〜３７４、配線３７５は、配線３４６〜３５３で示す材料及び作製方法を適宜用いることができる。

次に、図１８（Ａ）に示すように、絶縁層３７２を形成する。絶縁層３７２は、実施の形態３に示す絶縁層３８１を適宜用いて形成することができる。

次に、絶縁層３７２及び第２のゲート絶縁層３７１の一部をエッチングして、論理回路部３９１のデュアルゲート型のＴＦＴ３００ａ及びＴＦＴ３００ｂを接続する配線３４７、デュアルゲート型のＴＦＴ３００ａのゲート電極３０３、画素部３９５の配線３５２を露出する開口部を形成する。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して接続されるように、絶縁層３７２上に、デュアルゲート型のＴＦＴ３００ａ及びＴＦＴ３００ｂを接続する配線３４７と、ゲート電極３０３とを接続する配線３８４（配線３４７及びゲート電極３０３の接続は図８（Ａ）、図１８（Ｂ）を参照。）、画素部３９５の配線３５２に接続する画素電極３８３を形成する（図１６（Ｂ）参照）。なお、図１８（Ａ）の画素部３９５の断面図は、図２０（Ｂ）で示す画素部の平面図におけるＡ−Ｂの断面図に相当する。

配線３８４及び画素電極３８３は、スパッタリング法により、実施の形態３に示す材料を用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストマスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。なお、図１７（Ａ）の画素部３９５の断面図は、図２０（Ａ）で示す画素部の平面図におけるＡ−Ｂの断面図に相当する。

配線３８４で、論理回路部３９１のデュアルゲート型のＴＦＴ３００ａ及びＴＦＴ３００ｂを接続する配線３４７と、ゲート電極３０３を接続することで、ＴＦＴ３００ａ及びＴＦＴ３００ｂで構成されるＥＤＭＯＳ回路を形成することができる。

以上の工程により、図８に示すような表示装置を作製することができる。

ここでは、図１０に示す表示装置の作製方法（「方法２」）について、図２１乃至図２３を用いて示す。

図２１（Ａ）に示すように、基板３０１上にゲート電極３０３〜３０６、容量配線３０７を形成する。次に、ゲート電極３０３〜３０６、容量配線３０７を覆って第１のゲート絶縁層３０９、一導電型を付与する不純物元素が添加された第１の半導体層４１１を形成する。

基板３０１としては、実施の形態３に示す基板３０１を適宜用いることができる。

ゲート電極３０３〜３０６、容量配線３０７及び第１のゲート絶縁層３０９は、上記「方法１」と同様に形成することができる。

一導電型を付与する不純物元素が添加された第１の半導体層４１１は、第１の半導体層３１１にドナーとなる不純物元素またはアクセプタとなる不純物元素を添加して形成する。ドナーとなる不純物元素としては、周期表の１５族に属する元素であり、代表的には、リン、砒素、アンチモン等がある。また、アクセプタとなる不純物元素としては、周期表の１３族に属する元素であり、代表的には、ボロン等がある。ここでは、一導電型を付与する不純物元素が添加された第１の半導体層４１１として、ドナーとなる不純物元素であるリンが添加された微結晶半導体層を作製する方法を示す。

一導電型を付与する不純物元素が添加された第１の半導体層４１１の原料ガスに一導電型を付与する不純物元素を含むガスを混合して、半導体層を形成する。代表的には、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、フォスフィンとを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、フォスフィンと、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。一導電型を付与する不純物元素が添加された第１の半導体層４１１として、リンを含む微結晶シリコン、リンを含む微結晶シリコンゲルマニウム、リンを含む微結晶ゲルマニウム等を形成する。

または、第１のゲート絶縁層３０９の表面に一導電型を付与する不純物元素を含むガスを曝した後、微結晶半導体層を形成することで、一導電型を付与する不純物元素を取り込みながら微結晶半導体層が形成される。代表的には、第１のゲート絶縁層３０９の表面をフォスフィンに曝すことにより、第１のゲート絶縁層３０９表面に、リンを吸着させる。この後、上記「方法１」に示す第１の半導体層３１１と同様の方法により微結晶半導体層を形成することで、リンを含む微結晶シリコン、リンを含む微結晶シリコンゲルマニウム、リンを含む微結晶ゲルマニウム等を形成することができる。

または、第１のゲート絶縁層３０９上に微結晶半導体層を形成した後、一導電型を付与する不純物元素を含むガス雰囲気でプラズマを発生させて、微結晶半導体層に一導電型を付与する不純物元素を含むプラズマを曝すことで、一導電型を付与する不純物元素が添加された第１の半導体層４１１を形成することができる。代表的には、上記「方法１」に示す第１の半導体層３１１と同様の方法により微結晶半導体層を形成した後、リンプラズマを微結晶半導体層に曝すことで、リンを含む微結晶シリコン、リンを含む微結晶シリコンゲルマニウム、リンを含む微結晶ゲルマニウム等を形成することができる。

次に、第１の半導体層４１１上に、第２の半導体層４１３、第３の半導体層４１５、及び不純物半導体層４１７を形成した後、不純物半導体層４１７上にレジストマスク４１９、４２０を形成する（図２１（Ｂ）参照）。

ここでは、上記「方法１」に示す第２の半導体層３１３、第３の半導体層３１５、不純物半導体層３１７と同様の方法により、第２の半導体層４１３及び第３の半導体層４１５、不純物半導体層４１７を形成する。

なお、不純物半導体層４１７は、後の第４の半導体層４３１、第５の半導体層４３３、第６の半導体層４３５及び不純物半導体層４３７のエッチング工程により、膜厚が薄くなるため、膜厚を厚くすることが好ましく、代表的には、３０〜１５０ｎｍ程度の厚さにする。

レジストマスク４１９、４２０は、後の論理回路部３９１のＴＦＴ４０１ａ及びスイッチ部３９３のＴＦＴ４０１ｃとなる領域に形成する。

次に、レジストマスク４１９、４２０を用いて、第１の半導体層４１１、第２の半導体層４１３、第３の半導体層４１５、及び不純物半導体層４１７をエッチングする。この工程により、第１の半導体層４１１、第２の半導体層４１３、第３の半導体層４１５、及び不純物半導体層４１７を素子毎に分離し、第１の半導体層４２７ａ、４２８ａ、第２の半導体層４２７ｂ、４２８ｂ、第３の半導体層４２５、４２６、及び不純物半導体層４２３、４２４を形成する。この後、レジストマスク４１９、４２０を除去する（図２１（Ｃ）を参照）。

次に、図２２（Ａ）に示すように、第４の半導体層４３１、第５の半導体層４３３、第６の半導体層４３５、及び不純物半導体層４３７を形成し、不純物半導体層４３７上にレジストマスク４３９、４４０を形成する。

第４の半導体層４３１、第５の半導体層４３３、第６の半導体層４３５、及び不純物半導体層４３７は、それぞれ、上記「方法１」に示す第１の半導体層３１１、第２の半導体層３１３、第３の半導体層３１５、及び不純物半導体層３１７と同様に形成することができる。

レジストマスク４３９、４４０は、後の論理回路部３９１のＴＦＴ４０１ｂ及び画素部３９５のＴＦＴ４０１ｄとなる領域に形成する。

次に、レジストマスク４３９、４４０を用いて、第４の半導体層４３１、第５の半導体層４３３、第６の半導体層４３５、及び不純物半導体層４３７をエッチングする。この工程により、第４の半導体層４３１、第５の半導体層４３３、第６の半導体層４３５、及び不純物半導体層４３７を素子毎に分離し、第４の半導体層４４８ａ〜４５０ａ、第５の半導体層４４９ｂ〜４５０ｂ、第６の半導体層４４８ｃ〜４５０ｃ、及び不純物半導体層４４４、４４６、４４７を形成する。なお、当該エッチングにおいて、不純物半導体層４２３、４２４もエッチングされるため、膜厚が薄くなった不純物半導体層４４３、４４５が形成される。これは、第４の半導体層４３１、第５の半導体層４３３、第６の半導体層４３５、及び不純物半導体層４３７を十分にエッチングして、エッチング残渣を残さないため、第４の半導体層４３１のエッチングが終わった後も、オーバーエッチングする。この結果、当該オーバーエッチングにおいて、不純物半導体層４２３、４２４もエッチングされる（図２２（Ｂ）を参照）。この後、レジストマスク４３９、４４０を除去する。

次に、図２２（Ｃ）に示すように、導電層３１９を形成する。

次に、導電層３１９上にレジストマスクを形成する。次に、レジストマスクを用いて上記「方法１」と同様に、導電層３１９をエッチングして、配線４５１〜４５８を形成する。

次に、当該レジストマスクを用いて、上記「方法１」と同様に、不純物半導体層４４３〜４４７のそれぞれ一部をエッチングし、不純物半導体層４５９〜４６７を形成する。次に、第３の半導体層４２５、４２６、４４８ｃ、４４９ｃをエッチングして、第２の半導体層４２７ｂ、４２８ｂ、４５４ｂ〜４５６ｂを露出すると共に、一対の第３の半導体層４６９ａ〜４７２ａ、４６９ｂ〜４７２ｂ、第３の半導体層４７３を形成する。この後、レジストマスクを除去し、第２の半導体層４２７ｂ、４２８ｂ、４５４ｂ〜４５６ｂの表面を酸化または窒化するプラズマ処理を行う。

次に、上記「方法１」と同様に、第２のゲート絶縁層４７５、絶縁層４７６を形成する。第２のゲート絶縁層４７５は、第２のゲート絶縁層３７９と同様に形成することができる。絶縁層４７６は、絶縁層３８１と同様に形成することができる（図２３（Ａ）参照）。

以上の工程により、薄膜トランジスタを作製することができる。

次に、第２のゲート絶縁層４７５、絶縁層４７６の一部をエッチングして、論理回路部３９１のＴＦＴ４０１ａの配線４５２及びゲート電極３０３、画素部３９５の配線４５７を露出する開口部を形成する。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して接続されるように、絶縁層４７６上に、論理回路部３９１のＴＦＴ４０１ａの配線４５２及びゲート電極３０３を接続する配線３８４、画素部３９５の配線４５７に接続する画素電極３８３を形成する（配線３８４及びゲート電極３０３の接続は図１１（Ａ）を参照。図２３（Ｂ）参照。）。

配線３８４で、論理回路部３９１のＴＦＴ４０１ａの配線４５２及びゲート電極３０３を接続することで、ＴＦＴ４０１ａ及びＴＦＴ４０１ｂで構成されるＥＤＭＯＳ回路を形成することができる。

（実施の形態５）
本実施の形態では、本発明の一形態である表示装置に設けられる保護回路について図面を参照して説明する。実施の形態１の図２における保護回路１３４〜１３６に用いられる保護回路の具体的な回路構成の例について、図２４を参照して説明する。以下の説明ではｎ型トランジスタを設ける場合についてのみ説明するが、本発明はこれに限定されない。

図２４（Ａ）に示す保護回路は、複数の薄膜トランジスタを用いた保護ダイオード５０１〜５０４を有する。保護ダイオード５０１は、直列に接続されたｎ型薄膜トランジスタ５０１ａ及びｎ型薄膜トランジスタ５０１ｂを有している。ｎ型薄膜トランジスタ５０１ａのソース電極及びドレイン電極の一方は、ｎ型薄膜トランジスタ５０１ａ及びｎ型薄膜トランジスタ５０１ｂのゲート電極と接続され、且つ電位Ｖ_ｓｓに保たれている。ｎ型薄膜トランジスタ５０１ａのソース電極及びドレイン電極の他方は、ｎ型薄膜トランジスタ５０１ｂのソース電極及びドレイン電極の一方に接続されている。ｎ型薄膜トランジスタ５０１ｂのソース電極及びドレイン電極の他方は保護ダイオード５０２に接続されている。そして、他の保護ダイオード５０２〜５０４も保護ダイオード５０１と同様に、それぞれ直列に接続された複数の薄膜トランジスタを有し、且つ直列に接続された複数の薄膜トランジスタの一端は、複数の薄膜トランジスタのゲート電極と接続されている。

なお、本発明において、保護ダイオード５０１〜５０４のそれぞれが有する薄膜トランジスタの数及び極性は、図２４（Ａ）に示す構成に限定されない。例えば、保護ダイオード５０１は、直列に接続された三つの薄膜トランジスタにより構成されていてもよい。

そして、保護ダイオード５０１〜５０４は順に直列に接続されており、且つ保護ダイオード５０２と保護ダイオード５０３の間は、配線５０５に接続されている。なお、配線５０５は、保護対象となる半導体素子に電気的に接続されているものである。なお、配線５０５と接続する配線は、保護ダイオード５０２と保護ダイオード５０３との間の配線に限定されない。即ち、配線５０５は、保護ダイオード５０１と保護ダイオード５０２との間に接続されていてもよいし、保護ダイオード５０３と保護ダイオード５０４との間に接続されていてもよい。

保護ダイオード５０４の一端は電源電位Ｖ_ｄｄに保たれている。また、保護ダイオード５０１〜５０４のそれぞれは、逆方向バイアスの電圧がかかるように接続されている。

なお、図２４（Ａ）に示す保護回路は、図２４（Ｂ）に示すように、保護ダイオード５０１、５０２を保護ダイオード５０６に置換え、保護ダイオード５０３、５０４を保護ダイオード５０７に置き換えることも可能である。

図２４（Ｃ）に示す保護回路は、保護ダイオード５１０、保護ダイオード５１１、容量素子５１２、容量素子５１３及び抵抗素子５１４を有する。抵抗素子５１４は２端子の抵抗であり、その一端には配線５１５から電位Ｖ_ｉｎが供給され、他端には電位Ｖ_ｓｓが供給される。抵抗素子５１４は、電位Ｖ_ｉｎが供給されなくなったときに配線５１５の電位をＶ_ｓｓにするために設けられており、その抵抗値は配線５１５の配線抵抗よりも十分に大きくなるように設定する。保護ダイオード５１０及び保護ダイオード５１１は、ダイオード接続されたｎ型薄膜トランジスタを用いている。

なお、図２４（Ｃ）に示す保護ダイオードは、更に複数の薄膜トランジスタを直列に接続したものであってもよい。

図２４（Ｄ）に示す保護回路は、保護ダイオード５１０及び保護ダイオード５１１を、それぞれ２つのｎ型薄膜トランジスタで代用したものである。

なお、図２４（Ｃ）及び図２４（Ｄ）に示す保護回路は、保護ダイオードとしてダイオード接続されたｎ型薄膜トランジスタを用いているが、本実施の形態はこの構成に限定されない。

また、図２４（Ｅ）に示す保護回路は、保護ダイオード５２０〜５２７と、抵抗素子５２８と、を有する。抵抗素子５２８は配線５２９Ａと配線５２９Ｂの間に直列に接続されている。保護ダイオード５２０〜５２３のそれぞれは、ダイオード接続されたｎ型薄膜トランジスタを用いており、保護ダイオード５２０〜５２７のそれぞれは、ダイオード接続されたｎ型薄膜トランジスタを用いている。

保護ダイオード５２０と保護ダイオード５２１は直列に接続されており、一端は電位Ｖ_ｓｓに保持され、他端は電位Ｖ_ｉｎの配線５２９Ａに接続されている。保護ダイオード５２２と保護ダイオード５２３は直列に接続されており、一端は電位Ｖ_ｄｄに保持され、他端は電位Ｖ_ｉｎの配線５２９Ａに接続されている。保護ダイオード５２４と保護ダイオード５２５は直列に接続されており、一端は電位Ｖ_ｓｓに保持され、他端は電位Ｖ_ｏｕｔの配線５２９Ｂに接続されている。保護ダイオード５２６と保護ダイオード５２７は直列に接続されており、一端は電位Ｖ_ｄｄに保持され、他端は電位Ｖ_ｏｕｔの配線５２９Ｂに接続されている。

また、図２４（Ｆ）に示す保護回路は、抵抗素子５３０と、抵抗素子５３１と、保護ダイオード５３２と、を有する。図２４（Ｆ）では、保護ダイオード５３２としてダイオード接続されたｎ型薄膜トランジスタを用いているが、本実施の形態はこの構成に限定されない。ダイオード接続された複数の薄膜トランジスタを用いてもよい。抵抗素子５３０と、抵抗素子５３１と、保護ダイオード５３２とは、配線５３３に直列に接続されている。

抵抗素子５３０及び抵抗素子５３１によって、配線５３３の電位の急激な変動を緩和し、半導体素子の劣化又は破壊を防止することができる。また、保護ダイオード５３２によって、電位の変動により配線５３３に逆方向バイアスの電流が流れることを防止することができる。

なお、抵抗素子のみを配線に直列に接続する場合には、配線の電位の急激な変動を緩和し、半導体素子が劣化し、又は破壊されることを防止できる。また、保護ダイオードのみを配線に直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐことができる。

ここで、図２４に示す保護回路が動作する場合について考える。このとき、保護ダイオード５０１、５０２、５０６、５１１、５２０、５２１、５２４、５２５のソース電極及びドレイン電極において、電位Ｖ_ｓｓに保持される側がドレイン電極である。また他方はソース電極となる。保護ダイオード５０３、５０４、５０７、５１０、５２２、５２３、５２６、５２７のソース電極及びドレイン電極において、電位Ｖ_ｄｄに保持される側をソース電極とし、他方がドレイン電極となる。また、保護ダイオードを構成する薄膜トランジスタのしきい値電圧をＶ_ｔｈと示す。

また、保護ダイオード５０１、５０２、５０６、５１１、５２０、５２１、５２４、５２５は電位Ｖ_ｉｎが電位Ｖ_ｓｓより高いときに逆バイアスの電圧がかかり、電流が流れにくい。一方、保護ダイオード５０３、５０４、５０７、５１０、５２２、５２３、５２６、５２７は、電位Ｖ_ｉｎが電位Ｖ_ｄｄより低いときに逆方向バイアスの電圧がかかり、電流が流れにくい。

ここでは、電位Ｖ_ｏｕｔが概ね電位Ｖ_ｓｓと電位Ｖ_ｄｄの間となるように設けられた保護回路の動作について説明する。

まず、電位Ｖ_ｉｎが電位Ｖ_ｄｄよりも高い場合を考える。電位Ｖ_ｉｎが電位Ｖ_ｄｄよりも高い場合、保護ダイオード５０３、５０４、５０７、５１０、５２２、５２３、５２６、５２７のゲート電極とソース電極間の電位差Ｖ_ｇｓ＝Ｖ_ｉｎ−Ｖ_ｄｄ＞Ｖ_ｔｈのときに、当該ｎ型薄膜トランジスタはオンする。ここでは、Ｖ_ｉｎが異常に高い場合を想定しているため、当該ｎ型薄膜トランジスタはオンする。このとき、保護ダイオード５０１、５０２、５０６、５１１、５２０、５２１、５２４、５２５が有するｎ型薄膜トランジスタは、オフする。そうすると、保護ダイオード５０３、５０４、５０７、５１０、５２２、５２３、５２６、５２７を介して、配線５０５、５０８、５１５、５２９Ａ、５２９Ｂの電位がＶ_ｄｄとなる。従って、ノイズ等により電位Ｖ_ｉｎが電位Ｖ_ｄｄよりも異常に高くなったとしても、配線５０５、５０８、５１５、５２９Ａ、５２９Ｂの電位は、電位Ｖ_ｄｄよりも高くなることはない。

一方で、電位Ｖ_ｉｎが電位Ｖ_ｓｓよりも低い場合には、保護ダイオード５０１、５０２、５０６、５１１、５２０、５２１、５２４、５２５のゲート電極とソース電極間の電位差Ｖ_ｇｓ＝Ｖ_ｓｓ−Ｖ_ｉｎ＞Ｖ_ｔｈのときに、当該ｎ型薄膜トランジスタはオンする。ここでは、Ｖ_ｉｎが異常に低い場合を想定しているため、ｎ型薄膜トランジスタはオンする。このとき、保護ダイオード５０３、５０４、５０７、５１０、５２２、５２３、５２６、５２７が有するｎ型薄膜トランジスタはオフする。そうすると、保護ダイオード５０１、５０２、５０６、５１１、５２０、５２１、５２４、５２５を介して、配線５０５、５０８、５１５、５２９Ａ、５２９Ｂの電位がＶ_ｓｓとなる。従って、ノイズ等により、電位Ｖ_ｉｎが電位Ｖ_ｓｓより異常に低くなったとしても、配線５０５、５０８、５１５、５２９Ａ、５２９Ｂの電位は、電位Ｖ_ｓｓよりも低くなることはない。さらに、容量素子５１２、５１３は、入力電位Ｖ_ｉｎが有するパルス状のノイズを鈍らせ、ノイズによる電位の急峻な変化を緩和する働きをする。

なお、電位Ｖ_ｉｎが、Ｖ_ｓｓ−Ｖ_ｔｈからＶ_ｄｄ＋Ｖ_ｔｈの間の場合には、すべての保護ダイオードが有するｎ型薄膜トランジスタがオフとなり、電位Ｖ_ｉｎが電位Ｖ_ｏｕｔとして出力される。

以上説明したように保護回路を配置することで、配線５０５、５０８、５１５、５２９Ａ、５２９Ｂの電位は、概ね電位Ｖ_ｓｓと電位Ｖ_ｄｄの間に保たれることになる。従って、配線５０５、５０８、５１５、５２９Ａ、５２９Ｂがこの範囲から大きく外れる電位となることを防止することができる。つまり、配線５０５、５０８、５１５、５２９Ａ、５２９Ｂが異常に高い電位または異常に低い電位となることを防止し、当該保護回路の後段の回路が破壊され又は劣化することを防止し、後段の回路を保護することができる。

さらに、図２４（Ｃ）に示すように、入力端子に抵抗素子５１４を有する保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一定（ここでは電位Ｖ_ｓｓ）とすることができる。つまり信号が入力されていないときは、配線同士をショートさせることができるショートリングとしての機能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子５１４の抵抗値が配線抵抗に対して十分に大きいので、信号の入力時に、配線に与えられる信号が電位Ｖ_ｓｓまで降下することを防止することができる。

ここで、一例として、図２４（Ｃ）の保護ダイオード５１０及び保護ダイオード５１１に閾値電圧Ｖ_ｔｈ＝０のｎ型薄膜トランジスタを用いた場合について説明する。

まず、Ｖ_ｉｎ＞Ｖ_ｄｄの場合には、保護ダイオード５１０はＶ_ｇｓ＝Ｖ_ｉｎ−Ｖ_ｄｄ＞０となり、オンする。保護ダイオード５１１はオフする。従って、配線５１５の電位はＶ_ｄｄとなり、Ｖ_ｏｕｔ＝Ｖ_ｄｄとなる。

一方で、Ｖ_ｉｎ＜Ｖ_ｓｓの場合には、保護ダイオード５１０はオフする。保護ダイオード５１１はＶ_ｇｓ＝Ｖ_ｓｓ−Ｖ_ｉｎ＞０となり、オンする。従って、配線５１５の電位はＶ_ｓｓとなり、Ｖ_ｏｕｔ＝Ｖ_ｓｓとなる。

このように、Ｖ_ｉｎ＜Ｖ_ｓｓまたはＶ_ｄｄ＜Ｖ_ｉｎとなる場合であっても、Ｖ_ｓｓ＜Ｖ_ｏｕｔ＜Ｖ_ｄｄの範囲で動作させることができる。従って、Ｖ_ｉｎが過大な場合または過小な場合であっても、Ｖ_ｏｕｔが過大になりまたは過小となることを防止することができる。従って、例えばノイズ等により、電位Ｖ_ｉｎが電位Ｖ_ｓｓより低くなる場合であっても、配線５１５の電位は、電位Ｖ_ｓｓよりも遙かに低くなることはない。さらに、容量素子５１２及び容量素子５１３は、入力電位Ｖ_ｉｎが有するパルス状のノイズを鈍らせ、電位の急峻な変化を緩和する働きをする。

以上説明したように保護回路を配置することで、配線５１５の電位は、電位Ｖ_ｓｓと電位Ｖ_ｄｄの間に概ね保たれることになる。従って、配線５１５がこの範囲から大きくはずれた電位となることを防止することができ、当該保護回路の後段の回路（入力部がＶ_ｏｕｔに電気的に接続された回路）を破壊又は劣化から保護することができる。さらに、入力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一定（ここでは電位Ｖ_ｓｓ）に保つことができる。つまり、信号が入力されていないときは、配線同士をショートさせることができるショートリングとしての機能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子５１４の抵抗値が十分に大きいので、信号の入力時には、配線５１５に与えられる信号の電位の低下を防止できる。

なお、本発明に用いられる保護回路は図２４に示す構成に限定されるものではなく、同様の働きをする回路構成であれば、適宜設計変更が可能である。

また、本発明の保護回路が有する保護ダイオードとしては、ダイオード接続された薄膜トランジスタを用いることができる。保護回路に本発明の薄膜トランジスタを用いることで、保護回路が占める面積を縮小することができ、表示装置の狭額縁化、小型化、高性能化を図ることができる。

（実施の形態６）
本実施の形態では、本発明の表示装置の端子部について図２５を参照して説明する。

図２５（Ａ）及び図２５（Ｂ）は、ゲート配線端子部の断面図及び上面図をそれぞれ図示している。図２５（Ａ）は図２５（Ｂ）中のＸ１−Ｘ２線における断面図に相当する。図２５（Ａ）において、積層されて形成された保護絶縁層５４４上の透明導電層５４５は、入力端子として機能する接続用の端子電極である。また、図２５（Ａ）において、端子部では、ゲート配線と同じ材料で形成される第１の端子５４０と、ソース配線と同じ材料で形成される接続電極５４３とがゲート絶縁層５４２を介して重なり、これらは透明導電層５４５を介して（少なくとも電気的に）接続されている。また、ゲート絶縁層５４２と接続電極５４３との間には半導体層５４６（真性半導体層と一導電型の不純物元素を含む半導体層）が設けられている。

図２５（Ｃ）及び図２５（Ｄ）は、ソース配線端子部の断面図及び上面図をそれぞれ図示している。図２５（Ｃ）は図２５（Ｄ）中のＹ１−Ｙ２線における断面図に相当する。図２５（Ｃ）において、積層されて形成された保護絶縁層５４４上の透明導電層５４５は、入力端子として機能する端子電極である。また、図２５（Ｃ）において、端子部では、ゲート配線と同じ材料で形成される電極５４７が、ソース配線と（少なくとも電気的に）電気的に接続される第２の端子５４１の下方にゲート絶縁層５４２を介して重なる。電極５４７は第２の端子５４１とは直接または電気的に接続されておらず、電極５４７を第２の端子５４１と異なる電位、例えばフローティング、ＧＮＤ、０Ｖ等に設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子５４１は、透明導電層５４５と（少なくとも電気的に）接続されている。また、ゲート絶縁層５４２と第２の端子５４１との間には半導体層５４６（真性半導体層と一導電型の不純物元素を含む半導体層）が設けられている。

ゲート配線、ソース配線、及び容量配線は、画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子等が複数並べられて配置されている。それぞれの端子は、任意の数で設ければよいものとし、実施者が適宣決定すれば良い。

本実施の形態にて説明した端子部とＦＰＣ端子部は、異方性導電ペースト等を介して接続されている。これにより、外部からの信号及び電力の供給が可能になる。

なお、図２５は、ハーフトーンマスクを用いて作製した場合の端子部の図を示したが、本発明は上記実施の形態にて説明したようにこれに限定されない。ハーフトーンマスクを用いずに作製した場合の端子部の図を図２６に示す。図２６に示す端子部は、半導体層を有さない構成となっている。

図２６（Ａ）及び図２６（Ｂ）は、ハーフトーンマスクを用いずに作製した場合のゲート配線端子部の断面図及び上面図をそれぞれ示している。図２６（Ａ）は図２６（Ｂ）中のＸ３−Ｘ４線における断面図に相当する。図２６（Ａ）において、保護絶縁層５４４上の透明導電層５４５は、入力端子として機能する端子電極である。また、図２６（Ａ）において、端子部では、ゲート配線と同じ材料で形成される第１の端子５４０と、ソース配線と同じ材料で形成される接続電極５４３とがゲート絶縁層５４２を介して重なり、これらは透明導電層５４５を介して（少なくとも電気的に）接続されている。また、ゲート絶縁層５４２上に接して接続電極５４３が設けられており、図２６（Ａ）及び図２６（Ｂ）は、半導体層が設けられていない構成となっている。

図２６（Ｃ）及び図２６（Ｄ）は、ハーフトーンマスクを用いずに作製した場合のソース配線端子部の断面図及び上面図をそれぞれ示している。図２６（Ｃ）は、図２６（Ｄ）中のＹ３−Ｙ４線における断面図に相当する。図２６（Ｃ）において、保護絶縁層５４４上の透明導電層５４５は、入力端子として機能する端子電極である。また、図２６（Ｃ）において、端子部では、ゲート配線と同じ材料で形成される電極５４７が、ソース配線と（少なくとも電気的に）接続される第２の端子５４１の下方にゲート絶縁層５４２を介して重なる。電極５４７は第２の端子５４１と接続されておらず、電極５４７を第２の端子５４１と異なる電位、例えばフローティング、ＧＮＤ、０Ｖ等に設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子５４１は、透明導電層５４５と接続されている。また、ゲート絶縁層５４２上に接して第２の端子５４１が設けられており、図２６（Ｃ）及び図２６（Ｄ）は、半導体層が設けられていない構成となっている。すなわち、図２６に示す端子部は、半導体層を有さない構成となっている。

（実施の形態７）
次に、上記実施の形態にて説明した液晶表示装置及び発光表示装置に搭載する表示パネル又は発光パネルの一形態について、図面（断面図）を参照して説明する。

本発明の一態様である液晶表示装置及び発光装置の外観について、図２７及び図２８を参照して説明する。図２７（Ａ）は、第１の基板６０１上に形成された微結晶半導体層を有する薄膜トランジスタ６１０及び液晶素子６１３を、第２の基板６０６との間にシール材６０５によって封止した、パネルの上面図を示す。図２７（Ｂ）は、図２７（Ａ）のＫ−Ｌにおける断面図に相当する。

液晶表示装置は、各画素に液晶素子を有する。液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子とその駆動モードとしては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、ライオトロピック液晶（リオトロピック液晶ともいう）、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード等を用いることができる。ただし、これに限定されず、液晶素子として様々なものを用いることができる。

液晶層は、配向膜を用いないブルー相を示す液晶を用いて形成してもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、狭い温度範囲でしか発現しないため、温度範囲を改善するために、５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層１７４に適用する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的に等方性であるため配向処理が不要であり、視野角依存性が小さい。

第１の基板６０１上に設けられた画素部６０２及び走査線駆動回路６０４を囲んで、シール材６０５が設けられている。また、画素部６０２及び走査線駆動回路６０４の上に第２の基板６０６が設けられている。よって画素部６０２及び走査線駆動回路６０４は、第１の基板６０１とシール材６０５と第２の基板６０６とによって、液晶層６０８と共に封止されている。また、第１の基板６０１上のシール材６０５によって囲まれている領域内には信号線駆動回路６０３も設けられている。なお、信号線駆動回路６０３は、別途用意された基板上に多結晶半導体層を有する薄膜トランジスタにより設けられたものであってもよい。なお、単結晶半導体を用いた薄膜トランジスタで信号線駆動回路を形成し、貼り合わせてもよい。

第１の基板６０１上に設けられた画素部６０２は、複数の薄膜トランジスタを有しており、図２７（Ｂ）には、画素部６０２に含まれる薄膜トランジスタ６１０を例示している。また、走査線駆動回路６０４も、複数の薄膜トランジスタを有しており、図２７（Ｂ）では、信号線駆動回路６０３に含まれる薄膜トランジスタ６０９を例示している。薄膜トランジスタ６１０は微結晶半導体層を用いた薄膜トランジスタに相当する。

また、液晶素子６１３が有する画素電極６１２は薄膜トランジスタ６１０と配線６１８を介して電気的に接続されている。さらに、配線６１８は引き回し配線６１４と電気的に接続されている。そして、液晶素子６１３の対向電極６１７は第２の基板６０６上に設けられている。画素電極６１２と対向電極６１７と液晶層６０８が重なっている部分が、液晶素子６１３に相当する。

なお、第１の基板６０１及び第２の基板６０６の材料としては、ガラス、金属（代表的にはステンレス）、セラミックス又はプラスチック等を用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、又はアクリル樹脂フィルム等を用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いてもよい。

また、スペーサ６１１はビーズスペーサであり、画素電極６１２と対向電極６１７との間の距離（セルギャップ）を一定に制御するために設けられている。なお、スペーサ６１１のビーズスペーサに代えて、絶縁層を選択的にエッチングすることで得られるスペーサ（ポストスペーサ）を用いていてもよい。

また、信号線駆動回路６０３と、走査線駆動回路６０４及び画素部６０２に与えられる各種の信号（電位）は、ＦＰＣ６０７（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）から引き回し配線６１４を介して供給される。

本実施の形態では、接続端子６１６が、液晶素子６１３が有する画素電極６１２と同じ導電層から形成されている。また、引き回し配線６１４は、配線６１８と同じ導電層で形成されている。

接続端子６１６とＦＰＣ６０７が有する端子は、異方性導電層６１９を介して電気的に接続されている。

なお、図示していないが、本実施の形態に示した液晶表示装置は配向膜及び偏光板を有し、更にカラーフィルタや遮光層等を有していてもよい。

また、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）又はカラーフィルタ等の光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止層を設けてもよい。

図２８は、本発明の一態様である発光装置の一例を示す。図２８は、図２７と異なる部分についてのみ符号を付している。発光装置としては、エレクトロルミネッセンスを利用する発光素子を用いる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、キャリア（電子及び正孔）が一対の電極からそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらのキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、そのキャリアが励起状態から基底状態に戻る際に発光する。このような発光素子は、そのメカニズムから、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有し、発光メカニズムはドナー準位とアクセプタ準位を利用するドナー−アクセプタ再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを一対の電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。

なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。また、発光素子の駆動を制御する薄膜トランジスタとして、上記の実施の形態にて説明した作製方法を適用した薄膜トランジスタを用いて説明する。

まず、基板上に薄膜トランジスタ６２１、６２２を形成する。薄膜トランジスタ６２１、６２２上には保護層として機能する絶縁層を形成する。該絶縁層は、無機材料により形成される絶縁層６２３と有機材料により形成される絶縁層６２４を積層して形成するとよく、有機材料により形成される層により上面を平坦化するとよい。ここで、無機材料としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン等を用いるとよい。有機材料としては、アクリル、ポリイミド若しくはポリアミド等の有機樹脂、またはシロキサンを用いて形成するとよい。

有機材料により形成される絶縁層６２４上には、導電層を設ける。この導電層を第１の導電層６２５とする。第１の導電層６２５は、画素電極として機能する。画素の薄膜トランジスタがｎ型薄膜トランジスタの場合には、画素電極として陰極を形成することが好ましいが、ｐ型薄膜トランジスタの場合には、陽極を形成することが好ましい。画素電極として陰極を形成する場合には、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等を用いればよい。

次に、第１の導電層６２５の側面（端部）及び有機材料により形成される絶縁層６２４上に隔壁６２６を形成する。隔壁６２６には開口部を有し、該開口部において第１の導電層６２５が露出されている。該隔壁６２６は、有機樹脂層、無機絶縁層又は有機ポリシロキサンを用いて形成する。特に好ましくは、感光性の材料を用いて隔壁を形成し、第１の導電層６２５上の隔壁６２６を露光して開口部を形成することで、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

次に、隔壁６２６の開口部において第１の導電層６２５と接するように、発光層６２７を形成する。発光層６２７は、単一の層で構成されていても、複数の層が積層されて構成されていてもよい。

そして、発光層６２７を覆うように、第２の導電層６２８を形成する。第２の導電層６２８は共通電極と呼ばれる。陰極材料により第１の導電層６２５を形成する場合には、陽極材料により第２の導電層６２８を形成する。第２の導電層６２８は、透光性を有する導電性材料を用いた透光性導電層で形成することができる。第２の導電層６２８として、窒化チタン層又はチタン層を用いても良い。ここでは、第２の導電層としてインジウム錫酸化物（ＩＴＯ）を用いる。隔壁の開口部において、第１の導電層６２５と発光層６２７と第２の導電層６２８が重なり合うことで、発光素子６３０が形成される。この後、発光素子６３０に酸素、水素、水分又は二酸化炭素等が侵入しないように、隔壁６２６及び第２の導電層６２８上に保護層を形成することが好ましい。保護層としては、窒化シリコン層、窒化酸化シリコン層及びＤＬＣ層等を用いることができる。更に好ましくは、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（紫外線硬化樹脂フィルム等）又はカバー材により更なるパッケージング（封入）をする。

発光素子６３０は、発光を取り出すために、少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ６２１、６２２及び発光素子６３０を形成し、基板とは逆側の面から発光を取り出す上面射出構造、基板側の面から発光を取り出す下面射出構造、及び基板側及び基板とは反対側の面の双方から発光を取り出す両面射出構造の発光素子がある。本発明の一態様である発光装置では、上記の射出構造のいずれも適用することができる。

なお、上面射出構造の発光素子６３０では、陰極上に発光層及び陽極が順に積層されている。陰極は仕事関数が小さく、且つ光を反射する導電性材料（例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等）により形成すればよい。そして、発光層は複数の層で構成されている場合には、例えば、陰極上に、電子注入層、電子輸送層、発光層、ホール輸送層又はホール注入層の順に積層して形成する。なお、これらの層を全て設ける必要はない。陽極は光を透過する透光性の導電性材料を用いて形成し、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物又は酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電層を用いても良い。発光層から発生される光は、陽極側に射出される。

下面射出構造の発光素子６３０では、陰極上に発光層及び陽極が順に積層されている。なお、陽極が透光性を有する場合、陽極を覆うように光を反射または遮蔽するための遮光層が設けられているとよい。陰極は、上面射出構造の場合と同様に、仕事関数が小さい材料により形成された導電層であればよく、公知の材料を用いればよい。ただし、その厚さは光を透過する程度（好ましくは、５ｎｍ以上３０ｎｍ以下程度）とする。例えば、２０ｎｍの厚さを有するアルミニウムを、陰極として用いることができる。そして、発光層は、上面射出構造の場合と同様に、単一の層で構成されていても、複数の層が積層されて構成されていてもよい。陽極は光を透過する必要はないが、上面射出構造の場合と同様に、透光性の導電性材料を用いて形成することもできる。そして、遮光層は、例えば、光を反射する金属層等又は黒の顔料を添加した樹脂等を用いてもよい。発光層から発生される光は、陰極側に射出される。

なお、発光素子６３０が有する画素電極は、薄膜トランジスタ６２２のソース電極またはドレイン電極と、配線を介して電気的に接続されている。そして、本実施の形態では、発光素子６３０の共通電極と透光性を有する導電性の材料層が電気的に接続されている。

また、発光素子６３０の構成は、本実施の形態に示した構成に限定されない。発光素子６３０の構成は、発光素子６３０から取り出す光の方向や、薄膜トランジスタ６２２の極性等に合わせて、適宜変更することができる。

なお、発光素子６３０が上面射出構造の場合、発光素子６３０からの光の取り出し方向に位置する基板である第２の基板は透光性の基板でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルム等の透光性を有する材料からなる基板を用いる。

また２つの基板間に配される充填材６３１としては、窒素やアルゴン等の不活性な気体、紫外線硬化樹脂または熱硬化樹脂等を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）等を用い

なお、本実施の形態では、発光素子６３０の駆動を制御する薄膜トランジスタ６２２（駆動用トランジスタ）と発光素子とが直接的に接続されている例を示したが、駆動用薄膜トランジスタと発光素子との間に電流制御用薄膜トランジスタが接続されていてもよい。

なお、本実施の形態で説明した発光装置は、図示した構成に限定されるものではなく、技術的思想に基づいた各種の変形が可能である。

本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することができる。

（実施の形態８）
本発明に係る薄膜トランジスタを有する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機等の大型ゲーム機等が挙げられる。

本発明に係る薄膜トランジスタを有する半導体装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車等の乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２９に示す。

図２９（Ａ）は、電子書籍の一例を示している。図２９（Ａ）に示す電子書籍は、筐体７００及び筐体７０１の２つの筐体で構成されている。筐体７００及び筐体７０１は、蝶番７０４により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体７００には表示部７０２が組み込まれ、筐体７０１には表示部７０３が組み込まれている。表示部７０２及び表示部７０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２９（Ａ）では表示部７０２）に文章を表示し、左側の表示部（図２９（Ａ）では表示部７０３）に画像を表示することができる。

また、図２９（Ａ）では、筐体７００に操作部等を備えた例を示している。例えば、筐体７００は、電源入力端子７０５、操作キー７０６、スピーカ７０７等を備えている。操作キー７０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイス等を備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備える構成としてもよい。さらに、図２９（Ａ）に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。

また、図２９（Ａ）に示す電子書籍は、無線で情報を送受信できる構成を備えていてもよい。無線通信により、電子書籍サーバから所望の書籍データ等を購入し、ダウンロードする構成とすることもできる。

図２９（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、図２９（Ｂ）に示すデジタルフォトフレームは、筐体７１１に表示部７１２が組み込まれている。表示部７１２は、各種画像を表示することが可能であり、例えば、デジタルカメラ等で撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、図２９（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部７１２に表示させることができる。

また、図２９（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２９（Ｃ）は、テレビジョン装置の一例を示している。図２９（Ｃ）に示すテレビジョン装置は、筐体７２１に表示部７２２が組み込まれている。表示部７２２により、映像を表示することが可能である。また、ここでは、スタンド７２３により筐体７２１を支持した構成を示している。表示部７２２は、実施の形態７に示した表示装置を適用することができる。

図２９（Ｃ）に示すテレビジョン装置の操作は、筐体７２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部７２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、図２９（Ｃ）に示すテレビジョン装置は、受信機やモデム等を備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、片方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士等）の情報通信を行うことも可能である。

図２９（Ｄ）は、携帯電話機の一例を示している。図２９（Ｄ）に示す携帯電話機は、筐体７３１に組み込まれた表示部７３２の他、操作ボタン７３３、操作ボタン７３７、外部接続ポート７３４、スピーカ７３５、及びマイク７３６等を備えている。

図２９（Ｄ）に示す携帯電話機は、表示部７３２がタッチパネルになっており、指等の接触により、表示部７３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成等は、表示部７３２を指等で接触することにより行うことができる。

表示部７３２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話の発信、或いはメールを作成する場合には、表示部７３２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合には、表示部７３２の画面の大部分を使用してキーボード又は番号ボタンを表示させることが好ましい。

また、図２９（Ｄ）に示す携帯電話機の内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを備えた検出装置を設けることで、携帯電話機の向き（縦または横）を判別して、表示部７３２の表示情報を自動的に切り替える構成とすることもできる。

また、画面モードの切り替えは、表示部７３２への接触、又は筐体７３１の操作ボタン７３７の操作により行われる。また、表示部７３２に表示される画像の種類によって切り替える構成とすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。

また、入力モードにおいて、表示部７３２の光センサで検出される信号を検知し、表示部７３２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。

表示部７３２は、イメージセンサとして機能させることもできる。例えば、表示部７３２を掌や指で触れ、掌紋及び指紋等をイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈等を撮像することもできる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

Claims (8)

1. スイッチ部またはバッファ部と、論理回路部と、画素部と、を有し、
   前記画素部は、第１の逆スタガ型薄膜トランジスタと、前記第１の逆スタガ型薄膜トランジスタの配線に接続する画素電極と、を有し、
   前記スイッチ部またはバッファ部は、第２の逆スタガ型薄膜トランジスタを有し、
   前記論理回路部は、第３の逆スタガ型薄膜トランジスタ及び第４の逆スタガ型薄膜トランジスタにより構成されるインバータ回路を有し、
   前記第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、同じ極性であり、
   前記第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、ゲート電極と、前記ゲート電極上に形成される第１のゲート絶縁層と、前記第１のゲート絶縁層上に形成される第１の微結晶半導体層と、前記第１の微結晶半導体層上に形成される錐形状の突起を複数有する第２の微結晶半導体層と、前記第２の微結晶半導体層上に形成される一対の非晶質半導体層と、前記一対の非晶質半導体層上に形成される一対の不純物半導体層とを有し、
   前記第２の逆スタガ型薄膜トランジスタは、前記第２の微結晶半導体層及び前記一対の非晶質半導体層上に形成される第２のゲート絶縁層と、前記ゲート電極に重畳し、且つ前記第２のゲート絶縁層に接するバックゲート電極と、を有することを特徴とする表示装置。
2. スイッチ部またはバッファ部と、論理回路部と、画素部と、を有し、
   前記画素部は、第１の逆スタガ型薄膜トランジスタと、前記第１の逆スタガ型薄膜トランジスタの配線に接続する画素電極と、を有し、
   前記スイッチ部またはバッファ部は、第２の逆スタガ型薄膜トランジスタを有し、
   前記論理回路部は、第３の逆スタガ型薄膜トランジスタ及び第４の逆スタガ型薄膜トランジスタにより構成されるＥＤＭＯＳ回路を有し、
   前記第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、同じ極性であり、
   前記第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、ゲート電極と、前記ゲート電極上に形成される第１のゲート絶縁層と、前記第１のゲート絶縁層上に形成される第１の微結晶半導体層と、前記第１の微結晶半導体層上に形成される錐形状の突起を複数有する第２の微結晶半導体層と、前記第２の微結晶半導体層上に形成される一対の非晶質半導体層と、前記一対の非晶質半導体層上に形成される一対の不純物半導体層とを有し、
   前記第２の逆スタガ型薄膜トランジスタに形成される前記第１の微結晶半導体層は、ドナーとなる不純物元素を含むことを特徴とする表示装置。
3. 請求項１または請求項２において、
   前記第３の逆スタガ型薄膜トランジスタは、前記第２の微結晶半導体層及び前記一対の非晶質半導体層上に形成される第２のゲート絶縁層と、前記ゲート電極に重畳し、且つ前記第２のゲート絶縁層に接するバックゲート電極と、を有することを特徴とする表示装置。
4. 請求項１または請求項２において、
   前記第３の逆スタガ型薄膜トランジスタは、デプレッション型の薄膜トランジスタであることを特徴とする表示装置。
5. 請求項４において、
   前記第３の逆スタガ型薄膜トランジスタは、前記第１の微結晶半導体層に、ドナーとなる不純物元素を含むことを特徴とする表示装置。
6. 請求項１または請求項２において、
   前記第３の逆スタガ型薄膜トランジスタは、エンハンスメント型の薄膜トランジスタであることを特徴とする表示装置。
7. 請求項６において、
   前記第３の逆スタガ型薄膜トランジスタは、前記第１の微結晶半導体層に、アクセプタとなる不純物元素を含むことを特徴とする表示装置。
8. 請求項１乃至請求項７のいずれか一項において、前記第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタが有する錐形状の突起を複数有する第２の微結晶半導体層は、一方の面が前記第１の微結晶半導体層に接し、他方の面が絶縁層に接することを特徴とする表示装置。

Images