JPH06202156A

JPH06202156A - ドライバーモノリシック駆動素子

Info

Publication number: JPH06202156A
Application number: JP34940892A
Authority: JP
Inventors: Yoshiharu Kataoka; 義晴片岡; Naofumi Kondo; 直文近藤; Mikio Katayama; 幹雄片山; Yoshihiro Shimada; 吉祐嶋田; Katsuhiro Kawai; 勝博川合; Makoto Miyanochi; 誠宮後
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-12-28
Filing date: 1992-12-28
Publication date: 1994-07-22

Abstract

(57)【要約】【目的】インバータ回路として使用する場合にそのＯ
Ｎ／ＯＦＦ比を向上でき、高信頼性の論理・駆動回路の
設計が可能になり、大型、高精細のアクティブマトリク
ス型液晶表示装置等の表示装置に好適なドライバーモノ
リシック駆動素子を実現する。【構成】絶縁性基板１上に、ゲート電極１２、ゲート
絶縁膜１３、半導体層１４、ｎ⁺型半導体素子層１６、
ソース電極１７及びドレイン電極１８、チャネル保護膜
１９をこの順に積層し、チャネル保護膜１９上であって
ゲート電極１２の上方に相当する部分に第４電極１５を
設ける。第４電極１５は論理・駆動回路の外部に引き出
されてマイナス電源に接続され、マイナス電源より所定
のマイナス電圧が印加される。これにより、ドライバー
モノリシック駆動素子２１の素子特性が改善され、イン
バータ回路を構成した場合にそのＯＮ／ＯＦＦ比を向上
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
型液晶表示装置等の表示装置に用いられるドライバーモ
ノリシック駆動素子に関し、より詳しくは論理・駆動回
路を構成するドライバーモノリシック駆動素子に関す
る。

【０００２】

【従来の技術】液晶表示装置の駆動方式として、単純マ
トリクス駆動方式とアクティブマトリクス駆動方式があ
り、アクティブマトリクス駆動方式は、絶縁性基板上に
マトリクス状に配した絵素電極を、各絵素毎に設けたア
クティブ素子にて独立して駆動する駆動方式を採る。

【０００３】アクティブ素子としては、ＴＦＴ（薄膜ト
ランジスタ）素子、ＭＩＭ（金属−絶縁膜−金属）素
子、ＭＯＳトランジスタ素子、ダイオード、バリスタ等
が一般に知られている。

【０００４】図３はＴＦＴをアクティブ素子として用い
たアクティブマトリクス型液晶表示装置の等価回路を示
す。このアクティブマトリクス型液晶表示装置は、ガラ
ス基板からなる絶縁性基板上に走査線として機能する多
数のゲートバスライン６１、６１…が横方向に相互に平
行に配線され、これと直交する縦方向に信号線として機
能する多数のソースバスライン６２、６２…が相互に平
行に配線されている。各ゲートバスライン６１と各ソー
スバスライン６２とが交差する位置の近傍には、それぞ
れアクティブ素子としてのＴＦＴ６３、６３…が配置さ
れている。ＴＦＴ６３のゲート電極はゲートバスライン
６１に接続され、ソース電極はソースバスライン６２に
接続されている。更に、ＴＦＴ６３のドレイン電極に
は、ゲートバスライン６１とソースバスライン６２で囲
まれた領域にマトリクス状に配設された絵素電極６４が
接続されている。絵素電極６４と図示しない対向基板に
形成された対向電極との間に液晶が封入され、絵素が形
成されている。

【０００５】絶縁性基板の周辺部、すなわち表示領域の
周辺部には、各ＴＦＴ６３を駆動するための論理・駆動
回路６６、６６…および６７、６７…が設けられてい
る。論理・駆動回路６６および６７はシフトレジスタ等
からなる駆動波形形成用の回路からなり、次に述べるド
ライバーモノリシック駆動素子を備えている。各論理・
駆動回路６６、６６…は各ゲートバスライン６１、６１
…の端末に接続されている。また、各論理・駆動回路６
７、６７…の端末は各ソースバスライン６２、６２…の
端末に接続されている。

【０００６】上記のような液晶表示装置において、従
来、絵素内に設けられたＴＦＴ６３と表示領域の周辺部
に設けられた論理・駆動回路６６、６７に用いられるド
ライバーモノリシック駆動素子は、同一構造の同様な特
性を有する素子で構成されていた。

【０００７】図４はこのようなドライバーモノリシック
駆動素子を有する２段インバータ回路の等価回路を示
す。この２段インバータ回路は、２つ一組のドライバー
モノリシック駆動素子２１を２段、すなわち合計４個設
けて構成されており、信号入力端子２２より入力された
信号電圧がこれらのドライバーモノリシック駆動素子２
１、２１、２１、２１を介することにより、反転増幅さ
れて信号出力端子２３より出力されるインバータ回路に
なっている。なお、図中２４はこの２段インバータ回路
に電源電圧Ｖ_ddを印加する電源端子であり、２５はＧＮ
Ｄである。

【０００８】図５はこのインバータ回路に用いられるド
ライバーモノリシック駆動素子２１の断面構造を示す。
このドライバーモノリシック駆動素子２１は、従来一般
の逆スタガー型のＴＦＴと同一の構造になっており、以
下の工程で作製される。

【０００９】まず、絶縁性基板１１上にゲート電極１２
を形成する。続いて、ゲート電極１２を覆うようにして
絶縁性基板１１上にゲート絶縁膜１３を形成する。次
に、その上に半導体層１４を積層形成し、半導体層１４
の両側にｎ⁺にドープされたｎ⁺半導体層１６を配する。
続いて、ｎ⁺半導体層１６の上にソース電極１７および
ドレイン電極１８を形成し、これらの積層体の上にトラ
ンジスター保護膜として保護膜２０を積層する。

【００１０】

【発明が解決しようとする課題】このような構造を有す
るドライバーモノリシック駆動素子２１の素子特性は、
ＴＦＴ６３と同様に図２の曲線３１に示すような特性を
有している。なお、図２は縦軸にドライバーモノリシッ
ク駆動素子２１のドレイン電流Ｉ_ds〔Ａ〕を、横軸にゲ
ート電圧Ｖ_g〔Ｖ〕をとって、ドライバーモノリシック
駆動素子２１の出力静特性を示している。

【００１１】このような特性を有するドライバーモノリ
シック駆動素子２１を用いて上記のような２段インバー
タ回路を構成した場合、論理・駆動回路６６および６７
に与えられる動作点は、ＧＮＤ２５と電源端子２４に印
加される電源電圧Ｖ_ddにより決定され、図２の０Ｖから
Ｖ_ddの範囲になる。

【００１２】従って、図２の曲線３１に示す素子特性で
は、トランジスタ（ドライバーモノリシック駆動素子）
のオフ電流Ｉ_offの悪い（高い）領域でドライバーモノ
リシック駆動素子２１が使用されるため、このドライバ
ーモノリシック駆動素子２１を用いたインバータ回路の
ＯＮ／ＯＦＦ比が悪くなる。この結果、このようなイン
バータ回路を構成要素とする論理・駆動回路６６および
６７の信頼性が低下するという問題があった。

【００１３】このような問題点は、論理・駆動回路６６
および６７に接続されるＴＦＴ６３等のアクティブ素子
の数が多くなる大型、高精細のマトリクス表示装置にな
るほど、論理・駆動回路６６および６７のより高い信頼
性が要求されるため、問題点の解決の必要性は一層大き
くなる。

【００１４】本発明はこのような従来技術の問題点を解
決するものであり、インバータ回路として使用する場合
にそのＯＮ／ＯＦＦ比を向上でき、このようなインバー
タ回路が組み込まれる論理・駆動回路の信頼性を格段に
向上できる結果、大型、高精細のアクティブマトリクス
型液晶表示装置等の表示装置に好適な論理・駆動回路を
実現できるドライバーモノリシック駆動素子を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段】本発明のドライバーモノ
リシック駆動素子は、走査線、信号線、絵素電極および
スイッチング素子が形成されたアクティブマトリクス基
板と対向電極が形成された対向基板とを貼り合わせ、両
基板間に表示媒体としての液晶が封入されたアクティブ
マトリクス型液晶表示装置等の表示装置の周辺部に設け
られる論理・駆動回路を構成するドライバーモノリシッ
ク駆動素子において、該アクティブマトリクス基板上に
設けられたゲート電極と、ゲート絶縁膜を介して該ゲー
ト電極に重畳された半導体層と、該半導体層に重畳して
設けられたチャネル保護膜と、該チャネル保護膜に重畳
された状態で、かつ相互に離隔した状態で設けられたソ
ース電極およびドレイン電極と、該ソース電極と該ドレ
イン電極との離隔部分に該チャネル保護膜に重畳して設
けられた第４電極とを備え、該第４電極をマイナス電源
に接続しており、そのことにより上記目的が達成され
る。

【００１６】

【作用】上記のように第４電極を設け、この第４電極
を、例えば論理・駆動回路の外部に設けられるマイナス
電源に接続し、マイナス電圧を与えるものとすると、ド
ライバーモノリシック駆動素子のオフ電流Ｉ_offを、こ
のような第４電極が設けられていない上記従来例よりも
低減できる。

【００１７】すなわち、上記構成によれば、素子特性を
示す曲線は図２に示す曲線３２になり、素子特性が曲線
３１で表される上記従来のドライバーモノリシック駆動
素子とは異なり、Ｉ_offの良好な領域でドライバーモノ
リシック駆動素子を使用することができる。従って、本
発明のドライバーモノリシック駆動素子を用いたインバ
ータ回路によれば、そのＯＮ／ＯＦＦ比を向上でき、高
信頼性の論理・駆動回路を設計できる。

【００１８】

【実施例】本発明の実施例について以下に説明する。

【００１９】図１に本発明のドライバーモノリシック駆
動素子の一例として、逆スタガー型のドライバーモノリ
シック駆動素子２１を示す。このドライバーモノリシッ
ク駆動素子２１は、絶縁性基板１１の周辺部、すなわち
表示領域の周辺部に作製され、絶縁性基板１１上に、ゲ
ート電極１２、ゲート絶縁膜１３、半導体層１４、ｎ ⁺
型半導体素子層１６、ソース電極１７およびドレイン電
極１８、チャネル保護膜１９、第４電極１５、保護膜２
０をこの順に積層した構造になっている。

【００２０】このドライバーモノリシック駆動素子２１
は以下の製造工程によって作製される。まず、ガラス基
板からなる絶縁性基板１１上にゲート電極１２を形成す
る。ゲート電極１２は一般にＴａ、Ａｌ、Ｔｉ、Ｎｉ、
Ｍｏ、Ｗ、Ｎｂ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｕ等の単層又は
多層金属及びそれらの合金により形成される。本実施例
のゲート電極１２は、Ｔａをスパッタ装置を用いて３０
０ｎｍ程度の厚みで形成した。

【００２１】このとき、同時にゲートバスラインやＴＦ
Ｔのゲート電極が形成される。なお、絶縁性基板１１上
にＴａ₂Ｏ₅、Ａｌ₂Ｏ₃、Ｓｉ₃Ｎ₄等からなるベース絶縁
膜を形成し、その上にゲート電極１２を形成することに
してもよい。

【００２２】次に、ゲート電極１２上にゲート絶縁膜１
３をＣＶＤ、スパッタ等にて形成する。本実施例ではゲ
ート絶縁膜１３として、ＳｉＮｘ（例えば、Ｓｉ₃Ｎ₄）
を用いた。他にＳｉＯｘ、Ｔａ₂Ｏ₅、Ａｌ₂Ｏ₃、ＴｉＯ
₂、Ｙ₂Ｏ₃その他の酸化物或は窒化物によって形成され
得る絶縁膜を用いてもよい。また、ゲート絶縁膜１３の
膜厚は、一般に１５０ｎｍ〜６００ｎｍ程度が適切であ
るが、本実施例では２００ｎｍ〜３５０ｎｍに設定し、
ゲート電極１２と上層の金属との非導通状態を維持した
構造になっている。

【００２３】次に、ゲート絶縁膜１３の上に半導体層１
４を形成する。本実施例ではＣＶＤにより真性アモルフ
ァスＳｉ半導体を５０ｎｍ成膜し、続いてこれをパター
ニングして半導体層１４を形成した。

【００２４】次に、ドライバーモノリシック駆動素子２
１のＯＮ時の接触抵抗を小さくし、ＯＦＦ時の漏れ電流
（リーク電流）の低減を図るため、本実施例では半導体
層１４上の、後にドライバーモノリシック駆動素子２１
のソース及びドレイン部が重畳して形成される部分に、
ｎ⁺にドープされたアモルファスＳｉにてｎ⁺型半導体素
子層１６を厚み３０ｎｍで形成した。

【００２５】続いて、ｎ⁺型半導体素子層１６の上に、
ソース電極１７およびドレイン電極１８を適当な離隔寸
法を設けて形成する。ソース電極１７およびドレイン電
極１８は一般的にＴａ、Ａｌ、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ、
Ｎｂ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｕ等の単層または多層金属
および合金で形成されるが、本実施例ではＴｉを用いて
厚さ３００ｎｍ程度で形成した。

【００２６】次に、ソース電極１７およびドレイン電極
１８の上にチャネル保護膜１９を形成する。チャンネル
保護膜１９は、ＣＶＤ、スパッタ等にて形成されるが、
本実施例ではＳｉＮｘ（例えば、Ｓｉ₃Ｎ₄）をＣＶＤに
より成膜して形成した。チャネル保護膜１９としては、
他にＳｉＯｘ、Ｔａ₂Ｏ₅、Ａｌ₂Ｏ₃、ＴｉＯ₂、Ｙ₂Ｏ₃
その他の酸化物或は窒化物によって形成され得る絶縁膜
を用いることもできる。また、チャネル保護膜１９の膜
厚は１５０ｎｍ〜６００ｎｍ程度が適切であるが、本実
施例では２００ｎｍ〜３５０ｎｍに設定した。

【００２７】次に、チャネル保護膜１９上のゲート電極
１２の上部に相当する部分に第４電極１５を形成する。
第４電極１５は、一般的にＴａ、Ａｌ、Ｔｉ、Ｎｉ、Ｍ
ｏ、Ｗ、Ｎｂ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｕ等の単層又は多
層金属および合金で形成されるが、本実施例ではＴｉを
用いて厚さ３００ｎｍ程度で形成した。

【００２８】上記の第４電極１５は絶縁製基板１１の周
辺部に形成され、ゲートバスラインおよびソースバスラ
インとそれぞれ個別に接続される論理・駆動回路の外部
に引き出され、マイナス電源（図示せず）に接続されて
いる。第４電極１５にはマイナス電源より所定のマイナ
ス電圧が印加され、これでドライバーモノリシック駆動
素子２１のＶ_g−Ｉ_ds特性が図２の曲線３１から曲線３
２にシフトされるようになっている。

【００２９】従って、本実施例のドライバーモノリシッ
ク駆動素子２１によれば、上記従来例のドライバーモノ
リシック駆動素子２１とは異なり、Ｉ_offの良好な領域
でドライバーモノリシック駆動素子を使用することがで
きる。従って、本発明のドライバーモノリシック駆動素
子を用いたインバータ回路によれば、そのＯＮ／ＯＦＦ
比を向上でき、高信頼性の論理・駆動回路を設計でき
る。

【００３０】なお、本実施例では第４電極１５の上に、
絶縁性基板１１を覆うようにして絶縁膜を形成し、ドラ
イバーモノリシック駆動素子２１の保護膜２０として機
能させており、以上の製造工程で本発明のドライバーモ
ノリシック駆動素子２１が作製される。

【００３１】

【発明の効果】以上の本発明ドライバーモノリシック駆
動素子は、マイナス電源に接続される第４電極を設ける
素子構成をとるので、ＯＮ／ＯＦＦ比が大きい利得の高
いインバータ回路を作製することができる。従って、こ
のようなインバータ回路を構成要素とし、アクティブマ
トリクス型液晶表示装置等の表示装置に使用される論理
・駆動回路の信頼性を格段に向上できる。それ故、論理
・駆動回路としてこのような高信頼性の論理・駆動回路
が要求される大型、高精細のマトリクス型表示装置の実
現に大いに寄与できる。

【図面の簡単な説明】

【図１】本発明ドライバーモノリシック駆動素子の一例
である、逆スタガー型ドライバーモノリシック駆動素子
を示す断面図。

【図２】本発明ドライバーモノリシック駆動素子と従来
のドライバーモノリシック駆動素子のＶ_g−Ｉ_ds特性を
比較して示す出力静特性図。

【図３】従来のドライバーモノリシック駆動素子が搭載
されたアクティブマトリクス型液晶表示装置の等価回路
図。

【図４】従来のドライバーモノリシック駆動素子を用い
た２段インバータ回路の等価回路図。

【図５】従来のドライバーモノリシック駆動素子を示す
断面図。

【符号の説明】

１１絶縁性基板１２ゲート電極１３ゲート絶縁膜１４半導体層１５第４の電極１６ｎ⁺型半導体層１７ソース電極１８ドレイン電極１９チャネル保護膜２０保護膜２１ドライバーモノリシック駆動素子２２信号入力端子２３信号出力端子２４電源端子２５ＧＮＤ６１ゲートバスライン６２ソースバスライン６３ＴＦＴ（アクティブ素子）６４絵素電極６６、６７論理・駆動回路

フロントページの続き (72)発明者嶋田吉祐大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者川合勝博大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者宮後誠大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】走査線、信号線、絵素電極およびスイッ
チング素子が形成されたアクティブマトリクス基板と対
向電極が形成された対向基板とを貼り合わせ、両基板間
に表示媒体としての液晶が封入されたアクティブマトリ
クス型液晶表示装置等の表示装置の周辺部に設けられる
論理・駆動回路を構成するドライバーモノリシック駆動
素子において、該アクティブマトリクス基板上に設けられたゲート電極
と、ゲート絶縁膜を介して該ゲート電極に重畳された半導体
層と、該半導体層に重畳して設けられたチャネル保護膜と、該チャネル保護膜に重畳された状態で、かつ相互に離隔
した状態で設けられたソース電極およびドレイン電極
と、該ソース電極と該ドレイン電極との離隔部分に該チャネ
ル保護膜に重畳して設けられた第４電極とを備え、該第
４電極をマイナス電源に接続したドライバーモノリシッ
ク駆動素子。