KR101561130B1 - 표시 장치 유닛 및 그 제조 방법 - Google Patents

표시 장치 유닛 및 그 제조 방법 Download PDF

Info

Publication number
KR101561130B1
KR101561130B1 KR1020080101505A KR20080101505A KR101561130B1 KR 101561130 B1 KR101561130 B1 KR 101561130B1 KR 1020080101505 A KR1020080101505 A KR 1020080101505A KR 20080101505 A KR20080101505 A KR 20080101505A KR 101561130 B1 KR101561130 B1 KR 101561130B1
Authority
KR
South Korea
Prior art keywords
layer
wirings
forming
source signal
signal line
Prior art date
Application number
KR1020080101505A
Other languages
English (en)
Other versions
KR20090040224A (ko
Inventor
나오키 하야시
아쓰야 마키타
야스노부 히로마스
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20090040224A publication Critical patent/KR20090040224A/ko
Application granted granted Critical
Publication of KR101561130B1 publication Critical patent/KR101561130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치 유닛(display unit)은, 절연 기판에, 상이한 방향으로 연장되도록 형성된 복수의 배선, 박막 트랜지스터, 및 표시 소자를 포함한다. 상기 복수의 배선 중 적어도 하나는, 상기 복수의 배선 중 나머지 배선과 교차하는 위치에 형성된 교차 부분(crossing portion), 및 절연막을 사이에 두고 상기 복수의 배선 중 나머지 배선과 동일한 기판에 형성되고, 상기 절연막에 제공된 도전성 접속부(conductive connection)를 통하여 상기 교차 부분에 전기적으로 접속되는 주요 부분(main portion)을 가지는 분단 배선(divided wiring)이다. 상기 주요 부분과 상기 교차 부분 중 적어도 하나는, 상기 절연 기판의 측으로부터 차례로 적층된 제1 층과 제2 층을 포함한다. 상기 제2 층은 상기 제1 층과 직접 접촉하고 상기 제1 층보다 융점이 높은 재료로 이루어진다.

Description

표시 장치 유닛 및 그 제조 방법 {DISPLAY UNIT AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 예를 들면, 유기 전계 발광 표시 장치(organic electro luminescence display) 또는 액정 표시 장치(liguid crystal display)에의 적용에 바람직한 표시 장치 유닛 및 그 제조 방법에 관한 것이다.
관련 출원의 상호참조
본 출원은 2007년 10월 19일자로 일본 특허청에 출원된, 일본 특허출원 제2007-272754호와 관련된 내용을 포함하며, 상기한 출원에 개시된 내용 전부는 참조에 의해 본 명세서에 포함된다.
최근, 공간절약, 고휘도, 저소비 전력 등에 대한 요구가 높아짐에 따라 차세대의 표시 장치의 개발이 활발히 진행되고 있다. 이런 상황에서, 상기한 요구를 총족시키는 것으로서 유기 발광 소자를 사용한 유기 전계 발광 표시 장치(유기 EL 표시 장치)가 주목받고 있다. 이 유기 전계 발광 표시 장치는, 자체 발광형이므로 시야각이 넓다. 게다가, 백라이트를 필요로 하지 않기 때문에, 전력 절약 및 높은 응답성을 실현할 수 있고, 또한 치수에 있어 두께를 감소시킬 수 있다. 또한, 유기 전계 발광 표시 장치는, 유기 발광 재료가 본래 가지는 플렉시블한 특성(flexible nature)을 이용하기 위해 기판으로서 플라스틱 기판을 사용함으로써, 플렉시블한 특성을 가지는 장치로서도 주목받고 있다.
유기 전계 발광 표시 장치의 구동 방식으로서, 박막 트랜지스터(Thin Film Transistor, TFT)를 구동 소자로서 사용하는 액티브 매트릭스 방식(ative matrix system)이, 종래의 패시브 매트릭스 방식(passive matrix system)에 비해 응답 시간 및 해상도의 면에서 유리하여, 전술한 특징을 가지는 유기 전계 발광 표시 장치에 매우 적합한 것으로 생각되고 있다.
액티브 매트릭스형의 유기 전계 발광 표시 장치에 사용되는 박막 트랜지스터는, 적어도 화소의 명암(tone)을 제어하는 스위칭 트랜지스터와, 유기 발광 소자의 발광을 제어하는 구동 트랜지스터가 필요하다. 구동 트랜지스터의 게이트 전극에는 표시 신호(display signal)에 따른 전하를 유지하기 위한 커패시터가 접속되어 있다.
이러한 액티브 매트릭스형의 유기 발광 소자는, 대화면화나 고정밀도화에 따라 게이트 배선, 소스 신호선, 및 전류 공급선의 길이가 더욱 길어지고, 배선폭이 더욱 가늘어지는 단점이 있다. 그러나, 배선의 저항값은 길이에 비례하고 단면적에 반비례하여 높아진다. 이러한 배선의 고저항화는, 신호의 파형을 왜곡시키고 신호의 전송을 지연시켜, 화질의 저하 및 불균일을 초래한다.
배선 저항을 낮추기 위해서는, 예를 들면, 알루미늄(Al) 같은 저저항 재료를 사용하는 것이 유용할 수 있다. 그러나, 알루미늄(Al)과 같은 저저항 재료는 내열성이 충분하지 않다. 게이트 절연막을 포함하는 박막 트랜지스터의 제조 프로세스에서는, 기판 온도를 300℃ 이상으로 상승시키는 것이 불가피하며, 알루미늄(Al)의 단독 사용은 열응력(thermal stress)에 의해 힐록(hillock)을 발생시킬 수 있어, 층간 절연막에서의 절연 품질의 저하가 관찰된다.
예를 들면, 일본 공개특허공보 제2003-45966호에는 주사선(3a) 및 데이터선(6a)의 본체 부분(61a)을, 알루미늄 또는 알루미늄 합금과 같은 저저항 금속으로 구성한다. 여기서, 배선의 교차부에는, 데이터선(6a)의 중계 부분(62a)을, 고융점 금속(refractory metal)으로 구성하여 주사선(3a) 및 용량선(3b) 아래에 배치한다. 이와 같은 분단 배선(divided wiring)은, 박막 트랜지스터의 제조 프로세스에서 중계 부분이 고온에 노출되어도, 교차부에서의 힐록의 발생을 억제할 수 있다.
그러나, 상기한 일본 공개특허공보 제2003-45966호의 개시내용에서는, 중계 부분(62a)을 저저항 금속으로 구성하지 않기 때문에, 배선 저항이 많이 높아져, 대화면화인 경우에는 신호 전송이 지연될 가능성이 있다.
또한, 일본 공개특허공보 평7-86230호에는, 알루미늄(Al) 배선의 표면을 산소 분위기에서 산화시킨 후, 고융점 재료로 덮는 것이 기재되어 있다. 이 경우에, 알루미늄(Al) 배선과 고융점 재료 사이에 형성되는 산화막은 저항 성분 특징을 가진다. 분단 배선이 아닌 일반적인 배선의 경우, 알루미늄(Al) 배선과 고융점 재료는 핀홀(pinhole) 등을 통하여 몇몇 지점에서 접속되어 있고, 이 저항 성분은 문제가 되지 않는다. 그러나, 일본 공개특허공보 평7-86230호에 개시된 내용을 전술한 분단 배선에 적용한 경우에는, 각각의 중계 부분에서 저항 성분이 나타나, 상부 고융점 금속으로만 구성되었던 것처럼, 하층의 저저항 재료 특성이 효율적으로 거의 사용되지 않는다. 그 결과, 배선 저항을 충분히 낮추기 곤란하고, 이로 인해 신호 파형의 왜곡 및 신호의 전송 지연이 생겨, 화질의 저하 및 불균일을 초래한다.
박막 트랜지스터의 제조 프로세스에서는, 실리콘 결정화를 위해 기판 전체면에 레이저 조사하는 경우가 있다. 그 경우, 알루미늄(Al) 등의 저저항 재료는, 고융점 금속으로 덮여있다고 해도, 고온에서는 내열성이나 확산에 문제가 있을 수 있으므로, 사용될 수 없다.
상기한 문제점에 감안하여, 분단 배선의 배선 저항을 감소시킬 수 있어, 화상의 품질을 높일 수 있는 표시 장치 및 그 제조 방법을 제공하는 것이 바람직하 다.
본 발명의 실시예에 따르면, 절연 기판에, 상이한 방향으로 연장되도록 형성된 복수의 배선, 박막 트랜지스터, 및 표시 소자를 포함하는 표시 장치 유닛(display unit)이 제공된다. 상기 복수의 배선 중 적어도 하나는, 상기 복수의 배선 중 나머지 배선과 교차하는 위치에 형성된 교차 부분(crossing portion), 및 절연막을 사이에 두고 상기 복수의 배선 중 나머지 배선과 동일한 기판에 형성되고, 상기 절연막에 제공된 도전성 접속부(conductive connection)를 통하여 상기 교차 부분에 전기적으로 접속되는 주요 부분(main portion)을 가지는 분단 배선(divided wiring)이다. 상기 주요 부분과 상기 교차 부분 중 적어도 하나는, 상기 절연 기판의 측으로부터 차례로 적층된 제1 층과 제2 층을 포함한다. 상기 제2 층은 상기 제1 층과 직접 접촉하고 상기 제1 층보다 융점이 높은 재료로 이루어진다.
본 발명의 실시예에 따르면, 절연 기판에, 소스 신호선 및 게이트 배선을 포함하는 복수의 배선을 형성하는 단계, 박막 트랜지스터를 형성하는 단계, 및 표시 소자를 형성하는 단계를 포함하는 표시 장치 유닛의 제조 방법이 제공된다. 상기 복수의 배선을 형성하는 단계는, 상기 게이트 배선과 교차하는 위치에, 소스 신호선의 교차 부분을 형성하는 단계, 상기 교차 부분이 형성된 절연 기판 상에, 절연막을 형성하는 단계, 및 상기 절연막 상에, 상기 소스 신호선의 주요 부분과 상기 게이트 배선을 형성하고, 상기 절연막에 도전성 접속부를 제공하여 상기 주요 부분과 상기 교차 부분을 전기적으로 접속하는 단계를 포함한다. 상기 소스 신호선의 상기 교차 부분을 형성하는 단계에서는, 상기 절연 기판의 측으로부터 차례로, 제1 층과 상기 제1 층보다 융점이 높은 재료로 이루어지는 제2 층을 연속하여 형성한다.
본 발명의 표시 장치 유닛에서는, 제1 층과 이 제1 층보다 융점이 높은 재료로 이루어지는 제2 층이 직접 접촉되어 있으므로, 교차 부분의 저항이 감소된다. 이것은 분단 배선의 배선 저항을 감소시키므로, 신호 파형의 왜곡 및 신호의 전송 지연 등을 억제시켜, 화질이 향상시킬 수 있다.
본 발명의 실시예의 표시 장치 유닛에 따르면, 제1 층과 이 제1 층보다 융점이 높은 재료로 이루어지는 제2 층이 직접 접촉되어 있으므로, 교차 부분의 저항값이 낮아진다. 이것은 분단 배선의 배선 저항을 감소시키므로, 신호의 파형의 불균일이나 신호의 전달 지연 등을 억제시켜, 화질을 향상시킬 수 있다. 본 발명의 실시예의 표시 장치 유닛의 제조 방법에 의하면, 제1 층과 제2 층을 연속하여 형성므로, 상기 본 발명의 표시 장치 유닛을 더욱 용이하게 제조할 수 있다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세하게 설명한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 표시 장치 유닛의 구성을 나타낸다. 이 표시 장치 유닛은 초박형(ultrathin)의 컬러 유기 EL 표시 장치 등으로서 사용되며, 예를 들면, 유리 또는 플라스틱으로 이루어지는 절연 기판(11) 상에, 후술하는 복수의 유기 발광 소자(10R, 10G, 10B)가 매트릭스형으로 배치되어 구성되는 표 시 영역(110)이 형성되어 있고, 이 표시 영역(110)의 주변에, 영상 표시용 드라이버인 신호선 구동 회로(120) 및 주사선 구동 회로(130)가 형성되어 있다.
표시 영역(110) 내에는 화소 구동 회로(140)가 형성되어 있다. 화소 구동 회로(140)에는, 행방향으로 복수의 게이트 배선(X1)이 배치되고, 열방향으로는 복수의 소스 신호선(Y1)이 배치되어 있다. 각각의 게이트 배선(X1)과 소스 신호선(Y1)의 교차점이, 유기 발광 소자(10R, 10G, 10B) 중 어느 하나(서브픽셀)에 대응한다. 각각의 소스 신호선(Y1)은 신호선 구동 회로(120)에 접속되어, 이 신호선 구동 회로(120)로부터 소스 신호선(Y1)을 통하여 후술하는 기록 트랜지스터(Tr2)의 소스 전극에 화상 신호가 공급된다. 각각의 게이트 배선(X1)은 주사선 구동 회로(130)에 접속되어, 이 주사선 구동 회로(130)로부터 게이트 배선(X1)을 통하여 기록 트랜지스터(Tr2)의 게이트 전극에 주사 신호가 차례로 공급된다.
도 2는 화소 구동 회로(140)의 일례이다. 이 화소 구동 회로(140)는, 후술하는 제1 전극(13)의 하층에 형성되는, 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2), 커패시터(Cs), 및 유기 발광 소자(10R)(또는 10G, 10B)를 포함하는 액티브형의 구동 회로이다.
기록 트랜지스터(Tr2)의 게이트 전극은 게이트 배선(X1)에 접속되고, 소스 전극은 소스 신호선(Y1)에 접속되며, 드레인 전극은 구동 트랜지스터(Tr1)의 게이트 전극 및 커패시터(Cs)의 일단에 접속되어 있다. 구동 트랜지스터(Tr1)의 소스 전극은 길이방향으로 연장되는 전류 공급선(Y2)에 접속되고, 드레인 전극은 유기 발광 소자(10R)(또는 10G, 10B)에 접속되어 있다. 커패시터(Cs)의 타단은 전류 공 급선(Y2)에 접속되어 있다.
도 3은 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2)의 일례를 나타낸다. 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2)는 전형적으로, 예를 들면, 역스태거 구조(inverse-staggered structure)(바텀 게이트형 TFT라고 함)의 박막 트랜지스터이며, 절연 기판(11) 상에, 게이트 전극(151), 게이트 절연막(152), 반도체막(153), 에칭 스톱층(154), n+a-Si층(155), 및 소스/드레인 전극(156)을 차례로 배치되고, 전체면에 패시베이션막(passivation film)(157)이 형성되어 있다. 유의할 것은, 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2)의 구성은 상기한 구조로 특히 한정되지 않으며, 스태거 구조(탑 게이트형 TFT)일 수도 있다는 것이다.
게이트 전극(151)은, 예를 들면, 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 텅스텐(W) 및 탄탈(Ta)로 이루어지는 군으로부터 선택되는 적어도 1종의 고융점 금속(refractory metal)을 함유하는 금속 또는 합금으로 이루어진다.
게이트 절연막(152)은, 예를 들면, 게이트 전극(151) 측으로부터 차례로, SiNx층(152A)(두께 100nm)과 SiOx층(152B)(두께 200nm)을 적층하여 구성된다. 게이트 절연막(152)의 두께는 리크 전류와 용량의 밸런스를 고려하여, 합계하여 대략 50nm∼700nm정도인 것이 바람직하다.
전형적으로 두께 10nm∼50nm로 형성되는 반도체막(153)은, a-Si막에 레이저빔을 조사하는 어닐링에 의해, 다결정 실리콘(polycrystalline silicon, p-Si) 또는 미소결정 실리콘(microcrystal silicon)을 얻는다. 이 어닐링 프로세스는, 구 동 트랜지스터(Tr1) 또는 기록 트랜지스터(Tr2)의 임계값 시프트의 유발을 감소시키기 위해 필요하다. 즉, 유기 전계 발광 표시 장치에 사용되는 박막 트랜지스터에서는, 게이트 전극에 장시간 전압을 인가하면 임계값 전압의 시프트를 유발할 수 있다. 게다가, 유기 전계 발광 표시 장치에 사용되는 박막 트랜지스터는, 유기 발광 소자(10R, 10G, 10B)를 발광시키고 있는 한 계속하여 통전 상태를 유지할 필요가 있으므로, 임계값 시프트를 유발하기 쉽다. 구동 트랜지스터(Tr1)의 임계값 전압이 시프트하면, 구동 트랜지스터(Tr1)를 흐르는 전류량이 변동되어, 각 화소를 구성하는 유기 발광 소자(10R, 10G, 10B)의 휘도가 변동된다. 구동 트랜지스터(Tr1)의 임계값 시프트를 감소시키기 위해서는, 어닐링에 의해 반도체막(153)을 결정화하여, 채널 영역을 다결정 실리콘 또는 미소결정 실리콘으로 구성하는 것이 유용하다.
에칭 스톱층(154)은, SiNx, SiOx, 또는 SiON으로 이루어지고, 50nm∼500nm 두께, 구체적으로는 대략 200nm의 두께로 형성되어 있다.
n+a-Si층(155)는 전형적으로 10nm∼300nm 두께, 구체적으로는 대략 100nm 두께로 형성되어 있다.
소스/드레인 전극(156)은, 예를 들면, 알루미늄(Al)층과 티탄(Ti)층으로 이루어지는 적층 구조를 가지고 있다.
도 4는, 도 2에 나타낸 화소 구동 회로(140)의 평면 구성을 나타내고, 도 5는 도 4의 게이트 배선(X1)과 전류 공급선(Y2) 및 소스 신호선(Y1)의 교차를 나타 낸다. 게이트 배선(X1) 및 전류 공급선(Y2)는 폭방향으로 연장되어 있다. 게이트 배선(X1) 및 전류 공급선(Y2)에는, 길이 방향으로 연장되는 소스 신호선(Y1)이 직교하고 있다.
소스 신호선(Y1)은, 게이트 배선(X1) 및 전류 공급선(Y2)와 교차하는 위치에서, 교차 부분(160)과 주요 부분(170)으로 나뉜다. 교차 부분(160)은 게이트 전극(151)과 동일한 층에 형성되고, 주요 부분(170)은 게이트 절연막(152)을 사이에 두고 소스/드레인 전극(156), 게이트 배선(X1) 및 전류 공급선(Y2)과 동일한 층에 형성되어 있다. 교차 부분(160)과 주요 부분(170)은 게이트 절연막(152)에 제공된 도전성 접속부(180)을 통하여 전기적으로 접속되어 있다.
도 6은 교차 부분(160)의 단면 구성을 나타낸다. 교차 부분(160)은 절연 기판(11)의 측으로부터 차례로, 제1 층(161)과 이 제1 층(161)보다 융점이 높은 재료로 이루어지는 제2 층(162)을 포함한다.
제1 층(161)은, 저저항 금속, 알루미늄(Al), 동(Cu) 및 은(Ag)으로 이루어지는 군으로부터 선택되는 적어도 1종의 저저항 금속을 함유하는 금속 또는 합금으로 되어 있다. 제1 층(161)의 두께는 필요 저항에 따라 결정될 필요가 있지만, 내열성의 관점으로부터 대략 50nm∼1000nm의 두께가 바람직하다. 제1 층(161)의 구성은 단층 구조 또는 2층 이상의 적층 구조일 수 있다.
제2 층(162)은 제1 층(161)보다 융점이 높은 재료로 이루어 진다. 더욱 구체적으로는, 제2 층(162)의 구성 재료의 예로는, 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 텅스텐(W), 탄탈(Ta), 바나듐(V), 니오브(Nb), 니켈(Ni) 및 마그네슘(Mg) 으로 이루어지는 군으로부터 선택되는 적어도 하나를 함유하는 금속 또는 합금을 포함할 수 있다. 그 중에서도, 몰리브덴(Mo), 텅스텐(W), 탄탈(Ta), 및 니오브(Nb)와 같은, 이른바 고융점 금속 또는 그 합금이 가장 바람직하다. 그렇지 않으면, 제2 층(162)은 산화 인듐 또는 산화 아연 등의 화합물 도전체(compound condeuctive material)로 구성될 수도 있다. 제2 층(162)의 두께는, 제1 층(161)의 내열성이 낮더라도 제1 층(161)에서의 발생하는 모든 문제를 방지하기 위해, 예를 들면, 대략 10nm∼200nm의 두께인 것이 바람직하다. 제2 층은 단층 구조 또는 2층 이상을 포함하는 적층 구조일 수 있다.
제1 층(161) 및 제2 층(162)는, 후술하는 바와 같이 연속하여 형성되기 때문에, 그 사이에 자연적인 표면 산화막을 형성하지 않고, 직접 접촉되어 있다. 이로써, 이 표시 장치 유닛는 소스 신호선(Y1)의 배선 저항을 줄일 수 있고, 따라서 화질을 향상시킬 수 있다.
교차 부분(160)의 상면 및 측면은, 캡층(164)으로 덮혀 있다. 제1 층(161)의 측면이 노출되지 않도록 캡층(164)으로 덮기 때문에, 제1 층(161)의 내열성이 낮아도 어닐링에 의한 힐록 등의 발생이 억제된다. 그 결과, 게이트 절연막(152)의 내압성(pressure resistance)을 향상시킬 수 있다. 캡층(164)은 제1 층(161)보다 융점이 높은 재료, 전형적으로 몰리브덴(Mo), 텅스텐(W), 탄탈(Ta) 및 니오브(Nb)로 이루어지는 군으로부터 선택되는 것으로서, 적어도 1종의 고융점 금속을 함유하는 금속 또는 합금으로 이루어진다.
주요 부분(170)은, 예를 들면, 소스/드레인 전극(156)과 마찬가지로, 알루미 늄(Al)층과 티탄(Ti)층으로 이루어지는 적층 구조를 가진다.
교차 부분(160) 및 주요 부분(170)의 위치는, 도 9에 나타낸 바와 같이 반도체막(153)을 어닐링하는, 레이저빔(LB)의 조사 영역(R)을 고려하여 결정된다. 여기서는, 교차 부분(160)을 레이저빔(LB)의 조사 영역(R) 밖에 형성한다. 레이저빔(LB)을 이용한 조사는 400℃ 이상의 열처리이므로, 전형적으로 저저항 금속으로 을 이루어지는 제1 층(161)이 주로 고융점으로 이루어지는 제2 층(162)으로 덮혀 있더라도, 그러한 고온에서는 내열성이나 확산에 문제가 생길 우려가 있다. 따라서, 교차 부분(160)을 레이저빔(LB)의 조사 영역(R) 밖에 형성하여, 레이저빔(LB)에 의한 열 손상을 회피하는 것이 바람직하다.
도 7은 표시 영역(110)의 단면 구성도이다. 표시 영역(110)에는, 적색광을 방출하는 유기 발광 소자(10R), 녹색광을 방출하는 유기 발광 소자(10G), 및 청색 광을 방출하는 유기 발광 소자(10B)가 차례로 배열되어 전체적으로 매트릭스를 형성한다. 유의할 것은, 유기 발광 소자(10R, 10G, 10B)는 평면 직사각형 형상을 가지고, 인접하는 유기 발광 소자(10R, 10G, 10B)의 조합이 1개의 화소(pixel)를 구성한다.
유기 발광 소자(10R, 10G, 10B)는 각각, 기판(11)의 측으로부터 차례로, 전술한 화소 구동 회로(140)에 제공되는 구동 트랜지스터(Tr1), 평탄화 절연막(planarization insulating film)(12), 양극으로서의 제1 전극(13), 전극간 절연막(inter-electrode)(14), 후술하는 발광층을 포함하는 유기층(15), 및 음극으로서의 제2 전극(16)이 적층되어 구성된다.
이러한 유기 발광 소자(10R, 10G, 10B)는, 필요에 따라 전형적으로 질화 규소(SiN) 또는 산화 규소(SiO)로 이루어지는 보호막(17)으로 덮혀 있다. 그리고 또한 보호막(17)의 전체면 위에는, 밀봉을 위해, 전형적으로 열경화형 수지(thermosetting resin) 또는 자외선 경화형 수지(ultraviolet curing resin)로 이루어지는 접착층(30)을 사이에 두고, 전형적으로 유리로 이루어지는 밀봉용 기판(sealing substrate)(21)이 적층되어 있다. 밀봉용 기판(21)에는, 필요에 따라 컬러 필터(22) 및 블랙 매트릭스(black matrix)로서의 광 차폐막(light shielding film)(도시하지 않음)을 배치할 수도 있다.
구동 트랜지스터(Tr1)는, 평탄화 절연막(12)에 제공된 접속 구멍(12A)을 통하여 제1 전극(13)에 전기적으로 접속되어 있다.
평탄화 절연막(12)은, 화소 구동 회로(140)가 형성된 기판(11)의 표면을 평탄화하기 위한 것이며, 미세한 접속 구멍(12A)의 형성이 용이하도록, 패턴 정밀도(pattern accuracy)가 양호한 재료로 이루어지는 것이 바람직하다. 평탄화 절연막(12)의 구성 재료의 예로에는, 폴리이미드 등의 유기 재료, 및 산화 실리콘(SiO2) 등의 무기 재료를 포함한다.
제1 전극(13)은 유기 발광 소자(10R, 10G, 10B) 각각에 대응하여 형성되어 있다. 제1 전극(13)은, 발광층으로부터 방출되는 광을 반사시키는 반사 전극으로서의 기능을 가지므로, 가능한 한 높은 반사율을 가지도록 하는 것이 발광 효율을 높이는데 있어서 바람직하다. 제1 전극(13)은, 전형적으로 100nm ∼ 1000nm 두께 로 형성되고, 은(Ag), 알루미늄(Al), 크롬(Cr), 티탄(Ti), 철(Fe), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 동(Cu), 탄탈(Ta), 텅스텐(W), 백금(Pt), 및 금(Au) 등의 금속 원소의 단체(simple substance) 또는 합금으로 이루어진다.
전극간 절연막(14)은 제1 전극(13)과 제2 전극(16) 사이의 절연성을 확보하고, 발광 영역을 원하는 형상으로 정확하게 확보한다. 전극간 절연막(14)은, 정형적으로 폴리이미드 등의 유기 재료, 또는 산화 실리콘(SiO2) 등의 무기 절연 재료로 이루어진다. 여기서, 제1 전극(13)의 발광 영역 각각에 대응하는 전극간 절연막(14)에는, 개구부가 제공되어 있다. 유기층(15) 및 제2 전극(16)은, 발광 영역 상에 뿐아니라 전극간 절연막(14)의 상에도 연속하여 연장될 수 있다. 그래서, 광은 전극간 절연막(14)에 제공된 개구부를 통해서만 방출된다.
여기서, 유기층(15)은 제1 전극(13) 측으로부터 차례로, 정공 주입층, 정공 수송층, 발광층 및 전자 수송층(모두 도시하지 않음)을 적층한 구성이다. 그러나, 발광층 이외의 층은 항상 필요 불가결한 것이 아니며, 필요에 따라 제공될 수 있다. 또한, 유기층(15)은 유기 발광 소자(10R, 10G, 10B) 각각의 발광색에 따라 다르게 구성될 수도 있다. 정공 주입층은 정공 주입 효율을 높일 뿐만 아니라, 리크를 방지하기 위한 버퍼층으로서도 작용한다. 정공 수송층은 발광층으로의 정공 수송 효율을 높이는 기능을 가진다. 발광층은, 전계가 인가되면 전자와 정공의 재결합이 일어나므로, 광을 방출한다. 전자 수송층은 발광층으로의 전자 수송 효율을 높인다. 유기층(15)의 구성 재료는 일반적인 저분자 또는 고분자 유기 재료일 수 있으며, 특히 한정되지 않는다.
제2 전극(16)은, 전형적으로 5nm∼50nm 두께로 형성되며, 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 및 나트륨(Na) 등의 금속 원소의 단체 또는 합금으로 이루어진다. 그 중에서도, 마그네슘과 은의 합금(MgAg 합금), 또는 알루미늄(Al)과 리튬(Li)의 합금(AlLi 합금)이 바람직하다. 제2 전극(17)은 ITO(Indium-Tin composite Oxied, 인듐 주석 복합 산화물) 또는 IZO(Indium-Zinc composite Oxide, 인듐 아연 복합 산화물)로 이루어질 수 있다.
이 표시 장치 유닛은, 예를 들면, 이하에 설명하는 바와 같이 방법으로 제조될 수 있다.
도 8a, 도 8b, 및 도 9는, 표시 장치 유닛의 제조 방법을 설명하기 위한 도면이다. 표시 장치 유닛의 제조 방법은 전형적으로, 기판(11)에 전술한 화소 구동 회로(140)를 형성하는 단계와, 유기 발광 소자(10R, 10G, 10B)를 형성하는 단계를 포함한다.
화소 구동 회로(140)를 형성하는 단계
먼저, 도 8a에 나타낸 바와 같이, 전술한 재료의 기판(11) 상에 전형적으로, 스퍼터링법에 의해, 전술한 두께 및 재료로 이루어지는 제1 층(161) 및 제2 층(162)을 대기에 노출시키지 않은 상태에서 연속하여 형성한다. 그 후, 예를 들면, 포토리소그래피 및 에칭에 의해 제1 층(161) 및 제2 층(162)을 미리 정해진 형상으로 성형하여, 교차 부분(160)을 얻는다. 제1 층(161) 및 제2 층(162)을 연속하여 형성하므로, 제1 층(161)과 제2 층(162)이 직접 접촉되어 저항 성분으로서의 특성을 가지는 자연 산화막 등이 생성되는 것을 방지한다. 이로써, 교차 부 분(160)의 저항값이 작아져, 소스 신호선(Y1)의 배선 저항의 감소를 가능하게 한다.
이어서, 도 8b에 나타낸 바와 같이, 전형적으로 스퍼터링법에 의해 전술한 재료로 이루어지는 캡층(164)을 형성하고, 전형적으로 포토리소그래피 및 에칭에 의해 미리 정해진 형상으로 성형하여, 교차 부분(160)의 상면 및 측면을 캡층(164)으로 덮는다. 동시에, 캡층(164)과 동일한 재료를 사용하여 게이트 전극(151)을 형성한다. 이렇게 하여, 제조 프로세스를 간소화한다.
이어서, 전형적으로 플라즈마 CVD(Chemical Vapor Deposition, 화학 기상 증착)에 의해, 전술한 두께 및 재료로 이루어지는 게이트 절연막(152) 및 반도체막(153)을 형성한다.
그 후, 고체 레이저 오실레이터(solid state laser oscillator)를 사용하여 반도체막(153)에 레이저빔(LB)을 조사하여 어닐링하여, 반도체막(153)을 구성하는 a-Si를 결정화한다. 이때, 도 4에 나타낸 바와 같이, 레이저빔(LB)은 길이 방향의 치수가 화소 사이즈보다 약간 좁고, 화소의 단축(minor axial) 방향으로 주사한다. 즉, 레이저빔(LB)의 조사 영역(R)은, 도 9에서 사선 부분에 의해 정해지므로, 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2)은 레이저빔(LB)의 조사 영역(R) 내에 형성되지만, 교차 부분(160)은 조사 영역(R) 밖에 형성되는 것으로 나타나 있다. 따라서 교차 부분(160)을 피해 레이저빔(LB)을 조사할 수 있으므로, 레이저 조사에 의한 400℃ 이상의 고온 가열에 기인하여 제1 층(161)이 손상을 받는 것을 방지할 수 있을 뿐아니라, 고속으로 처리할 수도 있다.
그렇지 않으면, 레이저빔(LB)으로서, 화소 사이즈의 단축 치수(minor axial dimension)와 동일한 단축 치수를 가지는 엑시머 레이저빔(excimer laser beam)을 채용하여, 단축 방향으로 화소 길이 스텝 이동과 펄스 조사를 반복하도록 레이저빔을 조사할 수 있다.
반도체막(153)에 레이저빔(LB)을 조사한 후, 결정화된 반도체막(153) 상에, 전술한 두께 및 재료로 이루어지는 에칭 스톱층(154)을 형성한 다음, 예를 들면, 에칭 프로세서에 의해 미리 정해진 형상으로 성형하여, 최종적으로 채널 영역이 될 부분에만 에칭 스톱층(154)을 남길 수 있다.
에칭 스톱층(154)를 형성한 후, 에칭 스톱층(154) 및 결정화된 반도체막(153) 상에, 예를 들면, CVD법에 의해, 전술한 두께의 n+a-Si층(155)을 형성한 다음, 예를 들면, 전형적으로 에칭에 의해 미리 정해진 형상으로 성형한다.
n+a-Si층(155)을 형성한 후, 예를 들면, 스퍼터링법에 의해, 그 위에 전술한 재료로 이루어지는 소스/드레인 전극(156)을 형성한 다음, 예를 들면, 전형적으로 에칭에 의해 미리 정해진 형상으로 성형한다. 이때, 전술한 재료로 이루어지는 게이트 배선(X1), 전류 공급선(Y2) 및 소스 신호선(Y1)의 주요 부분(170)을 형성하고, 소스/드레인 전극(156)으로 접속한다. 소스 신호선(Y1)의 주요 부분(170)을, 게이트 절연막(152)에 제공된 도전성 접속부(180)를 통하여 교차 부분(160)에 접속한다. 또한, 전체면을 덮는 패시베이션막(157)을 형성한다. 이렇게 하여, 도 1 내지 도 6에 나타낸 화소 구동 회로(140)가 완성된다.
유기 발광 소자(10R, 10G, 10B)를 형성하는 단계
이어서, 화소 구동 회로(140)의 상에, 예를 들면, 스핀 코트법(spin coat method)에 의해, 예를 들면, 전술한 재료를 전형적으로 도포, 노광, 및 현상함으로써 평탄화 절연막(12)을 형성한다.
그 후, 평탄화 절연막(12)의 상에, 예를 들면, 직류 스퍼터링법에 의해, 전술한 재료로 이루어지는 제1 전극(13)을 형성한 다음, 예를 들면, 리소그라피 기술을 사용하여 선택적으로 에칭하고, 미리 정해진 형상으로 패터닝한다. 이어서, 전형적으로 CVD법에 의해 전술한 두께 및 재료로 이루어지는 전극간 절연막(14)을 형성한 다음, 예를 들면, 리소그라피 기술을 사용하여 전극간 절연막(14)에 개구부를 형성한다. 그 후, 예를 들면, 증착법(evaporation method)에 의해, 전술한 재료로 이루어지는 유기층(15) 및 제2 전극(16)을 차례로 형성하여, 유기 발광 소자(10R, 10G, 10B)를 얻는다. 이어서, 전술한 재료로 이루어지는 보호막(17)을 형성하여 유기 발광 소자(10R, 10G, 10B)를 덮는다.
이어서, 보호막(17)의 상에, 접착층(30)을 형성한다. 그 후, 컬러 필터를 구비하고, 전술한 재료로 이루어지는 밀봉용 기판(21)을 준비한다. 기판(11) 및 밀봉용 기판(21)을 접착층(30)을 사이에 두고 함께 접합시킨다. 이렇게 하여, 도 7에 나타낸 표시 장치 유닛이 완성된다.
이 표시 장치 유닛에서는, 제1 전극(13)과 제2 전극(16) 사이에 주어진 전압이 인가되면, 유기층(15)의 발광층에 전류가 흘러, 정공과 전자가 재결합함으로써 발광이 일어난다. 이 광은, 제2 전극(16), 보호막(17) 및 밀봉용 기판(21)을 투과 하여 인출된다. 여기서는, 소스 신호선(Y1)이 교차 부분(160)과 주요 부분(170)으로 나누어져 있고, 교차 부분(160)에는, 저저항 금속으로 이루어지는 제1 층(161)과, 이 제1 층(161)보다 융점이 높은 재료로 이루어지는 제2 층(162)이 직접 접촉되어 있으므로, 교차 부분(160)의 저항이 감소한다. 이로써, 소스 신호선(Y1)의 배선 저항이 작아져, 신호의 파형의 왜곡 및 신호의 전송 지연 등이 억제되고, 표시 품질이 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 실시예의 표시 장치 유닛에서는, 소스 신호선(Y1)을 교차 부분(160)과 주요 부분(170)으로 나누고, 교차 부분(160)에서, 제1 층(161)과 이 제1 층(161)보다 융점이 높은 재료로 이루어지는 제2 층(162)을 직접 접촉시키므로, 교차 부분(160)의 저항을 낮출 수 있다. 따라서, 소스 신호선(Y1)의 배선 저항을 감소시킬 수 있고, 신호 파형의 왜곡과 신호의 전송 지연 등을 억제하여, 표시 품질을 향상시킬 수 있다. 또한, 본 실시예의 표시 장치 유닛에서는, 제1 층(161)과 제2 층(162)을 연속하여 형성하므로, 본 실시예의 표시 장치 유닛의 제조 프로세스가 간단해진다. 특히, 구동 트랜지스터(Tr1)의 임계값 시프트에 의한 전류량의 변동에 따라 발광 성능에 영향을 받으므로, 유기 전계 발광 표시 장치 유닛에의 적용이 바람직하다.
제2 실시예
도 10은 본 발명의 제2 실시예에 따른 표시 장치 유닛의 소스 신호선(Y1)에 제공되는 교차 부분(160)의 단면 구성도이다. 본 실시예는, 절연 기판(11)과 제1 층(161) 사이에 제3 층(163)을 추가하여, 교차 부분(160)을 3층 구조로 한 것을 제 외하고는 제1 실시예와 같다. 따라서, 이하에서는 대응하는 구성 요소에는 동일한 도면부호를 부여하여 설명한다.
제3 층(163)은, 저저항 금속으로 이루어지는 제1 층(161)의 하면을 덮도록 제공되어, 제1 층(161)을 레이저 조사의 열에 의한 열 손상으로부터 확실하게 보호하고, 게이트 절연막(152)의 내압성을 더욱 높인다. 그러므로, 제3 층(163)은 제1 층(161)보다 융점이 높은 재료로 이루어진다. 더욱 구체적으로는, 제3 층(163)의 구성 재료의 예로는, 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 텅스텐(W), 탄탈(Ta), 바나듐(V), 니오브(Nb), 니켈(Ni) 및 마그네슘(Mg)으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 금속 또는 합금을 들 수 있다. 다르게는, 제3 층(163)은 산화 인듐 또는 산화 아연 등의 화합물 도전체로 이루어질 수 있다. 제3 층(163)은, 제2 층(162)의 제조상 편리하고, 제1 층(161) 및 제3 층(163)을 전체로서 에칭하여, 단면의 형상이 순방향 테이퍼형인 것이 바람직하므로, 예를 들면, 10nm∼200nm 두께로 형성되는 것이 바람직하다. 제3 층은 단층 구조 또는 2층 이상을 포함하는 적층 구조일 수 있다.
유의할 것은, 본 실시예에서는, 교차 부분(160)을 구성하는 제1 층(161) 내지 제3 층(163) 중에서, 적어도 제1 층(161)과 제2 층(162)이 직접 접촉하면 충분하다는 것이다. 그 이유는, 소스 신호선(Y1)의 주요 부분(170)은 캡층(164)를 통하여 제2 층(162)로 접속되어 있어, 제3 층(163)은 배선 저항에는 직접 영향을 미치지 않기 때문이다. 또한, 제3 층(163)은, 제1 층(161)과는 자연 산화막에 의해 분리되어 직접 접촉을 회피하는 것이 바람직하다. 그 이유는, 층들이 저항에 영향 이 미치지 않는 한 자연 산화막을 통하여 층들 사이의 직접 접촉을 회피하고, 제3 층(163)은 배선 저항에는 거의 영향을 미치지 않는 부분인 것이 바람직하다. 그러나, 제조상은 연속하여 막을 형성하는 것이 더욱 간편하므로, 제3 층(163)은 제1 층(161)과 연속하여 형성되어 직접 접촉할 수 있다.
이 표시 장치 유닛은, 교차 부분(160)을 형성할 때, 절연 기판(11) 측으로부터 차례로, 전술한 두께 및 재료로 이루어지는 제3 층(163), 제1 층(161), 및 제2 층(162)을 형성하는 것을 제외하고는, 제1 실시예와 마찬가지로 방법으로 제조될 수 있다. 이 경우에는, 제3 층(163), 제1 층(161) 및 제2 층(162)을 연속하여 형성하거나, 제1 층(161)과 제2 층(162)만을 연속하여 형성할 수도 있다.
제3 실시예
도 11은 본 발명을 액정 표시 장치에 적용한 경우의 단면 구성의 일례를 나타낸다. 본 실시예는, 표시 소자를 액정 표시 소자로 구성한 것을 제외하고는, 상기한 제1 실시예 및 제2 실시예와 완전히 동일하고, 그 동작 및 효과 또한 동일하다. 따라서, 대응하는 구성 요소에는 동일한 도면부호를 부여하여 설명한다.
액정 표시 소자의 구성은 특히 한정되지 않지만, 여기서는, 도 11에 나타낸 바와 같이, 절연 기판(11) 상에 각각의 화소에 대응하는 TFT가 형성되고, 그 위에 평탄화 절연막(42) 및 ITO(Indium Tin Oxide: 인듐 주석 산화물)로 이루어지는 화소 전극(pixel element electrode)(43)이 형성되어 있다. 유리 등으로 이루어지는 대향 기판(44) 상에 형성된 ITO으로 이루어지는 공통 전극(45)이, 그 사이에 액정층(46)을 두고 화소 전극(43)에 대향하여 배치되어 있다. 기판(11) 및 대향 기 판(44) 각각에는 광학축(도시하지 않음)이 서로 직교하도록 편광판(47)이 형성되어 있다. 유의할 것은, 도시하지 않았지만 절연 기판(11)에는 TFT, 용량 소자, 배선 등이 제공되어 있다는 것이다.
모듈 및 적용예
이하, 상기한 실시예들에 따른 표시 장치 유닛의 적용예에 대하여 설명한다. 상기한 실시예의 표시 장치 유닛은, 텔레비전 장치, 디지털 카메라, 랩톱 퍼스널 컴퓨터, 휴대 전화기를 포함한 개인용 정보 단말기(personal digital assistant device) 및 비디오 카메라 등의, 외부로부터 입력된 영상 신호 또는 내부에서 생성된 영상 신호를, 화상 또는 영상으로서 표시하는 한, 모든 분야의 전자 기기의 표시 장치에 적용할 수 있다.
모듈
상기한 실시예들의 표시 장치 유닛은, 도 12에 나타낸 바와 같은 모듈로서, 후술하는 적용예 1∼적용예 5에 나타낸 바와 같은 각종의 전자 기기에 내장된다. 이 모듈은, 전형적으로 기판(11)의 일측에, 밀봉용 기판(50) 및 접착층(40)으로부터 노출되어 있는 노출된 영역(210)을 제공하여, 신호선 구동 회로(120) 및 주사선 구동 회로(130)의 배선이 노출된 영역(210) 쪽으로 연장되어 노출된 영역(210)에 외부 접속 단자(도시하지 않음)를 형성할 수 있도록 구성된다. 외부 접속 단자는 신호의 입출력을 위한 플렉시블 프린트 배선 기판(Flexible Printed Circuit, FPC)(220)을 포함할 수 있다.
적용예 1
도 13은 상기한 실시예의 표시 장치 유닛이 적용되는 텔레비전 장치의 외관을 나타낸다. 이 텔레비전 장치는, 예를 들면, 프론트 패널(310) 및 필터 유리(320)를 포함하는 영상 표시 화면부(300)를 포함하고, 영상 표시 화면부(300)는 상기한 실시예들의 표시 장치 유닛으로 구성된다.
적용예 2
도 14a 및 도 14b는 상기한 실시예들의 표시 장치 유닛이 적용되는 디지털 카메라의 외관을 나타낸다. 이 디지털 카메라는, 예를 들면, 플래시용 발광부(410), 표시부(420), 메뉴 스위치(430) 및 셔터 버튼(440)을 포함하고, 표시부(420)는 상기한 실시예들의 표시 장치 유닛으로 구성된다.
적용예 3
도 15는 상기한 실시예들의 표시 장치 유닛이 적용되는 랩톱 퍼스널 컴퓨터의 외관을 나타낸다. 이 랩톱 퍼스널 컴퓨터는, 예를 들면, 본체(510), 문자 등을 입력을 위한 키보드(520) 및 화상을 표시하는 표시부(530)를 포함하고, 표시부(530)는 상기한 실시예들의 표시 장치 유닛으로 구성된다.
적용예 4
도 16은 상기한 실시예의 표시 장치 유닛이 적용되는 비디오 카메라의 외관을 나타낸다. 이 비디오 카메라는, 예를 들면, 본체부(610), 이 본체부(610)의 전면에 설치된 피사체 촬영용의 렌즈(620), 촬영 시에 조작되는 스타트/스톱 스위치(630) 및 표시부(640)를 포함하고, 표시부(640)는 상기한 실시예들의 표시 장치 유닛으로 구성된다.
적용예 5
도 17은 상기한 실시예들의 표시 장치 유닛이 적용되는 휴대 전화기의 외관을 나타낸 것이다. 이 휴대 전화기는, 예를 들면, 상부 하우징(710)과 하부 하징(720)이 연결부(힌지부)(730)로 연결되도록 구성되고, 디스플레이(740), 서브디스플레이(750), 픽처 라이트(picture light)(760) 및 카메라(770)를 포함한다. 디스플레이(740) 또는 서브디스플레이(750)는 상기한 실시예들의 표시 장치 유닛으로 구성된다.
실험예
이하에, 본 발명의 구체적인 예에 대하여 설명한다.
예 1
상기한 제1 실시예와 마찬가지로 화소 구동 회로(140)를 형성하였다. 먼저, 유리로 이루어지는 절연 기판(11) 상에, 스퍼터링법에 의해, Al-Nd 합금으로 이루어지는 두께 300nm의 제1 층(161)과, 몰리브덴(Mo)으로 이루어지는 두께 50nm의 제2 층(162)을, 대기에 노출시키지 않고 연속하여 형성하였다. 그 후, 포토리소그래피 및 에칭에 의해 미리 정해진 형상으로 성형하여, 교차 부분(160)을 얻었다(도 8a 참조).
이어서, 스퍼터링법에 의해, 몰리브덴(Mo)으로 이루어지는 캡층(164)을 형성하고, 포토리소그래피 및 에칭에 의해 미리 정해진 형상으로 성형하여, 교차 부분(160)의 상면 및 측면을 캡층(164)으로 덮었다. 이와 동시에, 게이트 전극(151)을, 캡층(164)과 동일한 재료로 형성하였다(도 8b 참조).
이어서, 플라즈마 CVD에 의해, 게이트 절연막(152) 및 반도체막(153)을 형성하였다. 게이트 절연막(152)은 SiNx층(152A)(두께 100nm)과 SiOx층(152B)(두께 200nm)을 포함하는 적층 구조로 하였다. 반도체막(153)은 비정질 실리콘(a-Si)으로 두께 30nm로 형성하였다.
그 후, 고체 레이저 오실레이터를 사용하여 반도체막(153)에 레이저빔(LB)을 조사하여(어닐링), 반도체막(153)을 구성하는 a-Si를 결정화했다. 이때, 레이저빔(LB)을 단축 방향으로 주사할 때, 도 4에 나타낸 바와 같이, 레이저빔(LB)의 길이 방향 치수를 화소 사이즈의 길이 방향 치수보다 약간 좁게 하여, 교차 부분(160)을 회피하여, 도 9에 나타낸 바와 같이 사선 영역에 의해 정해지는 조사 영역에 조사하였다.
반도체막(153)에 레이저빔(LB)을 조사한 후, 결정화한 반도체막(153) 상에, SiNx으로 이루어지는 에칭 스톱층(154)을 두께 200nm로 형성하고, 에칭법에 의해 미리 정해진 형상으로 성형하여, 최종적으로 채널 영역이 되는 부분에만 에칭 스톱층(154)를 남겼다.
에칭 스톱층(154)를 형성한 후, 에칭 스톱층(154) 및 결정화된 반도체막(153) 상에, CVD법에 의해, 두께 100nm의 n+a-Si층(155)을 형성하고, 에칭법에 의해 미리 정해진 형상으로 성형하였다.
n+a-Si층(155)를 형성한 후, 스퍼터링법에 의해, 알루미늄(Al)층과 티탄(Ti)층을 적층하여 형성된 소스/드레인 전극(156)을 형성하고, 에칭법에 의해 미리 정 해진 형상으로 성형하였다. 이와 동시에, 알루미늄(Al)층과 티탄(Ti)층을 적층하여, 게이트 배선(X1), 전류 공급선(Y2) 및 소스 신호선(Y1)의 주요 부분(170)을 형성하여, 소스/드레인 전극(156)으로 접속하였다. 소스 신호선(Y1)의 주요 부분(170)을, 게이트 절연막(152)에 제공된 도전성 접속부(180)을 통하여 교차 부분(160)에 접속하였다. 또한, 전체면을 덮도록 패시베이션막(157)을 형성하였다. 이상에서 설명한 바와 같이 하여, 도 1 내지 도 6에 나타낸 화소 구동 회로(140)가 형성되었다.
예 2
상기한 제2 실시예처럼 교차 부분(160)을 3층 구조로 한 것을 제외하고는, 상기한 예 1과 마찬가지로 하여 화소 구동 회로(140)를 형성하였다. 이때, 제3 층(163)은 두께 50nm의 몰리브덴(Mo)으로 구성하였다. 제1 층(161)과 제2 층(162)을 대기에 노출시키지 않고 연속하여 형성하였다.
비교예 1
제1 층을 형성한 후에 한 번 대기중에 노출시킨 다음, 수 시간 후에 제2 층을 형성한 것을 제외하고는, 상기한 예 1과 마찬가지로 하여 화소 구동 회로를 형성하였다.
비교예 2
도 18에 나타낸 바와 같이, 배선이 분단되지 않은 화소 구동 회로를 형성하였다. 먼저, 절연 기판(811) 상에, 소스 신호선(Y1) 전체를 형성하였다. 단면에 보이는 바와 같이, 소스 신호선(Y1)은, 예 1의 교차 부분(161)와 마찬가지로 제1 층과 제2 층으로 이루어진 적층 구조로 하였다. 그러나, 제1 층과 제2 층을 연속하여 형성하지는 않았다. 더욱 구체적으로는, 스퍼터링법에 의해, 두께 300nm의 이며, Al-Nd 합금으로 이루어지는 제1 층(861)을 형성한 후에 한 번 대기중에 인출하고, 수 시간 후에, 두께가 50nm이며, 몰리브덴(Mo)으로 이루어지는 제2 층(862)을 형성하고, 포토리소그래피 및 에칭에 의해 미리 정해진 형상으로 성형하였다.
이어서, 반도체막에 레이저를 조사하지 않은 것을 제외하고는, 예 1과 마찬가지로 하여 구동 트랜지스터(Tr1) 등을 형성하였다. 소스/드레인 전극을 형성할 때, 알루미늄(Al)층과 티탄(Ti)층으로 이루어진 적층 구조를 가지는 게이트 배선(X1) 및 전류 공급선(Y2)를 형성하고, 소스/드레인 전극과 접속하였다.
배선 저항 평가
예 1 및 예 2와 비교예 1 및 비교예 2에서 얻은 각각의 소스 신호선에 대하여, 각각의 배선(길이 300mm, 폭 5μm) 양단에서 배선 저항의 측정을 수행하였다. 측정 지점인 각각의 배선 양단에, 알루미늄(Al)층과 티탄(Ti)층을 포함하는 적층 구조의 인출부(lead section)를 형성하여, 인출부에 측정용의 단자를 접촉시켜 측정하였다. 그 결과를 표 1에 나타낸다.
Figure 112008071971579-pat00001
표 1에 나타낸 바와 같이, 교차 부분(160)의 제1 층(161)과 제2 층(162)을 연속하여 형성한 예 1 및 예 2는, 배선 저항이 제1 층(161)의 구성 재료인 Al-Nd 합금의 저항과 동일하였다. 한편, 제1 층과 제2 층을 연속하여 형성하지 않은 비교예 1은, 배선 저항이 제2 층의 구성 재료인 몰리브덴(Mo)의 저항과 동일하였다. 유의할 것은, 비교예 2의 경우에, 제1 층과 제2 층을 연속하여 형성하지 않았음에도 불구하고, 배선 저항은 Al-Nd 합금의 저항과 동일한 레벨로 억제되었다는 것이다. 그 이유는, 핀홀 등에 의해 제1 층과 제2 층이 몇몇 지점에서 접속되었으므로, 소스 신호선(Y1)을, 단선 배선 없이 배선 전체를 제1 층과 제2 층으로 이루어진 적층 구조로 하여 표면 산호막 등과 같은 저항 성분의 영향을 무시할 수 있었기 때문일 수 있다. 또한, 그 이유는 레이저 조사를 행하지 않았으므로, 제1 층이 조사 열에 의한 손상을 받지 않았기 때문일 수 있다.
즉, 소스 신호선(Y1)을 교차 부분(160)과 주요 부분(170)으로 나누고, 교차 부분(160)을 제1 층(161)과 이 제1 층(161)보다 융점이 높은 재료로 이루어지는 제2 층(162)을 연속하여 형성하여 구성하여, 이 두 층을 직접 접촉시켰을 때, 교차 부분(160)의 저항이 낮아져서, 소스 신호선(Y1)에서의 배선 저항이 감소되었다는 것을 알았다.
내압 평가(pressure proof evaluation)
예 1 및 예 2, 그리고 비교예 2에 대하여, 내압 평가를 하였다. 절연 기판(11)의 전체면에, 각각 예 1 및 비교예 2에 대하여는 제1 층 및 제2 층을 형성하였고, 예 2에 대하여는 제1 층 내지 제3 층을 형성하였으며, 각각의 층을 30μm × 3500μm 크기의 패턴으로 형성하였다. 그 후, 각각의 패턴을 몰리브덴(Mo)으로 이루어지는 캡층으로 완전히 덮었다. 각각의 패턴 상에, SiN층(두께 300nm)과 SiO2층(두께 300nm)으로 이루어지는 적층 구조의 절연막을 사이에 두고, 알루미늄(Al)층과 티탄(Ti)층으로 이루어지는 적층 구조의 대향 전극을 형성하였다.
예 1 및 예 2, 그리고 비교예 2에서 얻은 패턴 각각과 대향 전극 양단에 전압을 인가하였다. 흐르는 전류가 10∼7A 이상인 패턴을, 고장으로 간주하였다. 그에 따라 누적 고장율을 산출하였다. 그 결과를 도 19에 나타낸다.
도 19에 나타낸 바와 같이, 절연 기판(11)과 제1 층(161) 사이에 추가되는 제3 층(163)을 포함하여 교차 부분(160)을 3층 구조로 한 예 2의 경우에, 고장율이 현저하게 감소되었다는 것을 알았다. 즉, 절연 기판(11)과 제1 층(161) 사이에, 제1 층보다 융점이 높은 재료로 이루어지는 제3 층(163)을 제공함으로써, 내압을 더욱 향상시킬 수 있다는 것을 알았다.
이상에서 설명한 바와 같이, 상기한 실시예 및 예를 참조하여 본 발명을 설 명하였으나, 본 발명은 상기한 실시예 및 예로 한정되지 않고, 다양하게 변형될 수 있다. 예를 들면, 상기한 실시예 및 예에서는, 소스 신호선(Y1)을 각 화소마다 분단하는 경우에 대하여 설명하였으나, 인접하는 화소가 선대칭을 이루고 2x2의 공통 결정화 영역을 가지도록 화소 구성을 설계하여, 이웃하는 2x2의 선대칭 화소의 각 쌍에 대해 동잇에 결정화를 위한 레이저빔(LB)을 조사할 수도 있다. 이 경우에도, 교차 부분(160)을 레이저빔(LB)의 조사 영역(R) 밖에 배치하면, 제1 실시예와 제2 실시예와 마찬가지의 효과를 얻을 수 있다.
다르게는, 상기한 실시예 및 예에서는, 예를 들면 소스 신호선(Y1)의 교차 부분(160)만을, 제1 층(161)과 제2 층(162)을 포함하는 2층 구조, 또는 제1 층 내지 제3 층(161∼163)을 포함하는 3층 구조로 한 경우에 대하여 설명하였으나, 교차 부분(160) 및 주요 부분(170) 모두를 2층 또는 3층 구조할 수도 있다.
또한, 상기한 실시예 및 예에서는, 예를 들면 소스 신호선(Y1)을 교차 부분(160)과 주요 부분(170)으로 나눈 경우에 대하여 설명하였으나, 게이트 배선(X1) 및 전류 공급선(Y2)를 나눌 수도 있다.
또, 예를 들면, 각 층의 구성 재료 및 두께, 또는 막형성 방법 및 조건 등은 상기한 실시예 및 예에 있어서 설명한 것에 한정되지 않고, 다른 재료, 두께, 방법 및 조건을 채용할 수도 있다.
또한, 상기한 실시예에서는, 유기 발광 소자(10R, 10B, 10G)의 구성을 구체적인 예를 들어 설명하였으나, 모든 층을 구비할 필요는 없고, 또는 다른 층을 추가로 부가할 수도 있다.
본 발명은 또한, 유기 발광 소자 및 액정 표시 소자 외에, 무기 전계 발광 소자, 또는 전착/전기변색 표시 소자(electrodeposition/electrochromic display element) 등의 다른 표시 소자를 채용한 표시 장치 유닛에도 적용할 수 있다.
이상의 교시에 비추어 본 발명에 대한 다양한 변경예 및 변형예가 가능한 것은 명백하다. 그러므로, 첨부된 청구항의 범위 내에서, 본 발명은 구체적으로 설명한 것 외의 다른 형태로 실시될 수 있다는 것을 알아야 한다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치 유닛의 구성을 나타낸 도면이다.
도 2는, 도 1에 나타낸 화소 구동 회로의 일례를 나타낸 개략 회로도이다.
도 3은, 도 2에 나타낸 구동 트랜지스터 및 기록 트랜지스터의 일례를 나타낸 단면도이다.
도 4는, 도 2에 나타낸 화소 구동 회로의 일례를 나타낸 평면도이다.
도 5는, 게이트 배선, 전류 공급선, 및 소스 신호선의 교차 위치의 구성을 나타낸 사시도이다.
도 6은, 도 5에 나타낸 교차 부분의 구성을 나타낸 단면도이다.
도 7은, 도 1에 나타낸 표시 장치 유닛의 구성을 나타낸 단면도이다.
도 8a 및 도 8b는, 도 1의 표시 장치 유닛의 제조 단계를 나타낸 단면도이다.
도 9는, 도 8a 및 도 8b에 계속되는 단계를 나타낸 평면도이다.
도 10은 본 발명의 제2 실시예에 따른 표시 장치 유닛에 제공되는 소스 신호선의 교차 부분의 구성을 나타낸 단면도이다.
도 11은 본 발명의 제3 실시예에 따른 표시 장치 유닛의 구성을 나타낸 단면도이다.
도 12는 제1 실시예 내지 제3 실시예에 따른 표시 장치 유닛을 포함하는 모듈의 개략 구성을 나타낸 평면도이다.
도 13은 제1 실시예 내지 제3 실시예의 표시 장치 유닛이 적용되는 적용예 1의 외관을 나타낸 사시도이다.
도 14a는 적용예 2의 전면 측으로부터 본 외관을 나타낸 사시도며, 도 14b는 배면 측으로부터 본 외관을 나타낸 사시도이다.
도 15는 적용예 3의 외관을 나타낸 사시도이다.
도 16은 적용예 4의 외관을 나타낸 사시도이다.
도 17a∼도 17g는 적용예 5의 외관을 나타낸 것으로, 도 17a는 연 상태의 정면도, 도 17b는 측면도, 도 17c은 닫은 상태의 정면도, 도 17d는 좌측면도, 도 17e는 우측면도, 도 17f는 상면도, 그리고 도 7g는 저면도이다.
도 18은 비교예 2에 따른, 게이트 배선, 전류 공급선, 및 소스 신호선의 교차 위치의 구성을 나타낸 사시도이다.

Claims (15)

  1. 상이한 방향으로 연장되도록 형성된 복수의 배선;
    박막 트랜지스터; 및
    표시 소자
    를 절연 기판에 포함하고,
    상기 복수의 배선 중 적어도 하나는, 상기 복수의 배선 중 나머지 배선과 교차하는 위치에 형성된 교차 부분(crossing portion), 및 절연막을 사이에 두고 상기 복수의 배선 중 나머지 배선과 동일한 기판에 형성되고, 상기 절연막에 제공된 도전성 접속부(conductive connection)를 통하여 상기 교차 부분에 전기적으로 접속되는 주요 부분(main portion)을 가지는 분단 배선(divided wiring)이며,
    상기 주요 부분과 상기 교차 부분 중 적어도 하나는, 상기 절연 기판의 측으로부터 차례로 적층된 제1 층과 제2 층을 포함하고,
    상기 제2 층은,
    상기 제1 층과 상기 제2 층이 대기에 노출되지 않은 상태에서 연속하여 형성됨으로써 상기 제1 층과 직접 접촉하고,
    상기 제1 층보다 융점이 높은 재료로 이루어지며,
    상기 복수의 배선은, 소스 신호선 및 게이트 배선을 포함하고,
    상기 소스 신호선이 상기 분단 배선이며,
    상기 박막 트랜지스터는, 레이저빔을 조사하여 반도체막을 어닐링함으로써 형성되고,
    상기 소스 신호선의 교차 부분은, 상기 레이저빔의 조사 영역 밖에 위치되도록 형성되는,
    표시 장치 유닛.
  2. 제1항에 있어서,
    상기 제1 층은, 알루미늄(Al), 동(Cu) 및 은(Ag)으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 금속 또는 합금으로 이루어지고,
    상기 제2 층은, 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 텅스텐(W), 탄탈(Ta), 바나듐(V), 니오브(Nb), 니켈(Ni) 및 마그네슘(Mg))으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 금속 또는 합금으로 이루어지는, 표시 장치 유닛.
  3. 제1항에 있어서,
    상기 주요 부분와 상기 교차 부분 중 적어도 하나는, 상기 제1 층보다 융점이 높은 재료로 이루어지고, 상기 절연 기판과 상기 제1 층 사이에 배치되는 제3 층을 포함하는, 표시 장치 유닛.
  4. 제3항에 있어서,
    상기 제3 층은, 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 텅스텐(W), 탄탈(Ta), 바나듐(V), 니오브(Nb), 니켈(Ni) 및 마그네슘(Mg))으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 금속 또는 합금으로 이루어지는, 표시 장치 유닛.
  5. 제1항에 있어서,
    상기 교차 부분의 상면 및 측면은, 상기 제1 층보다 융점이 높은 재료로 이루어지는 캡층(cap layer)으로 덮혀있는, 표시 장치 유닛.
  6. 절연 기판에,
    소스 신호선 및 게이트 배선을 포함하는 복수의 배선을 형성하는 단계;
    박막 트랜지스터를 형성하는 단계; 및
    표시 소자를 형성하는 단계
    를 포함하고,
    상기 복수의 배선을 형성하는 단계는,
    상기 게이트 배선과 교차하는 위치에, 소스 신호선의 교차 부분을 형성하는 단계;
    상기 교차 부분이 형성된 절연 기판 상에, 절연막을 형성하는 단계; 및
    상기 절연막 상에, 상기 소스 신호선의 주요 부분과 상기 게이트 배선을 형성하고, 상기 절연막에 도전성 접속부를 제공하여 상기 주요 부분과 상기 교차 부분을 전기적으로 접속하는 단계를 포함하며,
    상기 소스 신호선의 상기 교차 부분을 형성하는 단계에서는, 상기 절연 기판의 측으로부터 차례로, 제1 층과 상기 제1 층보다 융점이 높은 재료로 이루어지는 제2 층을 대기에 노출되지 않은 상태에서 연속하여 형성하고,
    상기 박막 트랜지스터를 형성하는 단계는, 레이저빔을 조사하여 반도체막을 어닐링하는 단계를 포함하며,
    상기 소스 신호선의 교차 부분은, 상기 레이저빔의 조사 영역 밖에 위치되도록 형성되는,
    표시 장치 유닛의 제조 방법.
  7. 제6항에 있어서,
    상기 제1 층은, 알루미늄(Al), 동(Cu) 및 은(Ag)으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 금속 또는 합금으로 이루어지고,
    상기 제2 층은, 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 텅스텐(W), 탄탈(Ta), 바나듐(V), 니오브(Nb), 니켈(Ni) 및 마그네슘(Mg))으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 금속 또는 합금으로 이루어지는, 표시 장치 유닛의 제조 방법.
  8. 제6항에 있어서,
    상기 소스 신호선의 상기 교차 부분을 형성하는 단계에서는, 상기 절연 기판 측으로부터 차례로, 상기 제1 층보다 융점이 높은 재료로 이루어지는 제3 층, 상기 제1 층 및 상기 제2 층을 연속하여 형성하는, 표시 장치 유닛의 제조 방법.
  9. 제8항에 있어서,
    상기 제3 층은, 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 텅스텐(W), 탄탈(Ta), 바나듐(V), 니오브(Nb), 니켈(Ni) 및 마그네슘(Mg))으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 금속 또는 합금으로 이루어지는, 표시 장치 유닛의 제조 방법.
  10. 제6항에 있어서,
    상기 교차 부분의 상면 및 측면은, 상기 제1 층보다 융점이 높은 재료로 이루어지는 캡층으로 덮혀있는, 표시 장치 유닛의 제조 방법.
  11. 제10항에 있어서,
    상기 캡층의 형성과 동시에, 상기 박막 트랜지스터의 게이트 전극을, 상기 캡층과 동일 재료로 형성하는, 표시 장치 유닛의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020080101505A 2007-10-19 2008-10-16 표시 장치 유닛 및 그 제조 방법 KR101561130B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-272754 2007-10-19
JP2007272754A JP2009103732A (ja) 2007-10-19 2007-10-19 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20090040224A KR20090040224A (ko) 2009-04-23
KR101561130B1 true KR101561130B1 (ko) 2015-10-16

Family

ID=40562560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101505A KR101561130B1 (ko) 2007-10-19 2008-10-16 표시 장치 유닛 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7863615B2 (ko)
JP (1) JP2009103732A (ko)
KR (1) KR101561130B1 (ko)
CN (1) CN101414610B (ko)
TW (1) TWI383344B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011027661A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101030026B1 (ko) 2009-09-14 2011-04-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 동작 방법
US8804081B2 (en) 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
KR101754799B1 (ko) * 2010-03-26 2017-07-07 삼성전자주식회사 화소 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 장치의 구동방법
TWI653755B (zh) 2013-09-12 2019-03-11 日商新力股份有限公司 顯示裝置、其製造方法及電子機器
CN112823568A (zh) * 2018-09-25 2021-05-18 夏普株式会社 显示装置
TWI767734B (zh) * 2021-06-03 2022-06-11 友達光電股份有限公司 顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216398A (ja) * 1998-11-16 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置よびその作製方法
JP2003045966A (ja) * 2001-08-02 2003-02-14 Seiko Epson Corp 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器
JP2003186421A (ja) * 2001-09-10 2003-07-04 Semiconductor Energy Lab Co Ltd 発光装置及び半導体装置の作製方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539551A (en) * 1992-12-28 1996-07-23 Casio Computer Co., Ltd. LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making
JP2614403B2 (ja) 1993-08-06 1997-05-28 インターナショナル・ビジネス・マシーンズ・コーポレイション テーパエッチング方法
JP2000252473A (ja) 1998-12-18 2000-09-14 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、半導体装置およびその作製方法
JP2002090774A (ja) * 2000-09-14 2002-03-27 Hitachi Ltd 液晶表示装置とその製造方法および装置
CN100350570C (zh) * 2001-10-22 2007-11-21 三菱瓦斯化学株式会社 铝/钼层叠膜的蚀刻方法
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
TWI220775B (en) 2003-10-03 2004-09-01 Ind Tech Res Inst Multi-layered complementary wire structure and manufacturing method thereof
US7161226B2 (en) 2003-10-20 2007-01-09 Industrial Technology Research Institute Multi-layered complementary wire structure and manufacturing method thereof
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP4974493B2 (ja) * 2004-08-20 2012-07-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
JP4572814B2 (ja) 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4565573B2 (ja) * 2006-09-07 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216398A (ja) * 1998-11-16 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置よびその作製方法
JP2003045966A (ja) * 2001-08-02 2003-02-14 Seiko Epson Corp 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器
JP2003186421A (ja) * 2001-09-10 2003-07-04 Semiconductor Energy Lab Co Ltd 発光装置及び半導体装置の作製方法

Also Published As

Publication number Publication date
TWI383344B (zh) 2013-01-21
KR20090040224A (ko) 2009-04-23
US7863615B2 (en) 2011-01-04
JP2009103732A (ja) 2009-05-14
CN101414610A (zh) 2009-04-22
CN101414610B (zh) 2010-09-08
US20090101905A1 (en) 2009-04-23
TW200921590A (en) 2009-05-16

Similar Documents

Publication Publication Date Title
KR101635165B1 (ko) 표시 장치 및 그 제조 방법
KR101561130B1 (ko) 표시 장치 유닛 및 그 제조 방법
US10181573B2 (en) Organic light-emitting diode display device and method of fabricating the same
JP4626659B2 (ja) 表示装置
US8692455B2 (en) Display device and method for production thereof
US8130174B2 (en) Organic electroluminescent display device
KR101004874B1 (ko) 표시패널 및 그 제조방법
KR101596935B1 (ko) 유기전계 발광소자 및 이의 제조 방법
US20150011034A1 (en) Display Device
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
KR101556987B1 (ko) 유기 발광 장치의 제조 방법
US8013325B2 (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
WO2013046280A1 (ja) 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
JP2001100654A (ja) Ｅｌ表示装置
CN108011049B (zh) 具有修复区的有机发光显示装置
US20080006827A1 (en) Making thin film transistors on display panels
KR20130055489A (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7888679B2 (en) Display device with rapidly crystallizing light blocking layer and method of manuacturing the same
US11563123B2 (en) Display device
JP2005294815A (ja) 薄膜トランジスタ及び半導体装置
US20220140032A1 (en) Display device
WO2019138495A1 (ja) 表示デバイス
US20220199955A1 (en) Display device and manufactring method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant