JP4937353B2 - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置 Download PDF

Info

Publication number
JP4937353B2
JP4937353B2 JP2009524333A JP2009524333A JP4937353B2 JP 4937353 B2 JP4937353 B2 JP 4937353B2 JP 2009524333 A JP2009524333 A JP 2009524333A JP 2009524333 A JP2009524333 A JP 2009524333A JP 4937353 B2 JP4937353 B2 JP 4937353B2
Authority
JP
Japan
Prior art keywords
display
data
drive
light emission
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009524333A
Other languages
English (en)
Other versions
JPWO2009013806A1 (ja
Inventor
貴久 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Publication of JPWO2009013806A1 publication Critical patent/JPWO2009013806A1/ja
Application granted granted Critical
Publication of JP4937353B2 publication Critical patent/JP4937353B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Description

本発明は、アクティブマトリクス型表示装置に関し、特に、エレクトロルミネッセンス（ＥＬ：Electroluminescent）素子を使用した映像表示装置、２次元データ表示装置に関する。
図１は、有機ＥＬ（Organic Electroluminescent）素子（ＯＥＬ）を用いたアクティブマトリクス型表示装置の一つの画素ＰＬj,iの駆動回路の等価回路の一例を示している。
図１を参照すると、この等価回路は、能動素子である２つのｐチャンネルＴＦＴ１０１，１０２と、キャパシタ（Ｃs）１０４とを含む。走査線Ｙｊは選択ＴＦＴ１０１のゲートに接続され、データ線Ｘｉは選択ＴＦＴ１０１のソースに接続され、一定の電源電圧Ｖddを供給する電源線Ｚは駆動ＴＦＴ１０２のソースに接続されている。選択ＴＦＴ１０１のドレインは駆動ＴＦＴ１０２のゲートに接続されており、駆動ＴＦＴ１０２のゲートとソース間にキャパシタ１０４が形成されている。ＯＥＬ１００のアノードは駆動ＴＦＴ１０２のドレインに、そのカソードはアース電位（又は共通電位）にそれぞれ接続されている。
走査線Ｙｊに選択パルスが印加されると、選択ＴＦＴ１０１がオンになりソースとドレイン間が導通する。このとき、データ線Ｘｉから、選択ＴＦＴ１０１のソースとドレイン間を介してデータ電圧が供給され、キャパシタ１０４に蓄積される。このキャパシタ１０４に蓄積されたデータ電圧が駆動ＴＦＴ１０２のゲートとソース間に印加されるので、駆動ＴＦＴ１０２のゲート・ソース間電圧Ｖgsに応じたドレイン電流Ｉｄが流れ、ＯＥＬ１００に供給されることとなる。そして、ＯＥＬ１００は、当該ドレイン電流Ｉｄに応じた光強度で発光駆動される。
このような駆動回路は、一つの画素ＰＬj,iに一つ設けられるのが通常であるが、輝度精度や低階調制御の向上を図ることを目的として、一画素に複数の駆動回路を設けた表示装置及び駆動方法が、例えば、特開2005-３31534号公報及び特開2006−309155号公報に開示されている。
しかしながら、従来技術においては、輝度データ（アナログデータ）を駆動回路に精度良く書き込むことが重要であり、このため、スキャン期間を短くしてスキャン回数を増大させることには限界があった。また、スキャン回数を増大させると、その分発光期間に割り当てられる時間が短くなり、輝度の低下、階調制御の低下を招いていた。
さらに、近年可視光を利用した可視光通信が実用化されつつあり、可視光通信のデータ送信発光源としてディスプレイの利用が注目されている。例えば、発光ダイオード（ＬＥＤ）を用いた表示器による可視光通信方式等が開示されている。かかる通信装置及び方法としては、例えば、特許文献１〜３に開示されているものがある。
しかしながら、これらに開示されている装置又は方法では表示器全体で同時に１ビット（又は１ビット毎の色信号）を送信するため、高速のデータ転送は難しい。
また、ディスプレイ等による複数色を用いた通信方式が開示されている。当該文献としては、特開2006-109461号公報がある。しかし、このような方式では同時に最大３ビットの送信に留まるため、高速伝送には限界がある。
さらに、８×８のＬＥＤ（発光ダイオード）アレイを用いた２次元光通信方法、液晶ディスプレイのバックライト光源であるＬＥＤを用いた光通信方法、ディスプレイを用いた２次元光通信のためのコードパターン等が開示されている。当該文献としては、特開2006-191313号公報、特開2006-319545号公報、特開2007-13786号公報等に開示されているものがある。しかしながら、一度に送信できるデータ量が大きく、さらに表示パターン（２次元送信データ）の高速切換が可能な装置、方法は考案されていない。従って、高速伝送には限界があり、より高速伝送が可能な装置が求められている。
特開2002-202741号公報 特開2006-268689号公報 特開2006-270808号公報
本発明が解決しようとする課題には、上記の欠点が一例として挙げられる。本発明は、高輝度、高精度な階調制御が可能なアクティブマトリクス駆動方式の映像表示装置を提供することを目的とする。また、他の目的として、高速伝送が可能な２次元データ表示装置を提供することがある。
本発明による表示装置は、複数の画素の各々に表示素子が設けられたアクティブマトリクス型の表示パネルをデータ信号に基づいて駆動して表示をなす表示装置であって、複数の画素の各々に設けられ、表示パネルの走査線及びデータ線に接続されて表示素子を駆動する第１及び第２の駆動回路と、表示パネルの各走査線を順次走査する走査ドライバと、走査ドライバによる走査に応じてデータ信号をデータ線を介して第１及び第２の駆動回路の一方に供給して当該一方の駆動回路にデータ信号を書込むデータドライバと、データドライバによるデータ書込みと同時に他方の駆動回路に書込まれたデータにより表示素子を駆動して表示パネルにデータ表示をなす表示コントローラと、を有することを特徴としている。
図１は、有機ＥＬ（Organic Electroluminescent）素子（ＯＥＬ）を用いたアクティブマトリクス型表示装置の一つの画素ＰＬj,iの駆動回路の等価回路の一例を示す図である。 図２は、本発明によるアクティブマトリクス表示パネルを用いた表示装置の構成を模式的に示す図である。 図３は、表示パネルの複数の画素のうち１の画素、すなわち、データ線Ｘｉ及び走査線Ｙｊ（ｉ，ｊ＝１，２，．．，ｎ）に関連する画素ＰＬj,iについて模式的に示す図である。 図４は、実施例１において、サブフレーム法により表示駆動をなす場合のサブフレームの１例を示す図である。 図５は、実施例１における、発光駆動フォーマットを模式的に示す図である。図の上段は第１の駆動回路ＤＣ１の駆動フォーマットを示し、下段は第２の駆動回路ＤＣ２の駆動フォーマットを示している。 図６は、図５に示す駆動フォーマットによる駆動を行う場合における、駆動回路ＤＣ１，ＤＣ２による発光動作又はスキャン動作の状態、スキャン信号、データ信号等を表すタイミングチャートである。 図７は、実施例２における、発光選択信号線の数を１つに低減する場合の画素ＰＬj,iの構成を示す図である。 図８は、実施例３における、画素ごとの発光選択信号線の数を１つとし、さらに走査線を１つに低減する場合の画素ＰＬj,iの構成を示す図である。 図９は、実施例４における画素ＰＬj,iの構成を模式的に示す図である。 図１０は、実施例４において、サブフレーム法により表示駆動をなす場合のサブフレームの１例を示している。 図１１は、３系統の駆動回路ＤＣ１，ＤＣ２，ＤＣ３を有する場合の駆動フォーマットの１例を模式的に示す図である。 図１２は、本発明の実施例５によるアクティブマトリクス表示パネルを用いた映像表示／データ送信装置の構成を模式的に示す図である。 図１３は、実施例５における駆動回路ＤＣ１，ＤＣ２による発光動作及びスキャン（データ書込）動作等を表すタイミングチャートである。 図１４は、実施例６における第１〜第３の駆動回路ＤＣ１，ＤＣ２，ＤＣ３による発光動作及びスキャン（データ書込）動作を表すタイミングチャートである。 図１５は、実施例７における画素ＰＬj,iの構成を模式的に示す図である。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。尚、以下に説明する図において、実質的に同等な部分には同一の参照符を付している。
図２は本発明によるアクティブマトリクス表示パネルを用いた表示装置１０の構成を模式的に示している。本実施例において、表示装置１０は供給された映像信号を表示する映像表示装置として構成されている。
この表示装置１０は、表示パネル１１、走査ドライバ１２、データドライバ１３、コントローラ（表示コントローラ）１５、及び発光素子駆動電源（以下、単に電源ともいう。）１６を備えている。また、データドライバ１３には、後述するように、各画素に設けられた複数の駆動回路の発光駆動（表示駆動）選択をなす発光選択回路（表示選択回路）１３Ａが設けられている。
なお、以下においては、発光素子が表示パネル１１の表示素子として用いられる場合について説明するが、液晶ディスプレイなど非発光素子を駆動して表示制御をなすように構成することもできる。この場合、以下において、発光素子、発光駆動等は表示素子、表示駆動等として読み替えればよい。
表示パネル１１は、ｍ×ｎ個（ｍ，ｎは２以上の整数）の画素からなるアクティブマトリクス型のものであり、各々が平行に配置された複数のデータ線Ｘ１〜Ｘｍ（Ｘｉ：ｉ＝１〜ｍ）と、複数の走査線Ｙ１〜Ｙｎ（Ｙｊ：ｊ＝１〜ｎ）と、複数の画素ＰＬ1,1〜ＰＬn,mを有している。画素ＰＬ1,1〜ＰＬn,mは、データ線Ｘ１〜Ｘｍと走査線Ｙ１〜Ｙｎとの交差部分に配置され、全て同一の構成を有する。また、画素ＰＬ1,1〜ＰＬm,nの各々には電源線Ｚが接続されている。電源線Ｚには電源１６から発光素子（表示素子）駆動電圧（Ｖdd）が供給される。
なお、後述するように、走査線Ｙｊの各々は、画素ＰＬj,iに設けられた駆動回路の構成に応じて、各々が複数の走査信号線を有する走査線として構成されている。すなわち、走査線Ｙｊの各々は、少なくとも１の信号線Ｙj1，Ｙj2，．．．（ｊ＝１〜ｎ）から構成されている。また、同様に、データ線Ｘｉの各々は、少なくとも１のデータ信号線Ｘi1，Ｘi2，．．．（ｉ＝１〜ｍ）を有するように構成されている。
図３は、表示パネル１１の複数の画素のうち１の画素、すなわち、データ線Ｘｉ（ｉ＝１，２，．．，ｍ）及び走査線Ｙｊ（ｊ＝１，２，．．，ｎ）に関連する画素ＰＬj,iについて模式的に示している。
［画素の駆動回路及びドライバ回路の構成］
画素ＰＬj,iには、２つの駆動回路ＤＣ１，ＤＣ２（それぞれ第１、第２の駆動回路）と、有機ＥＬ（Organic Electroluminescent）素子（ＯＥＬ）と、が設けられている。より具体的には、駆動回路ＤＣ１には、選択トランジスタＴＳ１、駆動トランジスタＴＤ１及び発光切替トランジスタＴＥ１と、データ保持キャパシタＣＳ１と、が備えられている。また、駆動回路ＤＣ２には、選択トランジスタＴＳ２、駆動トランジスタＴＤ２及び発光切替トランジスタＴＥ２と、データ保持キャパシタＣＳ２と、が備えられている。
なお、発光素子として有機ＥＬ素子（ＯＥＬ）を用いた場合を例に示すが、これに限らない。例えば、無機ＥＬ発光ダイオードであってもよく、あるいはシリコン等の半導体をベースとする発光素子であってもよい。また、非発光素子を用いた液晶ディスプレイであっても同様に適用することができる。
また、本実施例においては、トランジスタＴＳ１，ＴＳ２，ＴＤ１，ＴＤ２，ＴＥ１，ＴＥ２としてＰチャネルＴＦＴ（薄膜トランジスタ）を用いた場合を例に説明する。なお、当該トランジスタの導電型はこれらに限定されず適宜選択することができる。また、有機トランジスタに限らずアモルファス・シリコン（α−Ｓｉ）その他の半導体をベースとするトランジスタを用いることもできる。あるいは、電界効果型トランジスタ（ＦＥＴ）に限らずバイポーラトランジスタその他のトランジスタを用いることもできる。そして、後述する各種信号や電源電圧、例えば走査信号、データ信号及び選択・切替信号等の電圧、発光素子駆動電圧等の極性及び大きさは、用いられるトランジスタ、発光素子の材料、導電型等に応じて適宜選択すればよい。
第１の駆動回路ＤＣ１の選択トランジスタＴＳ１のゲート電極（制御電極）は、走査線Ｙｊの第１の走査信号線Ｙj1に接続されている。Ｐチャネルトランジスタの場合、ゲート・ソース間に閾値電圧より小さい電圧を印加するとソース・ドレイン間が導通（ターンオン）し、閾値電圧よりも大きい電圧を印加すると遮断（ターンオフ）される。
選択トランジスタＴＳ１のドレイン（又はソース）には駆動トランジスタＴＤ１のゲート電極（制御電極）が接続されている。選択トランジスタＴＳ１のもう一端（ソース又はドレイン）はデータ線Ｘｉに接続されている。また、データ保持キャパシタＣＳ１の一端は駆動トランジスタＴＤ１のゲートに接続され、他端は駆動トランジスタＴＤ１のソース（及び電源線Ｚ）に接続されている。
駆動トランジスタＴＤ１のソースは電源線Ｚに接続され、電源１６から電源電圧（正電圧Ｖdd）が供給される。駆動トランジスタＴＤ１、発光切替トランジスタＴＥ１及び有機ＥＬ素子（ＯＥＬ）は直列に接続されている。すなわち、発光切替トランジスタＴＥ１のゲートは表示選択回路（発光選択回路）１３Ａからの発光駆動選択線（以下、単に、発光選択線）に接続されている。より詳細には、発光切替トランジスタＴＥ１のゲートは発光選択線Ｅｉの第１の発光選択信号線Ｅi1に接続されている。
そして、駆動トランジスタＴＤ１のドレインは発光切替トランジスタＴＥ１のソースに接続され、発光切替トランジスタＴＥ１のドレインは有機ＥＬ素子（ＯＥＬ）のアノードに接続されている。ＥＬ素子（ＯＥＬ）２５のカソードは接地されている。従って、駆動トランジスタＴＤ１及び発光切替トランジスタＴＥ１がともに導通（ターンオン）した場合に、有機ＥＬ素子（ＯＥＬ）が発光駆動される。
第２の駆動回路ＤＣ２についても基本的な構成は第１の駆動回路ＤＣ１と同様であるが、選択トランジスタＴＳ２のゲート電極（制御電極）は走査線Ｙｊの第２の走査信号線Ｙj2に接続され、発光切替トランジスタＴＥ２のゲート電極は発光選択線Ｅｉの第２の発光選択信号線Ｅi2に接続されている。また、駆動トランジスタＴＤ２、発光切替トランジスタＴＥ２及び有機ＥＬ素子（ＯＥＬ）が直列に接続されている点においては、第１の駆動回路ＤＣ１の構成と同様である。さらに、第１の駆動回路ＤＣ１の駆動トランジスタＴＤ１及び第２の駆動回路ＤＣ２の駆動トランジスタＴＤ２のソースが互いに接続され、かつ電源線Ｚに接続されている。また、第１の駆動回路ＤＣ１の発光切替トランジスタＴＥ１及び第２の駆動回路ＤＣ２の発光切替トランジスタＴＥ２のドレインは有機ＥＬ素子（ＯＥＬ）のアノードに接続されている。そして、発光選択線Ｅｉの第１及び第２の発光選択信号線Ｅi1，Ｅi2への印加電圧に応じて、発光切替トランジスタＴＥ１又は発光切替トランジスタＴＥ２がターンオンされ、有機ＥＬ素子（ＯＥＬ）が発光駆動される。
なお、上記した各トランジスタ（ＦＥＴ）のソース及びドレインは、互いに入れ替えて接続した構成としても良い。また、駆動回路ＤＣ１，ＤＣ２の各トランジスタをＮチャネルトランジスタにより構成しても良い。
表示パネル１１の走査線Ｙｊ（ｊ＝１〜ｎ）は走査ドライバ１２に接続されている。なお、上記したように走査線Ｙｊの各々は、１対の走査信号線Ｙj1，Ｙj2から構成されている。走査信号線Ｙj1，Ｙj2は、それぞれ第１の駆動回路ＤＣ１及び第２の駆動回路ＤＣ２に関連している。また、データ線Ｘｉ（ｉ＝１〜ｍ）はデータドライバ１３に接続されている。
表示パネル１１の発光選択線Ｅｉ（ｉ＝１〜ｍ）はデータドライバ１３に設けられた表示選択回路（発光選択回路）１３Ａに接続されている。なお、上記したように発光選択線Ｅｉの各々は、１対の発光選択信号線Ｅi1，Ｅi2から構成されている。発光選択信号線Ｅi1，Ｅi2は、それぞれ第１の駆動回路ＤＣ１及び第２の駆動回路ＤＣ２に関連している。
［ドライバ回路及び駆動回路の動作］
走査ドライバ１２は、コントローラ１５から送出された走査制御信号に応じて走査パルスＳＰを所定の走査タイミングで走査線Ｙ１〜Ｙｎに供給し、線順次走査がなされる。
データドライバ１３は、コントローラ１５から送出されたデータ制御信号に応じて走査パルスが供給される走査線上に位置する画素の各々に対する画素データ信号をデータ線Ｘ１〜Ｘｍを介して画素（選択画素）に供給する。非発光の画素に対してはＥＬ素子を発光させることがないレベルの画素データ信号を供給する。
コントローラ１５は表示装置１０Ａ全体の制御、すなわち走査ドライバ１２、データドライバ１３及び表示駆動選択回路１３Ａ、発光素子駆動電源１６の制御を行う。
図４は、本実施例において、サブフレーム法（又はサブフィールド法）により表示駆動をなす場合のサブフレームの１例を示している。より詳細には、当該サブフレーム法においては、映像信号の１フレームを８個のサブフレーム（ＳＦ１〜ＳＦ８）に分割して表示パネル１１の表示駆動が行なわれる。すなわち、各サブフレームは発光期間により重み付けされている。具体的には、各サブフレームの重み付けは、ＳＦｎ＝２n-1、すなわち、ＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６：ＳＦ７：ＳＦ８＝１：２：４：８：１６：３２：６４：１２８であるように定められている。
なお、この場合、発光期間中の発光強度は一定であり、各画素の輝度はサブフレームの組合せによって決まる発光期間の長さに比例する。すなわち、輝度データは“１”（オン）か“０”（オフ）かの２値である。また、映像信号の１フレームは、通常、１／６０秒（すなわち、フレーム周波数が６０Hz）が用いられるがこれに限らない。かかるサブフレームの組合せにより、８ビット、２５６階調の表示を実現することができる。また、本実施例においては、１画面（全走査線）の走査を行うのに要する時間（１画面走査期間）を、１フレーム期間の約１／１０であるとして説明する。
しかしながら、本実施例において示す１画面走査期間、サブフレーム数や重み付け等は例示に過ぎない。所望の階調数等に応じて適宜選択、設計すればよい。
図５は、本実施例における、発光駆動フォーマットを模式的に示す図である。図の上段は第１の駆動回路（駆動回路１：ＤＣ１）の駆動フォーマットを示し、下段は第２の駆動回路（駆動回路２：ＤＣ２）の駆動フォーマットを示している。すなわち、第１及び第２の駆動回路ＤＣ１，ＤＣ２によって並行して駆動（走査、発光）がなされる。かかる駆動動作について、以下に詳細に説明する。
本実施例においては駆動回路が２つ設けられ、一方の駆動回路により発光駆動を実行しながら、同時に他方の駆動回路により走査線のスキャンが行われ、データの書き込み動作が行われる。また、サブフレーム期間の長いサブフレームを分割し、第１及び第２の駆動回路ＤＣ１，ＤＣ２におけるスキャン動作と発光動作とのタイミングを効率よく組み合わせることによって、最高輝度時における発光デューティ（１フレーム期間に対する発光期間の総和の比）を大きくでき（例えば、９０％以上）、８ビット、２５６階調の表示を実現することができる。
すなわち、コントローラ１５は、サブフレーム及び当該分割サブフレームによる全表示期間の１フレーム期間に対するデューティが最大であるようにサブフレーム及び分割サブフレームの駆動フォーマットを生成する。
より具体的には、図４に示すように、サブフレームＳＦ７及びＳＦ８（重み付けが、それぞれ６４，１２８）を、例えば、それぞれ２分割、４分割し、ＳＦ7-1〜ＳＦ7-2及びＳＦ8-1〜ＳＦ8-4の分割サブフレームを設定する。例えば、当該分割サブフレームＳＦ7-1〜ＳＦ7-2及びＳＦ8-1〜ＳＦ8-4の各々は重み付けが３２に対応する期間を有するように等分する。
すなわち、サブフレーム期間の長いサブフレームを分割する場合、当該分割サブフレーム期間が１画面（全走査線）の走査を行うのに要する時間（１画面走査期間）以上であるようにするのが効率的である。すなわち、このように設定することで第１及び第２の駆動回路ＤＣ１，ＤＣ２におけるスキャン期間（データ書込期間）と発光期間とを並行して効率よく実行することができる。つまり、発光デューティ、すなわち、１フレーム期間長に対する各サブフレーム及び分割サブフレーム発光期間長の総和の比を大きくすることができ、高精度な多階調表示を実現することができる。
図５の駆動フォーマットを参照すると、１のフレームの開始時点から分割サブフレームＳＦ8-1の発光駆動が第２の駆動回路ＤＣ２によって実行される。なお、サブフレームＳＦ８のスキャン動作（データ書き込み）は当該フレームの前のフレームにおいて既に実行されている。
当該分割サブフレームＳＦ8-1の発光駆動と同時に並行して、第１の駆動回路ＤＣ１によってサブフレームＳＦ１のスキャン動作（データ書き込み）が行われる。そして、分割サブフレームＳＦ8-1の発光駆動の終了後に第１の駆動回路ＤＣ１によってサブフレームＳＦ１の発光駆動が実行される。その後、第２の駆動回路ＤＣ２による分割サブフレームＳＦ8-2の発光駆動と、第１の駆動回路ＤＣ１によるサブフレームＳＦ２のスキャン動作（データ書き込み）が並行して行われる。そして、分割サブフレームＳＦ8-2の発光駆動の終了後にサブフレームＳＦ２の発光駆動が実行される。
このように、第１及び第２の駆動回路ＤＣ１，ＤＣ２が設けられているため、一方の駆動回路により発光駆動を実行しながら、同時に他方の駆動回路により走査線のスキャンが行われ、データの書き込み動作が行われる。この点について、図面を参照して以下により詳細に説明する。
図５の駆動フォーマットにおいて、例えば、時刻Ｔ１ないしＴ６において、駆動回路ＤＣ１，ＤＣ２により交互に発光駆動及びデータ書込み（スキャン）が行われる。図６は、この場合における、駆動回路ＤＣ１，ＤＣ２による発光動作又はスキャン動作の状態、スキャン信号、データ信号等を表すタイミングチャートである。
時刻Ｔ１において、発光選択信号線Ｅi2に発光駆動を表す選択電圧が供給され、第２の駆動回路ＤＣ２の発光切替トランジスタＴＥ２のゲート・ソース電圧が閾電圧以下とされ、トランジスタＴＥ２はターンオンする。なお、この際、駆動回路ＤＣ２の走査信号線Ｙj2（j＝1〜n）は非選択状態、すなわち、選択トランジスタＴＳ２がターンオフする電圧に維持されている。これにより、分割サブフレームＳＦ8-4の発光駆動が開始され、時刻Ｔ３まで発光が継続される。一方、時刻Ｔ１から時刻Ｔ３までの期間、第１の駆動回路ＤＣ１への発光選択信号線Ｅi1には非発光駆動を表す（発光を選択しない）電圧が供給され、駆動回路ＤＣ１の発光切替トランジスタＴＥ１はターンオフ状態に維持されている。
時刻Ｔ２から時刻Ｔ３まで、分割サブフレームＳＦ8-4の発光駆動と並行して、第１の駆動回路ＤＣ１によってサブフレームＳＦ７についてのデータ書込み（スキャン）が行われる。より詳細には、駆動回路ＤＣ１の走査信号線Ｙj1（j＝1〜n）に順次スキャン信号ＳＰが印加され、線順次走査が行われる。なお、当該走査期間（時刻Ｔ２から時刻Ｔ３まで）はアドレス期間（Ｔadr）と称される場合がある。そして、当該線順次走査に対応して画素ごとの発光輝度を示すデータ信号ＤＰがデータ線Ｘ１〜Ｘｍを介して印加され、データ書込がなされる。
分割サブフレームＳＦ8-4の発光駆動の終了後、時刻Ｔ３において、発光選択信号線Ｅi1に発光駆動を表す選択電圧信号が供給され、第１の駆動回路ＤＣ１の発光切替トランジスタＴＥ１がターンオンされる。なお、この際、駆動回路ＤＣ１の走査信号線Ｙj1（j＝1〜n）は非選択状態、すなわち、選択トランジスタＴＳ１がターンオフする電圧に維持されている。これにより、分割サブフレームＳＦ7-1の発光駆動が開始され、時刻Ｔ５まで発光が継続される。一方、時刻Ｔ３から時刻Ｔ５までの期間、第２の駆動回路ＤＣ２への発光選択信号線Ｅi2には非発光駆動を表す（発光を選択しない）電圧が供給され、駆動回路ＤＣ２の発光切替トランジスタＴＥ２はターンオフ状態に維持されている。
時刻Ｔ４から時刻Ｔ５まで、分割サブフレームＳＦ7-1の発光駆動と並行して、第２の駆動回路ＤＣ２によってサブフレームＳＦ４についてのデータ書込み（スキャン）が行われる。より詳細には、駆動回路ＤＣ２の走査信号線Ｙj2（j＝1〜n）に順次スキャン信号ＳＰが印加され、線順次走査が行われる。そして、当該線順次走査に対応して画素ごとの発光輝度を示すデータ信号ＤＰがデータ線Ｘ１〜Ｘｍを介して印加され、データ書込がなされる。
時刻Ｔ５から時刻Ｔ６においては、第１の駆動回路ＤＣ１は非発光状態（発光切替トランジスタＴＥ１がターンオフ状態）とされ、第２の駆動回路ＤＣ２は発光駆動状態（発光切替トランジスタＴＥ２がターンオン状態）とされ、サブフレームＳＦ４の発光駆動がなされる。
以上、詳細に説明したように、本実施例によれば、各画素に２つの駆動回路が設けられている。そして、一方の駆動回路により発光駆動を実行しながら、同時に他方の駆動回路により走査線のスキャンが行われてデータの書き込み動作が行われる。
従来技術においては、輝度データ（アナログデータ）を精度良く書き込むことが重要であり、このため、スキャン期間を短くしてスキャン回数を増大させることには限界があった。また、スキャン回数を増大させると、その分発光期間に割り当てられる時間が短くなり、輝度の低下、階調制御の低下を招いていた。
上記したように、本実施例によれば、複数の駆動回路により発光駆動及びデータ書き込みを同時並行的に行うことができるので、発光期間の長さを犠牲にすることなく、１フレーム期間中に可能なスキャン回数を増大させることが可能である。また、サブフレーム、特に、サブフレーム期間の長いサブフレームをさらに分割し、第１及び第２の駆動回路ＤＣ１，ＤＣ２におけるスキャン動作及び発光動作の期間を効率よく組み合わせることによって、発光デューティ（１フレーム期間に対する発光期間の総和の比）を大きくでき、高輝度で高精度な階調制御が可能となる。
また、本実施例においては、画素ＰＬj,iの駆動回路ＤＣ１，ＤＣ２に用いられるトランジスタを同一極性のトランジスタ（Ｐチャネルトランジスタ）で構成しているので、製造工程が簡便であるという利点をも有する。
上記した実施例においては、画素ＰＬj,iに２つの駆動回路ＤＣ１，ＤＣ２を設け、走査線Ｙｊの各々について２つの信号線（Ｙj1，Ｙj2）、また発光選択線Ｅｉの各々について２つの信号線（Ｅi1，Ｅi2）を設けた場合について説明したが、駆動回路の構成の工夫により走査線及び／又は発光選択信号線の数を低減することが可能である。
図７は、発光選択信号線の数を１つに低減する場合の画素ＰＬj,iの構成を示す図である。図に示すように、ＰチャネルトランジスタにＮチャネルトランジスタを組み合せている。具体的には、一方の駆動回路ＤＣ２の発光切替トランジスタＴＥ２をＮチャネルトランジスタに変更し、トランジスタＴＥ２のゲート電極を１つの発光選択線Ｅｉに接続している。つまり、発光選択線Ｅｉへの電圧印加により、２つの駆動回路ＤＣ１，ＤＣ２の一方の発光切替トランジスタ（例えば、ＰチャネルトランジスタＴＥ１）がターンオンされて発光駆動される場合には、他方の発光切替トランジスタ（ＮチャネルトランジスタＴＥ２）はターンオフ状態とされる。また、この逆に、発光選択信号線Ｅｉへの電圧印加により、発光切替トランジスタＴＥ１がターンオフ状態となる場合には発光切替トランジスタＴＥ２はターンオンされる。
従って、かかる構成によっても、実施例１と同様に、２つの駆動回路ＤＣ１，ＤＣ２によって発光駆動及びデータ書き込みを同時並行的に行うことができ、高輝度で高精度な階調制御が可能となる。
図８は、画素ごとの発光選択信号線の数を１つとし、さらに走査線を１つに低減する場合の画素ＰＬj,iの構成を示す図である。
図に示すように、走査線Ｙｊへの接続切替えトランジスタＴＣ１，ＴＣ２がそれぞれ第１及び第２の駆動回路ＤＣ１，ＤＣ２に設けられている。より詳細には、トランジスタＴＣ１，ＴＣ２は逆極性のトランジスタ（それぞれＮチャネルトランジスタ、Ｐチャネルトランジスタ）であり、選択トランジスタＴＳ１，ＴＳ２のゲートに接続されている。
第２の駆動回路ＤＣ２の接続切替えトランジスタＴＣ２のゲートは発光切替トランジスタＴＥ２のゲート（及び発光選択号線Ｅｉ）に接続され、発光切替トランジスタＴＥ２（Ｎチャネルトランジスタ）がターンオフ状態となる場合には接続切替えトランジスタＴＣ２（Ｐチャネルトランジスタ）はターンオンされる。
従って、かかる構成によっても、上記実施例と同様に、２つの駆動回路ＤＣ１，ＤＣ２によって発光駆動及びデータ書き込みを同時並行的に行うことができ、上記実施例と同様な効果を得ることができる。
図９は、実施例４による画素ＰＬj,iの構成を模式的に示す図である。上記した実施例においては、２つの駆動回路ＤＣ１，ＤＣ２を画素ＰＬj,i内に設けた場合を示したが、本実施例においては、更に第３の駆動回路ＤＣ３が設けられ、３系統の駆動回路から構成されている。
第３の駆動回路ＤＣ３は、駆動回路ＤＣ１，ＤＣ２と同様な構成を有している。また、第３の駆動回路ＤＣ３は駆動回路ＤＣ１，ＤＣ２と並列に接続されている。より具体的には、駆動回路ＤＣ３には、選択トランジスタＴＳ３、駆動トランジスタＴＤ３及び発光切替トランジスタＴＥ３と、データ保持キャパシタＣＳ３と、が備えられている。
また、走査線Ｙｊ（Ｙj1，Ｙj2，Ｙj3）、データ線Ｘｉ（Ｘi1，Ｘi2，Ｘi3）、及び発光選択線Ｅｉ（Ｅi1，Ｅi2，Ｅi3）が設けられ、それぞれ選択トランジスタＴＳｋのゲート，選択トランジスタＴＳｋのソース（又はドレイン），発光切替トランジスタＴＥｋのゲートに接続されている（ｋ＝１，２，３）。そして、各駆動回路ＤＣ１，ＤＣ２，ＤＣ３は個別に独立して制御することができる。
図１０は、図４と同様な図であるが、本実施例において、サブフレーム法により表示駆動をなす場合のサブフレームの１例を示している。より詳細には、映像信号の１フレームは、例えば１０個のサブフレーム（ＳＦ１〜ＳＦ１０）に分割して表示パネル１１の表示駆動が行なわれる。
すなわち、各サブフレームは発光期間により重み付けされている。より具体的には、各サブフレームの重み付けは、ＳＦｎ＝２n-1、すなわち、ＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６：ＳＦ７：ＳＦ８：ＳＦ９：ＳＦ１０＝１：２：４：８：１６：３２：６４：１２８：２５６：５１２であるように定められている。かかるサブフレームの組合せにより、１０ビット、１０２４階調の表示を実現することができる。
また、実施例１の場合と同様に、サブフレームＳＦ９及びＳＦ１０（重み付けが、それぞれ２５６，５１２）は、それぞれ２分割、４分割され、ＳＦ9-1〜ＳＦ9-2及びＳＦ10-1〜ＳＦ10-4の分割サブフレームが設定されている。例えば、当該分割サブフレーム期間ＳＦ9-1〜ＳＦ9-2及びＳＦ10-1〜ＳＦ10-4の各々は重み付けが１２８に対応する期間を有するように等分される。
図１１は、上記した３系統の駆動回路ＤＣ１，ＤＣ２，ＤＣ３を有する場合の駆動フォーマットの１例を模式的に示す図である。
図１１の駆動フォーマットを参照すると、１のフレームの開始時点から分割サブフレームＳＦ10-1の発光駆動が第２の駆動回路ＤＣ２によって実行される。なお、サブフレームＳＦ１０のスキャン動作（データ書き込み）は当該フレームの前のフレームにおいて既に実行されている。
当該分割サブフレームＳＦ10-1の発光駆動と同時に、第１の駆動回路ＤＣ１によるサブフレームＳＦ３のスキャン動作（データ書き込み）及び第３の駆動回路ＤＣ３によるサブフレームＳＦ１のスキャン動作（データ書き込み）が並行して行われる。そして、分割サブフレームＳＦ10-1の発光駆動の終了後に第１の駆動回路ＤＣ１によってサブフレームＳＦ３の発光駆動が実行される。さらに、サブフレームＳＦ３３の発光駆動に続いてサブフレームＳＦ１の発光駆動が実行される。
その後、第２の駆動回路ＤＣ２による分割サブフレームＳＦ10-2の発光駆動と、第１の駆動回路ＤＣ１によるサブフレームＳＦ４のスキャン動作及び第３の駆動回路ＤＣ３によるサブフレームＳＦ２のスキャン動作が並行して並行して行われる。そして、分割サブフレームＳＦ10-2の発光駆動の終了後にサブフレームＳＦ２の発光駆動が実行され、さらに、サブフレームＳＦ２の発光駆動に続いてサブフレームＳＦ２の発光駆動が実行される。
このように、各画素には第１，第２，第３の駆動回路ＤＣ１，ＤＣ２，ＤＣ３が設けられているため、一方の駆動回路により発光駆動を実行しながら、同時に他の２つの駆動回路により走査線のスキャンを行い、データの書き込み動作を行うことができる。本実施例においては、さらに１フレーム当たりのスキャン回数を増やしてサブフレーム数を増加させることができるので、階調数を増大させて、さらに高精度な階調制御が可能になる。
上記実施例では有機ELディスプレイを用いた場合を例に説明したが、高速にオンオフ切換可能なディスプレイであれば良い。例えば、強誘電液晶ディスプレイ、プラズマディスプレイ、ＬＥＤディスプレイ等にも適用可能である。
図１２は、本発明の実施例５によるアクティブマトリクス表示パネルを用いた表示装置１０の構成を模式的に示している。本実施例において、表示装置１０は供給された映像信号を表示するとともに、供給されたデータ信号、通信モード指定信号に基づいて２次元データ送信を行う映像表示／データ送信装置として構成されている。
この表示装置１０は、表示パネル１１、走査ドライバ１２、データドライバ１３、コントローラ１５、及び発光素子駆動電源１６を備えている。また、データドライバ１３には、後述するように、各画素に設けられた複数の駆動回路の発光駆動選択をなす表示選択回路１３Ａが設けられている。さらに、コントローラ１５にはデータ送信モード実行時における通信制御を行う通信制御部１５Ａが設けられている。また、映像信号の表示動作又は２次元データ送信動作を行うことを指定する動作モード指定信号を受信する動作モード信号受信部１８が設けられている。その他の構成については、上記した実施例と同様である。
動作モード信号受信部１８は、データ送信動作を行うことを指定する送信モード指定信号を受信すると、当該送信モード指定信号をコントローラ１５に送信する。コントローラ１５は送信モード指定信号に応答し、通信制御部１５Ａとともに、受信したデータ信号に基づいて２次元データ表示・送信動作の制御を行う。また、動作モード信号受信部１８が当該送信モード指定信号を受信しない場合、あるいは映像信号の表示動作を行うことを指定する映像表示モード指定信号を受信した場合には、コントローラ１５は、上記した実施例において説明したごとく映像表示制御を実行する。
なお、通信制御部１５Ａは、所定の通信手順に応じた通信制御を行う。すなわち、当該通信手順及び受信したデータ信号に基づいて２次元データ列を構成し、所定の送信（表示）速度、フレーム周波数（後述する）等に応じた通信制御を行う。
画素ＰＬj,iに設けられる複数の駆動回路については、上記した実施例１〜４のいずれの構成の駆動回路であってもよい。本実施例においては、例えば、実施例２の図７に示すように、２つの駆動回路ＤＣ１，ＤＣ２が設けられている場合を例に説明する。
データ送信モードにおいて、表示装置１０は、表示パネル１１にデータ信号をｍ×ｎビットの２次元データ列（２次元データパターン）として表示する。かかる表示データ列を受信装置（図示しない）によって２次元的に読み取ることによってデータ送信及びデータ受信を行うことができる。従って、表示装置１０による当該２次元データ列の表示はデータ送信に該当し、本実施例においては、当該２次元データ列の表示をデータ送信と称する。
図１３は、本実施例における駆動回路ＤＣ１，ＤＣ２による発光動作及びスキャン（データ書込）動作、スキャン信号、データ信号等を表すタイミングチャートである。なお、本実施例においても、理解の容易さのため、１つの２次元データ列（ｍ×ｎビットの２次元データパターン）を表示・送信する期間を１フレームと称する。従って、１フレームごとに異なる２次元データ列が送信され、当該フレームの切換周波数をフレームレート又はフレーム周波数と称する。
図１３を参照すると、第ｊフレームの開始時刻Ｔ０において、発光選択信号線Ｅi1に発光駆動を表す選択電圧が供給され、第１の駆動回路ＤＣ１の発光切替トランジスタＴＥ１がターンオンされる。これにより、第１の駆動回路ＤＣ１に書き込まれていたデータ（１フレームデータ）が表示パネル１１に表示され、受信装置（図示しない）によって２次元的に読み取られることによってデータ送信及びデータ受信が実行される。なお、第１の駆動回路ＤＣ１へのデータ書込は、当該フレーム（第ｊフレーム）に先行するフレームである第(j-1)フレームにおいて実行されている。
なお、図１３に示すように、１フレーム期間はΔＴとして規定されている。従って、２次元データ列（フレームデータ）の送信速度に対応するフレームレート又はフレーム周波数はｆ＝１／ΔＴで規定される。
一方、当該フレーム（第ｊフレーム）の期間、第２の駆動回路ＤＣ２への発光選択信号線Ｅi2には非発光駆動（非表示）を表す電圧が供給され、駆動回路ＤＣ２の発光切替トランジスタＴＥ２はターンオフ状態に維持されている。
なお、第ｊフレームの期間において、第１の駆動回路ＤＣ１の走査信号線Ｙj1（j＝1〜n）は非選択状態、すなわち、選択トランジスタＴＳ１がターンオフ状態に維持されている。
一方、第ｊフレームの期間内（例えば、時刻Ｔ01から時刻Ｔ＋ΔＴ）において、第１の駆動回路ＤＣ１による送信（表示）駆動と並行して、第２の駆動回路ＤＣ２によって次のフレームである第(j+1)フレームについてのデータ書込み（スキャン）が行われる。より詳細には、駆動回路ＤＣ２の走査信号線Ｙj2（j＝1〜n）に順次スキャン信号ＳＰが印加され、線順次走査が行われる。そして、当該線順次走査に対応して画素ごとの発光輝度を示すデータ信号ＤＰがデータ線Ｘ１〜Ｘｍを介して印加され、データ書込がなされる。
次フレーム（第(j+1)フレーム）においては、第ｊフレームの場合とは逆に、第ｊフレームにおいて第２の駆動回路ＤＣ２に書き込まれたデータ（１フレームデータ）が表示パネル１１に送信（表示）される。一方、当該駆動回路ＤＣ２によるデータ送信と同時に、第１の駆動回路ＤＣ１にはその次の２次元データ列（フレームデータ）の書き込みが実行される。
このように、２つの駆動回路ＤＣ１，ＤＣ２が交互に１フレームずつデータを表示することによって１フレームデータの送信が行われる。すなわち、一方の駆動回路によってデータ送信（表示）が行われている間に、もう一方の駆動回路においてデータ書き込みが実行される。
なお、上記したように、図７に示す駆動回路構成が採用されている場合、すなわち２つの駆動回路ＤＣ１，ＤＣ２の発光切替トランジスタＴＥ１，ＴＥ２が互いに逆極性（Ｎチャネル及びＰチャネル）のトランジスタである場合には、１つの選択切替信号Ｅｉによって一方をターンオン（表示・送信）とし、他方をターンオフ（データ書き込み）を交互に設定、実行することができる。
以上、詳細に説明したように、表示装置１０は、ディスプレイ（映像表示）と２次元データ送信の両機能を兼ね備えている。そして、データ送信時にはディスプレイ動作時よりも高いフレーム周波数で動作するように構成することができる。上記したように、かかる動作選択は、動作モード信号受信部１８及びコントローラ１５により、映像表示動作又はデータ送信動作を指定する動作モード指定信号の受信に応答して行われる。
２次元データ送信では、光出力のオン／オフを担う光学素子（液晶や有機ＥＬ等）の応答速度および線順次走査によるデータ書込速度がデータ転送速度の上限を決定する。本実施例では、応答特性に優れた有機ＥＬを用いると共に画素毎に駆動回路を２つ設けることによって、ロス時間無く常時データ書込を行なうとともに、遅滞無く表示（送信）がなされるため、高速に２次元データパターンの表示（送信）切替えを実行することができ、高速なデータ送信を実現することができる。
また、本発明による表示装置１０を可視光通信のデータ送信発光源として利用することができる。なお、受信装置としてはCMOS撮像素子などの撮像素子の高速化も著しく進んでおり、表示装置１０及び当該撮像素子等の受信装置を用いて高速通信を実現することができる。なお、表示装置１０としては、可視光領域の発光素子を用いた場合に限らず、非可視領域で発光する発光素子を用いてもよい。例えば、赤外領域で発光する発光素子を用いることもできる。
なお、以上説明したように、表示装置１０は、ディスプレイ（映像表示）と２次元データ送信の両機能を兼ね備えている。従って、大量のデータを送信する場合など、データ送信動作を継続して実行することも可能であるが、ディスプレイ（映像表示）動作中に１フレームないし数フレーム単位で当該映像表示のフレーム間にデータを挿入することも可能である。
なお、表示装置１０は、ディスプレイ（映像表示）と２次元データ送信の両機能を兼ね備えているように構成する場合に限らず、２次元データ送信の機能のみを備えているように構成することもできる。この場合、動作モード信号受信部１８などは設けなくても良い。
実施例５においては、２つの駆動回路ＤＣ１，ＤＣ２を画素ＰＬj,i内に設けた場合を示したが、本発明は、画素ＰＬj,i内に２以上の駆動回路が設けられている場合についても適用することが可能である。例えば、さらに第３の駆動回路ＤＣ３が設けられ、画素ＰＬj,i内に３系統の駆動回路から構成されている場合についても適用することが可能である。
本実施例においては、例えば、図９に示すように、画素ＰＬj,i内に３系統の駆動回路から構成されている場合を例に説明する。
図１４は、本実施例における第１〜第３の駆動回路ＤＣ１，ＤＣ２，ＤＣ３による発光動作及びスキャン（データ書込）動作を表すタイミングチャートである。本実施例においては、第１〜第３の駆動回路ＤＣ１，ＤＣ２，ＤＣ３は完全に独立に駆動される。
図１４に示すように、発光駆動する駆動回路は常に１回路で、その間他の２つの駆動回路はデータ書込動作を行なっている。例えば、第ｊフレームにおいて、第１の駆動回路ＤＣ１の発光選択信号線Ｅi1に発光駆動を表す選択電圧が供給され、第１の駆動回路ＤＣ１の発光切替トランジスタＴＥ１がターンオンされる。これにより、第１の駆動回路ＤＣ１に書き込まれていたデータ（１フレームデータ）が表示パネル１１に表示され、データ送信が実行される。なお、第１の駆動回路ＤＣ１へのデータ書込は、当該フレーム（第ｊフレーム）に先行するフレームにおいて既に実行されている。
一方、当該フレーム（第ｊフレーム）の期間、第２及び第３の駆動回路ＤＣ２，ＤＣ３への発光選択信号線Ｅi2，Ｅi3には非発光駆動（非表示）を表す電圧が供給され、駆動回路ＤＣ２，ＤＣ３の発光切替トランジスタＴＥ２はターンオフ状態に維持されている。そして、当該フレームの期間、第２及び第３の駆動回路ＤＣ２，ＤＣ３においてはデータ書込が実行される。
上記した実施例５では、発光パターンの切換え速度（単位時間当たりのフレーム数）が線順次による発光データの設定（書込）時間で制限される。それに対して本実施例では、１フレーム当たりの走査期間が同じであっても単位時間当たりの発光フィールド数は２倍になり、データ送信速度も２倍にすることができる。
図１５は、本発明のさらなる実施例である実施例７における、画素ＰＬj,iの構成を示す図である。すなわち、画素ＰＬj,iに２つの駆動回路ＤＣ１，ＤＣ２を設け、走査線Ｙｊ、発光選択線Ｅｉ及びデータ線Ｘｉのそれぞれに信号線が２ライン設けられている。より具体的には、走査線Ｙｊの各々について２つの信号線（Ｙj1，Ｙj2）が、また、発光選択線Ｅｉの各々について２つの信号線（Ｅi1，Ｅi2）が設けられ、さらに、データ線Ｘｉの各々について２つの信号線（Ｘi1，Ｘi2）が設けられている。
従って、各信号線によって各駆動回路ＤＣ１，ＤＣ２を個別に独立して制御することができるとともに、トランジスタを同一種類とすることが可能である。すなわち、２つの駆動回路ＤＣ１，ＤＣ２の全てのトランジスタを、例えば、Ｐチャネルトランジスタとする、あるいは全てのトランジスタをＮチャネルトランジスタとすることが可能である。従って、駆動回路の製造工程を簡便にすることができるという利点がある。
さらに、２つの駆動回路ＤＣ１，ＤＣ２を完全に独立して制御することができるので、２回路同時にデータ書き込みを行うという動作が可能である。
上記した種々の実施例においては、画素ＰＬj,iの各々に２つ又は３つの駆動回路ＤＣ１及びＤＣ２，さらに駆動回路ＤＣ３を設けた場合について説明した。しかしながら、さらに、画素ＰＬj,iの各々に少なくとも４つの駆動回路ＤＣ１，ＤＣ２，ＤＣ３，ＤＣ４，・・・を設けるように構成することも可能である。
当該少なくとも４つの駆動回路の各々の回路構成は同一であってもよく、あるいは、互いに異なっていてもよい。しかしながら、当該少なくとも４つの駆動回路のそれぞれを独立して制御可能なように駆動回路の各々が構成され、各駆動回路に走査線Ｙｊ，発光選択線Ｅｉ，データ信号線Ｘｉが接続されていることが好ましい。
駆動回路の各々の回路構成が同一な場合として、例えば、実施例７においては２つの駆動回路ＤＣ１，ＤＣ２を設け（図１５）、駆動回路ＤＣ１，ＤＣ２のそれぞれを独立して制御可能なように、各駆動回路に独立の走査信号線（Ｙj1，Ｙj2）、発光選択信号線（Ｅi1，Ｅi2）、データ信号線（Ｘi1，Ｘi2）が設けられている。
また、実施例４においては３つの駆動回路ＤＣ１，ＤＣ２，ＤＣ３を設け（図９）、駆動回路ＤＣ１，ＤＣ２，ＤＣ３のそれぞれを独立して制御可能なように、各駆動回路に独立の走査信号線（Ｙj1，Ｙj2，Ｙj3）、発光選択信号線（Ｅi1，Ｅi2，Ｅi3）、データ信号線（Ｘi1，Ｘi2，Ｘi3）が設けられている。
さらに、かかる構成を拡張して、画素ＰＬj,iの各々に少なくとも４つの駆動回路ＤＣ１，ＤＣ２，ＤＣ３，ＤＣ４，・・・を設けるように構成することができる。この場合においても、駆動回路のそれぞれを独立して制御可能なように、各駆動回路に独立の走査信号線（Ｙj1，Ｙj2，Ｙj3，Ｙj4，・・・）、発光選択信号線（Ｅi1，Ｅi2，Ｅi3，Ｅi4，・・・）、データ信号線（Ｘi1，Ｘi2，Ｘi3，Ｘi4，・・・）を設けるように構成する。
かかる構成により、当該少なくとも４つの駆動回路を独立して制御して、表示パネル１１の各画素ＰＬj,iの表示駆動及びデータ信号の書き込み（データ書込）を行うことができる。
以上、種々の実施例を示して詳細に説明したように、本発明によれば、高輝度、高精度な階調制御が可能なアクティブマトリクス駆動方式の映像表示装置を提供することができる。さらに、高速伝送が可能な２次元データ表示装置を提供することができる。
なお、上記した実施例において示した画素ＰＬj,iの構成、画素ＰＬj,iの各々に設けられた各駆動回路、及び各駆動回路の走査ドライバ、データドライバ及び表示選択回路等の構成は、表示装置１０が映像信号を表示する映像表示装置として構成された場合、及び、表示装置１０がデータ信号を２次元表示データとして送信を行うデータ送信装置として構成されている場合のいずれに対しても適用することが可能である。
また、上記実施例では応答速度が速く、高速切替えが可能な有機ＥＬ素子を用いたディスプレイパネルを用いた場合を例に説明したが、高速にオン／オフ切換え可能なディスプレイパネルであれば良い。例えば、強誘電液晶ディスプレイ、無機ＥＬディスプレイ、ＬＥＤディスプレイ等を用いてもよい。なお、非発光素子である表示素子を駆動して表示をなすディスプレイ、例えば液晶ディスプレイ等の場合には、上記実施例における「発光駆動」を表示駆動と、「発光選択（回路）」を表示選択（回路）等と読み替えて適用すればよい。
上記した実施例は、適宜改変し、又は組合せて適用することができる。また、示した数値等は例示に過ぎない。用いられる装置、素子等に応じて適宜変更して適用することができる。

Claims (9)

  1. 複数の画素の各々に表示素子が設けられたアクティブマトリクス型の表示パネルをデータ信号に基づいて駆動して表示をなす表示装置であって、
    前記複数の画素の各々に設けられ、前記表示パネルの走査線及びデータ線に接続されて前記表示素子を駆動する第１及び第２の駆動回路と、
    前記表示パネルの各走査線を順次走査する走査ドライバと、
    前記走査ドライバによる走査に応じて前記データ信号を前記データ線を介して前記第１及び第２の駆動回路の一方に供給して当該一方の駆動回路に前記データ信号を書込むデータドライバと、
    前記データドライバによるデータ書込みと同時に他方の駆動回路に書込まれたデータにより前記表示素子を駆動して前記表示パネルにデータ表示をなす表示コントローラと、を有し、
    前記データドライバは、前記第１及び第２の駆動回路のうち表示駆動をなす駆動回路の切替えを表す切替信号を生成する表示駆動選択回路を有し、前記第１及び第２の駆動回路の各々は、前記データ信号を保持するキャパシタと、前記表示素子を該保持されたデータ信号に基づいて駆動する駆動トランジスタと、前記切替信号に応答し、書込まれたデータにより前記表示素子を駆動する切替トランジスタと、を有し、
    前記表示コントローラは、前記データ信号における映像フレームを複数のサブフレームに分割して階調表示をなすサブフレーム階調法により前記表示パネルの表示制御を実行し、かつ、前記サブフレームのうち少なくとも１をさらに複数の分割サブフレームに分割し、前記データドライバは前記分割サブフレーム及び前記サブフレームの１の表示を実行する期間に他の分割サブフレーム及びサブフレームの１に対応するデータの書込みを行うことを特徴とする表示装置。
  2. 複数の画素の各々に表示素子が設けられたアクティブマトリクス型の表示パネルをデータ信号に基づいて駆動して表示をなす表示装置であって、
    前記複数の画素の各々に設けられ、前記表示パネルの走査線及びデータ線に接続されて前記表示素子を駆動する第１及び第２の駆動回路と、
    前記表示パネルの各走査線を順次走査する走査ドライバと、
    前記走査ドライバによる走査に応じて前記データ信号を前記データ線を介して前記第１及び第２の駆動回路の一方に供給して当該一方の駆動回路に前記データ信号を書込むデータドライバと、
    前記データドライバによるデータ書込みと同時に他方の駆動回路に書込まれたデータにより前記表示素子を駆動して前記表示パネルにデータ表示をなす表示コントローラと、を有し、
    前記データドライバは、前記第１及び第２の駆動回路のうち表示駆動をなす駆動回路の切替えを表す切替信号を生成する表示駆動選択回路を有し、前記第１及び第２の駆動回路の各々は、前記データ信号を保持するキャパシタと、前記表示素子を該保持されたデータ信号に基づいて駆動する駆動トランジスタと、前記切替信号に応答し、書込まれたデータにより前記表示素子を駆動する切替トランジスタと、を有し、
    前記表示コントローラは前記データ信号における映像フレームを複数のサブフレームに分割して階調表示をなすサブフレーム階調法により前記表示パネルの表示制御を実行し、かつ、前記表示コントローラは前記サブフレームのうち少なくとも１をさらに複数の分割サブフレームに分割し、前記データ信号の１フレーム期間に対する前記分割サブフレーム及び前記サブフレームによる全表示期間のデューティ比が最大であるように前記分割サブフレーム及び前記サブフレームの駆動フォーマットを生成し、前記データドライバ及び前記走査ドライバは前記駆動フォーマットに基づいて前記データ書込み及び前記データ表示を行うことを特徴とする表示装置。
  3. 前記データ信号の送信動作を指定する送信モード信号受信部と、前記送信動作におけるフレームレートに基づいて前記データドライバ及び前記走査ドライバを制御する通信制御部と、を有することを特徴とする請求項１又は２に記載の表示装置。
  4. 前記複数の画素の各々は第３の駆動回路を有し、前記表示コントローラは前記第１乃至第３の駆動回路をそれぞれ独立に制御して前記表示パネルへのデータ表示及び前記データ信号の書込みを行うことを特徴とする請求項１又は２に記載の表示装置。
  5. 前記表示素子は有機ＥＬ（Electroluminescent）素子であることを特徴とする請求項１又は２に記載の表示装置。
  6. 前記表示パネルは液晶ディスプレイであることを特徴とする請求項１又は２に記載の表示装置。
  7. 前記表示パネルは無機ＥＬディスプレイであることを特徴とする請求項１又は２に記載の表示装置。
  8. 前記表示パネルは無機発光ダイオードディスプレイであることを特徴とする請求項１又は２に記載の表示装置。
  9. 前記複数の画素の各々は少なくとも４つの駆動回路を有し、前記表示コントローラは前記少なくとも４つの駆動回路をそれぞれ独立に制御して前記表示パネルへのデータ表示及び前記データ信号の書込みを行うことを特徴とする請求項１又は２に記載の表示装置。
JP2009524333A 2007-07-23 2007-07-23 アクティブマトリクス型表示装置 Expired - Fee Related JP4937353B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/064459 WO2009013806A1 (ja) 2007-07-23 2007-07-23 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JPWO2009013806A1 JPWO2009013806A1 (ja) 2010-09-24
JP4937353B2 true JP4937353B2 (ja) 2012-05-23

Family

ID=40281069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009524333A Expired - Fee Related JP4937353B2 (ja) 2007-07-23 2007-07-23 アクティブマトリクス型表示装置

Country Status (3)

Country Link
US (1) US20100141646A1 (ja)
JP (1) JP4937353B2 (ja)
WO (1) WO2009013806A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110102413A1 (en) * 2009-10-29 2011-05-05 Hamer John W Active matrix electroluminescent display with segmented electrode
KR101084237B1 (ko) 2010-05-25 2011-11-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101813192B1 (ko) * 2011-05-31 2017-12-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
JP5930654B2 (ja) * 2011-10-17 2016-06-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置及び電気光学装置の駆動方法
KR20130070206A (ko) * 2011-12-19 2013-06-27 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
KR101995866B1 (ko) * 2013-02-05 2019-07-04 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP6074626B2 (ja) * 2013-10-30 2017-02-08 パナソニックＩｐマネジメント株式会社 入力装置および表示装置
JP6217512B2 (ja) * 2014-05-01 2017-10-25 コニカミノルタ株式会社 光書込み装置及び画像形成装置
KR102315419B1 (ko) * 2014-10-21 2021-10-22 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102458864B1 (ko) * 2015-10-16 2022-10-26 엘지디스플레이 주식회사 유기발광 표시장치
US10460695B2 (en) * 2016-11-28 2019-10-29 Electronics And Telecommunications Research Institute Electrochromic display device having a plurality of sub-frames
CN110189691B (zh) * 2019-05-14 2021-03-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
JP7362742B2 (ja) * 2019-07-31 2023-10-17 京セラ株式会社 表示装置
CN110930943A (zh) * 2019-12-02 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及显示面板
CN112542144A (zh) * 2020-12-02 2021-03-23 Tcl华星光电技术有限公司 面板驱动电路和显示面板
CN216623636U (zh) * 2021-12-15 2022-05-27 昆山国显光电有限公司 显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242827A (ja) * 1999-12-24 2001-09-07 Semiconductor Energy Lab Co Ltd 電子装置
JP2004062147A (ja) * 2002-06-03 2004-02-26 Ricoh Co Ltd 液晶駆動回路、空間光変調装置及び画像表示装置
JP2005151015A (ja) * 2003-11-13 2005-06-09 Sony Corp 表示装置およびその駆動方法
JP2005338811A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 発光装置
JP2006509233A (ja) * 2002-12-04 2006-03-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 多数の駆動トランジスタをもつアクティブマトリクス型画素セル、及びかかる画素を駆動するための方法
JP2006227204A (ja) * 2005-02-16 2006-08-31 Sharp Corp 画像表示装置及びデータ伝達システム
JP2007140501A (ja) * 2005-10-21 2007-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0128419D0 (en) * 2001-11-28 2002-01-16 Koninkl Philips Electronics Nv Electroluminescent display device
SG119186A1 (en) * 2002-05-17 2006-02-28 Semiconductor Energy Lab Display apparatus and driving method thereof
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
US7170479B2 (en) * 2002-05-17 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100444030B1 (ko) * 2002-07-16 2004-08-12 엘지.필립스 엘시디 주식회사 유기전계 발광소자
GB0301623D0 (en) * 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
US7859493B2 (en) * 2003-04-25 2010-12-28 Tpo Displays Corp. Method and device for driving an active matrix display panel
US7928945B2 (en) * 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
TWI254898B (en) * 2003-10-02 2006-05-11 Pioneer Corp Display apparatus with active matrix display panel and method for driving same
KR100568597B1 (ko) * 2004-03-25 2006-04-07 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치와 그의 구동방법
US7928937B2 (en) * 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR101066414B1 (ko) * 2004-05-19 2011-09-21 재단법인서울대학교산학협력재단 유기발광소자의 구동소자 및 구동방법과, 이를 갖는표시패널 및 표시장치
US7397448B2 (en) * 2004-07-16 2008-07-08 E.I. Du Pont De Nemours And Company Circuits including parallel conduction paths and methods of operating an electronic device including parallel conduction paths
JP5121118B2 (ja) * 2004-12-08 2013-01-16 株式会社ジャパンディスプレイイースト 表示装置
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US7746299B2 (en) * 2005-01-31 2010-06-29 Toshiba Matsushita Display Technology Co., Ltd. Display, array substrate, and method of driving display
FR2882457B1 (fr) * 2005-02-21 2007-09-21 Commissariat Energie Atomique Circuit d'adressage de pixels et procede de controle d'un tel circuit
KR101112556B1 (ko) * 2005-04-04 2012-03-13 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US7400308B2 (en) * 2005-08-09 2008-07-15 Sin-Min Chang Method and apparatus for stereoscopic display employing an array of pixels each employing an organic light emitting diode
US7345659B2 (en) * 2005-08-09 2008-03-18 Sin-Min Chang Method and apparatus for stereoscopic display employing an array of pixels each employing an organic light emitting diode
EP1777691A3 (en) * 2005-10-21 2010-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242827A (ja) * 1999-12-24 2001-09-07 Semiconductor Energy Lab Co Ltd 電子装置
JP2004062147A (ja) * 2002-06-03 2004-02-26 Ricoh Co Ltd 液晶駆動回路、空間光変調装置及び画像表示装置
JP2006509233A (ja) * 2002-12-04 2006-03-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 多数の駆動トランジスタをもつアクティブマトリクス型画素セル、及びかかる画素を駆動するための方法
JP2005151015A (ja) * 2003-11-13 2005-06-09 Sony Corp 表示装置およびその駆動方法
JP2005338811A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 発光装置
JP2006227204A (ja) * 2005-02-16 2006-08-31 Sharp Corp 画像表示装置及びデータ伝達システム
JP2007140501A (ja) * 2005-10-21 2007-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法

Also Published As

Publication number Publication date
JPWO2009013806A1 (ja) 2010-09-24
WO2009013806A1 (ja) 2009-01-29
US20100141646A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP4937353B2 (ja) アクティブマトリクス型表示装置
KR100831228B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR101404582B1 (ko) 표시장치의 구동방법
KR100826508B1 (ko) Ａｍｏｌｅｄ 디지털 구동방법 및 그 장치
KR20060064683A (ko) 액티브 매트릭스 표시 패널을 구비한 표시 장치 및 그 구동방법
JP2003099000A (ja) 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置
KR100668543B1 (ko) 발광 장치 및 표시 장치
JP2004252104A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005099712A (ja) 表示装置の駆動回路および表示装置
JP2006330664A (ja) 発光表示装置及び発光表示装置の駆動方法
WO2007074615A1 (ja) 映像信号の表示制御装置および表示制御方法
JP2007017647A (ja) 発光表示パネルの駆動装置および駆動方法
WO2011010486A1 (ja) 表示装置および表示装置の駆動方法
JP2002278497A (ja) 表示パネル及びその駆動方法
KR100681039B1 (ko) 유기전계발광소자 및 그 표시장치, 그 구동방법
KR101076448B1 (ko) 유기발광다이오드 표시장치
JP2015125427A (ja) 表示装置の駆動方法、および表示装置
KR101999759B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20060002892A (ko) 디스플레이 디바이스
JP2004325885A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP4172250B2 (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
KR20080105269A (ko) 유기 전계 발광 소자의 구동방법 및 이를 구비한 유기 전계발광 소자 디스플레이
JP2010276783A (ja) アクティブマトリクス型表示装置
JP4788819B2 (ja) 電気光学装置および電子機器
KR102158826B1 (ko) 유기전계발광 표시장치와 그 구동방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees