JP6572095B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

表示領域において画素ごとにメモリが配置された液晶表示装置などの表示装置が知られている。この種の表示装置においては、表示させる画像に応じたデジタルデータを各メモリに書き込む記憶期間と、各画素の駆動電位を各メモリに記憶されたデジタルデータに対応する電位に設定することにより表示領域に画像を表示させる表示期間とが交互に繰り返される。このように、メモリに記憶されたデジタルデータに基づいて画素を駆動する方式は、例えば、デジタルモード或いはデジタル駆動方式などと呼ばれる。

また、デジタルモードの機能に加え、各画素の駆動電位を多諧調に変化させるアナログモード（或いはアナログ駆動方式）の機能を備えた表示装置も提案されている。（例えば特許文献１参照）

特開２００８−２５６７６２号公報

記憶期間及び表示期間の動作をそれぞれ実現するために、各画素には種々の回路やスイッチング素子が設けられる。これらスイッチング素子がオンオフされることで、例えば記憶期間においては画素電極などの要素が電気的にフローティングとなる。フローティングとなった要素の電位は、他の要素の電位変動の影響を受けて変化する。これに起因して、画素において不所望な電界が生じ、画像の輝度変化などを招き得る。

本開示の一態様における目的は、デジタルモードを採用した表示装置において、表示品位を高めることである。

一実施形態に係る表示装置は、複数の画素が配置された表示領域を有する一対の基板と、上記一対の基板の間に封入された液晶層と、上記複数の画素のそれぞれに配置された画素電極と、上記画素電極と対向し、上記画素電極との間で上記液晶層を駆動する電位差を発生させる共通電極と、画像データに応じたデジタル信号が供給される信号線と、上記信号線に上記デジタル信号を供給する第１駆動回路と、上記共通電極に交流の共通信号を供給する第２駆動回路と、上記表示領域において上記複数の画素のそれぞれに配置されたメモリと、画像の表示信号が供給される第１駆動線と、画像の非表示信号が供給される第２駆動線と、記憶期間において上記信号線に供給された上記デジタル信号を上記メモリに記憶させる記憶制御回路と、表示期間において上記第１駆動線に供給される上記表示信号及び上記第２駆動線に供給される上記非表示信号のうち上記メモリに記憶された上記デジタル信号に対応する一方を選択的に上記画素電極に供給する選択制御回路と、を備える。この表示装置において、上記第２駆動回路は、上記表示期間において上記表示領域に配置された上記複数の画素の上記画素電極と上記共通電極の電位の極性を１フレーム期間毎に周期的に反転させ、上記１フレーム期間の開始に同期して上記表示期間から上記記憶期間へ移行する際、上記第２駆動回路は、上記表示期間の上記共通信号の電位を上記記憶期間においても維持する。

図１は、表示装置の各実施形態に共通する構成を示す平面図である。 図２は、上記表示装置が備える第１基板及び第２基板の概略的な平面図である。 図３は、上記表示装置が備える副画素の等価回路の一例を示す図である。 図４は、上記表示装置のアナログモードにおける動作の一例を示すタイミングチャートである。 図５は、上記表示装置の記憶期間における動作の一例を示すタイミングチャートである。 図６は、上記表示装置の表示期間における動作の一例を示すタイミングチャートである。 図７は、デジタルモードにおいて生じ得る問題点の一例を説明するためのタイミングチャートである。 図８は、図７のタイミングチャートの表示期間及び記憶期間において副画素に発生する電界の様子を示す断面図である。 図９は、図７のタイミングチャートの他の表示期間及び記憶期間において副画素に発生する電界の様子を示す断面図である。 図１０は、第１実施形態に係る表示装置の動作の一例を示すタイミングチャートである。 図１１は、第２実施形態に係る表示装置の動作の一例を示すタイミングチャートである。 図１２は、第３実施形態に係る表示装置の動作の一例を示すタイミングチャートである。 図１３は、デジタルモードにおいて生じ得る他の問題点を説明するためのタイミングチャートである。 図１４は、第４実施形態に係る表示装置の動作の一例を示すタイミングチャートである。

いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

各実施形態においては、表示装置の一例として、多諧調の表示信号により画素を駆動するアナログモードの機能と上述のデジタルモードの機能とを備えた反射型の液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、有機エレクトロルミネッセンス表示装置などの自発光型の表示装置、或いは電気泳動素子等を有する電子ペーパ型の表示装置などが想定される。

先ず、図１乃至図５を用いて、各実施形態に共通する表示装置の構成及び動作について述べる。
図１は、表示装置１の概略構成の一例を示す平面図である。表示装置１は、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣとを備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、互いに対向した状態で貼り合わされている。液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に封入されている。

表示装置１は、表示領域ＤＡを有している。表示領域ＤＡは、第１基板ＳＵＢ１上の画素ＰＸがマトリクス状に配列した領域に相当する。具体的には、表示領域ＤＡには、多数の画素ＰＸが第１方向Ｘ及び第２方向Ｙに沿ってマトリクス状に配列されている。第１方向Ｘ及び第２方向Ｙは、例えば互いに直交する。画素ＰＸは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の副画素ＳＰＸを含む。本開示においては、副画素ＳＰＸを単に“画素”と呼ぶこともある。

図１の例においては、１つの画素ＰＸに含まれる副画素ＳＰＸが第１方向Ｘに並んでいる。但し、画素ＰＸのレイアウトは図１の例に限定されない。例えば、画素ＰＸは、白色（Ｗ）などの他の色の副画素ＳＰＸをさらに含んでも良い。また、１つの画素ＰＸに含まれる副画素ＳＰＸのうちの少なくとも一部が第２方向Ｙに並んでも良い。

表示装置１は、複数の走査線Ｇと、複数の信号線Ｓと、制御装置２と、走査線駆動回路３と、信号線駆動回路４（第１駆動回路）とをさらに備えている。各走査線Ｇ及び各信号線Ｓは、第１基板ＳＵＢ１に形成されている。走査線駆動回路３及び信号線駆動回路４は、例えばその少なくとも一部が第１基板ＳＵＢ１に形成され、制御装置２に接続されている。各走査線Ｇは、第１方向Ｘに沿って走査線駆動回路３から表示領域ＤＡに延出し、第２方向Ｙに並んでいる。各信号線Ｓは、第２方向Ｙに沿って信号線駆動回路４から表示領域ＤＡに延出し、第１方向Ｘに並んでいる。平面視において、各信号線Ｓは、第１方向Ｘに隣り合う副画素ＳＰＸの間を通っている。

制御装置２は、例えば第１基板ＳＵＢ１に実装された集積回路であり、外部から入力される画像データに基づき画像表示に必要な各種の信号を出力する信号供給源として機能する。なお、制御装置２は、第１基板ＳＵＢ１や第２基板ＳＵＢ２に実装されずに、フレキシブル配線基板などを介してこれら基板に接続されても良い。走査線駆動回路３は、各走査線Ｇに対して走査信号を順次に供給する。信号線駆動回路４は、マルチプレクサ４０を備えている。例えば、マルチプレクサ４０は、信号の出力先をＲＧＢの各副画素ＳＰＸに接続された３本の信号線Ｓの間で切り替えるスイッチング素子群である。

副画素ＳＰＸの各々は、メモリ１０と、画素電極ＰＥとを備えている。メモリ１０は、主にデジタルモードにおいて、信号線Ｓを介して供給されるデジタル信号を記憶する。画素電極ＰＥは、第２基板ＳＵＢ２に形成された共通電極ＣＥと対向している。共通電極ＣＥは、第１基板ＳＵＢ１に形成されても良い。画素電極ＰＥ及び共通電極ＣＥは、例えばインジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料で形成することができる。共通電極ＣＥは、複数の副画素ＳＰＸに亘って形成されており、共通電極線ＬＣＭを介して制御装置２が備える交流駆動回路２０（第２駆動回路）に接続されている。交流駆動回路２０には、補助容量線ＬＣＳも接続されている。補助容量線ＬＣＳは、表示領域ＤＡに延出し、各副画素ＳＰＸの回路に接続されている。

表示装置１は、各副画素ＳＰＸに対向するカラーフィルタを備えている。これらのカラーフィルタは、対向する副画素ＳＰＸの表示色に対応する色を有しており、例えば第２基板ＳＵＢ２に形成されている。
図２は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の概略的な平面図である。表示領域ＤＡの周囲には、周辺領域ＦＡが形成されている。周辺領域ＦＡは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが平面視で重畳する領域のうち、表示領域ＤＡを除いた領域に相当する。表示装置１は、周辺領域ＦＡの概ね全域と重畳する遮光層５を備えている。遮光層５は、例えば第２基板ＳＵＢ２に配置されている。遮光層５を設けることで、周辺領域ＦＡからの光漏れや、周辺領域ＦＡに形成された回路及び配線による光の反射を防ぐことができる。

表示領域ＤＡには、外光を反射する反射層６が配置されている。反射層６は、例えば金属材料で形成することができる。表示装置１は、反射層６により反射された光を利用して画像を表示する。反射層６は、例えば後述の図８及び図９に示すように、画素電極ＰＥの一面に接して第１基板ＳＵＢ１に形成される。表示装置１は、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向しない面に配置されたフロントライトをさらに備えても良い。また、表示装置１は、第１基板ＳＵＢ１の第２基板ＳＵＢ２と対向しない面に配置されたバックライトをさらに備えても良い。例えばフロントライト及びバックライトとしては、表示領域ＤＡに対向する導光板と、この導光板の端部に沿って配置された複数の発光ダイオードとを備える面光源装置を用いることができる。さらに、表示装置１は、反射層６を備えずにバックライトを備えたものであっても良い。

例えば、遮光層５は、表示領域ＤＡには配置されていない。すなわち、遮光層５は、表示領域ＤＡにおいて、隣り合う副画素ＳＰＸの間にある信号線Ｓと重畳しない。これにより、各画素ＰＸの開口率を高め、高輝度の画像表示が可能となる。なお、遮光層５は、表示領域ＤＡの一部と重畳しても良い。この場合においては、例えば、走査線Ｇと重畳するように遮光層５を形成しても良い。

図３は、副画素ＳＰＸの等価回路の一例を示す図である。各副画素ＳＰＸの各々には、上記画素電極ＰＥと、上記メモリ１０と、ゲート回路１１と、選択制御回路１２と、記憶制御回路１３とが配置されている。
ゲート回路１１は、走査線Ｇが制御端に接続されるとともに出力端が画素電極ＰＥに接続されたスイッチング素子Ｑ１，Ｑ２を備えている。スイッチング素子Ｑ１，Ｑ２は、例えばダブルゲート型の薄膜トランジスタである。走査線Ｇには、スイッチング素子Ｑ１，Ｑ２をオンするための走査信号ＧＡＴＥＡが供給される。

選択制御回路１２は、入力端が信号線Ｓに接続されたスイッチング素子Ｑ３と、入力端が補助容量線ＬＣＳに接続されたスイッチング素子Ｑ４とを備えている。信号線Ｓには、信号線駆動回路４から表示信号ＳＩＧ又は第１駆動信号ｘＦＲＰが供給される。補助容量線ＬＣＳには、交流駆動回路２０から補助容量信号ＣＳ又は第２駆動信号ＦＲＰが供給される。補助容量線ＬＣＳと画素電極ＰＥとの電位差により、液晶層ＬＣを駆動するための補助容量Ｃｓｃが形成される。さらに、選択制御回路１２は、スイッチング素子Ｑ３，Ｑ４の出力端とスイッチング素子Ｑ２の入力端とを接続する選択信号線１２ａを備えている。スイッチング素子Ｑ１，Ｑ２がオンされている間、選択信号線１２ａと画素電極ＰＥとが電気的に接続される。一方で、スイッチング素子Ｑ１，Ｑ２がオフされている間、選択信号線１２ａと画素電極ＰＥとが電気的に遮断される。

図３においては、交流駆動回路２０から延出した配線が補助容量線ＬＣＳ及び共通電極線ＬＣＭに分岐している。すなわち、この例では、補助容量線ＬＣＳに供給される補助容量信号ＣＳ又は第２駆動信号ＦＲＰと、共通電極線ＬＣＭに供給される共通信号ＶＣＯＭとが同電位である。

メモリ１０は、スイッチング素子Ｑ５〜Ｑ８を備えている。スイッチング素子Ｑ５，Ｑ７の入力端には、電源電圧ＶＲＡＭを供給する第１電源線ＬＰ１が接続されている。スイッチング素子Ｑ６，Ｑ８の入力端には、電圧ＶＳＳが供給される第２電源線ＬＰ２が接続されている。例えば、スイッチング素子Ｑ５，Ｑ７はＰＭＯＳトランジスタであり、スイッチング素子Ｑ６，Ｑ８はＮＭＯＳトランジスタである。スイッチング素子Ｑ５，Ｑ６は出力端がスイッチング素子Ｑ４の制御端に接続されたＣＭＯＳ型の第１インバータを構成し、スイッチング素子Ｑ７，Ｑ８は出力端がスイッチング素子Ｑ３の制御端に接続されたＣＭＯＳ型の第２インバータを構成する。これら第１，第２インバータは、逆方向に並列接続されており、スイッチング素子Ｑ３，Ｑ４のいずれか一方を選択的にオンする。

記憶制御回路１３は、メモリ１０にデジタル信号を記憶させる回路であって、スイッチング素子Ｑ９を備えている。スイッチング素子Ｑ９の入力端は信号線Ｓに接続され、出力端はスイッチング素子Ｑ５，Ｑ６の制御端に接続されている。スイッチング素子Ｑ９の制御端には、デジタル走査線ＬＧＤが接続されている。デジタル走査線ＬＧＤには、走査信号ＧＡＴＥＤが供給される。

スイッチング素子Ｑ１〜Ｑ９は、例えばいずれも薄膜トランジスタであって、第１基板ＳＵＢ１に形成されている。補助容量線ＬＣＳ、走査線Ｇ、第１電源線ＬＰ１、第２電源線ＬＰ２、デジタル走査線ＬＧＤも第１基板ＳＵＢ１に形成されており、第１方向Ｘに並ぶ複数の副画素ＳＰＸに接続されている。第１電源線ＬＰ１、第２電源線ＬＰ２、デジタル走査線ＬＧＤの信号は、例えば制御装置２から供給される。

以上のような構成の表示装置１は、アナログモード及びデジタルモードの双方で各副画素ＳＰＸを駆動することができる。アナログモードは、信号線Ｓに供給される表示信号に基づき各副画素ＳＰＸの輝度を多諧調に制御する方式である。デジタルモードは、メモリ１０が記憶するデジタルデータに基づき副画素ＳＰＸの輝度を単純にオンオフのモノクロで制御する方式である。以下の説明では、表示装置１がノーマリブラックモードの表示装置であって、デジタルモードにおいてメモリ１０がＨレベル（高電位レベル）に設定されているときに副画素ＳＰＸがオン（白表示）され、メモリ１０がＬレベル（低電位レベル）に設定されているときに副画素ＳＰＸがオフ（黒表示）される場合を想定する。

以下、アナログモード及びデジタルモードにおける表示装置１の基本的な動作を説明する。
（アナログモード）
アナログモードにおいては、走査線Ｇに走査パルスが順次供給されるとともに、走査パルスが供給された走査線Ｇに対応する各副画素ＳＰＸの画像データに応じた多諧調の表示信号が各信号線Ｓに順次供給される。これにより、第１方向Ｘに並ぶ一群の副画素ＳＰＸ（以下、一水平ラインと呼ぶ）ごとに、画像データに応じた電位が順次書き込まれていく。

図４は、表示装置１のアナログモードにおける動作の一例を示すタイミングチャートである。このタイミングチャートにおいては、図３に示した１つの副画素ＳＰＸに着目して、走査線Ｇに供給される走査信号ＧＡＴＥＡ、信号線Ｓに供給される表示信号ＳＩＧ、画素電極ＰＥの画素電位ＰＩＸ、共通電極ＣＥに供給される共通信号ＶＣＯＭ、デジタル走査線ＬＧＤに供給される走査信号ＧＡＴＥＤ、第１電源線ＬＰ１に供給される電源電圧ＶＲＡＭ、メモリ１０に記憶されるメモリ電位ＲＡＭの変化を示している。以下の説明においては、一水平ラインに対して画素電位ＰＩＸを書き込むための期間を、水平期間ＴＨと定義する。

アナログモードにおいては、メモリ１０がＨレベルに設定されている。Ｈレベルを設定するための動作は、後述の図５の動作と同様である。メモリ１０がＨレベルに設定され、電源電圧ＶＲＡＭが電圧ＶＤＤから副画素ＳＰＸの駆動電圧である電圧ＶＤＤ２に立ち上げられたとき、メモリ１０からスイッチング素子Ｑ３に電圧ＶＤＤ２が供給される。これにより、スイッチング素子Ｑ３がオンされる。一方で、スイッチング素子Ｑ４はオフされる。

走査線Ｇの走査信号ＧＡＴＥＡが電圧ＶＳＳ２から電圧ＶＤＤ２に立ち上げられると（走査パルスが入力されると）、スイッチング素子Ｑ１，Ｑ２がオンし、画素電極ＰＥが信号線Ｓに接続される。このとき、図中に矢印で示したように、画素電位ＰＩＸが信号線Ｓに供給された多諧調の表示信号ＳＩＧのレベルに設定される。走査信号ＧＡＴＥＡが電圧ＶＳＳ２に立ち下がった後は、画素電極ＰＥがフローティングとなり、補助容量Ｃｓｃにより画素電極ＰＥと共通電極ＣＥとの間の電位差が維持される。したがって、この副画素ＳＰＸは、書き込まれた画素電位ＰＩＸに応じた階調の色を、次に画素電位ＰＩＸが書き換えられるまで表示する。

図４の例では、一水平ラインごとに画素電極ＰＥ及び共通電極ＣＥの間の電位の極性を反転させるライン反転制御を用いたケースを示している。したがって、共通信号ＶＣＯＭの電位は、水平期間ＴＨごとに電圧ＶＳＳ，ＶＤＤの間で変化している。

（デジタルモード）
デジタルモードにおいては、信号線Ｓに供給されたデジタル信号をメモリ１０に記憶させる記憶期間と、第１駆動信号ｘＦＲＰ及び第２駆動信号ＦＲＰのうちメモリ１０に記憶されたデジタル信号（Ｈレベル又はＬレベル）に対応する一方を選択的に画素電極ＰＥに供給する表示期間とが繰り返される。

記憶期間においては、デジタル走査線ＬＧＤに走査パルスが順次供給されるとともに、走査パルスが供給されたデジタル走査線ＬＧＤに対応する一水平ラインのデジタルの表示信号が各信号線Ｓに順次供給される。これにより、一水平ラインごとに、画像データに応じたデジタル信号がメモリ１０に順次書き込まれていく。

図５は、表示装置１の記憶期間における動作の一例を示すタイミングチャートである。このタイミングチャートにおいては、図４の場合と同じく１つの副画素ＳＰＸに着目している。記憶期間においては、走査線Ｇの走査信号ＧＡＴＥＡが電圧ＶＳＳ２に設定される。したがって、画素電極ＰＥはフローティングとなる。

メモリ１０への書き込みを実施する水平期間ＴＨにおいて、信号線Ｓの表示信号ＳＩＧは、メモリ１０に書き込むべき電位に設定される。ここでは、Ｈレベルである電圧ＶＤＤが白表示に対応し、Ｌレベルである電圧ＶＳＳが黒表示に対応するものとする。第１電源線ＬＰ１の電源電圧ＶＲＡＭは、記憶期間においてメモリ１０の電位と同電位にするため、電圧ＶＤＤ２から電圧ＶＤＤに立ち下げられる。その後、デジタル走査線ＬＧＤの走査信号ＧＡＴＥＤが電圧ＶＳＳ２から電圧ＶＤＤ２に立ち上げられると（走査パルスが入力されると）、スイッチング素子Ｑ９がオンし、メモリ１０が信号線Ｓに接続される。このとき、図中に矢印で示したように、信号線Ｓに供給された表示信号ＳＩＧのレベルがメモリ１０に書き込まれる。図５においては、Ｈレベルがメモリ１０に書き込まれる場合を例示している。

その後、走査信号ＧＡＴＥＤを電圧ＶＳＳ２に立ち下げることでスイッチング素子Ｑ９がオフされ、電源電圧ＶＲＡＭがスイッチング素子Ｑ３，Ｑ４をオンにする電圧であるＶＤＤ２に立ち上げられる。この際、メモリ１０の電圧もＶＤＤからＶＤＤ２に立ち上げられる。これにより、メモリ１０は第１電源線ＬＰ１とスイッチング素子Ｑ３を接続し、電源電圧ＶＲＡＭによりスイッチング素子Ｑ３をオンにする。一方で、メモリ１０は電源線ＬＰ２とスイッチング素子Ｑ４を接続し、電圧ＶＳＳによりスイッチング素子Ｑ４をオフにする。スイッチング素子Ｑ３がオンになったことで、画素電極ＰＥに信号線Ｓの電位が供給される。

仮に、メモリ１０に供給される電位が黒表示に相当するＬレベルであれば、メモリ１０は第２電源線ＬＰ２とスイッチング素子Ｑ３を接続し、電圧ＶＳＳによりスイッチング素子Ｑ３をオフにする。一方で、メモリ１０は電源線ＬＰ１とスイッチング素子Ｑ４を接続し、電源電圧ＶＲＡＭによりスイッチング素子Ｑ４をオンにする。スイッチング素子Ｑ４がオンになったことで、画素電極ＰＥと補助容量線ＬＣＳが接続され共通信号と同電位の信号が供給される。つまり、メモリ１０は、記憶した電圧によって、スイッチング素子Ｑ３，Ｑ４のいずれかを排他的にオンにし、信号線Ｓ及び補助容量線ＬＣＳのいずれか一方を画素電極ＰＥの接続先として選択する。

図６は、表示装置１の表示期間における動作の一例を示すタイミングチャートである。このタイミングチャートにおいては、図５の場合と同じく１つの副画素ＳＰＸに着目している。なお、図５及び図６の例では、画素電極ＰＥ及び共通電極ＣＥの間の電位の極性を、表示領域ＤＡに配置された全ての副画素ＳＰＸでフレーム期間ＴＦごとに周期的に反転させるフレーム反転制御を用いたケースを示している。１フレームを構成する各水平ラインのメモリ１０の書き換えは、例えば１つのフレーム期間ＴＦの間に実行される。すなわち、図５に示した一連の水平期間ＴＨは、１つのフレーム期間ＴＦに含まれるものであって、共通信号ＶＣＯＭ及び補助容量信号ＣＳが一定である。一方で、図６に示すように、表示期間は複数のフレーム期間ＴＦで構成されており、フレーム期間ＴＦごとに共通信号ＶＣＯＭ及び補助容量信号ＣＳの電位が電圧ＶＳＳ，ＶＤＤの間で変化している。

表示期間において、フレーム期間ＴＦごとに変化する補助容量信号ＣＳは、交流の第２駆動信号ＦＲＰに相当する。また、表示期間においては、信号線Ｓに第１駆動信号ｘＦＲＰが供給される。第１駆動信号ｘＦＲＰは、第２駆動信号ＦＲＰと逆相の交流信号であり、フレーム期間ＴＦごとに電圧ＶＤＤ，ＶＳＳの間で変化する。

表示期間においては、走査線Ｇの走査信号ＧＡＴＥＡが電圧ＶＳＳ２から電圧ＶＤＤ２に立ち上げられる。したがって、メモリ１０によりスイッチング素子Ｑ３がオンされている場合には信号線Ｓが画素電極ＰＥに接続され、メモリ１０によりスイッチング素子Ｑ４がオンされている場合には補助容量線ＬＣＳが画素電極ＰＥに接続される。図６においては、信号線Ｓが画素電極ＰＥに接続されたことにより、画素電位ＰＩＸが第１駆動信号ｘＦＲＰに設定される場合を例示している。この場合には、画素電極ＰＥと共通電極ＣＥとの間に電圧ＶＤＤ−電圧ＶＳＳの電位差が生じ、副画素ＳＰＸが白表示となる。一方で、補助容量線ＬＣＳが画素電極ＰＥに接続された場合には、画素電極ＰＥと共通電極ＣＥとの間に電位差が生じず、副画素ＳＰＸが黒表示となる。

以上の説明から判るように、信号線Ｓは、メモリ１０に記憶させるデジタルデータが供給される信号線としての機能と、画像の表示信号である第１駆動信号ｘＦＲＰが供給される第１駆動線としての機能とを兼ねている。また、補助容量線ＬＣＳは、補助容量信号ＣＳを供給する信号線としての機能と、画像の非表示信号である第２駆動信号ＦＲＰが供給される第２駆動線としての機能とを兼ねている。これにより、表示領域ＤＡにおける配線の数が減るので、副画素ＳＰＸを高精細化したり、開口率を高めたりすることが可能となる。

記憶期間においては、スイッチング素子Ｑ１，Ｑ２がオフされるので、画素電極ＰＥがフローティングとなる。これに伴い生じ得る問題点の一つにつき、図７乃至図９を用いて説明する。
図７は、時系列に繰り返される記憶期間及び表示期間における走査信号ＧＡＴＥＡ、共通信号ＶＣＯＭ、補助容量信号ＣＳ（ＦＲＰ）、表示信号ＳＩＧ（ｘＦＲＰ）、画素電位ＰＩＸの変化を示すタイミングチャートである。この例においては、表示領域ＤＡの全ての副画素ＳＰＸを連続的に白表示とする場合を想定している。なお、ここでは記憶期間が１つのフレーム期間ＴＦで構成され、表示期間が２つのフレーム期間ＴＦで構成されている。但し、記憶期間及び表示期間は、より多くのフレーム期間ＴＦで構成されても良い。

図中左側の記憶期間１においては、メモリ１０の電位をＨレベルに設定すべく、電圧ＶＤＤの表示信号ＳＩＧ（実線）が供給される。記憶期間１においては走査信号ＧＡＴＥＡが電圧ＶＳＳ２に立ち下げられており、画素電極ＰＥがフローティングである。そのため、画素電位ＰＩＸ（破線）は、共通信号ＶＣＯＭの電位上昇に引き寄せられて上昇する。つまり、画素電位ＰＩＸは、直前の表示期間０における画素電位ＰＩＸと共通信号ＶＣＯＭとの電位差が維持されるように電圧ＶＤＤｘ２に上昇する。電圧ＶＤＤｘ２は、電圧ＶＤＤ，ＶＳＳの差分の約２倍の電圧である。

記憶期間１に続く表示期間１においては、信号線Ｓに交流の第１駆動信号ｘＦＲＰが供給される。表示期間１に続く記憶期間２においては、メモリ１０のＨレベルの設定を継続すべく、再び電圧ＶＤＤの表示信号ＳＩＧが供給される。記憶期間２において画素電極ＰＥがフローティングであるため、画素電位ＰＩＸは、共通信号ＶＣＯＭの電位の下降に引き寄せられて下降する。つまり、直前の表示期間１における画素電位ＰＩＸと共通信号ＶＣＯＭとの電位差が維持されるように電圧−ＶＤＤに下降する。電圧−ＶＤＤは、およそ電圧ＶＤＤ，ＶＳＳの差分に相当する分だけ電圧ＶＳＳより低い電圧である。このように、記憶期間２においては、信号線Ｓと画素電極ＰＥとの間に大きな電位差Ｖｘが生じる。

図８は、（ａ）記憶期間１の直前の表示期間０、及び、（ｂ）記憶期間１において、副画素ＳＰＸに発生する電界の様子を示す断面図である。この図の例では、反射層６が画素電極ＰＥの液晶層ＬＣ側の面に形成されている。反射層６は、第２基板ＳＵＢ２に入射して液晶層ＬＣを通り第１基板ＳＵＢ１に到達した光を、第２基板ＳＵＢ２の方向へ反射する。図８（ａ）においては、画素電極ＰＥが電圧ＶＤＤであり、共通電極ＣＥが電圧ＶＳＳである。したがって、画素電極ＰＥから共通電極ＣＥに向かう電界が発生する。また、信号線Ｓが電圧ＶＤＤであるために、信号線Ｓから共通電極ＣＥに向かう電界も発生する。

一方で、図８（ｂ）においては、画素電極ＰＥが電圧ＶＤＤｘ２であり、共通電極ＣＥ及び信号線Ｓが電圧ＶＤＤである。したがって、画素電極ＰＥから共通電極ＣＥに向かう電界と、画素電極ＰＥから信号線Ｓに向かう電界とが発生する。
例えば、電圧ＶＳＳを０Ｖ、電圧ＶＤＤを３．２Ｖとすると、電圧ＶＤＤｘ２は約６．４Ｖとなる。この場合、図８（ａ）（ｂ）で発生する各電界は、いずれも３．２Ｖの電位差に起因したものとなる。

図９は、（ａ）記憶期間２の直前の表示期間１、及び、（ｂ）記憶期間２において、副画素ＳＰＸに発生する電界の様子を示す断面図である。図９（ａ）においては、画素電極ＰＥ及び信号線Ｓが電圧ＶＳＳであり、共通電極ＣＥが電圧ＶＤＤである。したがって、共通電極ＣＥから画素電極ＰＥ及び信号線Ｓに向かう電界が発生する。

一方で、図９（ｂ）においては、画素電極ＰＥが電圧−ＶＤＤであり、共通電極ＣＥが電圧ＶＳＳであり、信号線Ｓが電圧ＶＤＤである。この場合、共通電極ＣＥから画素電極ＰＥに向かう電界と、信号線Ｓから画素電極ＰＥに向かう電界とが主に発生する。

例えば、電圧ＶＳＳを０Ｖ、電圧ＶＤＤを３．２Ｖとすると、電圧−ＶＤＤは約−３．２Ｖとなる。この場合、図９（ａ）（ｂ）において画素電極ＰＥと共通電極ＣＥとの間に発生する電界は、３．２Ｖの電位差に起因したものとなる。また、図９（ｂ）において画素電極ＰＥと信号線Ｓとの間に発生する電界は、６．４Ｖの電位差Ｖｘに起因した強い電界となる。この強い電界は、図９（ｂ）において破線で囲った領域のように、画素電極ＰＥと共通電極ＣＥとの間の縦電界に影響し、液晶層ＬＣの配向制御能が低下するので、副画素ＳＰＸの輝度低下などの不具合が生じ得る。

図７の下方に、画像が表示された表示領域ＤＡ（ＤＩＳＰＬＡＹ）を模式的に示している。全ての副画素ＳＰＸを連続的に白表示とする場合を想定しているため、基本的には表示領域ＤＡの全てが連続して白表示である。しかしながら、記憶期間２においては、電位差Ｖｘに起因した輝度低下により、表示領域ＤＡの画像が他の期間に比べて暗くなるフラッシング現象が生じる。このようなフラッシング現象は、表示品位の低下を招く一因となる。

なお、ここでは白表示の場合について例示したが、黒表示の場合でも同様に、記憶期間において画素電極ＰＥと信号線Ｓとの間に大きな電位差Ｖｘが形成されて、フラッシング現象が生じ得る。
以下、フラッシング現象による表示品位の低下を抑制するための実施形態を開示する。

（第１実施形態）
第１実施形態においては、表示期間から記憶期間への移行の際、表示期間の共通信号ＶＣＯＭ及び補助容量信号ＣＳ（ＦＲＰ）の電位を記憶期間においても維持することにより、フラッシング現象を抑制する。以下、本実施形態の詳細を説明する。

図１０は、第１実施形態に係る表示装置１の動作の一例を示すタイミングチャートである。この図においては、図７の場合と同じく、副画素ＳＰＸが白表示となる場合を想定して、時系列の表示期間０、記憶期間１、表示期間１、記憶期間２、表示期間２における各信号の電位を示している。

記憶期間１の直前、すなわち表示期間０の後半のフレーム期間ＴＦにおいて、共通信号ＶＣＯＭ及び補助容量信号ＣＳの電圧はＶＳＳである。この場合において、交流駆動回路２０は、記憶期間１においても共通信号ＶＣＯＭ及び補助容量信号ＣＳの電圧をＶＳＳで維持する。すなわち、交流駆動回路２０は、記憶期間１において交流出力を停止する。記憶期間１に続く表示期間１において、交流駆動回路２０は、交流出力を再開する。これにより、共通信号ＶＣＯＭ及び補助容量信号ＣＳは、フレーム期間ＴＦごとに電圧ＶＳＳ，ＶＤＤの間で変位する交流信号（ＦＲＰ）となる。

記憶期間２の直前、すなわち表示期間１の後半のフレーム期間ＴＦにおいて、共通信号ＶＣＯＭ及び補助容量信号ＣＳの電圧はＶＤＤである。この場合にも、交流駆動回路２０は、交流出力を停止して記憶期間２における共通信号ＶＣＯＭ及び補助容量信号ＣＳの電圧をＶＤＤで維持し、記憶期間２に続く表示期間２において交流出力を再開する。

図１０において、表示信号ＳＩＧ（ｘＦＲＰ）の波形は図７と同じであるが、画素電位ＰＩＸの波形は異なる。すなわち、記憶期間１においては、共通信号ＶＣＯＭが電圧ＶＳＳであるために画素電位ＰＩＸは電圧ＶＤＤとなる。また、記憶期間２においては共通信号ＶＣＯＭの電圧がＶＤＤであるために画素電位ＰＩＸが電圧ＶＳＳとなる。

図７の例においては、記憶期間２において画素電極ＰＥと信号線Ｓとの電位差Ｖｘが電圧ＶＤＤ，ＶＳＳの差分以上に大きくなったが、図１０の例においては電位差Ｖｘが電圧ＶＤＤ，ＶＳＳの差分にとどまる。したがって、本実施形態によれば、フラッシング現象が抑制され、表示品位の低下を防止することができる。

なお、ここでは白表示の場合を例にとって説明したが、黒表示の場合でも同様にフラッシング現象を抑制することができる。なお、本実施形態では、記憶期間１及び記憶期間２の両方において共通信号ＶＣＯＭの交流出力を停止しているが、一部の記憶期間だけ交流出力を停止させても良い。

本実施形態では、交流駆動回路２０の出力を制御することでフラッシング現象を抑制しており、新たな配線や素子を用いていない。したがって、副画素ＳＰＸの精細度の低下や、回路パターンの密度増加による製造歩留りの悪化などのデメリットが発生しない。
以上説明した他にも、本実施形態からは種々の好適な効果を得ることができる。

（第２実施形態）
第２実施形態においては、記憶期間を短くすることにより、フラッシング現象を人の目で捉えにくくする。以下、本実施形態の詳細を説明する。
図１１は、第２実施形態に係る表示装置１の動作の一例を示すタイミングチャートである。この図においては、図７の場合と同じく、副画素ＳＰＸが白表示となる場合を想定して、時系列の表示期間０、記憶期間１、表示期間１、記憶期間２、表示期間２における各信号の電位を示している。

各表示期間及び各記憶期間における信号の波形は、図７と同様である。但し、図１１においては、記憶期間を構成するフレーム期間がＴＦ１であり、表示期間を構成する各フレーム期間がいずれもＴＦ２である。フレーム期間ＴＦ１は、フレーム期間ＴＦ２よりも短い（ＴＦ１＜ＴＦ２）。

記憶期間において交流駆動回路２０が出力する共通信号ＶＣＯＭ及び補助容量信号ＣＳの周波数は、第１周波数Ｆｑ１（ｈｚ）である。一方で、表示期間において交流駆動回路２０が出力する共通信号ＶＣＯＭ及び補助容量信号ＣＳ（ＦＲＰ）の周波数は、第２周波数Ｆｑ２（ｈｚ）である。フレーム期間ＴＦ１がフレーム期間ＴＦ２よりも短いので、第１周波数Ｆｑ１は第２周波数Ｆｑ２よりも高くなる（Ｆｑ１＞Ｆｑ２）。なお、この周波数は、図１０の通り、ある特定の値から極大値又は極小値を経由し、その特定の値に戻る波形の個数を基準としている。

図１１の例においては、図７の場合と同様に、記憶期間２において画素電極ＰＥと共通電極ＣＥの電位差Ｖｘが大きくなり、フラッシング現象が生じ得る。しかしながら、第１周波数Ｆｑ１が第２周波数Ｆｑ２に比べて高いために、記憶期間２において輝度が低下する期間が相対的に短くなり、フラッシング現象が目立たなくなる。

例えば、第１周波数Ｆｑ１を第２周波数Ｆｑ２の１．５倍以上とすれば、フラッシング現象による表示品位の低下を好適に防止することができる。第１周波数Ｆｑ１を第２周波数Ｆｑ２の２倍以上とすれば、表示品位の低下を防止する一層高い効果を得ることができる。なお、メモリ１０に安定して電位を記憶させるため、第１周波数Ｆｑ１は第２周波数Ｆｑ２の５倍以下であることが好ましい。

他の観点から言えば、第１周波数Ｆｑ１を９０ｈｚ以上とすればフラッシング現象が人の目で捉えにくくなり、表示品位の低下を好適に防止することができる。さらに、第１周波数Ｆｑ１を１２０ｈｚ以上とすればフラッシング現象が殆ど視認されないので、一層好ましい。なお、第２周波数Ｆｑ２は、例えば６０Ｈｚ程度に定めることができる。なお、メモリ１０に安定して電位を記憶させるため、第１周波数Ｆｑ１は３００ｈｚ以下であることが好ましい。

なお、ここでは白表示の場合を例にとって説明したが、黒表示の場合でも同様にフラッシング現象を抑制することができる。
本実施形態では、第１実施形態と同じく、交流駆動回路２０の出力を制御することでフラッシング現象を抑制しており、新たな配線や素子を用いていない。したがって、副画素ＳＰＸの精細度の低下や、回路パターンの密度増加による製造歩留りの悪化などのデメリットが発生しない。
以上説明した他にも、本実施形態からは種々の好適な効果を得ることができる。

（第３実施形態）
第３実施形態においては、画素電位ＰＩＸが所定の条件を満たす場合に表示期間から記憶期間への移行を可能とすることで、フラッシング現象の発生を防止する。以下、本実施形態の詳細を説明する。
図１２は、第３実施形態に係る表示装置１の動作の一例を示すタイミングチャートである。この図においては、図７の場合と同じく、副画素ＳＰＸが白表示となる場合を想定して、時系列の表示期間０、記憶期間１、表示期間１、記憶期間２、表示期間２における各信号の電位を示している。

本実施形態では、表示期間から記憶期間へ移行する際に、制御装置２がこの移行の可否を判定する。この判定には、電位Ｖａ、第１電位Ｖ１、第２電位Ｖ２、第３電位Ｖ３が用いられる。電位Ｖａは、記憶期間の開始直前の画素電位ＰＩＸである。第１電位Ｖ１は第１駆動信号ｘＦＲＰのＬレベルの電圧ＶＳＳであり、第２電位Ｖ２は第１駆動信号ｘＦＲＰのＨレベルの電圧ＶＤＤである。第３電位Ｖ３は、記憶期間においてメモリ１０に記憶される表示信号ＳＩＧの電位である。

具体的には、制御装置２は、“電位Ｖａが第１電位Ｖ１と第２電位Ｖ２のうち第３電位Ｖ３との電位差が小さい方の電位である”との実行条件が成立する場合に、記憶期間への移行が可であると判定する。この場合、記憶期間に移行して、第３電位Ｖ３をメモリ１０に記憶させる動作が行われる。一方で、制御装置２は、上記実行条件が成立しない場合に、記憶期間への移行が不可であると判定する。この場合、本来であれば記憶期間へ移行すべき書込タイミングが到来しても記憶期間に移行せずに、表示期間を所定のフレーム期間ＴＦ（例えば１つのフレーム期間ＴＦ）だけ延長する。そして、記憶期間への移行が可であるか再び判定し、可であれば記憶期間へ移行する。

図１２を参照して具体例を示す。まず、記憶期間１においてメモリ１０に記憶させる第３電位Ｖ３は、白電位であるＶＤＤである。この場合、第１電位Ｖ１（ＶＳＳ）と第２電位Ｖ２（ＶＤＤ）のうち第３電位Ｖ３との電位差が小さい電位は、第３電位Ｖ３との電位差が無い第２電位Ｖ２となる。記憶期間１を実行すべき書込タイミング１の直前の表示期間０において、電位Ｖａは第２電位Ｖ２である。よって、上記実行条件が成立し、記憶期間への移行が可である。したがって、この書込タイミング１で記憶期間１の動作が実行される。

一方で、記憶期間２を実行すべき書込タイミング２の直前の表示期間１において、電位Ｖａ（図中では括弧を付している）は第１電位Ｖ１である。さらに、記憶期間２においてメモリ１０に記憶させる第３電位Ｖ３はＶＤＤである。この場合には上記実行条件が成立しないため、記憶期間への移行が不可である。したがって、書込タイミング２では記憶期間２の動作が実行されず、表示期間１が１つのフレーム期間ＴＦだけ延長される。

続いて、延長後に記憶期間２の動作を実行すべき書込タイミング２ａの直前の表示期間１（図７の例では延長期間）において、電位Ｖａは第２電位Ｖ２である。この場合には上記実行条件が成立するため、記憶期間への移行が可である。したがって、この書込タイミング２ａで記憶期間２の動作が実行される。

なお、図１２の例では実行条件が成立しない場合に１つのフレーム期間ＴＦだけ表示期間１が延長される場合を示したが、より多くのフレーム期間ＴＦに亘って表示期間１が延長されても良い。

また、ここでは表示領域ＤＡに含まれる全ての副画素ＳＰＸが白表示となる場合を想定したが、全ての副画素ＳＰＸが黒表示となる場合や、白表示の副画素ＳＰＸと黒表示の副画素ＳＰＸとが混在する場合にも同様の制御を適用できる。白表示の副画素ＳＰＸと黒表示の副画素ＳＰＸとが混在する場合、１つの書込タイミングにおいて電位Ｖａと第３電位Ｖ３とが異なる副画素ＳＰＸが混在することになる。この場合においては、例えば、全ての副画素ＳＰＸのうち上記実行条件が成立する副画素ＳＰＸの数が所定の閾値以上である場合に表示期間を延長して、記憶期間を後にずらしても良い。また、黒表示の副画素ＳＰＸにおけるフラッシング現象は白表示の場合に比べて表示品位に与える影響が小さいことから、白表示の副画素ＳＰＸの全てについて実行条件が成立する場合、或いは、白表示の副画素ＳＰＸのうち上記実行条件が成立する副画素ＳＰＸの数が所定の閾値以上である場合に表示期間を延長して、記憶期間を後にずらしても良い。

本実施形態によれば、記憶期間における表示信号ＳＩＧの電位と、この記憶期間の直前の画素電位ＰＩＸとが近い値（図１２の例では同じ値）となる。したがって、記憶期間においてフローティングとなった画素電極ＰＥの電位が共通電極ＣＥの電位に応じて変動しても、図７に示したような大きな電位差Ｖｘが生じることはない。これにより、フラッシング現象を抑制することができる。
以上説明した他にも、本実施形態からは種々の好適な効果を得ることができる。

（第４実施形態）
第１乃至第３実施形態においては、図７乃至図９にて説明した問題点を解消するための方法を開示した。ここで、デジタルモードにおいて生じ得る他の問題点につき、図１３のタイミングチャートを用いて説明する。
表示期間から記憶期間へ移行する際に、走査信号ＧＡＴＥＡが電圧ＶＳＳ２に立ち下り、スイッチング素子Ｑ１，Ｑ２がオフされる。これにより、選択信号線１２ａと画素電極ＰＥとが電気的に遮断されて、画素電極ＰＥがフローティングとなる。走査信号ＧＡＴＥＡが立ち下がる際には、画素電極ＰＥと走査線Ｇとの容量結合により、画素電位ＰＩＸも所定の電位ΔＶだけ低下し得る。この場合、記憶期間において副画素ＳＰＸの輝度変化が生じ、表示品位が低下する。

このような輝度変化を抑制するために、本実施形態では、スイッチング素子Ｑ１，Ｑ２が選択信号線１２ａと画素電極ＰＥとを遮断する前に、共通信号ＶＣＯＭ及び補助容量信号ＣＳの電位を既定量だけ低下させる。以下、この動作の具体例を示す。
図１４は、第４実施形態に係る表示装置１の動作の一例を示すタイミングチャートである。このタイミングチャートは、第１実施形態に係る動作に本実施形態を適用した例である。交流駆動回路２０は、表示期間から記憶期間へ移行するにあたり、走査信号ＧＡＴＥＡが立ち下がるタイミングよりも僅かに早いタイミングで、共通信号ＶＣＯＭ及び補助容量信号ＣＳの電位を既定量（図の例ではΔＶ）だけ低下させる。

走査信号ＧＡＴＥＡが立ち下がる際には、走査線Ｇと画素電極ＰＥとの容量結合により、画素電位ＰＩＸが電位ΔＶだけ低下する。走査信号ＧＡＴＥＡが立ち下がった後に、交流駆動回路２０は、共通信号ＶＣＯＭ及び補助容量信号ＣＳの電位を既定量（ΔＶ）だけ上昇させる。このとき、画素電極ＰＥはフローティングであるので、画素電位ＰＩＸは共通信号ＶＣＯＭの電位上昇に引き寄せられ、ともに既定量（ΔＶ）だけ上昇する。

以上の動作によれば、表示期間における画素電極ＰＥと共通電極ＣＥとの間の電位差が、この表示期間の直後の記憶期間においても維持される。したがって、走査線Ｇと画素電極ＰＥとの容量結合に起因した輝度変化を防止することができる。
なお、図１４の例では上記既定量が電位ΔＶである場合を示したが、上記既定量はΔＶと完全に一致する必要はない。例えば、上記既定量がΔＶより小さい値であっても、記憶期間における輝度変化の低減に寄与し得る。
また、交流駆動回路２０は、記憶期間の全てに亘って共通信号ＶＣＯＭを上記既定量だけ低下させ続けても良い。

また、図１４の例では、第１実施形態に係る動作に本実施形態を適用した場合を例示したが、第２実施形態や第３実施形態に係る動作に本実施形態を適用することもできる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、各実施形態にて開示した構成は、適宜に組み合わせることができる。
また、各実施形態ではアナログモード及びデジタルモードの機能を備える表示装置を開示したが、各実施形態における表示装置の動作はデジタルモードの機能のみを備える表示装置に適用することもできる。

１…表示装置、２…制御装置、４…信号線駆動回路、１０…メモリ、１１…ゲート回路、１２…選択制御回路、１２ａ…選択信号線、１３…記憶制御回路、２０…交流駆動回路、ＬＣＳ…補助容量線、ＰＥ…画素電極、ＣＥ…共通電極、ＬＣ…液晶層、Ｇ…走査線、Ｓ…信号線、ＬＰ１…第１電源線、ＬＰ２…第２電源線、ＬＧＤ…デジタル走査線、ＬＣＭ…共通電極線、Ｑ１〜Ｑ９…スイッチング素子、Ｃｓｃ…補助容量。

Claims (8)

1. 複数の画素が配置された表示領域を有する一対の基板と、
   前記一対の基板の間に封入された液晶層と、
   前記複数の画素のそれぞれに配置された画素電極と、
   前記画素電極と対向し、前記画素電極との間で前記液晶層を駆動する電位差を発生させる共通電極と、
   画像データに応じたデジタル信号が供給される信号線と、
   前記信号線に前記デジタル信号を供給する第１駆動回路と、
   前記共通電極に交流の共通信号を供給する第２駆動回路と、
   前記表示領域において、前記複数の画素のそれぞれに配置されたメモリと、
   画像の表示信号が供給される第１駆動線と、
   画像の非表示信号が供給される第２駆動線と、
   記憶期間において、前記信号線に供給された前記デジタル信号を前記メモリに記憶させる記憶制御回路と、
   表示期間において、前記第１駆動線に供給される前記表示信号及び前記第２駆動線に供給される前記非表示信号のうち、前記メモリに記憶された前記デジタル信号に対応する一方を選択的に前記画素電極に供給する選択制御回路と、を備え、
   前記表示期間において、前記第２駆動回路は、前記表示領域に配置された前記複数の画素の前記画素電極と前記共通電極の電位の極性を１フレーム期間毎に周期的に反転させ、
   前記１フレーム期間の開始に同期して前記表示期間から前記記憶期間へ移行する際、前記第２駆動回路は、前記表示期間の前記共通信号の電位を前記記憶期間においても維持する、表示装置。
2. 複数の画素が配置された表示領域を有する一対の基板と、
   前記一対の基板の間に封入された液晶層と、
   前記複数の画素のそれぞれに配置された画素電極と、
   前記画素電極と対向し、前記画素電極との間で前記液晶層を駆動する電位差を発生させる共通電極と、
   画像データに応じたデジタル信号が供給される信号線と、
   前記信号線に前記デジタル信号を供給する第１駆動回路と、
   前記共通電極に交流の共通信号を供給する第２駆動回路と、
   前記表示領域において、前記複数の画素のそれぞれに配置されたメモリと、
   画像の表示信号が供給される第１駆動線と、
   画像の非表示信号が供給される第２駆動線と、
   記憶期間において、前記信号線に供給された前記デジタル信号を前記メモリに記憶させる記憶制御回路と、
   表示期間において、前記第１駆動線に供給される表示信号及び前記第２駆動線に供給される非表示信号のうち、前記メモリに記憶された前記デジタル信号に対応する一方を選択的に前記画素電極に供給する選択制御回路と、
   前記表示期間から前記記憶期間への移行の可否を判定する制御装置と、を備え、
   前記表示信号は、第１電位と第２電位とを含み、
   前記記憶期間において前記メモリに記憶される前記デジタル信号の電位が第３電位であり、
   前記制御装置は、
   前記第１電位と前記第２電位のうち前記第３電位との電位差が小さい方の電位が、前記記憶期間の開始直前の前記画素電極の電位である場合に、前記記憶期間において前記第３電位を前記メモリに記憶させる動作を行い、
   前記第１電位と前記第２電位のうち前記第３電位との電位差が大きい方の電位が、前記記憶期間の開始直前の前記画素電極の電位である場合に、前記記憶期間において前記第３電位を前記メモリに記憶させる動作を行わず、前記表示期間を継続させる、表示装置。
3. 前記選択制御回路は、
   前記第１駆動線及び前記第２駆動線のうち前記メモリに記憶された前記デジタル信号に対応する一方と接続される選択信号線と、
   前記選択信号線と前記画素電極とを電気的に接続又は遮断するスイッチング素子と、
   を備え、
   前記記憶期間において、前記スイッチング素子は、前記選択信号線と前記画素電極とを電気的に遮断する、
   請求項１又は２に記載の表示装置。
4. 前記表示期間から前記記憶期間への移行の際、前記スイッチング素子が前記選択信号線と前記画素電極とを電気的に遮断する前に、前記第２駆動回路は、前記共通信号の電位を既定量だけ低下させる、請求項３に記載の表示装置。
5. 前記表示期間において、前記画素電極と前記共通電極との間の電位の極性が周期的に反転される、請求項１乃至４のうちいずれか１項に記載の表示装置。
6. 前記信号線は、隣り合う前記画素の間を通って延び、
   前記一対の基板の少なくとも一方は、光を遮光する遮光層を備え、
   前記遮光層は、前記表示領域において、隣り合う前記画素の間にある前記信号線と重畳しない、請求項１乃至５のうちいずれか１項に記載の表示装置。
7. 前記一対の基板は、第１基板と、第２基板とを含み、
   前記画素電極は、前記第１基板に配置され、
   前記第１基板は、前記第２基板に入射して前記液晶層を通り前記第１基板に到達した光を前記第２基板の方向へ反射する反射層を備え、
   前記反射層が反射した光により画像を表示する、請求項１乃至６のうちいずれか１項に記載の表示装置。
8. デジタルモードとアナログモードとを有し、
   前記第１駆動線と前記信号線とは同じ配線であり、
   前記デジタルモードにおいては、前記記憶期間及び前記表示期間の動作が実行され、
   前記アナログモードにおいては、前記第１駆動線に画像の階調に応じた信号が供給される、請求項１乃至７のうちいずれか１項に記載の表示装置。

Images