JP7289693B2 - 表示装置およびその駆動方法 - Google Patents

Description

本発明の実施形態は、表示装置およびその駆動方法に関する。

携帯電話端末やパーソナルコンピュータ等の電子機器に搭載される表示装置として、液晶表示装置が広く利用されている。例えば、液晶表示装置は、互いに対向して配置されたアレイ基板および対向基板と、これら両基板間に挟持された液晶層と、マトリクス状に配置された複数の画素と、複数の画素を駆動する駆動回路と、を備えている。

アレイ基板には、各画素に対応するように画素電極がマトリクス状に配置されている。対向基板には、複数の画素電極と対向するように対向電極が配置されている。液晶層に含まれる液晶分子は、画素電極に印加される電圧と対向電極に印加される電圧とによって、液晶分子の配向状態が制御される。

液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定され、その結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。これを防止するために、液晶表示装置においては、液晶層に印加する電圧をある一定時間毎に交流化、すなわち、対向電極に印加する電圧を基準にして、画素電極に印加する電圧を一定時間毎に正電圧側および負電圧側に変化させるようにしている。すなわち、極性反転駆動を行っている。

このように液晶層に交流電圧を印加する駆動方法として、画素スイッチが非導通状態の期間に、補助容量線の電圧を制御し、信号線に供給する信号電位の変化量より、画素電極電位の変化量を大きくする容量結合（CC: Capacity Coupling）駆動方式が知られている。

特開２００８－２８１９２２号公報

本開示は、低消費電力化を図ることが可能な表示装置および表示装置の駆動方法を提供することを目的の一つとする。

一実施形態に係る表示装置は、第１走査線と、第２走査線と、信号線と、容量配線と、画素電極、前記容量配線に接続される第１透明電極、前記画素電極と静電容量結合している第２透明電極、第１薄膜トランジスタ、および第２薄膜トランジスタを有する画素と、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与え、前記第２薄膜トランジスタのオンオフを切り替えるために前記第２走査線に第２制御信号を与え、前記信号線に画像信号を与え、前記容量配線に補助電圧を与える駆動部と、前記画素の一部を構成する共通電極と、前記画素電極と前記共通電極との間に印加される電圧がかかる表示機能層と、を具備し、前記第１透明電極は前記第２透明電極と静電容量結合し、前記第１薄膜トランジスタは前記信号線と前記画素電極と前記第１走査線に電気的に接続され、前記第２薄膜トランジスタは前記信号線と前記第２透明電極と前記第２走査線に電気的に接続され、前記駆動部は、第１駆動期間に、前記第１薄膜トランジスタをオンし、前記第２薄膜トランジスタをオフし、前記画像信号を前記信号線および前記第１薄膜トランジスタを介して前記画素電極に与え、前記第１駆動期間に続く第２駆動期間に、前記第１薄膜トランジスタをオフし、前記第２薄膜トランジスタをオンし、前記画像信号を前記信号線および前記第２薄膜トランジスタを介して前記第２透明電極に与え、前記第１駆動期間および前記第２駆動期間とは別の所定期間に、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタをオンし、前記共通電極に与えるコモン電圧を、前記信号線、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタを介して前記画素電極および前記第２透明電極に与える。

また、一実施形態に係る表示装置の駆動方法は、第１走査線と、第２走査線と、信号線と、容量配線と、画素電極、前記容量配線に接続される第１透明電極、前記画素電極と静電容量結合している第２透明電極、第１薄膜トランジスタ、および第２薄膜トランジスタを有する画素と、前記画素の一部を構成する共通電極と、前記画素電極と前記共通電極との間に印加される電圧がかかる表示機能層と、を有し、前記第１透明電極は前記第２透明電極と静電容量結合し、前記第１薄膜トランジスタは前記信号線と前記画素電極と前記第１走査線に電気的に接続され、前記第２薄膜トランジスタは前記信号線と前記第２透明電極と前記第２走査線に電気的に接続される、表示装置の駆動方法であって、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与えることと、前記第２薄膜トランジスタのオンオフを切り替えるために前記第２走査線に第２制御信号を与えることと、前記信号線に画像信号を与えることと、前記容量配線に補助電圧を与えることと、第１駆動期間に、前記第１薄膜トランジスタをオンし、前記第２薄膜トランジスタをオフし、前記画像信号を前記信号線および前記第１薄膜トランジスタを介して前記画素電極に与えることと、前記第１駆動期間に続く第２駆動期間に、前記第１薄膜トランジスタをオフし、前記第２薄膜トランジスタをオンし、前記画像信号を前記信号線および前記第２薄膜トランジスタを介して前記第２透明電極に与えることと、前記第１駆動期間および前記第２駆動期間とは別の所定期間に、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタをオンし、前記共通電極に与えるコモン電圧を、前記信号線、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタを介して前記画素電極および前記第２透明電極に与えることと、を具備する。

図１は、一実施形態に係る表示装置の構成例を示す平面図である。 図２は、図１に示した表示装置の断面図である。 図３は、図１に示した表示装置の主要な構成要素を示す図である。 図４は、図３に示したレベル変換回路およびＶｃｏｍ引き込み回路を説明するための図である。 図５は、図３に示した画素を示す等価回路図である。 図６は、図３に示した画素を示す平面図である。 図７は、図６に示した線ＶＩＩ－ＶＩＩに沿った断面を示す図である。 図８は、図６に示した線ＶＩＩＩ－ＶＩＩＩに沿った断面を示す図である。 図９Ａは、１ライン反転駆動の概要を示す図である。 図９Ｂは、２ライン反転駆動の概要を示す図である。 図９Ｃは、サブフレーム反転駆動の概要を示す図である。 図１０は、表示装置の駆動方法を説明するためのタイミングチャートである。 図１１は、ｎ行ｍ列に位置する画素電極に正極性の画像信号を書き込む例を説明するためのタイミングチャートである。 図１２は、比較例に係る画素を示す等価回路図である。 図１３は、ｎ行ｍ列に位置する画素電極に負極性の画像信号を書き込む例を説明するためのタイミングチャートである。 図１４は、ｎ行ｍ列に位置する画素電極に正極性の画像信号を書き込む別の例を説明するためのタイミングチャートである。 図１５は、ｎ行ｍ列に位置する画素電極に負極性の画像信号を書き込む別の例を説明するためのタイミングチャートである。 図１６は、変形例に係る表示装置の駆動方法を説明するためのタイミングチャートである。 図１７は、変形例に係る表示装置の駆動方法により、ｎ行ｍ列に位置する画素電極に正極性の画像信号を書き込む例を説明するためのタイミングチャートである。 図１８は、変形例に係る表示装置の駆動方法により、ｎ行ｍ列に位置する画素電極に負極性の画像信号を書き込む例を説明するためのタイミングチャートである。 図１９は、変形例に係る表示装置の駆動方法により、ｎ行ｍ列に位置する画素電極に正極性の画像信号を書き込む別の例を説明するためのタイミングチャートである。 図２０は、変形例に係る表示装置の駆動方法により、ｎ行ｍ列に位置する画素電極に負極性の画像信号を書き込む別の例を説明するためのタイミングチャートである。

いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一または類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

本実施形態においては、表示装置の一例として、高分子分散型液晶を適用した液晶表示装置について説明する。表示装置は、例えば、デジタルサイネージ、スマートフォン、タブレット端末、携帯電子端末等の種々の装置に用いることができる。

図１は、一実施形態における表示装置ＤＳＰの構成例を示す平面図である。
図１に示すように、第１方向Ｘおよび第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘおよび第２方向Ｙと交差する方向である。第１方向Ｘは、列方向に相当し、第２方向Ｙは、行方向に相当している。一例では、第１方向Ｘ、第２方向Ｙ、および第３方向Ｚは、互いに直交しているが、互いに９０度以外の角度で交差していても良い。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。

表示装置ＤＳＰは、表示パネルＰＮＬ、配線基板Ｆ１，Ｆ２等を備えている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、および表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示パネルＰＮＬは、ｎ本の第１走査線Ｇａ（Ｇａ１～Ｇａｎ）、ｎ本の第２走査線Ｇｂ（Ｇｂ１～Ｇｂｎ）、ｍ本の信号線Ｓ（Ｓ１～Ｓｍ）等を備えている。なお、ｎおよびｍはいずれも正の整数であり、ｎがｍと等しくても良いし、ｎがｍとは異なっていても良い。複数の第１走査線Ｇａおよび複数の第２走査線Ｇｂは、表示領域ＤＡにて、それぞれ第１方向Ｘに延在し、第２方向Ｙ（行方向）に１行目、２行目、３行目・・・と間隔をおいて並んでいる。複数の信号線Ｓは、表示領域ＤＡにて、それぞれ第２方向Ｙに延在し、第１方向Ｘ（列方向）に１列目、２列目、３列目・・・と間隔をおいて並んでいる。

表示パネルＰＮＬは、複数の第１接続配線ＣＷ１および複数の第２接続配線ＣＷ２を備えている。複数の第１接続配線ＣＷ１は、非表示領域ＮＤＡに設けられ、第１走査線Ｇａ、第２走査線Ｇｂ、および信号線Ｓのいずれか一つに電気的に接続されている。本実施形態において、第１接続配線ＣＷ１は、信号線Ｓと同一の材料で形成されている。複数の第２接続配線ＣＷ２は、非表示領域ＮＤＡに設けられ、複数の第１接続配線ＣＷ１に１対１で接続されている。本実施形態において、第２接続配線ＣＷ２は、第１走査線Ｇａおよび第２走査線Ｇｂと同一の材料で形成されている。

また、これに限らず複数の第１接続配線ＣＷ１は第１走査線Ｇａおよび第２走査線Ｇｂと同一の材料で形成されても良く、さらには後述する容量配線Ｃｓと同一の材料で形成されても良い。

表示パネルＰＮＬは、第１方向Ｘに延在する端辺Ｅｎ１，Ｅｎ２と、第２方向Ｙに延在する端辺Ｅｎ３，Ｅｎ４と、を有している。本実施形態において、端辺Ｅｎ１，Ｅｎ２はそれぞれ長辺であり、端辺Ｅｎ３，Ｅｎ４はそれぞれ短辺である。

走査線駆動回路ＧＤ１，ＧＤ２、および信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３は、表示パネルＰＮＬの非表示領域ＮＤＡに実装されている。本実施形態において、走査線駆動回路ＧＤ１、信号線駆動回路ＳＤ１、信号線駆動回路ＳＤ２、信号線駆動回路ＳＤ３、および走査線駆動回路ＧＤ２は、表示領域ＤＡと端辺Ｅｎ２との間に位置し、第１方向Ｘに順に並んでいる。走査線駆動回路ＧＤ１，ＧＤ２、および信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３は、それぞれ複数の第２接続配線ＣＷ２と電気的に接続されている。

配線基板Ｆ１は、表示パネルＰＮＬおよび配線基板Ｆ２に接続されている。配線基板Ｆ１は、走査線駆動回路ＧＤ１，ＧＤ２、および信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３と電気的に接続されている。配線基板Ｆ２は、タイミングコントローラＴＣや電源回路ＰＣ等を備えている。配線基板Ｆ１は、配線基板Ｆ２のコネクタＣＴに接続されている。なお、配線基板Ｆ１，Ｆ２は、単一の配線基板に置換されても良い。上記した走査線駆動回路ＧＤ１，ＧＤ２、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３、およびタイミングコントローラＴＣは、本実施形態の駆動部ＤＲを構成している。駆動部ＤＲは、第１走査線Ｇａ、第２走査線Ｇｂ、信号線Ｓ、後述する容量配線、および後述する共通電極のそれぞれの駆動を制御するように構成されている。

また、走査線駆動回路ＧＤ１，ＧＤ２、および信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３は、例えばドライバＩＣであり、ドライバＩＣの走査線駆動回路ＧＤ１，ＧＤ２および信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３は表示パネルＰＮＬに実装される例に限らず、配線基板Ｆ１もしくは配線基板Ｆ２に実装される構造であっても良い。

図示した例では、端辺Ｅｎ１の側から奇数番目の第１走査線Ｇａ１，…，Ｇａ（ｎ－１）および第２走査線Ｇｂ１，…，Ｇｂ（ｎ－１）が走査線駆動回路ＧＤ１に接続され、偶数番目の第１走査線Ｇａ２，…，Ｇａｎおよび第２走査線Ｇｂ２，…，Ｇｂｎが走査線駆動回路ＧＤ２に接続されている。但し、第１走査線Ｇａおよび第２走査線Ｇｂと、走査線駆動回路ＧＤ１，ＧＤ２との接続関係は図示した例に限定されるものではない。例えば、走査線駆動回路ＧＤ１，ＧＤ２を単一の走査線駆動回路に置換し、全ての第１走査線Ｇａおよび全ての第２走査線Ｇｂを単一の走査線駆動回路に接続しても良い。信号線Ｓと、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３との接続関係も図示した例に限定されるものではない。信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３を単一の信号線駆動回路に置換し、全ての信号線Ｓを単一の信号線駆動回路に接続しても良い。

図２は、図１に示した表示装置ＤＳＰの断面図である。ここでは、第２方向Ｙおよび第３方向Ｚによって規定されるＹ－Ｚ平面における表示装置ＤＳＰの断面において、主要部のみを説明する。

図２に示すように、表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、表示機能層としての液晶層３０等を備えている。第１基板ＳＵＢ１は、透明基板１０、画素電極ＰＥ、配向膜ＡＦ１等を備えている。第２基板ＳＵＢ２は、透明基板２０、共通電極ＣＥ、配向膜ＡＦ２等を備えている。画素電極ＰＥおよび共通電極ＣＥは、例えばインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明な導電材料によって形成されている。

液晶層３０は、少なくとも表示領域ＤＡに位置している。液晶層３０は、高分子分散液晶を含み、配向膜ＡＦ１と配向膜ＡＦ２との間に位置している。本実施形態の液晶層３０は、リバース型高分子分散液晶（R-PDLC: reverse mode polymer dispersed liquid crystal）を利用している。上記の液晶層３０は、印加される電圧が低い場合に入射される光の平行度を維持し、印加される電圧が高い場合に入射される光を散乱させる。第１基板ＳＵＢ１および第２基板ＳＵＢ２は、シール材４０によって接合されている。第１基板ＳＵＢ１は、透明基板２０の端部２０Ｅよりも第２方向Ｙに延出した延出部ＥＸを有している。

配線基板Ｆ１は、第１基板ＳＵＢ１の延出部ＥＸに実装され、延出部ＥＸに物理的に固定されている。延出部ＥＸは第1基板ＳＵＢ１が第２基板ＳＵＢ２から露出された（もしくは重畳しない）部分である。また、配線基板Ｆ１は、延出部ＥＸの図示しないパッドに電気的に接続されている。なお、上記パッドは、上記した走査線駆動回路ＧＤ１，ＧＤ２、および信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３と電気的に接続されている。

光源ユニットＬＵは、表示領域ＤＡの外側の非表示領域ＮＤＡに位置している。光源ユニットＬＵは、発光素子ＬＳ、配線基板Ｆ３等を備えている。発光素子ＬＳは、配線基板Ｆ３に接続され、延出部ＥＸの上に位置している。発光素子ＬＳは、端部２０Ｅと対向する発光部（発光面）ＥＭを有している。発光部ＥＭから出射された照明光は、端部２０Ｅに入射し、表示パネルＰＮＬを伝播する。

図３は、図１に示した表示装置ＤＳＰの主要な構成要素を示す図である。
図３に示すように、表示装置ＤＳＰは、図中に破線で示すコントローラＣＮＴを備えている。コントローラＣＮＴは、タイミングコントローラＴＣ、走査線駆動回路ＧＤ１，ＧＤ２、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３、Ｖｃｏｍ回路ＶＣ、補助回路ＡＣ、レベル変換回路（Ｌ／Ｓ回路）ＬＳＣ、Ｖｃｏｍ引き込み回路ＬＩＣ、および光源ドライバＬＳＤ等を含んでいる。なお、レベル変換回路ＬＳＣおよびＶｃｏｍ引き込み回路ＬＩＣについては、図４と共に後述するため、ここではその詳しい説明は省略する。

タイミングコントローラＴＣは、外部から入力された画像データや同期信号等に基づいて各種信号を生成する。一例では、タイミングコントローラＴＣは、画像データに基づき、所定の信号処理を行って生成した画像信号（例えば、映像信号）を信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３に出力する。また、タイミングコントローラＴＣは、同期信号に基づいて生成した制御信号を、走査線駆動回路ＧＤ１，ＧＤ２、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３、Ｖｃｏｍ回路ＶＣ、補助回路ＡＣ、レベル変換回路ＬＳＣ、および光源ドライバＬＳＤにそれぞれ出力する。タイミングコントローラＴＣの詳細については後述する。

図中に二点鎖線で示す表示領域ＤＡは、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘおよび第２方向Ｙにマトリクス状に設けられている。各画素ＰＸは、第１走査線Ｇａ、第２走査線Ｇｂ、信号線Ｓ、および容量配線Ｃｓと電気的に接続されている。なお、ｎ本の容量配線Ｃｓ（Ｃｓ１～Ｃｓｎ）は、表示領域ＤＡにて、それぞれ第１方向Ｘに延在し、第２方向Ｙに間隔を置いて並んでいる。

共通電極ＣＥは表示領域ＤＡに位置している。共通電極ＣＥは、複数の画素ＰＸで共用されている。共通電極ＣＥは、画素ＰＸの一部を構成している。第１走査線Ｇａの各々には、走査線駆動回路ＧＤ１またはＧＤ２から第１制御信号が与えられる。第２走査線Ｇｂの各々には、走査線駆動回路ＧＤ１またはＧＤ２から第２制御信号が与えられる。信号線Ｓの各々には、信号線駆動回路ＳＤ１、ＳＤ２またはＳＤ３から画像信号（映像信号）が与えられる。共通電極ＣＥには、Ｖｃｏｍ回路ＶＣからコモン電圧Ｖｃｏｍが与えられる。容量配線Ｃｓには、補助回路ＡＣから補助電圧Ｖａ（例えば、コモン電圧Ｖｃｏｍと同一の電圧）が与えられる。

本実施形態において、複数の信号線Ｓは、セレクタ回路を介すること無しに信号線駆動回路ＳＤと接続されている。そのため、信号線駆動回路ＳＤは、全ての信号線Ｓに画像信号を同時に与えることができる。但し、本実施形態と異なり、複数の信号線Ｓは、セレクタ回路を介して信号線駆動回路ＳＤと接続されていても良い。この場合、複数の信号線Ｓは時分割的に駆動され、複数の信号線Ｓには、時分割的に画像信号が与えられる。

また、走査線駆動回路ＧＤ１，ＧＤ２はドライバＩＣの例に限らず、第１基板ＳＵＢ１上に形成されたゲート内蔵回路であっても良く、信号線駆動回路ＳＤに接続されるセレクタ回路も第１基板ＳＵＢ１上に形成された内蔵回路であっても良い。

光源ユニットＬＵは、液晶層３０に無彩色以外の色の光を照射するように構成されている。光源ユニットＬＵは、複数色の発光素子ＬＳを備えている。例えば、光源ユニットＬＵは、液晶層３０に第１色の光を照射する発光素子（第１発光素子）ＬＳＲと、液晶層３０に第２色の光を照射する発光素子（第２発光素子）ＬＳＧと、液晶層３０に第３色の光を照射する発光素子（第３発光素子）ＬＳＢと、を備えている。上記の第１色、第２色、および第３色が、互いに異なる色であることは言うまでもない。本実施形態において、第１色は赤色、第２色は緑色、第３色は青色である。光源ドライバＬＳＤは、これらの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの点灯期間を制御する。後に詳述するが、１フレーム期間が複数のサブフレーム期間を有する駆動方式においては、各サブフレームにおいて３つの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢのうちの少なくとも一つが点灯し、サブフレーム毎に照明光の色が切り替えられる。

また、光源ユニットＬＵは、上述のように第１色、第２色、第３色の発光素子ＬＳを備えたカラー表示用に限らず、白色の発光素子のみを備え、モノクロ表示に用いるものであっても良い。

ここで、図４を参照して、図３に示したレベル変換回路ＬＳＣおよびＶｃｏｍ引き込み回路ＬＩＣについて説明する。
Ｖｃｏｍ回路ＶＣから供給されるコモン電圧Ｖｃｏｍは、共通電極ＣＥに供給されると共に、Ｖｃｏｍ引き込み回路ＬＩＣにも供給される。Ｖｃｏｍ引き込み回路ＬＩＣは、信号線駆動回路ＳＤと各信号線Ｓとの間に介在している。Ｖｃｏｍ引き込み回路ＬＩＣは、信号線駆動回路ＳＤから出力される画像信号を各信号線Ｓに供給する。また、Ｖｃｏｍ引き込み回路ＬＩＣは、Ｖｃｏｍ回路ＶＣからのコモン電圧Ｖｃｏｍを各信号線Ｓに供給する。

Ｖｃｏｍ引き込み回路ＬＩＣは、図４に示すように、スイッチング素子ＳＷＩ１～ＳＷＩｍを備えている。スイッチング素子ＳＷＩ１～ＳＷＩｍは、例えば表示パネルＰＮＬの第１基板ＳＵＢ１に配置されている。スイッチング素子ＳＷＩ１～ＳＷＩｍの入力端（ソース）には配線ＬＮ１が接続され、出力端（ドレイン）には各信号線Ｓ１～Ｓｍがそれぞれ接続され、制御端（ゲート）には配線ＬＮ２が接続されている。

Ｖｃｏｍ回路ＶＣは、配線ＬＮ１にコモン電圧Ｖｃｏｍを供給する。この動作は、後述する垂直ブランク期間において行われる。Ｖｃｏｍ引き込み回路ＬＩＣがコモン電圧Ｖｃｏｍを信号線Ｓ１～Ｓｍに供給する際、信号線駆動回路ＳＤの出力は、ハイ・インピーダンスに制御される。タイミングコントローラＴＣは、上記動作を実行する際に、制御信号をレベル変換回路ＬＳＣに出力する。レベル変換回路ＬＳＣは、この制御信号を所定レベルの電圧に変換して配線ＬＮ２に供給する。配線ＬＮ２に制御信号が供給されると、配線ＬＮ１と各信号線Ｓ１～Ｓｍとが導通し、配線ＬＮ１のコモン電圧Ｖｃｏｍが各信号線Ｓ１～Ｓｍに供給される。

なお、図３および図４では、コントローラＣＮＴがレベル変換回路ＬＳＣおよびＶｃｏｍ引き込み回路ＬＩＣを備えている場合を例示したが、これに限定されず、レベル変換回路ＬＳＣおよびＶｃｏｍ引き込み回路ＬＩＣの代わりに、信号線Ｓに対してコモン電圧Ｖｃｏｍを供給可能な回路が信号線駆動回路ＳＤに別途設けられても良い。

次に、上記した複数の画素ＰＸを代表し、ｊ行ｉ列に位置する１画素ＰＸ（ｊ，ｉ）について説明する。なお、複数の画素ＰＸは、同様に構成されている。図５は、図３に示した画素ＰＸを示す等価回路図である。

図５に示すように、画素ＰＸは、画素電極ＰＥ、第１透明電極ＴＥ１、第２透明電極ＴＥ２、第１スイッチＳＷ１、第２スイッチＳＷ２、および共通電極ＣＥを有している。

共通電極ＣＥには、駆動部ＤＲからコモン電圧Ｖｃｏｍが与えられる。液晶層３０には、画素電極ＰＥと共通電極ＣＥとの間に印加される電圧がかかる。第２透明電極ＴＥ２は、画素電極ＰＥと静電容量結合している。換言すると、第２透明電極ＴＥ２および画素電極ＰＥは、コンデンサＣｓｔを形成している。第１透明電極ＴＥ１は、容量配線Ｃｓｊと電気的に接続され、また、第２透明電極ＴＥ２と静電容量結合している。換言すると、第１透明電極ＴＥ１および第２透明電極ＴＥ２は、コンデンサＣｍｄを形成している。

なお、２以上の画素電極ＰＥ同士は電気的に接続されない。同様に、２以上の第１透明電極ＴＥ１同士は電気的に接続されないし、２以上の第２透明電極ＴＥ２同士も電気的に接続されない。なぜなら、画素ＰＸが異なると、画素電極ＰＥの電位が異なったり、第１透明電極ＴＥ１の電位が異なったり、第２透明電極ＴＥ２の電位が異なったりすることがあり得るためである。

第１スイッチＳＷ１および第２スイッチＳＷ２は、薄膜トランジスタ（ＴＦＴ）等のスイッチング素子で構成されている。本実施形態において、第１スイッチＳＷ１および第２スイッチＳＷ２は、それぞれＮチャネル型かつダブルゲート型のＴＦＴである。

第１スイッチＳＷ１は、第１ゲート電極ＧＥ１、第１電極Ｅ１、および第２電極Ｅ２を有している。第１ゲート電極ＧＥ１は、第１走査線Ｇａｊに電気的に接続されている。第１電極Ｅ１は、信号線Ｓｉに接続されている。第２電極Ｅ２は、画素電極ＰＥに電気的に接続されている。第１スイッチＳＷ１のオンオフは、第１走査線Ｇａｊを介して与えられる第１制御信号Ｃａｊに基づいて切り替えられる。第１スイッチＳＷ１がオンした状態、すなわち、第１スイッチＳＷ１を構成するＴＦＴが導通状態に切り替わった状態にて、駆動部ＤＲが信号線Ｓｉに画像信号Ｖｓｉｇを出力すると、画像信号Ｖｓｉｇは、信号線Ｓｉおよび第１スイッチＳＷ１を介して画素電極ＰＥに与えられる。

第２スイッチＳＷ２は、第２ゲート電極ＧＥ２、第３電極Ｅ３、および第４電極Ｅ４を有している。第２ゲート電極ＧＥ２は、第２走査線Ｇｂｊに電気的に接続されている。第３電極Ｅ３は、信号線Ｓｉに接続されている。第４電極Ｅ４は、第２透明電極ＴＥ２に電気的に接続されている。第２スイッチＳＷ２のオンオフは、第２走査線Ｇｂｊを介して与えられる第２制御信号Ｃｂｊに基づいて切り替えられる。第２スイッチＳＷ２がオンした状態、すなわち、第２スイッチＳＷ２を構成するＴＦＴが導通状態に切り替わった状態にて、駆動部ＤＲが信号線Ｓｉに画像信号Ｖｓｉｇを出力すると、画像信号Ｖｓｉｇは、信号線Ｓｉおよび第２スイッチＳＷ２を介して第２透明電極ＴＥ２に与えられる。

第２方向Ｙに並んだ各行の複数の画素ＰＸは、複数の第１走査線Ｇａ、複数の第２走査線Ｇｂ、および複数の容量配線Ｃｓのうち、対応する一つの第１走査線Ｇａ、対応する一つの第２走査線Ｇｂ、および対応する一つの容量配線Ｃｓに共通して接続されている。例えば、ｊ行目の複数の画素ＰＸは、第１走査線Ｇａｊ、第２走査線Ｇｂｊ、および容量配線Ｃｓｊに共通して接続されている。

第１方向Ｘに並んだ各列の複数の画素ＰＸは、複数の信号線Ｓのうち、対応する一つの信号線Ｓに共通して接続されている。例えば、ｉ列目の複数の画素ＰＸは、信号線Ｓｉに共通して接続されている。

図６は、表示装置ＤＳＰの表示パネルＰＮＬの一部を示す平面図であり、画素ＰＸを示す図である。なお、図６において、後述する遮光層ＳＨ１，ＳＨ２の図示は省略している。
図６に示すように、容量配線Ｃｓｊは、平面視にて、第２走査線Ｇｂｊより第１走査線Ｇａｊの近傍に位置し、第２透明電極ＴＥ２に距離を置いて位置している。第２方向Ｙにおいて、第１走査線Ｇａｊは、容量配線Ｃｓｊと第２走査線Ｇｂｊとの間に位置している。本実施形態において、第２走査線Ｇｂｊ－１、容量配線Ｃｓｊ、および第１走査線Ｇａｊは、第２方向Ｙに間隔を置いて設けられている。また、第２走査線Ｇｂｊ、容量配線Ｃｓｊ＋１、および第１走査線Ｇａｊ＋１は、第２方向Ｙに間隔を置いて設けられている。

平面視にて、第１スイッチＳＷ１および第２スイッチＳＷ２は、実質的に第１走査線Ｇａｊと第２走査線Ｇｂｊとの間に位置し、実質的に信号線Ｓｉと信号線Ｓｉ＋１との間に位置している。上記のことから、第１スイッチＳＷ１および第２スイッチＳＷ２は、実質的に、第１走査線Ｇａｊ、第２走査線Ｇｂｊ、信号線Ｓｉ、および信号線Ｓｉ＋１で囲まれた領域に位置している。第１走査線Ｇａｊ、第２走査線Ｇｂｊ、信号線Ｓｉ、および信号線Ｓｉ＋１で囲まれた領域とは、本実施例においては第1走査線Ｇａｊ、第２走査線Ｇｂｊ、信号線Ｓｉ、および信号線Ｓｉ＋１のそれぞれの配線幅の中心を通る仮想的な中心線で４辺を囲われる領域とする。

画素電極ＰＥ、第１透明電極ＴＥ１および第２透明電極ＴＥ２は、平面視にて、第１スイッチＳＷ１および第２スイッチＳＷ２のそれぞれと対向している。

画素電極ＰＥは四角形の形状を有し、容量配線Ｃｓｊ、容量配線Ｃｓｊ＋１、信号線Ｓｉおよび信号線Ｓｉ＋１で囲まれた領域に位置している。容量配線Ｃｓｊ、容量配線Ｃｓｊ＋１、信号線Ｓｉおよび信号線Ｓｉ＋１で囲まれた領域とは、本実施例においては容量配線Ｃｓｊ、容量配線Ｃｓｊ＋１、信号線Ｓｉおよび信号線Ｓｉ＋１のそれぞれの配線幅の中心を通る仮想的な中心線で４辺を囲われる領域とする。本実施形態において、画素電極ＰＥは、第１走査線Ｇａｊおよび第２走査線Ｇｂｊに重なり、容量配線Ｃｓｊ、容量配線Ｃｓｊ＋１、信号線Ｓｉおよび信号線Ｓｉ＋１に重なっていない。

第２透明電極ＴＥ２は、画素電極ＰＥよりも小さく、その全面が画素電極ＰＥと重なっている。換言すると、第２透明電極ＴＥ２は、容量配線Ｃｓｊ、容量配線Ｃｓｊ＋１、信号線Ｓｉおよび信号線Ｓｉ＋１で囲まれた領域に位置する画素電極ＰＥのそのさらに内側の領域に位置している。本実施形態において、第２透明電極ＴＥ２は、第２電極Ｅ２と対向する位置にノッチ部ＮＴ（切り欠き部）を有している。

第１透明電極ＴＥ１は、表示パネルＰＮＬの全面に亘って設けられている。第１透明電極ＴＥ１は、第１開口部ＯＰ１および第２開口部ＯＰ２を有している。第１開口部ＯＰ１は、画素電極ＰＥを第１スイッチＳＷ１にコンタクトさせるために用いられる。画素電極ＰＥは、第１透明電極ＴＥ１の第１開口部ＯＰ１を通り、第１スイッチＳＷ１の第２電極Ｅ２にコンタクトしている。第２開口部ＯＰ２は、第２透明電極ＴＥ２を第２スイッチＳＷ２にコンタクトさせるために用いられる。第２透明電極ＴＥ２は、第１透明電極ＴＥ１の第２開口部ＯＰ２を通り、第２スイッチＳＷ２の第４電極Ｅ４にコンタクトしている。

第１スイッチＳＷ１において、第１電極Ｅ１は、例えば、第１方向Ｘに延在し、第２方向Ｙに延在した信号線Ｓｉと一体に形成されている。第２電極Ｅ２は、例えば、第１方向Ｘに延在し、ノッチ部ＮＴと対向し、画素電極ＰＥに接続されている。第１ゲート電極ＧＥ１は、それぞれ、第１方向Ｘに延在し、第１電極Ｅ１と第２電極Ｅ２との間に位置し、第１方向Ｘに延在した第１走査線Ｇａｊと一体に形成されている。

第１スイッチＳＷ１の第１半導体層ＳＭＣ１は、第１電極Ｅ１、第１ゲート電極ＧＥ１および第２電極Ｅ２のそれぞれと対向し、第２方向Ｙに連続的に延在している。

第２スイッチＳＷ２において、第３電極Ｅ３は、例えば、第２方向Ｙに延在し、第２方向Ｙに延在した信号線Ｓｉと一体に形成されている。第４電極Ｅ４は、例えば、第１方向Ｘに延在し、第２透明電極ＴＥ２に接続されている。第２ゲート電極ＧＥ２は、それぞれ、第２方向Ｙに延在し、第３電極Ｅ３と第４電極Ｅ４との間に位置し、第１方向Ｘに延在した第２走査線Ｇｂｊと一体に形成されている。

第２スイッチＳＷ２の第２半導体層ＳＭＣ２は、第３電極Ｅ３、第２ゲート電極ＧＥ２および第４電極Ｅ４のそれぞれと対向し、第１方向Ｘに連続的に延在している。

上記した第１電極Ｅ１～第４電極Ｅ４、および信号線Ｓは、同一の遮光性の金属材料で形成されている。例えば、第１電極Ｅ１～第４電極Ｅ４、および信号線Ｓは、それぞれ３層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金等、Ｔｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金等、Ａｌを主成分とする金属材料からなる中間層と、Ｔｉ、Ｔｉを含む合金等、Ｔｉを主成分とする金属材料からなる上層と、を有している。

第１ゲート電極ＧＥ１および第２ゲート電極ＧＥ２と、第１走査線Ｇａおよび第２走査線Ｇｂとは、同一の遮光性の金属材料で形成されている。例えば、第１ゲート電極ＧＥ１および第２ゲート電極ＧＥ２と、第１走査線Ｇａおよび第２走査線Ｇｂとは、Ａｌ、Ｔｉ、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）等の金属材料や、これらの金属材料を組み合わせた合金等によって形成され、単層構造であっても良いし、多層構造であっても良い。本実施形態において、第１ゲート電極ＧＥ１および第２ゲート電極ＧＥ２と、第１走査線Ｇａおよび第２走査線Ｇｂとは、Ｍｏで形成されている。

容量配線Ｃｓは、遮光性の金属材料で形成されている。例えば、容量配線Ｃｓは、３層積層構造（Ｍｏ系／Ａｌ系／Ｍｏ系）が採用され、Ｍｏ、Ｍｏを含む合金等、Ｍｏを主成分とする金属材料からなる下層と、Ａｌ、Ａｌを含む合金等、Ａｌを主成分とする金属材料からなる中間層と、Ｍｏ、Ｍｏを含む合金等、Ｍｏを主成分とする金属材料からなる上層と、を有している。

第２透明電極ＴＥ２は、第２スイッチＳＷ２、コンデンサＣｓｔおよびコンデンサＣｍｄの共通のノードとして機能している。そのため、第２透明電極ＴＥ２が上記ノードとして機能していない場合と比較して、画素ＰＸにおける、第２スイッチＳＷ２の面積効率を高くすることができる。例えば、第４電極Ｅ４および第２透明電極ＴＥ２をつなぐ配線を減らすことができ、画素ＰＸの開口面積を大きくとることができる。

次に、表示パネルＰＮＬの断面構造について説明する。図７は、図６の表示パネルＰＮＬを線ＶＩＩ－ＶＩＩに沿って示す断面図である。なお、図７においては、説明の便宜上、第１基板ＳＵＢ１側の断面のみを図示し、液晶層３０および第２基板ＳＵＢ２側の断面の図示を省略している。

図７に示すように、第１基板ＳＵＢ１は、透明基板１０、絶縁層１１～１７、遮光層ＳＨ１、第１半導体層ＳＭＣ１、信号線Ｓｉ（第１電極Ｅ１）、第１ゲート電極ＧＥ１、第２電極Ｅ２、第１透明電極ＴＥ１、容量配線Ｃｓｊ、第２透明電極ＴＥ２、画素電極ＰＥおよび配向膜ＡＦ１、等を備えている。

透明基板１０は、絶縁性を有する透明基板としてガラス基板を利用することができる。但し、透明基板１０にガラス基板以外の基板を利用しても良い。例えば、透明基板１０は樹脂基板であっても良い。

透明基板１０の上に、絶縁層１１～１７が順に配置されている。絶縁層１１～１４，１６，１７は、シリコン酸化物やシリコン窒化物等の無機絶縁層、またはそれらの積層体で形成されている。絶縁層１５は、有機絶縁層で形成されている。

遮光層ＳＨ１は、絶縁層１１の上に位置し、絶縁層１２で覆われている。遮光層ＳＨ１は、金属材料で形成されているが、黒色樹脂等の遮光材料で形成されていても良い。

第１半導体層ＳＭＣ１は、絶縁層１２の上に位置し、絶縁層１３で覆われている。第１ゲート電極ＧＥ１は、絶縁層１３の上に位置し、絶縁層１４で覆われている。第１半導体層ＳＭＣ１は、二つの第１チャネル領域ＲＣ１、第１低抵抗領域Ｒ１、および第２低抵抗領域Ｒ２を有している。第１チャネル領域ＲＣ１は、第１低抵抗領域Ｒ１と第２低抵抗領域Ｒ２との間に位置している。各々の第１チャネル領域ＲＣ１は、第１ゲート電極ＧＥ１と対向している。

第１低抵抗領域Ｒ１は、信号線Ｓｉ（第１電極Ｅ１）に電気的に接続され、第１チャネル領域ＲＣ１より低抵抗である。なお、信号線Ｓｉ（第１電極Ｅ１）は、絶縁層１３および絶縁層１４を貫通し、第１低抵抗領域Ｒ１と対向する領域に位置した１以上のコンタクトホールＣＨ１を通り、第１低抵抗領域Ｒ１に電気的に接続されている。

第２低抵抗領域Ｒ２は、第２電極Ｅ２に電気的に接続され、第１チャネル領域ＲＣ１より低抵抗である。なお、第２電極Ｅ２は、絶縁層１３および絶縁層１４を貫通し、第２低抵抗領域Ｒ２と対向する領域に位置した１以上のコンタクトホールＣＨ２を通り、第２低抵抗領域Ｒ２に電気的に接続されている。

遮光層ＳＨ１は、第１スイッチＳＷ１と対向している。遮光層ＳＨ１は、第１半導体層ＳＭＣ１のうち、少なくとも第１チャネル領域ＲＣ１の全体と対向している。

信号線Ｓｉ（第１電極Ｅ１）および第２電極Ｅ２は、絶縁層１４の上に位置し、絶縁層１５で覆われている。第１透明電極ＴＥ１は、絶縁層１５の上に位置し、絶縁層１６で覆われている。第１透明電極ＴＥ１は、第２電極Ｅ２と対向する領域には形成されず、当該領域には第１開口部ＯＰ１（コンタクトホール）が形成されている。第１透明電極ＴＥ１の上には、容量配線ＣＳｊが形成され、当該容量配線ＣＳｊは絶縁層１６で覆われている。容量配線Ｃｓｊは、信号線Ｓｉ（第１電極Ｅ１）と対向する領域に形成されている。

第２透明電極ＴＥ２は、絶縁層１６の上に位置し、絶縁層１７で覆われている。画素電極ＰＥは、絶縁層１７の上に位置し、第１開口部ＯＰ１を介して第２電極Ｅ２に電気的に接続されている。つまり、画素電極ＰＥは、第２電極Ｅ２を介して、上記した第２低抵抗領域Ｒ２とも電気的に接続されている。画素電極ＰＥは、配向膜ＡＦ１で覆われている。第２透明電極ＴＥ２、絶縁層１７、および画素電極ＰＥは、コンデンサＣｓｔを形成している。コンデンサＣｓｔの容量の大きさは、絶縁層１７の膜厚に応じて設定される。

第１透明電極ＴＥ１、第２透明電極ＴＥ２、および画素電極ＰＥは、ＩＴＯ等の光透過性の導電材料によって形成されている。そのため、ＩＰＳ（In Plane Switching）モードの一種であるＦＦＳ（Fringe Field Switching）モードの液晶表示パネルと同様の製造方法にて、第１基板ＳＵＢ１を形成することが可能である。

図８は、図５の表示パネルＰＮＬを線ＶＩＩＩ－ＶＩＩＩに沿って示す断面図である。
図８に示すように、第１基板ＳＵＢ１は、透明基板１０、絶縁層１１～１７、遮光層ＳＨ２、第２半導体層ＳＭＣ２、信号線Ｓｉ（第３電極Ｅ３）、第２ゲート電極ＧＥ２、第４電極Ｅ４、第１透明電極ＴＥ１、第２透明電極ＴＥ２、画素電極ＰＥおよび配向膜ＡＦ１、等を備えている。

遮光層ＳＨ２は、絶縁層１１の上に位置し、絶縁層１２で覆われている。遮光層ＳＨ２は、金属材料で形成されているが、黒色樹脂等の遮光材料で形成されていても良い。

第２半導体層ＳＭＣ２は、絶縁層１２の上に位置し、絶縁層１３で覆われている。第２ゲート電極ＧＥ２は、絶縁層１３の上に位置し、絶縁層１４で覆われている。第２半導体層ＳＭＣ２は、二つの第２チャネル領域ＲＣ２、第３低抵抗領域Ｒ３、および第４低抵抗領域Ｒ４を有している。第２チャネル領域ＲＣ２は、第３低抵抗領域Ｒ３と第４低抵抗領域Ｒ４との間に位置している。各々の第２チャネル領域ＲＣ２は、第２ゲート電極ＧＥ２と対向している。

第３低抵抗領域Ｒ３は、信号線Ｓｉ（第３電極Ｅ３）に電気的に接続され、第２チャネル領域ＲＣ２より低抵抗である。なお、信号線Ｓｉ（第３電極Ｅ３）は、絶縁層１３および絶縁層１４を貫通し、第３低抵抗領域Ｒ３と対向する領域に位置した１以上のコンタクトホールＣＨ３を通り、第３低抵抗領域Ｒ３に電気的に接続されている。

第４低抵抗領域Ｒ４は、第４電極Ｅ４に電気的に接続され、第２チャネル領域ＲＣ２より低抵抗である。なお、第４電極Ｅ４は、絶縁層１３および絶縁層１４を貫通し、第４低抵抗領域Ｒ４と対向する領域に位置した１以上のコンタクトホールＣＨ４を通り、第４低抵抗領域Ｒ４に電気的に接続されている。

遮光層ＳＨ２は、第２スイッチＳＷ２と対向している。遮光層ＳＨ２は、第２半導体層ＳＭＣ２のうち、少なくとも第２チャネル領域ＲＣ２の全体と対向している。

信号線Ｓｉ（第３電極Ｅ３）および第４電極Ｅ４は、絶縁層１４の上に位置し、絶縁層１５で覆われている。第１透明電極ＴＥ１は、絶縁層１５の上に位置し、絶縁層１６で覆われている。第１透明電極ＴＥ１は、第４電極Ｅ４と対向する領域には形成されず、当該領域には第２開口部ＯＰ２（コンタクトホール）が形成されている。

第２透明電極ＴＥ２は、絶縁層１６の上に位置し、第２開口部ＯＰ２を介して第４電極Ｅ４に電気的に接続されている。つまり、第２透明電極ＴＥ２は、第４電極Ｅ４を介して、上記した第４低抵抗領域Ｒ４とも電気的に接続されている。画素電極ＰＥは、絶縁層１７の上に位置し、配向膜ＡＦ１で覆われている。第１透明電極ＴＥ１、絶縁層１６、および第２透明電極ＴＥ２は、コンデンサＣｍｄを形成している。コンデンサＣｍｄの容量の大きさは、絶縁層１６の膜厚に応じて設定される。

表示装置ＤＳＰには、液晶層３０に印加する電圧の極性を反転する極性反転駆動を適用することができる。図９Ａ、図９Ｂ、および図９Ｃは、極性反転駆動の概要を示す図である。ここでは、１フレーム期間が複数のサブフレーム期間（複数のフィールド期間）を有する駆動方式を表示装置ＤＳＰに適用する。このような駆動方式は、例えばフィールドシーケンシャル方式と呼ばれる。

図９Ａは、１サブフレーム期間毎に、１行の画素ＰＸ（１ライン）の単位で、液晶層３０に印加する電圧（画素ＰＸに書き込む電圧）を正極性（＋）と負極性（－）とで反転する１ライン反転駆動を表している。

このような駆動方法においては、例えば、走査線駆動回路ＧＤ１，ＧＤ２が、第１走査線Ｇａに第１制御信号Ｃａを与え、第２走査線Ｇｂに第２制御信号Ｃｂを与える１水平期間毎に、共通電極ＣＥに供給されるコモン電圧Ｖｃｏｍの極性と、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３から信号線Ｓに供給される画像信号Ｖｓｉｇの極性とが反転される。同じ水平期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。または、駆動部ＤＲは、１フレーム期間毎に液晶層３０に印加する電圧を正極性と負極性とで反転する１ライン反転駆動を行っても良い。

または、駆動部ＤＲは、１サブフレーム期間毎にインターレース方式による駆動を行っても良い。その場合、奇数フィールド期間と偶数フィールド期間とが切り替わる際に、駆動部ＤＲは極性反転を行う。１サブフレーム期間毎の極性反転の回数を大幅に少なくすることができ、低消費電力化に寄与することができる。１行の画素ＰＸに注目した場合、駆動部ＤＲは、１サブフレーム期間毎または１フレーム期間毎に、液晶層３０に印加する電圧を正極性と負極性とで反転する１ライン反転駆動を行うことが可能である。

図９Ｂは、２ライン毎に液晶層３０に印加する電圧を正極性（＋）と負極性（－）とで反転する２ライン反転駆動を表している。図９Ａおよび図９Ｂの例に限られず、３つ以上のライン毎に極性を反転しても良い。

図９Ｃは、サブフレーム期間毎に液晶層３０に印加する電圧を正極性（＋）と負極性（－）とで反転するサブフレーム反転駆動を表している。このような駆動方法においては、例えば、１サブフレーム期間毎に、コモン電圧Ｖｃｏｍの極性と、画像信号Ｖｓｉの極性とが反転される。同じサブフレーム期間において、コモン電圧Ｖｃｏｍの極性と画像信号Ｖｓｉｇの極性は、例えば逆である。または、駆動部ＤＲは、１フレーム期間毎に、液晶層３０に印加する電圧を正極性と負極性とで反転するフレーム反転駆動を行っても良い。

次に、表示装置ＤＳＰの駆動方法について説明する。図１０は、１フレーム期間Ｐｆにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａ、第２制御信号Ｃｂ、補助電圧Ｖａ、およびコモン電圧Ｖｃｏｍの変化を示すタイミングチャートである。

図１０に示すように、１フレーム期間Ｐｆは、第１サブフレーム期間Ｐｓｆ１、第２サブフレーム期間Ｐｓｆ２、および第３サブフレーム期間Ｐｓｆ３を有している。例えば、第１サブフレーム期間Ｐｓｆ１においては赤色の画像が表示され、第２サブフレーム期間Ｐｓｆ２においては緑色の画像が表示され、第３サブフレーム期間Ｐｓｆ３においては青色の画像が表示される。このように時分割で表示された画像が合わさって、多色表示の画像としてユーザに視認される。また、各サブフレーム期間Ｐｓｆは、垂直ブランク期間（ハイ・インピーダンス期間）Ｈｉ－Ｚと、複数の水平走査期間Ｈ（Ｈ１～Ｈｎ）と、を有している。さらに、水平走査期間Ｈは、第１駆動期間Ｐｄ１および第２駆動期間Ｐｄ２を有している。

図１０に示すように、第１サブフレーム期間Ｐｓｆ１において、駆動部ＤＲはコモン電圧Ｖｃｏｍ、および補助電圧Ｖａを０Ｖから＋１０Ｖに切り替え、駆動部ＤＲは画像信号Ｖｓｉｇを出力している。

垂直ブランク期間Ｈｉ－Ｚにおいて、駆動部ＤＲは第１制御信号Ｃａ１～Ｃａｎおよび第２制御信号Ｃｂ１～Ｃｂｎの電圧を全てハイ（Ｈ）レベルにシフトする。すると、１行目～ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオンになる。その後、駆動部ＤＲは第１制御信号Ｃａ１～Ｃａｎおよび第２制御信号Ｃｂ１～Ｃｂｎの電圧を全てロー（Ｌ）レベルにシフトし、各行の画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオフに切り替わる。

なお、ここでは、垂直ブランク期間Ｈｉ－Ｚは、水平走査期間Ｈ１～Ｈｎが開始される前に設けられている場合を例示したが、これに限定されず、垂直ブランク期間Ｈｉ－Ｚは、水平走査期間Ｈ１～Ｈｎが終了した後、つまり、サブフレーム期間Ｐｓｆの最後に設けられても良い。

次いで、１番目の水平走査期間Ｈ１の第１駆動期間Ｐｄ１において、駆動部ＤＲは第１制御信号Ｃａ１の電圧をＨレベルにシフトし、その他の第１制御信号Ｃａ２～Ｃａｎおよび全ての第２制御信号Ｃｂ１～Ｃｂｎの電圧をＬレベルにする。すると、１行目の全ての画素ＰＸの第１スイッチＳＷ１はオンになり、その他のスイッチはオフになる。その後、駆動部ＤＲは第１制御信号Ｃａ１の電圧をＬレベルにし、１行目の全ての画素ＰＸの第１スイッチＳＷ１はオフに切り替わる。

水平走査期間Ｈ１の第２駆動期間Ｐｄ２に移行すると、駆動部ＤＲは第２制御信号Ｃｂ１の電圧をＨレベルにシフトし、その他の制御信号の電圧をＬレベルのままにする。すると、１行目の全ての画素ＰＸの第２スイッチＳＷ２はオンになり、その他のスイッチはオフになる。その後、駆動部ＤＲは第２制御信号Ｃｂ１の電圧をＬレベルにシフトし、１行目の全ての画素ＰＸの第２スイッチＳＷ２はオフに切り替わる。

次いで、２番目の水平走査期間Ｈ２の第１駆動期間Ｐｄ１において、駆動部ＤＲは第１制御信号Ｃａ２の電圧をＨレベルにシフトし、その他の制御信号の電圧をＬレベルにする。すると、２行目の全ての画素ＰＸの第１スイッチＳＷ１はオンになり、その他のスイッチはオフになる。その後、駆動部ＤＲは第１制御信号Ｃａ２の電圧をＬレベルにシフトし、２行目の全ての画素ＰＸの第１スイッチＳＷ１はオフに切り替わる。

水平走査期間Ｈ２の第２駆動期間Ｐｄ２に移行すると、駆動部ＤＲは第２制御信号Ｃｂ２の電圧をＨレベルにシフトし、その他の制御信号の電圧をＬレベルのままにする。これにより、２行目の全ての画素ＰＸの第２スイッチＳＷ２がオンになり、その他のスイッチはオフになる。その後、駆動部ＤＲは第２制御信号Ｃｂ２の電圧をＬレベルにシフトし、２行目の全ての画素ＰＸの第２スイッチＳＷ２はオフに切り替わる。

上記した水平走査期間Ｈが、ｎ行に亘って配置されている全ての第１走査線Ｇａ１～Ｇａｎおよび第２走査線Ｇｂ１～Ｇｂｎについて設けられている。

上記したように、第１サブフレーム期間Ｐｓｆ１において、駆動部ＤＲは各行の第１スイッチＳＷ１および第２スイッチＳＷ２のオンオフを切り替える。同様に、第２サブフレーム期間Ｐｓｆ２および第３サブフレーム期間Ｐｓｆ３においても、駆動部ＤＲは各行の第１スイッチＳＷ１および第２スイッチＳＷ２のオンオフを切り替える。なお、ここでは、サブフレーム反転駆動を採用している。そのため、第２サブフレーム期間Ｐｓｆ２において、駆動部ＤＲは、コモン電圧Ｖｃｏｍおよび補助電圧Ｖａを＋１０Ｖから０Ｖに切り替えている。次いで、第３サブフレーム期間Ｐｓｆ３において、駆動部ＤＲは、コモン電圧Ｖｃｏｍおよび補助電圧Ｖａを０Ｖから＋１０Ｖに切り替えている。

次に、図１１を参照して、ｎ行ｍ列に位置する画素電極ＰＥ（ｎ，ｍ）に画像信号Ｖｓｉｇを書き込む例について説明する。

図１１は、所定のサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈｎと、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆに設けられる垂直ブランク期間Ｈｉ－Ｚにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａｎ、第２制御信号Ｃｂｎ、補助電圧Ｖａ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）、および第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）の変化を示すタイミングチャートであり、上記した画素電極ＰＥ（ｎ，ｍ）に正極性の画像信号Ｖｓｉｇを書き込む例を説明するための図である。

水平走査期間Ｈｎを含む所定のサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、０Ｖの電圧を与える。水平走査期間Ｈｎにおいて、駆動部ＤＲは＋１０Ｖの画像信号Ｖｓｉｇ等を出力する。

図１１に示すように、水平走査期間Ｈｎの第１駆動期間Ｐｄ１において、駆動部ＤＲは第１制御信号Ｃａｎの電圧をＨレベルにシフトし、駆動部ＤＲは第２制御信号Ｃｂｎの電圧をＬレベルのままにする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１はオンに切り替わり、ｎ行目の全ての画素ＰＸの第２スイッチＳＷ２はオフのままになる。駆動部ＤＲは、画像信号Ｖｓｉｇを複数の信号線Ｓおよび複数の第１スイッチＳＷ１を介してｎ行目の全ての画素ＰＸの画素電極ＰＥに与える。

画素ＰＸ（ｎ，ｍ）に注目すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは、信号線Ｓｍおよび画素ＰＸ（ｎ，ｍ）の第１スイッチＳＷ１を介して画素電極ＰＥ（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は０Ｖから＋１０Ｖに変化（遷移）する。また、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が＋１０Ｖになると、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）はコンデンサＣｓｔとコンデンサＣｍｄとの容量に基づく容量分圧により０Ｖから＋０．９Ｖに変化する。

その後、駆動部ＤＲは第１制御信号Ｃａｎの電圧をＬレベルにシフトする。これにより、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオフとなる。

水平走査期間Ｈｎの第２駆動期間Ｐｄ２に移行すると、駆動部ＤＲは第２制御信号Ｃｂｎの電圧をＨレベルにシフトする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１はオフのままになり、ｎ行目の全ての画素ＰＸの第２スイッチＳＷ２はオンに切り替わる。駆動部ＤＲは、画像信号Ｖｓｉｇを複数の信号線Ｓおよび複数の第２スイッチＳＷ２を介して全ての画素ＰＸの第２透明電極ＴＥ２に与える。

画素ＰＸ（ｎ，ｍ）に注目すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは信号線Ｓｍおよび画素ＰＸ（ｎ，ｍ）の第２スイッチＳＷ２を介して第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋０．９Ｖから＋１０Ｖに変化する。すると、画素電極ＰＥ（ｎ，ｍ）と第２透明電極ＴＥ２（ｎ，ｍ）との間のカップリング作用により、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１０Ｖから＋１９．１Ｖに変化する。

その後、駆動部ＤＲは第２制御信号Ｃｂｎの電圧をＬレベルにシフトする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオフになる。なお、図示した例のように、水平走査期間Ｈｎの先頭、第１駆動期間Ｐｄ１と第２駆動期間Ｐｄ２との間、および水平走査期間Ｈｎの後尾にマージン期間があっても良い。

次いで、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの垂直ブランク期間Ｈｉ－Ｚにおいて、駆動部ＤＲは、第１スイッチＳＷ１および第２スイッチＳＷ２をオフにしたまま、液晶層３０に印加する電圧の極性を反転させる反転駆動を行う。つまり、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆにおいては、駆動部ＤＲは、コモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、＋１０Ｖの電圧を与える。

画素ＰＸ（ｎ，ｍ）に注目すると、駆動部ＤＲによって反転駆動が行われることで、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖから＋２９．１Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋１０Ｖから＋２０Ｖに変化する。

その後、駆動部ＤＲは第１制御信号Ｃａｎおよび第２制御信号Ｃｂｎの電圧をＨレベルにシフトする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオンに切り替わる。駆動部ＤＲは、コモン電圧Ｖｃｏｍを、複数の信号線Ｓと、複数の第１スイッチＳＷ１および第２スイッチＳＷ２とを介して、ｎ行目の全ての画素ＰＸの画素電極ＰＥおよび第２透明電極ＴＥ２に与える。

画素ＰＸ（ｎ，ｍ）に注目すると、駆動部ＤＲによって出力されたコモン電圧Ｖｃｏｍは、信号線Ｓｍと、画素ＰＸ（ｎ，ｍ）の第１スイッチＳＷ１および第２スイッチＳＷ２とを介して、画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋２９．１Ｖから＋１０Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋２０Ｖから＋１０Ｖに変化する。つまり、コンデンサＣｓｔおよびコンデンサＣｍｄに蓄えられていた電荷が全て放電されて、コンデンサＣｓｔおよびコンデンサＣｍｄの容量がリセットされる。これによれば、画素電極ＰＥと共通電極ＣＥとの電位差が０Ｖとなり、液晶層３０に印加される電圧が０Ｖとなるため、液晶層３０は透明状態になる（換言すると、液晶層３０による表示は黒（透明）になる）。以下の説明中では、画素電極ＰＥおよび第２透明電極ＴＥ２にコモン電圧Ｖｃｏｍを与えて、液晶層３０を透明状態にする動作を「リセット動作」と称する。

その後、駆動部ＤＲは第１制御信号Ｃａｎおよび第２制御信号Ｃｂｎの電圧をＨレベルからＬレベルにシフトする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオフになる。

上記したように、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖであり、共通電極ＣＥには０Ｖのコモン電圧Ｖｃｏｍが与えられるため、画素電極ＰＥと共通電極ＣＥとの間には＋１９．１Ｖの電圧が印加される。つまり、液晶層３０には、＋１９．１Ｖの電圧が印加される。このように、本実施形態の駆動方法によれば、駆動部ＤＲが信号線Ｓに与える電圧よりも高い電圧を画素電極ＰＥに印加することができ、駆動部ＤＲは信号線Ｓに与える電圧を抑制することができ、駆動部ＤＲの低消費電力化を図ることができる。

ここで、比較例を用いて、本実施形態に係る表示装置ＤＳＰの効果について説明する。なお、比較例は、本実施形態に係る表示装置ＤＳＰが奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する構成や効果を本願発明の範囲から除外するものではない。

図１２は、比較例に係る表示装置１００に設けられる複数の画素ＰＸのうちの一つを示す等価回路図である。図１２に示すように、比較例に係る表示装置１００に設けられる画素ＰＸには、第１透明電極ＴＥ１の代わりに、第３スイッチＳＷ３が設けられている点で、本実施形態に係る表示装置ＤＳＰと相違している。

第３スイッチＳＷ３は、第３ゲート電極ＧＥ３、第５電極Ｅ５、第６電極Ｅ６を有している。第３ゲート電極ＧＥ３は、第１走査線Ｇａｊに電気的に接続されている。第５電極Ｅ５は、容量配線Ｃｓｊに電気的に接続されている。第６電極Ｅ６は、第２透明電極ＴＥ２に電気的に接続されている。第３スイッチＳＷ３のオンオフは、第１走査線Ｇａｊを介して与えられる第１制御信号Ｃａｊに基づいて切り替えられる。第３スイッチＳＷ３がオンした状態、すなわち第３スイッチＳＷ３を構成するＴＦＴが導通状態に切り替わった状態にて、第２透明電極ＴＥ２に補助電圧Ｖａが与えられる。

このような表示装置１００においても、本実施形態に係る表示装置ＤＳＰと同様に、駆動部ＤＲは信号線Ｓに与える電圧よりも高い電圧を画素電極ＰＥに印加することができ、駆動部ＤＲは信号線Ｓに与える電圧を抑制することができ、駆動部ＤＲの低消費電力化を図ることは可能である。

一方で、比較例に係る表示装置１００においては、画素ＰＸと同数の第３スイッチＳＷ３が第１走査線Ｇａ１～Ｇａｎに電気的に接続されているため、第１走査線Ｇａ１～Ｇａｎに電気的に接続される素子数が多く、第１走査線Ｇａ１～Ｇａｎに対する負荷が大きいという不都合がある。

これに対し、本実施形態に係る表示装置ＤＳＰは、第３スイッチＳＷ３の代わりに、第１透明電極ＴＥ１を設ける構成としているので、第１走査線Ｇａ１～Ｇａｎに電気的に接続される素子数を減らすことができ、比較例に係る表示装置１００に比べて、第１走査線Ｇａ１～Ｇａｎにかかる負荷を低減させることが可能である。これによれば、表示装置ＤＳＰに設けられる表示パネルＰＮＬ（表示領域ＤＡ）の大型化（大画面化）や、隣接する二つの画素ＰＸ間の距離（画素ピッチ）を狭めての高精細化、等を実現させることが可能である。

また、第１透明電極ＴＥ１はＩＴＯ等の光透過性の導電材料によって形成されるので、第３スイッチＳＷ３に起因した非透過領域を減らすことが可能である。つまり、本実施形態に係る表示装置ＤＳＰは、比較例に係る表示装置１００に比べて、透過領域を拡大させることが可能であり、表示品位の向上を図ることが可能である。

続いて、図１３を参照して、本実施形態に係る画素電極ＰＥ（ｎ，ｍ）に負極性の画像信号Ｖｓｉｇを書き込む例について説明する。

図１３は、所定のサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈｎと、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆに設けられる垂直ブランク期間Ｈｉ－Ｚにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａｎ、第２制御信号Ｃｂｎ、補助電圧Ｖａ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）、および第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）の変化を示すタイミングチャートであり、上記した画素電極ＰＥ（ｎ，ｍ）に負極性の画像信号Ｖｓｉｇを書き込む例を説明するための図である。なお、図１１において説明したことは適宜省略する。

水平走査期間Ｈｎを含む所定のサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、＋１０Ｖの電圧を与える。水平走査期間Ｈｎにおいて、駆動部ＤＲは０Ｖの画像信号Ｖｓｉｇ等を出力する。

図１３に示すように、水平走査期間Ｈｎの第１駆動期間Ｐｄ１において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは画素電極ＰＥ（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１０Ｖから０Ｖに変化する。また、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が０Ｖになると、第２透明電極ＴＥ２の電位Ｐｎ（ｎ，ｍ）はコンデンサＣｓｔとコンデンサＣｍｄとの容量に基づく容量分圧により＋１０Ｖから＋９．１Ｖに変化する。

次に、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋９．１Ｖから０Ｖに変化する。すると、画素電極ＰＥ（ｎ，ｍ）と第２透明電極ＴＥ２（ｎ，ｍ）との間のカップリング作用により、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は０Ｖから－９．１Ｖに変化する。

次いで、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの垂直ブランク期間Ｈｉ－Ｚにおいて、駆動部ＤＲは、液晶層３０に印加する電圧の極性を反転させる反転駆動を行う。つまり、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆにおいては、駆動部ＤＲは、コモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、０Ｖの電圧を与える。これによれば、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖから－１９．１Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は０Ｖから－１０Ｖに変化する。

その後、垂直ブランク期間Ｈｉ－Ｚにおいて、リセット動作が実行される。具体的には、駆動部ＤＲによって出力されたコモン電圧Ｖｃｏｍは画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－１９．１Ｖから０Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は－１０Ｖから０Ｖに変化する。

上記したように、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖであり、共通電極ＣＥには１０Ｖのコモン電圧Ｖｃｏｍが与えられるため、画素電極ＰＥと共通電極ＣＥとの間には－１９．１Ｖの電圧が印加されることになる。つまり、液晶層３０には、－１９．１Ｖの電圧が印加される。これによれば、図１３に示した駆動方法においても、図１１に示した駆動方法と同様の効果を得ることができる。

次に、図１４を参照して、本実施形態に係る画素電極ＰＥ（ｎ，ｍ）に正極性の画像信号Ｖｓｉｇを書き込む例であって、サブフレーム期間Ｐｓｆ間で反転駆動を行わない例について説明する。

図１４は、所定のサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈｎと、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆに設けられる垂直ブランク期間Ｈｉ－Ｚにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａｎ、第２制御信号Ｃｂｎ、補助電圧Ｖａ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）、および第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）の変化を示すタイミングチャートであり、上記した画素電極ＰＥ（ｎ，ｍ）に正極性の画像信号Ｖｓｉｇを書き込む例であって、サブフレーム期間Ｐｓｆ間で反転駆動を行わない例を説明するための図である。なお、図１１および図１３において説明したことは適宜省略する。

水平走査期間Ｈｎを含む所定のサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、０Ｖの電圧を与える。水平走査期間Ｈｎにおいて、駆動部ＤＲは＋１０Ｖの画像信号Ｖｓｉｇ等を出力する。

図１４に示すように、水平走査期間Ｈｎの第１駆動期間Ｐｄ１において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは画素電極ＰＥ（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は０Ｖから＋１０Ｖに変化する。また、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が＋１０Ｖになると、第２透明電極ＴＥ２の電位Ｐｎ（ｎ，ｍ）はコンデンサＣｓｔとコンデンサＣｍｄとの容量に基づく容量分圧により０Ｖから＋０．９Ｖに変化する。

次に、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋０．９Ｖから＋１０Ｖに変化する。すると、画素電極ＰＥ（ｎ，ｍ）と第２透明電極ＴＥ２（ｎ，ｍ）との間のカップリング作用により、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１０Ｖから＋１９．１Ｖに変化する。

次いで、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの垂直ブランク期間Ｈｉ－Ｚにおいて、リセット動作が実行される。具体的には、駆動部ＤＲによって出力されたコモン電圧Ｖｃｏｍは画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖから０Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋１０Ｖから０Ｖに変化する。

上記したように、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖであり、共通電極ＣＥには０Ｖのコモン電圧Ｖｃｏｍが与えられるため、画素電極ＰＥと共通電極ＣＥとの間には＋１９．１Ｖの電圧が印加されることになる。つまり、液晶層３０には、＋１９．１Ｖの電圧が印加される。これによれば、図１４に示した駆動方法においても、図１１および図１３に示した駆動方法と同様の効果を得ることができる。

さらに、図１５を参照して、本実施形態に係る画素電極ＰＥ（ｎ，ｍ）に負極性の画像信号Ｖｓｉｇを書き込む例であって、サブフレーム期間Ｐｓｆ間で反転駆動を行わない例について説明する。

図１５は、所定のサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈｎと、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆに設けられる垂直ブランク期間Ｈｉ－Ｚにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａｎ、第２制御信号Ｃｂｎ、補助電圧Ｖａ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）、および第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）の変化を示すタイミングチャートであり、上記した画素電極ＰＥ（ｎ，ｍ）に負極性の画像信号Ｖｓｉｇを書き込む例であって、サブフレーム期間Ｐｓｆ間で反転駆動を行わない例を説明するための図である。なお、図１１、図１３および図１４において説明したことは適宜省略する。

水平走査期間Ｈｎを含む所定のサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、＋１０Ｖの電圧を与える。水平走査期間Ｈｎにおいて、駆動部ＤＲは０Ｖの画像信号Ｖｓｉｇ等を出力する。

図１５に示すように、水平走査期間Ｈｎの第１駆動期間Ｐｄ１において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは画素電極ＰＥ（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１０Ｖから０Ｖに変化する。また、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が０Ｖになると、第２透明電極ＴＥ２の電位Ｐｎ（ｎ，ｍ）はコンデンサＣｓｔとコンデンサＣｍｄとの容量に基づく容量分圧により＋１０Ｖから＋９．１Ｖに変化する。

次に、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋９．１Ｖから０Ｖに変化する。すると、画素電極ＰＥ（ｎ，ｍ）と第２透明電極ＴＥ２（ｎ，ｍ）との間のカップリング作用により、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は０Ｖから－９．１Ｖに変化する。

次いで、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの垂直ブランク期間Ｈｉ－Ｚにおいて、リセット動作が実行される。具体的には、駆動部ＤＲによって出力されたコモン電圧Ｖｃｏｍは画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖから＋１０Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は０Ｖから＋１０Ｖに変化する。

上記したように、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖであり、共通電極ＣＥには１０Ｖのコモン電圧Ｖｃｏｍが与えられるため、画素電極ＰＥと共通電極ＣＥとの間には－１９．１Ｖの電圧が印加されることになる。つまり、液晶層３０には、－１９．１Ｖの電圧が印加される。これによれば、図１５に示した駆動方法においても、図１１、図１３および図１４に示した駆動方法と同様の効果を得ることができる。
［変形例］
次に、上記した実施形態の変形例について説明する。
本変形例は、上記したリセット動作を全ての行に対して一斉に実行するのではなく、行単位で実行している点において、上記した実施形態と相違している。

図１６は、本変形例における表示装置ＤＳＰの駆動方法を説明するための図であり、１フレーム期間Ｐｆにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａ、第２制御信号Ｃｂ、補助電圧Ｖａ、およびコモン電圧Ｖｃｏｍの変化を示すタイミングチャートである。なお、図１０において説明したことは適宜省略する。

図１６に示すように、各サブフレーム期間Ｐｓｆは、複数の水平走査期間Ｈ（Ｈ１～Ｈｎ）を有し、各水平走査期間Ｈ１～Ｈｎは垂直ブランク期間Ｈｉ－Ｚ（Ｈｉ－Ｚ１～Ｈｉ－Ｚｎ）をそれぞれ含んでいる。さらに、水平走査期間Ｈは、第１駆動期間Ｐｄ１および第２駆動期間Ｐｄ２を有している。

図１６に示すように、第１サブフレーム期間Ｐｓｆ１において、駆動部ＤＲはコモン電圧Ｖｃｏｍ、および補助電圧Ｖａを０Ｖから＋１０Ｖに切り替え、駆動部ＤＲは画像信号Ｖｓｉｇを出力している。

まず、１番目の水平走査期間Ｈ１の第１駆動期間Ｐｄ１において、駆動部ＤＲは第１制御信号Ｃａ１の電圧をＨレベルにシフトし、その他の第１制御信号Ｃａ２～Ｃａｎの電圧をＬレベルにする。また、駆動部ＤＲは第２制御信号Ｃｂ１の電圧をＨレベルにシフトし、その他の第２制御信号Ｃｂ２～Ｃｂｎの電圧をＬレベルにする。すると、１行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオンになり、その他のスイッチはオフになる。

その後、駆動部ＤＲは第１制御信号Ｃａ１の電圧はＨレベルのまま、第２制御信号Ｃｂ１の電圧をＬレベルにシフトする。すると、１行目の全ての画素ＰＸの第２スイッチＳＷ２はオフに切り替わり、１行目の全ての画素ＰＸの第１スイッチＳＷ１のみがオンになる。第１駆動期間Ｐｄ１において、第１制御信号Ｃａ１および第２制御信号Ｃｂ１の電圧が共にＨレベルの期間が、１番目の水平走査期間Ｈ１に含まれる垂直ブランク期間Ｈｉ－Ｚ１に相当する。

その後、駆動部ＤＲは第１制御信号Ｃａ１の電圧をＬレベルにし、１行目の全ての画素ＰＸの第１スイッチＳＷ１はオフに切り替わる。

水平走査期間Ｈ１の第２駆動期間Ｐｄ２に移行すると、駆動部ＤＲは第２制御信号Ｃｂ１の電圧をＨレベルにシフトし、その他の制御信号の電圧をＬレベルのままにする。すると、１行目の全ての画素ＰＸの第２スイッチＳＷ２はオンになり、その他のスイッチはオフになる。その後、駆動部ＤＲは第２制御信号Ｃｂ１の電圧をＬレベルにシフトし、１行目の全ての画素ＰＸの第２スイッチＳＷ２はオフに切り替わる。

このような水平走査期間Ｈが、ｎ行に亘って配置されている全ての第１走査線Ｇａ１～Ｇａｎおよび第２走査線Ｇｂ１～Ｇｂｎについて設けられている。また、上記では第１サブフレーム期間Ｐｓｆ１を例にとって説明したが、第２サブフレーム期間Ｐｓｆ２および第３サブフレーム期間Ｐｓｆ３においても、駆動部ＤＲが同様に動作する水平走査期間Ｈ１～Ｈｎが設けられている。但し、ここでは、サブフレーム反転駆動を採用しているため、第２サブフレーム期間Ｐｓｆ２においては、駆動部ＤＲは、コモン電圧Ｖｃｏｍおよび補助電圧Ｖａを＋１０Ｖから０Ｖに切り替え、第３サブフレーム期間Ｐｓｆ３においては、駆動部ＤＲは、コモン電圧Ｖｃｏｍおよび補助電圧Ｖａを０Ｖから＋１０Ｖに切り替えている。

次に、図１７を参照して、本変形例に係る駆動方法により、ｎ行ｍ列に位置する画素電極ＰＥ（ｎ，ｍ）に画像信号Ｖｓｉｇを書き込む例について説明する。

図１７は、所定のサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈｎと、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈ１における、画像信号Ｖｓｉｇ、第１制御信号Ｃａｎ、第２制御信号Ｃｂｎ、補助電圧Ｖａ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）、および第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）の変化を示すタイミングチャートであり、上記した画素電極ＰＥ（ｎ，ｍ）に正極性の画像信号Ｖｓｉｇを書き込む例を説明するための図である。

水平走査期間Ｈｎを含む所定のサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、０Ｖの電圧を与える。水平走査期間Ｈｎにおいて、駆動部ＤＲは＋１０Ｖの画像信号Ｖｓｉｇ等を出力する。

図１７に示すように、水平走査期間Ｈｎの第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚｎにおいて、駆動部ＤＲは第１制御信号Ｃａｎの電圧と第２制御信号Ｃｂｎの電圧とを共にＨレベルにシフトする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオンに切り替わる。駆動部ＤＲは、コモン電圧Ｖｃｏｍを、複数の信号線Ｓと、複数の第１スイッチＳＷ１および第２スイッチＳＷ２とを介して、ｎ行目の全ての画素ＰＸの画素電極ＰＥおよび第２透明電極ＴＥ２に与える。

画素ＰＸ（ｎ，ｍ）に注目すると、駆動部ＤＲによって出力されたコモン電圧Ｖｃｏｍは、信号線Ｓｍと、画素ＰＸ（ｎ，ｍ）の第１スイッチＳＷ１および第２スイッチＳＷ２とを介して、画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－１９．１Ｖから０Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は－１０Ｖから０Ｖに変化する。なお、変化前の画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が－１９．１Ｖであり、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）が－１０Ｖであることについては、図１８の説明と共に後述する。

その後、駆動部ＤＲは第１制御信号Ｃａｎの電圧はＨレベルのまま、第２制御信号Ｃｂｎの電圧のみをＨレベルからＬレベルにシフトする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１はオンのままになり、第２スイッチＳＷ２はオフになる。駆動部ＤＲは、画像信号Ｖｓｉｇを複数の信号線Ｓおよび複数の第１スイッチＳＷ１を介してｎ行目の全ての画素ＰＸの画素電極ＰＥに与える。

画素ＰＸ（ｎ，ｍ）に注目すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは、信号線Ｓｍおよび画素ＰＸ（ｎ，ｍ）の第１スイッチＳＷ１を介して画素電極ＰＥ（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は０Ｖから＋１０Ｖに変化する。また、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が＋１０Ｖになると、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）はコンデンサＣｓｔとコンデンサＣｍｄとの容量に基づく容量分圧により０Ｖから＋０．９Ｖに変化する。

その後、駆動部ＤＲは第１制御信号Ｃａｎの電圧をＬレベルにシフトする。これにより、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオフとなる。

水平走査期間Ｈｎの第２駆動期間Ｐｄ２に移行すると、駆動部ＤＲは第２制御信号Ｃｂｎの電圧をＨレベルにシフトする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１はオフのままになり、ｎ行目の全ての画素ＰＸの第２スイッチＳＷ２はオンに切り替わる。駆動部ＤＲは、画像信号Ｖｓｉｇを複数の信号線Ｓおよび複数の第２スイッチＳＷ２を介して全ての画素ＰＸの第２透明電極ＴＥ２に与える。

画素ＰＸ（ｎ，ｍ）に注目すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは信号線Ｓｍおよび画素ＰＸ（ｎ，ｍ）の第２スイッチＳＷ２を介して第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋０．９Ｖから＋１０Ｖに変化する。すると、画素電極ＰＥ（ｎ，ｍ）と第２透明電極ＴＥ２（ｎ，ｍ）との間のカップリング作用により、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１０Ｖから＋１９．１Ｖに変化する。

その後、駆動部ＤＲは第２制御信号Ｃｂｎの電圧をＬレベルにシフトする。すると、ｎ行目の全ての画素ＰＸの第１スイッチＳＷ１および第２スイッチＳＷ２はオフになる。

次いで、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの水平走査期間Ｈ１の第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚ１において、駆動部ＤＲは、第１スイッチＳＷ１および第２スイッチＳＷ２をオフにしたまま、液晶層３０に印加する電圧の極性を反転させる反転駆動を行う。つまり、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆにおいては、駆動部ＤＲは、コモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、＋１０Ｖの電圧を与える。

画素ＰＸ（ｎ，ｍ）に注目すると、駆動部ＤＲによって反転駆動が行われることで、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖから＋２９．１Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋１０Ｖから＋２０Ｖに変化する。

以降、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの水平走査期間Ｈｎまで、画素ＰＸ（ｎ，ｍ）の画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）はフローティング状態となるため、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋２９．１Ｖのままとなり、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋２０Ｖのままとなる。

上記したように、所定のサブフレーム期間Ｐｓｆにおける水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖであり、共通電極ＣＥには０Ｖのコモン電圧が与えられるため、画素電極ＰＥと共通電極ＣＥとの間には＋１９．１Ｖの電圧が印加されることになる。つまり、液晶層３０には、＋１９．１Ｖの電圧が印加される。これによれば、図１７に示した駆動方法においても、図１１および図１３～図１５に示した駆動方法と同様な効果を得ることができる。

続いて、図１８を参照して、本変形例に係る駆動方法により、画素電極ＰＥ（ｎ，ｍ）に負極性の画像信号Ｖｓｉｇを書き込む例について説明する。

図１８は、所定のサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈｎと、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈ１における、画像信号Ｖｓｉｇ、第１制御信号Ｃａｎ、第２制御信号Ｃｂｎ、補助電圧Ｖａ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）、および第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）の変化を示すタイミングチャートであり、上記した画素電極ＰＥ（ｎ，ｍ）に負極性の画像信号Ｖｓｉｇを書き込む例を説明するための図である。

水平走査期間Ｈｎを含む所定のサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、＋１０Ｖの電圧を与える。水平走査期間Ｈｎにおいて、駆動部ＤＲは０Ｖの画像信号Ｖｓｉｇ等を出力する。

図１８に示すように、水平走査期間Ｈｎの第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚｎにおいて、駆動部ＤＲによって出力されたコモン電圧Ｖｃｏｍは画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋２９．１Ｖから＋１０Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋２０Ｖから＋１０Ｖに変化する。

その後、水平走査期間Ｈｎの第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚｎが終了すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇが画素電極ＰＥ（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１０Ｖから０Ｖに変化する。また、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が０Ｖになると、第２透明電極ＴＥ２の電位Ｐｎ（ｎ，ｍ）はコンデンサＣｓｔとコンデンサＣｍｄとの容量に基づく容量分圧により＋１０Ｖから＋９．１Ｖに変化する。

水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋９．１Ｖから０Ｖに変化する。すると、画素電極ＰＥ（ｎ，ｍ）と第２透明電極ＴＥ２（ｎ，ｍ）との間のカップリング作用により、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は０Ｖから－９．１Ｖに変化する。

次いで、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの水平走査期間Ｈ１の第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚ１において、駆動部ＤＲは、液晶層３０に印加する電圧の極性を反転させる反転駆動を行う。つまり、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆにおいては、駆動部ＤＲは、コモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、０Ｖの電圧を与える。これによれば、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖから－１９．１Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は０Ｖから－１０Ｖに変化する。

以降、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの水平走査期間Ｈｎまで、画素ＰＸ（ｎ，ｍ）の画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）はフローティング状態となるため、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－１９．１Ｖのままとなり、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は－１０Ｖのままとなる。

上記したように、所定のサブフレーム期間Ｐｓｆにおける水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖであり、共通電極ＣＥには１０Ｖのコモン電圧が与えられるため、画素電極ＰＥと共通電極ＣＥとの間には－１９．１Ｖの電圧が印加されることになる。つまり、液晶層３０には、－１９．１Ｖの電圧が印加される。これによれば、図１８に示した駆動方法においても、図１１、図１３～図１５、図１７に示した駆動方法と同様な効果を得ることができる。

次に、図１９を参照して、本変形例に係る駆動方法により、画素電極ＰＥ（ｎ，ｍ）に正極性の画像信号Ｖｓｉｇを書き込む例であって、サブフレーム期間Ｐｓｆ間で反転駆動を行わない例について説明する。

図１９は、所定のサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈｎにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａｎ、第２制御信号Ｃｂｎ、補助電圧Ｖａ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）、および第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）の変化を示すタイミングチャートであり、上記した画素電極ＰＥ（ｎ，ｍ）に正極性の画像信号Ｖｓｉｇを書き込む例であって、サブフレーム期間Ｐｓｆ間で反転駆動を行わない例を説明するための図である。

水平走査期間Ｈｎを含む所定のサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、０Ｖの電圧を与える。水平走査期間Ｈｎにおいて、駆動部ＤＲは＋１０Ｖの画像信号Ｖｓｉｇ等を出力する。

図１９に示すように、水平走査期間Ｈｎの第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚｎにおいて、駆動部ＤＲによって出力されたコモン電圧Ｖｃｏｍは画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖから０Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋１０Ｖから０Ｖに変化する。

その後、水平走査期間Ｈｎの第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚｎが終了すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇが画素電極ＰＥ（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は０Ｖから＋１０Ｖに変化する。また、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が＋１０Ｖになると、第２透明電極ＴＥ２の電位Ｐｎ（ｎ，ｍ）はコンデンサＣｓｔとコンデンサＣｍｄとの容量に基づく容量分圧により０Ｖから＋０．９Ｖに変化する。

次いで、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋０．９Ｖから＋１０Ｖに変化する。すると、画素電極ＰＥ（ｎ，ｍ）と第２透明電極ＴＥ２（ｎ，ｍ）との間のカップリング作用により、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１０Ｖから＋１９．１Ｖに変化する。

以降、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの水平走査期間Ｈｎまで、画素ＰＸ（ｎ，ｍ）の画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）はフローティング状態となるため、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖのままとなり、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋１０Ｖのままとなる。

上記したように、所定のサブフレーム期間Ｐｓｆにおける水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１９．１Ｖであり、共通電極ＣＥには０Ｖのコモン電圧が与えられるため、画素電極ＰＥと共通電極ＣＥとの間には＋１９．１Ｖの電圧が印加されることになる。つまり、液晶層３０には、＋１９．１Ｖの電圧が印加される。これによれば、図１９に示した駆動方法においても、図１１、図１３～図１５、図１７および図１８に示した駆動方法と同様な効果を得ることができる。

さらに、図２０を参照して、本変形例に係る駆動方法により、画素電極ＰＥ（ｎ，ｍ）に負極性の画像信号Ｖｓｉｇを書き込む例であって、サブフレーム期間Ｐｓｆ間で反転駆動を行わない例について説明する。

図２０は、所定のサブフレーム期間Ｐｓｆに設けられる水平走査期間Ｈｎにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａｎ、第２制御信号Ｃｂｎ、補助電圧Ｖａ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）、および第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）の変化を示すタイミングチャートであり、上記した画素電極ＰＥ（ｎ，ｍ）に負極性の画像信号Ｖｓｉｇを書き込む例であって、サブフレーム期間Ｐｓｆ間で反転駆動を行わない例を説明するための図である。

水平走査期間Ｈｎを含む所定のサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍおよび補助電圧Ｖａとして、＋１０Ｖの電圧を与える。水平走査期間Ｈｎにおいて、駆動部ＤＲは０Ｖの画像信号Ｖｓｉｇ等を出力する。

図２０に示すように、水平走査期間Ｈｎの第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚｎにおいて、駆動部ＤＲによって出力されたコモン電圧Ｖｃｏｍは画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖから＋１０Ｖに変化し、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は０Ｖから＋１０Ｖに変化する。

その後、水平走査期間Ｈｎの第１駆動期間Ｐｄ１に含まれる垂直ブランク期間Ｈｉ－Ｚｎが終了すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇが画素電極ＰＥ（ｎ，ｍ）に与えられ、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は＋１０Ｖから０Ｖに変化する。また、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）が０Ｖになると、第２透明電極ＴＥ２の電位Ｐｎ（ｎ，ｍ）はコンデンサＣｓｔとコンデンサＣｍｄとの容量に基づく容量分圧により＋１０Ｖから＋９．１Ｖに変化する。

次いで、水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは第２透明電極ＴＥ２（ｎ，ｍ）に与えられ、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は＋９．１Ｖから０Ｖに変化する。すると、画素電極ＰＥ（ｎ，ｍ）と第２透明電極ＴＥ２（ｎ，ｍ）との間のカップリング作用により、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は０Ｖから－９．１Ｖに変化する。

以降、所定のサブフレーム期間Ｐｓｆに続くサブフレーム期間Ｐｓｆの水平走査期間Ｈｎまで、画素ＰＸ（ｎ，ｍ）の画素電極ＰＥ（ｎ，ｍ）および第２透明電極ＴＥ２（ｎ，ｍ）はフローティング状態となるため、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖのままとなり、第２透明電極ＴＥ２（ｎ，ｍ）の電位Ｐｎ（ｎ，ｍ）は０Ｖのままとなる。

上記したように、所定のサブフレーム期間Ｐｓｆにおける水平走査期間Ｈｎの第２駆動期間Ｐｄ２において、画素電極ＰＥ（ｎ，ｍ）の電位Ｐｐ（ｎ，ｍ）は－９．１Ｖであり、共通電極ＣＥには１０Ｖのコモン電圧が与えられるため、画素電極ＰＥと共通電極ＣＥとの間には－１９．１Ｖの電圧が印加されることになる。つまり、液晶層３０には、－１９．１Ｖの電圧が印加される。これによれば、図２０に示した駆動方法においても、図１１、図１３～図１５、図１７～図１９に示した駆動方法と同様な効果を得ることができる。

以上説明した一実施形態によれば、低消費電力化を図ることが可能な表示装置および表示装置の駆動方法を提供することができる。

以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＰＸ…画素、ＰＥ…画素電極、ＣＥ…共通電極、Ｇａ…第１走査線、Ｇｂ…第２走査線、Ｓ…信号線、Ｃｓ…容量配線、ＳＷ１…第１スイッチ、Ｅ１…第１電極、Ｅ２…第２電極、ＧＥ１…第１ゲート電極、ＳＷ２…第２スイッチ、Ｅ３…第３電極、Ｅ４…第４電極、ＴＥ１…第１透明電極、ＴＥ２…第２透明電極、Ｃｓｔ，Ｃｍｄ…コンデンサ、Ｖｃｏｍ…コモン電圧、Ｖａ…補助電圧、３０…液晶層。

Claims (7)

1. 第１走査線と、
   第２走査線と、
   信号線と、
   容量配線と、
   画素電極、前記容量配線に接続される第１透明電極、前記画素電極と静電容量結合している第２透明電極、第１薄膜トランジスタ、および第２薄膜トランジスタを有する画素と、
   前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与え、前記第２薄膜トランジスタのオンオフを切り替えるために前記第２走査線に第２制御信号を与え、前記信号線に画像信号を与え、前記容量配線に補助電圧を与える駆動部と、
   前記画素の一部を構成する共通電極と、
   前記画素電極と前記共通電極との間に印加される電圧がかかる表示機能層と、
   を具備し、
   前記第１透明電極は前記第２透明電極と静電容量結合し、
   前記第１薄膜トランジスタは前記信号線と前記画素電極と前記第１走査線に電気的に接続され、
   前記第２薄膜トランジスタは前記信号線と前記第２透明電極と前記第２走査線に電気的に接続され、
   前記駆動部は、
   第１駆動期間に、前記第１薄膜トランジスタをオンし、前記第２薄膜トランジスタをオフし、前記画像信号を前記信号線および前記第１薄膜トランジスタを介して前記画素電極に与え、
   前記第１駆動期間に続く第２駆動期間に、前記第１薄膜トランジスタをオフし、前記第２薄膜トランジスタをオンし、前記画像信号を前記信号線および前記第２薄膜トランジスタを介して前記第２透明電極に与え、
   前記第１駆動期間および前記第２駆動期間とは別の所定期間に、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタをオンし、前記共通電極に与えるコモン電圧を、前記信号線、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタを介して前記画素電極および前記第２透明電極に与える、
   表示装置。
2. 第１走査線と、
   第２走査線と、
   信号線と、
   容量配線と、
   画素電極、前記容量配線に接続される第１透明電極、前記画素電極と静電容量結合している第２透明電極、第１薄膜トランジスタ、および第２薄膜トランジスタを有する画素と、
   前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与え、前記第２薄膜トランジスタのオンオフを切り替えるために前記第２走査線に第２制御信号を与え、前記信号線に画像信号を与え、前記容量配線に補助電圧を与える駆動部と、
   前記画素の一部を構成する共通電極と、
   前記画素電極と前記共通電極との間に印加される電圧がかかる表示機能層と、
   を具備し、
   前記第１透明電極は前記第２透明電極と静電容量結合し、
   前記第１薄膜トランジスタは前記信号線と前記画素電極と前記第１走査線に電気的に接続され、
   前記第２薄膜トランジスタは前記信号線と前記第２透明電極と前記第２走査線に電気的に接続され、
   前記駆動部は、
   第１駆動期間に、前記第１薄膜トランジスタをオンし、前記第２薄膜トランジスタをオフし、前記画像信号を前記信号線および前記第１薄膜トランジスタを介して前記画素電極に与え、
   前記第１駆動期間に続く第２駆動期間に、前記第１薄膜トランジスタをオフし、前記第２薄膜トランジスタをオンし、前記画像信号を前記信号線および前記第２薄膜トランジスタを介して前記第２透明電極に与え、
   前記第１駆動期間に含まれる所定期間に、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタをオンし、前記共通電極に与えるコモン電圧を、前記信号線、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタを介して前記画素電極および前記第２透明電極に与え、
   前記所定期間に続く残りの第１駆動期間においては、前記第２薄膜トランジスタをオフする、
   表示装置。
3. 前記第１走査線、前記第２走査線、前記信号線、前記容量配線、前記画素電極、前記第１透明電極、前記第２透明電極、前記第１薄膜トランジスタ、および前記第２薄膜トランジスタを有する第１基板と、
   前記共通電極を有する第２基板と
   をさらに具備し、
   前記表示機能層は、リバース型高分子分散液晶を利用した液晶層である、
   請求項１または請求項２に記載の表示装置。
4. １フレーム期間は連続する複数のサブフレーム期間を有し、
   前記駆動部は、１サブフレーム期間毎に、前記画素電極に正極性の前記画像信号と負極性の前記画像信号とを交互に与え、前記コモン電圧の極性を前記画像信号の極性と異なる極性に設定する、
   請求項３に記載の表示装置。
5. 前記補助電圧の値は、前記コモン電圧の値と同一である、
   請求項１乃至請求項４のいずれか１項に記載の表示装置。
6. 第１走査線と、第２走査線と、信号線と、容量配線と、画素電極、前記容量配線に接続される第１透明電極、前記画素電極と静電容量結合している第２透明電極、第１薄膜トランジスタ、および第２薄膜トランジスタを有する画素と、前記画素の一部を構成する共通電極と、前記画素電極と前記共通電極との間に印加される電圧がかかる表示機能層と、を有し、前記第１透明電極は前記第２透明電極と静電容量結合し、前記第１薄膜トランジスタは前記信号線と前記画素電極と前記第１走査線に電気的に接続され、前記第２薄膜トランジスタは前記信号線と前記第２透明電極と前記第２走査線に電気的に接続される、表示装置の駆動方法であって、
   前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与えることと、
   前記第２薄膜トランジスタのオンオフを切り替えるために前記第２走査線に第２制御信号を与えることと、
   前記信号線に画像信号を与えることと、
   前記容量配線に補助電圧を与えることと、
   第１駆動期間に、前記第１薄膜トランジスタをオンし、前記第２薄膜トランジスタをオフし、前記画像信号を前記信号線および前記第１薄膜トランジスタを介して前記画素電極に与えることと、
   前記第１駆動期間に続く第２駆動期間に、前記第１薄膜トランジスタをオフし、前記第２薄膜トランジスタをオンし、前記画像信号を前記信号線および前記第２薄膜トランジスタを介して前記第２透明電極に与えることと、
   前記第１駆動期間および前記第２駆動期間とは別の所定期間に、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタをオンし、前記共通電極に与えるコモン電圧を、前記信号線、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタを介して前記画素電極および前記第２透明電極に与えることと、
   を具備する、表示装置の駆動方法。
7. 第１走査線と、第２走査線と、信号線と、容量配線と、画素電極、前記容量配線に接続される第１透明電極、前記画素電極と静電容量結合している第２透明電極、第１薄膜トランジスタ、および第２薄膜トランジスタを有する画素と、前記画素の一部を構成する共通電極と、前記画素電極と前記共通電極との間に印加される電圧がかかる表示機能層と、を有し、前記第１透明電極は前記第２透明電極と静電容量結合し、前記第１薄膜トランジスタは前記信号線と前記画素電極と前記第１走査線に電気的に接続され、前記第２薄膜トランジスタは前記信号線と前記第２透明電極と前記第２走査線に電気的に接続される、表示装置の駆動方法であって、
   前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与えることと、
   前記第２薄膜トランジスタのオンオフを切り替えるために前記第２走査線に第２制御信号を与えることと、
   前記信号線に画像信号を与えることと、
   前記容量配線に補助電圧を与えることと、
   第１駆動期間に、前記第１薄膜トランジスタをオンし、前記第２薄膜トランジスタをオフし、前記画像信号を前記信号線および前記第１薄膜トランジスタを介して前記画素電極に与えることと、
   前記第１駆動期間に続く第２駆動期間に、前記第１薄膜トランジスタをオフし、前記第２薄膜トランジスタをオンし、前記画像信号を前記信号線および前記第２薄膜トランジスタを介して前記第２透明電極に与えることと、
   前記第１駆動期間に含まれる所定期間に、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタをオンし、前記共通電極に与えるコモン電圧を、前記信号線、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタを介して前記画素電極および前記第２透明電極に与えることと、
   前記所定期間に続く残りの第１駆動期間においては、前記第２薄膜トランジスタをオフすることと、
   を具備する、表示装置の駆動方法。

Images