CN111682054B - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN111682054B
CN111682054B CN202010588201.3A CN202010588201A CN111682054B CN 111682054 B CN111682054 B CN 111682054B CN 202010588201 A CN202010588201 A CN 202010588201A CN 111682054 B CN111682054 B CN 111682054B
Authority
CN
China
Prior art keywords
signal line
display area
initialization signal
vdd
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010588201.3A
Other languages
English (en)
Other versions
CN111682054A (zh
Inventor
邓雷
魏悦
朱树凯
曹惠敏
徐世洋
杨国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010588201.3A priority Critical patent/CN111682054B/zh
Publication of CN111682054A publication Critical patent/CN111682054A/zh
Application granted granted Critical
Publication of CN111682054B publication Critical patent/CN111682054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H10K59/1795—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种阵列基板、显示面板及显示装置，涉及显示技术领域。本发明通过在异形显示区内设置有沿第一方向分布的多条第一初始化信号线，以及沿第二方向分布的多条第二初始化信号线，每条第二初始化信号线均与各条第一初始化信号线相互连接，第一方向和第二方向存在预设夹角，且预设夹角不为0。在异形显示区内，沿第一方向分布的多条第一初始化信号线以及沿第二方向分布的多条第二初始化信号线，组成网状结构的初始化信号线，因此，第二初始化信号线可以使得各条第一初始化信号线并联，则降低各条第一初始化信号线的走线电阻，进而降低异形显示区内的第一初始化信号线的负载，以改善异形显示区的横向渐变mura，提高图像的显示质量。

Description

一种阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板、显示面板及显示装置。
背景技术
随着显示技术的不断发展，为了实现更高的屏占比，异形显示技术(如水滴屏、Notch屏和AA孔等)已被广泛应用于各种显示产品中。
目前，在异形显示产品中，通常需要在显示区域进行挖孔，以形成通孔区，然后在通孔区内设置摄像头、传感器等器件。
但是，由于通孔区所在的异形显示区的初始化信号线，需要从通孔区绕过，使得异形显示区内的初始化信号线的负载大于规则显示区内的初始化信号线的负载，导致异形显示区出现横向渐变mura的问题，影响图像的显示质量。
发明内容
本发明提供一种一种阵列基板、显示面板及显示装置，以解决现有的异形显示区内的初始化信号线的负载大于规则显示区内的初始化信号线的负载，导致异形显示区出现横向渐变mura的问题，影响图像的显示质量的问题。
为了解决上述问题，本发明公开了一种阵列基板，包括显示区域，所述显示区域包括异形显示区和规则显示区，所述异形显示区内设置有通孔区；
所述异形显示区内设置有沿第一方向分布的多条第一初始化信号线，以及沿第二方向分布的多条第二初始化信号线；
其中，每条所述第二初始化信号线均与各条所述第一初始化信号线相互连接；所述第一方向和所述第二方向存在预设夹角，所述预设夹角不为0。
可选的，所述第一方向和所述第二方向相互垂直，且所述第一方向为所述阵列基板的行方向，所述第二方向为所述阵列基板的列方向。
可选的，所述异形显示区的所述阵列基板包括衬底，以及层叠设置在所述衬底上的有源层、第一栅绝缘层、第一栅极走线层、第二栅绝缘层、第二栅极走线层、层间介质层、第一源漏走线层、平坦层和第二源漏走线层。
可选的，所述第二栅极走线层包括所述第一初始化信号线、所述第二初始信号线和存储电容的第一极板。
可选的，在任意相邻两个子像素中，所述存储电容的第一极板不连接。
可选的，所述第一栅极走线层包括复位信号线、栅极信号线、发光控制信号线和所述存储电容的第二极板，且所述复位信号线、所述栅极信号线和所述发光控制信号线沿所述第一方向分布；
其中，所述存储电容的第二极板在所述衬底上的正投影位于所述存储电容的第一极板在所述衬底上的正投影之内；所述复位信号线、所述栅极信号线和所述发光控制信号线在所述衬底上的正投影，与所述第一初始化信号线在所述衬底上的正投影均不重合。
可选的，所述第一源漏走线层包括数据线、第一VDD信号线和源漏电极，且所述数据线和所述第一VDD信号线沿所述第二方向分布。
可选的，所述第二源漏走线层包括第二VDD信号线，所述第二VDD信号线包括沿所述第一方向分布的第一VDD子信号线和沿所述第二方向分布的第二VDD子信号线，且所述第二VDD子信号线与所述第一VDD子信号线相互连接；
其中，所述第二VDD信号线通过贯穿所述平坦层的第一过孔与所述第一VDD信号线连接。
为了解决上述问题，本发明还公开了一种显示面板，包括上述的阵列基板。
为了解决上述问题，本发明还公开了一种显示装置，包括上述的显示面板。
与现有技术相比，本发明包括以下优点：
在本发明实施例中，通过在异形显示区内设置有沿第一方向分布的多条第一初始化信号线，以及沿第二方向分布的多条第二初始化信号线，每条第二初始化信号线均与各条第一初始化信号线相互连接，第一方向和第二方向存在预设夹角，且预设夹角不为0。在异形显示区内，沿第一方向分布的多条第一初始化信号线以及沿第二方向分布的多条第二初始化信号线，组成网状结构的初始化信号线，因此，第二初始化信号线可以使得各条第一初始化信号线并联，则降低了各条第一初始化信号线的走线电阻，进而降低了异形显示区内的第一初始化信号线的负载，以改善异形显示区的横向渐变mura，提高图像的显示质量。
附图说明
图1示出了现有的阵列基板的结构示意图；
图2示出了本发明实施例的一种阵列基板的结构示意图；
图3示出了本发明实施例在衬底上形成有源层后的结构示意图；
图4示出了本发明实施例形成第一栅极走线层后的结构示意图；
图5示出了本发明实施例形成第二栅极走线层后的结构示意图；
图6示出了本发明实施例形成贯穿层间介质层的连接孔后的结构示意图；
图7示出了本发明实施例形成第一源漏走线层后的结构示意图；
图8示出了本发明实施例形成贯穿平坦层的过孔后的结构示意图；
图9示出了本发明实施例形成第二源漏走线层后的结构示意图；
图10示出了本发明实施例的阵列基板中的像素驱动电路的示意图；
图11示出了图10所示的像素驱动电路对应的时序图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示，阵列基板10包括显示区域，显示区域包括异形显示区11和规则显示区12，在异形显示区11内设置有通孔区111，异形显示区11内设置有沿阵列基板10的行方向分布的初始化信号线112，在规则显示区12内也设置有沿阵列基板10的行方向分布的初始化信号线121。
由于异形显示区11内设置有通孔区111，因此，异形显示区11内的初始化信号线112需要从通孔区111绕过，使得异形显示区11内的初始化信号线112的走线电阻大于规则显示区12内的初始化信号线121的走线电阻，进而使得异形显示区11内的初始化信号线112的负载大于规则显示区12内的初始化信号线121的负载，导致异形显示区11出现横向渐变mura的问题，影响图像的显示质量。
因此，本发明实施例在异形显示区内，设置沿第一方向分布的多条第一初始化信号线以及沿第二方向分布的多条第二初始化信号线，通过多条第一初始化信号线和多条第二初始化信号线组成网状结构的初始化信号线，因此，第二初始化信号线可以使得各条第一初始化信号线并联，则降低了各条第一初始化信号线的走线电阻，进而降低了异形显示区内的第一初始化信号线的负载，以改善异形显示区的横向渐变mura，提高图像的显示质量。
实施例一
参照图2，示出了本发明实施例的一种阵列基板的结构示意图。
本发明实施例提供了一种阵列基板20，包括显示区域，该显示区域包括异形显示区21和规则显示区22，异形显示区21内设置有通孔区211；异形显示区21内设置有沿第一方向分布的多条第一初始化信号线212，以及沿第二方向分布的多条第二初始化信号线213；其中，每条第二初始化信号线213均与各条第一初始化信号线212相互连接，第一方向和第二方向存在预设夹角，且预设夹角不为0。
其中，每条第一初始化信号线212和每条第二初始化信号线213设置在异形显示区21中除通孔区211外的区域。每条第一初始化信号线212均绕经通孔区211，而每条第二初始化信号线213无需绕经通孔区211，每条第二初始化信号线213均与各条第一初始化信号线212相互连接，以形成网状结构的初始化信号线。
因此，第二初始化信号线213可以使得各条第一初始化信号线212并联，则降低了各条第一初始化信号线212的走线电阻，进而降低了异形显示区21内的第一初始化信号线212的负载，以改善异形显示区21沿着阵列基板的行方向出现渐变mura，提高图像的显示质量。
如图2所示，每条第一初始化信号线212包括依次连接的第一部分走线2121、第二部分走线2122和第三部分走线2123，第一部分走线2121和第二部分走线2123在阵列基板20中的衬底上的正投影实际上为一直线段，而第二部分走线2122与第一部分走线2121和第二部分走线2123均存在一定的夹角，且第二部分走线2122沿着通孔区211的外围设置，其长度和形状均与通孔区211的大小和形状相关；第二初始化信号线213在阵列基板20中的衬底上的正投影也是一直线段，且第二初始化信号线213在衬底上的正投影与第一初始化信号线212在衬底上的正投影存在重合区域。
此外，在通孔区211内，后续可安装摄像头、红外传感器等功能器件。
需要说明的是，在规则显示区22也设置有沿第一方向分布的初始化信号线221，由于在规则显示区22未设置有通孔区，则规则显示区22内的初始化信号线221无需绕线设置，因此，规则显示区22内的初始化信号线221在阵列基板20中的衬底上的正投影实际上为一直线段。
进一步的，第一方向和第二方向相互垂直，且第一方向为阵列基板20的行方向，第二方向为阵列基板20的列方向。
也就是说，异形显示区21内的各条第一初始化信号线212均沿着阵列基板20的行方向设置，异形显示区21内的各条第二初始化信号线213均沿着阵列基板20的列方向设置，此时，第一方向和第二方向之间的预设夹角为90°。
当然，在实际应用中，第一方向和第二方向之间的预设夹角也可以不为90°，如第一方向和第二方向之间的预设夹角为60°或45°等。
在本发明实施例中，异形显示区21的阵列基板20包括衬底，以及层叠设置在衬底上的有源层、第一栅绝缘层、第一栅极走线层、第二栅绝缘层、第二栅极走线层、层间介质层、第一源漏走线层、平坦层和第二源漏走线层。
如图3所示，首先，在衬底31上形成有源层32，有源层32的材料可以为IGZO(IndiumGallium Zinc Oxide，铟镓锌氧化物)或多晶硅等。
需要说明的是，图3示出的是两个子像素对应的像素驱动电路中的有源层32的图案，左侧和右侧的有源层32图案分别对应一个子像素的像素驱动电路，且每个像素驱动电路中的有源层32的图案，均包括该像素驱动电路中各个晶体管所需的有源层。
如图4所示，在衬底31上形成有源层32之后，形成覆盖有源层32和衬底31的第一栅绝缘层(未在图中示出)，然后，在第一栅绝缘层上形成第一栅极走线层33。
其中，第一栅极走线层33包括复位信号线331、栅极信号线332、发光控制信号线333和存储电容Cst的第二极板334，且复位信号线331、栅极信号线332和发光控制信号线333沿第一方向分布。存储电容Cst的第二极板334实际上为一个块状电极，其位于栅极信号线332和发光控制信号线333之间，复位信号线331、栅极信号线332和发光控制信号线333在衬底31上的正投影均不重合。
复位信号线331用于向像素驱动电路提供复位信号Reset，栅极信号线332用于向像素驱动电路提供栅极信号Gate，发光控制信号线333用于向像素驱动电路提供发光控制信号EM。复位信号线331、栅极信号线332、发光控制信号线333和存储电容Cst的第二极板334是通过构图工艺一次形成的。
图4中示出了两根复位信号线331，可以理解的是，针对第n行的像素驱动电路，上面的那根复位信号线331是第n行的复位信号线331，而下面的那根复位信号线331是第n+1行的复位信号线331，n为大于1的正整数。
在图4中，411表示后续形成的第一晶体管T1的栅极和有源层，421表示后续形成的第二晶体管T2的栅极和有源层，431表示后续形成的第三晶体管T3的栅极和有源层，441表示后续形成的第四晶体管T4的栅极和有源层，451表示后续形成的第五晶体管T5的栅极和有源层，461表示后续形成的第六晶体管T6的栅极和有源层，471表示后续形成的第七晶体管T7的栅极和有源层。
如图5所示，在形成第一栅极走线层33之后，形成覆盖第一栅极走线层33和第一栅绝缘层的第二栅绝缘层，接着，在第二栅绝缘层上形成第二栅极走线层34。
其中，第二栅极走线层34包括第一初始化信号线212、第二初始信号线213和存储电容Cst的第一极板341。第一初始化信号线212用于向像素驱动电路提供初始化信号Vinit，第二初始信号线213用于降低第一初始化信号线212的走线电阻。第一初始化信号线212、第二初始信号线213和存储电容Cst的第一极板341是通过构图工艺一次形成的。
图5中示出了两根第一初始化信号线212，可以理解的是，针对第n行的像素驱动电路，上面的那根第一初始化信号线212是第n行的第一初始化信号线212，而下面的那根第一初始化信号线212是第n+1行的第一初始化信号线212。
如图5所示，存储电容Cst的第二极板334在衬底31上的正投影位于存储电容Cst的第一极板341在衬底31上的正投影之内；复位信号线331、栅极信号线332和发光控制信号线333在衬底31上的正投影，与第一初始化信号线212在衬底31上的正投影均不重合。
通过存储电容Cst的第二极板334和存储电容Cst的第一极板341，以及第二极板334和第一极板341之间的第二栅绝缘层，组成了像素驱动电路中的存储电容Cst。
此外，第二栅极走线层34还包括屏蔽电极342，该屏蔽电极342后续与第一VDD信号线连接，通过第一VDD信号线向屏蔽电极342提供恒压信号，以屏蔽后续形成的数据线提供的数据信号带来的串扰。
在本发明实施例中，如图5所示，在任意相邻两个子像素中，存储电容Cst的第一极板341不连接。相应的，在任意相邻两个子像素中，存储电容Cst的第二极板334也是不连接的。
如图6所示，在形成第二栅极走线层34之后，形成覆盖第二栅极走线层34和第二栅绝缘层的层间介质层，然后，形成至少贯穿层间介质层的连接孔，如第一连接孔351、第二连接孔352、第三连接孔353、第四连接孔354、第五连接孔355、第六连接孔356、第七连接孔357、第八连接孔358和第九连接孔359。
其中，第一连接孔351贯穿层间介质层，第二连接孔352贯穿层间介质层、第二栅绝缘层和第一栅绝缘层，第三连接孔353贯穿层间介质层、第二栅绝缘层和第一栅绝缘层，第四连接孔354贯穿层间介质层、第二栅绝缘层和第一栅绝缘层，第五连接孔355贯穿层间介质层、存储电容Cst的第一极板341和第二栅绝缘层，第六连接孔356贯穿层间介质层，第七连接孔357贯穿层间介质层、第二栅绝缘层和第一栅绝缘层，第八连接孔358贯穿层间介质层、第二栅绝缘层和第一栅绝缘层，第九连接孔359贯穿层间介质层。
如图7所示，在形成至少贯穿层间介质层的连接孔之后，在层间介质层上形成第一源漏走线层36。
其中，第一源漏走线层36包括数据线361、第一VDD信号线362和源漏电极，且数据线361和第一VDD信号线362沿第二方向分布。源漏电极包括第一源漏电极363、第二源漏电极364和第三源漏电极365。
数据线361用于向像素驱动电路提供数据信号Data，第一VDD信号线362用于向像素驱动电路提供高电平电压信号VDD。数据线361、第一VDD信号线362和源漏电极是通过构图工艺一次形成的。
数据线361通过贯穿层间介质层、第二栅绝缘层和第一栅绝缘层的第四连接孔354与有源层32连接；第一VDD信号线362通过贯穿层间介质层的第九连接孔359与屏蔽电极342连接，第一VDD信号线362还通过贯穿层间介质层的第六连接孔356与存储电容Cst的第一极板341连接，第一VDD信号线362还通过贯穿层间介质层、第二栅绝缘层和第一栅绝缘层的第八连接孔358与有源层32连接；第一源漏电极363通过贯穿层间介质层的第一连接孔351与第一初始化信号线212连接，第一源漏电极363还通过贯穿层间介质层、第二栅绝缘层和第一栅绝缘层的第二连接孔352与有源层32连接；第二源漏电极364通过贯穿层间介质层、第二栅绝缘层和第一栅绝缘层的第三连接孔353与有源层32连接，第二源漏电极364还通过贯穿层间介质层、存储电容Cst的第一极板341和第二栅绝缘层的第五连接孔355与存储电容Cst的第二极板334连接；第三源漏电极365通过贯穿层间介质层、第二栅绝缘层和第一栅绝缘层的第七连接孔357与有源层32连接。
如图8所示，在形成第一源漏走线层36之后，形成覆盖第一源漏走线层36和层间介质层的平坦层，然后，形成贯穿平坦层的过孔，如贯穿平坦层的第一过孔371和贯穿平坦层的第二过孔372。
如图9所示，在形成贯穿平坦层的过孔之后，在平坦层上形成第二源漏走线层38。
其中，第二源漏走线层38包括第二VDD信号线，第二VDD信号线包括沿第一方向分布的第一VDD子信号线381和沿第二方向分布的第二VDD子信号线382，且第二VDD子信号线382与第一VDD子信号线381相互连接。
其中，第二VDD信号线通过贯穿平坦层的第一过孔371与第一VDD信号线362连接，具体的，是第二VDD信号线中的第二VDD子信号线382通过贯穿平坦层的第一过孔371与第一VDD信号线362连接。
在异形显示区内，通过设置沿第一方向分布的第一VDD子信号线381和沿第二方向分布的第二VDD子信号线382，且第二VDD子信号线382与第一VDD子信号线381相互连接，以形成网状结构的第二VDD信号线，且第二VDD信号线与第一VDD信号线362连接，可降低了第一VDD信号线362的走线电阻，进而降低了异形显示区21内的第一VDD信号线362的负载，进一步提高图像的显示质量。
其中，第一方向为阵列基板20的行方向，第二方向为阵列基板20的列方向。第一VDD子信号线381和第二VDD子信号线382是通过构图工艺一次形成的。
综上所述，在衬底31上依次形成有源层32、第一栅绝缘层、第一栅极走线层33、第二栅绝缘层、第二栅极走线层34、层间介质层、第一源漏走线层36、平坦层和第二源漏走线层38之后，可形成如图10所示的像素驱动电路中的各个晶体管。
如图10所示，像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
在图9中，41表示第一晶体管T1所在的位置和膜层组成结构，42表示第二晶体管T2所在的位置和膜层组成结构，43表示第三晶体管T3所在的位置和膜层组成结构，44表示第四晶体管T4所在的位置和膜层组成结构，45表示第五晶体管T5所在的位置和膜层组成结构，46表示第六晶体管T6所在的位置和膜层组成结构，47表示第七晶体管T7所在的位置和膜层组成结构。
其中，第一晶体管T1的栅极与复位信号线331连接，第一晶体管T1的第一极与第一初始化信号线212连接，第一晶体管T1的第二极分别与存储电容Cst的第二极板334、第三晶体管T3的栅极和第二晶体管T2的第一极连接；存储电容Cst的第一极板341与第一VDD信号线362连接；第二晶体管T2的栅极与栅极信号线332连接，第二晶体管T2的第二极分别与第六晶体管T6的第一极和第三晶体管T3的第二极连接；第三晶体管T3的第一极与第五晶体管T5的第二极和第四晶体管的第二极连接；第四晶体管T4的栅极与栅极信号线332连接，第四晶体管T4的第一极与数据线361连接，第四晶体管T4的第二极与第五晶体管T5的第二极连接；第五晶体管T5的栅极与发光控制信号线333连接，第五晶体管T5的第一极与第一VDD信号线362连接；第六晶体管T6的栅极与发光控制信号线333连接，第六晶体管T6的第一极与第三晶体管T3的第二极连接，第六晶体管T6的第二极与发光器件OLED的阳极连接；第七晶体管T7的栅极与复位信号线331连接，第七晶体管T7的第一极与第一初始化信号线212连接，第七晶体管T7的第二极与发光器件OLED的阳极连接；发光器件OLED的阴极与VSS信号线连接。
需要说明的是，第一晶体管T1连接的复位信号线331和第七晶体管T7连接的复位信号线331不是同一根复位信号线331，针对第n行像素驱动电路，第一晶体管T1连接的复位信号线331是第n行的复位信号线331，而第七晶体管T7连接的复位信号线331是第n+1行的复位信号线331。
因此，在得到如图9所示的阵列基板之后，还需要依次形成阳极、像素界定层、发光层和阴极，图10中的发光器件OLED包括层叠设置的阳极、发光层和阴极。
其中，阳极通过贯穿平坦层的第二过孔372与第三源漏电极365连接，即阳极通过贯穿平坦层的第二过孔372与第六晶体管T6的第二极和第七晶体管T7的第二极连接；发光层位于像素界定层的开口区域，相邻两个子像素的发光层通过像素界定层间隔；阴极与VSS信号线连接，通过VSS信号线连接向阴极提供低电平电压信号VSS。
如图11所示，针对第n行像素驱动电路，在第一阶段t11，发光控制信号线333提供的发光控制信号EM为无效信号，第n行的复位信号线331提供的复位信号Reset为有效信号，栅极信号线332提供的栅极信号Gate也为无效信号，通过复位信号Reset使得第一晶体管T1导通，则通过第一初始化信号线212提供的初始化信号Vinit对存储电容Cst和第三晶体管的栅极进行复位，此时，第三晶体管T3处于导通状态。
在第二阶段t12，发光控制信号线333提供的发光控制信号EM为无效信号，第n行的复位信号线331提供的复位信号Reset为无效信号，栅极信号线332提供的栅极信号Gate为有效信号，使得第四晶体管T4和第二晶体管T2导通，由于第三晶体管T3也处于导通状态，则通过数据线361提供的数据信号Data对存储电容Cst进行充电，并使得第三晶体管T3的栅极电压为Vdata+Vth，Vdata为数据信号Data的电压，Vth为第三晶体管T3的阈值电压。
此外，在第n行的像素驱动电路中，由于第七晶体管T7连接的复位信号线331是第n+1行的复位信号线331，因此，在第二阶段t12，第n+1行的复位信号线331提供的复位信号Reset为有效信号，使得第七晶体管T7导通，则通过第一初始化信号线212提供的初始化信号Vinit对OLED的阳极进行复位。
在第三阶段t13，发光控制信号线333提供的发光控制信号EM为有效信号，第n行的复位信号线331提供的复位信号Reset为无效信号，栅极信号线332提供的栅极信号Gate为无效信号，使得第五晶体管T5和第六晶体管T6导通，则通过第五晶体管T5、第三晶体管T3和第六晶体管T6向发光器件OLED的阳极提供驱动电流，以驱动发光器件OLED发光，并且，驱动电流的大小与第一VDD信号线362提供的高电平电压信号VDD的电压和数据信号Data的电压Vdata相关。
需要说明的是，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7均为P型晶体管，在栅极为低电平时导通，在栅极为高电平时截止，因此，当栅极提供的信号为低电平时，其对应的信号为无效信号，当栅极提供的信号为高电平时，其对应的信号为有效信号。为了了区分晶体管除栅极之外的两极，将其中的源极称为第一极，将漏极称为第二极。
在本发明实施例中，在异形显示区内，通过沿第一方向分布的多条第一初始化信号线以及沿第二方向分布的多条第二初始化信号线，组成网状结构的初始化信号线，因此，第二初始化信号线可以使得各条第一初始化信号线并联，则降低了各条第一初始化信号线的走线电阻，进而降低了异形显示区内的第一初始化信号线的负载，以改善异形显示区的横向渐变mura，提高图像的显示质量。
实施例二
本发明实施例提供了一种显示面板，包括上述的阵列基板。
此外，显示面板还包括覆盖阵列基板的封装层，封装层可以为有机封装层、无机封装层，或者，有机封装层和有机封装层的叠层结构。
关于阵列基板的具体描述可以参照实施例一的描述，本发明实施例对此不再赘述。
本发明实施例还提供了一种显示装置，包括上述的显示面板。
此外，显示装置还包括驱动芯片、TCON(Timer Control Register，时序控制器)、摄像头或红外传感器等器件。
在实际应用中，显示装置可以为：手机、平板电脑、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。
在本发明实施例中，在异形显示区内，通过沿第一方向分布的多条第一初始化信号线以及沿第二方向分布的多条第二初始化信号线，组成网状结构的初始化信号线，因此，第二初始化信号线可以使得各条第一初始化信号线并联，则降低了各条第一初始化信号线的走线电阻，进而降低了异形显示区内的第一初始化信号线的负载，以改善异形显示区的横向渐变mura，提高图像的显示质量。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种阵列基板、显示面板及显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种阵列基板，其特征在于，包括显示区域，所述显示区域包括异形显示区和规则显示区，所述异形显示区内设置有通孔区；
所述异形显示区内设置有沿第一方向分布的多条第一初始化信号线，以及沿第二方向分布的多条第二初始化信号线；
其中，每条所述第二初始化信号线均与各条所述第一初始化信号线相互连接；所述第一方向和所述第二方向存在预设夹角，所述预设夹角不为0；
所述异形显示区的所述阵列基板包括第一源漏走线层和第二源漏走线层；所述第一源漏走线层包括数据线、第一VDD信号线和源漏电极，且所述数据线和所述第一VDD信号线沿所述第二方向分布；所述第二源漏走线层包括第二VDD信号线，所述第二VDD信号线包括沿所述第一方向分布的第一VDD子信号线和沿所述第二方向分布的第二VDD子信号线，且所述第二VDD子信号线与所述第一VDD子信号线相互连接；其中，所述第二VDD信号线通过贯穿平坦层的第一过孔与所述第一VDD信号线连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一方向和所述第二方向相互垂直，且所述第一方向为所述阵列基板的行方向，所述第二方向为所述阵列基板的列方向。
3.根据权利要求1所述的阵列基板，其特征在于，所述异形显示区的所述阵列基板包括衬底，以及层叠设置在所述衬底上的有源层、第一栅绝缘层、第一栅极走线层、第二栅绝缘层、第二栅极走线层、层间介质层、所述第一源漏走线层和所述平坦层。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二栅极走线层包括所述第一初始化信号线、所述第二初始化信号线和存储电容的第一极板。
5.根据权利要求4所述的阵列基板，其特征在于，在任意相邻两个子像素中，所述存储电容的第一极板不连接。
6.根据权利要求4所述的阵列基板，其特征在于，所述第一栅极走线层包括复位信号线、栅极信号线、发光控制信号线和所述存储电容的第二极板，且所述复位信号线、所述栅极信号线和所述发光控制信号线沿所述第一方向分布；
其中，所述存储电容的第二极板在所述衬底上的正投影位于所述存储电容的第一极板在所述衬底上的正投影之内；所述复位信号线、所述栅极信号线和所述发光控制信号线在所述衬底上的正投影，与所述第一初始化信号线在所述衬底上的正投影均不重合。
7.一种显示面板，其特征在于，包括如权利要求1至6中任一项所述的阵列基板。
8.一种显示装置，其特征在于，包括如权利要求7所述的显示面板。
CN202010588201.3A 2020-06-24 2020-06-24 一种阵列基板、显示面板及显示装置 Active CN111682054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010588201.3A CN111682054B (zh) 2020-06-24 2020-06-24 一种阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010588201.3A CN111682054B (zh) 2020-06-24 2020-06-24 一种阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN111682054A CN111682054A (zh) 2020-09-18
CN111682054B true CN111682054B (zh) 2023-01-10

Family

ID=72456584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010588201.3A Active CN111682054B (zh) 2020-06-24 2020-06-24 一种阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN111682054B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466245B (zh) * 2020-12-01 2022-10-11 昆山工研院新型平板显示技术中心有限公司 显示面板和显示装置
DE112021002459T5 (de) * 2021-02-04 2023-02-23 Boe Technology Group Co., Ltd. Arraysubstrat und anzeigevorrichtung
CN115443538A (zh) * 2021-04-01 2022-12-06 京东方科技集团股份有限公司 阵列基板和显示装置
CN113078174B (zh) 2021-04-13 2022-08-12 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
WO2023050273A1 (zh) * 2021-09-30 2023-04-06 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103324035B (zh) * 2013-06-20 2015-07-01 深圳市华星光电技术有限公司 掩膜板和阵列基板的制作方法
CN107845663B (zh) * 2017-10-27 2020-12-08 武汉天马微电子有限公司 一种显示面板及显示装置
CN110189624A (zh) * 2018-02-23 2019-08-30 群创光电股份有限公司 显示设备
CN108962038B (zh) * 2018-07-26 2020-02-14 武汉华星光电技术有限公司 能够改善Mura现象的异形显示面板及显示装置
CN109742128B (zh) * 2019-01-28 2021-01-01 昆山国显光电有限公司 显示器及其显示面板

Also Published As

Publication number Publication date
CN111682054A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
CN111682054B (zh) 一种阵列基板、显示面板及显示装置
CN108598087B (zh) 阵列基板及其制造方法、显示面板、电子装置
CN111696484B (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
CN111446282B (zh) 显示基板及显示装置
US20190181155A1 (en) Display substrate and manufacturing method thereof, and display panel
CN113196374B (zh) 显示基板及显示装置
JP7156952B2 (ja) 配線構造及びその製造方法、ｏｌｅｄアレイ基板及び表示装置
US20160071888A1 (en) Organic light emitting display panel and method of manufacturing the same
JP2023525606A (ja) ディスプレイパネルおよびディスプレイデバイス
CN111863834A (zh) 阵列基板及其制作方法、显示面板、显示装置
KR100589375B1 (ko) 커패시터 및 이를 이용하는 발광 표시 장치
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
KR20200040332A (ko) 표시장치
WO2020088230A1 (zh) 显示基板及显示装置
KR102191978B1 (ko) 박막트랜지스터 어레이 기판
CN111724736A (zh) 一种阵列基板、oled显示面板及显示装置
CN113421896B (zh) 显示面板及显示装置
WO2022188427A1 (zh) 显示基板及其驱动方法、显示装置
US20230354642A1 (en) Display panel and display device
CN114730541B (zh) 显示基板及其制作方法、显示装置
CN114743989A (zh) 阵列基板及显示面板
CN114223026B (zh) 阵列基板及其显示面板和显示装置
CN115424570A (zh) 像素电路及其驱动方法、显示基板和显示装置
US20220328597A1 (en) Display substrate and display device
CN115835730B (zh) 显示基板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant