DE102022131987A1

DE102022131987A1 - Pixeltreiberschaltung, anzeigetafel, und anzeigevorrichtung

Info

Publication number: DE102022131987A1
Application number: DE102022131987.3A
Authority: DE
Inventors: Xiufeng Zhou; Xin Yuan; Haijiang YUAN
Original assignee: HKC Co Ltd
Current assignee: HKC Co Ltd
Priority date: 2022-06-30
Filing date: 2022-12-02
Publication date: 2024-01-04
Also published as: CN115312002A; US11810515B1; CN115312002B

Abstract

Die vorliegende Anmeldung stellt eine Pixeltreiberschaltung, ein Anzeigefeld, und eine Anzeigevorrichtung bereit. Die Pixeltreiberschaltung umfasst: einen Treibertransistor (Tm), einen Spannungsreglertransistor, und einen Speicherkondensator (Cst), wobei eine Gate-Metallschicht und eine aktive Schicht an dem sich bildenden Steuerungsende des Spannungsreglertransistors einen Grabenöffnungskondensator bildet, wobei das Verhältnis der Fläche des Grabenöffnungskondensators zum Kapazitätswert des Speicherkondensators kleiner ist als ein voreingestellter Wert, wobei eine Überlappungsfläche der Gate-Metallschicht direkt gegenüber der aktiven Schicht liegt, wobei der voreingestellte Wert auf der Grundlage des Verhältnisses der Spannungsänderung am Steuerungsende des Treibertransistors zur Potentialspannung bestimmt wird. Bei dem die Pixeltreiberschaltung durch die Gestaltung des Verhältnisses zwischen den Grabenöffnungskondensator und der Speicherkapazität des Spannungsreglertransistors entworfen wird, wodurch ein neues Kapazitätskonfigurationsschema bereitgestellt wird, das die Steuerung der Variablen ermöglicht, die Spannungsschwankungen verursachen, die Wirkung weiterer Potenziale aufgrund von Unterschieden in den Bauelementeeigenschaften, die durch Prozessschwankungen verursacht werden, wirksam reduzieren kann und somit die besten Ergebnisse bei der Anzeigequalität erzielt.

Description

Technisches Gebiet
Die vorliegende Anmeldung bezieht sich auf das Gebiet der Anzeigetechnik, und insbesondere auf eine Pixeltreiberschaltung, ein Anzeigefeld, und eine Anzeigevorrichtung.
Stand der Technik
Mit der Entwicklung von Flüssigkristall-Display-Bereich werden die Vorteile der OLED-Display-Technologie, wie z. B. unabhängige Lichtemission, Dünnheit und Leichtigkeit, allmählich in Fernsehern, Mobiltelefonen und Laptops usw. genutzt. Da OLED zu den stromgesteuerten Displays gehören, wenn die Schwellenspannung Vth des Dünnfilmtransistors (TFT) verschoben wird, ist die Stromsteuerung der OLED nicht stabil und ändert sich, was zu einer ungleichmäßigen Helligkeit führt. Die Stromkompensation erfolgt über eine Treiberkompensationsschaltung, die einen mit dem Pixelelement verbundenen TFT und einem Kondensatorelement umfasst, wobei zwischen Steuerungsende des TFT mit der Datenspannung, zwischen Eingangsende des TFT mit der Treiberspannung, und das Kondensatorelement zwischen eine Ausgangsende und der Steuerungsende des TFT verbunden ist, so dass die in das Pixelelement geschriebene Spannung durch die Datenspannung reguliert werden kann. Der Betrieb dieser Pixeltreiberschaltung besteht aus vier Stufen, nämlich Rücksetzphase, Kompensationsphase, Schreibphase, und Lichtphase, und aufgrund von Schwankungen im Prozess gibt es Unterschiede in der Höhe der Schwellenspannung, d. h. Unterschiede im Einschaltstrom durch den Kanal. Der Einfluss der Schwellenspannung des vom Bauelement gebildeten eingeschalten Kanals selbst wird durch eine interne Kompensationsschaltung eliminiert. Allerdings gibt es einen Mangel an Forschung über die Konfiguration von Kondensatoren im Stand der Technik, und es gibt einen Mangel an Forschung über die Auswirkungen der verschiedenen Konfiguration von Kondensatoren auf die Kompensation Wirkung.
Inhalt der vorliegenden Anmeldung
Die vorliegende Anmeldung bezieht sich auf eine Pixeltreiberschaltung, ein Anzeigefeld, und eine Anzeigevorrichtung, die darauf abzielt, das Problem zu lösen, dass herkömmliche Antriebsschalter-Kompensationsschemata, die Dreipol-Bauelement in der Paradigmentechnologie verwenden, sich bis zu einem gewissen Grad entwickelt haben und es einen unüberbrückbaren Engpass gibt, und dass ein dringender Bedarf besteht, ein Kompensationsschema bereitzustellen, das den oben erwähnten Engpass überwinden kann.
In einem ersten Aspekt bietet die vorliegende Anmeldung eine Pixeltreiberschaltung zur Anwendung auf eine Anzeigetafel, wobei die Anzeigetafel eine Vielzahl von Pixeleinheiten umfasst, und jede Pixeleinheit umfasst eine Vielzahl von Subpixelelementen; wobei die Pixeltreiberschaltung umfasst:
ein Treiberkompensationsmodul, umfassend: einen Treibertransistor und einen Speicherkondensator; wobei ein Eingangsende des Treibertransistors mit einem Treiberspannungsanschluss gekoppelt ist, ein Steuerungsende des Treibertransistors mit einem Ende des Speicherkondensators gekoppelt ist, das andere Ende des Speicherkondensators und ein Ausgangsende des Treibertransistors gemeinsam mit dem entsprechenden Subpixelelement gekoppelt sind; und
einen Spannungsreglertransistor, wobei ein Eingangsende des Spannungsreglertransistors mit einem Einstellspannungsanschluss gekoppelt ist, ein Ausgangsende des Spannungsreglertransistors mit dem Steuerungsende des Treibertransistors gekoppelt ist, und ein Steuerungsende des Spannungsreglertransistors mit einer ersten Gate-Steuersignalleitung gekoppelt ist;
wobei eine Gate-Metallschicht und eine aktive Schicht an dem sich bildenden Steuerungsende des Spannungsreglertransistors einen Grabenöffnungskondensator bildet, wobei das Verhältnis der Fläche des Grabenöffnungskondensators zum Kapazitätswert des Speicherkondensators kleiner ist als ein voreingestellter Wert, wobei eine Überlappungsfläche der Gate-Metallschicht direkt gegenüber der aktiven Schicht liegt, wobei der voreingestellte Wert auf der Grundlage des Verhältnisses der Spannungsänderung am Steuerungsende des Treibertransistors zur Potentialspannung bestimmt wird.
In einigen Ausführungsformen beträgt das Verhältnis der Spannungsänderung am Steuerungsende des Treibertransistors zur Potentialspannung 5%, was dem voreingestellten Wert von 3,74E^-10 entspricht.
In einigen Ausführungsformen umfasst die Pixeltreiberschaltung ferne:
ein Datenschreibmodul, wobei ein Ausgangsende des Datenschreibmoduls zwischen den Ausgangsende des Treibertransistors und einen Eingangsende des entsprechenden Subpixelelements gekoppelt ist, um während einer Kompensationsschreibphase eine Datenspannung an den Treibertransistor zu schreiben.
In einigen Ausführungsformen umfasst das Datenschreibmodul:
einen Schreibsteuertransistor, wobei ein Steuerungsende des Schreibsteuertransistors mit einer zweiten Gate-Steuersignalleitung gekoppelt ist, ein Eingangsende des Schreibsteuertransistors mit einem Datenspannungsanschluss gekoppelt ist, und ein Ausgangsende des Schreibsteuertransistors mit dem Ausgangsendes des Treibertransistors gekoppelt ist.
In einigen Ausführungsformen umfasst die Pixeltreiberschaltung ferne:
ein Rücksetzmodul; wobei das Rücksetzmodul eine Spannung an einem Ende des Speicherkondensators, der mit dem entsprechenden Subpixelelement verbunden ist, in Reaktion auf eine Rücksetzantwortspannung, die von einer Rücksetzantwortspannungsleitung ausgegeben wird, auf eine Rücksetzspannung herunterzieht.
In einigen Ausführungsformen ist die Rücksetzantwortspannungsleitung die erste Gate-Steuersignalleitung; und/oder
das Rücksetzmodul umfasst: einen Rücksetzsteuertransistor, wobei ein Steuerungsende des Rücksetzsteuertransistors mit der Rücksetzantwortspannungsleitung gekoppelt ist, ein Eingangsende des Rücksetzsteuertransistors mit einem Referenzgleichspannungsanschluss gekoppelt ist, und ein Ausgansende des Rücksetzsteuertransistors mit dem Ausgangsende des Treibertransistors gekoppelt ist.
In einigen Ausführungsformen umfasst die Pixeltreiberschaltung ferne:
einen ersten lichtemittierenden Steuertransistor, wobei ein Steuerungsende des ersten lichtemittierenden Steuertransistor mit einer ersten lichtemittierenden Steuersignalleitung gekoppelt ist, ein Eingangsende des ersten lichtemittierenden Steuertransistor mit dem Treiberspannungsanschluss gekoppelt ist, und ein Ausgangsende des ersten lichtemittierenden Steuertransistor mit dem Eingangsende des Treibertransistors gekoppelt ist; und/oder
einen zweiten lichtemittierenden Steuertransistor, wobei ein Steuerungsende des zweiten lichtemittierenden Steuertransistor mit einer zweiten lichtemittierenden Steuersignalleitung gekoppelt ist, ein Eingangsende des zweiten lichtemittierenden Steuertransistor mit dem Ausgangsende des Treibertransistors gekoppelt ist, und ein Ausgangsende des zweiten lichtemittierenden Steuertransistor mit dem Subpixelelement verbunden ist.
In einigen Ausführungsformen ist der Einstellspannungsanschluss entweder den Treiberspannungsanschluss oder einen Gleichstromsignalanschluss im Anzeigefeld.
In einem zweiten Aspekt bietet die vorliegende Anmeldung eine Anzeigetafel, umfassend eine Vielzahl von Pixeleinheiten und eine Vielzahl von Pixeltreiberschaltungen wie oben beschrieben; wobei jede Pixeleinheit eine Vielzahl von Subpixelelementen umfasst, und jede Subpixelelement jeder Subpixeleinheit entspricht einer Pixeltreiberschaltung.
In einem dritten Aspekt bietet die vorliegende Anmeldung eine Anzeigevorrichtung, umfassend die obige Anzeigetafel. Die Anzeigetafel umfasst eine Vielzahl von Pixeleinheiten, und jede Pixeleinheit umfasst eine Vielzahl von Leuchteinrichtungen.
Aus der obigen technischen Lösung ist ersichtlich, dass die vorliegende Anmeldung eine Pixeltreiberschaltung, ein Anzeigefeld und eine Anzeigevorrichtung bereitstellt, bei dem die Pixeltreiberschaltung durch die Gestaltung des Verhältnisses zwischen den Grabenöffnungskondensator und der Speicherkapazität des Spannungsreglertransistors entworfen wird, wodurch ein neues Kapazitätskonfigurationsschema bereitgestellt wird, das die Steuerung der Variablen ermöglicht, die Spannungsschwankungen verursachen, die Wirkung weiterer Potenziale aufgrund von Unterschieden in den Bauelementeeigenschaften, die durch Prozessschwankungen verursacht werden, wirksam reduzieren kann und somit die besten Ergebnisse bei der Anzeigequalität erzielt.
Kurze Beschreibung der Zeichnung
Um die technischen Lösungen in den Ausführungsformen der vorliegenden Anmeldung oder im Stand der Technik deutlicher zu veranschaulichen, wird im Folgenden eine kurze Beschreibung der begleitenden Zeichnungen gegeben, die bei der Beschreibung der Ausführungsformen oder des Stands der Technik verwendet werden. Es wird offensichtlich sein, dass die begleitenden Zeichnungen in der folgenden Beschreibung nur einige Ausführungsformen der vorliegenden Anmeldung sind, und dass andere begleitende Zeichnungen auf der Grundlage dieser Zeichnungen ohne kreativen Aufwand für den Fachmann in der Technik erhalten werden können.

1 ist ein strukturelles schematisches Diagramm einer Pixeltreiberschaltung gemäß einer Ausführungsform der vorliegenden Anmeldung.
2 ein schematisches Diagramm der entsprechenden Zeitsteuerung von 1.
3 ist ein schematisches Diagramm eines Schichtaufbaus eines Antriebsschalters in 1.
4 ist ein strukturelles schematisches Diagramm einer Anzeigevorrichtung gemäß einer Ausführungsform der vorliegenden Anmeldung.

Ausführliche Beschreibung der Ausführungsformen
Um die vorgenannten Gegenstände, Merkmale und Vorteile der vorliegenden Anmeldung deutlicher und verständlicher zu machen, werden nachstehend spezifische Ausführungsformen der vorliegenden Anmeldung in Verbindung mit den beigefügten Zeichnungen im Detail beschrieben. Es versteht sich, dass die hierin beschriebenen spezifischen Ausführungsformen nur dazu dienen, die vorliegende Anmeldung zu erläutern, und nicht dazu, die vorliegende Anmeldung einzuschränken.
Darüber hinaus werden die Begriffe „erste“ und „zweite“ nur zu beschreibenden Zwecken verwendet und sind nicht als Hinweis auf eine relative Bedeutung oder als implizite Angabe der Anzahl der angegebenen technischen Merkmale zu verstehen. So kann ein Merkmal, das mit „erstens“ und „zweitens“ bezeichnet wird, explizit oder implizit ein oder mehrere solcher Merkmale enthalten. In der Beschreibung der vorliegenden Anmeldung bedeutet „Mehrzahl“ zwei oder mehr, sofern nicht ausdrücklich und spezifisch anders eingeschränkt. Es wird darauf hingewiesen, dass die Pixeltreiberschaltung, das Anzeigefeld und die Anzeigevorrichtung, die in der vorliegenden Anmeldung offenbart werden, im Bereich der Anzeigetechnik oder in jedem anderen Bereich als dem Bereich der Anzeigetechnik verwendet werden können, und der Anwendungsbereich der Pixeltreiberschaltung, des Anzeigefeldes und der Anzeigevorrichtung, die in der vorliegenden Anmeldung offenbart werden, ist nicht beschränkt.
Ausführungsform 1
1 ist ein strukturelles schematisches Diagramm einer Pixeltreiberschaltung gemäß einer Ausführungsform der vorliegenden Anmeldung. Es kann verstanden werden, dass die Pixeltreiberschaltung der vorliegenden Anmeldung auf eine Anzeigetafel angewendet wird, wobei die Anzeigetafel eine Vielzahl von Pixeleinheiten umfasst. Jede Pixeleinheit umfasst eine Vielzahl von Subpixelelementen M, und jede Pixeltreiberschaltung entspricht einem Subpixelelement M. Wie in 1 dargestellt, umfasst die Pixeltreiberschaltung insbesondere: ein Treiberkompensationsmodul 10, wobei das Treiberkompensationsmodul 10 einen Treibertransistor Tm und einen Speicherkondensator Cst umfasst, wobei ein Eingangsende (als 11 von Tm in 2) des Treibertransistors Tm mit einem Treiberspannungsanschluss VDD gekoppelt ist, ein Steuerungsende (als 13 von Tm in 2) des Treibertransistors Tm mit einem Ende (cs1 in 2) des Speicherkondensators Cst gekoppelt ist, das andere Ende des Speicherkondensators (cs2 in 2) und ein Ausgangsende (als 12 in 2) des Treibertransistors Tm gemeinsam mit dem entsprechenden Subpixelelement M gekoppelt sind; und einen Spannungsreglertransistor T2, wobei ein Eingangsende 21 des Spannungsreglertransistors T2 mit einem Einstellspannungsanschluss gekoppelt ist (für den der Multiplex-Treiberspannungsanschluss VDD in 1 der Einstellspannungsanschluss ist), ein Ausgangsende 22 des Spannungsreglertransistors T2 mit dem Steuerungsende 13 des Treibertransistors Tm gekoppelt ist, und ein Steuerungsende 23 des Spannungsreglertransistors T2 mit einer ersten Gate-Steuersignalleitung Gn1 gekoppelt ist.
Wie in 3 dargestellt, ist die Fläche des Grabenöffnungskondensators eine Überlappungsfläche zwischen der Gate-Metallschicht 5 und der aktiven Schicht 4, oder die „Überlappungsfläche der orthografischen Projektion“, auf dem Steuerungsende des Spannungsreglers. Die Beziehung zwischen der Überlappungsfläche zwischen der Gate-Metallschicht und der aktiven Schicht und dem Kapazitätswert des Speicherkondensators ist S<Cst*K, wobei S die Überlappungsfläche zwischen der Gate-Metallschicht und der aktiven Schicht ist, Cst die Kapazität des Speicherkondensators ist, und K auf der Grundlage des Verhältnisses der Spannungsänderung am Steuerungsende des Treibertransistors zur Potentialspannung bestimmt wird.
Konkret hängt die Größe von Cgd vom Produkt aus der Fläche S von T1 und der Kapazität pro Flächeneinheit ab. Basierend auf dem Prinzip der Parallelplattenkondensatoren ist C=εS/4πkd, wobei ε die relative Dielektrizitätskonstante, d der Abstand zwischen den beiden Polplatten, und k die elektrostatische Kraftkonstante ist. Da die Dicke der Schichten der Struktur im Transistor im Allgemeinen das optimale Design in der Anzeigetafel erreicht hat, ist eine zu kleine Dicke anfällig für die Bildung von Elektronendurchbruchseffekten und eine zu größer Dicke d ist nicht förderlich für die Zeit der Prozessproduktion und die Geräteleistung bis zur Norm, so dass d im Allgemeinen konstant eingestellt wird. Daraus lässt sich die mathematische Beziehung ableiten, die zwischen der T1-Fläche S und Cst erfüllt sein muss.
Auf der Grundlage des obigen Prinzips ist der Ableitungsprozess wie folgt: Cgd/(Cgd+Cst) ist kleiner als 5%, dann ist Cgd kleiner als 0,05/0,95Cst, gleichzeitig ist Cgd gleich ε₀ε_iS/2T, also ist S kleiner als 0,05Cst/(0,95*2Tε₀ε_i), dann ist S*10^-12(um2¬) kleiner als 0,05Cst/(0,95*2Tε₀ε_i)*1200x10^-10 und schließlich wird S<Cst*3.74E^-10 abgeleitet.
In diesen Ausführungsformen sind ε₀, ε_i, und T die Vakuum-Dielektrizitätskonstante, die relative Dielektrizitätskonstante bzw. die Dicke.
In diesem Ausführungsformen werden die Hardware-Konfigurationsparameter des Grabenöffnungskondensators in Verbindung mit der Schaltungsarchitektur geändert, um durch Änderung des Wertes der Grabenkapazität eine geschickte Kompensation zur Verbesserung der Anzeige zu erreichen, während die Korrespondenz zwischen der Fläche des Grabenöffnungskondensators und dem Kapazitätswert des Speicherkondensators erforscht wird und beide zusammenarbeiten, um die durch kapazitive Kopplung beim Schließen des Treibertransistors verursachte Spannungsschwankung zu beseitigen.
Diese Ausführungsformen lösen das derzeitige Problem des Mangels an Technologie und Exposition im Zusammenhang mit dem Kapazitätsdesign, um den Anzeigeeffekt zu verbessern. In diesen Ausführungsformen der vorliegenden Anmeldung geht der Erfinder davon aus, dass das Verhältnis der Spannungsänderung zur Potentialspannung weniger als 5% beträgt, d.h. Cgd/(Cgd+Cst)<5%, woraufhin die Berechnungsformel S<Cst*3,74E^-10 in Kombination mit dem Ableitungsprozess bestimmt wird, wobei S die Fläche des Grabenöffnungskondensators ist, d. h. die Überlappungsfläche der Gate-Metallschicht direkt gegenüber der aktiven Schicht, und Cst ist der Kapazitätswert des Speicherkondensators.
Es ist ersichtlich, dass die Erfinder der vorliegenden Anmeldung zunächst feststellten, dass die durch die kapazitive Kopplung während des Schließens von T1 in bestehenden Schaltungen verursachten Spannungsschwankungen auch durch die spannungsregulierende Wirkung des Speicherkondensators Cst beeinflusst werden, und dass noch kein Entwurfskonzept für den Grabenöffnungskondensator von T1 entstanden ist, während weitere Forschungen der Erfinder ergaben, dass die kapazitive Kopplung durch die Konfiguration des Kapazitätswerts des Grabenkondensators des Treibertransistors überwunden werden kann. Die durch die kapazitive Kopplung während des Schließens von T1 verursachte Spannungsschwankung wird auch durch die spannungsregulierende Wirkung des Speicherkondensators Cst beeinflusst, während die Spannungsschwankungen am Knoten N1, der mit dem Gate des Treibertransistors verbunden ist, ebenfalls je nach den verschiedenen Graustufen variieren. Bei dieser vorliegenden Anmeldung ist das Verhältnis der Spannungsänderung zur Potentialspannung kleiner als 5%, d.h. Cgd/(Cgd+Cst)<5%, so dass die Größe von Cgd vom Produkt aus der Fläche S von T1 und der Kapazität pro Flächeneinheit abhängt, was dazu führt, dass eine mathematische Beziehung zwischen der Fläche S von T1 und Cst erfüllt werden muss, d.h. S<Cst*3.74E^-10.
Es versteht sich, dass in den Ausführungsformen der 1 und 2 in dieser vorliegenden Anmeldung die Multiplex-Treiberspannungsanschluss VDD den Einstellspannungsanschluss ist, in anderen Ausführungsformen kann des Einstellspannungsanschlusses einen beliebige Hochspannungsanschluss in der Anzeigetafel sein, die durch diese vorliegende Anmeldung nicht eingeschränkt ist, solange der Spannungswert an der Hochspannungsklemme über dem Schwellenwert der Gate-Steuerspannung des Spannungsreglertransistors liegt (z. B. reichen bei einem normalen Transistor 0,7 V oder mehr aus, um zu leiten, d. h. nur die Spannung am Hochspannungsanschluss muss über 0,7 V liegen).
Die spezifische Struktur des Spannungsreglertransistors dieser vorliegenden Anmeldung wird im Folgenden detailliert beschrieben. Im Allgemeinen ist der Spannungsreglertransistor ein herkömmliches TFT-Bauelement, das Source, Drain und Gate umfasst, wobei das Gate und die aktive Schicht einen Grabenöffnungskondensator bilden können.
In einigen Ausführungsformen ist in 3 ein schematisches Diagramm einer Struktur eines Spannungsreglertransistors dargestellt, das Folgende umfasst: ein Substrat 1; eine erste Metallschicht 2, die auf einer Seitenfläche des Substrats 1 ausgebildet ist; eine aktive Schicht 4, die auf einer Seite der ersten Metallschicht 2 von dem Substrat 1 entfernt ausgebildet ist; eine Schaltelementstruktur, die auf einer Seite der aktiven Schicht 4 von der ersten Metallschicht 2 entfernt angeordnet ist und ein Gate aus einer zweiten Metallschicht 5, und eine Source (gebildet durch Abscheiden von Metall in Durchgangsöffnung 72 in 1) und ein Drain (gebildet durch Abscheiden von Metall in Durchgangsöffnung 71 in 1) umfasst, wobei die Source und der Drain sich auf beiden Seiten der zweiten Metallschicht 5 befinden und in elektrischem Kontakt mit der aktiven Schicht 4 stehen. Die erste Metallschicht 2 ist mit einem Gleichspannungsanschluss verbunden.
Ein Substrat, auch Träger genannt, ist eine saubere Einkristallplatte mit einer spezifischen Kristalloberfläche und geeigneten elektrischen, optischen, und mechanischen Eigenschaften für das Wachstum von Epitaxieschichten, die in dieser vorliegenden Anmeldung nicht beschrieben wird. Da es sich bei dieser vorliegenden Anmeldung um eine Anwendung im Bereich der Displays handelt, ist das Substrat im Allgemeinen ein Glassubstrat mit mechanischem Träger, auf dem verschiedene Schichtstrukturen gebildet werden können, z. B. durch Abscheidung.
In dieser Ausführungsformen ist die erste Metallschicht 2 auf der Oberfläche einer Seite des Substrats 1 ausgebildet, die erste Metallschicht 2 bildet das untere Gate des Dünnschichttransistors in dieser vorliegenden Anmeldung. Das untere Gate kann mittels eines in den Durchgangsöffnungen abgeschiedenen leitenden Metalls 9 elektrisch mit dem externen Gleichstromleiter verbunden werden. Ein End des Gleichstromleiters wird beispielsweise mit dem leitenden Metall in den Durchgangsöffnungen verlötet.
Die aktive Schicht wird auf der vom Substrat 1 abgewandten Seite der ersten Metallschicht 2 gebildet, d. h. oberhalb der ersten Metallschicht 2. Bei der spezifischen Herstellung kann zwischen der aktiven Schicht 4 und der ersten Metallschicht 2 eine Pufferschicht 3 vorgesehen werden, die einerseits als elektrische Isolierung wirkt und andererseits eine gewisse mechanische Unterstützung und Pufferung bietet.
Die zweite Metallschicht 5 wird über der aktiven Schicht 4 gebildet, die zweite Metallschicht 5 bildet das obere Gate, und eine Gate-Isolierschicht 6 kann zwischen der zweiten Metallschicht 5 und der aktiven Schicht 4 angeordnet werden.
Ferner kann durch Abscheiden eines Zwischenschichtmediums 8 auf der aktiven Schicht 4, gefolgt von einem Belichtungs- und Maskierungsprozess des Zwischenschichtmediums 8, ein Paar von Durchgangsöffnungen 71 und 72 auf der aktiven Schicht gebildet werden, gefolgt von der Abscheidung von Metall auf den Durchgangsöffnungen 71 und 72, wodurch die Source und Drain gebildet werden, die sich auf beiden Seiten der zweiten Metallschicht 5 befinden und in elektrischem Kontakt mit der aktiven Schicht 4 stehen. Auf diese Weise entsteht die Transistorstruktur der vorliegenden Anmeldung, die insbesondere aus dem in den beiden Durchgangsöffnungen abgeschiedenen Metall als Source und Drain und der zweiten Metallschicht als Gate besteht.
In diesen Ausführungsformen mit der Schichtstrukturkonfiguration des Dünnschichttransistors der obigen Struktur wird die Spannung der ersten Metallschicht am Gleichspannungsanschluss stabilisiert, da die erste Metallschicht mit diesem Gleichspannungsanschluss gekoppelt ist, wodurch eine Kapazität Cgd2 zwischen der ersten Metallschicht und der aktiven Schicht und eine weitere Kapazität Cgd zwischen der zweiten Metallschicht und der aktiven Schicht gebildet wird. Es versteht sich, dass, da die Kapazität proportional zur Fläche der Polplatte ist, die die Kapazität ist proportional zur Fläche der Polplatte, die die Kapazität bildet, und die Größe der ersten Metallschicht als unteres Gitter kann unbegrenzt sein (keine anderen Bauelemente oder Schichtstrukturen stören an der Stelle des unteren Gitters), so dass im Extremfall die erste Metallschicht als unteres Gitter das gesamte Substrat bedecken kann, obwohl in der Praxis die von der ersten Metallschicht bedeckte Fläche im Allgemeinen kleiner als die gesamte Substratfläche ist.
Bei der Schaltung in 1 der vorliegenden Anmeldung sind die erste Metallschicht 2 und die zweite Metallschicht 5 so ausgedehnt, dass sie zwei nahe beieinander liegende Flächen bilden, die bei der Herstellung der Schaltung einander ausgesetzt sind, so dass zwischen der ersten Metallschicht und der zweiten Metallschicht eine Kapazität Cst gebildet werden kann.
Es ist zu erkennen, dass in der vorliegenden Anmeldung durch die Konfiguration der ersten Metallschicht und der mit dem Gleichspannungsanschluss gekoppelten ersten Metallschicht ein neuer Kondensator Cgd2 im Vergleich zum 3-Terminal-TFT der Beispieltechnologie hinzukommt, und die Polplattenfläche von Cgd2 in einer relativ uneingeschränkten Umgebung konfiguriert werden kann, so dass einerseits die Kapazität Cgd2 vergrößert werden kann und andererseits der Kapazitätswert von Cgd2 flexibel eingestellt werden kann, wodurch macht diese vorliegende Anmeldung das TFT zu einem Vierpol-Bauelement, wobei eine Metallschicht auf der gegenüberliegenden Seite einer Isolierschicht an der Unterseite des Bauelements als unteres Gitter des Bauelements verwendet wird. Das untere Gitter ist mit einem Gleichstromsignal in der Schaltung verbunden, und eine Kapazität Cgs2 wird zwischen dem unteren Gitter und dem Source-Drain des Bauelements gebildet. Da die Fläche des unteren Gitters normalerweise die gesamten anderen Elektroden des Bauelements abdeckt, ist der neu gebildete Kapazitätswert Cgs2 größer. Wenn der kapazitive Kopplungseffekt auftritt, hängt die Änderung des Potentials auf dem Steuerungsende des Treibertransistors von der parasitären Kapazität eines Schreibkontrolltransistors, von der Größe der Speicherkapazität auf dem Steuerungsende des Treibertransistors, und von der Kapazität des neu gebildeten Cgd2 ab. Daher kann Cgd, Cgs2 als fester Spannungsregelkondensator verwendet werden, um den Auswirkungen des kapazitiven Durchleitungseffekts von Cgd, Cgs wirksam entgegenzuwirken und die Pixelanzeige weiter zu gewährleisten.
Wie in den 1 und 2 gezeigt, ist das Eingangsende des Treibertransistors T1 mit dem Treiberspannungsanschluss VDD und das Ausgangsende mit einer zu kompensierenden Pixeltreiberschaltung gekoppelt; der Spannungsreglertransistor T2 ist ein Dünnschichttransistor, wie in Ausführungsform 1 beschrieben, und die zweite Metallschicht des Spannungsreglertransistors T2 ist mit einer ersten Gate-Steuersignalleitung Gn1, die erste Metallschicht ist mit einer Gleichstromsignalleitung, die Source ist mit dem Eingangsende des Treibertransistors T1, und der Drain mit dem Steuerungsende des Treibertransistors T1 gekoppelt. In der konkreten Anwendung fällt der Treibertransistor T1 mit der Zeit allmählich mit der Spannung an dem Steuerungsende von T1 ab. Zu diesem Zeitpunkt wird T2 während der Rücksetz- und Kompensationsphase eingeschaltet, die Treiberspannung auf der VDD-Leitung wird mit T2 verbunden, um Cgd und Cgd2 zu „laden“, danach, wenn T2 abgeschaltet wird, wenn die Spannung auf dem Steuerungsende von T1 abfällt, wird die Spannung auf dem Steuerungsende von T1 durch Cgd und Cgd2 kompensiert, und gleichzeitig wird die Spannung auf dem Steuerungsende von T1 auch durch Cst kompensiert. D.h. wenn die Spannung auf dem Steuerungsende von T1 abfällt, kann sie durch Cst, Cgd und Cgd2 kompensiert werden, wodurch das Abfallen der Spannung auf dem Steuerungsende von T1 erschwert wird, und gleichzeitig können Cgd und Cgs2 als fester Spannungsregelkondensator verwendet werden, um dem Durchleitungseffekt von Cgd und Cgs effektiv entgegenzuwirken und so die Pixelanzeige weiter zu gewährleisten.
In einigen Ausführungsformen der vorliegenden Anmeldung, mit fortgesetzter Bezugnahme auf 1, umfasst die Pixeltreiberschaltung ferner: ein Datenschreibmodul 30, wobei ein Ausgangsende des Datenschreibmoduls 30 zwischen den Ausgangsende 22 des Treibertransistors T1 und einen Eingangsende des entsprechenden Subpixelelements M gekoppelt ist, um während der Kompensationsphase oder Schreibphase eine Datenspannung an den Treibertransistor zu schreiben.
Ein spezifisches strukturelles schematisches Diagramm des Datenschreibmoduls wird unten zur Verfügung gestellt, wie in 4 gezeigt, umfasst das Datenschreibmodul 30 dieser Ausführungsform einen Schreibsteuertransistor T3, wobei ein Steuerungsende des Schreibsteuertransistors T3 mit einer zweiten Gate-Steuersignalleitung Gn2 gekoppelt ist, ein Eingangsende mit einem Datenspannungsanschluss Data gekoppelt ist, und ein Ausgangsende mit dem Ausgangsendes des Treibertransistors T1 gekoppelt ist. Insbesondere wenn Daten geschrieben werden, entlädt sich das Steuerungsende 13 des Treibertransistors T1 auf Vdata + seine eigene Schwellenspannung Vth (z.B. 0,7V) und stoppt dann, woraufhin das Vdata-Signal für T1 geschrieben wird.
Um in Verbindung mit den 1 und 2 fortzufahren: In einigen Ausführungsformen umfasst die Pixeltreiberschaltung ferne: ein Rücksetzmodul 40; wobei das Rücksetzmodul eine Spannung an einem Ende des Speicherkondensators, der mit dem entsprechenden Subpixelelement verbunden ist, in Reaktion auf eine Rücksetzantwortspannung, die von einer Rücksetzantwortspannungsleitung ausgegeben wird, auf eine Rücksetzspannung herunterzieht.
Beispielhaft ist die Rücksetzantwortspannungsleitung die erste Gate-Steuersignalleitung, aber natürlich kann es sich auch um andere Hochpegelleitungen handeln, solange das Timing den Anforderungen entspricht, d.h. während der Rücksetzphase und der Kompensationsphase hoch ist.
Beispielhaft umfasst das Rücksetzmodul 40 insbesondere: einen Rücksetzsteuertransistor T4, wobei ein Steuerungsende des Rücksetzsteuertransistors T4 mit der ersten Gate-Steuersignalleitung Gn1 gekoppelt ist, ein Eingangsende mit dem Referenzgleichspannungsanschluss int gekoppelt ist, und ein Ausgansende mit dem Ausgangsende 12 des Treibertransistors T1 gekoppelt ist.
Des Weiteren umfasst diese vorliegende Anmeldung: einen ersten lichtemittierenden Steuertransistor T5, wobei ein Steuerungsende des ersten lichtemittierenden Steuertransistor T5 mit einer ersten lichtemittierenden Steuersignalleitung EM2 gekoppelt ist, ein Eingangsende mit dem Treiberspannungsanschluss VDD gekoppelt ist, und ein Ausgangsende mit dem Eingangsende 11 des Treibertransistors T1 gekoppelt ist.
Außerdem enthält diese vorliegende Anmeldung: einen zweiten lichtemittierenden Steuertransistor T2, wobei ein Steuerungsende des zweiten lichtemittierenden Steuertransistor T2 mit einer zweiten lichtemittierenden Steuersignalleitung EM1 gekoppelt ist, ein Eingangsende mit dem Ausgangsende 12 des Treibertransistors T1 gekoppelt ist, und ein Ausgangsende mit dem Subpixelelement M verbunden ist.
In dieser vorliegenden Anmeldung werden der erste lichtemittierende Steuertransistor T5 und der zweite lichtemittierende Steuertransistor T2 verwendet, um die Zeitsteuerungsphase zu schalten, so dass zusammen mit der Bauelementstruktur eine Schaltungssteuerungsmethode für die Rücksetz-, Kompensations-, Schreib- und Lichtphasen gebildet werden kann, wie unten beschrieben.
In dieser vorliegenden Anmeldung wird der Kompensationsprozess/Treiberprozess in Verbindung mit dem in 5 gezeigten Zeitdiagramm detailliert beschrieben.
Die spezifische Verwendung des Pixelkompensationsmoduls für Kompensationsvorgänge durchläuft in der Regel vier Phasen: Rücksetzphase, Kompensationsphase, Schreibphase, und Lichtphase.
Zunächst wird in der Rücksetzphase der Leuchtpfad ausgeschaltet, indem über die Steuerleitung EM1 auf ein niedriges Potential gesprungen wird, wodurch T2 ausgeschaltet wird; die Steuerleitung EM2 und die Abtastleitung Gn1 schalten T5 mit T1 und T4 ein und laden den ersten und zweiten Enden des Speicherkondensators Cst auf die Anfangspotentiale VDD bzw. Int.
In dieser Schaltung ist die Kompensationsphase und das Schreibphase eine Phase, in der der Transistor T3 über die Abtastleitung Gn2 eingeschaltet wird, die Source des Transistors Tm mit dem Signal Data verbunden ist und der Transistor T3 das Signal Data und die Schwellenspannung des Transistors Tm im Gate des Transistors Tm durch Selbstentladung speichert.
Während der Lichtphase springen Gn1 und Gn2 auf ein niedriges Potential, T1, T3 und T4 schalten sich aus und T5, Tm, T2 und die OLED bilden einen Leitungsdurchgang, wodurch die Auswirkung der Schwellenspannung des Transistors auf die Grauskala des Pixeldisplays eliminiert werden kann.
Insbesondere ist in diesen Ausführungsformen das Subpixelelement M eine organische selbstleuchtende Dünnschichtvorrichtung, und jedes Subpixelelement M kann eines von drei Subpixeln in Rot, Grün und Blau sein, insbesondere sind die drei Subpixelelemente M kombiniert, um eine vollständige Pixeleinheit zu bilden, und die Farbanpassung wird durchgeführt, indem die Steuerspannung jedes Subpixelelements M in der Pixeleinheit angepasst wird.
Es ist zu verstehen, dass in der vorliegenden Anmeldung die Pixeleinheit die kleinste integrierte Einheit ist, die die Pixelanordnung bildet, die das gesamte Anzeigefeld (d.h. das Feld, das in der vorliegenden Anmeldung kompensiert werden soll) darstellt, d.h. die Pixelanordnung umfasst eine Vielzahl von Pixeleinheiten, die in einer bestimmten Anordnung angeordnet sind, wobei jedes Pixelelement ist über eine separate Treiberleitung elektrisch mit einem Treiber-IC (integrierter Schaltung) verbunden, der das Subpixel in der Pixeleinheit zur Abgabe von Farblicht ansteuert.
Wie oben beschrieben, umfasst eine Pixeleinheit im Allgemeinen ein blaues Subpixel, ein rotes Subpixel und ein grünes Subpixel. In einigen Ausführungsformen kann die Pixeleinheit auch andere farbige Subpixel umfassen, die sich von Rot, Blau und Grün unterscheiden können, z.B. kann die andere Farbe Weiß, Gelb oder Cyan umfassen. Es sei darauf hingewiesen, dass, wenn die andere Farbe Weiß ist, die Anzeigehelligkeit des Anzeigegeräts, in dem sich die Pixelanordnung befindet, erhöht werden kann; wenn die andere Farbe eine andere Farbe ist, kann die Farbskala des Anzeigegeräts, in dem sich die Pixelanordnung befindet, erhöht werden, ohne hier ins Detail zu gehen.
In dieser vorliegenden Anmeldung wird die Pixeltreiberschaltung für OLED-Displays verwendet, und dementsprechend können der Treibertransistor und der Dünnfilmtransistor, die als Spannungsregulierungstransistor verwendet werden, in der einigen Ausführungsformen ein Niedertemperatur-Polysilizium (LTPS)-Dünnfilmtransistor oder ein anderer Oxid-Dünnfilmtransistor sein. Die vorliegende Anmeldung ist in dieser Hinsicht nicht beschränkt.
Darüber hinaus sind die Schaltelemente der vorliegenden Anmelung, wie z.B. der Treibertransistor T1, Dünnschichttransistoren, und insbesondere können die Dünnschichttransistoren Indium-Gallium-Zink-Oxid (IGZO)-Dünnschichttransistoren usw. sein, ohne Einschränkung in der vorliegenden Anmeldung.
Einem Fachmann ist klar, dass es sich bei der „Kopplung“ in dieser vorliegenden Anmeldung um eine direkte oder indirekte elektrische Verbindung handeln kann, z. B. wenn A mit B gekoppelt ist, dann sind A und B entweder direkt über einen Draht oder einen drahtlosen Signalübertragungskanal elektrisch verbunden, oder A und B bilden eine elektrische Verbindung über C, z.B. A und B direkt über ein Kabel mit C verbunden sind; oder A sendet ein Signal an C und C sendet ein Signal an B, dann bilden A und B eine indirekte elektrische Verbindung.
Es versteht sich von selbst, dass eine durch diese vorliegenden Anmeldung bereitgestellte Pixeltreiberschaltung durch die Gestaltung des Verhältnisses zwischen den Grabenöffnungskondensator und der Speicherkapazität des Spannungsreglertransistors und somit durch die Bereitstellung eines neuen Kapazitätskonfigurationsschemas, das die Steuerung der Variablen ermöglicht, die Spannungsschwankungen verursachen, die Wirkung weiterer Potenziale aufgrund von Unterschieden in den Bauelementeeigenschaften, die durch Prozessschwankungen verursacht werden, wirksam reduzieren kann und somit die besten Ergebnisse bei der Anzeigequalität erzielt.
Ausführungsform 2
Ausführungsformen der vorliegenden Anmeldung stellen ferner eine Anzeigetafel zur Verfügung, wobei die Anzeigetafel eine Vielzahl von Pixeleinheiten umfasst, wobei jede Pixeleinheit eine Vielzahl von Subpixeln umfasst, wobei die Anzeigetafel ferner eine Pixeltreiberschaltung wie oben beschrieben umfasst, wobei jede Pixeltreiberschaltung mit einem Subpixel gekoppelt ist, um die Spannung an dem Subpixel zu steuern und dadurch die Helligkeit einzustellen.
Im Allgemeinen sind die Pixeleinheiten in einem Array angeordnet, obwohl die Anordnung der Pixeleinheiten auf der Grundlage der tatsächlichen Anforderungen bestimmt werden kann und die vorliegende Anmeldung nicht darauf beschränkt ist.
Ausführungsform 3
Wie in 5 gezeigt, Ausführungsformen der vorliegenden Anmeldung stellt eine Anzeigevorrichtung 20 bereit, die eine Anzeigetafel und eine Pixeltreiberschaltung 22 wie in Ausführungsform 1. Die Anzeigetafel umfasst eine Vielzahl von Pixeleinheiten, wobei die Pixeltreiberschaltung mit den einzelnen Subpixeln in jeder Pixeleinheit über einen Draht 21 verbunden ist.
In bestimmten Ausführungsformen kann die Anzeigevorrichtung ein beliebiges Produkt oder eine beliebige Komponente mit einer Anzeigefunktion sein, wie z. B. ein Mobiltelefon, ein Tablet-Computer, ein Fernsehgerät, ein Monitor, ein Laptop, ein digitaler Fotorahmen, ein Navigationsgerät, usw.
Es versteht sich von selbst, dass die vorliegende Anmeldung eine Anzeigetafel bereitstellt, bei der die Pixeltreiberschaltung durch die Gestaltung des Verhältnisses zwischen den Grabenöffnungskondensator und der Speicherkapazität des Spannungsreglertransistors entworfen wird, wodurch ein neues Kapazitätskonfigurationsschema bereitgestellt wird, das die Steuerung der Variablen ermöglicht, die Spannungsschwankungen verursachen, die Wirkung weiterer Potenziale aufgrund von Unterschieden in den Bauelementeeigenschaften, die durch Prozessschwankungen verursacht werden, wirksam reduzieren kann und somit die besten Ergebnisse bei der Anzeigequalität erzielt.
Ausführungsform 4
Ausführungsformen der vorliegenden Anmeldung stellen ferner ein Treiberverfahren für eine Anzeigevorrichtung bereit, das auf eine Anzeigetafel angewendet wird, wobei die Anzeigetafel eine Vielzahl von Pixeleinheiten umfasst, wobei jede Pixeleinheit eine Vielzahl von Subpixelelementen umfasst, wobei das Pixeltreiberverfahren insbesondere Folgendes umfasst: Treiben jedes Pixelelements unter Verwendung einer Pixeltreiberschaltung wie oben beschrieben.
Die vorgenannten Schritte dieser vorliegenden Anmeldung werden nachstehend im Zusammenhang mit den Ausführungsformen der 1 und 2 im Einzelnen beschrieben.
2 zeigt das Zeitdiagramm entsprechend der Ausführungsform von 1. Wie in 2 dargestellt, der gesamte Prozess in vier Intervalle unterteilt ist.
Zunächst wird in der Rücksetzphase der Leuchtpfad ausgeschaltet, indem über die Steuerleitung EM1 auf ein niedriges Potential gesprungen wird, wodurch T2 ausgeschaltet wird; die Steuerleitung EM2 und die Abtastleitung Gn1 schalten T5 mit T1 und T4 ein und laden den ersten und zweiten Enden des Speicherkondensators Cst auf die Anfangspotentiale VDD bzw. Int.
In dieser Schaltung ist die Kompensationsphase und das Schreibphase eine Phase, in der der Transistor T3 über die Abtastleitung Gn2 eingeschaltet wird, die Source des Transistors Tm mit dem Signal Data verbunden ist und der Transistor T3 das Signal Data und die Schwellenspannung des Transistors Tm im Gate des Transistors Tm durch Selbstentladung speichert.
Während der Lichtphase springen Gn1 und Gn2 auf ein niedriges Potential, T1, T3 und T4 schalten sich aus und T5, Tm, T2 und die OLED bilden einen Leitungsdurchgang, wodurch die Auswirkung der Schwellenspannung des Transistors auf die Grauskala des Pixeldisplays eliminiert werden kann.
Es versteht sich von selbst, dass die vorliegende Anmeldung ein Treiberverfahren bereitstellt, bei dem die Pixeltreiberschaltung durch die Gestaltung des Verhältnisses zwischen den Grabenöffnungskondensator und der Speicherkapazität des Spannungsreglertransistors entworfen wird, wodurch ein neues Kapazitätskonfigurationsschema bereitgestellt wird, das die Steuerung der Variablen ermöglicht, die Spannungsschwankungen verursachen, die Wirkung weiterer Potenziale aufgrund von Unterschieden in den Bauelementeeigenschaften, die durch Prozessschwankungen verursacht werden, wirksam reduzieren kann und somit die besten Ergebnisse bei der Anzeigequalität erzielt.
Es sollte beachtet werden, dass die Ausführungsform der Treiberschaltung, die Ausführungsform der Anzeigevorrichtung und die Ausführungsform des Treiberverfahrens und des Fehlersuchverfahrens, die durch die Ausführungsformen der vorliegenden Anmeldung bereitgestellt werden, alle mit Querverweisen versehen werden können, und die Ausführungsformen der vorliegenden Anmeldung sind in dieser Hinsicht nicht beschränkt. Die Schritte der Ausführungsformen des Herstellungsverfahrens der Anzeigetafel, die durch die Ausführungsformen der vorliegenden Anmeldung bereitgestellt werden, können entsprechend hinzugefügt oder abgezogen werden, und jedes Verfahren, das von einem Fachmann im Rahmen der in der vorliegenden Anmeldung offenbarten Technologie mit Variationen leicht erdacht werden kann, wird durch den Schutzbereich der vorliegenden Anmeldung abgedeckt und wird daher nicht wiederholt.
Alle Änderungen, gleichwertigen Ersetzungen, Verbesserungen usw., die im Rahmen des Geistes und der Grundsätze dieser vorliegenden Anmeldung vorgenommen werden, fallen in den Schutzbereich dieser Anmeldung.

Claims

Eine Pixeltreiberschaltung zur Anwendung auf eine Anzeigetafel, wobei die Anzeigetafel eine Vielzahl von Pixeleinheiten umfasst, und jede Pixeleinheit umfasst eine Vielzahl von Subpixelelementen (M); wobei die Pixeltreiberschaltung umfasst: ein Treiberkompensationsmodul (10), umfassend: einen Treibertransistor (Tm) und einen Speicherkondensator (Cst); wobei ein Eingangsende (11) des Treibertransistors (Tm) mit einem Treiberspannungsanschluss (VDD) gekoppelt ist, ein Steuerungsende (13) des Treibertransistors (Tm) mit einem Ende des Speicherkondensators (Cst) gekoppelt ist, das andere Ende des Speicherkondensators (Cst) und ein Ausgangsende (12) des Treibertransistors (Tm) gemeinsam mit dem entsprechenden Subpixelelement (M) gekoppelt sind; und einen Spannungsreglertransistor (T2), wobei ein Eingangsende (21) des Spannungsreglertransistors (T2) mit einem Einstellspannungsanschluss gekoppelt ist, ein Ausgangsende (22) des Spannungsreglertransistors (T2) mit dem Steuerungsende (13) des Treibertransistors (Tm) gekoppelt ist, und ein Steuerungsende (23) des Spannungsreglertransistors (T2) mit einer ersten Gate-Steuersignalleitung (Gn1) gekoppelt ist; wobei eine Gate-Metallschicht (5) und eine aktive Schicht (4) an dem sich bildenden Steuerungsende (23) des Spannungsreglertransistors (T2) einen Grabenöffnungskondensator bildet, wobei das Verhältnis der Fläche des Grabenöffnungskondensators zum Kapazitätswert des Speicherkondensators (Cst) kleiner ist als ein voreingestellter Wert, wobei die Fläche des Grabenöffnungskondensators eine Überlappungsfläche der Gate-Metallschicht (5) direkt gegenüber der aktiven Schicht (4) ist, wobei der voreingestellte Wert auf der Grundlage des Verhältnisses der Spannungsänderung am Steuerungsende (13) des Treibertransistors (TM) zur Potentialspannung bestimmt wird.
Pixeltreiberschaltung nach Anspruch 1, wobei das Verhältnis der Spannungsänderung am Steuerungsende (13) des Treibertransistors (Tm) zur Potentialspannung 5% beträgt, was dem voreingestellten Wert von 3,74E^-10 entspricht.
Pixeltreiberschaltung nach Anspruch 1, ferne umfassend: ein Datenschreibmodul (30), wobei ein Ausgangsende des Datenschreibmoduls zwischen den Ausgangsende des Treibertransistors (Tm) und einen Eingangsende des entsprechenden Subpixelelements (M) gekoppelt ist, um während einer Kompensationsphase oder Schreibphase eine Datenspannung an den Treibertransistor (Tm) zu schreiben.
Pixeltreiberschaltung nach Anspruch 3, wobei das Datenschreibmodul (30) umfasst: einen Schreibsteuertransistor (T3), wobei ein Steuerungsende des Schreibsteuertransistors (T3) mit einer zweiten Gate-Steuersignalleitung (Gn2) gekoppelt ist, ein Eingangsende des Schreibsteuertransistors (T3) mit einem Datenspannungsanschluss (Data) gekoppelt ist, und ein Ausgangsende des Schreibsteuertransistors (T3) mit dem Ausgangsendes (12) des Treibertransistors (Tm) gekoppelt ist.
Pixeltreiberschaltung nach Anspruch 1, ferne umfassend: ein Rücksetzmodul (40); wobei das Rücksetzmodul (40) eine Spannung an einem Ende des Speicherkondensators (Cst), der mit dem entsprechenden Subpixelelement (M) verbunden ist, in Reaktion auf eine Rücksetzantwortspannung, die von einer Rücksetzantwortspannungsleitung ausgegeben wird, auf eine Rücksetzspannung herunterzieht.
Pixeltreiberschaltung nach Anspruch 5, wobei die Rücksetzantwortspannungsleitung die erste Gate-Steuersignalleitung (Gn1) ist.
Pixeltreiberschaltung nach Anspruch 5, wobei das Rücksetzmodul (40) umfasst: einen Rücksetzsteuertransistor (T4), wobei ein Steuerungsende des Rücksetzsteuertransistors (T4) mit der Rücksetzantwortspannungsleitung gekoppelt ist, ein Eingangsende des Rücksetzsteuertransistors (T4) mit einem Referenzgleichspannungsanschluss (int) gekoppelt ist, und ein Ausgansende des Rücksetzsteuertransistors (T4) mit dem Ausgangsende (12) des Treibertransistors (Tm) gekoppelt ist.
Pixeltreiberschaltung nach Anspruch 3, ferne umfassend: einen ersten lichtemittierenden Steuertransistor (T5), wobei ein Steuerungsende des ersten lichtemittierenden Steuertransistors (T5) mit einer ersten lichtemittierenden Steuersignalleitung (EM2) gekoppelt ist, ein Eingangsende des ersten lichtemittierenden Steuertransistors (T5) mit dem Treiberspannungsanschluss (VDD) gekoppelt ist, und ein Ausgangsende des ersten lichtemittierenden Steuertransistors (T5) mit dem Eingangsende (11) des Treibertransistors (Tm) gekoppelt ist.
Pixeltreiberschaltung nach Anspruch 3, ferne umfassend: einen zweiten lichtemittierenden Steuertransistor (T2), wobei ein Steuerungsende des zweiten lichtemittierenden Steuertransistors (T2) mit einer zweiten lichtemittierenden Steuersignalleitung (EM1) gekoppelt ist, ein Eingangsende des zweiten lichtemittierenden Steuertransistors (T2) mit dem Ausgangsende (12) des Treibertransistors (Tm) gekoppelt ist, und ein Ausgangsende des zweiten lichtemittierenden Steuertransistors (T2) mit dem Subpixelelement (M) verbunden ist.
Pixeltreiberschaltung nach Anspruch 1, wobei der Einstellspannungsanschluss entweder den Treiberspannungsanschluss (VDD) oder einen Gleichstromsignalanschluss im Anzeigefeld ist.
Pixeltreiberschaltung nach Anspruch 1, wobei der Spannungsreglertransistor (T2) ein Bauelement mit vier Anschlüssen ist, umfassend: ein Substrat (1); eine erste Metallschicht (2), die auf einer Seitenfläche des Substrats (1) ausgebildet ist; die aktive Schicht (4), die auf einer Seite der ersten Metallschicht (2) von dem Substrat (1) entfernt ausgebildet ist; eine Transistorstruktur, die auf einer Seite der aktiven Schicht (4) von der ersten Metallschicht (2) entfernt angeordnet ist, und ein Gate aus der zweiten Metallschicht (5), eine Source, und ein Drain umfasst, wobei die Source und der Drain sich auf beiden Seiten der zweiten Metallschicht (5) befinden und in elektrischem Kontakt mit der aktiven Schicht (4) stehen; die erste Metallschicht (2) mit einem Gleichspannungsanschluss verbunden ist.
Eine Anzeigetafel, umfassend eine Vielzahl von Pixeleinheiten und eine Vielzahl von Pixeltreiberschaltungen nach einem der Ansprüche 1 bis 11; wobei jede Pixeleinheit eine Vielzahl von Subpixelelementen umfasst, und jede Subpixelelement jeder Pixeleinheit entspricht einer Pixeltreiberschaltung.
Eine Anzeigevorrichtung (20), umfassend die Pixeltreiberschaltung nach einem der Ansprüche 1 bis 11.