DE112021003014T5 - Anzeigefeld und Anzeigevorrichtung - Google Patents

Anzeigefeld und Anzeigevorrichtung Download PDF

Info

Publication number
DE112021003014T5
DE112021003014T5 DE112021003014.0T DE112021003014T DE112021003014T5 DE 112021003014 T5 DE112021003014 T5 DE 112021003014T5 DE 112021003014 T DE112021003014 T DE 112021003014T DE 112021003014 T5 DE112021003014 T5 DE 112021003014T5
Authority
DE
Germany
Prior art keywords
electrode
transistor
base substrate
line
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021003014.0T
Other languages
English (en)
Inventor
Li Wang
Tian DONG
Long Han
Jie Zhang
Jingquan WANG
Bo Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of DE112021003014T5 publication Critical patent/DE112021003014T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Bereitstellung eines Anzeigefeld und einer Anzeigevorrichtung. Das Anzeigefeld umfasst: ein Basissubstrat (BS); eine Pixeleinheit (101) auf dem Basissubstrat (BS), die eine Pixelschaltung (10) und ein lichtemittierendes Element (20) umfasst, wobei die Pixelschaltung (10) so konfiguriert ist, dass sie das lichtemittierende Element (20) ansteuert, wobei die Pixelschaltung (10) näher an dem Basissubstrat (BS) liegt als das lichtemittierende Element (20) und die Pixelschaltung (10) einen Treibertransistor (T1) umfasst; eine Datenleitung (DT), die so konfiguriert ist, dass sie ein Datensignal an die Pixelschaltung (10) liefert; ein Verbindungselement (CE0), durch das Verbindungselement (CE0) das lichtemittierende Element (20) mit der Pixelschaltung (10) verbunden ist, wobei das Verbindungselement (CE0) einen Abschirmabschnitt (CEs) umfasst; und eine Verbindungsleitung (CL), die mit einer Gate-Elektrode (T10) des Treibertransistors (T1) verbunden ist. Die Datenleitung (DT) umfasst zwei benachbarte Datenleitungen (DT), zwischen den zwei benachbarten Datenleitungen (DT) sich der Abschirmabschnitt (CEs) befindet, und eine orthographische Projektion der Verbindungsleitung (CL) auf dem Basissubstrat (BS) sich zumindest teilweise mit einer orthographischen Projektion des Abschirmabschnitts (CEs) auf dem Basissubstrat (BS) überlappt.

Description

  • Für alle Zwecke beansprucht die vorliegende Anmeldung die Priorität der PCT-Anmeldung Nr. PCT/ CN2020/140199 , die am 28. Dezember 2020 eingereicht wurde, und der in der oben erwähnten PCT-Anmeldung offengelegte Inhalt wird hiermit in seiner Gesamtheit als Teil der vorliegenden Anmeldung aufgenommen.
  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Offenbarung beziehen sich auf ein Anzeigefeld und eine Anzeigevorrichtung.
  • HINTERGRUND
  • Mit der kontinuierlichen Entwicklung der Anzeigetechnologie wurde die Technologie von organischen lichtemittierende Aktivmatrix-Dioden (Active-Matrix Organic Light-Emitting Diode, AMOLED) wegen ihrer Vorteile wie Selbstbeleuchtung, breiter Betrachtungswinkel, hoher Kontrast, niedriger Stromverbrauch und hohe Reaktionsgeschwindigkeit immer häufiger in Mobiltelefonen, Tablet-Computern, Digitalkameras und anderen Anzeigevorrichtungen eingesetzt.
  • ZUSAMMENFASSUNG
  • Mindestens eine Ausführungsform der Offenbarung stellt ein Anzeigefeld und eine Anzeigevorrichtung bereit.
  • In einem Aspekt stellt mindestens eine Ausführungsform der Offenbarung ein Anzeigefeld bereit, das Folgendes umfasst: ein Basissubstrat; eine Pixeleinheit, die sich auf dem Basissubstrat befindet und eine Pixelschaltung und ein lichtemittierendes Element umfasst, wobei die Pixelschaltung so konfiguriert ist, dass sie das lichtemittierende Element ansteuert, wobei die Pixelschaltung einen Treibertransistor und einen Schwellenwertkompensationstransistor umfasst, wobei eine erste Elektrode des Schwellenwertkompensationstransistors mit einer zweiten Elektrode des Treibertransistors verbunden ist, wobei eine zweite Elektrode des Schwellenwertkompensationstransistors mit einer Gate-Elektrode des Treibertransistors verbunden ist; eine erste Stromversorgungsleitung, die so konfiguriert ist, dass sie eine erste Stromversorgungsspannung an die Pixelschaltung liefert; einen Blocker, der elektrisch mit der ersten Stromversorgungsleitung verbunden ist; und eine erste leitende Struktur, die mit der Gate-Elektrode des Treibertransistors verbunden ist, wobei der Schwellenwertkompensationstransistor einen ersten Kanal und einen zweiten Kanal umfasst und der erste Kanal und der zweite Kanal durch einen leitenden Verbindungsabschnitt verbunden sind; eine orthographische Projektion des Blockers auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion des leitenden Verbindungsabschnitts auf dem Basissubstrat überlappt; eine orthographische Projektion der ersten leitenden Struktur auf dem Basissubstrat sich zumindest teilweise mit der orthographischen Projektion des Blockers auf dem Basissubstrat überlappt; eine Fläche einer orthographischen Projektion eines sich mit der ersten leitenden Struktur überlappenden Teils des Blockers auf dem Basissubstrat größer ist als eine Fläche einer orthographischen Projektion eines sich mit dem leitenden Verbindungsabschnitt überlappenden Teils des Blockers auf dem Basissubstrat.
  • Zum Beispiel ist in einigen Ausführungsformen der Offenbarung ein Material der ersten leitenden Struktur das gleiche wie ein Material des leitenden Verbindungsabschnitts.
  • In einigen Ausführungsformen der Offenbarung umfasst ein Material der ersten leitenden Struktur beispielsweise ein leitendes Material, das durch Dotierung eines Halbleitermaterials erhalten wird.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine Verbindungsleitung, wobei die erste leitende Struktur über die Verbindungsleitung mit der Gate-Elektrode des Treibertransistors verbunden ist.
  • In einigen Ausführungsformen der Offenbarung unterscheidet sich beispielsweise das Material der ersten leitenden Struktur von dem Material der Verbindungsleitung.
  • In einigen Ausführungsformen der Offenbarung ist die Verbindungsleitung beispielsweise jeweils in Kontakt mit der Gate-Elektrode des Treibertransistors und der ersten leitenden Struktur.
  • In einigen Ausführungsformen der Offenbarung bilden beispielsweise die erste leitende Struktur, die Verbindungsleitung und die Gate-Elektrode des Treibertransistors einen Gate-Signalabschnitt des Treibertransistors.
  • In einigen Ausführungsformen der Offenbarung umfasst die Pixelschaltung beispielsweise einen ersten Rücksetztransistor, eine zweite Elektrode des ersten Rücksetztransistors ist mit der Gate-Elektrode des Treibertransistors verbunden, und die erste leitende Struktur ist als zweite Elektrode des ersten Rücksetztransistors gemultiplext.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine erste Rücksetzsteuersignalleitung und eine erste Initialisierungssignalleitung, wobei eine Gate-Elektrode des ersten Rücksetztransistors mit der ersten Rücksetzsteuersignalleitung verbunden ist, eine erste Elektrode des ersten Rücksetztransistors mit der ersten Initialisierungssignalleitung verbunden ist und eine orthographische Projektion der ersten Elektrode des ersten Rücksetztransistors auf dem Basissubstrat sich zumindest teilweise mit der orthographischen Projektion des Blockers auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine Datenleitung und eine zweite leitende Struktur, wobei die Datenleitung so konfiguriert ist, dass sie der Pixelschaltung ein Datensignal bereitstellt, die Datenleitung mit der zweiten leitenden Struktur verbunden ist und die orthografische Projektion des Blockers auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion der zweiten leitenden Struktur auf dem Basissubstrat überlappt.
  • Zum Beispiel ist in einigen Ausführungsformen der Offenbarung eine Fläche einer orthographischen Projektion eines mit der zweiten leitenden Struktur überlappenden Teils des Blockers auf dem Basissubstrat größer als die Fläche der orthographischen Projektion des sich mit dem leitenden Verbindungsabschnitt überlappenden Teils des Blockers auf dem Basissubstrat.
  • Zum Beispiel ist in einigen Ausführungsformen der Offenbarung die Fläche der orthografischen Projektion des sich mit der ersten leitenden Struktur überlappenden Teils des Blockers auf dem Basissubstrat größer als die Fläche der orthografischen Projektion des sich mit der zweiten leitenden Struktur überlappenden Teils des Blockers auf dem Basissubstrat.
  • In einigen Ausführungsformen der Offenbarung überlappt beispielsweise die orthographische Projektion des Blockers auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion der Datenleitung auf dem Basissubstrat.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine Gate-Leitung, wobei eine Gate-Elektrode des Schwellenwertkompensationstransistors mit der Gate-Leitung verbunden ist, und die Pixelschaltung umfasst ferner einen Datenschreibtransistor, wobei eine erste Elektrode des Datenschreibtransistors mit der Datenleitung verbunden ist, eine zweite Elektrode des Datenschreibtransistors mit einer ersten Elektrode des Treibertransistors verbunden ist und eine Gate-Elektrode des Datenschreibtransistors mit der Gate-Leitung verbunden ist; die zweite leitende Struktur ist als die erste Elektrode des Datenschreibtransistors gemultiplext.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine erste Verbindungselektrode, wobei die Datenleitung über die erste Verbindungselektrode mit der zweiten leitenden Struktur verbunden ist.
  • In einigen Ausführungsformen der Offenbarung bilden beispielsweise die Datenleitung, die erste Verbindungselektrode und die zweite leitende Struktur einen Datensignalabschnitt.
  • In einigen Ausführungsformen der Offenbarung umfasst die Pixeleinheit beispielsweise eine erste Pixeleinheit, eine zweite Pixeleinheit und eine dritte Pixeleinheit, wobei die erste Pixeleinheit und die zweite Pixeleinheit in einer ersten Richtung benachbart sind und die erste Pixeleinheit und die dritte Pixeleinheit in einer zweiten Richtung benachbart sind, wobei sich die erste Richtung mit der zweiten Richtung schneidet; die Datenleitung umfasst eine erste Datenleitung, eine zweite Datenleitung und eine dritte Datenleitung, und die erste Datenleitung ist so konfiguriert, dass sie ein erstes Datensignal an die Pixelschaltung der ersten Pixeleinheit liefert; die zweite Datenleitung so konfiguriert ist, dass sie ein zweites Datensignal an die Pixelschaltung der zweiten Pixeleinheit liefert, die dritte Datenleitung so konfiguriert ist, dass sie ein drittes Datensignal an die Pixelschaltung der dritten Pixeleinheit liefert, die dritte Datenleitung sich zwischen der ersten Datenleitung und der zweiten Datenleitung befindet; die orthographische Projektion des Blockers auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion der dritten Datenleitung auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung befindet sich der Blocker zum Beispiel zwischen der ersten Datenleitung und der zweiten Datenleitung.
  • In einigen Ausführungsformen der Offenbarung ist der Blocker beispielsweise zwischen der zweiten leitenden Struktur und der dritten Datenleitung in einer Richtung senkrecht zum Basissubstrat angeordnet.
  • In einigen Ausführungsformen der Offenbarung überlappt die orthographische Projektion der zweiten leitenden Struktur auf dem Basissubstrat sich zumindest teilweise mit der orthographischen Projektion der dritten Datenleitung auf dem Basissubstrat.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner ein Verbindungselement, wobei das lichtemittierende Element über das Verbindungselement mit der Pixelschaltung verbunden ist und das Verbindungselement einen Abschirmabschnitt umfasst, die Datenleitung zwei benachbarte Datenleitungen umfasst und der Abschirmabschnitt zwischen den beiden benachbarten Datenleitungen angeordnet ist und eine orthografische Projektion der Verbindungsleitung auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion des Abschirmabschnitts auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung umfasst das Verbindungselement beispielsweise ferner eine zweite Verbindungselektrode, und die Pixelschaltung ist mit der zweiten Verbindungselektrode verbunden, und die zweite Verbindungselektrode ist mit dem Abschirmabschnitt verbunden, und der Abschirmabschnitt ist mit dem lichtemittierenden Element verbunden.
  • In einigen Ausführungsformen der Offenbarung umfasst die Pixeleinheit beispielsweise ferner eine vierte Pixeleinheit, die in der zweiten Richtung an die zweite Pixeleinheit und in der ersten Richtung an die dritte Pixeleinheit angrenzt, wobei die Datenleitung ferner eine vierte Datenleitung umfasst, die so konfiguriert ist, dass sie ein viertes Datensignal an die Pixelschaltung der vierten Pixeleinheit liefert, wobei die orthografische Projektion des Blockers auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion der vierten Datenleitung auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung weist der Blocker beispielsweise eine erste Kante auf, die sich mit der vierten Datenleitung überlappt, und ein eingeschlossener Winkel zwischen der ersten Kante und der vierten Datenleitung ist größer als Null und kleiner als 90°.
  • In einigen Ausführungsformen der Offenbarung weist der Blocker beispielsweise eine zweite Kante auf, die sich mit der dritten Datenleitung überlappt, und ein eingeschlossener Winkel zwischen der zweiten Kante und der dritten Datenleitung ist größer als Null und kleiner als 90°.
  • In einigen Ausführungsformen der Offenbarung befindet sich die vierte Datenleitung beispielsweise zwischen der dritten Datenleitung und der zweiten Datenleitung.
  • Zum Beispiel bilden in einigen Ausführungsformen der Offenbarung die erste Pixeleinheit, die zweite Pixeleinheit, die dritte Pixeleinheit und die vierte Pixeleinheit eine Wiederholungseinheit.
  • In einigen Ausführungsformen der Offenbarung umfasst der Blocker beispielsweise einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt, wobei sich der erste Abschnitt entlang einer ersten Richtung erstreckt, der zweite Abschnitt sich entlang einer zweiten Richtung erstreckt und der dritte Abschnitt sich entlang der ersten Richtung erstreckt, und der erste Abschnitt und der dritte Abschnitt durch den zweiten Abschnitt verbunden sind und der erste Abschnitt und der zweite Abschnitt eine umgekehrte T-Form bilden.
  • Zum Beispiel sind in einigen Ausführungsformen der Offenbarung der erste Abschnitt, der zweite Abschnitt und der dritte Abschnitt auf der gleichen Schicht angeordnet und sind einstückige Struktur.
  • In einigen Ausführungsformen der Offenbarung umfasst die Pixelschaltung beispielsweise ferner einen Speicherkondensator, wobei eine erste Elektrode des Speicherkondensators mit der Gate-Elektrode des Treibertransistors verbunden ist und eine zweite Elektrode des Speicherkondensators mit der ersten Stromversorgungsleitung verbunden ist.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine zweite Rücksetzsteuersignalleitung und eine zweite Initialisierungssignalleitung, wobei die Pixelschaltung ferner einen zweiten Rücksetztransistor umfasst, eine Gate-Elektrode des zweiten Rücksetztransistors mit der zweiten Rücksetzsteuersignalleitung verbunden ist, eine erste Elektrode des zweiten Rücksetztransistors mit der zweiten Initialisierungssignalleitung verbunden ist und eine zweite Elektrode des zweiten Rücksetztransistors mit einer ersten Elektrode des lichtemittierenden Elements verbunden ist.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine Lichtemissionssteuersignalleitung, wobei die Pixelschaltung ferner einen ersten Lichtemissionssteuertransistor und einen zweiten Lichtemissionssteuertransistor umfasst, eine Gate-Elektrode des ersten Lichtemissionssteuertransistors mit der Lichtemissionssteuersignalleitung verbunden ist, eine erste Elektrode des ersten Lichtemissionssteuertransistors mit einem ersten Stromversorgungsanschluss verbunden ist, und eine zweite Elektrode des ersten Lichtemissionssteuertransistors mit der ersten Elektrode des Treibertransistors verbunden ist; eine Gate-Elektrode des zweiten Lichtemissionssteuertransistors mit der Lichtemissionssteuersignalleitung verbunden ist, eine erste Elektrode des zweiten Lichtemissionssteuertransistors mit der zweiten Elektrode des Treibertransistors verbunden ist, und eine zweite Elektrode des zweiten Lichtemissionssteuertransistors mit der ersten Elektrode des lichtemittierenden Elements verbunden ist.
  • Mindestens eine Ausführungsform der Offenbarung stellt ferner eine Anzeigevorrichtung bereit, die das Anzeigefeld gemäß einem der oben genannten Ausführungsformen umfasst.
  • In einem anderen Aspekt stellt mindestens eine Ausführungsform der Offenbarung ein Anzeigefeld bereit, das Folgendes umfasst: ein Basissubstrat; eine Pixeleinheit, die sich auf dem Basissubstrat befindet und eine Pixelschaltung und ein lichtemittierendes Element umfasst, wobei die Pixelschaltung so konfiguriert ist, dass sie das lichtemittierende Element ansteuert, wobei sich die Pixelschaltung näher an dem Basissubstrat befindet als das lichtemittierende Element, wobei die Pixelschaltung einen Treibertransistor umfasst; eine Datenleitung, die so konfiguriert ist, dass sie ein Datensignal an die Pixelschaltung liefert; ein Verbindungselement, wobei das lichtemittierende Element mit der Pixelschaltung durch das Verbindungselement verbunden ist, wobei das Verbindungselement einen Abschirmabschnitt umfasst; und eine Verbindungsleitung, die mit einer Gate-Elektrode des Treibertransistors verbunden ist, wobei die Datenleitung zwei benachbarte Datenleitungen umfasst, wobei der Abschirmabschnitt zwischen den zwei benachbarten Datenleitungen angeordnet ist, wobei eine orthographische Projektion der Verbindungsleitung auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion des Abschirmabschnitts auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung ist beispielsweise die orthografische Projektion des Abschirmabschnitts auf dem Basissubstrat größer als die orthografische Projektion der Verbindungsleitung auf dem Basissubstrat.
  • In einigen Ausführungsformen der Offenbarung überlappt beispielsweise eine orthographische Projektion der Gate-Elektrode des Treibertransistors auf dem Basissubstrat sich teilweise mit der orthographischen Projektion des Abschirmabschnitts auf dem Basissubstrat, wobei eine Fläche eines überlappenden Teils des Abschirmabschnitts und der Gate-Elektrode des Treibertransistors kleiner ist als eine Fläche der Gate-Elektrode des Treibertransistors.
  • Zum Beispiel sind in einigen Ausführungsformen der Offenbarung die zwei benachbarten Datenleitungen entlang einer ersten Richtung angeordnet, und die Datenleitungen erstrecken sich entlang einer zweiten Richtung.
  • In einigen Ausführungsformen der Offenbarung ist beispielsweise eine Größe der Gate-Elektrode des Treibertransistors in der ersten Richtung größer als eine Größe des Abschirmabschnitts in der ersten Richtung; eine Größe des Abschirmabschnitts in der zweiten Richtung ist größer als eine Größe der Gate-Elektrode des Treibertransistors in der zweiten Richtung.
  • In einigen Ausführungsformen der Offenbarung ist die Verbindungsleitung beispielsweise in Kontakt mit der Gate-Elektrode des Treibertransistors.
  • In einigen Ausführungsformen der Offenbarung befinden sich beispielsweise die Datenleitung und der Abschirmabschnitt in derselben Schicht, und eine Erstreckungsrichtung des Abschirmabschnitts und eine Erstreckungsrichtung der Datenleitung sind dieselben.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine erste leitende Struktur, wobei die Verbindungsleitung mit der ersten leitenden Struktur verbunden ist, die orthographische Projektion des Abschirmabschnitts auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion der ersten leitenden Struktur auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung umfasst die Pixelschaltung beispielsweise ferner einen ersten Rücksetztransistor, wobei eine zweite Elektrode des ersten Rücksetztransistors mit der Gate-Elektrode des Treibertransistors verbunden ist und die erste leitende Struktur als zweite Elektrode des ersten Rücksetztransistors gemultiplext ist.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine erste Rücksetzsteuersignalleitung und eine erste Initialisierungssignalleitung, wobei eine Gate-Elektrode des ersten Rücksetztransistors mit der ersten Rücksetzsteuersignalleitung verbunden ist und eine erste Elektrode des ersten Rücksetztransistors mit der ersten Initialisierungssignalleitung verbunden ist.
  • In einigen Ausführungsformen der Offenbarung umfasst der erste Rücksetztransistor beispielsweise einen ersten Kanal und einen zweiten Kanal, wobei der erste Kanal und der zweite Kanal des ersten Rücksetztransistors durch einen leitenden Verbindungsabschnitt verbunden sind, wobei die orthografische Projektion des Abschirmabschnitts auf dem Basissubstrat sich teilweise mit einer orthografischen Projektion des leitenden Verbindungsabschnitts des ersten Rücksetztransistors auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine zweite Initialisierungssignalleitung, wobei die erste Initialisierungssignalleitung und die zweite Initialisierungssignalleitung jeweils an zwei gegenüberliegenden Seiten der Gate-Elektrode des Treibertransistors angeordnet sind und die orthographische Projektion des Abschirmabschnitts auf dem Basissubstrat sich teilweise mit einer orthographischen Projektion der zweiten Initialisierungssignalleitung auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine erste Stromversorgungsleitung und einen Blocker, wobei die erste Stromversorgungsleitung so konfiguriert ist, dass sie eine erste Stromversorgungsspannung an die Pixelschaltung liefert, der Blocker elektrisch mit der ersten Stromversorgungsleitung verbunden ist, eine orthografische Projektion der ersten leitenden Struktur auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion des Blockers auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine zweite leitende Struktur, die Datenleitung ist mit der zweiten leitenden Struktur verbunden, die orthografische Projektion des Blockers auf dem Basissubstrat überlappt sich zumindest teilweise mit einer orthografischen Projektion der zweiten leitenden Struktur auf dem Basissubstrat.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine Gate-Leitung, wobei die Gate-Leitung und die Datenleitung einander kreuzen und voneinander isoliert sind, die Gate-Leitung so konfiguriert ist, dass sie ein Abtastsignal an die Pixelschaltung liefert, die Pixelschaltung ferner einen Schwellenwertkompensationstransistor umfasst, eine erste Elektrode des Schwellenwertkompensationstransistors mit einer zweiten Elektrode des Treibertransistors verbunden ist, eine zweite Elektrode des Schwellenwertkompensationstransistors mit der Gate-Elektrode des Treibertransistors verbunden ist; eine Gate-Elektrode des Schwellenwertkompensationstransistors mit der Gate-Leitung verbunden ist; die Gate-Elektrode des Treibertransistors mit der zweiten Elektrode des Schwellenwertkompensationstransistors über die Verbindungsleitung verbunden ist, der Schwellenwertkompensationstransistor einen ersten Kanal und einen zweiten Kanal umfasst und der erste Kanal und der zweite Kanal durch einen leitenden Verbindungsabschnitt verbunden sind; eine orthographische Projektion des Blockers auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion des leitenden Verbindungsabschnitts des Schwellenwertkompensationstransistors auf dem Basissubstrat überlappt.
  • In einigen Ausführungsformen der Offenbarung ist beispielsweise eine Fläche einer orthografischen Projektion eines sich mit der ersten leitenden Struktur überlappenden Teils des Blockers auf dem Basissubstrat größer als eine Fläche einer orthografischen Projektion eines sich mit dem leitenden Verbindungsabschnitt des Schwellenwertkompensationstransistors überlappenden Teils des Blockers auf dem Basissubstrat.
  • In einigen Ausführungsformen der Offenbarung unterscheidet sich beispielsweise das Material der ersten leitenden Struktur von dem Material der Verbindungsleitung.
  • In einigen Ausführungsformen der Offenbarung umfasst die Pixeleinheit beispielsweise zwei benachbarte Pixeleinheiten, die sich in der gleichen Spalte befinden, wobei die beiden benachbarten Datenleitungen jeweils mit den beiden benachbarten Pixeleinheiten verbunden sind.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise eine zweite Rücksetzsteuersignalleitung, die Pixelschaltung umfasst ferner einen zweiten Rücksetztransistor, eine Gate-Elektrode des zweiten Rücksetztransistors ist mit der zweiten Rücksetzsteuersignalleitung verbunden, eine erste Elektrode des zweiten Rücksetztransistors ist mit der zweiten Initialisierungssignalleitung verbunden, und eine zweite Elektrode des zweiten Rücksetztransistors ist mit einer ersten Elektrode des lichtemittierenden Elements verbunden.
  • In einigen Ausführungsformen der Offenbarung umfasst die Pixelschaltung beispielsweise ferner einen ersten Stromversorgungsanschluss und einen Speicherkondensator, wobei eine erste Elektrode des Speicherkondensators mit der Gate-Elektrode des Treibertransistors verbunden ist und eine zweite Elektrode des Speicherkondensators mit dem ersten Stromversorgungsanschluss verbunden ist.
  • In einigen Ausführungsformen der Offenbarung umfasst die Pixelschaltung beispielsweise ferner einen Datenschreibtransistor, wobei eine Gate-Elektrode des Datenschreibtransistors mit der Gate-Leitung verbunden ist, eine erste Elektrode des Datenschreibtransistors mit der Datenleitung verbunden ist und eine zweite Elektrode des Datenschreibtransistors mit einer ersten Elektrode des Treibertransistors verbunden ist.
  • In einigen Ausführungsformen der Offenbarung umfasst das Anzeigefeld beispielsweise ferner eine Lichtemissionssteuersignalleitung, die Pixelschaltung umfasst ferner einen ersten Lichtemissionssteuertransistor und einen zweiten Lichtemissionssteuertransistor, eine Gate-Elektrode des ersten Lichtemissionssteuertransistors ist mit der Lichtemissionssteuersignalleitung verbunden, eine erste Elektrode des ersten Lichtemissionssteuertransistors ist mit dem ersten Stromversorgungsanschluss verbunden, und eine zweite Elektrode des ersten Lichtemissionssteuertransistors ist mit der ersten Elektrode des Treibertransistors verbunden; eine Gate-Elektrode des zweiten Lichtemissionssteuertransistors mit der Lichtemissionssteuersignalleitung verbunden ist, eine erste Elektrode des zweiten Lichtemissionssteuertransistors mit der zweiten Elektrode des Treibertransistors verbunden ist, und eine zweite Elektrode des zweiten Lichtemissionssteuertransistors mit der ersten Elektrode des lichtemittierenden Elements verbunden ist.
  • In einigen Ausführungsformen der Offenbarung umfasst die Datenleitung beispielsweise einen ersten Abschnitt und einen zweiten Abschnitt, ein Abstand zwischen ersten Abschnitten von zwei benachbarten Datenleitungen ist größer als ein Abstand zwischen zweiten Abschnitten der zwei benachbarten Datenleitungen, der Abschirmabschnitt befindet sich zwischen den zweiten Abschnitten der zwei benachbarten Datenleitungen.
  • In einigen Ausführungsformen der Offenbarung befinden sich beispielsweise die zweiten Abschnitte der zwei benachbarten Datenleitungen jeweils in der Nähe des ersten Lichtemissionssteuertransistors und des zweiten Lichtemissionssteuertransistors, und der Speicherkondensator ist zwischen den ersten Abschnitten von zwei benachbarten Datenleitungen angeordnet.
  • In einigen Ausführungsformen der Offenbarung umfasst das Verbindungselement beispielsweise eine Verbindungselektrode, die Verbindungselektrode ist mit der Pixelschaltung verbunden, und das lichtemittierende Element ist mit der Verbindungselektrode über den Abschirmabschnitt verbunden.
  • Mindestens eine Ausführungsform der Offenbarung stellt ferner eine Anzeigevorrichtung bereit, die das Anzeigefeld gemäß den oben erwähnten Ausführungsformen umfasst.
  • Figurenliste
  • Um die technische Lösung der Ausführungsformen der vorliegenden Offenbarung deutlicher zu erläutern, werden im Folgenden Zeichnungen der Ausführungsformen kurz vorgestellt. Natürlich beziehen sich die Zeichnungen in der folgenden Beschreibung nur auf einige Ausführungsformen der vorliegenden Offenbarung, schränken aber die vorliegende Offenbarung nicht ein.
    • 1 ist eine schematische Darstellung einer 7T1C-Pixelschaltung;
    • 2 ist ein Betriebsablaufdiagramm einer in 1 gezeigten Pixelschaltung;
    • 3 ist ein planares Diagramm eines Halbleitermusters in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 4 ist ein planares Diagramm einer ersten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 5 ist ein schematisches Diagramm der Bildung einer aktiven Schicht, einer Source-Elektrode und einer Drain-Elektrode eines Dünnfilmtransistors in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 6 ist ein planares Diagramm einer zweiten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 7 ist ein schematisches, planares Diagramm eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung, nachdem eine zweite leitende Musterschicht ausgebildet worden ist;
    • 8 ist ein schematisches, planares Diagramm von Durchgangslöcher, die in mindestens einer von einer ersten Gate-Isolierschicht, einer zweiten Gate-Isolierschicht und einer Zwischenschicht-Isolierschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung ausgebildet sind;
    • 9 ist ein schematisches, planares Diagramm eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung, nachdem Durchgangslöcher in mindestens einer von einer ersten Gate-Isolierschicht, einer zweiten Gate-Isolierschicht und einer Zwischenschicht-Isolierschicht ausgebildet worden sind;
    • 10 ist ein planares Diagramm einer dritten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 11 ist ein planares Diagramm eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung, nachdem der Bildung einer dritten leitenden Musterschicht;
    • 12 ist ein schematisches, planares Diagramm von Durchgangslöcher, die in einer Passivierungsschicht und einer ersten Planarisierungsschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung ausgebildet sind;
    • 13 ist ein schematisches, planares Diagramm eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung, nachdem Durchgangslöcher in einer Passivierungsschicht und einer ersten Planarisierungsschicht ausgebildet wurden;
    • 14 ist ein planares Diagramm einer vierten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 15 ist ein schematisches, planares Diagramm eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung, nachdem Bildung einer vierten leitenden Musterschicht;
    • 16A ist ein planares Diagramm einer vierten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 16B ist ein schematisches, planares Diagramm eines Anzeigefeldes gemäß einer anderen Ausführungsform der vorliegenden Offenbarung, nachdem Bildung einer vierten leitenden Musterschicht;
    • 17 ist ein schematisches, planares Diagramm eines Anzeigefeldes gemäß einer anderen Ausführungsform der vorliegenden Offenbarung, nachdem Bildung einer vierten leitenden Musterschicht;
    • 18 ist eine Teilschnittansicht einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung (eine Schnittansicht entlang der Linie AB in 17);
    • 19 ist ein partielles planares Diagramm eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 20 ist eine Teilschnittansicht einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung (eine Schnittansicht entlang der Linie CD in 19); und
    • 21 ist ein Pixelschaltplan einer Wiederholungseinheit eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Um die Gegenstände, technischen Details und Vorteile der Ausführungsformen der Offenbarung deutlich zu machen, werden die technischen Lösungen der Ausführungsform in Verbindung mit den Zeichnungen, die sich auf die Ausführungsformen der Offenbarung beziehen, in klarer und vollständig verständlicher Weise beschrieben. Es ist offensichtlich, dass die beschriebenen Ausführungsformen nur einen Teil, aber nicht alle Ausführungsformen der Offenbarung darstellen. Auf der Grundlage der hierin beschriebenen Ausführungsformen kann der Fachmann ohne erfinderische Arbeit andere Ausführungsformen erhalten, die in den Anwendungsbereich der Offenbarung fallen sollten.
  • Sofern nicht anders angegeben, haben die in der Offenbarung verwendeten technischen oder wissenschaftlichen Begriffe die übliche Bedeutung, wie sie von Fachleuten auf dem Gebiet der Technik verstanden wird. Die in der Offenbarung verwendeten Ausdrücke „erste“, „zweite“ und dergleichen geben nicht die Reihenfolge, die Anzahl oder die Bedeutung an, sondern dienen nur zur Unterscheidung verschiedener Komponenten. Der Ausdruck „umfassen“, „einschließen“ oder ähnliches zeigt nur an, dass ein Element oder eine Komponente vor dem Ausdruck Elemente oder Komponenten enthält, die nach dem Ausdruck aufgeführt sind, und deren Äquivalente, wobei andere Elemente oder Komponenten nicht ausgeschlossen werden. Die Ausdrücke „Verbindung“, „angeschlossen“ und dergleichen sind nicht auf eine physische oder mechanische Verbindung beschränkt, sondern können auch eine direkte oder indirekte elektrische Verbindung umfassen. Die Ausdrücke „auf“, „unter“, „links“, „rechts“ und dergleichen geben nur die relative Positionsbeziehung an, die sich entsprechend ändert, wenn die absolute Position eines beschriebenen Objekts geändert wird.
  • Gegenwärtig gibt es auf dem Markt eine große Anforderung an AMOLED-Anzeigefelder mit hoher Rahmenrate. Zum Beispiel kann ein duales Datenschema (Dual Data) eine Ansteuerung mit 120 Hz erreichen und gleichzeitig den Anzeigeeffekt sicherstellen.
  • 1 ist ein schematisches Diagramm einer 7T1C-Pixelschaltung. 2 ist ein Betriebsablaufdiagramm der in 1 gezeigten Pixelschaltung. Die in 1 gezeigte Pixelschaltung kann eine Pixelschaltung von Niedertemperatur-Poly-Silizium (Low Temperature Poly-silicon, LTPS) AMOLED sein, die üblicherweise in verwandten Techniken verwendet wird.
  • 1 zeigt eine Pixelschaltung einer Pixeleinheit eines Anzeigefeldes. Wie in 1 dargestellt, umfasst die Pixeleinheit 101 eine Pixelschaltung 10 und ein lichtemittierendes Element 20. Die Pixelschaltung 10 umfasst sechs Schalttransistoren (T2-T7), einen Treibertransistor T1 und einen Speicherkondensator Cst. Bei den sechs Schalttransistoren handelt es sich um einen Datenschreibtransistor T2, einen Schwellenwertkompensationstransistor T3, einen ersten Lichtemissionssteuertransistor T4, einen zweiten Lichtemissionssteuertransistor T5, einen ersten Rücksetztransistor T6 und einen zweiten Rücksetztransistor T7. Das lichtemittierende Element 20 umfasst eine erste Elektrode 201 und eine zweite Elektrode 202 sowie eine lichtemittierende Funktionsschicht, die sich zwischen der ersten Elektrode 201 und der zweiten Elektrode 202 befindet. Die erste Elektrode 201 ist beispielsweise eine Anode und die zweite Elektrode 202 ist eine Kathode. Im Allgemeinen verwenden der Schwellenwertkompensationstransistor T3 und der erste Rücksetztransistor T6 einen TFT mit doppeltem Gate, um Leckstrom zu reduzieren.
  • Wie in 1 dargestellt, umfasst das Anzeigefeld eine Gate-Leitung GT, eine Datenleitung DT, einen ersten Stromversorgungsanschluss VDD, einen zweiten Stromversorgungsanschluss VSS, eine Lichtemissionssteuersignalleitung EML, eine Initialisierungssignalleitung INT, eine erste Rücksetzsteuersignalleitung RT1, eine zweite Rücksetzsteuersignalleitung RT2 und dergleichen. Der erste Stromversorgungsanschluss VDD ist so konfiguriert, dass er ein konstantes erstes Spannungssignal ELVDD an die Pixeleinheit 101 liefert, und der zweite Stromversorgungsanschluss VSS ist so konfiguriert, dass er ein konstantes zweites Spannungssignal ELVSS an die Pixeleinheit 101 liefert, und das erste Spannungssignal ELVDD ist größer als das zweite Spannungssignal ELVSS. Die Gate-Leitung GT ist so konfiguriert, dass sie ein Abtastsignal SCAN an die Pixeleinheit 101 liefert, die Datenleitung DT ist so konfiguriert, dass sie ein Datensignal DATA (Datenspannung VDATA) an die Pixeleinheit 101 liefert, die Lichtemissionssteuersignalleitung EML ist so konfiguriert, dass sie ein Lichtemissionssteuersignal EM an die Pixeleinheit 101 liefert, die erste Rücksetzsteuersignalleitung RT1 so konfiguriert ist, dass sie ein Rücksetzsteuersignal RESET an die Pixeleinheit 101 liefert, die zweite Rücksetzsteuersignalleitung RT2 so konfiguriert ist, dass sie ein Abtastsignal SCAN an die Pixeleinheit 101 liefert, und die Initialisierungssignalleitung INT so konfiguriert ist, dass sie ein Initialisierungssignal Vinit an die Pixeleinheit 101 liefert. Zum Beispiel ist das Initialisierungssignal Vinit ein konstantes Spannungssignal, und seine Größe kann zwischen dem ersten Spannungssignal ELVDD und dem zweiten Spannungssignal ELVSS liegen, ist aber nicht darauf beschränkt. Beispielsweise kann das Initialisierungssignal Vinit kleiner oder gleich dem zweiten Spannungssignal ELVSS sein. Die Initialisierungssignalleitung INT umfasst zum Beispiel eine erste Initialisierungssignalleitung INT1 und eine zweite Initialisierungssignalleitung INT2. Die erste Initialisierungssignalleitung INT1 ist beispielsweise so konfiguriert, dass sie ein Initialisierungssignal Vinit1 an die Pixeleinheit 101 liefert, und die zweite Initialisierungssignalleitung INT2 ist so konfiguriert, dass sie ein Initialisierungssignal Vinit2 an die Pixeleinheit 101 liefert. Zum Beispiel sind in einigen Ausführungsformen das erste Initialisierungssignal Vinit1 und das zweite Initialisierungssignal Vinit2 einander gleich und beide sind Vinit.
  • Wie in 1 dargestellt, ist der Treibertransistor T1 elektrisch mit dem lichtemittierenden Element 20 verbunden und gibt einen Treiberstrom aus, um das lichtemittierende Element 20 so anzusteuern, dass es unter der Steuerung eines Abtastsignals SCAN, eines Datensignals DATA, eines ersten Spannungssignals ELVDD, eines zweiten Spannungssignals ELVSS und dergleichen Licht emittiert.
  • Beispielsweise ist das lichtemittierende Element 20 eine organische lichtemittierende Diode (OLED), und das lichtemittierende Element 20 emittiert rotes Licht, grünes Licht, blaues Licht oder weißes Licht, das von einer entsprechenden Pixelschaltung 10 des lichtemittierenden Elements 20 gesteuert wird. Ein Pixel umfasst zum Beispiel eine Vielzahl von Pixeleinheiten. Ein Pixel kann eine Vielzahl von Pixeleinheiten umfassen, die Licht in verschiedenen Farben emittieren. Beispielsweise umfasst ein Pixel eine Pixeleinheit, die rotes Licht emittiert, eine Pixeleinheit, die grünes Licht emittiert, und eine Pixeleinheit, die blaues Licht emittiert, aber die vorliegende Offenbarung ist darauf nicht beschränkt. Die Anzahl der in einem Pixel enthaltenen Pixeleinheiten und der Lichtemissionszustand jeder Pixeleinheit können nach Bedarf bestimmt werden.
  • Wie beispielsweise in 1 dargestellt, ist eine Gate-Elektrode T20 des Datenschreibtransistors T2 mit der Gate-Leitung GT verbunden, eine erste Elektrode T21 des Datenschreibtransistors T2 ist mit der Datenleitung DT verbunden, und eine zweite Elektrode T22 des Datenschreibtransistors T2 ist mit einer ersten Elektrode T11 des Treibertransistors T1 verbunden.
  • Wie in 1 dargestellt, umfasst die Pixelschaltung 10 beispielsweise einen Schwellenwertkompensationstransistor T3, eine Gate-Elektrode T30 des Schwellenwertkompensationstransistors T3 ist mit der Gate-Leitung GT verbunden, eine erste Elektrode T31 des Schwellenwertkompensationstransistors T3 ist mit der zweiten Elektrode T12 des Treibertransistors T1 verbunden, und eine zweite Elektrode T32 des Schwellenwertkompensationstransistors T3 ist mit einer Gate-Elektrode T10 des Treibertransistors T1 verbunden.
  • Wie in 1 dargestellt, umfasst das Anzeigefeld beispielsweise eine Lichtemissionssteuersignalleitung EML, und die Pixelschaltung 10 umfasst ferner einen ersten Lichtemissionssteuertransistor T4 und einen zweiten Lichtemissionssteuertransistor T5. Eine Gate-Elektrode T40 des ersten Lichtemissionssteuertransistors T4 ist mit der Lichtemissionssteuersignalleitung EML verbunden, eine erste Elektrode T41 des ersten Lichtemissionssteuertransistors T4 ist mit dem ersten Stromversorgungsanschluss VDD verbunden, und eine zweite Elektrode T42 des ersten Lichtemissionssteuertransistors T4 ist mit der ersten Elektrode T11 des Treibertransistors T1 verbunden. Eine Gate-Elektrode T50 des zweiten Lichtemissionssteuertransistors T5 ist mit der Lichtemissionssteuersignalleitung EML verbunden, eine erste Elektrode T51 des zweiten Lichtemissionssteuertransistors T5 ist mit der zweiten Elektrode T12 des Treibertransistors T1 verbunden, und eine zweite Elektrode T52 des zweiten Lichtemissionssteuertransistors T5 ist mit der ersten Elektrode 201 des lichtemittierenden Elements 20 verbunden.
  • Wie in 1 dargestellt, ist der erste Rücksetztransistor T6 mit der Gate-Elektrode T10 des Treibertransistors T1 verbunden und so konfiguriert, dass er die Gate-Elektrode des Treibertransistors T1 zurücksetzt, und der zweite Rücksetztransistor T7 ist mit der ersten Elektrode 201 des lichtemittierenden Elements 20 verbunden und so konfiguriert, dass er die erste Elektrode 201 des lichtemittierenden Elements 20 zurücksetzt. Die erste Initialisierungssignalleitung INT1 ist über den ersten Rücksetztransistor T6 mit der Gate-Elektrode des Treibertransistors T1 verbunden. Die zweite Initialisierungssignalleitung INT2 ist über den zweiten Rücksetztransistor T7 mit der ersten Elektrode 201 des lichtemittierenden Elements 20 verbunden. Beispielsweise sind die erste Initialisierungssignalleitung INT1 und die zweite Initialisierungssignalleitung INT2 verbunden und werden mit demselben Initialisierungssignal eingegeben, aber die Ausführungsformen der vorliegenden Offenbarung sind darauf nicht beschränkt. In einigen Ausführungsformen können die erste Initialisierungssignalleitung INT1 und die zweite Initialisierungssignalleitung INT2 auch voneinander isoliert und so konfiguriert sein, dass sie mit separaten Signalen eingegeben werden.
  • Beispielsweise ist, wie in 1 dargestellt, die erste Elektrode T61 des ersten Rücksetztransistors T6 mit der ersten Initialisierungssignalleitung INT1 verbunden, die zweite Elektrode T62 des ersten Rücksetztransistors T6 ist mit der Gate-Elektrode T10 des Treibertransistors T1 verbunden, die erste Elektrode T71 des zweiten Rücksetztransistors T7 ist mit der zweiten Initialisierungssignalleitung INT2 verbunden, und die zweite Elektrode T72 des zweiten Rücksetztransistors T7 ist mit der ersten Elektrode 201 des lichtemittierenden Elements 20 verbunden. Beispielsweise ist, wie in 1 dargestellt, die Gate-Elektrode T60 des ersten Rücksetztransistors T6 mit der ersten Rücksetzsteuersignalleitung RT1 verbunden, und die Gate-Elektrode T70 des zweiten Rücksetztransistors T7 ist mit der zweiten Rücksetzsteuersignalleitung RT2 verbunden.
  • Wie in 1 dargestellt, ist der erste Stromversorgungsanschluss VDD so konfiguriert, dass er ein erstes Spannungssignal ELVDD an die Pixelschaltung 10 liefert; die Pixelschaltung umfasst auch einen Speicherkondensator Cst, eine erste Elektrode Ca des Speicherkondensators Cst ist mit der Gate-Elektrode T10 des Treibertransistors T1 verbunden, und die zweite Elektrode Cb des Speicherkondensators Cst ist mit dem ersten Stromversorgungsanschluss VDD verbunden.
  • Wie in 1 dargestellt, umfasst das Anzeigefeld beispielsweise einen zweiten Stromversorgungsanschluss VSS, der mit der zweiten Elektrode 201 des lichtemittierenden Elements 20 verbunden ist.
  • Wie in 2 dargestellt, umfasst das Ansteuerungsverfahren der Pixeleinheit in einer Rahmenanzeigedauer eine erste Rücksetzphase t1, eine Datenschreib- und Schwellenwertkompensationsphase und zweite Rücksetzphase t2 und eine Lichtemissionsphase t3. Wenn das Rücksetzsteuersignal RESET einen niedrigen Pegel hat, wird die Gate-Elektrode des Treibertransistors T1 zurückgesetzt, und wenn das Abtastsignal SCAN einen niedrigen Pegel hat, wird die erste Elektrode 201 (beispielsweise eine Anode) des lichtemittierenden Elements 20 zurückgesetzt. Zum Beispiel, wie in 1 veranschaulicht ist, wird in dem Fall, in dem das Abtastsignal SCAN auf einem niedrigen Pegel liegt, die Datenspannung VDATA geschrieben, und die Schwellenspannung Vth des Treibertransistors T1 wird gleichzeitig erfasst, und die Datenspannung VDADA, die die Dateninformationen auf der Datenleitung enthält, wird in dem Kondensator Cst gespeichert; in dem Fall, in dem die Lichtemissionssteuersignalleitung EML auf einem niedrigen Pegel ist, emittiert das lichtemittierende Element 20 Licht, und die Spannung des ersten Knotens N1 (der Gate-Signalabschnitt des Treibertransistors) wird durch den Speicherkondensator Cst aufrechterhalten (die Lichtemissionsstabilität des lichtemittierenden Elements 20). Im Ansteuerungsprozess der Pixelschaltung 10 wird in der Lichtemissionsphase der Speicherkondensator verwendet, um das Spannungssignal aufrechtzuerhalten, so dass das Potenzial seines Signalhalteanschlusses konstant gehalten wird, und eine Spannung zwischen der Gate-Elektrode und der Source-Elektrode des Treibertransistors gebildet wird, wodurch der Treibertransistor gesteuert wird, um einen Treiberstrom zu bilden, wodurch das lichtemittierende Element 20 zum Emittieren von Licht angesteuert wird.
  • Wie in 2 dargestellt, wird in der Rücksetzphase t1 das Lichtemissionssteuersignal EM auf die Ausschaltspannung, das Rücksetzsteuersignal RESET auf die Einschaltspannung und das Abtastsignal SCAN auf die Ausschaltspannung gesetzt.
  • Wie in 2 dargestellt, wird in der Datenschreib- und Schwellenwertkompensationsphase und der zweiten Rücksetzphase t2 das Lichtemissionssteuersignal EM auf die Ausschaltspannung, das Rücksetzsteuersignal RESET auf die Ausschaltspannung und das Abtastsignal SCAN auf die Einschaltspannung gesetzt.
  • Wie in 2 dargestellt, wird in der Lichtemissionsphase t3 das Lichtemissionssteuersignal EM auf die Einschaltspannung, das Rücksetzsteuersignal RESET auf die Ausschaltspannung und das Abtastsignal SCAN auf die Ausschaltspannung gesetzt.
  • Wie in 2 dargestellt, sind sowohl das erste Spannungssignal ELVDD als auch das zweite Spannungssignal ELVSS konstante Spannungssignale. Zum Beispiel liegt das Initialisierungssignal Vinit zwischen dem ersten Spannungssignal ELVDD und dem zweiten Spannungssignal ELVSS.
  • Zum Beispiel bezieht sich die Einschaltspannung in der Ausführungsform der vorliegenden Offenbarung auf eine Spannung, die die erste Elektrode und die zweite Elektrode der entsprechenden Transistoren leiten kann, und die Ausschaltspannung bezieht sich auf eine Spannung, die die erste Elektrode und die zweite Elektrode der entsprechenden Transistoren unterbrechen kann. Handelt es sich bei dem Transistor um einen P-Typ-Transistor, ist die Einschaltspannung eine niedrige Spannung (z. B. 0 V) und die Ausschaltspannung eine hohe Spannung (z. B. 5 V). Handelt es sich bei dem Transistor um einen N-Typ-Transistor, ist die Einschaltspannung eine hohe Spannung (z. B. 5 V) und die Ausschaltspannung eine niedrige Spannung (z. B. 0 V). Die in 2 gezeigten Ansteuerungswellenformen werden alle am Beispiel von P-Typ-Transistoren erklärt. Zum Beispiel ist die Einschaltspannung eine niedrige Spannung (z.B. 0V) und die Ausschaltspannung eine hohe Spannung (z.B. 5V), aber die Ausführungsformen der vorliegenden Offenbarung sind darauf nicht beschränkt.
  • Unter Bezugnahme auf 1 und 2 zusammen ist in der ersten Rücksetzphase t1 das Lichtemissionssteuersignal EM die Ausschaltspannung, das Rücksetzsteuersignal RESET die Einschaltspannung und das Abtastsignal SCAN die Ausschaltspannung. In diesem Fall befindet sich der erste Rücksetztransistor T6 in einem EIN-Zustand, während sich der zweite Rücksetztransistor T7, der Datenschreibtransistor T2, der Schwellenwertkompensationstransistor T3, der erste Lichtemissionssteuertransistor T4 und der zweite Lichtemissionssteuertransistor T5 in einem AUS-Zustand befinden. Der erste Rücksetztransistor T6 überträgt das erste Initialisierungssignal (Initialisierungsspannung Vinit) Vinit1 an die Gate-Elektrode des Treibertransistors T1 und wird im Speicherkondensator Cst gespeichert, wodurch der Treibertransistor T1 zurückgesetzt wird und die in der letzten Lichtemission (vorherigem Rahmen) gespeicherten Daten gelöscht werden.
  • In der Datenschreib- und Schwellenwertkompensationsphase und zweiten Rücksetzphase t2 ist das Lichtemissionssteuersignal EM die Ausschaltspannung, das Rücksetzsteuersignal RESET ist die Ausschaltspannung und das Abtastsignal SCAN ist die Einschaltspannung. In diesem Fall befinden sich der Datenschreibtransistor T2 und der Schwellenwertkompensationstransistor T3 in einem EIN-Zustand, und der zweite Rücksetztransistor T7 befindet sich in einem EIN-Zustand, und der zweite Rücksetztransistor T7 sendet ein zweites Initialisierungssignal (Initialisierungsspannung Vinit) Vinit2 an die erste Elektrode 201 des lichtemittierenden Elements 20, um das lichtemittierende Element 20 zurückzusetzen. Während der erste Lichtemissionssteuertransistor T4, der zweite Lichtemissionssteuertransistor T5 und der erste Rücksetztransistor T6 im AUS-Zustand sind. In diesem Fall überträgt der Datenschreibtransistor T2 die Datenspannung VDATA an die erste Elektrode des Treibertransistors T1, d.h. der Datenschreibtransistor T2 empfängt das Abtastsignal SCAN und die Datenspannung VDATA und schreibt die Datenspannung VDATA an die erste Elektrode des Treibertransistors T1 entsprechend dem Abtastsignal SCAN. Der Schwellenwertkompensationstransistor T3 wird eingeschaltet, um den Treibertransistor T1 zu einer Dioden-Struktur zu verbinden, wodurch die Gate-Elektrode des Treibertransistors T1 aufgeladen werden kann. Nach Abschluss des Ladevorgangs beträgt die Gate-Spannung des Treibertransistors T1 VDATA+Vth, wobei VDATA die Datenspannung und Vth die Schwellenspannung des Treibertransistors T1 ist, d.h. der Schwellenwertkompensationstransistor T3 empfängt das Abtastsignal SCAN und führt eine Schwellenspannungskompensation an der Gate-Spannung des Treibertransistors T1 entsprechend dem Abtastsignal SCAN durch. In dieser Phase ist die Spannungsdifferenz über dem Speicherkondensator Cst ELVDD-VDATA-Vth.
  • In der Lichtemissionsphase t3 ist das Lichtemissionssteuersignal EM eine Einschaltspannung, das Rücksetzsteuersignal RESET eine Ausschaltspannung und das Abtastsignal SCAN eine Ausschaltspannung. Der erste Lichtemissionssteuertransistor T4 und der zweite Lichtemissionssteuertransistor T5 befinden sich in einem EIN-Zustand, während der Datenschreibtransistor T2, der Schwellenwertkompensationstransistor T3, der erste Rücksetztransistor T6 und der zweite Rücksetztransistor T7 in einem AUS-Zustand sind. Das erste Spannungssignal ELVDD wird über den ersten Lichtemissionssteuertransistor T4 an die erste Elektrode des Treibertransistors T1 übertragen, die Gate-Spannung des Treibertransistors T1 wird auf VDATA+Vth gehalten, und der Lichtemissionsstrom I fließt über den ersten Lichtemissionssteuertransistor T4, den Treibertransistor T1 und den zweiten Lichtemissionssteuertransistor T5 in das lichtemittierende Element 20, und das lichtemittierende Element 20 emittiert Licht. Das heißt, der erste Lichtemissionssteuertransistor T4 und der zweite Lichtemissionssteuertransistor T5 empfangen das Lichtemissionssteuersignal EM und steuern das lichtemittierende Element 20 so, dass es gemäß dem Lichtemissionssteuersignal EM Licht emittiert. Der Lichtemissionsstrom I erfüllt die folgende Sättigungsstromformel: K ( V gs − Vth ) 2 = K ( VDATA + Vth − ELVDD − Vth ) 2 = K ( VDATA − ELVDD ) 2
    Figure DE112021003014T5_0001
    wobei, K = 0.5 μ n C o x W L
    Figure DE112021003014T5_0002
    µn die Kanalbeweglichkeit des Treibertransistors ist, Cox die Kanalkapazität pro Flächeneinheit des Treibertransistors T1 ist, W und L die Kanalbreite bzw. die Kanallänge des Treibertransistors T1 sind und Vgs die Spannungsdifferenz zwischen der Gate-Elektrode und der Source-Elektrode des Treibertransistors T1 (d.h. in dieser Ausführungsform die erste Elektrode des Treibertransistors T1) ist.
  • Aus der obigen Formel ist ersichtlich, dass der Strom, der durch das lichtemittierende Element 20 fließt, unabhängig von der Schwellenspannung des Treibertransistors T1 ist. Daher kompensiert die Pixelschaltung perfekt die Schwellenspannung des Treibertransistors T1.
  • Beispielsweise kann ein Verhältnis zwischen der Dauer der Lichtemissionsphase t3 und der Anzeigedauer eines Rahmens eingestellt werden. Auf diese Weise kann die Helligkeit der Lichtemission durch Einstellen des Verhältnisses zwischen der Dauer der Lichtemissionsphase t3 und der Anzeigedauer eines Rahmens gesteuert werden. Das Verhältnis zwischen der Dauer der Lichtemissionsphase t3 und der Anzeigedauer eines Rahmens kann beispielsweise durch die Steuerung der Abtastschaltung in dem Anzeigefeld oder einer zusätzlich vorgesehenen Ansteuerungsschaltung eingestellt werden.
  • Zum Beispiel sind die Ausführungsformen der vorliegenden Offenbarung nicht auf die in 1 gezeigte spezifische Pixelschaltung beschränkt, und andere Pixelschaltungen, die eine Kompensation auf dem Treibertransistor realisieren können, können übernommen werden. Basierend auf der Beschreibung und Lehre dieser Implementierung in der vorliegenden Offenbarung, gehören andere Einstellungen, die von gewöhnlichen Fachleuten auf diesem Gebiet leicht erdacht werden können, ohne erfindliche Arbeit zu leisten, zum Schutzbereich der vorliegenden Offenbarung.
  • Ein Anzeigefeld, das durch eine Ausführungsform der vorliegenden Offenbarung bereitgestellt wird, wird im Folgenden unter Bezugnahme auf die 3 bis 21 beschrieben. 3 ist ein planares Diagramm eines Halbleitermusters in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung. 4 ist ein planares Diagramm einer ersten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung. 5 ist eine schematische Darstellung der Bildung einer aktiven Schicht, einer Source-Elektrode und einer Drain-Elektrode eines Dünnfilmtransistors in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung. 6 ist ein planares Diagramm einer zweiten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung. 7 ist ein schematisches, planares Diagramm eines Anzeigefeldes nach der Bildung einer zweiten leitenden Musterschicht gemäß einer Ausführungsform der vorliegenden Offenbarung. 8 ist ein schematisches, planares Diagramm von Durchgangslöcher, die in mindestens einer von einer ersten Gate-Isolierschicht, einer zweiten Gate-Isolierschicht und einer Zwischenschicht-Isolierschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung ausgebildet sind. 9 ist ein schematisches, planares Diagramm eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung, nachdem Durchgangslöcher in mindestens einer von einer ersten Gate-Isolierschicht, einer zweiten Gate-Isolierschicht und einer Zwischenschicht-Isolierschicht ausgebildet worden sind. 10 ist ein planares Diagramm einer dritten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung. 11 ist ein planares Diagramm nach der Bildung einer dritten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung. 12 ist ein schematisches, planares Diagramm von Durchgangslöcher, die in einer Passivierungsschicht und einer ersten Planarisierungsschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung ausgebildet sind. 13 ist ein schematisches, planares Diagramm, nachdem Durchgangslöcher in einer Passivierungsschicht und einer ersten Planarisierungsschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung gebildet wurden. 14 ist ein planares Diagramm einer vierten leitenden Musterschicht in einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung. 15 ist ein schematisches, planares Diagramm eines Anzeigefeldes nach der Bildung einer vierten leitenden Musterschicht gemäß einer Ausführungsform der vorliegenden Offenbarung. 16A ist ein planares Diagramm einer vierten leitenden Musterschicht in einem Anzeigefeld gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. 17 ist ein schematisches, planares Diagramm eines Anzeigefeldes nach der Bildung einer vierten leitenden Musterschicht gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. 18 ist eine Teilschnittansicht einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung (die Schnittansicht entlang der Linie AB in 17). 19 ist ein partielles planares Diagramm eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung. 20 ist eine Teilschnittansicht einem Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenbarung (die Schnittansicht entlang der Linie CD in 19). 21 ist ein Pixel-Schaltplan einer Wiederholungseinheit eines Anzeigefeldes gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Die 5 bis 17 und 19 zeigen eine erste Richtung X und eine zweite Richtung Y, und die zweite Richtung Y schneidet die erste Richtung X. Die Ausführungsform der vorliegenden Offenbarung nimmt beispielsweise den Fall an, dass die erste Richtung X und die zweite Richtung Y senkrecht zueinander stehen. Beispielsweise ist die erste Richtung X eine Zeilenrichtung von Pixeleinheiten, und die zweite Richtung Y ist eine Spaltenrichtung von Pixeleinheiten. Die erste Richtung X und die zweite Richtung Y sind beide Richtungen parallel zum Basissubstrat BS. Die erste Richtung X steht z. B. senkrecht zur zweiten Richtung Y 18 und 20 zeigen eine dritte Richtung Z, die senkrecht zum Basissubstrat BS verläuft. Eine dritte Richtung Z steht senkrecht zur ersten Richtung X und senkrecht zur zweiten Richtung Y
  • In der Ausführungsform der vorliegenden Offenbarung ist die Isolierschicht der Klarheit halber in einem planaren Diagramm in Form eines Durchgangslochs dargestellt, und die Isolierschicht selbst wird als transparent behandelt, und die erste leitende Musterschicht, die zweite leitende Musterschicht, die dritte leitende Musterschicht und die vierte leitende Musterschicht werden als halbtransparent behandelt.
  • 3 zeigt ein Halbleitermuster SCP, und 4 zeigt eine erste leitende Musterschicht LY1. Beispielsweise ist eine erste Gate-Isolierschicht (eine erste Gate-Isolierschicht GI1, siehe 18) zwischen der ersten leitende Musterschicht LY1 und dem Halbleitermuster SCP angeordnet. Ein Halbleitermuster SCP und verschiedene nachfolgende Komponenten werden beispielsweise auf dem Basissubstrat ausgebildet. Wie in 4 dargestellt, enthält die erste leitende Musterschicht LY1 eine erste Rücksetzsteuersignalleitung RT1, eine Gate-Leitung GT, eine erste Elektrode Ca des Speicherkondensators Cst (eine Gate-Elektrode T10 des Treibertransistors T1), eine Lichtemissionssteuersignalleitung EML und eine zweite Rücksetzsteuersignalleitung RT2. Die erste leitende Musterschicht LY1 wird als Maske verwendet, um das Halbleitermuster SCP zu dotieren, so dass der Bereich, der von der ersten leitenden Musterschicht LY1 bedeckt ist, Halbleitereigenschaften beibehält und eine aktive Schicht ACT (siehe 5) bildet, während der Bereich, der nicht von der ersten leitenden Musterschicht LY1 des Halbleitermusters SCP bedeckt ist, leitend ist, um die Source-Elektrode und die Drain-Elektrode des Dünnfilmtransistors zu bilden. Die aktive Schicht ACT, die gebildet wird, nachdem ein Teil des Halbleitermusters SCP leitend gemacht wurde, ist in 5 dargestellt. In der vorliegenden Ausführungsform ist beispielsweise die Gate-Leitung GT dieser Stufe mit der Rücksetzsteuersignalleitung der nächsten Stufe verbunden. Zum Beispiel können die Gate-Leitung GT und die zweite Rücksetzsteuersignalleitung RT2 elektrisch verbunden sein und gleichzeitig mit demselben Signal beaufschlagt werden.
  • Wie in den 4 und 5 dargestellt, erstrecken sich die erste Rücksetzsteuersignalleitung RT1, die Gate-Leitung GT, die Lichtemissionssteuersignalleitung EML und die zweite Rücksetzsteuersignalleitung RT2 alle entlang der ersten Richtung X.
  • Zum Beispiel, wie in 5 veranschaulicht wird, wird die Halbleitermusterschicht SCP während des Herstellungsprozesses des Anzeigefeldes einer leitenden Behandlung unterzogen, indem die erste leitende Musterschicht LY1 als Maske verwendet wird, beispielsweise wird die Halbleitermusterschicht SCP durch einen Ionenimplantationsprozess stark dotiert, so dass der Teil der Halbleitermusterschicht SCP, der nicht von der ersten leitenden Musterschicht LY1 bedeckt ist, leitend ist, und ein Source-Bereich (erste Elektrode T11) und ein Drain-Bereich (zweite Elektrode T12) eines Treibertransistors T1, ein Source-Bereich (erste Elektrode T21) und ein Drain-Bereich (zweite Elektrode T22) eines Datenschreibtransistors T2, einen Source-Bereich (erste Elektrode T31) und einen Drain-Bereich (zweite Elektrode T32) eines Schwellenwertkompensationstransistors T3, einen Source-Bereich (erste Elektrode T41) und einen Source-Bereich (zweite Elektrode T42) eines ersten Lichtemissionssteuertransistors T4, eines Source-Bereichs (erste Elektrode T51) und eines Drain-Bereichs (zweite Elektrode T52) eines zweiten Lichtemissionssteuertransistors T5, eines Source-Bereichs (erste Elektrode T61) und eines Drain-Bereichs (zweite Elektrode T62) eines ersten Rücksetztransistors T6, und eines Source-Bereichs (erste Elektrode T71) und eines Drain-Bereichs (zweite Elektrode T72) eines zweiten Rücksetztransistors T7 gebildet werden. Ein Teil der Halbleitermusterschicht SCP, der von der ersten leitenden Musterschicht L1 bedeckt ist, behält Halbleitereigenschaften, um einen Kanalbereich T13 des Treibertransistors T1, einen Kanalbereich T23 des Datenschreibtransistors T2, einen Kanalbereich T33 des Schwellenwertkompensationstransistors T3, einen Kanalbereich T43 des ersten Lichtemissionssteuertransistors T4, einen Kanalbereich T53 des zweiten Lichtemissionssteuertransistors T5, einen Kanalbereich T63 des ersten Rücksetztransistors T6 und einen Kanalbereich T73 des zweiten Rücksetztransistors T7 zu bilden. Ein Kanalbereich jedes Transistors bildet eine aktive Schicht ACT (siehe 5).
  • Zum Beispiel, wie in 5 dargestellt ist, sind die zweite Elektrode T72 des zweiten Rücksetztransistors T7 und die zweite Elektrode T52 des zweiten Lichtemissionssteuertransistors T5 einstückig ausgebildet; die erste Elektrode T51 des zweiten Lichtemissionssteuertransistors T5, die zweite Elektrode T12 des Treibertransistors T1 und die erste Elektrode T31 des Schwellenwertkompensationstransistors T3 sind einstückig ausgebildet; die erste Elektrode T11 des Treibertransistors T1, die zweite Elektrode T22 des Datenschreibtransistors T2 und die zweite Elektrode T42 des ersten Lichtemissionssteuertransistors T4 einstückig ausgebildet sind. Die zweite Elektrode T32 des Schwellenwertkompensationstransistors T3 und die zweite Elektrode T62 des ersten Rücksetztransistors T6 sind einstückig ausgebildet.
  • Der Kanalbereich (aktive Schicht) des Transistors, der in den Ausführungsformen der vorliegenden Offenbarung verwendet wird, kann beispielsweise aus monokristallinem Silizium, polykristallinem Silizium (wie Niedertemperatur-Poly-Silizium) oder Metalloxid-Halbleitermaterialien (wie IGZO, AZO usw.) bestehen. In einer Ausführungsform sind die Transistoren alle P-Typ-Dünnfilmtransistoren aus Niedertemperatur-Poly-Silizium (LTPS). In einer anderen Ausführungsform sind der Schwellenwertkompensationstransistor T3 und der erste Rücksetztransistor T6, die direkt mit der Gate-Elektrode des Treibertransistors T1 verbunden sind, Metalloxid-Halbleiter-Dünnfilmtransistoren, d.h. die Kanalmaterialien der Transistoren sind Metalloxid-Halbleitermaterialien (wie IGZO, AZO usw.), und die Metalloxid-Halbleiter-Dünnfilmtransistoren haben einen geringeren Leckstrom, was dazu beitragen kann, den Gate-Leckstrom des Treibertransistors T1 zu reduzieren.
  • Zum Beispiel können die Transistoren, die in den Ausführungsformen der vorliegenden Offenbarung verwendet werden, verschiedene Strukturen aufweisen, wie z. B. Top-Gate-Typ, Bottom-Gate-Typ oder Doppel-Gate-Struktur. In einigen Ausführungsformen sind der Schwellenwertkompensationstransistor T3 und der erste Rücksetztransistor T6, die direkt mit der Gate-Elektrode des Treibertransistors T1 verbunden sind, Doppel-Gate-Dünnfilmtransistoren, die dazu beitragen können, den Gate-Leckstrom des Treibertransistors T1 zu reduzieren.
  • Zum Beispiel, wie in 5 dargestellt ist, dient beispielsweise ein Teil der Lichtemissionssteuersignalleitung EML als die Gate-Elektrode T40 des ersten Lichtemissionssteuertransistors T4, ein Teil der Lichtemissionssteuersignalleitung EML dient als die Gate-Elektrode T50 des zweiten Lichtemissionssteuertransistors T5, die Gate-Elektrode T60 des ersten Rücksetztransistors T6 ist ein Teil der ersten Rücksetzsteuersignalleitung RT1, die Gate-Elektrode T70 des zweiten Rücksetztransistors T7 ist ein Teil der zweiten Rücksetzsteuersignalleitung RT2, die Gate-Elektrode T20 des Datenschreibtransistors T2 ist ein Teil der Gate-Leitung GT, und die Gate-Elektrode T30 des Schwellenwertkompensationstransistors T3 ist ein Teil der Gate-Leitung GT.
  • Wie in 5 dargestellt, ist der Schwellenwertkompensationstransistor T3 ein Doppel-Gate-Transistor und umfasst einen ersten Kanal T331 und einen zweiten Kanal T332, wobei der erste Kanal T331 und der zweite Kanal T332 durch einen ersten leitenden Verbindungsabschnitt CP1 verbunden sind. Wie in 5 dargestellt, ist der erste Rücksetztransistor T6 ein Doppel-Gate-Transistor und umfasst einen ersten Kanal T631 und einen zweiten Kanal T632, wobei der erste Kanal T631 und der zweite Kanal T632 durch einen zweiten leitenden Verbindungsabschnitt CP2 verbunden sind.
  • 6 zeigt die zweite leitende Musterschicht LY2. Zum Beispiel ist eine zweite Gate-Isolierschicht (eine zweite Gate-Isolierschicht GI2, siehe 18) zwischen der zweiten leitenden Musterschicht LY2 und der ersten leitenden Musterschicht LY1 vorgesehen. Die zweite leitende Musterschicht LY2 enthält einen Blocker BK, eine erste Initialisierungssignalleitung INT1, eine zweite Initialisierungssignalleitung INT2 und eine zweite Elektrode Cb des Speicherkondensators Cst. In 6 erstreckt sich beispielsweise die erste Initialisierungssignalleitung INT1 entlang der ersten Richtung X, und die zweite Initialisierungssignalleitung INT2 erstreckt sich entlang der ersten Richtung X. Die erste Initialisierungssignalleitung INT1 und die zweite Initialisierungssignalleitung INT2 sind entlang der zweiten Richtung Y angeordnet. Wie in 6 dargestellt, befinden sich die erste Initialisierungssignalleitung INT1 und die zweite Initialisierungssignalleitung INT2 auf beiden Seiten der zweiten Elektrode Cb des Speicherkondensators Cst, die erste Initialisierungssignalleitung INT1 und die zweite Initialisierungssignalleitung INT2 befinden sich auf beiden Seiten des Blockers BK, und der Blocker BK und die zweite Elektrode Cb des Speicherkondensators Cst sind zwischen der ersten Initialisierungssignalleitung INT1 und der zweiten Initialisierungssignalleitung INT2 angeordnet. Wie in 6 dargestellt, sind die erste Initialisierungssignalleitung INT1, der Blocker BK, die zweite Elektrode Cb des Speicherkondensators Cst und die zweite Initialisierungssignalleitung INT2 aufeinanderfolgend entlang der zweiten Richtung Y angeordnet. Der Blocker BK ist elektrisch mit der ersten Stromversorgungsleitung VDD 1 verbunden, so dass die erste Stromversorgungsleitung VDD1 eine konstante Spannung für den Blocker BK bereitstellt.
  • Wie in 7 dargestellt, überlappt eine orthografische Projektion des Blockers BK auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion der ersten leitenden Verbindungsabschnitt CP1 auf dem Basissubstrat. Das heißt, der Blocker BK ist so konfiguriert, dass er die erste leitende Verbindungsabschnitt CP1 zwischen den beiden Kanälen des Schwellenwertkompensationstransistors T3 abschirmt, und der Blocker BK und die erste leitende Verbindungsabschnitt CP1 bilden einen Kondensator (Stabilisierungskondensator), um zu verhindern, dass der Schwellenwertkompensationstransistor T3 ein Leckstrom erzeugt und den Anzeigeeffekt beeinträchtigt. Wie in 7 dargestellt, in dem planaren Diagramm, überlappt sich der Blocker BK teilweise mit der ersten leitenden Verbindungsabschnitt CP1.
  • Wie in 7 dargestellt, überlappt sich in dem planaren Diagramm die erste Initialisierungssignalleitung INT1 teilweise mit dem zweitem leitendem Verbindungsabschnitt CP2, und ein Kondensator (Stabilisierungskondensator) ist zwischen der ersten Initialisierungssignalleitung INT1 und dem zweiten leitenden Verbindungsabschnitt CP2 gebildet, um den durch den ersten Rücksetztransistor T6 erzeugten Leckstrom zu vermeiden und den Anzeigeeffekt nicht zu beeinträchtigen.
  • Zum Beispiel sind in der Ausführungsform der vorliegenden Offenbarung Element A und Element B sich teilweise überlappt, was sich darauf beziehen kann, dass ein Teil von Element A mit Element B sich überlappt, ein Teil von Element B mit Element A sich überlappt oder ein Teil von Element A mit einem Teil von Element B sich überlappt. Element A und Element B sind zwei verschiedene Elemente.
  • Wie in 7 dargestellt, erstreckt sich die Gate-Leitung GT entlang der ersten Richtung X, die erste Rücksetzsteuersignalleitung RT1 erstreckt sich entlang der ersten Richtung X, und der Blocker BK ist zwischen der Gate-Leitung GT und der ersten Rücksetzsteuersignalleitung RT1 angeordnet. Dadurch wird die Position des Blockers BK in der zweiten Richtung Y definiert.
  • Wie in 6 und 7 dargestellt, umfasst der Blocker BK einen ersten Abschnitt BKa, der sich entlang der ersten Richtung X erstreckt, einen zweiten Abschnitt BKb, der sich entlang der zweiten Richtung Y erstreckt, und einen dritten Abschnitt BKc, der sich entlang der ersten Richtung X erstreckt, wobei der erste Abschnitt BKa und der dritte Abschnitt BKc durch den zweiten Abschnitt BKb verbunden sind, und der erste Abschnitt BKa und der zweite Abschnitt BKb eine invertierte T-förmige Struktur bilden. Der dritte Abschnitt BKc hat zum Beispiel eine T-förmige Struktur. Wie in 6 dargestellt, befinden sich beispielsweise der erste Abschnitt BKa, der zweite Abschnitt BKb und der dritte Abschnitt BKc auf derselben Schicht und haben eine einstückige Struktur. Die Funktion der einzelnen Abschnitte des Blockers in der in den 6 und 7 gezeigten Form wird später beschrieben.
  • Wie in 5, 7 und 15 dargestellt, umfasst das Anzeigefeld eine erste leitende Struktur CDT1, die mit der Gate-Elektrode T 10 des Treibertransistors T1 verbunden ist. Eine orthografische Projektion der ersten leitenden Struktur CDT1 auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthografischen Projektion des Blockers BK auf dem Basissubstrat, so dass der Blocker BK die parasitäre Kapazität zwischen dem Gate-Signalabschnitt PT1 des Treibertransistors (einschließlich der Gate-Elektrode T10 des Treibertransistors T1 und der ersten leitenden Struktur CDT1) und der Datenleitung abschirmt, wodurch der Kopplungseffekt reduziert und das longitudinale Übersprechen gemildert wird. Mit Bezug auf die 15 und 6 überlappt die orthographische Projektion der ersten leitenden Struktur CDT1 auf dem Basissubstrat sich zumindest teilweise mit der orthographischen Projektion des dritten Abschnitts BKc des Blockers BK auf dem Basissubstrat.
  • Zum Beispiel ist das Material der ersten leitenden Struktur CDT1 das gleiche wie das der ersten leitenden Verbindungsabschnitt CP1. Zum Beispiel können die erste leitende Struktur CDT1 und der erste leitende Verbindungsabschnitt CP1 aus der gleichen Filmschicht mit dem gleichen Verfahren hergestellt werden.
  • Das Material der ersten leitenden Struktur CDT1 umfasst beispielsweise ein leitendes Material, das durch Dotierung eines Halbleitermaterials erhalten wird. Zum Beispiel umfasst das Material der ersten leitenden Struktur CDT1 ein leitendes Material, das durch Dotierung von Polysilizium erhalten wird, aber die Ausführungsformen der vorliegenden Offenbarung sind darauf nicht beschränkt.
  • Wie beispielsweise in 5, 7 und 15 dargestellt, wird die erste leitende Struktur CDT1 als zweite Elektrode T62 des ersten Rücksetztransistors T6 gemultiplext, und die orthographische Projektion der zweiten Elektrode T62 des ersten Rücksetztransistors T6 auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthographischen Projektion des Blockers BK auf dem Basissubstrat. In der Ausführungsform der vorliegenden Offenbarung wird die erste leitende Struktur CDT1 als die zweite Elektrode T62 des ersten Rücksetztransistors T6 als Beispiel genommen.
  • Wie beispielsweise in den 5, 7 und 15 dargestellt, überlappt sich die erste Elektrode T61 des ersten Rücksetztransistors T6 in dem planaren Diagramm teilweise mit dem Blocker BK, d.h. die orthographische Projektion der ersten Elektrode T61 des ersten Rücksetztransistors T6 auf das Basissubstrat überlappt sich zumindest teilweise mit der orthographischen Projektion des Blockers BK auf das Basissubstrat. Durch diese Anordnung kann die Fläche des Blockers vergrößert werden, so dass er eine bessere Rolle bei der Abschirmung spielt.
  • Zum Beispiel, bezogen auf 16A und 16B, weist die Datenleitung DT einen ersten Abschnitt P01 und einen zweiten Abschnitt P02 auf, ein Abstand SP1 zwischen den ersten Abschnitten P01 von zwei benachbarten Datenleitungen DT ist größer als ein Abstand SP2 zwischen den zweiten Abschnitten P02 von zwei benachbarten Datenleitungen DT, der Abschirmabschnitt CEs befindet sich zwischen den zweiten Abschnitten P02 von zwei benachbarten Datenleitungen DT. Wie in 16A und 16B dargestellt, befindet sich der Abschirmabschnitt CEs zwischen den ersten Abschnitten P01 von zwei benachbarten Datenleitungen DT.
  • Wie in 16B dargestellt, befinden sich beispielsweise die zweiten Abschnitte P02 von zwei benachbarten Datenleitungen DT in der Nähe des ersten Lichtemissionssteuertransistors T4 bzw. des zweiten Lichtemissionssteuertransistors T5, und der Speicherkondensator Cst befindet sich zwischen den ersten Abschnitten P01 von zwei benachbarten Datenleitungen DT.
  • Die zweiten Abschnitte P02 von zwei benachbarten Datenleitungen DT können auch als Verengungsabschnitt bezeichnet werden, wie in 16B dargestellt, wobei zwei benachbarte Datenleitungen DT an der Position verengt sind, an der sich der erste Lichtemissionssteuertransistor T4 und der zweite Lichtemissionssteuertransistor T5 befinden, und nicht an der Position verengt sind, an der sich der Speicherkondensator Cst befindet.
  • Unter Bezugnahme auf 17 überlappt sich die orthographische Projektion eines Abschirmabschnitts CEs auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion der ersten leitenden Struktur CDT1 auf dem Basissubstrat, um eine Abschirmungsrolle besser spielen zu können.
  • Unter Bezugnahme auf die 5 und 17 überlappt sich die orthographische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat teilweise mit der orthographischen Projektion des zweiten leitenden Verbindungsabschnitts CP2 des ersten Rücksetztransistors T6 auf dem Basissubstrat. Unter Bezugnahme auf die 5, 14, 15 und 17 überlappt sich beispielsweise die orthografische Projektion des Abschirmabschnitts CEs in der ersten Pixeleinheit 101 a auf dem Basissubstrat teilweise mit der orthografischen Projektion des zweiten leitenden Verbindungsabschnitts CP2 des ersten Rücksetztransistors T6 in der dritten Pixeleinheit 101c auf dem Basissubstrat. Das heißt, die orthografische Projektion des Abschirmabschnitts CEs in einer Pixeleinheit 101 auf dem Basissubstrat überlappt sich teilweise mit der orthografischen Projektion der zweiten leitenden Verbindung CP2 des ersten Rücksetztransistors T6 in der nächsten Pixeleinheit, die sich in derselben Spalte wie die Pixeleinheit befindet, auf dem Basissubstrat.
  • Unter Bezugnahme auf die 14 bis 16A, wobei der Blocker BK in der oberen linken Ecke von 15 als Beispiel genommen wird, überlappt sich der Blocker BK mit der ersten leitenden Verbindungsabschnitt CP1 des Schwellenwertkompensationstransistors T3 der zweiten Pixeleinheit 101b, um einen Stabilisierungskondensator zur Reduzierung des Leckstroms zu bilden.
  • Wie in 7 dargestellt, ist die Fläche A1 einer orthographischen Projektion eines sich mit der ersten leitenden Struktur CDT1 (die zweite Elektrode T62 des ersten Rücksetztransistors T6) überlappenden Teils des Blockers BK auf dem Basissubstrat größer als die Fläche A0 einer orthographischen Projektion eines sich mit dem ersten leitenden Verbindungsabschnitt CP1 überlappenden Teils des Blockers BK auf dem Basissubstrat. Das heißt, die Fläche A1 der orthografischen Projektion eines überlappenden Teils des Blockers BK und der ersten leitenden Struktur CDT1 auf dem Basissubstrat ist größer als die Fläche A0 der orthografischen Projektion eines überlappenden Teils des Blockers BK und des ersten leitenden Verbindungsabschnitts CP1 auf dem Basissubstrat.
  • Wie in 10 dargestellt, umfasst die dritte leitende Musterschicht LY3 eine Stromversorgungsverbindungsleitung VDDO, eine Verbindungselektrode CEa, eine Verbindungselektrode CEb, eine Verbindungselektrode CEc, eine Verbindungselektrode CEd (eine zweite Verbindungselektrode CEd) und eine Verbindungselektrode CEe (eine erste Verbindungselektrode CEe). Eine Zwischenschicht-Isolierschicht (Zwischenschicht-Isolierschicht ILD, siehe 18) ist zwischen der dritten leitenden Musterschicht LY3 und der zweiten leitenden Musterschicht LY2 vorgesehen.
  • Bezugnehmend auf die 9 bis 11 ist die Stromversorgungsverbindungsleitung VDD0 über ein Durchgangsloch H2 mit der ersten Elektrode T41 des ersten Lichtemissionssteuertransistors T4, über die Durchgangslöcher H3 und H30 mit der zweiten Elektrode Cb des Speicherkondensators Cst und über ein Durchgangsloch H0 mit dem leitenden Block BK elektrisch verbunden. Ein Ende der Verbindungselektrode CEa ist über ein Durchgangsloch H12 elektrisch mit der ersten Initialisierungssignalleitung INT1 verbunden, und das andere Ende der Verbindungselektrode CEa ist über ein Durchgangsloch H11 elektrisch mit der ersten Elektrode T61 des ersten Rücksetztransistors T6 verbunden, so dass die erste Elektrode T61 des ersten Rücksetztransistors T6 elektrisch mit der ersten Initialisierungssignalleitung INT1 verbunden ist. Ein Ende der Verbindungselektrode CEb ist über ein Durchgangsloch H22 elektrisch mit der zweiten Elektrode T62 des ersten Rücksetztransistors T6 verbunden, und das andere Ende der Verbindungselektrode CEb ist elektrisch mit der Gate-Elektrode T10 des Treibertransistors T1 (d.h. der ersten Elektrode Ca des Speicherkondensators Cst) über ein Durchgangsloch H21 verbunden ist, so dass die zweite Elektrode T62 des ersten Rücksetztransistors T6 mit der Gate-Elektrode T10 des Treibertransistors T1 (d.h. der ersten Elektrode Ca des Speicherkondensators Cst) elektrisch verbunden ist. Ein Ende der Verbindungselektrode CEc ist über ein Durchgangsloch H32 elektrisch mit der zweiten Initialisierungssignalleitung INT2 verbunden, und das andere Ende der Verbindungselektrode CEc ist über ein Durchgangsloch H31 elektrisch mit der ersten Elektrode T71 des zweiten Rücksetztransistors T7 verbunden, so dass die erste Elektrode T71 des zweiten Rücksetztransistors T7 elektrisch mit der zweiten Initialisierungssignalleitung INT2 verbunden ist. Eine Verbindungselektrode CEd ist über ein Durchgangsloch H40 elektrisch mit einer zweiten Elektrode T52 des zweiten Lichtemissionssteuertransistors T5 verbunden. Die Verbindungselektrode CEd kann dazu verwendet werden, mit der später gebildeten Verbindungselektrode CEf verbunden zu werden, die dann mit der ersten Elektrode 201 (siehe 17) des lichtemittierenden Elements 20 elektrisch verbunden wird. Eine Verbindungselektrode CEe ist über ein Durchgangsloch H5 elektrisch mit einer ersten Elektrode T21 des Datenschreibtransistors T2 verbunden. Eine Verbindungselektrode CEe wird zur Verbindung mit der Datenleitung verwendet.
  • 14 zeigt eine vierte leitende Musterschicht LY4. Die vierte leitende Musterschicht LY4 enthält eine Datenleitung DT, eine Verbindungselektrode CEf und eine erste Stromversorgungsleitung VDD1. Eine Passivierungsschicht (Passivierungsschicht PVX, siehe 18) und eine erste Planarisierungsschicht (erste Planarisierungsschicht PLN1, siehe 18) sind zwischen der dritten leitenden Musterschicht LY3 und der vierten leitenden Musterschicht LY4 vorgesehen. Die erste Stromversorgungsleitung VDD1 ist mit der Stromversorgungsverbindungsleitung VDD0 über ein die Passivierungsschicht und die erste Planarisierungsschicht durchdringendes Durchgangsloch H6 verbunden, und die Verbindungselektrode CEf ist mit der Verbindungselektrode CEd über ein die Passivierungsschicht und die erste Planarisierungsschicht durchdringendes Durchgangsloch H7 verbunden. Eine Datenleitung DT ist mit der Verbindungselektrode CEe über ein Durchgangsloch H8 verbunden, das durch die Passivierungsschicht und die erste Planarisierungsschicht hindurchgeht, und dann elektrisch mit der ersten Elektrode T21 des Datenschreibtransistors T2 verbunden. Zum Beispiel bilden die Verbindungselektrode CEf (dritte Verbindungselektrode CEf) und die Verbindungselektrode CEd (zweite Verbindungselektrode CEd) das Verbindungselement CE0. Das lichtemittierende Element 20 ist beispielsweise über das Verbindungselement CE0 mit der Pixelschaltung 10 verbunden. Zum Beispiel ist die Pixelschaltung 10 mit einer Verbindungselektrode CEd (zweite Verbindungselektrode CEd) verbunden, die Verbindungselektrode CEd (zweite Verbindungselektrode CEd) mit einer Verbindungselektrode CEf (dritte Verbindungselektrode CEf) verbunden ist, die Verbindungselektrode CEf (dritte Verbindungselektrode CEf) mit dem lichtemittierenden Element 20 verbunden ist.
  • 14 zeigt eine erste Datenleitung DT1, eine zweite Datenleitung DT2, eine dritte Datenleitung DT3 und eine vierte Datenleitung DT4. 14 zeigt auch die Positionen einer ersten Pixeleinheit 101 a, einer zweiten Pixeleinheit 101b, einer dritten Pixeleinheit 101c und einer vierten Pixeleinheit 101d.
  • Wie in den 14, 16A und 16B dargestellt, erstreckt sich die Datenleitung DT entlang der zweiten Richtung Y, und die erste Datenleitung DT1, die dritte Datenleitung DT3, die vierte Datenleitung DT4 und die zweite Datenleitung DT2 sind entlang der ersten Richtung X angeordnet. Die vierte Datenleitung DT4 befindet sich zwischen der dritten Datenleitung DT3 und der zweiten Datenleitung DT2. Die erste Pixeleinheit 101 a und die zweite Pixeleinheit 101b befinden sich in der gleichen Zeile und in benachbarten Spalten, und die dritte Pixeleinheit 101c und die vierte Pixeleinheit 101d befinden sich in der gleichen Zeile und in benachbarten Spalten. Die erste Pixeleinheit 101a und die dritte Pixeleinheit 101c befinden sich in der gleichen Spalte und in benachbarten Zeilen, und die zweite Pixeleinheit 101b und die vierte Pixeleinheit 101 d befinden sich in der gleichen Spalte und in benachbarten Zeilen. Wie in 15 dargestellt, kreuzen sich die Datenleitung DT und die Gate-Leitung GT und sind voneinander isoliert.
  • Zum Beispiel ist die erste Stromversorgungsleitung VDD1 so konfiguriert, dass sie das erste Spannungssignal ELVDD an die Pixelschaltung 10 liefert. Die erste Stromversorgungsleitung VDD1 ist elektrisch mit dem Blocker BK verbunden, um eine konstante Spannung an den Blocker BK zu liefern. Die erste Stromversorgungsleitung VDD 1 ist mit dem ersten Stromversorgungsanschluss VDD verbunden, und die zweite Elektrode Cb des Speicherkondensators Cst ist mit der ersten Stromversorgungsleitung VDD1 verbunden. Beispielsweise ist die zweite Elektrode Cb des Speicherkondensators Cst über die Stromversorgungsverbindungsleitung VDD0 und die erste Stromversorgungsleitung VDD1 mit dem ersten Stromversorgungsanschluss VDD verbunden. 15 zeigt ein planares Diagramm der Struktur nach Bildung der vierten leitenden Musterschicht LY4.
  • Zum Beispiel ist die erste Elektrode T41 des ersten Lichtemissionssteuertransistors T4 über eine Stromversorgungsverbindungsleitung VDD0 und eine erste Stromversorgungsleitung VDD1 mit dem ersten Stromversorgungsanschluss VDD verbunden (siehe 10 und 15).
  • Wie in 5, 7 und 15 dargestellt, umfasst das Anzeigefeld eine zweite leitende Struktur CDT2, und die orthographische Projektion des Blockers BK auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthographischen Projektion der zweiten leitenden Struktur CDT2 auf dem Basissubstrat, um die Interferenz zwischen dem ersten Datensignal auf der ersten Datenleitung DT 1 und dem dritten Datensignal auf der dritten Datenleitung DT3 abzuschirmen und eine durch Kopplung verursachte anormale Anzeige zu vermeiden. In der ersten Pixeleinheit 101a und der zweiten Pixeleinheit 101b überlappt beispielsweise der Blocker BK sich mit der ersten leitenden Verbindungsabschnitt CP1 des Schwellenwertkompensationstransistors T3 der zweiten Pixeleinheit 101b und überlappt sich mit der zweiten leitenden Struktur CDT2 der ersten Pixeleinheit 101a. Beispielsweise ist das Material der zweiten leitenden Struktur CDT2 das gleiche wie das der ersten leitenden Struktur CDT1.
  • Wie in den 5, 7 und 15 dargestellt, wird die erste Elektrode T21 des Datenschreibtransistors T2 in die zweite leitende Struktur CDT2 gemultiplext. In der Ausführungsform der vorliegenden Offenbarung wird die erste Elektrode T21 des Datenschreibtransistors T2 als die zweite leitende Struktur CDT2 als Beispiel verwendet, ist aber nicht darauf beschränkt.
  • Wie in 15 dargestellt, bilden die Datenleitung DT, die Verbindungselektrode CEe und die zweite leitende Struktur CDT2 einen Datensignalabschnitt PT2. Beispielsweise bilden die Datenleitung DT, die Verbindungselektrode CEe und die zweite leitende Struktur CDT2 denselben Knoten. Zum Beispiel sind die Potentiale auf der Datenleitung DT, der Verbindungselektrode CEe und der zweiten leitenden Struktur CDT2 gleich oder im Wesentlichen gleich. Das heißt, das Potenzial an jeder Position auf dem Datensignalabschnitt PT2 ist gleich oder im Wesentlichen gleich. Daher überlappt der Blocker BK sich mit der zweiten leitenden Struktur CDT2, was die Interferenz zwischen dem ersten Datensignal auf der ersten Datenleitung DT1 und dem dritten Datensignal auf der dritten Datenleitung DT3 abschirmen und eine durch Kopplung verursachte anormale Anzeige vermeiden kann.
  • Mit Bezug auf 7 ist die Fläche A2 einer orthographischen Projektion eines Teils des Blockers BK, der sich mit der zweiten leitenden Struktur CDT2 (der ersten Elektrode T21 des Datenschreibtransistors T2) auf dem Basissubstrat überlappt, größer als die Fläche A0 einer orthographischen Projektion eines Teils des Blockers BK, der sich mit dem ersten leitenden Verbindungsabschnitt CP1 auf dem Basissubstrat überlappt. Zum Beispiel ist die Datenleitung DT mit der Verbindungselektrode CEe über ein Durchgangsloch H8 verbunden und dann mit der zweiten leitenden Struktur CDT2 verbunden.
  • Mit Bezug auf 7 ist die Fläche A1 der orthographischen Projektion des sich mit der ersten leitenden Struktur CDT1 überlappenden Teils des Blockers BK auf dem Basissubstrat größer als die Fläche A2 der orthographischen Projektion des sich mit der zweiten leitenden Struktur CDT2 überlappenden Teils des Blockers BK auf dem Basissubstrat. Zum Beispiel ist die Fläche A1 größer als die Fläche A2, und die Fläche A2 ist größer als die Fläche A0. Das heißt, die Fläche A1, die Fläche A2 und die Fläche A0 nehmen nacheinander ab, aber die Ausführungsformen der vorliegenden Offenbarung sind darauf nicht beschränkt.
  • Unter Bezugnahme auf die 13 bis 15 kann gemäß der Herstellungssequenz jeder Schicht des Anzeigefeldes bekannt sein, dass der Blocker BK zwischen der zweiten leitenden Struktur CDT2 (der ersten Elektrode T21 des Datenschreibtransistors T2) und der dritten Datenleitung DT3 in der Richtung senkrecht zum Basissubstrat angeordnet ist.
  • Wie in 15 dargestellt, überlappt die orthographische Projektion des Blockers BK auf dem Basissubstrat sich teilweise mit der orthographischen Projektion der dritten Datenleitung DT3 auf dem Basissubstrat, so dass der Blocker BK die Interferenz zwischen dem ersten Datensignal auf der ersten Datenleitung DT1 und dem dritten Datensignal auf der dritten Datenleitung DT3 abschirmt und eine durch Kopplung verursachte Anzeigeanomalie vermeidet. Bezugnehmend auf 15 und 6 überlappt die orthographische Projektion des ersten Abschnitts BKa des Blockers BK auf dem Basissubstrat sich mit der orthographischen Projektion der dritten Datenleitung DT3 auf dem Basissubstrat, so dass der erste Abschnitt BKa des Blockers BK die Interferenz zwischen dem ersten Datensignal auf der ersten Datenleitung DT1 und dem dritten Datensignal auf der dritten Datenleitung DT3 abschirmt und eine durch Kopplung verursachte abnormale Anzeige verhindert.
  • Wie in 15 dargestellt, entspricht ein Blocker BK in dem planaren Diagramm zwei Pixeleinheiten in derselben Zeile. Wie in 15 dargestellt, befindet sich der Blocker BK in dem planaren Diagramm zwischen der ersten Datenleitung DT1 und der zweiten Datenleitung DT2.
  • Wie in 5, 7 und 15 dargestellt, überlappt die orthographische Projektion der ersten Elektrode T21 des Datenschreibtransistors T2 auf dem Basissubstrat sich zumindest teilweise mit der orthographischen Projektion der dritten Datenleitung DT3 auf dem Basissubstrat.
  • Unter Bezugnahme auf die 14 bis 16B erstreckt sich der Blocker BK nach links in die erste Pixeleinheit 101a neben der zweiten Pixeleinheit 101b, so dass der Blocker BK einen Abschnitt zwischen der ersten Datenleitung DT1 und der dritten Datenleitung DT3 aufweist, um Interferenzen zwischen dem ersten Datensignal auf der ersten Datenleitung DT1 und dem dritten Datensignal auf der dritten Datenleitung DT3 abzuschirmen und durch Kopplung verursachte Anzeigeanomalien zu vermeiden. Die erste Datenleitung DT1 und die dritte Datenleitung DT3 sind zwei benachbarte Datenleitungen.
  • In der Ausführungsform der vorliegenden Offenbarung beziehen sich beispielsweise zwei benachbarte Elemente C darauf, dass die beiden Elemente C einander benachbart sind und kein Element C zwischen ihnen angeordnet ist, aber es ist nicht ausgeschlossen, dass andere Elemente außer dem Element C zwischen den beiden benachbarten Elementen C angeordnet sind.
  • Zum Beispiel nimmt das 120Hz-Ansteuerungsschema die Time-Sharing-Schreibmethode an, d.h. das Datensignal wird zuerst im Speicherkondensator gespeichert, und dann wird das Abtastsignal eingeschaltet und dann in die Pixeleinheit geschrieben, und die Interferenz zwischen den Datensignalen wird das genaue Schreiben des Datensignals und den Anzeigeeffekt beeinträchtigen; die Konstruktion, dass der Blocker BK sich nach links erstreckt und eine abschirmende Rolle spielt, kann dieses Problem gut verbessern.
  • Bei der konventionellen Technologie befindet sich die Gate-Elektrode T10 des Treibertransistors T1 in der Lichtemissionsphase in einem schwebenden Zustand (Floating) und wird durch den Speicherkondensator Cst gehalten. Aufgrund der parasitären Kapazität zwischen der Gate-Elektrode und der Datenleitung wird der Datensignalsprung mit dem Gate-Signalabschnitt (dem ersten Knoten N1) des Treibertransistors gekoppelt und kann nicht in den Ausgangszustand zurückgeführt werden, was zu einem Längsübersprechen führt.
  • Bezug nehmend auf 14 bis 16B erstreckt sich der Blocker BK nach rechts und überlappt sich mit der ersten leitenden Struktur CDT1 (der zweiten Elektrode T62 des ersten Rücksetztransistors T6) der ersten Pixeleinheit 101a, wodurch das Signal an der Gate-Elektrode T10 des Treibertransistors T1 der ersten Pixeleinheit 101a abgedeckt wird, die parasitäre Kapazität zwischen der Gate-Elektrode T10 des Treibertransistors T1 (dem Gate-Signalabschnitt PT1 des Treibertransistors) und der Datenleitung abgeschirmt wird, der Kopplungseffekt reduziert und das longitudinale Übersprechen gemildert wird.
  • In einer anderen Ausführungsform wird die Länge der Verbindungselektrode CEf in dem Anzeigefeld in der zweiten Richtung Y eingestellt, und wie in 16A und 16B dargestellt, wird die Länge der Verbindungselektrode CEf in der zweiten Richtung Y vergrößert. Eine in 16A und 16B gezeigte Verbindungselektrode CEf kann als Abschirmabschnitt CEs bezeichnet werden. Der Abschirmabschnitt CEs und die Verbindungselektrode CEd (zweite Verbindungselektrode CEd) bilden ein Verbindungselement CE0. Der Abschirmabschnitt CEs kann die Verbindungselektrode CEf ersetzen, und es ist kein zusätzlicher Prozess erforderlich.
  • Bezugnehmend auf 10 und 11 ist das andere Ende der Verbindungselektrode CEb elektrisch mit der Gate-Elektrode T10 des Treibertransistors T1 (d.h. der ersten Elektrode Ca des Speicherkondensators Cst) über ein Durchgangsloch H21 verbunden, und ein Ende der Verbindungselektrode CEb ist elektrisch mit der zweiten Elektrode T62 des ersten Rücksetztransistors T6 über ein Durchgangsloch H22 verbunden, wobei die Verbindungselektrode CEb auch als Verbindungsleitung CL bezeichnet werden kann. Wie in 11 dargestellt, ist die Gate-Elektrode T10 des Treibertransistors T1 mit der zweiten Elektrode T32 des Schwellenwertkompensationstransistors T3 über eine Verbindungsleitung CL verbunden.
  • Beispielsweise ist die erste leitende Struktur CDT1 mit der Gate-Elektrode T10 des Treibertransistors T1 über eine Verbindungsleitung CL verbunden, wie in den 10 und 11 gezeigt. Mit anderen Worten, die Gate-Elektrode T10 des Treibertransistors T1 ist über die Verbindungsleitung CL mit der ersten leitenden Struktur CDT1 verbunden. Das Material der ersten leitenden Struktur CDT1 unterscheidet sich zum Beispiel von dem der Verbindungsleitung CL. Das Material der Verbindungsleitung CL besteht zum Beispiel aus Metall.
  • Wie in den 11 und 18 dargestellt, steht die Verbindungsleitung CL beispielsweise in Kontakt mit der Gate-Elektrode T10 des Treibertransistors T1. Wie in den 11 und 18 dargestellt, steht die Verbindungsleitung CL beispielsweise in Kontakt mit der ersten leitenden Struktur CDT1. Das heißt, zwei Enden der Verbindungsleitung CL sind in Kontakt mit der Gate-Elektrode T10 des Treibertransistors T1 bzw. der ersten leitenden Struktur CDT1.
  • Zum Beispiel, wie in 11 dargestellt, bilden die erste leitende Struktur CDT1, die Verbindungsleitung CL und die Gate-Elektrode T10 des Treibertransistors T1 einen Gate-Signalabschnitt PT1 des Treibertransistors T1. Daher kann die Überlappung zwischen dem Blocker BK und der ersten leitenden Struktur CDT1 die parasitäre Kapazität zwischen dem Gate-Signalabschnitt des Treibertransistors und der Datenleitung abschirmen und das longitudinale Übersprechen reduzieren. Beispielsweise bilden die erste leitende Struktur CDT1, die Verbindungsleitung CL und die Gate-Elektrode T10 des Treibertransistors T1 denselben Knoten. So sind beispielsweise die Potenziale an der ersten leitenden Struktur CDT1, der Verbindungsleitung CL und der Gate-Elektrode T10 des Treibertransistors T1 gleich oder im Wesentlichen gleich. Das heißt, das Potential an jeder Position auf dem Gate-Signalabschnitt PT1 ist gleich oder im Wesentlichen gleich.
  • Unter Bezugnahme auf die 16A, 16B und 17 erstreckt sich der Abschirmabschnitt CEs in der zweiten Richtung Y Zum Beispiel ist die Erstreckungsrichtung des Abschirmabschnitts CEs die gleiche wie die Erstreckungsrichtung der Datenleitung DT. Wie in 20 dargestellt, ist das lichtemittierende Element 20 über ein Verbindungselement CE0 mit der Pixelschaltung 10 verbunden. In der Ausführungsform der vorliegenden Offenbarung bezieht sich der Erstreckungsmodus eines Bauteils auf die allgemeine Erstreckungsrichtung oder Tendenz des Bauteils, und nicht alle Positionen des Bauteils erstrecken sich entlang der Erstreckungsrichtung.
  • Gemäß 16A, 16B und 17 befinden sich die Datenleitung DT und der Abschirmabschnitt CEs auf derselben Schicht, und sowohl die Datenleitung DT als auch der Abschirmabschnitt CEs befinden sich auf der vierten leitenden Musterschicht LY4. Die Datenleitung DT umfasst zwei benachbarte Datenleitungen DT, und der Abschirmabschnitt CEs befindet sich zwischen den beiden benachbarten Datenleitungen DT, und die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS überlappt sich zumindest teilweise mit der orthografischen Projektion der Verbindungsleitung CL auf dem Basissubstrat BS. Zum Beispiel sind zwei benachbarte Datenleitungen DT entlang einer ersten Richtung X angeordnet, und die Datenleitungen DT erstrecken sich entlang einer zweiten Richtung. Bezugnehmend auf 16A, 16B und 17 umfasst die Datenleitung DT eine erste Datenleitung DT1 und eine dritte Datenleitung DT3, die einander benachbart sind, und der Abschirmabschnitt CEs befindet sich zwischen der ersten Datenleitung DT1 und der dritten Datenleitung DT3 in der ersten Richtung X. In einer Ausführungsform der vorliegenden Offenbarung bezieht sich „benachbarte Elemente A und B“ darauf, dass sich zwischen den Elementen A und B weder ein Element A noch ein Element B befindet. Der Abschirmabschnitt CEs erstreckt sich entlang der zweiten Richtung und befindet sich zwischen zwei benachbarten Datenleitungen DT, und die Abschirmwirkung ist an der Position deutlicher, an der der Abstand zwischen benachbarten Datenleitungen geringer ist. Die Ausführungsform der vorliegenden Offenbarung nimmt den Fall, in dem die Datenleitung DT und der Abschirmabschnitt CEs in der gleichen Schicht angeordnet sind, als Beispiel, und in anderen Ausführungsformen, die Datenleitung DT und der Abschirmabschnitt CEs sind in der gleichen Schicht oder in verschiedenen Schichten angeordnet.
  • In der Ausführungsform der vorliegenden Offenbarung überlappt die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS sich zumindest teilweise mit der orthografischen Projektion der Verbindungsleitung CL auf dem Basissubstrat BS, so dass der Abschirmabschnitt CEs die parasitäre Kapazität zwischen dem Gate-Signalabschnitt des Treibertransistors und der Datenleitung abschirmt und das Problem des longitudinalen Übersprechens reduziert.
  • Das 120Hz-Ansteuerungsschema verwendet beispielsweise die Time-Sharing-Schreibmethode, d.h. das Datensignal wird zunächst im Speicherkondensator gespeichert, dann wird das Abtastsignal eingeschaltet und anschließend in die Pixeleinheit geschrieben. Die Interferenz zwischen den Datensignalen beeinträchtigt das genaue Schreiben des Datensignals und den Anzeigeeffekt. In der Ausführungsform der vorliegenden Offenbarung befindet sich der Abschirmabschnitt CEs zwischen zwei benachbarten Datenleitungen DT, und die orthografische Projektion der Verbindungsleitung CL auf dem Basissubstrat BS überlappt sich zumindest teilweise mit der orthografischen Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS, was den Kopplungseffekt gut reduzieren und dieses Problem verbessern kann. Es sollte beachtet werden, dass sich der Abschirmabschnitt CEs zwischen zwei benachbarten Datenleitungen DT befindet, was die Einstellposition des beschriebenen Abschirmabschnitts CEs ist. Der Abschirmabschnitt CEs befindet sich zwischen zwei benachbarten Datenleitungen DT, aber es muss nicht unbedingt ein Abschirmabschnitt CEs zwischen jeweils zwei benachbarten Datenleitungen DT vorhanden sein. Wie in 16A und 17 dargestellt, liegen die erste Datenleitung DT1 und die dritte Datenleitung DT3 nebeneinander, und der Abschirmabschnitt CEs befindet sich zwischen der ersten Datenleitung DT1 und der dritten Datenleitung DT3, während die vierte Datenleitung DT4 und die zweite Datenleitung DT2 nebeneinander liegen und der Abschirmabschnitt CEs zwischen der vierten Datenleitung DT4 und der zweiten Datenleitung DT2 angeordnet ist. Obwohl die dritte Datenleitung DT3 und die vierte Datenleitung DT4 einander benachbart sind, befindet sich kein Abschirmabschnitt CEs dazwischen.
  • Wie in 17 dargestellt, ist beispielsweise die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS größer als die der Verbindungsleitung CL auf dem Basissubstrat BS, um das Übersprechen in Längsrichtung weitgehend zu minimieren. Zum Beispiel überdeckt die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS die orthografische Projektion der Verbindungsleitung CL auf dem Basissubstrat BS. In dem planaren Diagramm deckt der Abschirmabschnitt CEs beispielsweise die Verbindungsleitung CL ab. Wie in den 17 und 18 dargestellt, ist die Hauptoberfläche des Basissubstrats BS eine Oberfläche für die Herstellung jeder Komponente, und jede Komponente wird auf der Hauptoberfläche des Basissubstrats BS bereitgestellt.
  • Um beispielsweise das Übersprechen in Längsrichtung weitgehend zu reduzieren, überlappt die orthografische Projektion der Gate-Elektrode T10 des Treibertransistors T1 auf dem Basissubstrat BS sich teilweise mit der orthografischen Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS, und die Fläche eines überlappenden Teils des Abschirmabschnitts CEs und der Gate-Elektrode T10 des Treibertransistors T1 ist kleiner als die Fläche der Gate-Elektrode T10 des Treibertransistors T1.
  • Wie in 17 dargestellt, ist beispielsweise die Größe der Gate-Elektrode T10 des Treibertransistors T1 in der ersten Richtung X größer als die des Abschirmabschnitts CEs in der ersten Richtung X; die Größe des Abschirmabschnitts CEs in der zweiten Richtung Y ist größer als die Größe der Gate-Elektrode des Treibertransistors T1 in der zweiten Richtung Y
  • Zum Beispiel, wie in 17 dargestellt, übersteigt die Gate-Elektrode T10 des Treibertransistors T1 jeweils den Abschirmabschnitt CEs von beiden Seiten in der ersten Richtung X.
  • Wie in 17 dargestellt, überlappt beispielsweise die orthographische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS sich mit der orthographischen Projektion der Gate-Leitung GT auf dem Basissubstrat BS.
  • Wie in 17 dargestellt, überlappt sich beispielsweise die orthografische Projektion der Gate-Leitung GT auf dem Basissubstrat BS teilweise mit der orthografischen Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS.
  • Die Pixeleinheit umfasst zum Beispiel zwei benachbarte Pixeleinheiten, die sich in derselben Spalte befinden, und zwei benachbarte Datenleitungen DT, die jeweils mit den beiden Pixeleinheiten verbunden sind. 16A zeigt die Positionen der ersten Pixeleinheit 101a, der zweiten Pixeleinheit 101b, der dritten Pixeleinheit 101c und der vierten Pixeleinheit 101d. 16A zeigt eine erste Datenleitung DT1, eine zweite Datenleitung DT2, eine dritte Datenleitung DT3 und eine vierte Datenleitung DT4. In Bezug auf die 16A und 17 ist die erste Datenleitung DT1 mit der ersten Pixeleinheit 101a verbunden, die zweite Datenleitung DT2 ist mit der zweiten Pixeleinheit 101b verbunden, die dritte Datenleitung DT3 ist mit der dritten Pixeleinheit 101c verbunden und die vierte Datenleitung DT4 ist mit der vierten Pixeleinheit 101d verbunden. Die erste Datenleitung DT1 ist so konfiguriert, dass sie ein erstes Datensignal an die Pixelschaltung der ersten Pixeleinheit 101a liefert. Die zweite Datenleitung DT2 ist so konfiguriert, dass sie ein zweites Datensignal an die Pixelschaltung der zweiten Pixeleinheit 101b liefert. Die dritte Datenleitung DT3 ist so konfiguriert, dass sie ein drittes Datensignal an die Pixelschaltung der dritten Pixeleinheit 101c liefert. Die vierte Datenleitung DT4 ist so konfiguriert, dass sie ein viertes Datensignal an die Pixelschaltung der vierten Pixeleinheit 101 d liefert.
  • Unter Bezugnahme auf die 15 überlappt beispielsweise die orthografische Projektion des Blockers BK auf dem Basissubstrat sich teilweise mit der orthografischen Projektion der vierten Datenleitung DT4 auf dem Basissubstrat.
  • Unter Bezugnahme auf die 6, 9, 11 und 15 weist der in der ersten Pixeleinheit 101a und der zweiten Pixeleinheit 101b angeordnete Blocker BK beispielsweise eine erste Kante E1 auf, die sich mit der vierten Datenleitung DT4 überlappt, und ein eingeschlossener Winkel θ1 zwischen der ersten Kante E1 und der vierten Datenleitung DT4 ist größer als Null und kleiner als 90°. Mit anderen Worten, der eingeschlossene Winkel θ1 zwischen der ersten Kante E1 und der Erstreckungsrichtung der vierten Datenleitung DT4 ist größer als Null und kleiner als 90°. Die Erstreckungsrichtung der vierten Datenleitung DT4 ist die zweite Richtung Y Mit anderen Worten, die erste Kante E1 ist in Bezug auf die vierte Datenleitung DT4 geneigt. Diese Anordnung trägt dazu bei, die Überlappungsfläche zwischen der vierten Datenleitung DT4 und dem Blocker BK zu reduzieren, die parasitäre Kapazität zu verringern und eine Beeinträchtigung der Datenschreibgeschwindigkeit der vierten Pixeleinheit zu vermeiden.
  • Unter Bezugnahme auf die 6, 9, 11 und 15 weist der in der ersten Pixeleinheit 101a und der zweiten Pixeleinheit 101b angeordnete Blocker BK beispielsweise eine zweite Kante E2 auf, die sich mit der dritten Datenleitung DT3 überlappt, und ein eingeschlossener Winkel θ2 zwischen der zweiten Kante E2 und der dritten Datenleitung DT3 ist größer als Null und kleiner als 90°. Oder der eingeschlossene Winkel θ2 zwischen der zweiten Kante E2 und der Erstreckungsrichtung der dritten Datenleitung DT3 ist größer als Null und kleiner als 90°. Die Erstreckungsrichtung der dritten Datenleitung DT3 ist die zweite Richtung Y Mit anderen Worten, die zweite Kante E2 ist in Bezug auf die dritte Datenleitung DT3 geneigt. Diese Anordnung trägt dazu bei, die Überlappungsfläche zwischen der dritten Datenleitung DT3 und dem Blocker BK zu reduzieren, die parasitäre Kapazität zu verringern und eine Beeinträchtigung der Datenschreibgeschwindigkeit der dritten Pixeleinheit zu vermeiden.
  • Mit Bezug auf die 14, 16A und 21 bilden die erste Pixeleinheit 101a, die zweite Pixeleinheit 101b, die dritte Pixeleinheit 101c und die vierte Pixeleinheit 101d eine Wiederholungseinheit RP. Eine Vielzahl von Wiederholungseinheiten RP kann ein Array bilden. Die Wiederholungseinheit RP ist die kleinste Wiederholungseinheit des Anzeige-Arrays.
  • In 21 sind in der gleichen Pixeleinheit der erste Rücksetztransistor T6 und der zweite Rücksetztransistor T7 mit der gleichen Rücksetzsteuersignalleitung RT verbunden und werden gleichzeitig mit dem gleichen Rücksetzsteuersignal eingegeben, aber die Ausführungsformen der vorliegenden Offenbarung sind darauf nicht beschränkt.
  • In anderen Ausführungsformen, wie in 1 dargestellt, können in derselben Pixeleinheit der erste Rücksetztransistor T6 und der zweite Rücksetztransistor T7 mit der ersten Rücksetzsteuersignalleitung bzw. der zweiten Rücksetzsteuersignalleitung verbunden sein, und die erste Rücksetzsteuersignalleitung und die zweite Rücksetzsteuersignalleitung sind voneinander isoliert, um jeweils mit Signalen eingegeben zu werden. In diesem Fall werden die Signale dem ersten Rücksetztransistor T6 und dem zweiten Rücksetztransistor T7 zu unterschiedlichen Zeiten zugeführt. Wie oben beschrieben, wird der erste Rücksetztransistor T6 in der ersten Rücksetzphase t1 mit dem Rücksetzsteuersignal RESET und der zweite Rücksetztransistor T7 in der Datenschreib-, Schwellenwertkompensations- und der zweiten Rücksetzphase t2 mit dem Abtastsignal SCAN angesteuert. Die Gate-Leitung GT dieser Stufe ist z.B. mit der Rücksetzsteuersignalleitung der nächsten Stufe verbunden. Zum Beispiel können die Gate-Leitung GT und die zweite Rücksetzsteuersignalleitung RT2 elektrisch verbunden und gleichzeitig mit demselben Signal beaufschlagt werden.
  • Wie in 17 dargestellt, ist beispielsweise die zweite Elektrode T62 des ersten Rücksetztransistors T6 mit der Gate-Elektrode T10 des Treibertransistors T1 über eine Verbindungsleitung CL verbunden. Wie oben beschrieben, ist die zweite Elektrode T62 des ersten Rücksetztransistors T6 einstückig mit der zweiten Elektrode T32 des Schwellenwertkompensationstransistors T3 ausgebildet, so dass die zweite Elektrode T32 des Schwellenwertkompensationstransistors T3 mit der Gate-Elektrode T10 des Treibertransistors T1 verbunden ist.
  • Wie beispielsweise in 17 dargestellt, überlappt sich die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS zumindest teilweise mit der orthografischen Projektion der zweiten Elektrode T62 des ersten Rücksetztransistors T6 auf dem Basissubstrat BS. Da die zweite Elektrode T62 des ersten Rücksetztransistors T6 einstückig mit der zweiten Elektrode T32 des Schwellenwertkompensationstransistors T3 ausgebildet ist, überlappt die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS sich zumindest teilweise mit der orthografischen Projektion der zweiten Elektrode T32 des Schwellenwertkompensationstransistors T3 auf dem Basissubstrat BS.
  • Wie beispielsweise in 17 dargestellt, überlappt sich die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS nicht mit der orthografischen Projektion des Blockers BK auf dem Basissubstrat BS, so dass die obere Endposition des Abschirmabschnitts CEs in der zweiten Richtung Y definiert ist.
  • Beispielsweise mit Bezug auf die 9 und 17 sind die erste Initialisierungssignalleitung INT1 und die zweite Initialisierungssignalleitung INT2 auf gegenüberliegenden Seiten der Gate-Elektrode T10 des Treibertransistors T1 angeordnet, und die orthographische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS überlappt sich teilweise mit der orthographischen Projektion der zweiten Initialisierungssignalleitung INT2 auf dem Basissubstrat BS.
  • Ferner überlappt beispielsweise die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS sich teilweise mit der orthografischen Projektion des zweiten leitenden Verbindungsabschnitts CP2 der nächsten Zeile von Pixeleinheiten auf dem Basissubstrat BS, so dass ein Kondensator zwischen dem zweiten leitenden Verbindungsabschnitt CP2 und dem Abschirmabschnitt CEs gebildet wird, der als Stabilisierungskondensator wirkt, um den Leckstrom des ersten Rücksetztransistors T6 zu reduzieren.
  • Beispielsweise, bezogen auf 15 und 17, überlappen sich die orthografische Projektion des Abschirmabschnitts CEs und der ersten Initialisierungssignalleitung INT1 auf dem Basissubstrat BS nicht.
  • Zum Beispiel sind, bezogen auf 15, die erste Rücksetzsteuersignalleitung RT1 und die zweite Rücksetzsteuersignalleitung RT2 jeweils auf gegenüberliegenden Seiten der Gate-Elektrode T10 des Treibertransistors T1 angeordnet, und bezogen auf 17 überlappen sich die orthografische Projektion der zweiten Rücksetzsteuersignalleitung RT2 auf dem Basissubstrat BS und die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS nicht miteinander. Dadurch wird die untere Endposition des Abschirmabschnitts CEs in der zweiten Richtung Y definiert.
  • Beispielsweise, bezogen auf 15 und 17, überlappen sich die orthografische Projektion der ersten Rücksetzsteuersignalleitung RT1 auf dem Basissubstrat BS und die orthografische Projektion des Abschirmabschnitts CEs auf dem Basissubstrat BS nicht.
  • In 15 erstreckt sich beispielsweise die erste Rücksetzsteuersignalleitung entlang der ersten Richtung X, und die zweite Rücksetzsteuersignalleitung erstreckt sich entlang der ersten Richtung X.
  • In 14 ist jede Verbindungselektrode CEf mit einem lichtemittierenden Element verbunden, d.h. jede Verbindungselektrode CEf entspricht einer Pixeleinheit 101. In 16A ist jeder Abschirmabschnitt CEs mit einem lichtemittierenden Element verbunden, d. h. jeder Abschirmabschnitt CEs entspricht einer Pixeleinheit 101.
  • In 5 überlappt sich beispielsweise die orthographische Projektion der ersten Gate-Elektrode T601 und der zweiten Gate-Elektrode T602 des ersten Rücksetztransistors T6 auf dem Basissubstrat BS mit der orthographischen Projektion des ersten Kanals T631 bzw. des zweiten Kanals T632 des ersten Rücksetztransistors T6 auf dem Basissubstrat BS.
  • Wie in den 11 und 13 dargestellt, ist beispielsweise die erste Stromversorgungsleitung VDD1 mit der zweiten Elektrode Cb des Speicherkondensators Cst über die Stromversorgungsverbindungsleitung VDD0 verbunden.
  • In der herkömmlichen Technologie ist der Schwellenwertkompensationstransistor T3 ein Doppel-Gate-Transistor, und der Zwischenknoten (der erste leitende Verbindungsabschnitt CP1) des Schwellenwertkompensationstransistors T3 wird durch den Sprung des Abtastsignals gestört, und die Spannung steigt in dem Moment, in dem das Abtastsignal ausgeschaltet wird, so dass die Leckage zur Gate-Elektrode des Treibertransistors T1 verstärkt wird, was zu einem Flimmerproblem (Flicker) führen kann.
  • Beispielsweise, bezogen auf 13 und 15, um die Leckage des Schwellenwertkompensationstransistors T3 zu reduzieren, überlappt die orthografische Projektion des Blockers BK auf dem Basissubstrat BS sich zumindest teilweise mit der orthografischen Projektion der ersten leitenden Verbindungsabschnitt CP1 auf dem Basissubstrat BS. Zwischen dem Blocker BK und dem ersten leitenden Verbindungsabschnitt CP1 wird eine Stabilisierungskapazität gebildet. Eine Erhöhung der parasitären Kapazität zwischen dem Zwischenknoten des Schwellenwertkompensationstransistors T3 und dem ersten Spannungssignal ELVDD kann die Störung reduzieren und das Leckage-Problem verbessern.
  • Die Pixelschaltung wird auf dem Basissubstrat ausgebildet, um das in 15 oder 17 gezeigte Anzeigefeld zu bilden, und das lichtemittierende Element wird auf der Basis des in 15 oder 17 gezeigten Anzeigefeldes ausgebildet, um ein anzeigefähiges Anzeigefeld zu erhalten, so dass die Pixelschaltung näher am Basissubstrat liegt als das lichtemittierende Element. Wie in 20 dargestellt, befindet sich die Pixelschaltung 10 näher am Basissubstrat BS als das lichtemittierende Element 20.
  • 18 ist zum Beispiel eine Schnittansicht entlang der Linie AB in 17. 19 zeigt die erste Elektrode 201 des lichtemittierenden Elements 20. 18 ist eine Schnittdarstellung einem Anzeigefeld, die in einer Ausführungsform der vorliegenden Offenbarung vorgesehen ist. Die Filmschicht auf der ersten Elektrode 201 des lichtemittierenden Elements ist in 19 weggelassen. Die Schichten oberhalb der ersten Elektrode 201 des lichtemittierenden Elements 20 können sich auf die Querschnittsansicht beziehen. Natürlich sind die Anordnungsposition und die Form der ersten Elektrode 201 des lichtemittierenden Elements nicht auf die in 19 gezeigten beschränkt, und der Fachmann kann die Anordnungsposition und die Form der ersten Elektrode 201 des lichtemittierenden Elements nach Bedarf anpassen.
  • Bezugnehmend auf 18 und 20 befindet sich eine Pufferschicht BL auf einem Substrat BS, eine Isolationsschicht BR befindet sich auf der Pufferschicht BL, und ein Kanalbereich, eine Source-Elektrode und eine Drain-Elektrode eines Transistors befinden sich auf der Isolationsschicht BR. Auf dem Kanalbereich, der Source-Elektrode und der Drain-Elektrode des Transistors ist eine erste Gate-Isolierschicht GI1 ausgebildet, auf der ersten Gate-Isolierschicht GI1 befindet sich eine erste leitende Musterschicht LY1, und auf der ersten leitenden Musterschicht LY1 befindet sich eine zweite Gate-Isolierschicht GI2; eine zweite leitende Musterschicht LY2 befindet sich auf der zweiten Gate-Isolierschicht GI2, eine Zwischenschicht-Isolierschicht ILD befindet sich auf der zweiten leitenden Musterschicht LY2, eine dritte leitende Musterschicht LY3 befindet sich auf der Zwischenschicht-Isolierschicht ILD, eine Passivierungsschicht PVX befindet sich auf der ersten leitenden Musterschicht LY, eine erste Planarisierungsschicht PLN1 befindet sich auf der Passivierungsschicht PVX, und eine vierte leitende Musterschicht LY4 befindet sich auf der ersten Planarisierungsschicht PLN1.
  • Mit Bezug auf 20 befindet sich die zweite Planarisierungsschicht PLN2 auf der vierten leitenden Musterschicht LY4, die erste Elektrode 201 des lichtemittierenden Elements 20 befindet sich auf der zweiten Planarisierungsschicht PLN2, und eine Pixeldefinitionsschicht PDL und ein Abstandshalter PS befinden sich auf der zweiten Planarisierungsschicht PLN2. Die Pixeldefinitionsschicht PDL weist eine Öffnung OPN auf, die so konfiguriert ist, dass sie die lichtemittierende Fläche (Lichtaustrittsbereich, effektive lichtemittierende Fläche) der Pixeleinheit definiert. Der Abstandshalter PS ist so konfiguriert, dass er bei der Bildung der lichtemittierenden Funktionsschicht 203 eine feine Metallmaske trägt.
  • Zum Beispiel ist die Öffnung OPN der lichtemittierende Bereich der Pixeleinheit. Die lichtemittierende Funktionsschicht 203 befindet sich auf der ersten Elektrode 201 des lichtemittierenden Elements 20, und die zweite Elektrode 202 des lichtemittierenden Elements 20 befindet sich auf der lichtemittierenden Funktionsschicht 203, und eine Verkapselungsschicht CPS befindet sich auf dem lichtemittierenden Element 20. Die Verkapselungsschicht CPS umfasst eine erste Verkapselungsschicht CPS1, eine zweite Verkapselungsschicht CPS2 und eine dritte Verkapselungsschicht CPS3. Die erste Verkapselungsschicht CPS1 und die dritte Verkapselungsschicht CPS3 sind beispielsweise Schichten aus anorganischem Material, und die zweite Verkapselungsschicht CPS2 ist eine Schicht aus organischem Material. Beispielsweise ist die erste Elektrode 201 die Anode des lichtemittierenden Elements 20, und die zweite Elektrode 202 ist die Kathode des lichtemittierenden Elements 20, aber Ausführungsformen der vorliegenden Offenbarung sind darauf nicht beschränkt.
  • Wie in den 19 und 20 dargestellt, ist die erste Elektrode 201 des lichtemittierenden Elements 20 mit dem Abschirmabschnitt CEs (Verbindungselektrode CEf) über ein Durchgangsloch H9 verbunden, das die zweite Planarisierungsschicht PLN2 durchdringt.
  • Das lichtemittierende Element 20 umfasst zum Beispiel eine organische lichtemittierende Diode. Die lichtemittierende Funktionsschicht 203 befindet sich zwischen der zweiten Elektrode 202 und der ersten Elektrode 201. Die zweite Elektrode 202 befindet sich auf einer vom Basissubstrat BS abgewandten Seite der ersten Elektrode 201, und die lichtemittierende Funktionsschicht 203 umfasst mindestens eine lichtemittierende Schicht und kann auch mindestens eine von einer Lochtransportschicht, einer Lochinjektionsschicht, einer Elektronentransportschicht und einer Elektroneninjektionsschicht umfassen.
  • Wie in 6 und 18 dargestellt, weist die zweite Elektrode Cb des Speicherkondensators eine Öffnung OPN1 auf, und die Einstellung der Öffnung OPN1 erleichtert die Verbindung zwischen der Verbindungselektrode CEb und der Gate-Elektrode T10 des Treibertransistors T1.
  • Zum Beispiel sind die Transistoren in der Pixelschaltung der Ausführungsform der vorliegenden Offenbarung alle Dünnfilmtransistoren. Zum Beispiel sind die erste leitende Musterschicht LY1, die zweite leitende Musterschicht LY2, die dritte leitende Musterschicht LY3 und die vierte leitende Musterschicht LY4 alle aus Metallmaterialien hergestellt. Die erste leitende Musterschicht LY1 und die zweite leitende Musterschicht LY2 bestehen beispielsweise aus Metallmaterialien wie Nickel und Aluminium, sind aber nicht darauf beschränkt. Die dritte leitende Musterschicht LY3 und die vierte leitende Musterschicht LY4 werden beispielsweise aus Materialien wie Titan und Aluminium gebildet, sind aber nicht darauf beschränkt. Die dritte leitende Musterschicht LY3 und die vierte leitende Musterschicht LY4 haben beispielsweise eine Struktur, die aus drei Unterschichten aus Ti/AL/Ti besteht, sind aber nicht darauf beschränkt. Das Basissubstrat kann zum Beispiel ein Glassubstrat oder ein Polyimidsubstrat sein, ist aber nicht darauf beschränkt und kann nach Bedarf ausgewählt werden. Die erste Gate-Isolierschicht GI1, die zweite Gate-Isolierschicht GI2, die Zwischenschicht-Isolierschicht ILD, die Passivierungsschicht PVX, die erste Planarisierungsschicht PLN1, die zweite Planarisierungsschicht PLN2, die Pixeldefinitionsschicht PDL und der Abstandshalter PS bestehen beispielsweise alle aus isolierenden Materialien. Die Materialien der ersten Elektrode 201 und der zweiten Elektrode 202 des lichtemittierenden Elements können nach Bedarf ausgewählt werden. In einigen Ausführungsformen kann die erste Elektrode 201 aus mindestens einem von transparentem leitendem Metalloxid oder Silber bestehen, ist aber nicht darauf beschränkt. Das transparente leitende Metalloxid umfasst beispielsweise Indiumzinnoxid (ITO), ist aber nicht darauf beschränkt. Die erste Elektrode 201 kann beispielsweise eine Struktur aufweisen, bei der ITO-Ag-ITO in drei Unterschichten übereinander angeordnet ist. In einigen Ausführungsformen kann die zweite Elektrode 202 aus einem Metall mit niedriger Austrittsarbeit bestehen, und es kann mindestens eines von Magnesium und Silber verwendet werden, ist aber nicht darauf beschränkt.
  • In dem Anzeigefeld, die durch die Ausführungsform der vorliegenden Offenbarung bereitgestellt wird, kann der Blocker BK mit der in 6 gezeigten Struktur nicht bereitgestellt werden, und natürlich kann der in 16A gezeigte Abschirmabschnitt CEs nicht bereitgestellt werden. In einigen Ausführungsformen ist beispielsweise kein Blocker BK vorgesehen, oder es werden Blocker mit anderen Formen oder Strukturen vorgesehen. Beispielsweise ist in einigen Ausführungsformen der Abschirmabschnitt CEs nicht vorgesehen, sondern die Verbindungselektrode CEf, wie in 14 dargestellt.
  • Das Anzeigefeld, die durch die Ausführungsform der vorliegenden Offenbarung bereitgestellt wird, kann entsprechend der Struktur dem Anzeigefeld hergestellt werden. Ein mögliches Herstellungsverfahren ist unten aufgeführt. Es sollte beachtet werden, dass das Herstellungsverfahren dem Anzeigefeld durch die Ausführungsform der vorliegenden Offenbarung vorgesehen ist nicht auf die folgenden Methoden beschränkt.
  • Das Herstellungsverfahren wird unter Bezugnahme auf die vorherigen Zeichnungen beschrieben. Das Herstellungsverfahren dem Anzeigefeld durch die Ausführungsform der Offenbarung vorgesehen umfasst die folgenden Schritte.
    • S1, Ausbilden einer Pufferschicht BL auf einem Basissubstrat.
    • S2, Ausbilden einer Isolationsschicht BR auf der Pufferschicht BL.
    • S3, Ausbilden eines Halbleitermusters SCP auf der Isolationsschicht BR.
    • S4, Bilden einer ersten Gate-Isolierschicht GI1 auf dem Halbleitermuster SCP.
    • S5, Ausbilden eines ersten leitenden Dünnfilms auf der ersten Gate-Isolierschicht GI1, und Strukturieren des ersten leitenden Dünnfilms, um eine erste leitende Musterschicht LY1 zu bilden.
    • S6, Dotieren des Halbleitermusters SCP mit der ersten leitenden Musterschicht LY1 als Maske, um eine aktive Schicht ACT, eine Source-Elektrode und eine Drain-Elektrode des Transistors zu bilden.
    • S7, Bilden einer zweiten Gate-Isolierschicht GI2.
    • S8, Bilden eines zweiten leitenden Dünnfilms auf der zweiten Gate-Isolierschicht GI2 und Strukturieren des zweiten leitenden Dünnfilms, um eine zweite leitende Musterschicht LY2 zu bilden.
    • S9, Ausbilden einer Zwischenschicht-Isolierschicht ILD auf der zweiten leitenden Musterschicht LY2.
    • S10, Bilden von Durchgangslöchern in mindestens einer der ersten Gate-Isolierschicht GI1, der zweiten Gate-Isolierschicht GI2 und der Zwischenschicht-Isolierschicht ILD (siehe 8).
    • S 11, Bilden eines dritten leitenden Dünnfilms auf der Zwischenschicht-Isolierschicht ILD und Strukturieren des dritten leitenden Dünnfilms, um eine dritte leitende Musterschicht LY3 zu bilden. Komponenten in der dritten leitenden Musterschicht LY3 sind jeweils mit Komponenten in der zweiten leitenden Musterschicht LY2 und der Source-Elektrode und Drain-Elektrode des Transistors über Durchgangslöcher verbunden.
    • S12, Bildung einer Passivierungsschicht PVX und einer ersten Planarisierungsschicht PLN1.
    • S 13, Bilden von Durchgangslöchern in der Passivierungsschicht PVX und der ersten Planarisierungsschicht PLN1 (siehe 12).
    • S 14, Ausbilden eines vierten leitenden Dünnfilms auf der ersten Planarisierungsschicht PLN1 und Strukturieren des vierten leitenden Dünnfilms, um eine vierte leitende Musterschicht LY4 zu bilden. Komponenten in der vierten leitenden Musterschicht LY4 können mit Komponenten in der dritten leitenden Musterschicht LY3 über Durchgangslöcher in der Passivierungsschicht PVX und der ersten Planarisierungsschicht PLN1 verbunden werden.
    • S 15, Ausbilden einer ersten Elektrode 201 eines lichtemittierenden Elements 20 auf der vierten leitenden Musterschicht LY4.
    • S 16, Bilden einer Pixeldefinitionsschicht PDL und eines Abstandshalters PS.
    • S 17, Bilden einer lichtemittierenden Funktionsschicht 203 des lichtemittierenden Elements 20.
    • S 18, Bilden einer zweiten Elektrode 202 des lichtemittierenden Elements 20.
    • S19, Ausbilden einer Verkapselungsschicht CPS.
  • Mindestens eine Ausführungsform der vorliegenden Offenbarung stellt auch eine Anzeigevorrichtung bereit, die eines der oben genannten Anzeigefelder umfasst. Beispielsweise umfasst die Anzeigevorrichtung OLEDs oder Produkte, die mit hohen Rahmenraten betrieben werden, einschließlich OLEDs. Die Anzeigevorrichtung umfasst zum Beispiel alle Produkte oder Komponenten mit Anzeigefunktionen wie Fernsehgeräte, Digitalkameras, Mobiltelefone, Uhren, Tablet-Computer, Notebooks, Navigationsgeräte usw.
  • Die obige Beschreibung nimmt die Pixelschaltung von 7T1C als Beispiel, und die Ausführungsformen der vorliegenden Offenbarung umfassen diese, sind aber nicht darauf beschränkt. Es sollte beachtet werden, dass die Ausführungsform der vorliegenden Offenbarung die Anzahl der Dünnfilmtransistoren und die Anzahl der Kondensatoren in der Pixelschaltung nicht begrenzt. In anderen Ausführungsformen kann die Pixelschaltung des Anzeigefeldes beispielsweise auch eine Struktur mit einer anderen Anzahl von Transistoren sein, wie z. B. eine 7T2C-Struktur, eine 6T1C-Struktur, eine 6T2C-Struktur oder eine 9T2C-Struktur, was durch die Ausführungsformen der vorliegenden Offenbarung nicht eingeschränkt wird.
  • In einer Ausführungsform der vorliegenden Offenbarung können Elemente, die sich in derselben Schicht befinden, durch dieselbe Filmschicht und denselben Strukturierungsprozess gebildet werden. Beispielsweise können sich die auf derselben Schicht befindlichen Komponenten auf der vom Basissubstrat abgewandten Oberfläche desselben Bauteils befinden.
  • Es sollte beachtet werden, dass die Dicken von Schichten oder Bereichen in den Zeichnungen zur Beschreibung von Ausführungsformen der vorliegenden Offenbarung aus Gründen der Klarheit übertrieben sind. Es versteht sich, dass, wenn ein Element wie eine Schicht, ein Film, ein Bereich oder ein Substrat als „auf“ oder „unter“ einem anderen Element liegend beschrieben wird, das Element „direkt“ auf oder „unter“ einem anderen Element liegen kann, oder dass es Zwischenelemente geben kann.
  • In einer Ausführungsform der vorliegenden Offenbarung kann der Strukturierungs- oder Musterungsprozess nur einen Fotolithografieprozess oder einen Fotolithografieprozess und einen Ätzschritt umfassen, oder er kann Druck-, Tintenstrahl- und andere Prozesse zur Bildung eines vorbestimmten Musters umfassen. Der Fotolithografieprozess bezieht sich auf einen Prozess, der Filmbildung, Belichtung und Entwicklung umfasst und bei dem Photoresist, Maskenplatte und Belichtungsmaschine verwendet werden, um ein Muster zu erzeugen. Das entsprechende Strukturierungsverfahren kann je nach der in den Ausführungsformen der vorliegenden Offenbarung gebildeten Struktur ausgewählt werden.
  • Falls es keine Konflikte gibt, können Merkmale in einer Ausführungsform oder in verschiedenen Ausführungsformen der vorliegenden Offenbarung kombiniert werden.
  • Die vorstehenden Ausführungen sind nur die spezifischen Ausführungsformen der Offenbarung, aber der Schutzbereich der Offenbarung ist nicht darauf beschränkt. Alle Änderungen oder Substitutionen, die von Fachleuten innerhalb des in der Offenbarung offengelegten technischen Umfangs leicht erdacht werden können, sollten durch den Schutzbereich der Offenbarung abgedeckt sein. Daher sollte der Schutzumfang der vorliegenden Offenbarung auf dem Schutzumfang der Ansprüche beruhen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • CN 2020140199 [0001]

Claims (26)

  1. Anzeigefeld, umfassend: ein Basissubstrat; eine Pixeleinheit, die sich auf dem Basissubstrat befindet und eine Pixelschaltung und ein lichtemittierendes Element umfasst, wobei die Pixelschaltung so konfiguriert ist, dass sie das lichtemittierende Element antreibt, wobei die Pixelschaltung näher an dem Basissubstrat als das lichtemittierende Element liegt, wobei die Pixelschaltung einen Treibertransistor umfasst; eine Datenleitung, die so konfiguriert ist, dass sie ein Datensignal an die Pixelschaltung liefert; ein Verbindungselement, wobei das lichtemittierende Element durch das Verbindungselement mit der Pixelschaltung verbunden ist, wobei das Verbindungselement einen Abschirmabschnitt umfasst; und eine Verbindungsleitung, die mit einer Gate-Elektrode des Treibertransistors verbunden ist, wobei die Datenleitung zwei benachbarte Datenleitungen umfasst, wobei der Abschirmabschnitt zwischen den zwei benachbarten Datenleitungen angeordnet ist, eine orthographische Projektion der Verbindungsleitung auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion des Abschirmabschnitts auf dem Basissubstrat überlappt.
  2. Anzeigefeld nach Anspruch 1, wobei die orthografische Projektion des Abschirmabschnitts auf dem Basissubstrat größer als die orthografische Projektion der Verbindungsleitung auf dem Basissubstrat ist.
  3. Anzeigefeld nach Anspruch 1 oder 2, wobei sich eine orthographische Projektion der Gate-Elektrode des Treibertransistors auf dem Basissubstrat teilweise mit der orthographischen Projektion des Abschirmabschnitts auf dem Basissubstrat überlappt, wobei eine Fläche eines überlappenden Teils des Abschirmabschnitts und der Gate-Elektrode des Treibertransistors kleiner als eine Fläche der Gate-Elektrode des Treibertransistors ist.
  4. Anzeigefeld nach einem der Ansprüche 1 bis 3, wobei die zwei benachbarten Datenleitungen entlang einer ersten Richtung angeordnet sind und die Datenleitungen sich entlang einer zweiten Richtung erstrecken.
  5. Anzeigefeld nach Anspruch 4, wobei eine Größe der Gate-Elektrode des Treibertransistors in der ersten Richtung größer als eine Größe des Abschirmabschnitts in der ersten Richtung ist; eine Größe des Abschirmabschnitts in der zweiten Richtung größer als eine Größe der Gate-Elektrode des Treibertransistors in der zweiten Richtung ist.
  6. Anzeigefeld nach einem der Ansprüche 1 bis 5, wobei die Verbindungsleitung in Kontakt mit der Gate-Elektrode des Treibertransistors steht.
  7. Anzeigefeld nach einem der Ansprüche 1 bis 6, wobei die Datenleitung und der Abschirmabschnitt in derselben Schicht angeordnet sind und eine Erstreckungsrichtung des Abschirmabschnitts und eine Erstreckungsrichtung der Datenleitung gleich sind.
  8. Anzeigefeld nach einem der Ansprüche 1 bis 7, ferner umfassend eine erste leitende Struktur, wobei die Verbindungsleitung mit der ersten leitenden Struktur verbunden ist und die orthographische Projektion des Abschirmabschnitts auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion der ersten leitenden Struktur auf dem Basissubstrat überlappt.
  9. Anzeigefeld nach Anspruch 8, wobei die Pixelschaltung ferner einen ersten Rücksetztransistor umfasst, wobei eine zweite Elektrode des ersten Rücksetztransistors mit der Gate-Elektrode des Treibertransistors verbunden ist und die erste leitende Struktur als zweite Elektrode des ersten Rücksetztransistors gemultiplext ist.
  10. Anzeigefeld nach Anspruch 9, ferner umfassend eine erste Rücksetzsteuersignalleitung und eine erste Initialisierungssignalleitung, wobei eine Gate-Elektrode des ersten Rücksetztransistors mit der ersten Rücksetzsteuersignalleitung verbunden ist und eine erste Elektrode des ersten Rücksetztransistors mit der ersten Initialisierungssignalleitung verbunden ist.
  11. Anzeigefeld nach Anspruch 9 oder 10, wobei der erste Rücksetztransistor einen ersten Kanal und einen zweiten Kanal umfasst, der erste Kanal und der zweite Kanal des ersten Rücksetztransistors durch einen leitenden Verbindungsabschnitt verbunden sind, die orthographische Projektion des Abschirmabschnitts auf dem Basissubstrat sich teilweise mit einer orthographischen Projektion des leitenden Verbindungsabschnitts des ersten Rücksetztransistors auf dem Basissubstrat überlappt.
  12. Anzeigefeld nach Anspruch 10 oder 11, ferner umfassend eine zweite Initialisierungssignalleitung, wobei die erste Initialisierungssignalleitung und die zweite Initialisierungssignalleitung jeweils an zwei gegenüberliegenden Seiten der Gate-Elektrode des Treibertransistors angeordnet sind, wobei sich die orthographische Projektion des Abschirmabschnitts auf dem Basissubstrat teilweise mit einer orthographischen Projektion der zweiten Initialisierungssignalleitung auf dem Basissubstrat überlappt.
  13. Anzeigefeld nach einem der Ansprüche 1 bis 12, ferner umfassend eine erste Stromversorgungsleitung und einen Blocker, wobei die erste Stromversorgungsleitung so konfiguriert ist, dass sie eine erste Stromversorgungsspannung an die Pixelschaltung liefert, der Blocker elektrisch mit der ersten Stromversorgungsleitung verbunden ist, eine orthografische Projektion der ersten leitenden Struktur auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion des Blockers auf dem Basissubstrat überlappt.
  14. Anzeigefeld nach Anspruch 13, ferner umfassend eine zweite leitende Struktur, wobei die Datenleitung mit der zweiten leitenden Struktur verbunden ist und die orthografische Projektion des Blockers auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion der zweiten leitenden Struktur auf dem Basissubstrat überlappt.
  15. Anzeigefeld nach Anspruch 13 oder 14, ferner umfassend eine Gate-Leitung, wobei die Gate-Leitung und die Datenleitung einander kreuzen und voneinander isoliert sind, wobei die Gate-Leitung so konfiguriert ist, dass sie ein Abtastsignal an die Pixelschaltung liefert, die Pixelschaltung ferner einen Schwellenwertkompensationstransistor umfasst, wobei eine erste Elektrode des Schwellenwertkompensationstransistors mit einer zweiten Elektrode des Treibertransistors verbunden ist, eine zweite Elektrode des Schwellenwertkompensationstransistors mit der Gate-Elektrode des Treibertransistors verbunden ist; eine Gate-Elektrode des Schwellenwertkompensationstransistors mit der Gate-Leitung verbunden ist; die Gate-Elektrode des Treibertransistors über die Verbindungsleitung mit der zweiten Elektrode des Schwellenwertkompensationstransistors verbunden ist, der Schwellenwertkompensationstransistor einen ersten Kanal und einen zweiten Kanal umfasst, und der erste Kanal und der zweite Kanal durch einen leitenden Verbindungsabschnitt verbunden sind; eine orthographische Projektion des Blockers auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion des leitenden Verbindungsabschnitts des Schwellenwertkompensationstransistors auf dem Basissubstrat überlappt.
  16. Anzeigefeld nach Anspruch 15, wobei eine Fläche einer orthographischen Projektion eines sich mit der ersten leitenden Struktur überlappenden Teils des Blockers auf dem Basissubstrat größer als eine Fläche einer orthographischen Projektion eines sich mit dem leitenden Verbindungsabschnitt des Schwellenwertkompensationstransistors überlappenden Teils des Blockers auf dem Basissubstrat ist.
  17. Anzeigefeld nach einem der Ansprüche 13 bis 16, wobei sich das Material der ersten leitenden Struktur von dem Material der Verbindungsleitung unterscheidet.
  18. Anzeigefeld nach einem der Ansprüche 1 bis 17, wobei die Pixeleinheit zwei benachbarte Pixeleinheiten umfasst, die sich in derselben Spalte befinden, wobei die zwei benachbarten Datenleitungen jeweils mit den zwei benachbarten Pixeleinheiten verbunden sind.
  19. Anzeigefeld nach einem der Ansprüche 12 bis 17, ferner umfassend eine zweite Rücksetzsteuersignalleitung, wobei die Pixelschaltung ferner einen zweiten Rücksetztransistor umfasst, eine Gate-Elektrode des zweiten Rücksetztransistors mit der zweiten Rücksetzsteuersignalleitung verbunden ist, eine erste Elektrode des zweiten Rücksetztransistors mit der zweiten Initialisierungssignalleitung verbunden ist und eine zweite Elektrode des zweiten Rücksetztransistors mit einer ersten Elektrode des lichtemittierenden Elements verbunden ist.
  20. Anzeigefeld nach einem der Ansprüche 1 bis 19, wobei die Pixelschaltung ferner einen ersten Stromversorgungsanschluss und einen Speicherkondensator umfasst, eine erste Elektrode des Speicherkondensators mit der Gate-Elektrode des Treibertransistors verbunden ist, eine zweite Elektrode des Speicherkondensators mit dem ersten Stromversorgungsanschluss verbunden ist.
  21. Anzeigefeld nach Anspruch 20, wobei die Pixelschaltung ferner einen Datenschreibtransistor umfasst, eine Gate-Elektrode des Datenschreibtransistors mit der Gate-Leitung verbunden ist, eine erste Elektrode des Datenschreibtransistors mit der Datenleitung verbunden ist und eine zweite Elektrode des Datenschreibtransistors mit einer ersten Elektrode des Treibertransistors verbunden ist.
  22. Anzeigefeld nach Anspruch 20 oder 21, ferner umfassend eine Lichtemissionssteuersignalleitung, wobei die Pixelschaltung ferner einen ersten Lichtemissionssteuertransistor und einen zweiten Lichtemissionssteuertransistor umfasst, eine Gate-Elektrode des ersten Lichtemissionssteuertransistors mit der Lichtemissionssteuersignalleitung verbunden ist, eine erste Elektrode des ersten Lichtemissionssteuertransistors mit dem ersten Stromversorgungsanschluss verbunden ist, und eine zweite Elektrode des ersten Lichtemissionssteuertransistors mit der ersten Elektrode des Treibertransistors verbunden ist; eine Gate-Elektrode des zweiten Lichtemissionssteuertransistors mit der Lichtemissionssteuersignalleitung verbunden ist, eine erste Elektrode des zweiten Lichtemissionssteuertransistors mit der zweiten Elektrode des Treibertransistors verbunden ist, und eine zweite Elektrode des zweiten Lichtemissionssteuertransistors mit der ersten Elektrode des lichtemittierenden Elements verbunden ist.
  23. Anzeigefeld nach Anspruch 22, wobei die Datenleitung einen ersten Abschnitt und einen zweiten Abschnitt aufweist, ein Abstand zwischen den ersten Abschnitten der zwei benachbarten Datenleitungen größer als ein Abstand zwischen den zweiten Abschnitten der zwei benachbarten Datenleitungen ist, und der Abschirmabschnitt zwischen den zweiten Abschnitten der zwei benachbarten Datenleitungen angeordnet ist.
  24. Anzeigefeld nach Anspruch 23, wobei die zweiten Abschnitte der zwei benachbarten Datenleitungen jeweils nahe dem ersten Lichtemissionssteuertransistor und dem zweiten Lichtemissionssteuertransistor liegen und der Speicherkondensator zwischen den ersten Abschnitten der zwei benachbarten Datenleitungen angeordnet ist.
  25. Anzeigefeld nach einem der Ansprüche 1 bis 24, wobei das Verbindungselement ferner eine Verbindungselektrode umfasst, die Verbindungselektrode mit der Pixelschaltung verbunden ist und das lichtemittierende Element mit der Verbindungselektrode über den Abschirmabschnitt verbunden ist.
  26. Anzeigevorrichtung, umfassend das Anzeigefeld nach einem der Ansprüche 1 bis 25.
DE112021003014.0T 2020-12-28 2021-01-19 Anzeigefeld und Anzeigevorrichtung Pending DE112021003014T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNPCT/CN2020/140199 2020-12-28
PCT/CN2020/140199 WO2022140923A1 (zh) 2020-12-28 2020-12-28 显示面板和显示装置
PCT/CN2021/072695 WO2022141680A1 (zh) 2020-12-28 2021-01-19 显示面板和显示装置

Publications (1)

Publication Number Publication Date
DE112021003014T5 true DE112021003014T5 (de) 2023-03-23

Family

ID=82258901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021003014.0T Pending DE112021003014T5 (de) 2020-12-28 2021-01-19 Anzeigefeld und Anzeigevorrichtung

Country Status (5)

Country Link
US (5) US11997898B2 (de)
CN (3) CN115023751B (de)
DE (1) DE112021003014T5 (de)
GB (1) GB2611227A (de)
WO (3) WO2022140923A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022140923A1 (zh) 2020-12-28 2022-07-07 京东方科技集团股份有限公司 显示面板和显示装置
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法
WO2024168468A1 (zh) * 2023-02-13 2024-08-22 京东方科技集团股份有限公司 显示基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020140199A (ja) 2019-12-23 2020-09-03 ブラザー工業株式会社 画像形成装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7617322B2 (en) 2006-09-29 2009-11-10 Microsoft Corporation Secure peer-to-peer cache sharing
JP5399008B2 (ja) 2008-06-06 2014-01-29 株式会社ジャパンディスプレイ 画像表示装置
US8405086B1 (en) * 2011-11-04 2013-03-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure of display panel and method for manufacturing the same
JP5929136B2 (ja) 2011-12-05 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP6131662B2 (ja) 2013-03-22 2017-05-24 セイコーエプソン株式会社 表示装置及び電子機器
KR102119572B1 (ko) 2013-11-29 2020-06-05 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101563265B1 (ko) 2014-05-08 2015-10-27 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
CN104062823B (zh) * 2014-06-06 2017-01-25 厦门天马微电子有限公司 一种阵列基板及显示装置
KR102422108B1 (ko) 2015-01-20 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102317720B1 (ko) * 2015-04-29 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102391421B1 (ko) 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
CN105741804B (zh) 2016-04-08 2018-12-21 京东方科技集团股份有限公司 驱动基板及其驱动方法、液晶显示器
KR102464900B1 (ko) 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
KR102486413B1 (ko) * 2016-06-15 2023-01-10 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN106449651B (zh) 2016-09-12 2019-05-21 厦门天马微电子有限公司 像素结构及显示装置
KR102326386B1 (ko) 2017-05-11 2021-11-15 삼성디스플레이 주식회사 표시 장치
KR102386906B1 (ko) 2017-05-11 2022-04-18 삼성디스플레이 주식회사 표시 장치
CN106952940B (zh) 2017-05-26 2020-04-17 上海天马有机发光显示技术有限公司 一种有机发光显示面板和有机发光显示装置
KR102358573B1 (ko) 2017-09-15 2022-02-04 삼성디스플레이 주식회사 표시장치
DE112018005383T5 (de) 2017-09-22 2020-06-18 Sony Corporation Anzeigeelement, anzeigevorrichtung und elektronische vorrichtung
TWI671568B (zh) 2018-03-02 2019-09-11 友達光電股份有限公司 顯示面板
CN109065590B (zh) * 2018-08-09 2020-12-04 京东方科技集团股份有限公司 有机发光显示基板及其制作方法、有机发光显示装置
CN109103231B (zh) 2018-08-27 2021-08-24 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
KR102676642B1 (ko) 2018-09-28 2024-06-21 삼성디스플레이 주식회사 표시 장치
CN208753327U (zh) * 2018-11-08 2019-04-16 京东方科技集团股份有限公司 显示基板和显示装置
KR102698949B1 (ko) 2018-11-28 2024-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102713256B1 (ko) * 2018-12-07 2024-10-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109698225B (zh) 2019-02-21 2020-12-08 合肥京东方卓印科技有限公司 一种显示面板及显示装置
CN110335564A (zh) 2019-06-29 2019-10-15 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板及显示装置
KR20210013460A (ko) 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
KR102679419B1 (ko) * 2019-10-23 2024-07-02 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210070462A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시장치
CN110992880B (zh) 2019-12-19 2021-04-27 武汉天马微电子有限公司 一种显示面板及显示装置
CN111048041B (zh) 2020-01-02 2021-05-11 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
CN210667751U (zh) 2020-01-08 2020-06-02 京东方科技集团股份有限公司 显示基板和显示装置
KR20210110464A (ko) * 2020-02-28 2021-09-08 삼성디스플레이 주식회사 표시 장치
KR20210115084A (ko) * 2020-03-11 2021-09-27 삼성디스플레이 주식회사 표시 장치
CN111508977B (zh) 2020-05-09 2024-05-17 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111681549B (zh) * 2020-06-16 2022-03-18 昆山国显光电有限公司 阵列基板和显示面板
CN112071268B (zh) * 2020-08-12 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN111951729B (zh) 2020-08-17 2023-06-09 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN112071882B (zh) * 2020-09-16 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN112017593A (zh) 2020-09-28 2020-12-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
WO2022140923A1 (zh) * 2020-12-28 2022-07-07 京东方科技集团股份有限公司 显示面板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020140199A (ja) 2019-12-23 2020-09-03 ブラザー工業株式会社 画像形成装置

Also Published As

Publication number Publication date
GB202218710D0 (en) 2023-01-25
WO2022140923A1 (zh) 2022-07-07
US20240206256A1 (en) 2024-06-20
US11925082B2 (en) 2024-03-05
CN115023751A (zh) 2022-09-06
CN115244700A (zh) 2022-10-25
US20230178017A1 (en) 2023-06-08
CN115244606A (zh) 2022-10-25
WO2022141680A1 (zh) 2022-07-07
US20240276815A1 (en) 2024-08-15
CN115023751B (zh) 2023-12-05
US20230154401A1 (en) 2023-05-18
US11997898B2 (en) 2024-05-28
US20230157098A1 (en) 2023-05-18
WO2022141681A1 (zh) 2022-07-07
US11864439B2 (en) 2024-01-02
GB2611227A (en) 2023-03-29

Similar Documents

Publication Publication Date Title
DE112021003014T5 (de) Anzeigefeld und Anzeigevorrichtung
DE102012107977B4 (de) Organische licht-emittierende anzeigevorrichtung
DE102005020939B4 (de) Organisches Elektrolumineszenz-Bauteil und Herstellverfahren für dieses
DE112017002103B4 (de) Displayvorrichtung und elektronikbauelement
DE102012024538B4 (de) Organische Lichtemitteranzeigevorrichtungen und Verfahren zur Herstellung derselben
DE102017128454A1 (de) Transistor-Substrat und dasselbe aufweisendes organisches lichtemittierendes Anzeigepanel und organische lichtemittierende Anzeigevorrichtung
DE102019120507A1 (de) Lichtemittierende anzeigevorrichtung
DE112017003050T5 (de) Anzeigeeinrichtung und elektronische Einrichtung
DE102016125867A1 (de) Anzeigevorrichtung
DE112020005545T5 (de) Anzeigesubstrat und Herstellungsverfahren dafür, Anzeigevorrichtung
DE112021002400T5 (de) Arraysubstrate, Anzeigefelder und Anzeigevorrichtungen davon
DE112018006888T5 (de) Anzeigevorrichtung und elektronische maschine
DE102006060734B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102017130535A1 (de) Organische lichtemittierende Anzeigevorrichtung
DE102021128989A1 (de) Organische lichtemittierende anzeigevorrichtung
DE102022132775A1 (de) Pixeltreiberschaltung, anzeigetafel, und anzeigevorrichtung
DE102019134179A1 (de) Anzeigevorrichtung
DE112017004482T5 (de) Displayeinrichtung und Elektronikeinrichtung
DE112017003811B4 (de) Displayeinrichtung
DE112021001804T5 (de) Anzeigesubstrat, herstellungsverfahren dafür und anzeigevorrichtung
DE102004040966B4 (de) Anzeigevorrichtung, die mit einer Dekodierschaltung zur Graustufendarstellung versehen ist
DE102021122709A1 (de) Anzeigetafel, anzeigevorrichtung, die die tafel enthält, und verfahverfahren zum herstellen der tafel
DE102022133444A1 (de) Pixeltreiberschaltung, anzeigefeld und anzeigevorrichtung
DE102022130909A1 (de) Lichtemittierende anzeigevorrichtung
DE102021006449A1 (de) Dünnfilmtransistor, Verfahren zum Herstellen des Dünnfilmtransistors und Displayvorrichtung, die den Dünnfilmtransistor aufweist

Legal Events

Date Code Title Description
R012 Request for examination validly filed