DE102019120507A1 - Lichtemittierende anzeigevorrichtung - Google Patents

Lichtemittierende anzeigevorrichtung Download PDF

Info

Publication number
DE102019120507A1
DE102019120507A1 DE102019120507.7A DE102019120507A DE102019120507A1 DE 102019120507 A1 DE102019120507 A1 DE 102019120507A1 DE 102019120507 A DE102019120507 A DE 102019120507A DE 102019120507 A1 DE102019120507 A1 DE 102019120507A1
Authority
DE
Germany
Prior art keywords
circuit
layer
pixel
transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019120507.7A
Other languages
English (en)
Inventor
Sul Lee
Dongwook Choi
Minki Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102019120507A1 publication Critical patent/DE102019120507A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Eine lichtemittierende Anzeigevorrichtung wird offenbart. Die lichtemittierende Anzeigevorrichtung weist auf: ein Substrat (10); und eine Vielzahl von Pixeln (P), die in einem Pixelgebiet auf dem Substrat (10) angeordnet sind. Jedes der Vielzahl von Pixeln (P) weist auf: eine erste Schaltkreisschicht (110), die einen ersten Pixelschaltkreis (PC1) aufweist, der einen Treibertransistor aufweist (Tdr); eine zweite Schaltkreisschicht (150), die die erste Schaltkreisschicht (110) überlappt, wobei die zweite Schaltkreisschicht (150) einen zweiten Pixelschaltkreis (PC2) aufweist, der einen Datenzuführtransistor (Tds) aufweist, der eingerichtet ist, dem ersten Pixelschaltkreis (PC1) ein Datensignal zuzuführen; eine Schaltkreisisolationsschicht (130) zwischen der ersten Schaltkreisschicht (110) und der zweiten Schaltkreisschicht (150); und eine Leuchtdiodenschicht (170), die eine Leuchtdiode (ED) aufweist, die mit dem ersten Pixelschaltkreis (PC1) elektrisch verbunden ist.

Description

  • Diese Anmeldung beansprucht die Priorität und den Vorteil der koreanischen Patenanmeldung Nr. 10-2018-0089489 , eingereicht am 31. Juli 2018.
  • HINTERGRUND
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine lichtemittierende Anzeigevorrichtung.
  • Beschreibung der verwandten Technik
  • Eine lichtemittierende Anzeigevorrichtung zeigt ein Bild unter Verwendung einer selbstleuchtenden Diode an. Als solche hat die lichtemittierende Anzeigevorrichtung eine hohe Reaktionsgeschwindigkeit, niedrigen Stromverbrauch und geringe Probleme mit Sichtwinkeln. Lichtemittierende Anzeigevorrichtungen stehen im Mittelpunkt des Interesses als Anzeigevorrichtungen der nächsten Generation. Eine übliche lichtemittierende Anzeigevorrichtung weist einen Pixelschaltkreis auf, der für jedes Pixel ausgebildet ist. Der Pixelschaltkreis emittiert Licht einer Leuchtdiode durch Steuern der Menge eines Stroms, der zu und von einer Treiberenergiequelle zur Leuchtdiode fließt, unter Verwendung des Schaltens eines Treiberdünnfilmtransistors entsprechend einer Datenspannung. Der Pixelschaltkreis zeigt dadurch ein vorgegebenes Bild an.
  • In einer lichtemittierenden Anzeigevorrichtung kann ein Strom, der zu einer Leuchtdiode jedes Pixels fließt, variieren aufgrund einer Schwankung der Schwellenspannung eines Treibertransistors bedingt durch Ursachen wie beispielsweise einer Prozessschwankung. Daher kann der Pixelschaltkreis der üblichen lichtemittierenden Anzeigevorrichtung keine gleichförmige Bildqualität realisieren bei einem von dem Treibertransistor ausgegebenen Datenstrom. Der Datenstrom kann von Pixel zu Pixel variieren, einschließlich dann, wenn die Datenspannung dieselbe ist.
  • In letzter Zeit gibt es einen Trend, eine lichtemittierende Anzeigevorrichtung in einem mobilen elektronischen Gerät, einer Virtuelles-Bild-Anzeigevorrichtung oder einer Head-Mounted-Display-Vorrichtung zu implementieren. Die Auflösung solcher Anzeigevorrichtungen hat nach und nach zugenommen. Mit zunehmender Auflösung der lichtemittierenden Anzeigevorrichtung nimmt die Pixelgröße nach und nach ab, und es kann schwierig werden, einen Pixelschaltkreis, der einen internen Kompensationsschaltkreis enthält, in einem Pixel zu bilden oder anzuordnen. Aus diesem Grund kann es schwierig sein, eine lichtemittierende Anzeigevorrichtung mit hoher Auflösung zu realisieren.
  • KURZFASSUNG
  • Dementsprechend ist die vorliegende Erfindung auf eine lichtemittierende Anzeigevorrichtung gerichtet, die eines oder mehrere der Probleme, die durch Beschränkungen und Nachteile der verwandten Technik bedingt sind, im Wesentlichen überwindet.
  • Zusätzliche Merkmale und Vorteile der vorliegenden Erfindung werden in der nachfolgenden Beschreibung dargelegt und werden zum Teil aus der Beschreibung ersichtlich oder können durch Ausführen der vorliegenden Erfindung in Erfahrung gebracht werden. Die Ziele und anderen Vorteile der vorliegenden Erfindung werden realisiert und erreicht durch die Struktur, die besonders herausgestellt ist in der schriftlichen Beschreibung sowie den zugehörigen Ansprüchen und den beigefügten Zeichnungen.
  • Um diese und andere Aspekte der erfinderischen Konzepte, so wie verkörpert und breit beschrieben, zu erreichen, wird eine lichtemittierende Anzeigevorrichtung gemäß Anspruch 1 bereitgestellt. Weitere Ausführungsformen sind in den abhängigen Ansprüchen beschrieben. In einigen beispielhaften Ausführungsformen weist die lichtemittierende Anzeigevorrichtung auf: ein Substrat; und eine Vielzahl von Pixeln, die in einem Pixelgebiet auf dem Substrat angeordnet sind, wobei jedes der Vielzahl von Pixeln aufweist: eine erste Schaltkreisschicht, aufweisend einen ersten Pixelschaltkreis, der einen Treibertransistor aufweist; eine zweite Schaltkreisschicht, die die erste Schaltkreisschicht überlappt, wobei die zweite Schaltkreisschicht einen zweiten Pixelschaltkreis aufweist, der einen Datenzuführtransistor aufweist, der eingerichtet ist, dem ersten Pixelschaltkreis ein Datensignal zuzuführen; eine Schaltkreisisolationsschicht zwischen der ersten Schaltkreisschicht und der zweiten Schaltkreisschicht; und eine Leuchtdiodenschicht, die eine Leuchtdiode, die mit dem ersten Pixelschaltkreis elektrisch verbunden ist, aufweist.
  • In einigen beispielhaften Ausführungsformen ist die erste Schaltkreisschicht zwischen dem Substrat und der Schaltkreisisolationsschicht. In einigen beispielhaften Ausführungsformen weist die zweite Schaltkreisschicht ferner eine Vielzahl von Schaltkreisverbindern auf, die eingerichtet sind, den zweiten Pixelschaltkreis mit dem ersten Pixelschaltkreis durch die Schaltkreisisolationsschicht elektrisch zu verbinden. In einigen beispielhaften Ausführungsformen ist der erste Pixelschaltkreis eingerichtet, einen zu einer Gate-Source-Spannung des Treibertransistors korrespondierenden Datenstrom an die Leuchtdiode zuzuführen basierend auf dem Datensignal, das von dem zweiten Pixelschaltkreis zugeführt wird. In einigen beispielhaften Ausführungsformen weist der Treibertransistor eine mit einem ersten Knoten verbundene erste Source-Drain-Elektrode, eine mit einem zweiten Knoten verbundene zweite Source-Drain-Elektrode und eine mit einem dritten Knoten verbundene Gateelektrode auf.
  • In einigen beispielhaften Ausführungsformen weist der erste Pixelschaltkreis auf: einen ersten Lichtemissionssteuertransistor, der eingerichtet ist, basierend auf einem Lichtemissionssteuersignal einzuschalten, wobei der erste Lichtemissionssteuertransistor eingerichtet ist, dem ersten Knoten eine Pixeltreiberspannung zuzuführen; einen zweiten Lichtemissionssteuertransistor, der eingerichtet ist, basierend auf dem Lichtemissionssteuersignal einzuschalten, und dadurch einen Strompfad zwischen dem zweiten Knoten und einem vierten Knoten bildet; und einen Speicherkondensator, der eine zu der Gateelektrode des Treibertransistors korrespondierende erste Kondensatorelektrode und eine zweite Kondensatorelektrode, die die erste Kondensatorelektrode überlappt, aufweist, wobei die zweite Kondensatorelektrode eingerichtet ist, dass ihr die Pixeltreiberspannung zugeführt wird, wobei die Leuchtdiode mit dem vierten Knoten elektrisch verbunden ist.
  • In einigen beispielhaften Ausführungsformen weist die erste Schaltkreisschicht auf: eine Lichtemissionssteuerleitung, die eingerichtet ist, dem ersten Pixelschaltkreis das Lichtemissionssteuersignal zuzuführen; eine Pixeltreiberenergieleitung, die eingerichtet ist, dem ersten Pixelschaltkreis die Pixeltreiberspannung zuzuführen; ein erstes Leitungskontaktloch, das die Pixeltreiberenergieleitung mit einer ersten Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors elektrisch verbindet; und ein zweites Leitungskontaktloch, das die Pixeltreiberenergieleitung mit der zweiten Kondensatorelektrode elektrisch verbindet.
  • In einigen beispielhaften Ausführungsformen weist der zweite Pixelschaltkreis ferner auf: den Datenzuführtransistor, der eingerichtet ist, basierend auf einem Scansteuersignal einzuschalten, und dadurch dem ersten Knoten das Datensignal zuführt; einen Abtasttransistor, der eingerichtet ist, basierend auf dem Scansteuersignal einzuschalten, und dadurch den zweiten Knoten mit dem dritten Knoten elektrisch verbindet; einen ersten Initialisierungstransistor, der eingerichtet ist, basierend auf einem Initialisierungssteuersignal einzuschalten, und dadurch dem dritten Knoten eine Initialisierungsspannung zuführt; und einen zweiten Initialisierungstransistor, der eingerichtet ist, basierend auf dem Initialisierungssteuersignal einzuschalten, und dadurch dem vierten Knoten die Initialisierungsspannung zuführt.
  • In einigen beispielhaften Ausführungsformen weist der Abtasttransistor einen ersten und einen zweiten Abtasttransistor auf, die in Reihe geschaltet sind zwischen dem zweiten Knoten und dem dritten Knoten. In einigen beispielhaften Ausführungsformen weist die zweite Schaltkreisschicht ferner auf: eine Datenleitung, die eingerichtet ist, dem zweiten Pixelschaltkreis das Datensignal zuzuführen; eine Scansteuerleitung, die eingerichtet ist, dem zweiten Pixelschaltkreis das Scansteuersignal zuzuführen; eine Initialisierungssteuerleitung, die eingerichtet ist, dem zweiten Pixelschaltkreis das Initialisierungssteuersignal zuzuführen; eine Initialisierungsspannungsleitung, die eingerichtet ist, dem zweiten Pixelschaltkreis die Initialisierungsspannung zuzuführen; ein drittes Leitungskontaktloch, das die Datenleitung mit einer ersten Source-Drain-Elektrode des Datenzuführtransistors elektrisch verbindet; und ein viertes Leitungskontaktloch, das die Initialisierungsspannungsleitung mit einer ersten Source-Drain-Elektrode des ersten Initialisierungstransistors und einer ersten Source-Drain-Elektrode des zweiten Initialisierungstransistors elektrisch verbindet.
  • In einigen beispielhaften Ausführungsformen weist die erste Schaltkreisschicht ferner auf: eine erste Knotenverbindungsstruktur, die mit dem ersten Knoten elektrisch verbunden ist; eine zweite Knotenverbindungsstruktur, die mit dem zweiten Knoten elektrisch verbunden ist; eine dritte Knotenverbindungsstruktur, die mit der Gateelektrode des Treibertransistors elektrisch verbunden ist; und eine vierte Knotenverbindungsstruktur, die mit dem vierten Knoten elektrisch verbunden ist, wobei jede der ersten bis vierten Verbindungsstruktur mit dem zweiten Pixelschaltkreis elektrisch verbunden ist.
  • In einigen beispielhaften Ausführungsformen weist die zweite Schaltkreisschicht ferner auf: einen ersten, zweiten, dritten und vierten Schaltkreisverbinder, die entsprechend mit jeder der ersten bis vierten Knotenverbindungsstruktur elektrisch verbunden sind; den Datenzuführtransistor, der eingerichtet ist, basierend auf einem Scansteuersignal, das einer Scansteuerleitung zugeführt wird, einzuschalten, und dadurch das Datensignal, das von einer Datenleitung zugeführt wird, dem ersten Schaltkreisverbinder zuführt; einen Abtasttransistor, der eingerichtet ist, basierend auf dem Scansteuersignal einzuschalten, und dadurch den zweiten Schaltkreisverbinder mit dem dritten Schaltkreisverbinder elektrisch verbindet; einen ersten Initialisierungstransistor, der eingerichtet ist, basierend auf einem Initialisierungssteuersignal, das einer Initialisierungssteuerleitung zugeführt wird, einzuschalten, und dadurch eine Initialisierungsspannung, die von einer Initialisierungsspannungsleitung zugeführt wird, dem dritten Schaltkreisverbinder zuführt; und einen zweiten Initialisierungstransistor, der eingerichtet ist, basierend auf dem Initialisierungssteuersignal einzuschalten, und dadurch die Initialisierungsspannung dem vierten Schaltkreisverbinder zuführt.
  • In einigen beispielhaften Ausführungsformen sind die Initialisierungssteuerleitung und die Scansteuerleitung parallel zueinander, und der erste bis vierte Schaltkreisverbinder sind zwischen der Initialisierungssteuerleitung und der Scansteuerleitung. In einigen beispielhaften Ausführungsformen weist die lichtemittierende Anzeigevorrichtung ferner auf: eine Planarisierungsschicht, die die zweite Schaltkreisschicht bedeckt; und eine Verkapselungsschicht, die die Leuchtdiodenschicht bedeckt, wobei die Leuchtdiode aufweist: eine Pixeltreiberelektrode, die mit dem ersten Pixelschaltkreis elektrisch verbunden ist; eine Lichtemissionsschicht auf der Pixeltreiberelektrode; und eine Kathodenelektrode (oder eine Gemeinsame-Elektrode-Schicht), die mit der Lichtemissionsschicht elektrisch verbunden ist.
  • In der Anzeigevorrichtung gemäß der vorliegenden Erfindung kann, da der Pixelschaltkreis eines Pixels in einer zweilagigen Struktur abgeschieden sein kann, der Pixelschaltkreis, selbst wenn die Größe des Pixels bedingt durch hohe Auflösung reduziert ist, ausreichend in dem Pixel angeordnet sein, wodurch eine hohe Auflösung realisiert werden kann.
  • Es ist zu verstehen, dass sowohl die vorangegangene Beschreibung als auch die nachfolgende ausführliche Beschreibung beispielhaft und erläuternd sind und dazu gedacht sind, eine weitere Erläuterung der vorliegenden Erfindung, so wie beansprucht, bereitzustellen.
  • Figurenliste
  • Die beigefügten Zeichnungen, die enthalten sind, um ein weiteres Verständnis der vorliegenden Erfindung bereitzustellen, und die in dieser Anmeldung enthalten sind und einen Teil derselben bilden, veranschaulichen beispielhafte Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der vorliegenden Erfindung zu erklären. In den Zeichnungen gilt:
    • 1 stellt eine lichtemittierende Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform dar.
    • 2 stellt ein Pixel gemäß einer beispielhaften Ausführungsform dar.
    • 3 ist eine Querschnittsansicht, die eine Schichtstruktur des in 2 gezeigten Pixels darstellt.
    • 4 stellt eine Schaltkreiskonfiguration pro in 3 gezeigter Schicht dar.
    • 5 stellt ein Layout einer in 4 gezeigten ersten Schaltkreisschicht dar.
    • 6 ist eine Querschnittsansicht entlang der in 5 gezeigten Linie I-I'.
    • 7 ist eine Querschnittsansicht entlang der in 5 gezeigten Linie II-II'.
    • 8 stellt ein Layout einer in 4 gezeigten zweiten Schaltkreisschicht dar.
    • 9 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie III-III'.
    • 10 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie IV-IV'.
    • 11 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie V-V'.
    • 12 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie VI-VI'.
    • 13 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie VII-VII'.
    • 14 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie VIII-VIII'.
    • 15 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie VX-VX'.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Vorteile und Merkmale der vorliegenden Erfindung, sowie Implementierungsmethoden derselben, werden durch nachfolgende beispielhafte Ausführungsformen erläutert, die unter Bezugnahme auf die begleitenden Zeichnungen beschrieben sind. Die vorliegende Erfindung kann jedoch in anderen Formen verkörpert werden und sollte nicht so ausgelegt werden, als dass sie auf die hier dargelegten beispielhaften Ausführungsformen beschränkt ist. Vielmehr werden diese beispielhaften Ausführungsformen bereitgestellt, so dass diese Offenbarung gründlich und vollständig ist und den Bereich der vorliegenden Erfindung denjenigen, die mit der Technik vertraut sind, vollständig vermittelt. Desweiteren wird die vorliegende Erfindung durch den Bereich der Ansprüche definiert.
  • Es wird nun ausführlich Bezug genommen auf Ausführungsformen der vorliegenden Erfindung, von denen Beispiele in den begleitenden Zeichnungen dargestellt sein können. In der folgenden Beschreibung kann eine ausführliche Beschreibung von Funktionen oder Konfigurationen, die im Zusammenhang mit diesem Dokument stehen und die denjenigen, die mit der Technik vertraut sind, wohlbekannt sind, weggelassen sein. Die Abfolge von beschriebenen Prozessierungsschritten und/oder Vorgängen ist ein Beispiel. Die Reihenfolge von Schritten und/oder Vorgängen ist nicht auf diejenige beschränkt, die hier dargelegt ist, und kann geändert werden, wie in der Technik bekannt ist oder für diejenigen, die mit der Technik vertraut sind, offensichtlich ist, mit der Ausnahme von Schritten und/oder Vorgängen, die notwendigerweise in einer bestimmten Reihenfolge erfolgen. Namen der jeweiligen Elemente, die in den folgenden Erläuterungen verwendet werden, sind nur der Einfachheit des Verfassens der Beschreibung halber ausgewählt worden und können sich daher von denen, die in tatsächlichen Produkten verwendet werden, unterscheiden.
  • Vorteile und Merkmale der vorliegenden Erfindung, sowie Implementierungsmethoden derselben, werden durch nachfolgende beispielhafte Ausführungsformen erläutert, die unter Bezugnahme auf die begleitenden Zeichnungen beschrieben sind. Die vorliegende Erfindung kann jedoch in anderen Formen verkörpert werden und sollte nicht so ausgelegt werden, als dass sie auf die hier dargelegten beispielhaften Ausführungsformen beschränkt ist. Vielmehr werden diese beispielhaften Ausführungsformen bereitgestellt, so dass diese Offenbarung ausreichend gründlich und vollständig ist, um denjenigen, die mit der Technik vertraut sind, dabei zu helfen, den Bereich der vorliegenden Erfindung vollständig zu verstehen. Desweiteren wird die vorliegende Erfindung nur durch den Bereich der Ansprüche definiert.
  • Die Form, die Größe, das Verhältnis, der Winkel und die Anzahl, die in den Zeichnungen offenbart sind zum Beschreiben von Ausführungsformen der vorliegenden Erfindung, sind lediglich ein Beispiel. Die vorliegende Erfindung ist daher nicht auf die dargestellten Details beschränkt. Sofern nicht anders beschrieben bezeichnen gleiche Bezugszeichen durchgängig die gleichen Elemente. In der folgenden Beschreibung kann, wenn festgestellt wurde, dass die ausführliche Beschreibung einer bekannten Funktion oder Konfiguration einen wichtigen Punkt der vorliegenden Erfindung unnötig verschleiert, die ausführliche Beschreibung einer solchen bekannten Funktion oder Konfiguration weggelassen sein. Für den Fall, dass die Ausdrücke „aufweisen“, „haben“ und „enthalten“ in der vorliegenden Beschreibung zur Beschreibung verwendet werden, kann ein weiteres Teil hinzugefügt sein, es sei denn, ein stärker einschränkender Ausdruck wie beispielsweise „nur“ wird verwendet. Ausdrücke in Singularform können Pluralformen umfassen, sofern nicht das Gegenteil erwähnt ist.
  • Bei der Auslegung eines Elements wird das Element so ausgelegt, dass es einen Fehler- oder Toleranzbereich enthält, selbst im Falle keiner expliziten Erwähnung eines solchen Fehler- oder Toleranzbereichs. Bei der Beschreibung einer Positionsbeziehung, wenn ein Positionsverhältnis zwischen zwei Teilen zum Beispiel beschrieben wird als „auf“, „über“, „unter“ oder „neben“, können ein oder mehrere Teile zwischen den beiden Teilen angeordnet sein, es sei denn, ein mehr einschränkender Ausdruck wie beispielsweise „genau“ oder „direkt“ wird verwendet. Bei der Beschreibung einer zeitlichen Beziehung, wenn die zeitliche Reihenfolge beschrieben wird als beispielsweise „nach“, „anschließend“, „nächste/s/r“ oder „bevor“, kann der nicht-kontinuierliche Fall umfasst sein, es sei denn, ein mehr einschränkender Ausdruck wie beispielsweise „genau“, „unmittelbar“ oder „direkt“ wird verwendet. Es ist zu verstehen, dass, obwohl Ausdrücke wie „erste/r/s“, „zweite/r/s“, etc., hierin verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Ausdrücke beschränkt sein sollten, da sie nicht verwendet werden, um eine bestimmte Reihenfolge zu definieren. Diese Ausdrücke werden nur dazu verwendet, um ein Element von einem anderen zu unterscheiden. Zum Beispiel könnte ein erstes Element als ein zweites Element bezeichnet werden, und, in gleicher Weise, könnte ein zweites Element als ein erstes Element bezeichnet werden, ohne vom Bereich der vorliegenden Erfindung abzuweichen.
  • Bei der Beschreibung von Elementen der vorliegenden Erfindung können Ausdrücke wie „erste/r/s“, „zweite/r/s“, „A“, „B“, „(a)“ und „(b)“ verwendet werden. Diese Ausdrücke dienen lediglich dazu, ein Element von einem anderen Element zu unterscheiden, und die Essenz, Sequenz, Reihenfolge oder Anzahl eines entsprechenden Elements sollte nicht durch die Ausdrücke beschränkt sein. Ferner, wenn ein Element oder eine Schicht beschrieben wird als „verbunden“, „gekoppelt“ oder „angebracht“ mit/an einem/r anderen Element oder Schicht, kann dieses Element bzw. Schicht nicht nur direkt verbunden bzw. angebracht sein mit/an dem/der anderen Element bzw. Schicht, sondern kann auch indirekt mit/an dem/der anderen Element bzw. Schicht verbunden bzw. angebracht sein, wobei ein/e oder mehrere dazwischenliegende Elemente oder Schichten zwischen den Elementen oder Schichten „angeordnet“ sind, es sei denn, es ist anders beschrieben. Der Ausdruck „mindestens ein“ sollte so verstanden werden, dass er jede beliebige und alle Zusammenstellungen von einem oder mehr der zugehörigen aufgelisteten Elemente umfasst. Zum Beispiel umfasst die Bedeutung von „mindestens eines von einem ersten Element, einem zweiten Element und einem dritten Element“ die Zusammenstellung von allen Elementen aufgestellt aus zwei oder mehr des ersten Elements, des zweiten Elements und des dritten Elements, ebenso wie das erste Element, das zweite Element oder das dritte Element.
  • Wenn bei der Beschreibung von Ausführungsformen eine Struktur beschrieben ist als „auf oder über“ oder „unter oder unterhalb“ einer anderen Struktur angeordnet, sollte diese Beschreibung so ausgelegt werden, dass sie einen Fall, bei dem die Strukturen einander berühren, als auch einen Fall, bei dem eine dritte Struktur dazwischen angeordnet ist, umfasst. Die Größe und Dicke jedes in den Zeichnungen gezeigten Elements sind lediglich der Einfachheit der Beschreibung halber gewählt, und Ausführungsformen der vorliegenden Erfindung sind nicht darauf beschränkt, sofern nicht anders angegeben. Merkmale von verschiedenen Ausführungsformen der Erfindung können teilweise oder vollständig miteinander gekoppelt oder kombiniert werden und können auf diverse Weise miteinander wechselwirken und technisch angesteuert werden, wie diejenigen, die mit der Technik vertraut sind, hinreichend verstehen können. Ausführungsformen der vorliegenden Erfindung können voneinander unabhängig ausgeführt werden oder können zusammen in einer voneinander abhängigen Beziehung ausgeführt werden. Im folgenden wird ausführlich Bezug genommen auf beispielhafte Ausführungsformen der Erfindung, welche in den begleitenden Zeichnungen dargestellt sind. Wo immer möglich, werden über die Zeichnungen hinweg dieselben Bezugszeichen verwendet, um dieselben oder gleiche Teile zu bezeichnen.
  • 1 stellt eine lichtemittierende Anzeigevorrichtung gemäß einer Ausführungsform dar. Wie in 1 dargestellt, weist die lichtemittierende Anzeigevorrichtung ein lichtemittierendes Anzeigepanel 100, einen Timing-Controller 300, einen Datentreiberschaltkreis 500 und einen Gatetreiberschaltkreis 700 auf. Das lichtemittierende Anzeigepanel 100 weist ein Substrat, ein auf dem Substrat definiertes Anzeigegebiet AA und ein Nichtanzeigegebiet IA, das das Anzeigegebiet AA umgibt, auf. Das Substrat kann ein Basissubstrat (oder Basisschicht) sein und kann ein Kunststoffmaterial oder ein Glasmaterial aufweisen. Das Substrat gemäß einer beispielhaften Ausführungsform kann eine zweidimensionale rechteckige Form, eine rechteckige Form, bei Ecken abgerundet sind mit einem bestimmten Krümmungsradius, oder eine nichtrechteckige Form mit mindestens sechs Seiten sein. Das Substrat mit einer nichtrechteckigen Form kann mindestens einen Vorsprung und/oder mindestens einen Einbuchtungsbereich aufweisen.
  • Gemäß einer beispielhaften Ausführungsform kann das Substrat ein opakes oder farbiges Polyimidmaterial aufweisen. Zum Beispiel kann das Substrat aus dem Polyimidmaterial ein Substrat sein, dass durch Härten eines Polyimidharzes erhalten wird, welches mit einer bestimmten Dicke auf eine vordere Fläche einer Trennschicht, die in einem relativ dicken Trägersubstrat bereitgestellt ist, beschichtet wurde. Das Trägerglassubstrat kann von dem Substrat abgelöst werden durch Abtrennen der Trennschicht unter Verwendung eines Lasertrennprozesses. Das Substrat gemäß der beispielhaften Ausführungsform kann ferner eine Rückplatte aufweisen, die mit einer rückseitigen Fläche des Substrats gekoppelt ist entsprechend einer Dickenrichtung Z. Die Rückplatte kann das Substrat in einem ebenen Zustand halten. Die Rückplatte gemäß einer beispielhaften Ausführungsform kann ein Kunststoffmaterial aufweisen, zum Beispiel Polyethylen-Terephthalat-Material. Die Rückplatte kann auf die rückseitige Fläche des von dem Trägerglassubstrat abgelösten Substrats laminiert werden.
  • Gemäß einer weiteren beispielhaften Ausführungsformen kann das Substrat ein flexibles Glassubstrat sein. Zum Beispiel kann das Substrat aus dem Glasmaterial ein dünnes Glassubstrat mit einer Dicke von 100 Mikrometern oder weniger sein. Alternativ kann das Substrat aus Glas ein Trägerglassubstrat sein, das mittels eines nach Abschluss des Herstellungsprozesses des lichtemittierenden Anzeigepanels 100 durchgeführten Substratätzprozesses geätzt wurde, so dass es eine Dicke von 100 Mikrometern oder weniger hat. Das Anzeigegebiet AA kann eine Vielzahl von Initialisierungssteuerleitungen ICL, eine Vielzahl von Scansteuerleitungen SCL, eine Vielzahl von Lichtemissionssteuerleitungen, eine Vielzahl von Datenleitungen DL, eine Vielzahl von Pixeltreiberenergieleitungen PL, eine Vielzahl von Initialisierungsspannungsleitungen IVL, eine Gemeinsame-Elektrode-Schicht und eine Vielzahl von Pixeln P aufweisen.
  • Jede der Vielzahl von Initialisierungssteuerleitungen ICL kann sich in Längsrichtung entlang einer ersten Richtung X erstrecken, und die jeweiligen Initialisierungssteuerleitungen ICL können entlang einer zweiten Richtung Y, die die erste Richtung X schneidet, durch einen Abstand voneinander getrennt sein. Die erste Richtung X kann parallel zu einer horizontalen Richtung des Substrats sein, und die zweite Richtung Y kann parallel zu einer vertikalen Richtung des Substrats sein. Jede der Vielzahl von Initialisierungssteuerleitungen ICL kann den Pixeln P ein von dem Gatetreiberschaltkreis 700 zugeführtes Initialisierungssteuersignal zuführen.
  • Jede der Vielzahl von Scansteuerleitungen SCL erstreckt sich longitudinal entlang der ersten Richtung X und liegt neben einer jeweiligen der Initialisierungssteuerleitungen ICL. Ein Ende von jeder der Vielzahl von Scansteuerleitungen SCL kann mit einer Seite ihrer benachbarten Initialisierungssteuerleitung ICL elektrisch verbunden sein. Zum Beispiel kann das Anzeigegebiet AA eine erste bis m+1-te Initialisierungssteuerleitung ICL und eine erste bis m-te Scansteuerleitung SCL aufweisen. Ein Ende der i-ten Scansteuerleitung SCL (i ist eine natürliche Zahl) kann mit einer Seite der i+1-ten Initialisierungssteuerleitung ICL elektrisch verbunden sein. Jede der Vielzahl von Scansteuerleitungen SCL führt den Pixeln P ein von dem Gatetreiberschaltkreis 700 zugeführtes Scansteuersignal zu.
  • Jede der Vielzahl von Lichtemissionssteuerleitungen ECL erstreckt sich longitudinal entlang der ersten Richtung X und ist parallel zu jeder der Initialisierungssteuerleitungen ICL. Jede der Vielzahl von Lichtemissionssteuerleitungen ECL kann den Pixeln P ein von dem Gatetreiberschaltkreis 700 zugeführtes Lichtemissionssteuersignal zuführen. Jede der Vielzahl von Datenleitungen DL kann sich longitudinal entlang der zweiten Richtung Y erstrecken, und die jeweiligen Datenleitungen DL können entlang der ersten Richtung X durch einen Abstand voneinander getrennt sein. Jede der Vielzahl von Datenleitungen DL kann den Pixeln P ein von dem Datenschaltkreis 500 zugeführtes Datensignal (oder Pixeldatenspannung) zuführen.
  • Jede der Vielzahl von Pixeltreiberenergieleitungen PL kann zu jeder der Datenleitungen DL parallel sein. Jede der Vielzahl von Pixeltreiberenergieleitungen PL kann den Pixeln P eine von einem Energieversorgungsschaltkreis zugeführte Pixeltreiberspannung zuführen. Jede der Vielzahl von Pixeltreiberenergieleitungen PL kann gemäß einer beispielhaften Ausführungsform pro zwei entlang der ersten Richtung X zueinander benachbarte Pixel angeordnet. Das heißt, eine Pixeltreiberenergieleitung PL kann von zwei Pixeln gemeinsam genutzt werden, die entlang der ersten Richtung X zueinander benachbart sind. Jede der Vielzahl von Initialisierungsspannungsleitungen IVL kann zu jeder der der Datenleitungen DL parallel sein. Jede der Vielzahl von Initialisierungsspannungsleitungen ICL kann den Pixeln P eine von dem Datentreiberschaltkreis 500 oder dem Energieversorgungsschaltkreis zugeführte Initialisierungsspannung zuführen.
  • Die Gemeinsame-Elektrode-Schicht kann in dem gesamten Anzeigegebiet AA sein. Die Gemeinsame-Elektrode-Schicht kann den Pixeln eine von dem Datenschaltkreis 500 oder dem Energieversorgungsschaltkreis zugeführte gemeinsame Energiequelle Vss zuführen. Das Anzeigegebiet AA kann mindesten eine gemeinsame Energieversorgungsleitung aufweisen, die mit der Gemeinsame-Elektrode-Schicht elektrisch verbunden ist. Jedes der Vielzahl von Pixeln P ist in einem Pixelgebiet, das in dem Anzeigebiet AA des Substrats definiert ist. Jedes der Vielzahl von Pixeln P kann mit der Initialisierungssteuerleitung ICL, der Scansteuerleitung SCL, der Lichtemissionssteuerleitung ECL, der Datenleitung DL, der Pixeltreiberenergieleitung PL, der Initialisierungsspannungsleitung IVL und der Gemeinsame-Elektrode-Schicht elektrisch verbunden sein, von denen jede das Pixelgebiet durchlaufen kann oder nahe dem Pixelgebiet sein kann. Um eine hohe Auflösung des lichtemittierenden Anzeigepanels 100 gemäß der vorliegenden Erfindung zu realisieren, können die Initialisierungssteuerleitung ICL, die Scansteuerleitung SCL und die Lichtemissionssteuerleitung ECL das Pixelgebiet durchlaufen. Außerdem können die Datenleitung DL, die Pixeltreiberenergieleitung PL und die Initialisierungsspannungsleitung ICL außerhalb des Pixelgebiets sein. Zwei Pixel, die entlang der ersten Richtung X zueinander benachbart sind, können bezogen auf die Pixeltreiberenergieleitung PL eine symmetrische Struktur haben.
  • Gemäß einer beispielhaften Ausführungsform können die Pixel P in dem Anzeigegebiet AA eine Streifenstruktur haben. Ein Einheitspixel kann ein rotes Pixel, ein grünes Pixel und ein blaues Pixel enthalten. Darüber hinaus kann ein Einheitspixel ferner ein weißes Pixel enthalten. Gemäß einer weiteren beispielhaften Ausführungsform können die Pixel P in dem Anzeigegebiet AA eine Pentilstruktur haben. Ein Einheitspixel kann mindestens ein rotes Pixel, mindestens zwei grüne Pixel und mindestens ein blaues Pixel enthalten, von denen jedes eine zweidimensionale polygonale Form haben kann. Zum Beispiel kann ein Einheitspixel mit einer Pentilstruktur so angeordnet sein, dass ein rotes Pixel, zwei grüne Pixel und ein blaues Pixel eine zweidimensionale oktogonale Form haben. Das blaue Pixel kann ein Öffnungsgebiet (oder Lichtemissionsgebiet) haben, das relativ gesehen das größte ist, und das grüne Pixel kann ein Öffnungsgebiet (oder Lichtemissionsgebiet) haben, das relativ gesehen das kleinste ist.
  • Jedes der Vielzahl von Pixeln P kann betrieben werden in der Reihenfolge aus einer Initialisierungsperiode, einer Abtastperiode und einer Lichtemissionsperiode, um Licht zu emittieren mit einer Luminanz, die dem der Datenleitung DL zugeführten Datensignal entspricht. Das Nichtanzeigegebiet IA kann entlang eines Randes des Substrats bereitgestellt sein, so dass es das Anzeigebiet AA umgibt. Eine Seite des Nichtanzeigegebiets IA kann einen Padteilbereich aufweisen. Der Padteilbereich kann auf einer Seite des Nichtanzeigegebiets AA sein und kann elektrisch verbunden sein mit Leitungen in dem Anzeigegebiet AA entlang der zweiten Richtung Y. Der Padteilbereich kann mit dem Datentreiberschaltkreis 500 elektrisch verbunden sein.
  • Der Timing-Controller 300 erzeugt Pixeldaten Pdata durch Ordnen von Eingabebilddaten Idata, so dass diese geeignet sind zum Ansteuern des lichtemittierenden Anzeigepanels 100, und erzeugt ein Datensteuersignal DCS basierend auf einem Timing-Synchronisierungssignals TSS, um die erzeugten Daten und das erzeugte Signal an den Datentreiberschaltkreis 500 zu liefern. Der Timing-Controller 300 erzeugt ein Gatesteuersignal GCS, das eine Vielzahl von Gateschiebetakten und ein Gatestartsignal enthält, basierend auf dem Timing-Synchronisierungssignal TSS und liefert die erzeugten Signale an den Gatetreiberschaltkreis 700. Das Gatesteuersignal GCS kann dem Gatetreiberschaltkreis 700 zugeführt werden, indem es durch den Padteilbereich läuft. Der Datentreiberschaltkreis 500 ist mit der Vielzahl von Datenleitungen DL verbunden, die in dem lichtemittierenden Anzeigepanel 100 bereitgestellt sind, durch Durchqueren des Padteilbereichs. Der Datentreiberschaltkreis 500 wandelt die Pixeldaten Pdata, die von dem Timing-Controller 300 bereitgestellt werden, in Analogtyp-Datensignale unter Verwendung des Datensteuersignals DCS und einer Vielzahl von Referenzgammaspannungen und führt die gewandelten Datensignale an die entsprechende Datenleitung DL.
  • Der Gatetreiberschaltkreis 700 kann ein Initialisierungssteuersignal, ein Scansteuersignal und ein Lichtemissionssteuersignal erzeugen. Diese Signale können zu der Initialisierungsperiode, der Abtastperiode bzw. der Lichtemissionsperiode von jedem der Vielzahl von Pixeln P korrespondieren, basierend auf dem Gatesteuersignal DCS, das von dem Timing-Controller 300 bereitgestellt wird, und kann die erzeugten Signale der Vielzahl von Pixeln P zuführen. Der Gatetreiberschaltkreis 700 gemäß einer beispielhaften Ausführungsform erzeugt Initialisierungssteuersignale, deren Phasen sequentiell um dieselbe Periode verschoben sind, und führt die erzeugten Signale sequentiell der Vielzahl von Initialisierungssteuerleitungen ICL zu. Der Gatetreiberschaltkreis 700 erzeugt auch Lichtemissionssteuersignale, deren Phasen sequentielle um dieselbe Periode verschoben sind, und führt die erzeugten Signale der Vielzahl von Lichtemissionssteuerleitungen ECL zu.
  • Das Initialisierungssteuersignal wird jeder der anderen Initialisierungssteuerleitungen zugeführt, mit der Ausnahme, dass die erste der Vielzahl von Initialisierungssteuerleitungen ICL als das Scansteuersignal verwendet wird, das jeder der Vielzahl von Scansteuerleitungen SCL zugeführt wird. Zum Beispiel kann das Scansteuersignal, das der ersten Scansteuerleitung zugeführt wird, als das Initialisierungssteuersignal verwendet werden, das der zweiten Initialisierungssteuerleitung zugeführt wird. Das Initialisierungssteuersignal kann ausgedrückt werden als ein vorhergehendes (oder (i-1)-tes) Scansteuersignal, und das Scansteuersignal kann ausgedrückt werden als ein aktuelles (oder i-tes) Scansteuersignal. Daher kann, da der Gatetreiberschaltkreis 700 zum Zuführen des Scansteuersignals an jede der Vielzahl von Scansteuerleitungen SCL keinen separaten Schaltkreis benötigt, die Schaltkreiskonfiguration vereinfacht werden.
  • Der Gatetreiberschaltkreis 700 gemäß einer beispielhaften Ausführungsform kann in dem Nichtanzeigegebiet an einer linken Seite und/oder einer rechten Seite des Substrats zusammen mit einem Herstellungsprozess eines Dünnfilmtransistors des Pixels P ausgebildet werden. Als ein Beispiel kann der Gatetreiberschaltkreis 700 in dem Nichtanzeigegebiet an der linken Seite des Substrats ausgebildet sein und kann das Initialisierungssteuersignal und das Lichtemissionssteuersignal einem Ende von jeder der Initialisierungssteuerleitung ICL und der Lichtemissionssteuerleitung ECL zuführen gemäß einem Einfachzuführverfahren. Als ein anderes Beispiel kann der Gatetreiberschaltkreis 700 in dem Nichtanzeigegebiet an der linken Seite und der rechten Seite des Substrats ausgebildet sein. In diesem Beispiel kann der Gatetreiberschaltkreis 700 das Initialisierungssteuersignal und das Lichtemissionssteuersignal beiden Enden von jeder der Initialisierungssteuerleitung ICL und der Lichtemissionssteuerleitung ECL zuführen gemäß einem Zweifachzuführverfahren.
  • 2 stellt ein Pixel gemäß einer beispielhaften Ausführungsform dar. 3 ist eine Querschnittsansicht, die eine Schichtstruktur des in 2 gezeigten Pixels darstellt. 4 stellt eine Schaltkreiskonfiguration pro in 3 gezeigter Schicht dar. Wie in 2 bis 4 dargestellt, kann das Pixel P gemäß einer beispielhaften Ausführungsform eine erste Schaltkreisschicht 110 mit einem ersten Pixelschaltkreis PC1, der einen Treibertransistor Tdr aufweist, und eine zweite Schaltkreisschicht 150 mit einem zweiten Pixelschaltkreis PC2, die die erste Schaltkreisschicht 110 überlappt und einen Datenzuführtransistor Tds zum Zuführen eines Datensignals an den ersten Pixelschaltkreis PC1 aufweist, aufweisen. Das Pixel P kann ferner eine Schaltkreisisolationsschicht 130 zwischen der ersten Schaltkreisschicht 110 und der zweiten Schaltkreisschicht 150 aufweisen, und eine Leuchtdiodenschicht 170 mit einer Leuchtdiode ED, die mit dem ersten Pixelschaltkreis PC1 elektrisch verbunden ist. Die erste Schaltkreisschicht 110 kann auf einer oberen Fläche (oder Oberfläche) des Substrats 10 sein. Das heißt, die erste Schaltkreisschicht 110 kann zwischen dem Substrat 10 und der Schaltkreisisolationsschicht 130 sein.
  • Die erste Schaltkreisschicht 110 gemäß einer beispielhaften Ausführungsform kann einen ersten Pixelschaltkreis PC1, eine Lichtemissionssteuerleitung ECL zum Zuführen eines Lichtemissionssteuersignals an den ersten Pixelschaltkreis PC1 und eine Pixeltreiberenergieleitung PL zum Zuführen einer Pixeltreiberspannung an den ersten Pixelschaltkreis PC1 aufweisen. Die Lichtemissionssteuerleitung ECL ist in einem ersten Gebiet des Pixels P, so dass sie parallel zu der ersten Richtung X ist. Das erste Gebiet des Pixels P kann basierend auf der zweiten Richtung Y als ein oberes Gebiet des Pixels definiert werden. Die Pixeltreiberenergieleitung PL ist an einer Seitenecke des Pixels P, so dass sie parallel zu der zweiten Richtung Y ist. Die eine Seitenecke des Pixels P kann basierend auf der ersten Richtung X als ein linkes Eckgebiet des Pixels definiert werden.
  • Der erste Pixelschaltkreis PC1 führt der Leuchtdiode ED einen zu einer Gate-Source-Spannung des Treibertransistors Tdr korrespondierenden Datenstrom zu, basierend auf dem von dem zweiten Pixelschaltkreis PC2 zugeführten Datensignal. Der erste Pixelschaltkreis PC1 (oder die erste Schaltkreisschicht 110) gemäß einer beispielhaften Ausführungsform kann einen Treibertransistor Tdr, einen ersten Lichtemissionssteuertransistor Tec1, einen zweiten Lichtemissionssteuertransistor Tec2 und einen Speicherkondensator Cst aufweisen.
  • Der Treibertransistor Tdr gibt den zu der Gate-Source-Spannung korrespondierenden Datenstrom aus basierend auf dem von dem zweiten Pixelschaltkreis PC2 zugeführten Datensignal. Der Treibertransistor Tdr gemäß einer beispielhaften Ausführungsform kann eine mit einem dritten Knoten N3 verbundene Gateelektrode, eine mit einem ersten Knoten N1 verbundene erste Source-Drain-Elektrode und eine mit einem zweiten Knoten N2 verbundene zweite Source-Drain-Elektrode aufweisen. Zum Beispiel kann in dem Treibertransistor Tdr die erste Source-Drain-Elektrode eine Source-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Drain-Elektrode sein. Der Treibertransistor Tdr kann basierend auf der Gate-Source-Spannung einschalten, um einen Strompfad zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 zu bilden, und gibt den zu der Gate-Source-Spannung korrespondierenden Datenstrom an den zweiten Knoten N2 aus.
  • Der erste Lichtemissionssteuertransistor Tec1 kann basierend auf dem Lichtemissionssteuersignal einschalten, um dem ersten Knoten N1 eine Pixeltreiberspannung zuzuführen. Der erste Lichtemissionssteuertransistor Tec1 gemäß einer beispielhaften Ausführungsform kann eine mit der Lichtemissionssteuerleitung ECL verbundene Gateelektrode, eine mit der Pixeltreiberenergieleitung PL verbundene erste Source-Drain-Elektrode und eine mit dem ersten Knoten N1 verbundene zweite Source-Drain-Elektrode aufweisen. Die Gateelektrode des ersten Lichtemissionssteuertransistors Tec1 kann ein erstes Gebiet der Lichtemissionssteuerleitung ECL sein oder ein erstes Vorsprungsgebiet, das von dem ersten Gebiet der Lichtemissionssteuerleitung ECL vorspringt. In dem ersten Lichtemissionssteuertransistor Tec1 kann die erste Source-Drain-Elektrode eine Source-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Drain-Elektrode sein. Der erste Lichtemissionssteuertransistor Tec1 kann eingeschaltet werden basierend auf dem von der Lichtemissionssteuerleitung ECL zugeführten Lichtemissionssteuersignal, um einen Strompfad zwischen der Pixeltreiberenergieleitung PL und dem ersten Knoten N1 zu bilden. Der erste Lichtemissionssteuertransistor Tec1 kann außerdem die von der Pixeltreiberenergieleitung PL zugeführte Pixeltreiberenergiequelle der ersten Source-Drain-Elektrode des Treibertransistors Tdr durch den ersten Knoten N1 zuführen.
  • Der zweite Lichtemissionssteuertransistor Tec2 kann basierend auf dem Lichtemissionssteuersignal einschalten, um einen Strompfad zwischen dem zweiten Knoten N2 und dem vierten Knoten N4 zu bilden. Der zweite Lichtemissionssteuertransistor Tec2 gemäß einer beispielhaften Ausführungsform kann eine mit der Lichtemissionssteuerleitung ECL verbundene Gateelektrode, eine mit dem zweiten Knoten verbundene erste Source-Drain-Elektrode und eine mit dem vierten Knoten verbundene zweite Source-Drain-Elektrode aufweisen. Die Gate-Elektrode des zweiten Lichtemissionssteuertransistors Tec2 kann ein zweites Gebiet der Lichtemissionssteuerleitung ECL sein, das von dem ersten Gebiet der Lichtemissionssteuerleitung ECL durch einen Abstand getrennt ist, oder ein zweites Vorsprungsgebiet, das von dem zweiten Gebiet der Lichtemissionssteuerleitung ECL vorspringt. In dem zweiten Lichtemissionssteuertransistor Tec2 kann die erste Source-Drain-Elektrode eine Source-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Drain-Elektrode sein. Der zweite Lichtemissionssteuertransistor Tec2 kann basierend auf dem von der Lichtemissionssteuerleitung ECL zugeführten Lichtemissionssteuersignal einschalten, um einen Strompfad zwischen dem zweiten Knoten N2 und dem vierten Knoten N4 zu bilden. Der zweite Lichtemissionssteuertransistor Tec2 kann außerdem den von dem Treibertransistor Tdr zugeführten Datenstrom durch den vierten Knoten N4 der Leuchtdiode ED zuführen.
  • Der Treibertransistor Tdr, der erste Lichtemissionssteuertransistor Tec1 und der zweite Lichtemissionssteuertransistor Tec2 können jeweils eine Halbleiterschicht aufweisen, die ein amorphes Siliziummaterial, ein Polysiliziummaterial oder ein Oxidhalbleitermaterial aufweist. Der Treibertransistor Tdr, der erste Lichtemissionssteuertransistor Tec1 und der zweite Lichtemissionssteuertransistor Tec2 können jeweils ein P-Typ-Dünnfilmtransistor sein, der eine mit P-Typ-Störstellen dotierte Halbleiterschicht aufweist. Sprich, jeder der Transistoren kann zu einem N-Typ-Dünnfilmtransistor modifiziert werden, der eine mit N-Typ-Störstellen dotierte Halbleiterschicht aufweist. Das Polysiliziummaterial weist eine exzellente Zuverlässigkeit auf hinsichtlich starker Vorspannungsbelastung und hat eine hohe Elektronenbeweglichkeit. Daher können der Treibertransistor Tdr, der erste Lichtemissionssteuertransistor Tec1 und der zweite Lichtemissionssteuertransistor Tec2 jeweils ein P-Typ-Dünnfilmtransistor sein, der eine Halbleiterschicht aus einem mit P-Typ-Störstellen dotierten Polysiliziummaterial aufweist.
  • Der Speicherkondensator Cst speichert eine Differenzspannung zwischen der Gateelektrode und der Source-Elektrode des Treibertransistors Tdr. Zum Beispiel speichert der Speicherkondensator Cst eine von dem zweiten Pixelschaltkreis PC2 zugeführte Datenspannung und eine Charakteristikkompensationsspannung des Treibertransistors Tdr. Der Speicherkondensator Cst gemäß einer beispielhaften Ausführungsform kann eine mit der Gateelektrode des Treibertransistors Tdr verbundene erste Kondensatorelektrode Ec1 und eine zweite Kondensatorelektrode Ec2, die die erste Kondensatorelektrode Ec1 überlappt und der eine Pixeltreiberspannung zugeführt wird, aufweisen.
  • Die erste Kondensatorelektrode Ec1 kann die Gateelektrode des Treibertransistors Tdr in einem in der ersten Schaltkreisschicht 110 definierten Kondensatorgebiet enthalten. Die zweite Kondensatorelektrode Ec2 kann in dem in der ersten Schaltkreisschicht 110 definierten Kondensatorgebiet sein, so dass sie die erste Kondensatorelektrode Ecl überlappt, und kann mit der Pixeltreiberenergieleitung PL elektrisch verbunden sein. Die erste Kondensatorelektrode Ec1 und die zweite Kondensatorelektrode Ec2 können einander überlappen, indem eine Gateisolationsschicht dazwischen eingefügt ist. Daher kann der Speicherkondensator Cst an der Gateisolationsschicht zwischen der ersten Kondensatorelektrode Ec1 und der zweiten Kondensatorelektrode Ec2 ausgebildet sein.
  • Der erste Pixelschaltkreis PC1 (oder die erste Schaltkreisschicht 110) gemäß einer beispielhaften Ausführungsform kann ferner ein erstes Leitungskontaktloch Hlc1 und ein zweites Leitungskontaktloch Hlc2 aufweisen. Das erste Leitungskontaktloch Hlc1 verbindet die Pixeltreiberenergieleitung PL elektrisch mit der ersten Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors Tec1. Das heißt, die Pixeltreiberenergieleitung PL kann mit der ersten Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors Tec1 durch das erste Leitungskontaktloch Hlc1 elektrisch verbunden sein. Das zweite Leitungskontaktloch Hlc2 verbindet die Pixeltreiberenergieleitung PL elektrisch mit der zweiten Kondensatorelektrode Ec2. Das heißt, die Pixeltreiberenergieleitung PL kann mit der zweiten Kondensatorelektrode Ec2 durch das zweite Leitungskontaktloch Hlc2 elektrisch verbunden sein.
  • Der erste Pixelschaltkreis PC1 (oder die erste Schaltkreisschicht 110) gemäß einer beispielhaften Ausführungsform kann ferner eine erste bis vierte Knotenverbindungsstruktur Pnc1, Pnc2, Pnc3 und Pnc4 aufweisen, die entsprechend mit dem ersten bis vierten Knoten N1, N2, N3 und N4 elektrisch verbunden sind. Jede der ersten bis vierten Knotenverbindungsstruktur Pncl, Pnc2, Pnc3 und Pnc4 ist auf der obersten Fläche der Schaltkreisschicht 110 und von der Schaltkreisisolationsschicht 130 bedeckt. Die erste bis vierte Knotenverbindungsstruktur Pnc1, Pnc2, Pnc3 und Pnc4 sind jeweils in einer Inselform so ausgebildet, dass sie elektrisch voneinander getrennt sind, und sind aus demselben leitfähigen Material ausgebildet wie das der Pixeltreiberenergieleitung PL.
  • Die erste Knotenverbindungsstruktur Pncl ist auf der obersten Fläche der ersten Schaltkreisschicht 110 überlappt von dem ersten Knoten N1 und elektrisch verbunden mit dem ersten Knoten N1. Die zweite Knotenverbindungsstruktur Pnc2 ist auf der obersten Fläche der ersten Schaltkreisschicht 110 überlappt von dem zweiten Knoten N2 und elektrisch verbunden mit dem zweiten Knoten N2. Die dritte Knotenverbindungsstruktur Pnc3 ist auf der obersten Fläche der ersten Schaltkreisschicht 110 überlappt von dem dritten Knoten N3 und elektrisch verbunden mit dem dritten Knoten N3. Die vierte Knotenverbindungsstruktur Pnc4 ist auf der obersten Fläche der ersten Schaltkreisschicht 110 überlappt von dem vierten Knoten N4 und elektrisch verbunden mit dem ersten vierten N4.
  • Der erste Pixelschaltkreis PC 1 (oder die erste Schaltkreisschicht 110) gemäß einer beispielhaften Ausführungsform kann als ein Stromzuführschaltkreis definiert werden, der der Leuchtdiode ED einen Datenstrom zuführt. In dem ersten Pixelschaltkreis PC1 (oder der ersten Schaltkreisschicht 110) kann der Speicherkondensator Cst ein Spannungsspeicherschaltkreis sein zum Speichern einer Spannung, die zu dem der Leuchtdiode ED zugeführten Datenstrom korrespondiert. Der Treibertransistor Tdr kann ein Stromausgabeschaltkreis sein zum Zuführen des Datenstroms zu der Leuchtdiode ED. Der erste Lichtemissionssteuertransistor Tec1 und der zweite Lichtemissionssteuertransistor Tec2 können Strompfadbildungsschaltkreise sein.
  • Die Schaltkreisisolationsschicht 130 ist auf dem Substrat 10, bedeckt die erste Schaltkreisschicht 110 und isoliert (oder trennt) die erste Schaltkreisschicht 110 elektrisch von der zweiten Schaltkreisschicht 150. Die Schaltkreisisolationsschicht 130 kann aus einem organischen isolierenden Material oder einem anorganischen isolierenden Material hergestellt sein. Die Schaltkreisisolationsschicht 130 gemäß einer beispielhaften Ausführungsform kann mit einer relativ dicken Dicke ausgebildet sein, um eine Planarisierungsoberfläche (oder flache Oberfläche) auf der ersten Schaltkreisschicht 110 bereitzustellen. Die Schaltkreisisolationsschicht 130 gemäß einer weiteren beispielhaften Ausführungsform kann mit einer relativ dünnen Dicke ausgebildet sein, um eine Form aufzuweisen, die einer Oberflächenform der ersten Schaltkreisschicht 110 folgt, so wie sie ist.
  • Die zweite Schaltkreisschicht 150 kann die erste Schaltkreisschicht 110 überlappen und einen Datenzuführtransistor Tds aufweisen zum Zuführen des Datensignals zum ersten Pixelschaltkreis PC1 der ersten Schaltkreisschicht 110. Die zweite Schaltkreisschicht 150 kann auf der Schaltkreisisolationsschicht 130 sein, um die erste Schaltkreisschicht 110 zu überlappen. Die zweite Schaltkreisschicht 150 kann zwischen dem Substrat 10 und der Schaltkreisisolationsschicht 130 sein, d.h. unter der ersten Schaltkreisschicht 110. Jedoch ist die Halbleiterschicht des Treibertransistors Tdr auf der zweiten Schaltkreisschicht 150, wodurch eine Treibercharakteristik des Treibertransistors Tdr verschlechtert sein kann. Daher kann die erste Schaltkreisschicht 110, die den ersten Treibertransistor Tdr enthält, zwischen dem Substrat 10 und der Schaltkreisisolationsschicht 130 sein, um die Halbleiterschicht des Treibertransistors Tdr in einer ebenen Struktur auszubilden. Es ist nicht erforderlich, die Planarisierungsoberfläche auf der ersten Schaltkreisschicht 110 durch die Schaltkreisisolationsschicht 130 bereitzustellen. Falls die erste Schaltkreisschicht 110 auf der zweiten Schaltkreisschicht 150 ist, stellt die erste Schaltkreisschicht 110 eine Planarisierungsoberfläche auf der zweiten Schaltkreisschicht 150 bereit durch Verwenden der Dicke der Schaltkreisisolationsschicht 130, um die Halbleiterschicht des Treibertransistors Tdr in einer ebenen Struktur auszubilden.
  • Die zweite Schaltkreisschicht 150 gemäß einer beispielhaften Ausführungsform kann einen zweiten Pixelschaltkreis PC2, eine Datenleitung DL zum Zuführen eines Datensignals an den zweiten Pixelschaltkreis PC2, eine Initialisierungssteuerleitung ICL zum Zuführen eines Initialisierungssteuersignals an den zweiten Pixelschaltkreis PC2 und eine Initialisierungsspannungsleitung IVL zum Zuführen einer Initialisierungsspannung an den zweiten Pixelschaltkreis PC2 aufweisen. Die Datenleitung DL ist an einer Seitenecke des Pixels P, so dass sie parallel zu der zweiten Richtung Y ist. Die Datenleitung DL gemäß einer beispielhaften Ausführungsform kann an einer Seitenecke des Pixels P sein, so dass sie die Pixeltreiberenergieleitung DL in der ersten Schaltkreisschicht 110 zweidimensional überlappt oder nicht zweidimensional überlappt. Zum Beispiel kann die Datenleitung DL an einer Seitenecke des Pixels P so sein, dass sie die Pixeltreiberenergieleitung PL in der ersten Schaltkreisschicht 110 nicht überlappt.
  • Die Initialisierungssteuerleitung ICL ist in dem ersten Gebiet des Pixels P und ist parallel zu der ersten Richtung X. Die Initialisierungssteuerleitung ICL gemäß einer beispielhaften Ausführungsform kann so in dem ersten Gebiet des Pixels P sein, dass sie die Lichtemissionssteuerleitung ECL in der ersten Schaltkreisschicht 110 zweidimensional überlappt oder nicht zweidimensional überlappt. Zum Beispiel kann die Initialisierungssteuerleitung ICL in dem ersten Gebiet des Pixels P so sein, dass sie die Lichtemissionssteuerleitung ECL in der ersten Schaltkreisschicht 110 nicht überlappt.
  • Die Scansteuerleitung SCL ist in einem zweiten Gebiet des Pixels P so, dass sie von der Initialisierungssteuerleitung ICL durch einen Abstand getrennt ist und parallel zu der Initialisierungssteuerleitung ICL ist. Das zweite Gebiet des Pixels P kann basierend auf der zweiten Richtung Y als ein Zwischengebiet des Pixels definiert werden. Die Scansteuerleitung SCL gemäß einer beispielhaften Ausführungsform kann in dem zweiten Gebiet des Pixels sein, so dass sie die Lichtemissionssteuerleitung ECL in der ersten Schaltkreisschicht 110 zweidimensional überlappt oder nicht zweidimensional überlappt. Zum Beispiel kann die Scansteuerleitung SCL in dem zweiten Gebiet des Pixels P so sein, dass sie die Lichtemissionssteuerleitung ECL in der ersten Schaltkreisschicht 110 nicht überlappt. Die Initialisierungsspannungsleitung IVL ist an der anderen Ecke des Pixels P, so dass sie parallel zu der Datenleitung DL ist. Die andere Ecke des Pixels P kann basierend auf der ersten Richtung X als ein rechtes Eckgebiet des Pixels definiert werden.
  • Der zweite Pixelschaltkreis PC2 initialisiert eine Spannung des dritten Knotens N3 und des vierten Knotens N4 des ersten Pixelschaltkreises PC 1 und führt dem ersten Pixelschaltkreis PC1 der ersten Schaltkreisschicht 110 ein von der Datenleitung DL zugeführtes Datensignal zu. Der zweite Pixelschaltkreis PC2 (oder die zweite Schaltkreisschicht 150) gemäß einer beispielhaften Ausführungsform kann einen Datenzuführtransistor Tds, einen ersten Initialisierungstransistor Ti1, einen zweiten Initialisierungstransistor Ti2 und einen Abtasttransistor Ts aufweisen. Der zweite Pixelschaltkreis PC2 (oder die zweite Schaltkreisschicht 150) gemäß einer beispielhaften Ausführungsform kann ferner einen ersten bis vierten Knoten N1', N2', N3' und N4' aufweisen. Der erste bis vierte Knoten N1', N2', N3' und N4' können jeweils mit dem entsprechenden des ersten bis vierten Knotens N1, N2, N3 und N4 der ersten Schaltkreisschicht 110 überlappen oder können mit der entsprechenden der ersten bis vierten Knotenverbindungsstruktur Pnc1, Pnc2, Pnc3 und Pnc4 der ersten Schaltkreisschicht 110 überlappen. Der erste bis vierte Knoten N1, N2, N3 und N4 der ersten Schaltkreisschicht 110 können als erster bis vierter unterer Knoten definiert werden, und der erste bis vierte Knoten N1', N2', N3' und N4' können entsprechend als erster bis vierter oberer Knoten definiert werden.
  • Der Datenzuführtransistor Tds kann basierend auf dem Scansteuersignal einschalten, um das von der Datenleitung DL zugeführte Datensignal dem ersten Knoten N1 des ersten Pixelschaltkreises PC1 zuzuführen. Der Datenzuführtransistor Tds gemäß einer beispielhaften Ausführungsform kann eine mit der Scansteuerleitung SCL verbundene Gateelektrode, eine mit der Datenleitung DL verbundene erste Source-Drain-Elektrode und eine mit dem ersten Knoten N1' verbundene zweite Source-Drain-Elektrode aufweisen. Die Gateelektrode des Datenzuführtransistors Tds kann ein erstes Gebiet der Scansteuerleitung SCL sein oder ein erstes Vorsprungsgebiet, das von dem ersten Gebiet der Scansteuerleitung SCL vorspringt. In dem Datenzuführtransistor Tds kann die erste Source-Drain-Elektrode eine Source-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Drain-Elektrode sein. Der Datenzuführtransistor Tds kann einschalten basierend auf dem von der Scansteuerleitung SCL zugeführten Scansteuersignal, um einen Strompfad zwischen der Datenleitung DL und dem ersten Knoten N1 zu bilden. Der Datenzuführtransistor Tds kann außerdem der ersten Source-Drain-Elektrode des Treibertransistors Tdr das von der Datenleitung DL zugeführte Datensignal durch den ersten Knoten N1' zuführen.
  • Der erste Initialisierungstransistor Ti1 kann basierend auf dem Initialisierungssteuersignal einschalten, um die von der Initialisierungsspannungsleitung IVL zugeführte Initialisierungsspannung dem dritten Knoten N3 des ersten Pixelschaltkreises PC1 zuzuführen. Der erste Initialisierungstransistor Ti1 gemäß einer beispielhaften Ausführungsform kann eine mit der Initialisierungssteuerleitung ICL verbundene Gateelektrode, eine mit der Initialisierungsspannungsleitung IVL verbundene erste Source-Drain-Elektrode und eine mit dem dritten Knoten N3' verbundene zweite Source-Drain-Elektrode aufweisen. Die Gateelektrode des ersten Initialisierungstransistors Ti1 kann ein erstes Gebiet der Initialisierungssteuerleitung ICL sein oder ein erstes Vorsprungsgebiet, das von dem ersten Gebiet der Initialisierungssteuerleitung ICL vorspringt. In dem ersten Initialisierungstransistor Ti1 kann die erste Source-Drain-Elektrode eine Source-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Drain-Elektrode sein. Der erste Initialisierungstransistor Ti1 kann basierend auf dem von der Initialisierungssteuerleitung ICL zugeführten Initialisierungssteuersignal einschalten, um einen Strompfad zwischen der Initialisierungsspannungsleitung IVL und dem dritten Knoten N3' zu bilden. Der erste Initialisierungstransistor Ti1 kann außerdem das von der Initialisierungssteuerleitung ICL zugeführte Initialisierungssteuersignal der mit dem dritten Knoten N3 des ersten Pixelschaltkreises PC1 verbundenen Gateelektrode des Treibertransistors Tdr zuführen.
  • Der zweite Initialisierungstransistor Ti2 kann basierend auf dem Initialisierungssteuersignal einschalten, um die von der Initialisierungsspannungsleitung IVL zugeführte Initialisierungsspannung dem vierten Knoten N4 des ersten Pixelschaltkreises PC1 zuzuführen. Der zweite Initialisierungstransistor Ti2 gemäß einer beispielhaften Ausführungsform kann eine mit der Initialisierungssteuerleitung ICL verbundene Gateelektrode, eine mit der Initialisierungsspannungsleitung ICL verbundene erste Source-Drain-Elektrode und eine mit dem vierten Knoten N4' verbundene zweite Source-Drain-Elektrode aufweisen. Die Gateelektrode des zweiten Initialisierungstransistors Ti2 kann ein zweites Gebiet der Initialisierungssteuerleitung ICL sein oder ein zweites Vorsprungsgebiet, das von dem zweiten Gebiet der Initialisierungssteuerleitung ICL vorspringt. In dem zweiten Initialisierungstransistors Ti2 kann die erste Source-Drain-Elektrode eine Drain-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Source-Elektrode sein. Der zweite Initialisierungstransistor Ti2 kann basierend auf dem von der Initialisierungssteuerleitung ICL zugeführten Initialisierungssteuersignal einschalten, um einen Strompfad zwischen der Initialisierungsspannungsleitung IVL und dem vierten Knoten N4' zu bilden. Der zweite Initialisierungstransistor Ti2 kann außerdem die von der Initialisierungsspannungsleitung IVL zugeführte Initialisierungsspannung dem vierten Knoten N4 des ersten Pixelschaltkreises PC1 durch den vierten Knoten N4' zuführen.
  • Der Abtasttransistor Ts kann basierend auf dem Scansteuersignal einschalten, um den zweiten Knoten N2' mit dem dritten Knoten N3' elektrisch zu verbinden. Das heißt, der Abtasttransistor Ts kann basierend auf dem Scansteuersignal einschalten, um die Gateelektrode und die Drain-Elektrode des in dem ersten Pixelschaltkreis PC1 bereitgestellten Treibertransistors Tdr miteinander zu verbinden, wodurch der Treibertransistor Tdr in Form einer Diode verschaltet sein kann. Der Abtasttransistor Ts gemäß einer beispielhaften Ausführungsform kann eine mit der Scansteuerleitung SCL verbundene Gateelektrode, eine mit dem zweiten Knoten N2' verbundene erste Source-Drain-Elektrode und eine mit dem dritten Knoten N3' verbundene zweite Source-Drain-Elektrode aufweisen. Die Gateelektrode des Abtasttransistors Ts kann ein zweites Gebiet der Scansteuerleitung SCL sein oder ein zweites Vorsprungsgebiet, das von dem zweiten Gebiet der Scansteuerleitung SCL vorspringt. In dem Abtasttransistor Ts kann die erste Source-Drain-Elektrode eine Source-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Drain-Elektrode sein. Der Abtasttransistor Ts kann basierend auf dem von der Scansteuerleitung SCL zugeführten Scansteuersignal einschalten, um einen Strompfad zwischen dem zweiten Knoten N2' und dem dritten Knoten N3' zu bilden. Der Abtasttransistor Ts kann den zweiten Knoten N2' elektrisch mit dem dritten Knoten N3' verbinden, und dadurch den Treibertransistor Tdr der ersten Schaltkreisschicht 110 in Form einer Diode verschalten.
  • Der Abtasttransistor Ts (oder Kompensationstransistor) gemäß einer weiteren beispielhaften Ausführungsform kann eine Dualkanalstruktur aufweisen. Das heißt, da der Abtasttransistor Ts mit der Gateelektrode des Treibertransistors Tdr elektrisch verbunden sein kann, kann der Abtasttransistor Ts eine Dualkanalstruktur haben, die einen Leckstrom reduzieren und möglicherweise minimieren kann, um die Gatespannung des Treibertransistors Tdr gleichförmig aufrechtzuerhalten. Als ein Beispiel kann der Abtasttransistor Ts einen ersten Abtasttransistor Ts1 und einen zweiten Abtasttransistor Ts2 aufweisen, die zueinander in Serie geschaltet sind, derart, dass die Transistoren gleichzeitig einschalten können basierend auf dem Scansteuersignal.
  • Der erste Abtasttransistor Ts1 kann eine mit der Scansteuerleitung SCL verbundene Gateelektrode, eine mit dem dritten Knoten N3' verbundene erste Source-Drain-Elektrode und eine mit dem zweiten Abtasttransistor Ts2 verbundene zweite Source-Drain-Elektrode aufweisen. In dem ersten Abtasttransistor Ts1 kann die Gateelektrode ein zweites Gebiet der Scansteuerleitung SCL sein oder ein zweites Vorsprungsgebiet, das von dem zweiten Gebiet der Scansteuerleitung SCL vorspringt. Außerdem kann die erste Source-Drain-Elektrode eine Drain-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Source-Elektrode sein.
  • Der zweite Abtasttransistor Ts2 kann eine mit der Scansteuerleitung SCL verbundene Gateelektrode, eine mit der zweiten Source-Drain-Elektrode des ersten Abtasttransistors Ts1 verbundene erste Source-Drain-Elektrode und eine mit dem zweiten Knoten N2' verbundene zweite Source-Drain-Elektrode aufweisen. In dem zweiten Abtasttransistor Ts2 kann die Gateelektrode ein drittes Gebiet der Scansteuerleitung SCL sein oder ein drittes Vorsprungsgebiet, das von dem dritten Gebiet der Scansteuerleitung SCL vorspringt. Außerdem kann die erste Source-Drain-Elektrode eine Drain-Elektrode sein, und die zweite Source-Drain-Elektrode kann eine Source-Elektrode sein.
  • Jeder von dem Datenzuführtransistor Tds, dem ersten Initialisierungstransistor Ti1, dem zweiten Initialisierungstransistor Ti2 und dem Abtasttransistor Ts kann eine Halbleiterschicht aufweisen, die ein amorphes Siliziummaterial, ein Polysiliziummaterial oder ein Oxidhalbleitermaterial enthält, und kann ein P-Typ-Dünnfilmtransistor sein, der eine mit P-Typ-Störstellen dotierte Halbleiterschicht aufweist. Sprich, jeder der Transistoren kann zu einem N-Typ-Dünnfilmtransistor modifiziert werden, der eine mit N-Typ-Störstellen dotierte Halbleiterschicht aufweist. Jeder der Transistoren Tds, Ti1, Ti2 und Ts, die den zweiten Pixelschaltkreis PC2 gemäß einer beispielhaften Ausführungsform bilden, kann ein P-Typ-Dünnfilmtransistor sein, der eine Halbleiterschicht aus einem mit P-Typ-Störstellen dotierten Polysiliziummaterial aufweist.
  • Der zweite Pixelschaltkreis PC2 (oder die zweite Schaltkreisschicht 150) gemäß einer beispielhaften Ausführungsform kann ferner ein drittes Leitungskontaktloch Hlc3 und ein viertes Leitungskontaktloch Hlc4 aufweisen. Das dritte Leitungskontaktloch Hlc3 verbindet die Datenleitung DL elektrisch mit der ersten Source-Drain-Elektrode des Datenzuführtransistors Tds. Das heißt, die Datenleitung DL kann mit der ersten Source-Drain-Elektrode des Datenzuführtransistors Tds durch das dritte Leitungskontaktloch Hlc3 elektrisch verbunden sein. Das vierte Leitungskontaktloch H1c4 verbindet jede von der ersten Source-Drain-Elektrode des ersten Initialisierungstransistors Ti1 und der ersten Source-Drain-Elektrode des zweiten Initialisierungstransistors Ti2 mit der Initialisierungsspannungsleitung IVL. Das heißt, die Initialisierungsspannungsleitung IVL kann mit jeder von der ersten Source-Drain-Elektrode des ersten Initialisierungstransistors Ti1 und der ersten Source-Drain-Elektrode des zweiten Initialisierungstransistors Ti2 durch das vierte Leitungskontaktloch Hlc4 elektrisch verbunden sein.
  • Die zweite Schaltkreisschicht 150 gemäß einer beispielhaften Ausführungsform kann ferner einen ersten bis vierten Schaltkreisverbinder Cc1 bis Cc4 aufweisen, die den ersten Pixelschaltkreis PC1 mit dem zweiten Pixelschaltkreis PC verbinden. Der erste bis vierte Schaltkreisverbinder Cc1 bis Cc4 sind jeweils in der zweiten Schaltkreisschicht 150 in einer Inselform so ausgebildet, dass sie elektrisch voneinander getrennt sind, und sind gleichzeitig aus demselben leitfähigen Material ausgebildet. Die Anzahl an Schaltkreisverbindern ist nicht darauf beschränkt und kann vielfach sein.
  • Der erste Schaltkreisverbinder Cc1 verbindet den ersten Knoten N1 des ersten Pixelschaltkreises PC1 elektrisch mit dem ersten Knoten N1' des zweiten Pixelschaltkreises PC2. Das heißt, eine Seite des ersten Schaltkreisverbinders Cc1 kann mit dem ersten Knoten N1' des zweiten Pixelschaltkreises PC2 elektrisch verbunden sein und die andere Seite des ersten Schaltkreisverbinders Cc1 kann mit der ersten Knotenverbindungsstruktur Pnc1 der ersten Schaltkreisschicht 110 elektrisch verbunden sein durch Hindurchführen durch die Schaltkreisisolationsschicht 130. Daher kann der erste Knoten N1 des ersten Pixelschaltkreises PC1 in der ersten Schaltkreisschicht 110 mit dem ersten Knoten N1' des zweiten Pixelschaltkreises PC2 in der zweiten Schaltkreisschicht 150 elektrisch verbunden sein durch die erste Knotenverbindungsstruktur Pnc1 und den ersten Schaltkreisverbinder Cc1.
  • Der zweite Schaltkreisverbinder Cc2 verbindet den zweiten Knoten N2 des ersten Pixelschaltkreises PC1 elektrisch mit dem zweiten Knoten N2' des zweiten Pixelschaltkreises PC2. Das heißt, eine Seite des zweiten Schaltkreisverbinders Cc2 kann mit dem zweiten Knoten N2' des zweiten Pixelschaltkreises PC2 elektrisch verbunden sein, und die andere Seite des zweiten Schaltkreisverbinders Cc2 kann mit der zweiten Knotenverbindungsstruktur Pnc2 der ersten Schaltkreisschicht 110 elektrisch verbunden sein durch Hindurchführen durch die Schaltkreisisolationsschicht 130. Daher kann der zweite Knoten N2 des ersten Pixelschaltkreises PC1 in der ersten Schaltkreisschicht 110 mit dem zweiten Knoten N2' des zweiten Pixelschaltkreises PC2 in der zweiten Schaltkreisschicht 150 durch die zweite Knotenverbindungsstruktur Pnc2 und den zweiten Schaltkreisverbinder Cc2 elektrisch verbunden sein.
  • Der dritte Schaltkreisverbinder Cc3 verbindet den dritten Knoten N3 des ersten Pixelschaltkreises PC1 elektrisch mit dem dritten Knoten N3' des zweiten Pixelschaltkreises PC2. Eine Seite des dritten Schaltkreisverbinders Cc3 gemäß einer beispielhaften Ausführungsform kann mit dem dritten Knoten N3' des zweiten Pixelschaltkreises PC2 elektrisch verbunden sein. Die andere Seite des dritten Schaltkreisverbinders Cc3 kann mit der dritten Knotenverbindungsstruktur Pnc3 der ersten Schaltkreisschicht 110 elektrisch verbunden sein durch Hindurchführen durch die Schaltkreisisolationsschicht 130. Daher kann der dritte Knoten N3 des ersten Pixelschaltkreises PC1 in der ersten Schaltkreisschicht 110 mit dem zweiten Knoten N2' des zweiten Pixelschaltkreises PC2 in der zweiten Schaltkreisschicht 150 durch die dritte Knotenverbindungsstruktur Pnc3 und den dritten Schaltkreisverbinder Cc3 elektrisch verbunden sein. Die andere Seite des dritten Schaltkreisverbinders Cc3 gemäß einer weiteren beispielhaften Ausführungsform kann mit der ersten Kondensatorelektrode Ec1 in der ersten Schaltkreisschicht 110 elektrisch verbunden sein durch Hindurchführen durch die Schaltkreisisolationsschicht 130. Die dritte Knotenverbindungsstruktur Pnc3 der ersten Schaltkreisschicht 110 kann weggelassen sein.
  • Der vierte Schaltkreisverbinder Cc4 verbindet den vierten Knoten N4 des ersten Pixelschaltkreises PC1 elektrisch mit dem vierten Knoten N4' des zweiten Pixelschaltkreises PC2. Das heißt, eine Seite des vierten Schaltkreisverbinders Cc4 kann mit dem vierten Knoten N4' des zweiten Pixelschaltkreises PC2 elektrisch verbunden sein, und die andere Seite des vierten Schaltkreisverbinders Cc4 kann mit der vierten Knotenverbindungsstruktur Pnc4 der ersten Schaltkreisschicht 110 elektrisch verbunden sein durch Hindurchführen durch Hindurchführen durch die Schaltkreisisolationsschicht 130. Daher kann der vierte Knoten N4 des ersten Pixelschaltkreises PC1 in der ersten Schaltkreisschicht 110 mit dem vierten Knoten N4' des zweiten Pixelschaltkreises PC2 in der zweiten Schaltkreisschicht 150 durch die vierte Knotenverbindungsstruktur Pnc4 und den vierten Schaltkreisverbinder Cc4 elektrisch verbunden sein.
  • Der zweite Pixelschaltkreis PC2 (oder die zweite Schaltkreisschicht 150) gemäß einer beispielhaften Ausführungsform kann den zweiten und dritten Knoten N2 und N3 des ersten Pixelschaltkreises PC1 elektrisch miteinander verbinden. Der zweite Pixelschaltkreis PC2 (oder die zweite Schaltkreisschicht 150) kann außerdem das Datensignal dem ersten Pixelschaltkreis PC1 zuführen in Reaktion auf das Scansteuersignal und kann die Spannung von jedem von dem dritten und vierten Knoten N3 und N4 des ersten Pixelschaltkreises PC1 initialisieren als Antwort in Reaktion auf das Initialisierungssteuersignal. Daher kann in dem zweiten Pixelschaltkreis PC2 (oder der zweiten Schaltkreisschicht 150) der Datenzuführtransistor Tds als ein Datenzuführschaltkreis definiert werden, können der erste Initialisierungstransistor Ti1 und der zweite Initialisierungstransistor Ti2 als Pixelinitialisierungsschaltkreise definiert werden und kann der Abtasttransistor Ts als ein interner Kompensationsschaltkreis definiert werden.
  • Die Leuchtdiodenschicht 170 kann eine Leuchtdiode ED aufweisen, die mit dem ersten Pixelschaltkreis PC1 elektrisch verbunden ist, um Licht basierend auf dem von dem ersten Pixelschaltkreis PC1 zugeführten Datenstrom zu emittieren. Die Leuchtdiode ED gemäß einer beispielhaften Ausführungsform kann eine mit dem Pixelschaltkreis PC verbundene Pixeltreiberelektrode AE (oder Anodenelektrode), eine auf der Pixeltreiberelektrode AE ausgebildete lichtemittierende Schicht EL und mit der lichtemittierenden Schicht EL elektrisch verbundene Gemeinsame-Elektrode-Schicht CE (oder Kathodenelektrode) aufweisen.
  • Die Pixeltreiberelektrode AE ist in dem Öffnungsgebiet des Pixels P und kann mit dem vierten Knoten N4 des ersten Pixelschaltkreises PC1, insbesondere dem vierten Knoten N4' des zweiten Pixelschaltkreises PC2, elektrisch verbunden sein. Die Pixeltreiberelektrode AE gemäß einer beispielhaften Ausführungsform kann ein Metallmaterial mit hohem Reflexionsvermögen aufweisen. Zum Beispiel kann die Pixeltreiberelektrode AE eine Mehrschichtstruktur aufweisen. Die Mehrschichtstruktur kann sein: eine Abscheidestruktur (Ti/Al/Ti) aus Al und Ti, eine Abscheidestruktur (ITO/Al/ITO) aus Al und ITO, eine APC (Ag/Pd/Cu) - Legierung, eine Abscheidestruktur (ITO/APC/ITO) aus einer APC-Legierung und ITO. Alternativ kann die Pixeltreiberelektrode AE eine Einzelschichtstruktur aufweisen, die besteht aus irgendeinem Material oder zwei oder mehr Legierungsmaterialien ausgewählt aus Ag, Al, Mo, Au, Mg, Ca und Ba. Eine Ecke der Pixeltreiberelektrode AE kann von einer Bankstruktur BNK bedeckt sein. Die Bankstruktur BNK ist in den anderen Pixelgebieten ausgenommen das Öffnungsgebiet des Pixels P, so dass sie die Ecke der Pixeltreiberelektrode AE bedeckt, und definiert dadurch das Öffnungsgebiet des Pixels P. Die Bankstruktur BNK gemäß einer beispielhaften Ausführungsform kann in einer Pentilstruktur oder einer Streifenstruktur definiert sein.
  • Die lichtemittierende Schicht EL gemäß einer beispielhaften Ausführungsform kann in dem gesamten Anzeigegebiet des Substrats 10 ausgebildet sein, so dass sie die Pixeltreiberelektrode AE und die Bankstruktur BNK 127 bedeckt. Die lichtemittierende Schicht EL gemäß einer beispielhaften Ausführungsform weist zwei oder mehr lichtemittierende Teilbereiche zum Emittieren weißen Lichts auf. Zum Beispiel kann die lichtemittierende Schicht EL gemäß einer beispielhaften Ausführungsform einen ersten und zweiten lichtemittierenden Teilbereich zum Emittieren weißen Lichts durch eine Mischung des ersten Lichts und des zweiten Lichts aufweisen. Der erste lichtemittierende Teilbereich emittiert das erste Licht und kann irgendeinen von einem blaues Licht emittierenden Teilbereich, einem grünes Licht emittierenden Teilbereich, einem rotes Licht emittierenden Teilbereich einem gelbes Licht emittierenden Teilbereich und einem Cyan-Licht emittierenden Teilbereich aufweisen. Der zweite lichtemittierende Teilbereich kann von dem blaues Licht emittierenden Teilbereich, dem grünes Licht emittierenden Teilbereich, dem rotes Licht emittierenden Teilbereich, dem gelbes Licht emittierenden Teilbereich und dem Cyan-Licht emittierenden Teilbereich einen lichtemittierenden Teilbereich zum Emittieren des zweiten Lichts mit einer zum ersten Licht komplementären Farbe aufweisen.
  • Die lichtemittierende Schicht EL gemäß einer weiteren beispielhaften Ausführungsform kann irgendeinen von einem blaues Licht emittierenden Teilbereich, einem grünes Licht emittierenden Teilbereich und einem rotes Licht emittierenden Teilbereich aufweisen, um farbiges Licht zu emittieren korrespondierend zu der in dem Pixel festgelegten Farbe. Zum Beispiel kann die lichtemittierende Schicht EL gemäß einer weiteren beispielhaften Ausführungsform irgendeine von einer organischen lichtemittierenden Schicht, einer anorganischen lichtemittierenden Schicht und einer Quantenpunktlichtemissionsschicht aufweisen, oder kann eine Abscheide- oder Mischungsstruktur aus der organischen lichtemittierenden Schicht (oder anorganischen lichtemittierenden Schicht) und der Quantenpunktlichtemissionsschicht aufweisen. Zusätzlich kann die Leuchtdiode ED gemäß einer beispielhaften Ausführungsform ferner eine Funktionsschicht aufweisen zum Verbessern der Emissionseffizienz und/oder Lebensdauer der lichtemittierenden Schicht EL. Die Gemeinsame-Elektrode-Schicht CE kann mit der lichtemittierenden Schicht EL elektrisch verbunden sein. Die Gemeinsame-Elektrode-Schicht CE kann auf dem gesamten Anzeigegebiet des Substrats 10 sein, so dass sie elektrisch mit der lichtemittierenden Schicht EL, die mit jedem Pixelgebiet PA bereitgestellt ist, verbunden ist.
  • Die Gemeinsame-Elektrode-Schicht CE gemäß einer beispielhaften Ausführungsform kann ein transparentes leitfähiges Material aufweisen, welches Licht transmittieren kann, oder ein halbdurchlässiges leitfähiges Material. Falls die Gemeinsame-Elektrode-Schicht CE aus einem halbtransparenten leitfähigen Material gebildet ist, kann die Lichtemissionseffizienz von von der Leuchtdiode ED emittiertem Licht durch eine Mikrokavität erhöht werden. Das halbdurchlässige leitfähige Material gemäß einer beispielhaften Ausführungsform kann Mg, Ag oder eine Legierung aus Mg und Ag aufweisen. Zusätzlich kann eine Deckschicht zum Verbessern der Emissionseffizienz von Licht durch Steuern eines Brechungsindizes von von der Leuchtdiode ED emittiertem Licht ferner auf der Gemeinsame-Elektrode-Schicht CE ausgebildet sein.
  • Die Lichtemissionsschicht EL gemäß einer weiteren beispielhaften Ausführungsform kann eine Mikroleuchtdiode aufweisen, die in Form eines integrierten Schaltkreises implementiert ist. Die Mikroleuchtdiode kann einen ersten Anschluss aufweisen, der mit der Pixeltreiberelektrode AE elektrisch verbunden ist, und einen zweiten Anschluss, der mit der Gemeinsame-Elektrode-Schicht CE elektrisch verbunden ist. Das Pixel P gemäß einer beispielhaften Ausführungsform kann ferner eine Planarisierungsschicht 160 aufweisen, die die zweite Schaltkreisschicht 150 bedeckt, und eine Verkapselungsschicht 190, die die Leuchtdiodenschicht 170 bedeckt. Die Planarisierungsschicht 160 ist auf dem Substrat 10, um die zweite Schaltkreisschicht 150 zu bedecken, und stellt dadurch eine planarisierte Oberfläche auf der zweiten Schaltkreisschicht 150 bereit. Die Leuchtdiodenschicht 170 ist auf der Planarisierungsschicht 160. Die Pixeltreiberelektrode AE der Leuchtdiodenschicht 170 kann mit dem vierten Knoten N4 des ersten Pixelschaltkreises PC1 elektrisch verbunden sein, insbesondere dem vierten Knoten N4' des zweiten Pixelschaltkreises PC2, durch ein in der Planarisierungsschicht 160 bereitgestelltes Elektrodenkontaktloch.
  • Die Verkapselungsschicht 190 ist auf dem Substrat 10, um die Leuchtdiodenschicht 170 zu umgeben. Die Verkapselungsschicht 190 dient dazu, zu verhindern, dass Sauerstoff oder Wasser in die Leuchtdiodenschicht ED eindringen. Die Verkapselungsschicht 190 gemäß einer beispielhaften Ausführungsform kann mindestens einen anorganischen Film aufweisen zum Verhindern oder Minimieren des Eindringens von Sauerstoff oder Wasser, und einen organischen Film, der Partikel bedeckt, welche während des Herstellungsprozesses auftreten können. Zum Beispiel kann die Verkapselungsschicht 190 einen ersten anorganischen Film, einen organischen Film auf dem ersten anorganischen Film und einen zweiten anorganischen Film auf dem organischen Film aufweisen.
  • Zusätzlich kann das Pixel P gemäß einer beispielhaften Ausführungsform eine Schwarzmatrix aufweisen, die mit der Bankstruktur BNK überlappt, und eine Wellenlängenumwandlungsschicht in dem Öffnungsgebiet. Die Schwarzmatrix ist auf der Verkapselungsschicht 190, um die Bankstruktur BNK zu überlappen. Die Wellenlängenumwandlungsschicht gemäß einer beispielhaften Ausführungsform weist einen Farbfilter auf der Verkapselungsschicht 190 auf, der mit dem Öffnungsgebiet des Pixels P überlappt, um nur eine Wellenlänge einer in dem Pixel festgelegten Farbe von weißem Licht der Leuchtdiode ED zu transmittieren. Zum Beispiel kann die Wellenlängenumwandlungsschicht nur eine Wellenlänge von Rot, Grün oder Blau transmittieren. Die Wellenlängenumwandlungsschicht kann weggelassen werden, falls die lichtemittierende Schicht EL der Leuchtdiode ED eine lichtemittierende Schicht aufweist, die Licht aus Rot, Grün und Blau emittiert.
  • Das Pixel P gemäß einer beispielhaften Ausführungsform kann ferner einen Barrierenfilm und eine Lichtwegkontrollschicht 180 aufweisen. Der Barrierenfilm kann mittels einer Haftschicht auf der Verkapselungsschicht 190 angebracht sein. Der Barrierenfilm verhindert das Eindringen von Wasser oder Sauerstoff kann aus einem Material mit geringer Wasserdurchlässigkeit hergestellt sein. Die Lichtwegkontrollschicht 180 kontrolliert den Weg von einfallendem Licht. Die Lichtwegkontrollschicht 180 gemäß einer beispielhaften Ausführungsform kann eine Vielzahl von brechenden Schichten aufweisen. Die brechenden Schichten können voneinander verschiedene Brechungsindizes haben. Die Lichtwegkontrollschicht 180 kann eine Struktur haben, in der eine hoch brechende Schicht und eine niedrig brechende Schicht abwechselnd abgeschieden sind. Die Lichtwegkontrollschicht 180 gemäß einer beispielhaften Ausführungsform minimiert durch Verändern eines Weges von einfallendem Licht eine Farbverschiebung gemäß einem Betrachtungswinkel.
  • Die Lichtwegkontrollschicht 180 gemäß einer weiteren beispielhaften Ausführungsform kann eine Polarisationsschicht sein. Die Polarisationsschicht verbessert die Sichtbarkeit und ein Kontrastverhältnis durch Ändern von externem Licht, das von dem Dünnfilmtransistor und/oder Leitungen, der/die in dem Pixel P bereitgestellt ist/sind, reflektiert wird, in zirkular polarisiertes Licht. Der Betrieb des Pixels gemäß einer beispielhaften Ausführungsform wird nun nachfolgend beschrieben.
  • Das Pixel gemäß einer beispielhaften Ausführungsform kann in einer Initialisierungsperiode, einer Abtastperiode und einer Lichtemissionsperiode arbeiten. Zum Beispiel kann ein Frame der lichtemittierenden Anzeigevorrichtung eine Initialisierungsperiode zum Initialisieren des zweiten Knotens N2 und des dritten Knotens N3 aufweisen. Der Frame kann ferner eine Abtastperiode aufweisen zum Speichern einer Abtastspannung, die zu einem charakteristischen Wert (oder Schwellenspannung) des Treibertransistors Tdr korrespondiert, in dem dritten Knoten N3. Der Frame kann ferner eine Lichtemissionsperiode aufweisen zum Speichern einer Gate-Source-Spannung des Treibertransistors Tdr, welche ein Datensignal und eine Abtastspannung enthält, in dem Speicherkondensator Cst. Die Leuchtdiode ED kann Licht emittieren basierend auf dem Datenstrom, der zu der Spannung des Speicherkondensators Cst korrespondiert.
  • In der Initialisierungsperiode hat das der Initialisierungssteuerleitung ICL zugeführte Initialisierungssteuersignal einen Transistor-an-Spannungspegel, hat das der Lichtemissionssteuerleitung ECL zugeführte Lichtemissionssteuersignal einen Transistor-aus-Spannungspegel und hat das der Scansteuerleitung SCL zugeführte Scansteuersignal einen Transistor-aus-Spannungspegel. Daher können der erste und zweite Initialisierungstransistor Ti1 und Ti2 für die Initialisierungsperiode einschalten basierend auf dem Initialisierungssteuersignal mit dem Transistor-an-Spannungspegel, wodurch jeder von dem Knoten N2 und dem Knoten N3 auf die Initialisierungsspannung initialisiert wird.
  • In der Abtastperiode hat das der Initialisierungssteuerleitung ICL zugeführte Initialisierungssteuersignal einen Transistor-aus-Spannungspegel, hat das der Lichtemissionssteuerleitung ECL zugeführte Lichtemissionssteuersignal einen Transistor-aus-Spannungspegel und hat das der Scansteuerleitung SCL zugeführte Scansteuersignal einen Transistor-an-Spannungspegel. Daher kann der Abtasttransistor Ts für die Abtastperiode einschalten basierend auf dem Scansteuersignal mit dem Transistor-an-Spannungspegel, wodurch der zweiten Knoten N2 und der dritte Knoten N3 verbunden werden, und somit kann der Treibertransistor Tdr in Form einer Diode verschaltet werden. Gleichzeitig kann der Datenzuführtransistor Tds einschalten basierend auf dem Scansteuersignal mit dem Transistor-an-Spannungspegel, wodurch das der Datenleitung DL zugeführte Datensignal dem dritten Knoten N3 zugeführt werden kann. Für diese Abtastperiode kann ein Potential des zweiten Knotens N2 hoch werden durch einen Strom, der zwischen der ersten Source-Drain-Elektrode und der zweiten Source-Drain-Elektrode des Treibertransistors Tdr fließt durch die Spannung des dritten Knotens N3. Als solches kann das Potential des dritten Knotens N3 bis zum Erreichen einer Spannung ansteigen. Diese Spannung wird erhalten durch Subtrahieren der Spannung gemäß dem Datensignal und der charakteristischen Spannung des Treibertransistors Tdr von der Initialisierungsspannung und einer Differenzspannung zwischen der Gatespannung und der Source-Spannung des Treibertransistors Tdr, gemäß dem in dem Speicherkondensator Cst gespeicherten Potential des dritten Knotens N3. Die Initialisierungsspannung hat einen Spannungspegel, der gleich oder geringer ist als eine Gemeinsame-Spannung-Quelle Vss, die der Gemeinsame-Elektrode-Schicht CE zugeführt wird.
  • In der Lichtemissionsperiode hat das der Initialisierungssteuerleitung ICL zugeführte Initialisierungssteuersignal einen Transistor-aus-Spannungspegel, hat das der Lichtemissionssteuerleitung ECL zugeführte Lichtemissionssteuersignal einen Transistor-an-Spannungspegel und hat das der Scansteuerleitung SCL zugeführte Scansteuersignal einen Transistor-aus-Spannungspegel. Daher können für die Lichtemissionsperiode der erste und zweite Lichtemissionssteuertransistor Tec1 und Tec2 einschalten basierend auf dem Lichtemissionssteuersignal mit dem Transistor-an-Spannungspegel. Die von der Pixeltreiberenergieleitung zugeführte Pixeltreiberenergiequelle kann an die erste Source-Drain-Elektrode des Treibertransistors Tdr durch den eingeschalteten ersten Lichtemissionssteuertransistor Tec1 angelegt werden. Somit kann der Datenstrom entsprechend der Spannungsdifferenz zwischen der Gate-Spannung und der Pixeltreiberspannung des Treibertransistors Tdr der Leuchtdiode ED zugeführt werden durch den eingeschalteten zweiten Lichtemissionssteuertransistor Tec2. Für die Lichtemissionsperiode kann die Gate-Source-Spannung Vgs des Treibertransistors durch den Speicherkondensator Cst bei „(Vdata-Vth)-Vdd“ aufrechterhalten werden. Der Strom, der durch den Treibertransistor Tds fließt, ist proportional zum quadratischen Wert (Vdata-Vdd)2 eines Werts, der durch eine Schwellenspannung aus der Source-Gate-Spannung Vsg des Treibertransistors Tdr erhalten wird. Der Strom, der zu der Leuchtdiode ED fließt, kann bestimmt sein durch die Datenspannung Vdata gemäß dem Datensignal unabhängig von der Schwellenspannung Vth des Treibertransistors Tdr.
  • 5 veranschaulicht ein Layout einer ersten Schaltkreisschicht, die in 4 gezeigt ist. 6 ist eine Querschnittsansicht entlang der Linie I- I', die in 5 gezeigt ist. 7 ist eine Querschnittsansicht entlang der Linie II-II', die in 5 gezeigt ist. Wie in 4 bis 7 veranschaulicht, kann die erste Schaltkreisschicht 110 des Pixels ein Substrat 10, eine erste Halbleiterschicht 11, eine erste Gateisolationsschicht 13, eine Lichtemissionssteuerleitung ECL, eine Gateelektrode GE, eine erste Zwischenschichtdielektrikumsschicht 15, eine zweite Kondensatorelektrode Ec2, eine erste Schutzschicht 17, ein erstes Leitungskontaktloch Hlc1, ein zweites Leitungskontaktloch Hlc2, ein erstes Strukturkontaktloch Hpc1, ein zweites Strukturkontaktloch Hpc2, ein viertes Strukturkontaktloch Hpc4, eine Pixeltreiberenergieleitung PL, eine erste Knotenverbindungsstruktur Pnc1, eine zweite Knotenverbindungsstruktur Pnc2 und eine vierte Knotenverbindungsstruktur Pnc4 aufweisen.
  • Das Substrat 10 kann ein Erster-Lichtemissionssteuertransistor-Gebiet, ein Zweiter-Lichtemissionssteuertransistor-Gebiet, ein Treibertransistor-Gebiet und ein Kondensator-Gebiet aufweisen, welche in dem Pixelgebiet definiert sind. Die erste Halbleiterschicht 11 kann in dem Pixelgebiet des Substrats 10 so sein, dass sie durch das Erster-Lichtemissionssteuertransistor-Gebiet, das Zweiter-Lichtemissionssteuertransistor-Gebiet, das Treibertransistor-Gebiet und das Kondensator-Gebiet verläuft. Die erste Halbleiterschicht 11 kann ein Polysiliziummaterial aufweisen. Zum Beispiel kann die erste Halbleiterschicht 11 in dem Pixelgebiet des Substrats 10 so sein, dass sie eine zweidimensionale „U“-Form hat.
  • Die erste Halbleiterschicht 11 kann ein erstes bis drittes Kanalgebiet CA1, CA2 und CA3 aufweisen. Die erste Halbleiterschicht 11 kann ferner ein erstes und zweites schwach dotiertes Gebiet LD1 und LD2 aufweisen, die parallel zueinander ausgebildet sind unter Einfügung des ersten Kanalgebiets CA1. Die erste Halbleiterschicht 11 kann ferner ein drittes und viertes schwach dotiertes Gebiet LD3 und LD4 aufweisen, die parallel zueinander ausgebildet sein können unter Einfügung des dritten Kanalgebiets CA3. Die erste Halbleiterschicht 11 kann ferner ein erstes stark dotiertes Gebiet HD1 benachbart zu dem ersten schwach dotierten Gebiet LD1 aufweisen, und ein zweites stark dotiertes Gebiet HD2, das zwischen dem zweiten Kanalgebiet CA2 ausgebildet ist. Die erste Halbleiterschicht 11 kann ferner das zweite schwach dotierte Gebiet LD2 aufweisen, ein drittes stark dotiertes Gebiet HD3, das zwischen dem zweiten Kanalgebiet CA2 und dem dritten schwach dotierten Gebiet LD3 ausgebildet ist, und ein viertes stark dotiertes Gebiet HD4 benachbart zu dem vierten schwach dotierten Gebiet LD4. Das erste und dritte Kanalgebiet CA1 und CA3 der Halbleiterschicht 11 kann parallel zueinander ausgebildet sein, so dass es eine zweidimensionale „|“ - Form hat, und das zweite Kanalgebiet CA2 der ersten Halbleiterschicht 11 kann zwischen dem ersten und dritten Kanalgebiet CA1 und CA3 ausgebildet sein, so dass es eine zweidimensionale „U“ - Form hat.
  • Jedes von dem ersten bis vierten stark dotierten Gebiet HD1, HD2, HD3 und HD4 der ersten Halbleiterschicht 11 kann als ein Gebiet definiert sein mit einer Störstellendotierkonzentration, die höher ist als die von jedem des ersten bis vierten schwach dotierten Gebiets LD1, LD2, LD3 und LD4. Das erste stark dotierte Gebiet HD1 der ersten Halbleiterschicht 11 kann als die erste Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors Tec1 verwendet werden. Das zweite stark dotierte Gebiet HD2 der ersten Halbleiterschicht 11 kann als die zweite Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors Tec1 und die erste Source-Drain-Elektrode Treibertransistors Tdr verwendet werden, und kann definiert werden als der erste Knoten N1 des ersten Pixelschaltkreises PC1.
  • Das dritte stark dotierte Gebiet HD3 der ersten Halbleiterschicht 11 kann als die zweite Source-Drain-Elektrode des Treibertransistors Tdr und die erste Source-Drain-Elektrode des zweiten Lichtemissionssteuertransistors Tec2 verwendet werden, und kann definiert werden als der zweite Knoten N2 des ersten Pixelschaltkreises PC1. Das vierte stark dotierte Gebiet HD4 der ersten Halbleiterschicht 11 kann als die zweite Source-Drain-Elektrode des zweiten Lichtemissionssteuertransistors Tec2 verwendet werden, und kann definiert werden durch den vierten Knoten N4 des ersten Pixelschaltkreises PC1.
  • Die erste Gateisolationsschicht 13 kann auf dem gesamten Substrat 10 ausgebildet sein, so dass sie die erste Halbleiterschicht 11 bedeckt. Die erste Gateisolationsschicht 13 gemäß einer beispielhaften Ausführungsform kann aus einem Siliziumoxid (SiOx), einem Siliziumnitrid (SiNx) oder einer mehrlagigen Schicht aus SiOx und SiNx gebildet sein. Die Lichtemissionssteuerleitung ECL kann auf der ersten Gateisolationsschicht 13 ausgebildet sein, so dass sie jedes von dem ersten und dritten Kanalgebiet CA1 CA3 der ersten Halbleiterschicht 11 überlappt, und sich longitudinal entlang der ersten Richtung X erstrecken. Das erste Gebiet der Lichtemissionssteuerleitung ECL, das das erste Kanalgebiet CA1 der ersten Halbleiterschicht 11 überlappt, kann als die Gateelektrode des ersten Lichtemissionssteuertransistors Tec1 dienen. Das zweite Gebiet der Lichtemissionssteuerleitung ECL, das das dritte Kanalgebiet CA3 der ersten Halbleiterschicht 11 überlappt, kann als die Gateelektrode des zweiten Lichtemissionssteuertransistors Tec2 dienen. Somit kann es nicht erforderlich sein, eine separate Gateelektrode zu bilden, die von der Lichtemissionssteuerleitung ECL vorspringt, um die Gateelektroden der Lichtemissionssteuertransistoren Tec1 und Tec2 in dem Pixel P zu bilden. Aus diesem Grund kann Platz in dem Pixel P zum Bilden der Gateelektrode der Lichtemissionssteuertransistoren Tec1 und Tec2 eingespart werden.
  • Das erste Gebiet der Lichtemissionssteuerleitung ECL, das erste Kanalgebiet CA1 der ersten Halbleiterschicht 11, das erste schwach dotierte Gebiet LD1, das zweite schwach dotierte Gebiet LD2, das erste stark dotierte Gebiet HD1 und das zweite stark dotierte Gebiet HD2 bilden den ersten Lichtemissionssteuertransistor Tec1. Das zweite Gebiet der Lichtemissionssteuerleitung ECL, das dritte Kanalgebiet CA3 der ersten Halbleiterschicht 11, das dritte schwach dotierte Gebiet LD3, das vierte schwach dotierte Gebiet LD4, das dritte stark dotierte Gebiet HD3 und das vierte stark dotierte Gebiet HD4 bilden den zweiten Lichtemissionssteuertransistor Tec2. Die Gateelektrode GE kann auf der ersten Gateisolationsschicht 13 so in einer Inselform sein, dass sie das zweite Kanalgebiet CA2 der ersten Halbleiterschicht 11 überlappt. Die Gateelektrode GE dient als die Gateelektrode des Treibertransistors Tdr und die erste Kondensatorelektrode Ec1 des Speicherkondensators Cst und kann als der dritte Knoten N3 des ersten Pixelschaltkreises PC1 definiert werden. Die Gateelektrode GE, das zweite Kanalgebiet CA2 der ersten Halbleiterschicht 11, das zweite stark dotierte Gebiet HD2 und das dritte stark dotierte Gebiet HD3 bilden den Treibertransistor Tdr.
  • Die Gateelektrode GE weist ferner einen Vorsprung GEa auf. Der Vorsprung GEa kann zwischen dem zweiten stark dotierten Gebiet HD2 und dem dritten stark dotierten Gebiet HD3 von einer oberen Seite der Gateelektrode GE vorspringen, die zu der Lichtemissionssteuerleitung ECL benachbart ist. Der Vorsprung GEa kann als ein Kontaktgebiet zwischen dem dritten Knoten N3 und dem zweiten Pixelschaltkreis PC2 der zweiten Schaltkreisschicht 150 definiert werden und kann als die dritte Knotenverbindungsstruktur Pnc3 verwendet werden. Die Lichtemissionssteuerleitung ECL und die Gateelektrode GE können aus einer einzelnen Schicht oder mehreren Schichten, aufweisend irgendeines von Mo, Al, Cr, Au, Ti, Ni, Nd und Cu oder deren Legierung, ausgebildet sein. Die erste Zwischenschichtdielektrikumsschicht 15 kann auf dem gesamten Substrat ausgebildet sein, so dass sie die Lichtemissionssteuerleitung ECL und die Gateelektrode GE bedeckt. Die erste Zwischenschichtdielektrikumsschicht 15 gemäß einer beispielhaften Ausführungsform kann aus einem Siliziumoxid (SiOx), einem Siliziumnitrid (SiNx) oder einer mehrlagigen Schicht aus SiOx und SiNx ausgebildet sein.
  • Die zweite Kondensatorelektrode Ec2 kann auf der ersten Zwischenschichtdielektrikumsschicht 15 sein, so dass sie die Gateelektrode GE des Treibertransistors Tdr überlappt. Die zweite Kondensatorelektrode Ec2 gemäß einer beispielhaften Ausführungsform kann aus einer einzelnen Schicht oder mehreren Schichten, aufweisend irgendeines von Mo, Al, Cr, Au, Ti, Ni, Nd und Cu oder deren Legierung, ausgebildet sein, oder kann aus demselben Material wie das der Gateelektrode ausgebildet sein. Der Speicherkondensator Cst ist in einem Überlappgebiet zwischen der zweiten Kondensatorelektrode Ec2 und der Gateelektrode GE des Treibertransistors Tdr ausgebildet. Die erste Schutzschicht 17 kann auf dem gesamten Substrat ausgebildet sein, so dass sie die zweite Kondensatorelektrode Ec2 und die erste Zwischenschichtdielektrikumsschicht 15 bedeckt. Die erste Schutzschicht 17 kann aus einem Siliziumoxid (SiOx), einem Siliziumnitrid (SiNx) oder einer mehrlagigen Schicht aus SiOx und SiNx ausgebildet sein.
  • Das erste Leitungskontaktloch Hlc1 legt die erste Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors Tec1 frei, das heißt, das erste stark dotierte Gebiet HD1 der ersten Halbleiterschicht 11. Das erste Leitungskontaktloch Hlc1 kann durch die erste Gateisolationsschicht 13, die erste Zwischenschichtdielektrikumsschicht 15 und die erste Schutzschicht 17 hindurchführen. Jede dieser Schichten kann auf dem ersten stark dotierten Gebiet HD1 der ersten Halbleiterschicht 11 sein, wodurch das erste stark dotierte Gebiet HD1 der ersten Halbleiterschicht 11 teilweise freigelegt ist. Das zweite Leitungskontaktloch Hlc2 kann basierend auf der zweiten Richtung Y parallel zu dem ersten Leitungskontaktloch Hlc1 sein und kann die zweite Kondensatorelektrode Ec2 teilweise freilegen. Das zweite Leitungskontaktloch Hlc2 gemäß einer beispielhaften Ausführungsform kann so ausgebildet sein, dass es durch die erste Schutzschicht 17 an einer Seitenecke der zweiten Kondensatorelektrode Ec2 hindurchführt, und dadurch eine Seitenecke der zweiten Kondensatorelektrode Ec2 freilegen.
  • Das erste Strukturkontaktloch Hpc1 legt die zweite Source-Drain-Elektrode (oder die erste Source-Drain-Elektrode des Treibertransistors Tdr) des ersten Lichtemissionssteuertransistors Tec1 frei, das heißt, das zweite stark dotierte Gebiet HD2 (oder den ersten Knoten N1) der ersten Halbleiterschicht 11. Das erste Strukturkontaktloch Hpc1 kann durch die erste Gateisolationsschicht 13, die erste Zwischenschichtdielektrikumsschicht 15 und die erste Schutzschicht 17, die auf dem zweiten stark dotierten Gebiet HD2 der ersten Halbleiterschicht 11 sind, hindurchführen und dadurch das zweite stark dotierte Gebiet HD2 der ersten Halbleiterschicht 11 teilweise freilegen.
  • Das zweite Strukturkontaktloch Hpc2 legt die erste Source-Drain-Elektrode (oder die zweite Source-Drain-Elektrode des Treibertransistors Tdr) des zweiten Lichtemissionssteuertransistors Tec2 frei, das heißt, das dritte stark dotierte Gebiet HD3 (oder den zweiten Knoten N2) der ersten Halbleiterschicht 11. Das zweite Strukturkontaktloch Hpc2 kann durch die erste Gateisolationsschicht 13, die erste Zwischenschichtdielektrikumsschicht 15 und die erste Schutzschicht 17 hindurchführen. Diese Schichten können auf dem dritten stark dotierten Gebiet HD3 der ersten Halbleiterschicht 11 sein, wodurch das dritte stark dotierte Gebiet HD3 der ersten Halbleiterschicht 11 teilweise freigelegt ist.
  • Das vierte Strukturkontaktloch Hpc4 legt die zweite Source-Drain-Elektrode des zweiten Lichtemissionssteuertransistors Tec2 frei, das heißt, das vierte stark dotierte Gebiet HD4 (oder den vierten Knoten N4) der ersten Halbleiterschicht 11. Das vierte Strukturkontaktloch Hpc4 gemäß einer beispielhaften Ausführungsform kann durch die erste Gateisolationsschicht 13, die erste Zwischenschichtdielektrikumsschicht 15 und die erste Schutzschicht 17 hindurchführen. Diese Schichten können auf dem vierten stark dotierten Gebiet HD4 der ersten Halbleiterschicht 11 sein, wodurch das vierte stark dotierte Gebiet HD4 der ersten Halbleiterschicht 11 teilweise freigelegt ist.
  • Die Pixeltreiberenergieleitung PL kann auf der ersten Schutzschicht 17 entlang der zweiten Richtung Y ausgebildet sein, so dass sie durch das erste Leitungskontaktloch Hlx1 und das zweite Leitungskontaktloch Hlc2 hindurchführt. Die Pixeltreiberenergieleitung PL kann durch das erste Leitungskontaktloch Hlc1 mit dem ersten stark dotierten Gebiet HD1 der ersten Halbleiterschicht 11 elektrisch verbunden sein und somit mit der ersten Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors Tec1 elektrisch verbunden sein. Die Pixeltreiberenergieleitung PL kann durch das zweite Leitungskontaktloch Hlc2 mit einem Teilbereich einer Seitenecke der zweiten Kondensatorelektrode Ec2 elektrisch verbunden sein. Die Pixeltreiberenergieleitung PL kann ferner eine horizontale Vorsprungsleitung PLh aufweisen, die entlang der ersten Richtung X an einem unteren Gebiet des Pixels P vorspringt. Die horizontale Vorsprungsleitung PLh kann so ausgebildet sein, dass sie von zwei in der ersten Richtung X benachbarten Pixeln P gemeinsam genutzt wird.
  • Die erste Knotenverbindungsstruktur Pnc1 kann auf der ersten Schutzschicht 17 in einer Inselform so ausgebildet sein, dass sie das erste Strukturkontaktloch Hpc1 überlappt. Die erste Knotenverbindungsstruktur Pnc2 kann durch das erste Strukturkontaktloch Hpc1 mit dem zweiten stark dotierten Gebiet HD2 der ersten Halbleiterschicht 11 elektrisch verbunden sein und somit mit dem ersten Knoten N1 elektrisch verbunden sein. Das heißt, die erste Knotenverbindungsstruktur Pnc1 kann mit jeder von der zweiten Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors Tec1 und der ersten Source-Drain-Elektrode des Treibertransistors Tdr elektrisch verbunden sein. Die zweite Knotenverbindungsstruktur Pnc2 kann auf der ersten Schutzschicht 17 so in einer Inselform ausgebildet sein, dass sie das zweite Strukturkontaktloch Hpc2 überlappt. Die zweite Knotenverbindungsstruktur Pnc2 kann durch das zweite Strukturkontaktloch Hpc2 mit dem dritten stark dotierten Gebiet HD3 der ersten Halbleiterschicht 11 elektrisch verbunden sein und somit mit dem zweiten Knoten N2 elektrisch verbunden sein. Das heißt, die zweite Knotenverbindungsstruktur Pnc2 kann mit jeder von der zweiten Source-Drain-Elektrode des Treibertransistors Tdr und der ersten Source-Drain-Elektrode des zweiten Lichtemissionssteuertransistors Tec2 elektrisch verbunden sein.
  • Die vierte Knotenverbindungsstruktur Pnc4 kann auf der ersten Schutzschicht 17 so in einer Inselform ausgebildet sein, dass sie das vierte Strukturkontaktloch Hpc4 überlappt. Die vierte Knotenverbindungsstruktur Pnc4 kann durch das vierte Strukturkontaktloch Hpc4 mit dem vierten stark dotierten Gebiet HD4 der ersten Halbleiterschicht 11 elektrisch verbunden sein und somit mit dem vierten Knoten N4 elektrisch verbunden sein. Das heißt, die vierte Knotenverbindungsstruktur Pnc4 kann mit jeder von der zweiten Source-Drain-Elektrode des zweiten Lichtemissionssteuertransistors Tec2 elektrisch verbunden sein. Jede von der Pixeltreiberenergieleitung PL, der ersten Knotenverbindungsstruktur Pnc1, der zweiten Knotenverbindungsstruktur Pnc2 und der vierten Knotenverbindungsstruktur Pnc4 kann aus einer einzelnen Schicht ausgebildet sein. Die einzelne Schicht kann aus irgendeinem von Mo, Al, Cr, Au, Ti, Ni, Nd und Cu, und/oder deren Legierung(en) bestehen. Alternativ kann die einzelne Schicht aus einer mehrlagigen Struktur ausgebildet sein, wie beispielsweise einer Abscheidestruktur (Ti/Al/Ti) aus Al und Ti, einer Abscheidestruktur (ITO/Al/ITO) aus Al und ITO, einer APC (Ag/Pd/Cu) - Legierung und einer Abscheidestruktur (ITO/APC/ITO) aus einer APC-Legierung und ITO.
  • Die erste Schaltkreisschicht 110 ist von der Schaltkreisisolationsschicht 130 bedeckt. Die Schaltkreisisolationsschicht 130 gemäß einer beispielhaften Ausführungsform kann aus einem Siliziumoxid (SiOx), einem Siliziumnitrid (SiNx) oder einer mehrlagigen Schicht aus SiOx und SiNx ausgebildet sein. Die Schaltkreisisolationsschicht 130 gemäß einer weiteren beispielhaften Ausführungsform kann aus einem organischen Material wie beispielsweise Acrylharz, Epoxidharz, Phenolharz, Polyamidharz und Polyimidharz ausgebildet sein.
  • 8 stellt ein Layout einer in 4 gezeigten zweiten Schaltkreisschicht dar. 9 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie III-III'. 10 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie IV-IV'. 1 ist eine Querschnittsansicht entlang der in 8 gezeigten Linie V-V'. Die zweite Schaltkreisschicht 150 des Pixels kann eine zweite Halbleiterschicht 31, eine dritte Halbleiterschicht 41, eine zweite Gateisolationsschicht 33, eine Initialisierungssteuerleitung ICL, eine Scansteuerleitung SCL, eine zweite Zwischenschichtdielektrikumsschicht 35, ein erstes bis viertes Elektrodenkontaktloch Hec1, Hec2, Hec3 und Hec4, ein erstes bis viertes Knotenkontaktloch Hnc1, Hnc2, Hnc3 und Hnc4, einen ersten bis vierten Schaltkreisverbinder Cc1 bis Cc4, eine zweite Schutzschicht 37, ein drittes Leitungskontaktloch Hlc3, ein viertes Leitungskontaktloch Hlc4, eine Datenleitung DL und eine Initialisierungsspannungsleitung IVL aufweisen.
  • Die zweite Schaltkreisschicht 150 kann ein Datenzuführtransistor-Gebiet, ein Abtasttransistor-Gebiet und ein Erster-Initialisierungstransistor- und ein Zweiter-Initialisierungstransistor-Gebiet aufweisen, welche auf der Schaltkreisisolationsschicht 130 definiert sind. Die zweite Halbleiterschicht 31 ist in dem auf der Schaltkreisisolationsschicht 130 definierten Datenzuführtransistor-Gebiet. Die zweite Halbleiterschicht 31 kann ein Polysiliziummaterial aufweisen. Zum Beispiel kann die zweite Halbleiterschicht 31 so in dem Datenzuführtransistor-Gebiet der zweiten Schaltkreisschicht 130 sein, dass sie eine zweidimensionale „┘“ - Form hat. Die zweite Halbleiterschicht 31 kann ein Kanalgebiet CA, ein erstes und zweites leicht dotiertes Gebiet LD1 und LD2, die parallel zueinander ausgebildet sind unter Einfügung des Kanalgebiets CA, ein erstes stark dotiertes Gebiet HD1 benachbart zu dem ersten leicht dotierten Gebiet LD1 und ein zweites stark dotiertes Gebiet HD2 benachbart zu dem zweiten leicht dotierten Gebiet LD2 aufweisen. Die dritte Halbleiterschicht 41 kann so auf der Schaltkreisisolationsschicht 130 sein, dass sie durch das Abtasttransistor-Gebiet und das Erster-Initialisierungstransistor-Gebiet und das Zweiter-Initialisierungstransistor-Gebiet hindurchführt. Die dritte Halbleiterschicht 41 kann ein Polysiliziummaterial aufweisen. Zum Beispiel kann die dritte Halbleiterschicht 41 auf der Schaltkreisisolationsschicht 130 sein und kann eine zweidimensionale „C“ - Form haben.
  • Die dritte Halbleiterschicht 41 kann ein erstes bis viertes Kanalgebiet CA1, CA2, CA3 und C4, ein erstes und zweites leicht dotiertes Gebiet LD1 und LD2, die parallel zueinander ausgebildet sind unter Einfügung des ersten Kanalgebiets CA1, ein drittes und viertes leicht dotiertes Gebiet LD3 und LD4, die parallel zueinander ausgebildet sind unter Einfügung des zweiten Kanalgebiets CA2, ein fünftes und sechstes leicht dotiertes Gebiet LD5 und LD6, die parallel zueinander ausgebildet sind unter Einfügung des dritten Kanalgebiets CA3, ein siebtes und achtes leicht dotiertes Gebiet LD7 und LD8, die parallel zueinander ausgebildet sind unter Einfügung des vierten Kanalgebiets CA4, aufweisen. Die dritte Halbleiterschicht 41 kann ferner ein erstes stark dotiertes Gebiet HD1 benachbart zu dem ersten leicht dotierten Gebiet LD1, ein zweites stark dotiertes Gebiet HD2, das zwischen dem zweiten leicht dotierten Gebiet LD2 und dem dritten leicht dotierten Gebiet LD3 ausgebildet ist, ein drittes stark dotiertes Gebiet HD3, das zwischen dem vierten leicht dotierten Gebiet LD4 und dem fünften leicht dotierten Gebiet LD5 ausgebildet ist, ein viertes stark dotiertes Gebiet HD4, das zwischen dem sechsten leicht dotierten Gebiet LD6 und dem siebten leicht dotierten Gebiet LD7 ausgebildet ist, und ein fünftes stark dotiertes Gebiet HD5 benachbart zu dem achten leicht dotierten Gebiet LD8 aufweisen.
  • Das Kanalgebiet CA der zweiten Halbleiterschicht 31 und jedes von dem ersten und dem zweiten Kanalgebiet CA1 und CA2 der dritten Halbleiterschicht 41 können parallel zueinander ausgebildet sein und eine zweidimensionale „ I “ - Form haben. Das dritte und das vierte Kanalgebiet CA3 und CA4 der dritten Halbleiterschicht 41 sind parallel zueinander ausgebildet und haben eine zweidimensionale „ | “ - Form. Jedes von dem ersten und dem zweiten stark dotierten Gebiet HD1 und HD2 der zweiten Halbleiterschicht 31 und jedes von dem ersten bis fünften stark dotierten Gebiet HD1 bis HD5 der dritten Halbleiterschicht können als Gebiete definiert sein, die eine Störstellendotierkonzentration haben, die höher ist als die von jedem des ersten bis achten schwach dotierten Gebiets LD1 bis LD8. Das erste stark dotierte Gebiet HD1 der zweiten Halbleiterschicht 31 kann als die erste Source-Drain-Elektrode des Datenzuführtransistors Tds verwendet werden. Das zweite stark dotierte Gebiet HD2 der zweiten Halbleiterschicht 31 kann als die zweite Source-Drain-Elektrode des Datenzuführtransistors Tds verwendet werden und kann als der erste Knoten N1' des zweiten Pixelschaltkreises PC2 definiert werden.
  • Das erste stark dotierte Gebiet HD1 der dritten Halbleiterschicht 41 kann als die zweite Source-Drain-Elektrode des zweiten Abtasttransistors Ts2 verwendet werden und kann als der zweite Knoten N2' des zweiten Pixelschaltkreises PC2 definiert werden. Das dritte stark dotierte Gebiet HD3 der dritten Halbleiterschicht 41 kann als die erste Source-Drain-Elektrode des ersten Abtasttransistors Ts1 verwendet werden und kann als der dritte Knoten N3' des zweiten Pixelschaltkreises PC2 definiert werden. Das fünfte stark dotierte Gebiet HD5 der dritten Halbleiterschicht 41 kann als die zweite Source-Drain-Elektrode des zweiten Initialisierungstransistors Ti2 verwendet werden und kann als der vierte Knoten N4' des zweiten Pixelschaltkreises PC2 definiert werden. Die zweite Gateisolationsschicht 33 kann auf der gesamten Schaltkreisisolationsschicht 130 so ausgebildet sein, dass sie die zweite und dritte Halbleiterschicht 31 und 41 bedeckt. Die zweite Gateisolationsschicht 33 gemäß einer beispielhaften Ausführungsform kann aus einem Siliziumoxid (SiOx), einem Siliziumnitrid (SiNx) oder einer mehrlagigen Schicht aus SiOx und SiNx ausgebildet sein.
  • Die Initialisierungssteuerleitung ICL kann so auf der zweiten Gateisolationsschicht 33 sein, dass sie jedes von dem dritten und vierten Kanalgebiet CA3 und C4 der dritten Halbleiterschicht 41 überlappt, und sich longitudinal entlang der ersten Richtung X erstrecken. Das erste Gebiet der Initialisierungssteuerleitung ICL, das mit dem vierten Kanalgebiet CA4 der dritten Halbleiterschicht 41 überlappt, kann als die Gateelektrode des zweiten Initialisierungstransistors Ti2 dient. Das zweite Gebiet der Initialisierungssteuerleitung ICL, das mit dem dritten Kanalgebiet CA3 der dritten Halbleiterschicht 41 überlappt, kann als die Gateelektrode des ersten Initialisierungstransistors Ti1 dienen. Daher ist es nicht erforderlich, eine separate Gateelektrode zu bilden, die von der Initialisierungssteuerleitung ICL vorspringt, um die Gateelektroden der Initialisierungstransistoren Til und Ti2 in dem Pixel P zu bilden. Aus diesem Grund kann Platz in dem Pixel P zum Bilden der Gateelektrode der Initialisierungstransistoren Ti1 und Ti2 eingespart werden.
  • Das erste Gebiet der Initialisierungssteuerleitung ICL, das vierte Kanalgebiet CA4 der dritten Halbleiterschicht 41, das siebte schwach dotierte Gebiet LD7, das achte schwach dotierte Gebiet LD8, das vierte stark dotierte Gebiet HD4 und das fünfte stark dotierte Gebiet HD5 bilden den zweiten Initialisierungstransistor Ti2. Das zweite Gebiet der Initialisierungssteuerleitung ICL, das dritte Kanalgebiet CA3 der dritten Halbleiterschicht 41, das fünfte schwach dotierte Gebiet LD5, das sechste schwach dotierte Gebiet LD6, das dritte stark dotierte Gebiet HD3 und das vierte stark dotierte Gebiet HD4 bilden den ersten Initialisierungstransistor Ti1.
  • Die Scansteuerleitung SCL kann so auf der zweiten Gateisolationsschicht 33 sein, dass sie jedes von dem ersten und zweiten Kanalgebiet CA1 und CA2 der dritten Halbleiterschicht 41 überlappt, und sich longitudinal entlang der ersten Richtung X erstrecken parallel zu der Initialisierungssteuerleitung ICL. Das erste Gebiet der Scansteuerleitung SCL, das mit dem ersten Kanalgebiet CA4 der dritten Halbleiterschicht 41 überlappt, kann als die Gateelektrode des zweiten Abtasttransistors Ts2 dienen. Das zweite Gebiet der Scansteuerleitung SCL, das mit dem zweiten Kanalgebiet CA2 der dritten Halbleiterschicht 41 überlappt, kann als die Gateelektrode des ersten Abtasttransistors Ts1 dienen. Daher kann es nicht erforderlich sein, eine separate Gateelektrode zu bilden, die von der Scansteuerleitung vorspringt, um die Gateelektroden der Abtasttransistoren Ts1 und Ts2 in dem Pixel zu bilden. Aus diesem Grund kann Platz in dem Pixel P zum Bilden der Gateelektrode der Abtasttransistoren Ts1 und Ts2 eingespart werden.
  • Das erste Gebiet der Scansteuerleitung SCL, das erste Kanalgebiet CA1 der dritten Halbleiterschicht 41, das erste schwach dotierte Gebiet LD1, das zweite schwach dotierte Gebiet LD2, das erste stark dotierte Gebiet HD1 und das zweite stark dotierte Gebiet HD2 bilden den zweiten Abtasttransistor Ts2. Das zweite Gebiet der Scansteuerleitung SCL, das zweite Kanalgebiet CA2 der dritten Halbleiterschicht 41, das dritte schwach dotierte Gebiet LD3, das vierte schwach dotierte Gebiet LD4, das zweite stark dotierte Gebiet HD2 und das dritte stark dotierte Gebiet HD3 bilden den ersten Abtasttransistor Ts1. Daher sind der erste und zweite Abtasttransistor Ts1 und Ts2 zueinander in Serie geschaltet, so dass sie eine Dualkanalstruktur haben. Die Initialisierungssteuerleitung ICL und die Scansteuerleitung SCL können aus einer einzelnen Schicht oder mehreren Schichten, aufweisend irgendeines von Mo, Al, Cr, Au, Ti, Ni, Nd und Cu oder deren Legierung, ausgebildet sein.
  • Die zweite Zwischenschichtdielektrikumsschicht 35 kann so auf dem gesamten Substrat ausgebildet sein, dass sie die Initialisierungssteuerleitung ICL und die Scansteuerleitung SCL bedeckt. Die zweite Zwischenschichtdielektrikumsschicht 35 gemäß einer beispielhaften Ausführungsform kann aus einem Siliziumoxid (SiOx), einem Siliziumnitrid (SiNx) oder einer mehrlagigen Schicht aus SiOx und SiNx ausgebildet sein. Das erste Elektrodenkontaktloch Hec1 legt die zweite Source-Drain-Elektrode des Datenzuführtransistors Tds frei, d.h. das zweite stark dotierte Gebiet HD2 der zweiten Halbleiterschicht 31. Das erste Elektrodenkontaktloch Hec1 gemäß einer beispielhaften Ausführungsform kann so ausgebildet sein, dass es durch die zweite Gateisolationsschicht 33 und die zweite Zwischenschichtisolationsschicht 35 hindurchführt, welche auf dem zweiten stark dotierten Gebiet HD2 der zweiten Halbleiterschicht 31 sind, und dadurch das zweite stark dotierte Gebiet HD2 der zweiten Halbleiterschicht 31 teilweise freilegt. Daher wird der erste Knoten N1' des zweiten Pixelschaltkreises PC2 durch das erste Elektrodenkontaktloch Hec1 freigelegt.
  • Das zweite Elektrodenkontaktloch Hec2 legt die zweite Source-Drain-Elektrode des zweiten Abtasttransistors Ts2 frei, d.h. das erste stark dotierte Gebiet HD1 der dritten Halbleiterschicht 41. Das zweite Elektrodenkontaktloch Hec2 gemäß einer beispielhaften Ausführungsform kann durch die zweite Gateisolationsschicht 33 und die zweite Zwischenschichtdielektrikumsschicht 35, welche auf dem ersten stark dotierten Gebiet HD1 der dritten Halbleiterschicht 41 sind, hindurchführen und dadurch das erste stark dotierte Gebiet HD1 der dritten Halbleiterschicht 41 teilweise freilegen. Daher wird der zweite Knoten N2' des zweiten Pixelschaltkreises PC2 durch das zweite Elektrodenkontaktloch Hec2 freigelegt.
  • Das dritte Elektrodenkontaktloch Hec2 legt die zweite Source-Drain-Elektrode des ersten Abtasttransistors Ts1 frei, d.h. das dritte stark dotierte Gebiet HD3 der dritten Halbleiterschicht 41. Das dritte Elektrodenkontaktloch Hec3 gemäß einer beispielhaften Ausführungsform kann durch die zweite Gateisolationsschicht 33 und die zweite Zwischenschichtdielektrikumsschicht 35, welche auf dem dritten stark dotierten Gebiet HD3 der dritten Halbleiterschicht 41 sind, hindurchführen und dadurch das dritte stark dotierte Gebiet HD3 der dritten Halbleiterschicht 41 teilweise freilegen. Daher wird der dritte Knoten N3' des zweiten Pixelschaltkreises PC2 durch das dritte Elektrodenkontaktloch Hec3 freigelegt.
  • Das vierte Elektrodenkontaktloch Hec4 legt die zweite Source-Drain-Elektrode des zweiten Initialisierungstransistors Ti2 frei, d.h. das fünfte stark dotierte Gebiet HD5 der dritten Halbleiterschicht 41. Das vierte Elektrodenkontaktloch Hec4 gemäß einer beispielhaften Ausführungsform kann durch die zweite Gateisolationsschicht 33 und die zweite Zwischenschichtisolationsschicht 35, welche auf dem fünften stark dotierten Gebiet HD5 der dritten Halbleiterschicht 41 sind, hindurchführen und dadurch das fünfte stark dotierte Gebiet HD5 der dritten Halbleiterschicht 41 teilweise freilegen. Daher kann der vierte Knoten N4' des zweiten Pixelschaltkreises PC2 durch das vierte Elektrodenkontaktloch Hec4 freigelegt werden.
  • Das erste Knotenkontaktloch Hnc1 legt, wie in 12 gezeigt, die erste Knotenverbindungsstruktur Pnc1 in der ersten Schaltkreisschicht 110 teilweise frei. Das erste Knotenkontaktloch Hnc1 gemäß einer beispielhaften Ausführungsform kann durch die zweite Zwischenschichtdielektrikumsschicht 35, die zweite Gateisolationsschicht 33 und die Schaltkreisisolationsschicht 130, welche auf der ersten Knotenverbindungsstruktur Pncl sind, hindurchführen und dadurch die erste Knotenverbindungsstruktur Pnc1 teilweise freilegen. Daher wird die erste Knotenverbindungsstruktur Pnc1, die mit dem ersten Knoten N1 des ersten Pixelschaltkreises PC1 verbunden ist, durch das erste Knotenkontaktloch Hnc1 freigelegt.
  • Das zweite Knotenkontaktloch Hnc2 legt, wie in 13 gezeigt, die zweite Knotenverbindungsstruktur Pnc2 in der ersten Schaltkreisschicht 110 teilweise frei. Das zweite Knotenkontaktloch Hnc2 gemäß einer beispielhaften Ausführungsform kann durch die zweite Zwischenschichtisolationsschicht 35, die zweite Gateisolationsschicht 33 und die Schaltkreisisolationsschicht 130, welche auf der zweiten Knotenverbindungsstruktur Pnc2 sind, hindurchführen und dadurch die zweite Knotenverbindungsstruktur Pnc2 teilweise freilegen. Daher wird die zweite Knotenverbindungsstruktur Pnc2, die mit dem zweiten Knoten N2 des ersten Pixelschaltkreises PC1 verbunden ist, durch das zweite Knotenkontaktloch Hnc2 freigelegt.
  • Das dritte Knotenkontaktloch Hnc3 legt, wie in 14 gezeigt, die Vorsprungselektrode GEa (oder die dritte Knotenverbindungsstruktur) in der ersten Schaltkreisschicht 110, die von der Gateelektrode des Treibertransistors Tdr vorspringt, teilweise frei. Das erste Knotenkontaktloch Hnc1 kann durch die zweite Zwischenschichtdielektrikumsschicht 35, die zweite Gateisolationsschicht 33, die Schaltkreisisolationsschicht 130, die erste Schutzschicht 17 und die erste Zwischenschichtdielektrikumsschicht 15 hindurchführen. Diese Schichten können auf der dritten Knotenverbindungsstruktur Pnc3 sein, wodurch die dritte Knotenverbindungsstruktur Pnc3 teilweise freigelegt wird. Daher wird die dritte Knotenverbindungsstruktur Pnc3, die mit dem dritten Knoten N3 des ersten Pixelschaltkreises PC1 verbunden ist, durch das dritte Knotenkontaktloch Hnc3 freigelegt.
  • Das vierte Knotenkontaktloch Hnc4 legt, wie in 15 gezeigt, die vierte Knotenverbindungsstruktur Pnc4 in der ersten Schaltkreisschicht 110 teilweise frei. Das vierte Knotenkontaktloch Hnc4 gemäß einer beispielhaften Ausführungsform kann durch die zweite Zwischenschichtisolationsschicht 35, die zweite Gateisolationsschicht 33 und die Schaltkreisisolationsschicht 130, welche auf der vierten Knotenverbindungsstruktur Pnc4 sind, hindurchführen und dadurch die vierte Knotenverbindungsstruktur Pnc4 teilweise freilegen. Daher wird die vierte Knotenverbindungsstruktur Pnc4, die mit dem vierten Knoten N4 des ersten Pixelschaltkreises PC1 verbunden ist, durch das vierte Knotenkontaktloch Hnc4 freigelegt.
  • Wie in 4, 8 und 12 dargestellt, verbindet der erste Schaltkreisverbinder Cc1 den in der ersten Schaltkreisschicht 110 ausgebildeten ersten Knoten N1 elektrisch mit dem in der zweiten Schaltkreisschicht 150 ausgebildeten ersten Knoten N1'. Der erste Schaltkreisverbinder Cc1 gemäß einer beispielhaften Ausführungsform kann so in einer Inselform auf der zweiten Zwischenschichtdielektrikumsschicht 35 ausgebildet sein, dass er jedes von dem ersten Elektrodenkontaktloch Hec1 und dem ersten Knotenkontaktloch Hnc1 überlappt, und somit den ersten Knoten N1 der ersten Schaltkreisschicht 110 mit dem ersten Knoten N1' der zweiten Schaltkreisschicht 150 elektrisch verbinden. Eine Seite des ersten Schaltkreisverbinders Cc1 kann mit dem ersten Knoten N1' der zweiten Schaltkreisschicht 150 durch das erste Elektrodenkontaktloch Hec1 elektrisch verbunden sein und somit mit der zweiten Source-Drain-Elektrode des Datenzuführtransistors Tds durch den ersten Knoten N1' der zweiten Schaltkreisschicht 150 elektrisch verbunden sein. Die andere Seite des ersten Schaltkreisverbinders Cc1 kann mit der ersten Knotenverbindungsstruktur Pnc1 der ersten Schaltkreisschicht 110 durch das erste Knotenkontaktloch Hnc1 elektrisch verbunden sein, und somit mit dem ersten Knoten N1 der ersten Schaltkreisschicht 110 durch die erste Knotenverbindungsstruktur Pnc1 elektrisch verbunden sein.
  • Wie in 4, 8 und 13 dargestellt, verbindet der zweite Schaltkreisverbinder Cc2 den in der ersten Schaltkreisschicht 110 ausgebildeten zweiten Knoten N2 elektrisch mit dem in der zweiten Schaltkreisschicht 150 ausgebildeten zweiten Knoten N2'. Der zweite Schaltkreisverbinder Cc2 gemäß einer beispielhaften Ausführungsform kann so in einer Inselform auf der zweiten Zwischenschichtdielektrikumsschicht 35 ausgebildet sein, dass er jedes von dem zweiten Elektrodenkontaktloch Hec2 und dem zweiten Knotenkontaktloch Hnc2 überlappt, und somit den zweiten Knoten N2 der ersten Schaltkreisschicht 110 mit dem zweiten Knoten N2' der zweiten Schaltkreisschicht 150 elektrisch verbinden. Eine Seite des zweiten Schaltkreisverbinders Cc2 kann mit dem zweiten Knoten N2' der zweiten Schaltkreisschicht 150 durch das zweite Elektrodenkontaktloch Hec2 elektrisch verbunden sein, und somit die zweite Source-Drain-Elektrode des zweiten Abtasttransistors Ts2 durch den zweiten Knoten N2' der zweiten Schaltkreisschicht elektrisch verbinden. Die andere Seite des zweiten Schaltkreisverbinders Cc2 kann mit der zweiten Knotenverbindungsstruktur Pnc2 der ersten Schaltkreisschicht 110 durch das zweite Knotenkontaktloch Hnc2 elektrisch verbunden sein und somit mit dem zweiten Knoten N2 der ersten Schaltkreisschicht 110 durch die zweite Knotenverbindungsstruktur Pnc2 elektrisch verbunden sein.
  • Wie in 4, 8 und 14 dargestellt, verbindet der dritte Schaltkreisverbinder Cc3 den in der ersten Schaltkreisschicht 110 ausgebildeten dritten Knoten N3 elektrisch mit dem in der zweiten Schaltkreisschicht 150 ausgebildeten dritten Knoten N3'. Der dritte Schaltkreisverbinder Cc3 gemäß einer beispielhaften Ausführungsform kann so in einer Inselform auf der zweiten Zwischenschichtdielektrikumsschicht 35 ausgebildet sein, dass er jedes von dem dritten Elektrodenkontaktloch Hec3 und dem dritten Knotenkontaktloch Hnc3 überlappt, und somit den dritten Knoten N3 der ersten Schaltkreisschicht 110 mit dem dritten Knoten N3' der zweiten Schalkreisschicht 150 elektrisch verbinden. Eine Seite des dritten Schaltkreisverbinders Cc3 kann mit dem dritten Knoten N3' der zweiten Schaltkreisschicht 150 durch das dritte Elektrodenkontaktloch Hec3 elektrisch verbunden sein und somit mit der zweiten Source-Drain-Elektrode des ersten Abtasttransistors Ts1 durch den dritten Knoten N3' der zweiten Schaltkreisschicht 150 elektrisch verbunden sein. Die andere Seite des dritten Schaltkreisverbinders Cc3 kann mit der dritten Knotenverbindungsstruktur Pnc3 der ersten Schaltkreisschicht 110 durch das dritte Knotenkontaktloch Hnc3 elektrisch verbunden sein und somit mit dem dritten Knoten N3 der ersten Schaltkreisschicht 110 elektrisch verbunden sein. Das heißt, die andere Seite des dritten Schaltkreisverbinders Cc3 kann mit der Gateelektrode des Treibertransistors Tdr durch die dritte Knotenverbindungsstruktur Pnc3 elektrisch verbunden sein.
  • Wie in 4, 8 und 15 dargestellt, verbindet der vierte Schaltkreisverbinder Cc4 den in der ersten Schaltkreisschicht 110 ausgebildeten vierten Knoten N4 elektrisch mit dem in der zweiten Schaltkreisschicht 150 ausgebildeten vierten Knoten N4'. Der vierte Schaltkreisverbinder Cc4 gemäß einer beispielhaften Ausführungsform kann so in einer Inselform auf der zweiten Zwischenschichtdielektrikumsschicht 35 ausgebildet sein, dass er jedes von dem vierten Elektrodenkontaktloch Hec4 und dem vierten Knotenkontaktloch Hnc4 überlappt, und somit den vierten Knoten N4 der ersten Schaltkreisschicht 110 mit dem vierten Knoten N4' der zweiten Schaltkreisschicht 150 elektrisch verbinden. Eine Seite des vierten Schaltkreisverbinders Cc4 kann mit dem vierten Knoten N4' der zweiten Schaltkreisschicht 150 durch das vierte Elektrodenkontaktloch Hec4 elektrisch verbunden sein und somit mit der zweiten Source-Drain-Elektrode des zweiten Initialisierungstransistors Ti2 durch den vierten Knoten N4' der zweiten Schaltkreisschicht 150 elektrisch verbunden sein. Die andere Seite des vierten Schaltkreisverbinders Cc4 kann mit der vierten Knotenverbindungsstruktur Pnc4 der ersten Schaltkreisschicht 110 durch das vierte Knotenkontaktloch Hnc4 elektrisch verbunden sein, und somit mit dem vierten Knoten N4 der ersten Schaltkreisschicht 110 durch die vierte Knotenverbindungsstruktur Pnc4 elektrisch verbunden sein.
  • Der erste bis vierte Schaltkreisverbinder Cc1, Cc2, Cc3 und Cc4 gemäß einer beispielhaften Ausführungsform können aus einer einzelnen Schicht oder einer mehrlagigen Schicht, aufweisend irgendeines von Mo, Al, Cr, Au, Ti, Ni, Nd und Cu oder deren Legierung, ausgebildet sein. Der erste bis vierte Schaltkreisverbinder Cc1, Cc2, Cc3 und Cc4 können kompakt zwischen der Initialisierungssteuerleitung ICL und der Scansteuerleitung SCL in dem Pixel P nebeneinander sein, um Interferenz mit den Transistoren zu minimieren. Insbesondere können der erste bis vierte Schaltkreisverbinder Cc1, Cc2, Cc3 und Cc4 die erste Schaltkreisschicht 110 mit der zweiten Schaltkreisschicht 150 elektrisch verbinden, ohne dass die Größe des Pixels P zunimmt.
  • Wie in 8 bis 11 und wieder 4 dargestellt, kann die zweite Schutzschicht 37 so auf der Schaltkreisisolationsschicht 130 ausgebildet sein, dass sie den ersten bis vierten Schaltkreisverbinder Cc1, Cc2, Cc3 und Cc4 und die zweite Zwischenschichtdielektrikumsschicht 35 bedeckt. Die zweite Schutzschicht 37 kann aus einem Siliziumoxid (SiOx), einem Siliziumnitrid (SiNx) oder einer mehrlagigen Schicht aus SiOx und SiNx ausgebildet sein. Das dritte Leitungskontaktloch Hlc3 legt die erste Source-Drain-Elektrode des Datenzuführtransistors Tds frei, das heißt, einen Teilbereich des ersten stark dotierten Gebiets HD1 der zweiten Halbleiterschicht 31. Das dritte Leitungskontaktloch Hlc3 gemäß einer beispielhaften Ausführungsform kann durch die zweite Gateisolationsschicht 33, die zweite Zwischenschichtdielektrikumsschicht 35 und die zweite Schutzschicht 37 hindurchführen. Diese Schichten können auf dem ersten stark dotierten Gebiet HD1 der zweiten Halbleiterschicht 31 sein, wodurch das erste stark dotierte Gebiet HD1 der zweiten Halbleiterschicht 31 freigelegt wird.
  • Das vierte Leitungskontaktloch Hlc4 legt die erste Source-Drain-Elektrode des ersten Initialisierungssteuertransistors Ti1 frei, das heißt, einen Teilbereich des vierten stark dotierten Gebiets HD4 der dritten Halbleiterschicht 41. Das vierte Leitungskontaktloch H1c4 gemäß einer beispielhaften Ausführungsform kann so ausgebildet sein, dass es durch die zweite Gateisolationsschicht 33, die zweite Zwischenschichtdielektrikumsschicht 35 und die zweite Schutzschicht 37 hindurchführt. Diese Schichten können auf dem vierten stark dotierten Gebiet HD4 der dritten Halbleiterschicht 41 sein, wodurch das vierte stark dotierte Gebiet HD4 der dritten Halbleiterschicht 41 teilweise freigelegt wird. Die Datenleitung DL kann auf der zweiten Schutzschicht 37 entlang der zweiten Richtung Y so ausgebildet sein, dass sie durch das dritte Leitungskontaktloch Hlc3 hindurchführt. Die Datenleitung DL kann mit dem ersten stark dotierten Gebiet HD1 der zweiten Halbleiterschicht 31 durch das dritte Leitungskontaktloch Hlc3 elektrisch verbunden sein, und somit mit der ersten Source-Drain-Elektrode des Datenzuführtransistors Tds elektrisch verbunden sein.
  • Die Initialisierungsspannungsleitung IVL kann auf der zweiten Schutzschicht 37 entlang der zweiten Richtung Y so ausgebildet sein, dass sie durch das vierte Leitungskontaktloch Hlc3 hindurchführt und dabei parallel zu der Datenleitung DL ist. Die Initialisierungsspannungsleitung IVL kann zwischen dem dritten und vierten Kanalgebiet CA3 und CA4 der dritten Halbleiterschicht 41 sein, die parallel zueinander ausgebildet sind. Die Initialisierungsspannungsleitung ICL kann mit dem vierten stark dotierten Gebiet HD4 der dritten Halbleiterschicht 41 durch das vierte Leitungskontaktloch Hlc4 elektrisch verbunden sein und führt somit den ersten Source-Drain-Elektroden des ersten und zweiten Initialisierungstransistors Ti1 und Ti2 eine Initialisierungsspannung zu.
  • Jede von der Datenleitung DL und der Initialisierungsspannungsleitung IVL können aus einer einzelnen Schicht ausgebildet sein, die aus irgendeinem von Mo, Al, Cr, Au, Ti, Ni, Nd, und Cu und/oder deren Legierung(en) hergestellt ist. Alternativ kann die einzelne Schicht aus einer Mehrlagenstruktur wie beispielsweise einer Abscheidestruktur (Ti/Al/Ti) aus Al und Ti, einer Abscheidestruktur (ITO/Al/ITO) aus Al und ITO, einer APC (Ag/Pd/Cu) - Legierung, und/oder einer Abscheidestruktur (ITO/APC/ITO) aus einer APC-Legierung und ITO ausgebildet sein. In einer beispielhaften Ausführungsform, da der Pixelschaltkreis des Pixels P in die erste Schaltkreisschicht 110 und die zweite Schaltkreisschicht 130 aufgeteilt ist, so dass die erste Schaltkreisschicht 110 und die zweite Schaltkreisschicht 130 auf dem Pixelgebiet abgeschieden sind, kann der Pixelschaltkreis ausreichend in dem Pixel P angeordnet sein, selbst wenn die Größe des Pixels P aufgrund hoher Auflösung reduziert sein mag. In dieser beispielhaften Ausführungsform kann die lichtemittierende Anzeigevorrichtung mit hoher Auflösung realisiert werden. Alle oder einige der Transistoren können in den N-Typ modifiziert werden innerhalb des Bereichs, der nicht von den technischen Merkmalen der vorliegenden Erfindung, die Pixel mit ultrahoher Auflösung durch Abscheiden von zwei oder mehr Schaltkreisschichten realisiert, abweicht, ohne Beschränkung auf den P-Typ. Die lichtemittierende Anzeigevorrichtung kann angewendet werden bei tragbaren elektronischen Vorrichtungen wie beispielsweise einem Smartphone, das eine hohe Auflösung benötigt, ein mobiles Kommunikationsendgerät, ein Mobiltelefon, ein Tablet-PC (Personal Computer), eine Smart Watch, ein Watch-Telefon, eine tragbare Vorrichtung, ein Fernseher, ein Notebook-Computer, ein Monitor, ein Kühlschrank, eine Virtual-Image-Anzeigevorrichtung oder eine Head-Mounted-Display-Vorrichtung.
  • Für diejenigen, die mit der Technik vertraut sind, ist ersichtlich, dass diverse Modifikationen und Variationen an einer Anzeigevorrichtung der vorliegenden Erfindung vorgenommen werden können, ohne vom Bereich der Erfindung abzuweichen. Daher ist beabsichtigt, dass die vorliegende Erfindung die Modifikationen und Variationen dieser Erfindung abdeckt, sofern sie in den Bereich der angehängten Ansprüche fallen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020180089489 [0001]

Claims (14)

  1. Lichtemittierende Anzeigevorrichtung, aufweisend: ein Substrat (10); und eine Vielzahl von Pixeln (P), die in einem Pixelgebiet des Substrats (10) angeordnet sind, wobei jedes der Vielzahl von Pixeln (P) aufweist: eine erste Schaltkreisschicht (110), aufweisend einen ersten Pixelschaltkreis (PC1), der einen Treibertransistor (Tdr) aufweist; eine zweite Schaltkreisschicht (150), die die erste Schaltkreisschicht (110) überlappt, wobei die zweite Schaltkreisschicht (150) einen zweiten Pixelschaltkreis (PC2) aufweist, der einen Datenzuführtransistor (Tds) aufweist, der eingerichtet ist, dem ersten Pixelschaltkreis (PC1) ein Datensignal zuzuführen; eine Schaltkreisisolationsschicht (130) zwischen der ersten Schaltkreisschicht (110) und der zweiten Schaltkreisschicht (150); und eine Leuchtdiodenschicht (170), die eine Leuchtdiode (ED), die mit dem ersten Pixelschaltkreis (PC1) elektrisch verbunden ist, aufweist.
  2. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 1, wobei die erste Schaltkreisschicht (110) zwischen dem Substrat (10) und der Schaltkreisisolationsschicht (130) ist.
  3. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 1 oder 2, wobei die zweite Schaltkreisschicht (150) ferner eine Vielzahl von Schaltkreisverbindern (Cc1, ..., Cc4) aufweist, die eingerichtet sind, den zweiten Pixelschaltkreis (PC2) mit dem ersten Pixelschaltkreis (PC1) durch die Schaltkreisisolationsschicht (130) elektrisch zu verbinden.
  4. Lichtemittierende Anzeigevorrichtung gemäß einem der Ansprüche 1 bis 3, wobei der erste Pixelschaltkreis (PC1) eingerichtet ist, einen zu einer Gate-Source-Spannung des Treibertransistors (Tdr) korrespondierenden Datenstrom an die Leuchtdiode (ED) zuzuführen basierend auf dem Datensignal, das von dem zweiten Pixelschaltkreis (PC2) zugeführt wird.
  5. Lichtemittierende Anzeigevorrichtung gemäß einem der Ansprüche 1 bis 4, wobei der Treibertransistor (Tdr) eine mit einem ersten Knoten (N1) verbundene erste Source-Drain-Elektrode, eine mit einem zweiten Knoten (N2) verbundene zweite Source-Drain-Elektrode und eine mit einem dritten Knoten (N3) verbundene Gateelektrode aufweist.
  6. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 5, wobei der erste Pixelschaltkreis (PC1) aufweist: einen ersten Lichtemissionssteuertransistor (Tec1), der eingerichtet ist, basierend auf einem Lichtemissionssteuersignal einzuschalten, wobei der erste Lichtemissionssteuertransistor (Tec1) eingerichtet ist, dem ersten Knoten (N1) eine Pixeltreiberspannung zuzuführen; einen zweiten Lichtemissionssteuertransistor (Tec2), der eingerichtet ist, basierend auf dem Lichtemissionssteuersignal einzuschalten, und dadurch einen Strompfad zwischen dem zweiten Knoten (N2) und einem vierten Knoten (N4) bildet; und einen Speicherkondensator (Cst), der eine zu der Gateelektrode des Treibertransistors (Tdr) korrespondierende erste Kondensatorelektrode (Ec1) und eine zweite Kondensatorelektrode (Ec2), die die erste Kondensatorelektrode (Ec1) überlappt, aufweist, wobei die zweite Kondensatorelektrode (Ec2) eingerichtet ist, dass ihr die Pixeltreiberspannung zugeführt wird, wobei die Leuchtdiode (ED) mit dem vierten Knoten (N4) elektrisch verbunden ist.
  7. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 6, wobei die erste Schaltkreisschicht (110) aufweist: eine Lichtemissionssteuerleitung (ECL), die eingerichtet ist, dem ersten Pixelschaltkreis (PC1) das Lichtemissionssteuersignal zuzuführen; eine Pixeltreiberenergieleitung (PL), die eingerichtet ist, dem ersten Pixelschaltkreis (PC1) die Pixeltreiberspannung zuzuführen; ein erstes Leitungskontaktloch (Hlc1), das die Pixeltreiberenergieleitung (PL) mit einer ersten Source-Drain-Elektrode des ersten Lichtemissionssteuertransistors (Tec1) elektrisch verbindet; und ein zweites Leitungskontaktloch (Hlc2), das die Pixeltreiberenergieleitung (PL) mit der zweiten Kondensatorelektrode (Ec2) elektrisch verbindet.
  8. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 6 oder 7, wobei der zweite Pixelschaltkreis (PC2) ferner aufweist: den Datenzuführtransistor (Tds), der eingerichtet ist, basierend auf einem Scansteuersignal einzuschalten, und dadurch dem ersten Knoten (N1) das Datensignal zuführt; einen Abtasttransistor (Ts), der eingerichtet ist, basierend auf dem Scansteuersignal einzuschalten, und dadurch den zweiten Knoten (N2) mit dem dritten Knoten (N3) elektrisch verbindet; einen ersten Initialisierungstransistor (Ti1), der eingerichtet ist, basierend auf einem Initialisierungssteuersignal einzuschalten, und dadurch dem dritten Knoten (N3) eine Initialisierungsspannung zuführt; und einen zweiten Initialisierungstransistor (Ti2), der eingerichtet ist, basierend auf dem Initialisierungssteuersignal einzuschalten, und dadurch dem vierten Knoten (N4) die Initialisierungsspannung zuführt.
  9. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 8, wobei der Abtasttransistor (Ts) einen ersten und einen zweiten Abtasttransistor (Ts1, Ts2) aufweist, die in Reihe geschaltet sind zwischen dem zweiten Knoten (N2) und dem dritten Knoten (N3).
  10. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 8 oder 9, wobei die zweite Schaltkreisschicht (150) ferner aufweist: eine Datenleitung (DL), die eingerichtet ist, dem zweiten Pixelschaltkreis (PC2) das Datensignal zuzuführen; eine Scansteuerleitung (SCL), die eingerichtet ist, dem zweiten Pixelschaltkreis (PC2) das Scansteuersignal zuzuführen; eine Initialisierungssteuerleitung (ICL), die eingerichtet ist, dem zweiten Pixelschaltkreis (PC2) das Initialisierungssteuersignal zuzuführen; eine Initialisierungsspannungsleitung (IVL), die eingerichtet ist, dem zweiten Pixelschaltkreis (PC2) die Initialisierungsspannung zuzuführen; ein drittes Leitungskontaktloch (Hlc3), das die Datenleitung (DL) mit einer ersten Source-Drain-Elektrode des Datenzuführtransistors (Tds) elektrisch verbindet; und ein viertes Leitungskontaktloch (Hlc4), das die Initialisierungsspannungsleitung (IVL) mit einer ersten Source-Drain-Elektrode des ersten Initialisierungstransistors (Ti1) und einer ersten Source-Drain-Elektrode des zweiten Initialisierungstransistors (Ti2) elektrisch verbindet.
  11. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 6 oder 7, wobei die erste Schaltkreisschicht (110) ferner aufweist: eine erste Knotenverbindungsstruktur (Pnc1), die mit dem ersten Knoten (N1) elektrisch verbunden ist; eine zweite Knotenverbindungsstruktur (Pnc2), die mit dem zweiten Knoten (N2) elektrisch verbunden ist; eine dritte Knotenverbindungsstruktur (Pnc3), die mit dem dritten Knoten (N3) elektrisch verbunden ist; und eine vierte Knotenverbindungsstruktur (Pnc4), die mit dem vierten Knoten (N4) elektrisch verbunden ist, wobei jede der ersten bis vierten Verbindungsstruktur (Pnc1, ..., Pnc4) mit dem zweiten Pixelschaltkreis (PC2) elektrisch verbunden ist.
  12. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 11, wobei die zweite Schaltkreisschicht (150) ferner aufweist: einen ersten, zweiten, dritten und vierten Schaltkreisverbinder (Cc1, ..., Cc4), die entsprechend mit jeder der ersten bis vierten Knotenverbindungsstruktur (Pnc1, ..., Pnc4) elektrisch verbunden sind; den Datenzuführtransistor (Tds), der eingerichtet ist, basierend auf einem Scansteuersignal, das einer Scansteuerleitung (SCL) zugeführt wird, einzuschalten, und dadurch das Datensignal, das von einer Datenleitung (DL) zugeführt wird, dem ersten Schaltkreisverbinder (Cc1) zuführt; einen Abtasttransistor (Ts), der eingerichtet ist, basierend auf dem Scansteuersignal einzuschalten, und dadurch den zweiten Schaltkreisverbinder (Cc2) mit dem dritten Schaltkreisverbinder (Cc3) elektrisch verbindet; einen ersten Initialisierungstransistor (Ti1), der eingerichtet ist, basierend auf einem Initialisierungssteuersignal, das einer Initialisierungssteuerleitung (ICL) zugeführt wird, einzuschalten, und dadurch eine Initialisierungsspannung, die von einer Initialisierungsspannungsleitung (IVL) zugeführt wird, dem dritten Schaltkreisverbinder (Cc3) zuführt; und einen zweiten Initialisierungstransistor (Ti2), der eingerichtet ist, basierend auf dem Initialisierungssteuersignal einzuschalten, und dadurch die Initialisierungsspannung dem vierten Schaltkreisverbinder (Cc4) zuführt.
  13. Lichtemittierende Anzeigevorrichtung gemäß Anspruch 12, wobei die Initialisierungssteuerleitung (ICL) und die Scansteuerleitung (SCL) parallel zueinander sind und der erste bis vierte Schaltkreisverbinder (Cc1, ..., Cc4) zwischen der Initialisierungssteuerleitung (ICL) und der Scansteuerleitung (SCL) sind.
  14. Lichtemittierende Anzeigevorrichtung gemäß einem der Ansprüche 1 bis 13, ferner aufweisend: eine Planarisierungsschicht (160), die die zweite Schaltkreisschicht (150) bedeckt; und eine Verkapselungsschicht (190), die die Leuchtdiodenschicht (170) bedeckt, wobei die Leuchtdiode (ED) aufweist: eine Pixeltreiberelektrode (AE), die mit dem ersten Pixelschaltkreis (PC1) elektrisch verbunden ist; eine Lichtemissionsschicht (EL) auf der Pixeltreiberelektrode (AE); und eine Kathodenelektrode (CE), die mit der Lichtemissionsschicht (EL) elektrisch verbunden ist.
DE102019120507.7A 2018-07-31 2019-07-30 Lichtemittierende anzeigevorrichtung Pending DE102019120507A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0089489 2018-07-31
KR1020180089489A KR102558690B1 (ko) 2018-07-31 2018-07-31 발광 표시 장치

Publications (1)

Publication Number Publication Date
DE102019120507A1 true DE102019120507A1 (de) 2020-02-06

Family

ID=69168023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019120507.7A Pending DE102019120507A1 (de) 2018-07-31 2019-07-30 Lichtemittierende anzeigevorrichtung

Country Status (4)

Country Link
US (1) US11315957B2 (de)
KR (1) KR102558690B1 (de)
CN (1) CN110796961B (de)
DE (1) DE102019120507A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102544555B1 (ko) * 2018-08-02 2023-06-19 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
KR20210081573A (ko) 2019-12-24 2021-07-02 엘지디스플레이 주식회사 발광표시패널
CN111627350B (zh) * 2020-06-23 2022-06-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板及显示装置
KR20220071580A (ko) * 2020-11-24 2022-05-31 엘지디스플레이 주식회사 투명 표시 장치
US20240029650A1 (en) * 2020-12-01 2024-01-25 Sharp Kabushiki Kaisha Display device
CN116601698A (zh) * 2021-10-29 2023-08-15 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN117501833A (zh) * 2022-05-31 2024-02-02 京东方科技集团股份有限公司 显示基板以及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080061766A (ko) 2006-12-28 2008-07-03 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20110076305A (ko) * 2009-12-29 2011-07-06 엘지디스플레이 주식회사 액정 표시 장치
KR101156440B1 (ko) 2010-03-09 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
CN102496601B (zh) 2011-12-15 2014-02-05 华映视讯（吴江）有限公司 像素结构及其制造方法
US9190456B2 (en) 2012-04-25 2015-11-17 Ignis Innovation Inc. High resolution display panel with emissive organic layers emitting light of different colors
KR102034254B1 (ko) * 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102211966B1 (ko) 2013-10-14 2021-02-15 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN104637972A (zh) 2013-11-08 2015-05-20 昆山工研院新型平板显示技术中心有限公司 一种高分辨率的有机发光显示器及其制造方法
KR20150054210A (ko) 2013-11-11 2015-05-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102216995B1 (ko) 2014-06-26 2021-02-22 삼성디스플레이 주식회사 유기발광 표시장치
CN107579056A (zh) 2016-07-05 2018-01-12 群创光电股份有限公司 阵列基板结构与显示装置
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106298852A (zh) 2016-08-22 2017-01-04 华南理工大学 一种显示器件的像素单元版图结构
CN106206430B (zh) 2016-10-11 2021-01-01 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
KR20180061723A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
CN106531084B (zh) * 2017-01-05 2019-02-05 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN107845648A (zh) 2017-10-31 2018-03-27 上海天马有机发光显示技术有限公司 一种阵列基板、有机发光显示面板及显示装置

Also Published As

Publication number Publication date
KR102558690B1 (ko) 2023-07-21
CN110796961A (zh) 2020-02-14
CN110796961B (zh) 2022-07-22
KR20200014075A (ko) 2020-02-10
US20200043949A1 (en) 2020-02-06
US11315957B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
DE102019120507A1 (de) Lichtemittierende anzeigevorrichtung
DE102019134084B4 (de) Elektrolumineszenzanzeigevorrichtung mit einem Durchgangsloch im Anzeigebereich
DE102017129926B4 (de) Leuchtdiodenanzeigevorrichtung
DE102012107977B4 (de) Organische licht-emittierende anzeigevorrichtung
DE102016125727B4 (de) Organische lichtemittierende Anzeige
DE10360454A1 (de) Organische Elektrolumineszenz-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu deren Herstellung
DE112017004729T5 (de) Anzeigevorrichtung und elektronische vorrichtung
DE102019134179B4 (de) Anzeigevorrichtung
DE102018129973A1 (de) Licht emittierende Anzeigevorrichtung
DE102020134865A1 (de) Anzeigevorrichtung mit organischen lichtemittierenden Dioden, die einen Berührungssensor enthält, und Herstellungsverfahren dafür
DE102020133167A1 (de) Anzeigevorrichtung
DE102020133363A1 (de) Anzeigetafel und damit versehene Anzeigevorrichtung
DE102018130763A1 (de) Mikroanzeigevorrichtung und integrierte Anzeigeschaltung
DE102020209672A1 (de) Leuchtdioden-anzeigevorrichtung
DE112017004534T5 (de) Anzeigevorrichtung und elektronische Vorrichtung
DE102018129464A1 (de) Lichtemittierende anzeigevorrichtung
DE102021123359A1 (de) Lichtemittierendes anzeigepanel und dasselbe aufweisende lichtemittierende anzeigevorrichtung
DE112021003014T5 (de) Anzeigefeld und Anzeigevorrichtung
DE102020124659A1 (de) Anzeigevorrichtung und Verfahren zu ihrer Herstellung
DE112020003781T5 (de) Verfahren zum Betreiben einer Anzeigevorrichtung
DE102022129212A1 (de) Lichtemittierende Anzeigevorrichtung und Herstellungsverfahren dafür
DE102021128989A1 (de) Organische lichtemittierende anzeigevorrichtung
DE112021002392T5 (de) Arraysubstrat und Anzeigevorrichtung
DE102020128843A1 (de) Flexible Anzeigevorrichtung
DE112020005137T5 (de) Anzeigegerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027320000

Ipc: H10K0059000000