CN102496601B

CN102496601B - 像素结构及其制造方法

Info

Publication number: CN102496601B
Application number: CN201110420522.3A
Authority: CN
Inventors: 刘光华; 李怀安
Original assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Current assignee: Wujiang Fenhu Technology Entrepreneurship Service Co ltd
Priority date: 2011-12-15
Filing date: 2011-12-15
Publication date: 2014-02-05
Anticipated expiration: 2031-12-15
Also published as: CN102496601A

Abstract

本发明提供一种像素结构及其制造方法，像素结构包括基材、切换晶体管、介电层、连接导线、驱动晶体管、电容器以及像素电极。基材用以定义晶体管区域。切换晶体管设置于晶体管区域上。介电层设置于基材上，并且覆盖切换晶体管。连接导线设置于介电层上且位于晶体管区域的上方。驱动晶体管设置于介电层上，驱动晶体管垂直堆栈于切换晶体管的上方并且设置于晶体管区域的上方，且连接导线电性连接切换晶体管至驱动晶体管。像素电极电性连接驱动晶体管。

Description

像素结构及其制造方法

技术领域

本发明是关于一种像素结构及其制造方法，特别是关于一种具有堆栈晶体管的像素结构及其制造方法。

背景技术

有机发光二极管(OLED)显示装置是一种使用电流驱动有机薄膜发光的显示装置。由于OLED显示装置的有机薄膜为自体发光，故不需要背光源，因此可降低耗电量，简化显示装置的制造流程，是一种极具潜力的显示装置。

参阅图1，其绘示公知技术中像素结构1的电路布局俯视图。像素结构1包括切换晶体管2、驱动晶体管4、电容器6以及有机发光二极管(OLED)8。当扫描信号致能扫描线12时，数据线16的数据信号透过切换晶体管2而储存于电容器6中，电容器6以电压方式储存数据信号，并且使驱动晶体管4导通。驱动晶体管4分别连接至第一电压准位Vdd以及有机发光二极管(OLED)8，且驱动晶体管4受到电容器6的电压驱动，以提供驱动电流给有机发光二极管(OLED)8。有机发光二极管(OLED)8连结第二电压准位Gnd(未图示)，有机发光二极管(OLED)8接收驱动电流并且产生光能，形成自体发光。如图1所示，在像素结构1中，切换晶体管2与驱动晶体管4并行排列，亦即分别位于像素结构的左右两侧。切换晶体管2与驱动晶体管4之间以走线区域3连接在一起，有机发光二极管(OLED)8设置于像素电极5且连接驱动晶体管4。

如图1所示，开口率定义为光线可透过液晶的有效区域的比例，亦即定义为像素电极5与像素单位面积7的比值。当开口率越大时，穿透率越大，亮度越高，面板显示质量越佳。然而，上述的驱动晶体管4占用一部分的像素单位面积7，亦即切换晶体管2与驱动晶体管4两者皆会占用像素单位面积7的面积，导致像素电极5缩小，使得有机发光二极管(OLED)8的发光面受到驱动晶体管4的阻挡。而且走线区域3也会占用另一部份的像素单位面积7，进一步缩减像素电极区域5。当使用两个以上的晶体管时，像素电极5更小，使得开口率更小，降低穿透率，大幅影响显示装置的显示质量。此外，一部份走线区域3与共享线9所组成的电容器6也会占去部分像素单位面积7。因此需要提出一种新式的像素结构，以解决上述的开口率过小而使穿透率下降的问题。

发明内容

本发明的目的在于提供一种像素结构及其制造方法，使其能达到有效减少晶体管所占面积，增加像素结构的穿透率。

为了达到上述的目的，本发明提供一种具有堆栈晶体管的像素结构及其制造方法。在一实施例中，本发明的像素结构的制造方法，包括下列步骤：

(a) 形成一切换晶体管于一基材上，该基材定义一晶体管区域，切换晶体管设置于该晶体管区域，其中切换晶体管设有第一栅极、第一栅极绝缘层、第一信道结构、第一源极以及第一漏极；

(b) 形成第一介电层于基材上，并且覆盖切换晶体管；

(c) 形成一连接导线于第一介电层上，连接导线设置于晶体管区域的上方，连接导线包括第一接触垫、电性连接第一接触垫的第二栅极、以及电性连接第二栅极的第二接触垫；

(d) 形成驱动晶体管于第一介电层上，使驱动晶体管垂直堆栈于切换晶体管的上方并且设置于晶体管区域的上方，其中驱动晶体管设有分别相对应第一栅极、第一栅极绝缘层、第一信道结构、第一源极以及第一漏极的第二栅极、第二栅极绝缘层、第二信道结构、第二源极以及第二漏极，使第一接触垫连接第一漏极至第二栅极；

(e) 形成共享线于第二栅极绝缘层上，使共享线电性连接第二源极，并且使一部分的共享线与第二接触垫互相重迭配置以形成电容器；以及

(f) 形成像素电极，使像素电极电性连接第二漏极。

在另一实施例中，本发明的像素结构包括基材、切换晶体管、第一介电层、连接导线、驱动晶体管、电容器以及像素电极。基材用以定义晶体管区域。切换晶体管设置于基材的晶体管区域上，切换晶体管设有第一栅极、第一栅极绝缘层、第一信道结构、第一源极以及第一漏极。第一介电层设置于基材上，并且覆盖切换晶体管。连接导线设置于第一介电层上且位于晶体管区域的上方，连接导线具有第一接触垫、电性连接第一接触垫的第二栅极、以及电性连接第二栅极的第二接触垫。

驱动晶体管设置于第一介电层上，驱动晶体管垂直堆栈于切换晶体管的上方并且设置于晶体管区域的上方，驱动晶体管设有分别相对应第一栅极、第一栅极绝缘层、第一信道结构、第一源极以及第一漏极的第二栅极、第二栅极绝缘层、第二信道结构、第二源极以及第二漏极，且第一接触垫电性连接第一漏极至第二栅极。像素电极电性连接第二漏极。

在又一实施例中，本发明的像素结构包括基材、切换晶体管、第一介电层、连接导线、驱动晶体管、电容器以及像素电极。基材用以定义一晶体管区域。切换晶体管，设置于基材的晶体管区域上。第一介电层设置于基材上，并且覆盖切换晶体管。连接导线设置于第一介电层上且位于晶体管区域的上方。驱动晶体管设置于第一介电层上，驱动晶体管垂直堆栈于切换晶体管的上方并且设置于晶体管区域的上方，且连接导线电性连接切换晶体管至驱动晶体管。像素电极电性连接驱动晶体管。

根据上述，本发明的像素结构及其制造方法，使其能达到有效减少晶体管所占面积，增加像素结构的穿透率。

为了让上述的本发明和其它目的、特征、优点与实施例能更明显易懂，下文将举出实施例来加以说明，并配合所附图式，作详细说明如下。

附图说明

图1是绘示公知技术中像素结构的电路布局俯视图；

图2A是绘示本发明实施例中有机发光二极管(OLED)显示装置的像素结构的等效电路图；

图2B是绘示本发明实施例中像素结构的切换晶体管的电路布局俯视图；

图2C是绘示本发明图2B中沿着A-A’线段的制造流程步骤的剖面示意图；

图3A是绘示本发明实施例中像素结构的第一介电层的电路布局俯视图；

图3B是绘示本发明图3A中沿着B-B’线段的制造流程步骤的剖面示意图；

图4A是绘示本发明实施例中像素结构的连接导线的电路布局俯视图；

图4B是绘示本发明图4A中沿着C-C’线段的制造流程步骤的剖面示意图；

图5A是绘示本发明实施例中像素结构的驱动晶体管以及共享线的电路布局俯视图；

图5B是绘示本发明图5A中沿着D-D’线段的制造流程步骤的剖面示意图；

图6A是绘示本发明实施例中像素结构的第二介电层的电路布局俯视图；

图6B是绘示本发明图6A中沿着F-F’线段的制造流程步骤的剖面示意图；

图7A是绘示本发明实施例中像素结构的像素电极的电路布局俯视图；

图7B是绘示本发明图7A中沿着G-G’线段的制造流程步骤的剖面示意图；以及

图8是绘示本发明另一实施例中具有五个堆栈晶体管的像素结构的剖面示意图。

具体实施方式

参考图2A，其绘示本发明实施例中有机发光二极管(OLED)液晶面板的像素结构100的等效电路图。像素结构100包括切换晶体管102s、驱动晶体管102d、电容器124以及有机发光二极管(OLED)128。其中驱动晶体管102d堆栈于切换晶体管102s上，以避免驱动晶体管102d以及连接导线121(标示于图4A)占用基材108的面积，藉由增加像素结构100的开口率，以提高液晶面板的显示质量。像素结构100的制造方法及其结构详细描述如下。

参考图2B以及图2C，图2B绘示本发明实施例中像素结构100的切换晶体管102s的电路布局俯视图，图2C绘示本发明图2B中沿着A-A’线段的制造流程步骤的剖面示意图。

本发明的像素结构100适用于有机发光二极管(OLED)阵列的液晶面板，该液晶面板是由复数扫描线104、复数数据线106以及复数像素结构100组成，每一像素结构100设置于每一扫描线104与每一数据线106之间的交错处。为简化说明本发明的特征，此处是以单一像素结构100为例，但不限于此。

如图2B以及图2C所示，形成切换晶体管102s于基材108上，基材108定义一晶体管区域110，切换晶体管102s设置于晶体管区域110，晶体管区域110的面积大致等于一切换晶体管102s在基材108的面积大小。其中切换晶体管102s设有第一栅极G1、第一栅极绝缘层114a、第一信道结构116a、第一源极S1以及第一漏极D1。

在一实施例中，当形成切换晶体管102s时，首先形成该第一栅极G1于基材108上，第一栅极G1连接扫描线104。接着形成第一栅极绝缘层114a于第一栅极G1以及基材108上。然后形成第一信道结构116a于第一栅极绝缘层114a上。随后形成第一源极S1与第一漏极D1于第一信道结构116a上，以形成切换晶体管102s，其中第一源极S1连接数据线106。

参考图3A以及图3B，图3A绘示本发明实施例中像素结构100的第一介电层118a的电路布局俯视图，图3B绘示本发明图3A中沿着B-B’线段的制造流程步骤的剖面示意图。如图3A以及图3B所示，形成第一介电层118a于基材108上，并且覆盖切换晶体管102s。

在一实施例中，蚀刻第一介电层118a，以形成第一介层孔(via hole)120a于第一介电层118a中，并且曝露一部分的第一漏极D1，以使第一漏极D1经由第一介层孔120a分别电性连接第二栅极G2以及电容器124。在一实施例中，例如是以微影蚀刻技术形成第一介层孔120a。

参考图4A以及图4B，图4A绘示本发明实施例中像素结构100的连接导线121的电路布局俯视图，图4B绘示本发明图4A中沿着C-C’线段的制造流程步骤的剖面示意图。如图4A以及图4B所示，形成连接导线121于第一介电层118a上，连接导线120设置于晶体管区域110的上方，连接导线121包括第一接触垫121a、电性连接第一接触垫121a的第二栅极G2、以及电性连接第二栅极G2的第二接触垫121b。第一接触垫121a填满第一介层孔120a，使第二栅极G2与第一漏极D1之间形成电性连接。

具体来说，连接导线121的第一接触垫121a以及第二栅极G2设置于相对应于晶体管区域110的第一介电层118a上，第二接触垫121b由第二栅极G2朝向数据线106延伸并且与数据线106重迭配置。应注意的是，在晶体管区域110的第一接触垫121a可为任意的几何形状，在不影响信号传输电阻值的条件下，缩减第一接触垫121a的面积。在一实施例中，连接导线121例如是金属材质。

参考图5A以及图5B，图5A绘示本发明实施例中像素结构100的驱动晶体管102d以及共享线122的电路布局俯视图，图5B绘示本发明图5A中沿着D-D’线段的制造流程步骤的剖面示意图。如图5A以及图5B所示，形成驱动晶体管102d于第一介电层118a上，以使驱动晶体管102d垂直堆栈于切换晶体管102s的上方并且设置于晶体管区域110的上方。

具体来说，驱动晶体管102d设有分别相对应于第一栅极G1、第一栅极绝缘层114a、第一信道结构116a、第一源极S1以及第一漏极D1的第二栅极G2、第二栅极绝缘层114b、第二信道结构116b、第二源极S2以及第二漏极D2，使第一接触垫121a连接第一漏极D1至第二栅极G2。在一较佳实施例中，在晶体管区域110之内，第一栅极G1、第一信道结构116a、第一源极S1以及第一漏极D1分别对准于第二栅极G2、第二信道结构116b、第二源极S2以及第二漏极D2。亦即，驱动晶体管102d垂直对准切换晶体管102s，可避免驱动晶体管102d占用的基材108面积，而只有一个切换晶体管102s的面积。

在一实施例中，形成第二栅极绝缘层114b于连接导线121上以及第一介电层118a上。接着形成第二信道结构116b于第二栅极绝缘层114b上。然后形成第二源极S2与第二漏极D2于第二信道结构116b上，以于晶体管区域110形成相对应于切换晶体管102s的驱动晶体管102d。

继续参考图5A以及图5B，形成共享线122于第二栅极绝缘层114b上，使共享线122电性连接第二源极S2，并且使一部分的共享线122与连接导线121的第二接触垫121b互相重迭配置以形成电容器124。亦即共享线122与第二接触垫121b的重迭部分是位于第二栅极绝缘层114b的上下表面，而可作为电容器124的两个电极。在一较佳实施例中，由于共享线122与第二接触垫121b的重迭部分是位于数据线106上，故可减少电容器124占用基材108的面积。

参考图6A以及图6B，图6A绘示本发明实施例中像素结构100的第二介电层118b的电路布局俯视图，图7B绘示本发明图6A中沿着F-F’线段的制造流程步骤的剖面示意图。如图6A以及图6B所示，形成第二介电层118b于第二栅极绝缘层114b，并且第二介电层118b覆盖共享线122、第二栅极绝缘层以及驱动晶体管102d。在一实施例中，蚀刻第二介电层118b，以形成第二介层孔120b于第二介电层118b中，并且曝露一部分的第二漏极D2，使像素电极126经由第二介层孔120b电性连接第二漏极D2。在一实施例中，例如是以微影蚀刻技术形成第二介层孔120b。

参考图7A以及图7B，图7A绘示本发明实施例中像素结构100的像素电极126的电路布局俯视图，图7B绘示本发明图7A中沿着G-G’线段的制造流程步骤的剖面示意图。如图7A以及图7B所示，形成像素电极126于像素区域112，以使像素电极126电性连接第二漏极D2。像素电极126的材质例如是透明导电材质，如氧化铟锡(Indium tin oxide, ITO)材质。像素电极126提供驱动电流给有机发光二极管(OLED)128。

在图7A以及图7B中，本发明的像素结构100包括基材108、切换晶体管102s、第一介电层118a、连接导线121、驱动晶体管102d、电容器124以及像素电极126。基材108用以定义晶体管区域110。切换晶体管102s设置于基材108的晶体管区域110上，切换晶体管102s设有第一栅极G1、第一栅极绝缘层114a、第一信道结构116a、第一源极S1以及第一漏极D1。第一介电层118a设置于基材108上，并且覆盖切换晶体管102s。连接导线121设置于第一介电层118a上且位于晶体管区域110的上方，连接导线121具有第一接触垫121a、电性连接第一接触垫121a的第二栅极G2、以及电性连接第二栅极G2的第二接触垫121b。

驱动晶体管102d设置于第一介电层118a上，驱动晶体管102d垂直堆栈于切换晶体管102s的上方并且设置于晶体管区域110的上方，驱动晶体管102d设有分别相对应第一栅极G1、第一栅极绝缘层114a、第一信道结构116a、第一源极S1以及第一漏极D1的第二栅极G2、第二栅极绝缘层114b、第二信道结构116b、第二源极S2以及第二漏极D2，且第一接触垫121a电性连接第一漏极D1至第二栅极G2。像素电极126设置于像素区域112，使像素电极126电性连接第二漏极D2。

开口率定义为像素电极126与像素单位面积112的比值。当晶体管区域110愈大时，像素电极126愈小，开口率越小；相反地，当晶体管区域110愈小时，像素电极126愈大，开口率越大。本发明利用驱动晶体管102d堆栈于切换晶体管102s上，以避免驱动晶体管102d以及连接导线121占用基材108的面积，以提高像素电极126的面积，增加像素结构100的开口率，以提高液晶面板的显示质量。

本发明的像素结构及其制造方法可将切换晶体管102s与驱动晶体管102d的位置互换，亦即将切换晶体管102s垂直堆栈于驱动晶体管102d上，使切换晶体管102s与驱动晶体管102d皆位于晶体管区域110，以减少切换晶体管102s占用基材108的面积。

在另一实施例中，当像素结构100使用两个以上的晶体管时，可将两个晶体管互相堆栈之后，再将堆栈的两个晶体管并行排列于晶体管区域110之内，亦即两个晶体管占用一个晶体管区域110。如图8所示，其绘示具有五个堆栈切换晶体管102s的像素结构的剖面示意图。第一切换晶体管102s与第二切换晶体管102s互相堆栈，第三切换晶体管102s与第四切换晶体管102s互相堆栈。然后两组堆栈的第一、第二切换晶体管102s与堆栈的第三、第四切换晶体管102s并排，驱动晶体管102d连接像素电极126。上述的堆栈两个以上的晶体管的制造流程步骤与两个晶体管的制造流程步骤相同，此处不予赘述。

根据上述，本发明的像素结构及其制造方法，使其能达到有效减少晶体管所占面积，增加像素结构的穿透率，以提高液晶面板的显示质量。

综上所述，虽然本发明已用较佳实施例公开如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视前述的申请专利范围所界定者为准。

Claims

1.一种像素结构的制造方法，其特征在于，包括下列步骤：

(a) 形成一切换晶体管于一基材上，该基材定义一晶体管区域以及一像素区域，该切换晶体管设置于该晶体管区域，其中该切换晶体管设有一第一栅极、一第一栅极绝缘层、一第一信道结构、一第一源极以及一第一漏极；

(b) 形成一第一介电层于该基材上，并且覆盖该切换晶体管；

(c) 形成一连接导线于该第一介电层上，该连接导线设置于该晶体管区域的上方，该连接导线包括一第一接触垫、电性连接该第一接触垫的一第二栅极、以及电性连接该第二栅极的一第二接触垫；

(d) 形成一驱动晶体管于该第一介电层上，使该驱动晶体管垂直堆栈于该切换晶体管的上方并且设置于该晶体管区域的上方，其中该驱动晶体管设有分别相对应该第一栅极、该第一栅极绝缘层、该第一信道结构、该第一源极以及该第一漏极的该第二栅极、一第二栅极绝缘层、一第二信道结构、一第二源极以及一第二漏极，使该第一接触垫连接该第一漏极至该第二栅极；

(e) 形成一共享线于该第二栅极绝缘层上，使该共享线电性连接该第二源极，并且使一部分的该共享线与该第二接触垫互相重迭配置以形成一电容器；以及

(f) 形成一像素电极，使该像素电极电性连接该第二漏极。

2.如权利要求1所述的制造方法，其特征在于，在步骤(a)中还包括下列步骤：

(a1) 形成该第一栅极于该基材上，该第一栅极连接一扫描线；

(a2) 形成该第一栅极绝缘层于该第一栅极以及该基材上；

(a3) 形成该第一信道结构于该第一栅极绝缘层上；以及

(a4) 形成该第一源极与该第一漏极于该第一信道结构上，以形成该切换晶体管，其中该第一源极连接一数据线，且该数据线与该扫描线互相交错。

3.如权利要求1所述的制造方法，其特征在于，在步骤(b)之后，还包括步骤(b1)：蚀刻该第一介电层，以形成一第一介层孔于该第一介电层中，并且曝露一部分的该第一漏极，以使该第一接触垫经由该第一介层孔电性连接该第一漏极。

4.如权利要求1所述的制造方法，其特征在于，在步骤(d)中还包括下列步骤：

(d1) 形成该第二栅极绝缘层于该连接导线上以及该第一介电层上；

(d2) 形成该第二信道结构于该第二栅极绝缘层上；以及

(d3) 形成该第二源极与该第二漏极于该第二信道结构上，以于该晶体管区域形成相对应于该切换晶体管的该驱动晶体管。

5.如权利要求1所述的制造方法，其特征在于，在步骤(e)之后，还包括步骤(f1)：形成一第二介电层于该第二栅极绝缘层上，并且该第二介电层覆盖该共享线。

6.如权利要求5所述的制造方法，其特征在于，在步骤(f1)之后，还包括步骤(f2)：蚀刻该第二介电层，以形成一第二介层孔于该第二介电层中，并且曝露一部分的该第二漏极，使该像素电极经由该第二介层孔电性连接该第二漏极。

7.一种像素结构，其特征在于，包括：

一基材，用以定义一晶体管区域；

一切换晶体管，设置于该基材的该晶体管区域上，该切换晶体管设有一第一栅极、一第一栅极绝缘层、一第一信道结构、一第一源极以及一第一漏极；

一第一介电层，设置于该基材上，并且覆盖该切换晶体管；

一连接导线，设置于该第一介电层上且位于该晶体管区域的上方，该连接导线具有一第一接触垫、电性连接该第一接触垫的一第二栅极、以及电性连接该第二栅极的一第二接触垫；

一驱动晶体管，设置于该第一介电层上，该驱动晶体管垂直堆栈于该切换晶体管的上方并且设置于该晶体管区域的上方，该驱动晶体管设有分别相对应该第一栅极、该第一栅极绝缘层、该第一信道结构、该第一源极以及该第一漏极的该第二栅极、一第二栅极绝缘层、一第二信道结构、一第二源极以及一第二漏极，且该第一接触垫电性连接该第一漏极至该第二栅极；

一电容器；

一像素电极，电极电性连接该第二漏极；以及

一共享线，设置于该第二栅极绝缘层上，使该共享线电性连接该第二源极，并且使一部分的该共享线与该第二接触垫互相重迭配置以形成该电容器。

8.如权利要求7所述的像素结构，其特征在于，还包括一第二介电层，设置于该第二栅极绝缘层，并且该第二介电层覆盖该共享线。

9.如权利要求7所述的像素结构，其特征在于，该第一栅极于该基材上，该第一栅极连接一扫描线，该第一栅极绝缘层位于该第一栅极以及该基材上。

10.如权利要求7所述的像素结构，其特征在于，该第一信道结构于该第一栅极绝缘层上，该第一源极与该第一漏极位于该第一信道结构上，以形成该切换晶体管，且该第一源极连接一数据线。

11.如权利要求7所述的像素结构，其特征在于，该第一介电层还包括一第一介层孔，并且曝露一部分的该第一漏极，以使该第一接触垫经由该第一介层孔电性连接该第一漏极。

12.如权利要求7所述的像素结构，其特征在于，该第二栅极绝缘层位于该连接导线上以及该第一介电层上。

13.如权利要求7所述的像素结构，其特征在于，该第二信道结构位于该第二栅极绝缘层上，且该第二源极与该第二漏极位于该第二信道结构上，以于该晶体管区域形成相对应于该切换晶体管的该驱动晶体管。

14.如权利要求8所述的像素结构，其特征在于，该第二介电层还包括一第二介层孔，并且曝露一部分的该第二漏极，使该像素电极经由该第二介层孔电性连接该第二漏极。