JP5399008B2 - 画像表示装置 - Google Patents

Description

本発明は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いて画素の表示制御を行う画像表示装置に関する。

例えば液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置などの画像表示装置の中には、薄膜トランジスタを用いたアクティブマトリクス方式により、各画素の表示制御を行うものがある（例えば特許文献１）。このような表示装置では画素が行列状に配列され、当該画素行列の各画素行ごとに一本の走査信号線が配置され、各画素列ごとに一本のデータ信号線（映像信号線）が配置される。また、各画素には、当該画素の表示制御を行う画素回路が配置される。この画素回路は少なくとも一つの薄膜トランジスタを含んでおり、薄膜トランジスタのゲート電極を介して走査信号線に接続され、ソース電極又はドレイン電極のいずれか一方を介してデータ信号線に接続される。このような表示装置では、表示制御したい画素に対応する走査信号線及びデータ信号線に電圧が印加されることによって、薄膜トランジスタのオン／オフが制御され、画素の表示制御が行われる。
特開２００３−５７０９号公報

例えば、多数の画素が配列される大型の表示装置をアクティブマトリクス方式によって実現する場合、走査信号線に走査信号を入力するための走査信号線駆動回路から離れた位置にある画素では、走査信号の伝達遅延が発生し、その結果、表示品質が低下してしまう場合がある。例えば有機ＥＬ表示装置では、走査信号線駆動回路から離れた位置にある画素において、走査信号の伝達遅延によって映像データの書き込みが正常に行われなくなり、その結果、表示画面にむらが生じてしまう場合がある。

本発明は上記課題に鑑みてなされたものであって、その目的は、走査信号の伝達遅延を軽減できるようになる画像表示装置を提供することにある。

上記課題を解決するために、本発明に係る画像表示装置は、画素の表示制御を行うための画素回路が行列状に配列された基板を含む表示装置において、前記行列状に配列された画素回路は、一つの画素回路行に対して複数の走査信号線が配線され、前記画素回路行の画素回路は、前記複数の走査信号線のうちのいずれかに接続されていることを特徴とする。

また本発明の一態様では、前記複数の走査信号線のそれぞれに接続される前記画素回路の数が略等しくなっていてもよい。

また本発明の一態様では、前記行列状に配列された画素回路は、一つの画素回路行に対して、第１の走査信号線及び第２の走査信号線が配線されるようにしてもよい。前記第１の走査信号線に接続された画素回路と、前記第２の走査信号線に接続された画素回路と、が交互に配置されているようにしてもよい。

また本発明の一態様では、前記行列状に配列された画素回路は、一つの画素回路行に対して、第１の走査信号線及び第２の走査信号線が配線されるようにしてもよい。前記画素回路は、前記第１の走査信号線又は前記第２の走査信号線の何れか一つの走査信号線にゲート電極が接続される薄膜トランジスタを含むようにしてもよい。前記基板を平面的に見た場合に、前記第１の走査信号線と前記第２の走査信号線との間の領域に、前記薄膜トランジスタのドレイン電極、ソース電極、及び半導体層が形成されるようにしてもよい。前記第１の走査信号線及び前記第２の走査信号線には、前記第１の走査信号線と前記第２の走査信号線との間の領域に向けて突起してなる突起部が形成されるようにしてもよい。前記突起部は、前記基板を平面的に見た場合に、当該突起部の少なくとも一部と、前記半導体層と、が重なるように形成されるようにしてもよい。

また本発明の一態様では、前記行列状に配列された画素回路は、一つの画素回路行に対して、第１の走査信号線及び第２の走査信号線が配線されるようにしてもよい。前記画素回路は、前記第１の走査信号線又は前記第２の走査信号線の何れか一つの走査信号線にゲート電極が接続される薄膜トランジスタを含むようにしてもよい。前記基板を平面的に見た場合に、前記第１の走査信号線と前記第２の走査信号線との間の領域に、前記薄膜トランジスタのソース電極及びドレイン電極が形成されるようにしてもよい。前記薄膜トランジスタの半導体層は、前記基板を平面的に見た場合に、当該半導体層と、前記第１の走査信号線又は前記第２の走査信号線の一方と、が重なるように形成されるようにしてもよい。

本発明によれば、走査信号の伝達遅延を軽減できるようになる。

以下、本発明の実施形態の例について図面に基づき詳細に説明する。なお、以下では、有機ＥＬ表示装置に本発明を適用した場合の例について説明する。

本実施形態に係る画像表示装置の表示パネルでは、薄膜トランジスタＴＦＴが形成されるガラス基板上に、第１電極（以下では陽極とする）、有機ＥＬ薄膜層、第２電極（以下では陰極とする）が形成される。

図１は、本実施形態に係る画像表示装置のガラス基板上に形成される回路の概略構成を示す回路図である。

図１に示すように、本実施形態に係る画像表示装置の表示パネルでは、複数の走査信号線ＳＥＬｏ（第１の走査信号線）と、複数の走査信号線ＳＥＬｅ（第２の走査信号線）と、がガラス基板上に配置される。画像表示領域において、走査信号線ＳＥＬｏ，ＳＥＬｅは互いに略平行に、第１の方向（Ｘ方向）に延在している。また走査信号線ＳＥＬｏ，ＳＥＬｅは走査信号線駆動回路ＧＤＲに接続している。さらに、ガラス基板上には、走査信号線ＳＥＬｏ，ＳＥＬｅと略平行な複数のリセット信号線ＲＳＬｏ，ＲＳＬｅも配置される。リセット信号線ＲＳＬｏ，ＲＳＬｅは互いに略平行に、第１の方向（Ｘ方向）に延在している。またリセット信号線ＲＳＬｏ，ＲＳＬｅは走査信号線駆動回路ＧＤＲに接続している。走査信号線駆動回路ＧＤＲによって、所定タイミングごとに、走査信号線ＳＥＬｏ，ＳＥＬｅ，及びリセット信号線ＲＳＬｏ，ＲＳＬｅに選択的に電圧が印加される。これらの走査信号線ＳＥＬｏ，ＳＥＬｅおよびリセット信号線ＲＳＬｏ，ＲＳＬｅは第１の方向（Ｘ方向）に延在し、第１の方向と直交する第２の方向（Ｙ方向）に沿って複数本配置される。

また、ガラス基板上には、互いに平行な複数のデータ信号線ＤＴＬが、平面的に見た場合に、複数の走査信号線ＳＥＬｏ，ＳＥＬｅ、及び複数のリセット信号線ＲＳＬｏ，ＲＳＬｅのそれぞれと略直交するように配置される。さらに、互いに平行な複数の電源線ＰＷＬが、データ信号線ＤＴＬと平行に、平面的に見た場合に、複数の走査信号線ＳＥＬｏ，ＳＥＬｅ、及び複数のリセット信号線ＲＳＬｏ，ＲＳＬｅのそれぞれと略直交するように配置される。データ信号線ＤＴＬ及び電源線ＰＷＬはデータ信号線駆動回路ＤＤＲに接続されている。そして、画像表示装置に表示させたい画像データに対応する電圧が、データ信号線駆動回路ＤＤＲによって、所定タイミングごとに、データ信号線ＤＴＬに対して印加される。これらのデータ信号線ＤＴＬおよび電源線ＰＷＬは第２の方向（Ｙ方向）に延在し、第１の方向（Ｘ方向）に沿って複数本配置される。

走査信号線ＳＥＬｏ，ＳＥＬｅとデータ信号線ＤＴＬとが交差する箇所近傍のそれぞれが、画像表示装置の画素に対応している。すなわち、走査信号線ＳＥＬｏ，ＳＥＬｅ及びデータ信号線ＤＴＬによって、行列状に並ぶ画素のそれぞれが区画されている。各画素領域のそれぞれには、当該画素の表示制御を行うための画素回路Ｐが配置されている。なお以下では、図１における縦方向（Ｙ方向）の画素（画素回路Ｐ）の並びのことを画素列ＰＲＯ（画素回路列）と呼び、横方向（Ｘ方向）の画素（画素回路Ｐ）の並びのことを画素行ＰＬＩ（画素回路行）と呼ぶ。

本実施形態では、各画素行ＰＬＩごとに、二本の走査信号線ＳＥＬｏ，ＳＥＬｅが配置されている。画素回路Ｐは走査信号線ＳＥＬｏ，ＳＥＬｅのいずれかに接続される。具体的には、各画素行ＰＬＩにおいて、画素が、走査信号線ＳＥＬｏに対応するグループと、走査信号線ＳＥＬｅに対応するグループと、の２つのグループに分けられている。走査信号線駆動回路ＧＤＲ側から数えて、奇数番目の画素は走査信号線ＳＥＬｏに対応するグループに属し、その画素回路Ｐは走査信号線ＳＥＬｏに接続されている。また、走査信号線駆動回路ＧＤＲ側から数えて、偶数番目の画素は走査信号線ＳＥＬｅに対応するグループに属し、その画素回路Ｐは走査信号線ＳＥＬｅに接続されている。このため、本実施形態では、各画素行ＰＬＩにおいて、走査信号線ＳＥＬｏに接続される画素回路Ｐと、走査信号線ＳＥＬｅに接続される画素回路Ｐと、が交互に配置されている。また、各画素行ＰＬＩにおいて、走査信号線ＳＥＬｏに対応するグループに属する画素の数と、走査信号線ＳＥＬｅに対応するグループに属する画素の数と、が略等しくなっている。

また、本実施形態では、各画素行ＰＬＩごとに、二本のリセット信号線ＲＳＬｏ，ＲＳＬｅが配置されている。画素回路Ｐはリセット信号線ＲＳＬｏ，ＲＳＬｅのいずれかに接続される。リセット信号線ＲＳＬｏには、走査信号線ＳＥＬｏと同様、奇数番目の画素回路Ｐが接続される。一方、リセット信号線ＲＳＬｅには、走査信号線ＳＥＬｅと同様、偶数番目の画素回路Ｐが接続される。

さらに、本実施形態では、各画素列ＰＲＯごとに、一本のデータ信号線ＤＴＬと、一本の電源線ＰＷＬと、が配置されている。

ここで、画素回路Ｐについて図２及び図３を用いてさらに詳しく説明する。図２は、各画素領域に設けられる画素回路Ｐの概略構成を示す回路図である。図２には、縦又は横に隣接する四つの画素領域が表されている。なお、図２において、四つの画素領域のうちの左上及び左下の画素領域は、走査信号線駆動回路ＧＤＲ側から数えて、奇数番目の画素領域であり、右上及び右下の画素領域は、走査信号線駆動回路ＧＤＲ側から数えて、偶数番目の画素領域である。図３は、ガラス基板上に実装される走査信号線ＳＥＬｏ，ＳＥＬｅ、データ信号線ＤＴＬ、及び画素回路Ｐの位置関係を示すガラス基板上の平面図である。図３には、横に隣接する二つの画素領域が示されている。なお、図３において、符号「ＧＬ」はゲート配線を示している。また、図３において、二つの画素領域のうちの左の画素領域は、走査信号線駆動回路ＧＤＲ側から数えて、奇数番目の画素領域であり、右の画素領域は、走査信号線駆動回路ＧＤＲ側から数えて、偶数番目の画素領域である。

これらの図に示すように、各画素回路Ｐは、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、記憶コンデンサＣ１、補助コンデンサＣ２、有機発光ダイオード（Organic Light Emitting Diode）素子ＯＬＥＤを含む。第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、及び第３薄膜トランジスタＴ３は、ｐチャネル多結晶シリコン型の薄膜トランジスタである。なお、有機発光ダイオード素子ＯＬＥＤは、有機ＥＬ（Organic Electoro-luminescent）素子と呼ばれる場合もある。

第１薄膜トランジスタＴ１のゲート電極ＧＥ１は走査信号線ＳＥＬｏ又はＳＥＬｅのいずれかに接続される。各画素行ＰＬＩにおいて、奇数番目の画素回路Ｐの第１薄膜トランジスタＴ１のゲート電極ＧＥ１は走査信号線ＳＥＬｏに接続され、偶数番目の画素回路Ｐの第１薄膜トランジスタＴ１のゲート電極ＧＥ１は走査信号線ＳＥＬｅに接続される。また、第１薄膜トランジスタＴ１のソース電極ＳＥ１又はドレイン電極ＤＥ１のいずれか一方（ここではソース電極ＳＥ１とする）は、データ信号線ＤＴＬに接続される。

図３に示すように、第１薄膜トランジスタＴ１は、平面的に見た場合に、第１薄膜トランジスタＴ１のソース電極ＳＥ１、ドレイン電極ＤＥ１及び半導体層ＰＳＩが、走査信号線ＳＥＬｏと走査信号線ＳＥＬｅとの間の領域内に位置するようにして形成されている。また、走査信号線ＳＥＬｏ，ＳＥＬｅには、走査信号線ＳＥＬｏ，ＳＥＬｅの間の領域に向けて突起する突起部が半導体層ＰＳＩと重なるようにして形成されており、この突起部が第１薄膜トランジスタＴ１のゲート電極ＧＥ１として機能するようになっている。

図４は、図３のＩＶ−ＩＶ線におけるガラス基板の断面の様子を示す部分断面図である。つまり、図４は、ガラス基板の、第１薄膜トランジスタＴ１が形成される箇所の断面の様子を示している。図４に示すように、ガラス基板ＳＵＢ上には、バッファ層ＢＵＦ、半導体層ＰＳＩ、ゲート絶縁膜ＯＸ１、ゲート配線層、層間絶縁膜ＯＸ２、ソース／ドレイン配線層、保護絶縁膜ＰＡＳ、平坦化膜ＯＣ１、反射メタル層ＭＥＴ、アノード層ＡＮＤ、及び平坦化膜ＯＣ２が順次積層されている。ここで、バッファ層ＢＵＦは酸化シリコンを含んだ層である。半導体層ＰＳＩは例えばポリシリコンを含んだ層である。また、ゲート配線層は、ゲート電極ＧＥ１、ゲート配線ＧＬ、及び走査信号線ＳＥＬｏ，ＳＥＬｅなどを含んだ層である。さらに、ソース／ドレイン配線層は、ソース電極ＳＥ１、ドレイン電極ＤＥ１、及びデータ信号線ＤＴＬなどを含んだ層である。このような積層構造は例えばフォトリソグラフィ技術を用いて形成される。

図２及び図３に示すように、第３薄膜トランジスタＴ３のゲート電極ＧＥ３はリセット信号線ＲＳＬｏ又はＲＳＬｅに接続される。各画素行ＰＬＩにおいて、奇数番目の画素回路Ｐの第３薄膜トランジスタＴ３のゲート電極ＧＥ３はリセット信号線ＲＳＬｏに接続され、偶数番目の画素回路Ｐの第３薄膜トランジスタＴ３のゲート電極ＧＥ３はリセット信号線ＲＳＬｅに接続される。

図３に示すように、第３薄膜トランジスタＴ３は、平面的に見た場合に、第３薄膜トランジスタＴ３のソース電極ＳＥ３及びドレイン電極ＤＥ３が、リセット信号線ＲＳＬｏとリセット信号線ＲＳＬｅとの間の領域内に位置するようにして形成されている。また、半導体層ＰＳＩが、基板を平面的に見た場合に、リセット信号線ＲＳＬｏ又はＲＳＬｅのいずれか一方と交差するように形成されている。そして、リセット信号線ＲＳＬｏ，ＲＳＬｅの、半導体層ＰＳＩと交差する箇所が第３薄膜トランジスタＴ３のゲート電極ＧＥ３として機能するようになっている。

図２及び図３に示すように、データ信号線ＤＴＬは第１薄膜トランジスタＴ１を介して記憶コンデンサＣ１に接続されている。記憶コンデンサＣ１の他端は、第２薄膜トランジスタＴ２のゲート電極ＧＥ２と、第３薄膜トランジスタＴ３のソース電極ＳＥ３と、に接続されている。第２薄膜トランジスタＴ２のゲート電極ＧＥ２は、補助コンデンサＣ２を介して、第２薄膜トランジスタＴ２のソース電極ＳＥ２に接続されており、第２薄膜トランジスタＴ２のソース電極ＳＥ２は電源線ＰＷＬに接続されている。第２薄膜トランジスタＴ２のドレイン電極ＤＥ２と、第３薄膜トランジスタＴ３のドレイン電極ＤＥ３と、は有機発光ダイオード素子ＯＬＥＤの一端に接続されている。有機発光ダイオード素子ＯＬＥＤの他端は共通接地端子（陰極）に接続されている。

ここで、走査信号線ＳＥＬｏ，ＳＥＬｅ、リセット信号線ＲＳＬｏ，ＲＳＬｅに入力される信号と、画素回路Ｐの動作と、について説明する。図５は、走査信号線ＳＥＬｏ，ＳＥＬｅ、リセット信号線ＲＳＬｏ，ＲＳＬｅ、及びデータ信号線ＤＴＬの信号波形を示す。図５には、主に、三つの水平期間Ｈ（ｎ），Ｈ（ｎ＋１），Ｈ（ｎ＋２）における各信号線の信号波形が示されている。なお、図５において、符号ＳＥＬｏ（ｎ），ＳＥＬｅ（ｎ）は、第ｎ行目の画素行ＰＬＩに対応する走査信号線ＳＥＬｏ，ＳＥＬｅを示し、符号ＲＳＬｏ（ｎ），ＲＳＬｅ（ｎ）は、第ｎ行目の画素行ＰＬＩに対応するリセット信号線ＲＳＬｏ，ＲＳＬｅを示している。ここで、「第ｎ行目の画素行ＰＬＩ」とは、図１において、データ信号線駆動回路ＤＤＲ側から数えて、第ｎ番目の画素行ＰＬＩである。また図５において、符号ＤＴＬ（ｎ）は、第ｎ列目の画素列ＰＲＯに対応するデータ信号線ＤＴＬを示している。ここで、「第ｎ列目の画素列ＰＲＯ」とは、図１において、走査信号線駆動回路ＧＤＲ側から数えて、第ｎ番目の画素列ＰＲＯである。

まず、走査信号線ＳＥＬｏ，ＳＥＬｅ、リセット信号線ＲＳＬｏ，ＲＳＬｅに入力される信号について説明する。図５に示すように、第ｎ行目の画素行ＰＬＩに対応する走査信号線ＳＥＬｏ（ｎ），ＳＥＬｅ（ｎ）の双方には同一の信号が入力される。このように、同じ画素行ＰＬＩに対応する走査信号線ＳＥＬｏ，ＳＥＬｅには同一の信号が入力される。また、図５に示すように、第ｎ行目の画素行ＰＬＩに対応するリセット信号線ＲＳＬｏ（ｎ），ＲＳＬｅ（ｎ）の双方には同一の信号が入力される。このように、同じ画素行ＰＬＩに対応するリセット信号線ＲＳＬｏ，ＲＳＬｅには同一の信号が入力される。

次に、画素回路Ｐの動作について説明する。図５に示す最初の水平期間Ｈ（ｎ）では、第ｎ行目の画素行ＰＬＩが選択され、第ｎ行目の画素行ＰＬＩの有機発光ダイオード素子ＯＬＥＤの輝度が更新される。

具体的には、まず、第ｎ行目の画素行ＰＬＩに対応する走査信号線ＳＥＬｏ（ｎ），ＳＥＬｅ（ｎ）、及びリセット信号線ＲＳＬｏ（ｎ），ＲＳＬｅ（ｎ）の電圧が下げられる（図５のＴａ）。上述したように、第１薄膜トランジスタＴ１はｐ型チャネル構造を有するため、走査信号線ＳＥＬｏ（ｎ），ＳＥＬｅ（ｎ）の電圧が立ち下がると、第１薄膜トランジスタＴ１がオン状態になる。同様に、第３薄膜トランジスタＴ３もｐ型チャネル構造を有するため、リセット信号線ＲＳＬｏ（ｎ），ＲＳＬｅ（ｎ）の電圧が立ち下がると、第３薄膜トランジスタＴ３もオン状態になる。第３薄膜トランジスタＴ３がオン状態になると、記憶コンデンサＣ１の蓄積電荷が放電され、次のデータ信号電圧の入力に備えられる。

その後、リセット信号線ＲＳＬｏ（ｎ），ＲＳＬｅ（ｎ）の電圧が上げられ、第３薄膜トランジスタＴ３はオフ状態に戻る（図５のＴｂ）。そして、各データ信号線ＤＴＬにデータ信号電圧が入力される。ここで、各データ信号線ＤＴＬに入力されるデータ信号電圧は、画像表示装置に表示させる画像データに基づいて、各データ信号線ＤＴＬごとに設定される。このデータ信号電圧は、オン状態の第１薄膜トランジスタＴ１を介して、記憶コンデンサＣ１に書き込まれる。

記憶コンデンサＣ１に書き込まれたデータ信号電圧は第２薄膜トランジスタＴ２に入力される。その結果、記憶コンデンサＣ１に書き込まれたデータ信号電圧に対応する駆動電流が、第２薄膜トランジスタＴ２を介して、有機発光ダイオード素子ＯＬＥＤに入力される。そして、有機発光ダイオード素子ＯＬＥＤは、記憶コンデンサＣ１に書き込まれたデータ信号電圧に対応する輝度で発光し始める。

その後、走査信号線ＳＥＬｏ（ｎ），ＳＥＬｅ（ｎ）の電圧が上げられ、第１薄膜トランジスタＴ１はオフ状態に戻る（図５のＴｃ）。この場合、記憶コンデンサＣ１に書き込まれたデータ信号電圧は、第１薄膜トランジスタＴ１がオフ状態になった後も記憶コンデンサＣ１に保持され続ける。このため、記憶コンデンサＣ１に書き込まれたデータ信号電圧が、第２薄膜トランジスタＴ２に入力され続け、有機発光ダイオード素子ＯＬＥＤは、記憶コンデンサＣ１に書き込まれたデータ信号電圧に対応する輝度で発光し続ける。

同様に、次の水平期間Ｈ（ｎ＋１）では、第（ｎ＋１）行目の画素行ＰＬＩが選択され、第（ｎ＋１）行目の画素行ＰＬＩの有機発光ダイオード素子ＯＬＥＤの輝度が更新される。さらに次の水平期間Ｈ（ｎ＋２）では、第（ｎ＋２）行目の画素行ＰＬＩが選択され、第（ｎ＋２）行目の画素行ＰＬＩの有機発光ダイオード素子ＯＬＥＤの輝度が更新される。

本実施形態に係る画像表示装置によれば、下記に説明するように、走査信号の伝達遅延を軽減できるようになる。走査信号の伝達時間ｔは、ｔ＝Ｃ＊Ｒというように、走査信号線に生じる容量Ｃと、走査信号線の抵抗Ｒと、の積によって表される。走査信号線に生じる容量Ｃとしては、「薄膜トランジスタのゲート容量」、「他層との交差部で生じる寄生容量」、及び「同層配線間で生じる寄生容量」があるが、「薄膜トランジスタのゲート容量」は他の二つに比べて大きいため、走査信号線に生じる容量Ｃの大部分は「薄膜トランジスタのゲート容量」によって占められる。この点、本実施形態に係る画像表示装置では、各画素行ＰＬＩに対して、二本の走査信号線ＳＥＬｏ，ＳＥＬｅが配線される。そして、各画素行ＰＬＩにおいて、画素回路Ｐが、走査信号線ＳＥＬｏに接続されるグループと、走査信号線ＳＥＬｅに接続されるグループと、の二つのグループに分けられる。このため、各画素行ＰＬＩに対して一本の走査信号線が配線される場合と比較して、本実施形態では、各走査信号線に接続される画素回路Ｐ（第１薄膜トランジスタＴ１）の数が少なくなるため、各走査信号線の「薄膜トランジスタのゲート容量」も少なくなる。具体的には、各画素行ＰＬＩにおいて、奇数番目の画素回路Ｐが走査信号線ＳＥＬｏに接続され、偶数番目の画素回路Ｐが走査信号線ＳＥＬｅに接続されるため、各画素行ＰＬＩに対して一本の走査信号線が配線される場合と比較して、各走査信号線に接続される画素回路Ｐ（第１薄膜トランジスタＴ１）の数が半分になる。このため、各走査信号線の「薄膜トランジスタのゲート容量」も半分になる。その結果、走査信号の伝達時間ｔが短くなり、走査信号の伝達遅延が改善される。

なお、本実施形態に係る画像表示装置では、各画素行ＰＬＩに対して、二本のリセット信号線ＲＳＬｏ，ＲＳＬｅが配線されており、リセット信号線に関しても、走査信号線と同様、信号の伝達遅延が改善されている。

また、本実施形態に係る画像表示装置では、各画素行ＰＬＩにおいて、走査信号線ＳＥＬｏに接続される画素回路Ｐの数と、走査信号線ＳＥＬｅに接続される画素回路Ｐの数と、が略等しくなっている。これによって、走査信号線ＳＥＬｏと走査信号線ＳＥＬｅとの間で走査信号の伝達時間（伝達遅延）が略同程度となるように図られている。

また、本実施形態に係る画像表示装置では、各画素行ＰＬＩにおいて、走査信号線ＳＥＬｏに接続される画素回路Ｐと、走査信号線ＳＥＬｅに接続される画素回路Ｐと、が交互に配列されている。これによって、各画素行ＰＬＩにおいて、隣接する画素間で走査信号の伝達時間（伝達遅延）が略等しくなるように図られている。

また、本実施形態に係る画像表示装置では、基板を平面的に見た場合に、走査信号線ＳＥＬｏと走査信号線ＳＥＬｅとの間の領域に、第１薄膜トランジスタＴ１のドレイン電極ＤＥ１、ソース電極ＳＥ１、及び半導体層ＰＳＩが形成されている。また、基板を平面的に見た場合に、走査信号線ＳＥＬｏ，ＳＥＬｅは、走査信号線ＳＥＬｏと走査信号線ＳＥＬｅとの間の領域に向けて突起してなる突起部を有している。そして、この突起部は、基板を平面的に見た場合に、当該突起部の少なくとも一部と、半導体層と、が重なるように形成されており、第１薄膜トランジスタＴ１のゲート電極ＧＥ１として機能するようになっている。本実施形態に係る画像表示装置では、走査信号線ＳＥＬｏに接続される第１薄膜トランジスタＴ１と、走査信号線ＳＥＬｅに接続される第１薄膜トランジスタＴ１と、の二種類の第１薄膜トランジスタＴ１を基板上に形成する必要がある。この点、以上のようにすれば、そのような二種類の第１薄膜トランジスタＴ１を形成するために用いられるスペースを節減することが可能になる。

また、本実施形態に係る画像表示装置では、基板を平面的に見た場合に、リセット信号線ＲＳＬｏとリセット信号線ＲＳＬｅとの間の領域に、第３薄膜トランジスタＴ３のドレイン電極ＤＥ３及びソース電極ＳＥ３が形成されている。そして、第３薄膜トランジスタＴ３の半導体層ＰＳＩは、基板を平面的に見た場合に、リセット信号線ＲＳＬｏ又はリセット信号線ＲＳＬｅの一方と重なるように形成されている。そして、リセット信号線ＲＳＬｏ又はリセット信号線ＲＳＬｅの、半導体層ＰＳＩと重なる箇所が第３薄膜トランジスタＴ３のゲート電極ＧＥ３として機能するようになっている。本実施形態に係る画像表示装置では、リセット信号線ＲＳＬｏに接続される第３薄膜トランジスタＴ３と、リセット信号線ＲＳＬｅに接続される第３薄膜トランジスタＴ３と、の二種類の第３薄膜トランジスタＴ３を基板上に形成する必要がある。この点、以上のようにすれば、そのような二種類の第３薄膜トランジスタＴ３を形成するために用いられるスペースを節減することが可能になる。

なお、本発明は以上に説明した実施の形態に限定されるものではない。

例えば、第１薄膜トランジスタＴ１のゲート電極ＧＥ１の態様は図３に示した態様に限られない。例えば、第１薄膜トランジスタＴ１のゲート電極ＧＥ１は、図３における第３薄膜トランジスタＴ３のゲート電極ＧＥ３と同様にして形成されるようにしてもよい。すなわち、図６に示すように、半導体層ＰＳＩが、基板を平面的に見た場合に、走査信号線ＳＥＬｏ又はＳＥＬｅのいずれか一方と交差するように形成されるようにしてもよい。そして、走査信号線ＳＥＬｏ，ＳＥＬｅの、半導体層ＰＳＩと交差する箇所が第１薄膜トランジスタＴ１のゲート電極ＧＥ１として機能するようにしてもよい。こうしても、走査信号線ＳＥＬｏに接続される第１薄膜トランジスタＴ１と、走査信号線ＳＥＬｅに接続される第１薄膜トランジスタＴ１と、の二種類の第１薄膜トランジスタＴ１を形成するために用いられるスペースを節減できるようになる。

また例えば、第３薄膜トランジスタＴ３のゲート電極ＧＥ３の態様は図３に示した態様に限られない。例えば、第３薄膜トランジスタＴ３のゲート電極ＧＥ３は、図３における第１薄膜トランジスタＴ１のゲート電極ＧＥ１と同様にして形成されるようにしてもよい。すなわち、図６に示すように、リセット信号線ＲＳＬｏ，ＲＳＬｅに、リセット信号線ＲＳＬｏ，ＲＳＬｅの間の領域に向けて突起する突起部を、リセット信号線ＲＳＬｏ，ＲＳＬｅの間の領域内に位置する半導体層ＰＳＩと重なるようにして形成するようにしてもよい。そして、この突起部が第３薄膜トランジスタＴ３のゲート電極ＧＥ３として機能するようにしてもよい。こうしても、リセット信号線ＲＳＬｏに接続される第３薄膜トランジスタＴ３と、リセット信号線ＲＳＬｅに接続される第３薄膜トランジスタＴ３と、の二種類の第３薄膜トランジスタＴ３を形成するために用いられるスペースを節減できるようになる。

また例えば、以上では、各画素行ＰＬＩにおいて、奇数番目の画素のグループと、偶数番目の画素のグループと、の二つのグループに画素を分けるようにしたが、グループの分け方はこの方法に限られない。例えば、一つの画素行ＰＬＩにＮ個の画素が含まれる場合には、走査信号線駆動回路ＧＤＲ側から数えて、第１番目〜第（Ｎ／２）番目の画素のグループと、第（Ｎ／２＋１）番目〜第Ｎ番目の画素のグループと、の二つのグループに画素を分けるようにしてもよい。この場合、例えば、第１番目〜第（Ｎ／２）番目の画素の画素回路Ｐは走査信号線ＳＥＬｏ及びリセット信号線ＲＳＬｏに接続され、第（Ｎ／２＋１）番目〜第Ｎ番目の画素の画素回路Ｐは走査信号線ＳＥＬｅ及びリセット信号線ＲＳＬｅに接続されるようにすればよい。

また例えば、各画素行ＰＬＩごとに、三本以上の走査信号線が配線されるようにしてもよい。同様に、各画素行ＰＬＩごとに、三本以上のリセット信号線が配線されるようにしてもよい。この場合、各画素行ＰＬＩにおいて、画素が三つ以上のグループに分けられることになる。

また例えば、本発明は有機ＥＬ表示装置以外の表示装置にも適用することができる。本発明は、アクティブマトリックス方式の表示装置に適用することができる。例えば、アクティブマトリックス方式の液晶表示装置にも本発明は適用することができる。

図７は、本発明をアクティブマトリックス方式の液晶表示装置に適用した場合の例を示す。図７は、液晶表示装置の表示パネルの概略の回路構成を示す回路図である。図７に示す例では、各画素行ＰＬＩごとに、二本の走査信号線ＳＥＬｏ，ＳＥＬｅが設けられている。そして、各画素行ＰＬＩにおいて、奇数番目の画素の画素回路Ｐが一方の走査信号線ＳＥＬｏに接続され、偶数番目の画素の画素回路Ｐが他方の走査信号線ＳＥＬｅに接続されている。このようにすれば、アクティブマトリックス方式の液晶表示装置においても、走査信号の伝達遅延を軽減することが可能になる。なお、本発明は、いわゆるＩＰＳ（In Plane Switching）方式の液晶表示装置にも適用することが可能であるし、いわゆるＶＡ（Virtical Alignment）又はＴＮ（Twisted Nematic）方式の液晶表示装置にも適用することが可能である。

本発明の実施形態に係る画像表示装置の基板上に形成される回路の概略構成を示す回路図である。 画素回路の概略構成を示す回路図である。 基板上に実装される走査信号線、データ信号線、及び画素回路の位置関係の一例を示す基板上の平面図である。 基板の部分断面図である。 走査信号線、リセット信号線、及びデータ信号線の信号波形を示す図である。 基板上に実装される走査信号線、データ信号線、及び画素回路の位置関係他の一例を示す基板上の平面図である。 本発明の他の実施形態に係る画像表示装置の基板上に形成される回路の概略構成を示す回路図である。

符号の説明

ＡＮＤ アノード層、ＢＵＦ バッファ層、Ｃ１ 記憶コンデンサ、Ｃ２ 補助コンデンサ、ＤＤＲ データ信号駆動回路、ＤＥ１ 第１薄膜トランジスタのドレイン電極、ＤＥ２ 第２薄膜トランジスタのドレイン電極、ＤＥ３ 第３薄膜トランジスタのドレイン電極、ＤＴＬ データ信号線、ＧＤＲ 走査信号線駆動回路、ＧＥ１ 第１薄膜トランジスタのゲート電極、ＧＥ２ 第２薄膜トランジスタのゲート電極、ＧＥ３ 第３薄膜トランジスタのゲート電極、ＧＬ ゲート配線、ＭＥＴ 反射メタル層、ＯＣ１ 平坦化膜、ＯＣ２ 平坦化膜、ＯＸ１ ゲート絶縁膜、ＯＸ２ 層間絶縁膜、Ｐ 画素回路、ＰＡＳ 保護絶縁膜、ＰＬＩ 画素行、ＰＲＯ 画素列、ＰＳＩ 半導体層、ＰＷＬ 電源線、ＲＳＬｏ，ＲＳＬｅ リセット信号線、ＳＥ１ 第１薄膜トランジスタのソース電極、ＳＥ２ 第２薄膜トランジスタのソース電極、ＳＥ３ 第３薄膜トランジスタのソース電極、ＳＥＬｏ，ＳＥＬｅ 走査信号線、ＳＵＢ ガラス基板、Ｔ１ 第１薄膜トランジスタ、Ｔ２ 第２薄膜トランジスタ、Ｔ３ 第３薄膜トランジスタ。

Claims (2)

1. 画素の表示制御を行うための画素回路が行列状に配列された基板を含む画像表示装置において、
   前記行列状に配列された画素回路は、一つの画素回路行に対して、第１の走査信号線及び第２の走査信号線と、第１のリセット信号線及び第２のリセット信号線と、が配線され、
   前記画素回路行の画素回路は、前記第１の走査信号線及び前記第２の走査信号線のうちのいずれかと、前記第１のリセット信号線及び前記第２のリセット信号線のうちのいずれかと、に接続されており、
   前記画素回路は、前記第１の走査信号線又は前記第２の走査信号線にゲート電極が接続される第１薄膜トランジスタと、前記第１薄膜トランジスタに一端が接続されるコンデンサと、前記コンデンサの他端にゲート電極が接続される第２薄膜トランジスタと、前記コンデンサの前記他端にソース電極が接続され、かつ、前記第１のリセット信号線又は前記第２のリセット信号線にゲート電極が接続される第３薄膜トランジスタと、を含み、
   前記基板を平面的に見た場合に、前記第１の走査信号線と前記第２の走査信号線との間の領域に、前記第１薄膜トランジスタのドレイン電極、ソース電極、及び半導体層が形成され、
   前記第１の走査信号線及び前記第２の走査信号線には、前記第１の走査信号線と前記第２の走査信号線との間の前記領域に向けて突起してなる突起部が形成され、
   前記突起部は、前記基板を平面的に見た場合に、当該突起部の少なくとも一部と、前記第１薄膜トランジスタの半導体層と、が重なるように形成され、
   前記基板を平面的に見た場合に、前記第１のリセット信号線と前記第２のリセット信号線との間の領域に、前記第３薄膜トランジスタのソース電極及びドレイン電極が形成され、
   前記第３薄膜トランジスタの半導体層は、前記基板を平面的に見た場合に、前記第１のリセット信号線又は前記第２のリセット信号線の一方と交差している、
   ことを特徴とする画像表示装置。
2. 画素の表示制御を行うための画素回路が行列状に配列された基板を含む画像表示装置において、
   前記行列状に配列された画素回路は、一つの画素回路行に対して、第１の走査信号線及び第２の走査信号線と、第１のリセット信号線及び第２のリセット信号線と、が配線され、
   前記画素回路行の画素回路は、前記第１の走査信号線及び前記第２の走査信号線のうちのいずれかと、前記第１のリセット信号線及び前記第２のリセット信号線のうちのいずれかと、に接続されており、
   前記画素回路は、前記第１の走査信号線又は前記第２の走査信号線にゲート電極が接続される第１薄膜トランジスタと、前記第１薄膜トランジスタに一端が接続されるコンデンサと、前記コンデンサの他端にゲート電極が接続される第２薄膜トランジスタと、前記コンデンサの前記他端にソース電極が接続され、かつ、前記第１のリセット信号線又は前記第２のリセット信号線にゲート電極が接続される第３薄膜トランジスタと、を含み、
   前記基板を平面的に見た場合に、前記第１の走査信号線と前記第２の走査信号線との間の領域に、前記第１薄膜トランジスタのソース電極及びドレイン電極が形成され、
   前記第１薄膜トランジスタの半導体層は、前記基板を平面的に見た場合に、前記第１の走査信号線又は前記第２の走査信号線の一方と交差し、
   前記基板を平面的に見た場合に、前記第１のリセット信号線と前記第２のリセット信号線との間の領域に、前記第３薄膜トランジスタのドレイン電極、ソース電極、及び半導体層が形成され、
   前記第１のリセット信号線及び前記第２のリセット信号線には、前記第１のリセット信号線と前記第２のリセット信号線との間の前記領域に向けて突起してなる突起部が形成され、
   前記突起部は、前記基板を平面的に見た場合に、当該突起部の少なくとも一部と、前記第３薄膜トランジスタの半導体層と、が重なるように形成されている、
   ことを特徴とする画像表示装置。
   

Images