CN112909085B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN112909085B
CN112909085B CN202110145604.5A CN202110145604A CN112909085B CN 112909085 B CN112909085 B CN 112909085B CN 202110145604 A CN202110145604 A CN 202110145604A CN 112909085 B CN112909085 B CN 112909085B
Authority
CN
China
Prior art keywords
thin film
film transistor
electrode
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110145604.5A
Other languages
English (en)
Other versions
CN112909085A (zh
Inventor
李波
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110145604.5A priority Critical patent/CN112909085B/zh
Publication of CN112909085A publication Critical patent/CN112909085A/zh
Application granted granted Critical
Publication of CN112909085B publication Critical patent/CN112909085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种显示面板，该显示面板包括氧化物晶体管，氧化物晶体管的氧化物有源层和源漏极层之间，氧化物晶体管的沟道两侧分别设置有第一过孔和第二过孔，氧化物晶体管的源极和漏极分别通过第一过孔和第二过孔连接氧化物有源层。本发明通过在氧化物晶体管的沟道两侧分别设置第一过孔和第二过孔，经由第一过孔和第二过孔对氧化物晶体管沟道两侧的区域进行导体化，解决了由于氧化物晶体管的沟道距离过孔的位置较远，导致氧化物晶体管的导体化程度低的技术问题。

Description

显示面板
技术领域
本发明涉及显示领域，具体涉及一种显示面板。
背景技术
低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)技术由于同时具备了低温多晶硅薄膜晶体管(Low Temperature Poly-siliconThinFilmTransistor，LTPS TFT)的迁移率高和驱动能力强，以及氧化物薄膜晶体管(Oxide TFT)的漏电流小和功耗低的特点，广泛应用于显示面板领域。
Oxide TFT的导体化工艺通常是通过源漏极层与有源层之间的连接孔进行离子注入来实现，然而，现有LTPO显示面板中Oxide TFT的沟道距离连接孔的位置较远，导致OxideTFT的导体化程度低，显示面板压降大和数据写入不足，进而导致显示面板出现白边现象。
因此，现有LTPO显示面板存在Oxide TFT的导体化程度低的问题，需要解决。
发明内容
本发明实施例提供一种显示面板，以解决现有LTPO显示面板存在Oxide TFT的导体化程度低的问题。
本发明实施例提供一种显示面板，包括氧化物晶体管，在所述氧化物晶体管的氧化物有源层和源漏极层之间，所述氧化物晶体管的沟道两侧分别设置有第一过孔和第二过孔，氧化物晶体管的源极和漏极分别通过所述第一过孔和所述第二过孔连接所述氧化物有源层。
可选的，在本发明的一些实施例中，所述第一过孔到所述氧化物晶体管的沟道的距离和所述第二过孔到所述氧化物晶体管的沟道的距离相同。
可选的，在本发明的一些实施例中，所述第一过孔和所述第二过孔关于所述氧化物晶体管的沟道对称设置。
可选的，在本发明的一些实施例中，所述第一过孔的孔径和所述第二过孔的孔径相同。
可选的，在本发明的一些实施例中，所述显示面板包括层叠设置的第二栅极层、第二有源层、第三栅极层和第一源漏极层；所述第二栅极层形成所述氧化物晶体管的低栅结构，所述第二有源层为所述氧化物薄膜晶体管的所述氧化物有源层且形成所述氧化物晶体管的沟道，所述第三栅极层形成所述氧化物晶体管的顶栅结构，所述第一源漏极层为所述氧化物薄膜晶体管的源漏极层且形成所述氧化物晶体管的源极和漏极。
可选的，在本发明的一些实施例中，所述显示面板还包括至少一个低温多晶硅晶体管，所述显示面板还包括第一有源层和第一栅极层，所述第一有源层为低温多晶硅有源层，所述第一栅极层形成所述低温多晶硅晶体管的底栅结构，所述第二栅极层形成所述低温多晶硅晶体管的顶栅结构，所述所述第一源漏极层为所述低温多晶硅晶体管的源漏极层且形成所述低温多晶硅晶体管的源极和漏极；所述第一有源层、所述第一栅极层、所述第二栅极层、所述第二有源层、所述第三栅极层和所述第一源漏极层依次叠层设置。
可选的，在本发明的一些实施例中，所述显示面板还包括第二源漏极层，所述第二源漏极层设置于所述第一源漏极层远离所述第三栅极层高的一侧，所述第二源漏极层在所述第二有源层上的投影覆盖所述氧化物晶体管的沟道。
可选的，在本发明的一些实施例中，所述显示面板两个包括第一氧化物晶体管和第二氧化物晶体管，所述第一氧化物晶体管的源极和所述第二氧化物晶体管的漏极连接。
可选的，在本发明的一些实施例中，所述第一氧化物晶体管的源极和所述第二氧化物晶体管的漏极之间通过连接线连接，所述连接线与所述氧化物晶体管的源漏极同层设置。
可选的，在本发明的一些实施例中，所述显示面板包括像素驱动电路，所述像素驱动电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管；其中，所述第三薄膜晶体管和所述第四薄膜晶体管为所述氧化物晶体管，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和所述第七薄膜晶体管为低温多晶硅晶体管。
本发明提供的显示面板包括氧化物晶体管，氧化物晶体管的氧化物有源层和源漏极层之间，氧化物晶体管的沟道两侧分别设置有第一过孔和第二过孔，氧化物晶体管的源极和漏极分别通过第一过孔和第二过孔连接氧化物有源层。本发明通过在氧化物晶体管的沟道两侧分别设置第一过孔和第二过孔，经由第一过孔和第二过孔对氧化物晶体管沟道两侧的区域进行导体化，解决了由于氧化物晶体管的沟道距离过孔的位置较远，导致氧化物晶体管的导体化程度低的技术问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的显示面板的像素驱动电路图；
图2是本发明实施例提供的显示面板的剖面结构示意图；
图3是本发明实施例提供的显示面板的各膜层的平面叠加结构示意图；
图4是本发明实施例提供的显示面板的第一有源层的平面结构示意图；
图5是本发明实施例提供的显示面板的第一栅极层的平面结构示意图；
图6是本发明实施例提供的显示面板的第二栅极层的平面结构示意图；
图7是本发明实施例提供的显示面板的第二有源层的平面结构示意图；
图8是本发明实施例提供的显示面板的第三栅极层的平面结构示意图；
图9是本发明实施例提供的显示面板的第一源漏极层的平面结构示意图；
图10是本发明实施例提供的显示面板的第二源漏极层的平面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本发明实施例提供一种显示面板，以解决现有LTPO显示面板存在Oxide TFT的导体化程度低的问题。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
在一种实施例中，请参照图1，图1示出了本发明实施例提供的显示面板的像素驱动电路图。如图1所示，本发明实施例提供的显示面板包括发光器件EL和驱动该发光器件EL发光显示的像素驱动电路，该像素驱动电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第一电容Cst和第二电容Cboost，该像素驱动电路还包括电源信号线VDD、数据信号线Data、第一扫描信号线Pscan(n)、第二扫描信号线Nscan(n)、第三描信号线Nscan(n-1)、第一初始化信号VI1、第二初始化信号线VI2和发光控制信号线EM。
其中，第一薄膜晶体管T1的栅极连接第一电容Cst的第二电极板、第二电容Cboost的第一电极板、第三薄膜晶体管T3的第一电极、第四薄膜晶体管T4的第二电极于第一节点Q，第一薄膜晶体管T1的第一电极连接第五薄膜晶体管T5的第二电极和第二薄膜晶体管T2的第二电极于第二节点A，第一薄膜晶体管T1的第二电极连接第三薄膜晶体管T3的第二电极和第六薄膜晶体管T6的第一电极于第三节点B；
第二薄膜晶体管T2的栅极连接第二电容Cboost的第二电极板且同时接入第一扫描信号Pscan(n)，第二薄膜晶体管T2的第一电极接入数据信号Data；
第三薄膜晶体管T3的栅极接入第二扫描信号Nscan(n)；
第四薄膜晶体管T4的栅极接入第三扫描信号Nscan(n-1)，第四薄膜晶体管T4的第一电极接入第二初始化信号VI2；
第五薄膜晶体管T5的栅极连接第六薄膜晶体管T6的栅极于第四节点C，且同时接入发光控制信号EM，第五薄膜晶体管T5的第一电极连接第一电容Cst的第一电极板且同时接入电源信号VDD；
第六薄膜晶体管T6的第二电极连接第七薄膜晶体管T7的第二电极和发光器件EL于第五节点D；
第七薄膜晶体管T7的第一电极接入第一初始化信号VI1。
在薄膜晶体管T1-T7中，薄膜晶体管的第一电极和第二电极分别为源电极和漏电极，可以是第一电极为源电极第二电极为漏电极，也可以是第一电极为漏电极第二电极为源电极。
其中，第一薄膜晶体管T1为驱动晶体管，用于在第一节点Q和第二节点A电位的控制下，驱动发光器件EL发光；
第二薄膜晶体管T2为开关晶体管，用于在第一扫描信号Pscan(n)的控制下，向第二节点A输入数据信号Data；
第三薄膜晶体管T3为补偿晶体管，通过第一节点Q和第三节点B与驱动晶体管T1连接，用于在第二扫描信号Nscan(n)的控制下，补偿驱动晶体管T1的阈值电压；
第四薄膜晶体管T4为第一初始化晶体管，用于在第三扫描信号Nscan(n-1)的控制下，向第一节点Q输入第二初始化信号VI2；
第五薄膜晶体管T5为第一发光控制晶体管，通过第二节点A与驱动晶体管T1相连，用于在发光控制信号EM的控制下，向驱动晶体管T1输入电源信号VDD；
第六薄膜晶体管T6为第二发光控制晶体管，通过第三节点B与驱动晶体管T1相连，用于在发光控制信号EM的控制下，导通驱动晶体管T1流向发光器件EL的电流；
第七薄膜晶体管T7为第二初始化晶体管，用于在第一扫描信号Pscan(n)的控制下，向发光器件EL输入第一初始化信号VI1；
第一电容Cst为存储电容，通过第一节点Q与驱动晶体管T1相连，通过第四节点C与电源信号VDD相连，用于存储数据信号VDD；
第二电容Cboost为升压电容，通过第一节点Q与驱动晶体管T1相连，用于存第一扫描信号Pscan(n)，且在特定时间段内提升驱动晶体管T1的栅极电压。
其中，补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7为氧化物晶体管，驱动晶体管T1、开关晶体管T2、第一发光控制晶体管T5和第二发光控制晶体管T6为低温多晶硅晶体管。
进一步，请参照图2，图2示出了本发明实施例提供的显示面板的剖面结构示意图。如图2所示，本发明实施例提供的显示面板包括从下到上依次设置的衬底100、遮光层110、缓冲层120、第一有源层130、第一栅极绝缘层140、第一栅极层150、第二栅极绝缘层160、第二栅极层170、第三栅极绝缘层180、第二有源层190、第四栅极绝缘层200、第三栅极层210、层间绝缘层220、第一源漏极层230、钝化层240、平坦化层250、第二源漏极层260。其中，第一有源层130、第一栅极层150、第二栅极层170和第一源漏极层230共同形成低温多晶硅晶体管，如图2中左侧的膜层结构所示，在本发明实施例提供的显示面板的像素驱动电路中，第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7采用该膜层结构；第二栅极层170、第二有源层190、第三栅极层210和第一源漏极层230氧化物晶体管，如图2中右侧的膜层结构所示，在本发明实施例提供的显示面板的像素驱动电路中，第三薄膜晶体管T3和第四薄膜晶体管T4采用该膜层结构。
显示面板的膜层具体结构请参照图3至图10，图3示出了本发明实施例提供的显示面板的各膜层的平面叠加结构示意图，图4至图10分别示出了本发明实施例提供的显示面板的各个膜层的平面结构示意图。下面结合图3至图10对显示面板的膜层结构进行具体说明。
第一有源层130为低温多晶硅有源层，请参照图3和图4，图3示出了本发明实施例提供的显示面板的各膜层的平面叠加结构示意图，具体包括如图4至图10所示的各个膜层，图4示出了本发明实施例提供的显示面板的第一有源层130的平面结构示意图。如图4所示，第一有源层130图案化形成相互连通的第一有源层图案，第一有源层130的图案与第一栅极层150的图案在衬底100上的投影存在部分重合，其中，第一有源层130与第一电容Cst的第一电极板投影相互重合的部分构成第一薄膜晶体管T1的沟道，第一有源层130与第一扫描线151投影相互重叠的部分构成第二薄膜晶体管T2的沟道，第一有源层130与第一扫描线152投影相互重叠的部分构成第七薄膜晶体管T7的沟道，第一有源层130与发光控制信号线EM投影相互重叠的部分分别构成第五薄膜晶体管T5的沟道和第六薄膜晶体管T6的沟道。第一有源层130形成的图案还分别对应于第五过孔101、第六过孔102、第七过孔103、第八过孔104和第九过孔105，第五过孔101位于第二薄膜晶体管T2沟道的一侧，第七过孔103位于第五薄膜晶体管T5沟道的一侧，第六过孔102和第八过孔104分别位于第六薄膜晶体管T6沟道的两侧，第八过孔104和第九过孔105分别位于第七薄膜晶体管T7沟道的两侧。第一有源层130中各薄膜晶体管沟道区域以外的部分为离子掺杂区，通过离子掺杂实现第一薄膜晶体管T1的第一电极与第二薄膜晶体管T2的第二电极、第五薄膜晶体管T5的第二电极电性连接，第一薄膜晶体管T1的第二电极与第六薄膜晶体管T6的第一电极电性连接，第七薄膜晶体管T7的第二电极与第六薄膜晶体管T6的第二电极电性连接。
请参照图3、图4和图5，图5示出了本发明实施例提供的显示面板的第一栅极层150的平面结构示意图。如图5所示，第一栅极层150图案化形成第二初始化信号线VI2、发光控制信号线EM、第一电容Cst的第一电极板、第二电容Cboost的第一电极板、以及两条第一扫描信号线Pscan(n)151和152，第二初始化信号线VI2用于接入第二初始化信号VI2，发光控制信号线EM用于接入发光控制信号EM，第一扫描信号线Pscan(n)151和152用于接入第一扫描信号Pscan(n)。其中，第一电容Cst的第一电极板与第一有源层130在衬底100上投影重合的区域同时构成第一薄膜晶体管T1的栅极，第一电容Cst的第一电极还对应于第十过孔106；第二初始化信号线VI2的局部区域对应于第十一过孔107；发光控制信号线EM与第一有源层130在衬底100上投影重合的区域分别构成第五薄膜晶体管T5的栅极和第六薄膜晶体管T6的栅极；第一扫描信号线151与第一有源层130在衬底100上投影重合的区域构成第二薄膜晶体管T2的栅极，第一扫描信号线151上的突出部分构成第二电容Cboost的第一电极板；第一扫描信号线152与第一有源层130在衬底100上投影重合的区域构成第七薄膜晶体管T7的栅极。
请参照图3、图5、图6和图7，图6示出了本发明实施例提供的显示面板的第二栅极层170的平面结构示意图。如图6所示，第二栅极层170图案化形成第一初始化信号线VI1、第一电容Cst的第二电极板、第二电容Cboost的第二电极板、第一栅极线171和第二栅极线172，第一初始化信号线VI1用于接入第一初始化信号VI1。其中，第一电容Cst的第二电极板上设置有对应于第一电容Cst的第一电极板的局部挖空区域，第十过孔106在衬底100上的投影落在该挖空区域在衬底100上的投影内且与该挖空区域在衬底100上的投影边界不存在重合，第一电容Cst的第二电极板的局部区域还对应于第十二过孔108；第一初始化信号线VI1的局部区域对应于第十三过孔109；第二电容Cboost的第二电极板的局部区域还对应于第十四过孔115；第一栅极线171与第二有源层190的图案在衬底100上存在部分重合，第一栅极线171上与第二有源层190投影重合的区域构成第四薄膜晶体管T4的底栅；第二栅极线172与第二有源层190的图案在衬底100上存在部分重合，第二栅极线172上与第二有源层190投影重合的区域构成第三薄膜晶体管T3的底栅。
由于氧化物有源层对光照较为敏感，第二栅极层170通常采用不透光的金属材料，因此，第三薄膜晶体管T3的底栅结构和第四薄膜晶体管T4的底栅结构可以分别阻挡从第二栅极层170一侧射入第三薄膜晶体管T3沟道和第四薄膜晶体管T4沟道的环境光，防止光对第三薄膜晶体管T3或第四薄膜晶体管T4造成干扰，提高了第三薄膜晶体管T3和第四薄膜晶体管T4的稳定性。另一方面，由于氧化物晶体管在长时间使用时，会出现阈值电压漂移现象，阈值电压会发生正偏或负偏，此时，可以向各氧化物晶体管的底栅输入电信号，对阈值电压漂移进行校正调整，使得流过发光器件EL的驱动电流稳定。此外，第二栅极层170的材料为金属，可以作为氢阻挡层，阻挡下方氢离子对氧化物有源层的影响，避免造成氧化物晶体管阈值电压漂移，进一步提高电路的稳定性。
第二有源层190为氧化物有源层，请参照图3、图6、图7和图8，图7示出了本发明实施例提供的显示面板的第二有源层190的平面结构示意图。如图7所示，第二有源层190图案化形成相互连通的第二有源层图案，第二有源层190的图案与第二栅极层170图案、第三栅极层210的图案在衬底100上的投影存在部分重合，其中，第二有源层190与第二栅极线172、第二扫描信号线Nscan(n)投影相互重合的部分构成第三薄膜晶体管T3的沟道，第二有源层190与第一栅极线171、第三扫描信号线Nscan(n-1)投影相互重合的部分构成第四薄膜晶体管T4的沟道。第二有源层190形成的图案还分别对应于第一过孔111、第二过孔112、第三过孔113和第四过孔114，其中，第一过孔111和第二过孔112分别位于第三薄膜晶体管T3沟道的两侧，第三过孔113和第四过孔114分别位于第四薄膜晶体管T4沟道的两侧。
请参照图3、图7和图8，图8示出了本发明实施例提供的显示面板的第三栅极层210的平面结构示意图。如图8所示，第三栅极层210图案化形成第二扫描信号线Nscan(n)和第三扫描信号线Nscan(n-1)，第二扫描信号线Nscan(n)用于接入第二扫描信号Nscan(n)，第三扫描信号线Nscan(n-1)用于接入第三扫描信号Nscan(n-1)。其中，第二扫描信号线Nscan(n)与第二有源层190投影相互重合的部分构成第三薄膜晶体管T3的顶栅，第三扫描信号线Nscan(n-1)与第二有源层190投影相互重合的部分构成第四薄膜晶体管T4的顶栅。
请参照图3、图4、图5、图6、图7和图9，图9示出了本发明实施例提供的显示面板的第一源漏极层230的平面结构示意图。如图9所示，第一源漏极层230图案化形成数据信号线Data、第一连接线231、第二连接线232、第三连接线233、第四连接线234和第五连接线235，数据信号线Data用于接入数据信号Data。其中，数据线信号Data的局部突出区域对应于第五过孔101，数据线信号Data通过第五过孔101与第一有源层130连接，从而实现第二薄膜晶体管T2的第一电极接入数据信号Data；第一连接线231的局部区域分别向下对应于第七过孔103和第十二过孔108，向上对应于第十五过孔116和第十六过孔117，第一连接线231通过第七过孔103与第一有源层130连接，第一连接线231通过第十二过孔108与第二栅极层170中第一电容Cst的第二电极板连接；第二连接线232的局部区域向下对应于第十一过孔107和第一过孔111，第二连接线232通过第十一过孔107与第一栅极层150中的第二初始化信号线VI2连接，通过第一过孔111与第二有源层190连接，从而实现第四薄膜晶体管T4的第一电极接入第二初始化信号线VI2；第三连接线233的局部区域分别向下对应于第十过孔106、第二过孔112、和第三过孔113，向上对应于第十四过孔115，第三连接线233通过第十过孔106与第一栅极层150中第一电容Cst的第一电极板连接，第三连接线233通过第二过孔112和第三过孔113分别与第二有源层190连接，从而实现第一薄膜晶体管T1的栅极与第一电容Cst的第二电极板、第二电容Cboost的第一电极板、第三薄膜晶体管T3的第一电极、第四薄膜晶体管T4的第二电极连接；第四连接线234的局部区域分别向下对应于第六过孔102和第四过孔114，第四连接线234通过第六过孔102与第一有源层130连接，第四连接线234通过第四过孔114与第二有源层190连接，从而实现第一薄膜晶体管T1的第二电极与第三薄膜晶体管T3的第二电极、第六薄膜晶体管T6的第一电极连接；第五连接线235的局部区域分别向下对应于第九过孔105和第十三过孔109，第五连接线235通过第九过孔105与第一有源层130连接，第五连接线235通过第十三过孔109与第二栅极层170中第一初始化信号线VI1连接，从而实现第七薄膜晶体管T7的第一电极接入第一初始化信号VI1。
请参照图3和10，图10示出了本发明实施例提供的显示面板的第二源漏极层260的平面结构示意图。如图10所示，第二源漏极层260图案化形成电源信号线VDD，电源信号线VDD的局部区域向下对应于第十五过孔116和第十六过孔117，电源信号线VDD通过第十五过孔116和第十六过孔117分别与第一源漏极层230中的第一连接线231连接，从而实现第五薄膜晶体管T5的第一电极、第一电容Cst的第二电极板接入电源信号VDD。
如图3所示，第二源漏极层260在第二有源层190上的投影覆盖第三薄膜晶体管T3的沟道和第四薄膜晶体管T4的沟道。第二源漏极层260同样采用不透光的金属材料，因此，电源信号线VDD可以阻挡从第二源漏极层260一侧射入第三薄膜晶体管T3沟道和第四薄膜晶体管T4沟道的光，防止光对第三薄膜晶体管T3或第四薄膜晶体管T4造成干扰，提高了第三薄膜晶体管T3和第四薄膜晶体管T4的稳定性。另一方面，第二源漏极层260的材料为金属，可以作为氢阻挡层，阻挡上方氢离子对氧化物有源层的影响，避免造成氧化物晶体管阈值电压漂移，进一步提高电路的稳定性。
在本发明实施例提供的显示面板中，通过在氧化物晶体管T3的沟道两侧分别设置第一过孔111和第二过孔112，在氧化物晶体管T4的沟道两侧分别设置第三过孔113和第四过孔114，经由第一过孔111和第二过孔112对氧化物晶体管T3沟道两侧的区域进行导体化，经由第三过孔113和第四过孔114对氧化物晶体管T4沟道两侧的区域进行导体化，解决了由于氧化物晶体管的沟道距离过孔的位置较远，导致氧化物晶体管的导体化程度低，显示面板压降大和数据写入不足，进而导致显示面板出现白边现象的问题。
在一种实施例中，如图3和图7所示，第一过孔111和第二过孔112分别设置于第三薄膜晶体管T3的沟道的两侧，且第一过孔111到第三薄膜晶体管T3的沟道的距离与第二过孔112到第三薄膜晶体管T3的沟道的距离相同，这样可以保证第三薄膜晶体管T3的沟道两端第二有源层190导体化的位置到第三薄膜晶体管T3沟道的距离相同，进而保证了第三薄膜晶体管T3的沟道两端导体化程度的均一性。进一步，第一过孔111和第二过孔112关于第三薄膜晶体管T3的沟道对称设置，这样更进一步保证了第三薄膜晶体管T3的对称性和第三薄膜晶体管T3沟道两端导体化程度的均一性，提高第三薄膜晶体管T3的导体化程度，提高第三薄膜晶体管T3的电学性能，进而提高显示面板的显示效果。
同样的，第三过孔113和第四过孔114分别设置于第四薄膜晶体管T4的沟道的两侧，且第三过孔113到第四薄膜晶体管T4的沟道的距离与第四过孔114到第四薄膜晶体管T4的沟道的距离相同。进一步，第三过孔113和第四过孔114关于第四薄膜晶体管T4的沟道对称设置。
更进一步，第一过孔111到第三薄膜晶体管T3的沟道的距离与第三过孔113到第四薄膜晶体管T4的沟道的距离相同，这样，第三薄膜晶体管T3的沟道两端第二有源层190导体化的位置到第三薄膜晶体管T3沟道的距离与第四薄膜晶体管T4的沟道两端第二有源层190导体化的位置到第四薄膜晶体管T4沟道的距离相同，使得第三薄膜晶体管T3沟道两端的导体化位置和第四薄膜晶体管T4沟道两端的导体化位置相统一，保证了第三薄膜晶体管T3和第四薄膜晶体管T4导体化程度的均一性。
在一种实施例中，第一过孔111的孔径和第二过孔112的孔径设置相同，使得通过第一过孔111和第二过孔112分别对第三薄膜晶体管T3沟道两侧区域进行离子导体化的通道相同，保证了第三薄膜晶体管T3沟道两侧区域导体化处理一致性，进而保证了第三薄膜晶体管T3两侧区域导体化程度的均一性。
同样的，第三过孔113的孔径和第四过孔114的孔径设置相同。
更进一步，第一过孔111的孔径和第三过孔113的孔径设置相同，使得第三薄膜晶体管T3沟道两侧区域和第四薄膜晶体管T4沟道两侧区域离子导体化的通道均相同，进一步保证了第三薄膜晶体管T3和第四薄膜晶体管T4导体化程度的均一性，提高了第三薄膜晶体管T3和第四薄膜晶体管T4的导体化程度，提高第三薄膜晶体管T3和第四薄膜晶体管T4的电学性能，进而提高显示面板的显示效果。
另外，在本发明实施例提供的显示面板中，第三连接线233同时连接第一薄膜晶体管T1的栅极、第一电容Cst的第二电极板、第二电容Cboost的第一电极板、第三薄膜晶体管T3的第一电极和第四薄膜晶体管T4的第二电极。第三薄膜晶体管T3和第四薄膜晶体管T4直接通过导电率高的第三连接线233进行连接，避免了第三薄膜晶体管T3的第一电极和第四薄膜晶体管T4的第二电极通过第二有源层190连接，而造成显示面板压降大和数据写入不足，进而导致显示面板出现白边现象的问题，提高了显示面板的显示效果。
以上对本发明实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种显示面板，其特征在于，包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容和第二电容；
所述第一薄膜晶体管的栅极连接所述第一电容的第二电极板、所述第二电容的第一电极板、所述第三薄膜晶体管的第一电极、所述第四薄膜晶体管的第二电极于第一节点，所述第一薄膜晶体管的第一电极连接所述第五薄膜晶体管的第二电极和所述第二薄膜晶体管的第二电极于第二节点，所述第一薄膜晶体管的第二电极连接所述第三薄膜晶体管的第二电极和所述第六薄膜晶体管的第一电极于第三节点；所述第二薄膜晶体管的栅极连接所述第二电容的第二电极板且同时接入第一扫描信号，所述第二薄膜晶体管的第一电极接入数据信号；所述第三薄膜晶体管的栅极接入第二扫描信号；所述第四薄膜晶体管的栅极接入第三扫描信号，所述第四薄膜晶体管的第一电极接入第二初始化信号；所述第五薄膜晶体管的栅极连接所述第六薄膜晶体管的栅极于第四节点，且同时接入发光控制信号，所述第五薄膜晶体管的第一电极连接所述第一电容的第一电极板且同时接入电源信号；所述第六薄膜晶体管的第二电极连接所述第七薄膜晶体管的第二电极和发光器件于第五节点；所述第七薄膜晶体管的第一电极接入第一初始化信号；
所述第三薄膜晶体管和所述第四薄膜晶体管为氧化物晶体管，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和所述第七薄膜晶体管为低温多晶硅晶体管；
所述第三薄膜晶体管的沟道两侧分别设置有第一过孔和第二过孔，所述第三薄膜晶体管的源极和漏极分别通过所述第一过孔和所述第二过孔连接氧化物有源层；所述第四薄膜晶体管的沟道两侧分别设置有第三过孔和第四过孔，所述第四薄膜晶体管的源极和漏极分别通过所述第三过孔和所述第四过孔连接所述氧化物有源层；所述第三薄膜晶体管的源极和所述第四薄膜晶体管的漏极通过连接线连接，所述连接线位于源漏极层内。
2.如权利要求1所述的显示面板，其特征在于，所述第一过孔到所述第三薄膜晶体管的沟道的距离和所述第二过孔到所述第三薄膜晶体管的沟道的距离相同。
3.如权利要求2所述的显示面板，其特征在于，所述第一过孔和所述第二过孔关于所述第三薄膜晶体管的沟道对称设置。
4.如权利要求1所述的显示面板，其特征在于，所述第一过孔的孔径和所述第二过孔的孔径相同。
5.如权利要求1至4中任意一项所述的显示面板，其特征在于，所述显示面板包括层叠设置的第二栅极层、所述氧化物有源层、第三栅极层和第一源漏极层；所述第二栅极层形成所述氧化物晶体管的底栅结构，所述氧化物有源层形成所述氧化物晶体管的沟道，所述第三栅极层形成所述氧化物晶体管的顶栅结构，所述第一源漏极层形成所述氧化物晶体管的源极和漏极。
6.如权利要求5所述的显示面板，其特征在于，所述显示面板还包括低温多晶硅有源层和第一栅极层，所述第一栅极层形成所述低温多晶硅晶体管的底栅结构，所述第二栅极层形成所述低温多晶硅晶体管的顶栅结构，所述第一源漏极层为所述低温多晶硅晶体管的源漏极层且形成所述低温多晶硅晶体管的源极和漏极；所述低温多晶硅有源层、所述第一栅极层、所述第二栅极层、所述氧化物有源层有源层、所述第三栅极层和所述第一源漏极层依次叠层设置。
7.如权利要求6所述的显示面板，其特征在于，所述显示面板还包括第二源漏极层，所述第二源漏极层设置于所述第一源漏极层远离所述第三栅极层高的一侧，所述第二源漏极层在所述氧化物有源层上的投影覆盖所述第四薄膜晶体管的沟道和所述第三薄膜晶体管的沟道。
CN202110145604.5A 2021-02-02 2021-02-02 显示面板 Active CN112909085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110145604.5A CN112909085B (zh) 2021-02-02 2021-02-02 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110145604.5A CN112909085B (zh) 2021-02-02 2021-02-02 显示面板

Publications (2)

Publication Number Publication Date
CN112909085A CN112909085A (zh) 2021-06-04
CN112909085B true CN112909085B (zh) 2023-03-24

Family

ID=76121589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110145604.5A Active CN112909085B (zh) 2021-02-02 2021-02-02 显示面板

Country Status (1)

Country Link
CN (1) CN112909085B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法
WO2022257082A1 (zh) * 2021-06-10 2022-12-15 京东方科技集团股份有限公司 显示面板、显示装置
CN113745253B (zh) * 2021-09-06 2022-11-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114023239B (zh) * 2021-11-16 2023-06-27 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN115207001A (zh) * 2022-07-15 2022-10-18 武汉华星光电半导体显示技术有限公司 一种显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
KR102345423B1 (ko) * 2017-10-31 2021-12-29 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
CN111863837B (zh) * 2020-07-13 2023-04-18 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN112071268B (zh) * 2020-08-12 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN112259610B (zh) * 2020-10-09 2024-03-22 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
CN112909085A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN112909085B (zh) 显示面板
US11264443B2 (en) Display substrate with light shielding layer and manufacturing method thereof, and display panel
US11037491B1 (en) Display panel and display device
US11721282B2 (en) Display substrate and display device
US20180190744A1 (en) Backplane substrate, method of manufacturing the same, and organic light-emitting display device using the same
US11620953B2 (en) Display substrate and display device
US10997911B2 (en) Pixel driving circuit, pixel structure and manufacturing method thereof
JP2008141091A (ja) 半導体装置および電気光学装置
US20220102461A1 (en) Display device, display panel and method of manufacturing display panel
CN112289841A (zh) 显示面板及显示装置
CN113053912B (zh) 阵列基板和显示面板
US20220320196A1 (en) Display substrate and display device
US20220254855A1 (en) Display panel and display device
US20220367730A1 (en) Array substrate and fabrication method therefor, shift register unit, and display panel
US20140320545A1 (en) Pixel circuit of organic light-emitting display
EP4113612A1 (en) Display substrate and manufacturing method therefor, and display apparatus
CN109509793B (zh) 薄膜晶体管、其制造方法及电子装置
US11257888B2 (en) Display panel and method of fabricating thin film transistor
KR102443127B1 (ko) 구동 박막트랜지스터 및 이를 포함하는 유기발광표시장치
CN113394236B (zh) 显示面板及显示装置
CN114743989A (zh) 阵列基板及显示面板
US20240120422A1 (en) Thin film transistor, display panel and display device
WO2022204862A1 (zh) 像素电路、显示面板及显示装置
CN220829962U (zh) 一种阵列基板和显示装置
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant