CN115207001A - 一种显示面板 - Google Patents

一种显示面板 Download PDF

Info

Publication number
CN115207001A
CN115207001A CN202210837483.5A CN202210837483A CN115207001A CN 115207001 A CN115207001 A CN 115207001A CN 202210837483 A CN202210837483 A CN 202210837483A CN 115207001 A CN115207001 A CN 115207001A
Authority
CN
China
Prior art keywords
thin film
film transistor
electrically connected
semiconductor layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210837483.5A
Other languages
English (en)
Inventor
郭涛
陈诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210837483.5A priority Critical patent/CN115207001A/zh
Publication of CN115207001A publication Critical patent/CN115207001A/zh
Priority to PCT/CN2023/083466 priority patent/WO2024011951A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种显示面板。本发明的第二金属层包括与所述第二半导体层对应设置的第一屏蔽部，所述第一屏蔽部与第一固定电位电连接；利用第一屏蔽部屏蔽衬底内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第二半导体层的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。同时避免现有技术中IGZOTFT的下栅极静电屏蔽效果差、下沟道容易出现提前开启导致驼峰效应(Hump)、信赖性降低等问题。

Description

一种显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板。
背景技术
低温多晶氧化物薄膜晶体管(英文：Low Temperature Poly-Oxide TFT，简称LTPOTFT)技术是近年来新兴的薄膜晶体管技术。在显示面板领域，LTPO基板可在衬底上采用低温多晶硅薄膜晶体管(英文：Low Temperature Poly-Silicon TFT，简称LTPS TFT)和氧化物半导体薄膜晶体管(IGZOTFT)组合搭配作为像素驱动电路。
其中，衬底内部的正负离子的电荷中心不重合容易形成电场，也就是极化效应形成电场。而且不同膜层的界面处存在电荷也会形成电场。上述电场会影响薄膜晶体管的工作特性，使工作电流发生偏移，最后导致显示面板的发光层两端的压差不一样，导致每一帧的显示亮度有差异，出现显示残像问题。当上述电场足够大时，这些电荷会击穿显示面板的屏幕，即屏幕ESD炸伤现象。而且在显示面板的制备阶段会出现撕膜和贴膜的过程，这两个过程非常容易出现静电，而且这种静电场强很大，也会导致屏幕击穿，即ESD炸伤。
为了解决这些问题，一般在LTPSTFT背部制备一些金属遮挡层(BSM:backshielding metal)结构，将IGZOTFT设置成上下两个栅极的双栅结构，下栅极电极可类似于BSM的屏蔽功能，进而屏蔽电荷对薄膜晶体管造成的电学特性漂移问题。但是将IGZOTFT设置成双栅结构存在诸多缺陷，例如：IGZOTFT中的下栅极电极的宽度有限，无法做到像BSM大面积的屏蔽，对静电的屏蔽效果有限；下沟道容易出现提前开启导致驼峰效应(Hump)；外界的偏压、温度、光照会同时影响上下两个沟道，将导致IGZOTFT的转移特性曲线IdVg发生偏移，导致IGZOTFT的信赖性降低。
发明内容
本发明的目的是提供一种显示面板，其能够解决现有技术中的IGZOTFT的下栅极静电屏蔽效果差、下沟道容易出现提前开启导致驼峰效应(Hump)、信赖性降低等问题。
为了解决上述问题，本发明提供了一种显示面板，其包括：衬底；第一半导体层，设置在所述衬底的一侧；第二半导体层，设置在所述第一半导体层远离所述衬底的一侧，所述第二半导体层的材料包括金属氧化物；第一金属层，设置在所述第二半导体层远离所述衬底的一侧，所述第一金属层包括与所述第二半导体层对应设置的第一栅极；第二金属层，设置在所述第二半导体层和所述衬底之间，所述第二金属层包括与所述第二半导体层对应设置的第一屏蔽部，所述第一屏蔽部与第一固定电位电连接。
进一步的，所述显示面板还包括：第三金属层，设置在所述第一半导体层和所述衬底之间，所述第三金属层包括与所述第一半导体层对应设置的第二屏蔽部，所述第二屏蔽部与第二固定电位电连接。
进一步的，所述显示面板包括：显示区和包围所述显示区的非显示区；所述显示面板还包括：第四金属层，设置在所述第一金属层远离所述衬底的一侧，所述第四金属层包括设置在所述显示区和所述非显示区的第一走线，所述第一走线接入所述第一固定电位；其中，所述第一屏蔽部在所述显示区通过第一过孔与所述第一走线电连接。
进一步的，所述第四金属层还包括设置在所述非显示区中的第二走线，所述第二走线接入所述第二固定电位；其中，所述第三金属层包括多个设置在所述显示区中的第二屏蔽部，相邻的所述第二屏蔽部相互电连接，所述第二屏蔽部通过第二过孔与所述第二走线电连接。
进一步的，所述显示面板还包括：第五金属层，设置于所述第一半导体层和所述第二半导体层之间；所述第五金属层包括与所述第一半导体层对应设置的第二栅极和第一电容极板；以及第六金属层，设置于所述第五金属层与所述第二半导体层之间；所述第六金属层还包括与所述第一电容极板对应设置的第二电容极板。
进一步的，所述第二金属层与所述第五金属层或者所述第六金属层同层设置。
进一步的，所述第三金属层与所述第二金属层同层设置，所述第一屏蔽部与相邻所述第二屏蔽部电连接。
进一步的，所述第一固定电位和所述第二固定电位均包括高电压电源线。
进一步的，所述显示面板还包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管；第一扫描线、第二扫描线、第三扫描线、第四扫描线；数据线、第一发光控制信号线；所述复位信号线包括：第一复位信号线和第二复位信号线；所述第一薄膜晶体管的源极电连接至所述高电压电源线，其漏极电连接至所述低电压电源线；所述第二薄膜晶体管的源极电连接至所述第一薄膜晶体管的源极，其漏极电连接至所述数据线，其栅极电连接至所述第一扫描线；所述第三薄膜晶体管的源极电连接至所述第一薄膜晶体管的第一漏极，其漏极电连接至所述第一薄膜晶体管的栅极，其栅极电连接至所述第二扫描线；所述第四薄膜晶体管的源极电连接至所述第一薄膜晶体管的栅极，其漏极电连接至所述第一复位信号线，其栅极电连接至所述第三扫描线；所述第五薄膜晶体管的栅极电连接至所述第一发光控制信号线，其源极电连接至所述第一薄膜晶体管的源极，其漏极电连接至所述高电源电压线；所述第六薄膜晶体管的栅极电连接至所述第一发光控制信号线，其源极电连接至所述第一薄膜晶体管的漏极，其漏极电连接至所述低电源电压线；所述第七薄膜晶体管的源极电连接至所述第六薄膜晶体管的漏极，其漏极电连接至所述第二复位信号线；其栅极电连接至所述第四扫描线；所述存储电容的第一端电连接至所述第一薄膜晶体管的栅极，其第二端电连接至所述第五薄膜晶体管的漏极；其中，所述第三薄膜晶体管包括所述第一屏蔽部，所述第一屏蔽部与所述第一固定电位电连接；其中，所述第四薄膜晶体管包括所述第一屏蔽部，所述第一屏蔽部与所述第一固定电位电连接；其中，所述第一薄膜晶体管包括所述第二屏蔽部，所述第二屏蔽部与所述第二固定电位电连接。
进一步的，所述第三薄膜晶体管和所述第四薄膜晶体管均包括所述第二半导体层，所述第二半导体层的材料包括金属氧化物；所述第一薄膜晶体管包括所述第一半导体层，所述第一半导体层的材料包括低温多晶硅半导体。
本发明的优点是：本发明的第二金属层包括与所述第二半导体层对应设置的第一屏蔽部，所述第一屏蔽部与第一固定电位电连接；利用第一屏蔽部屏蔽衬底内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第二半导体层的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。同时避免现有技术中IGZOTFT的下栅极静电屏蔽效果差、下沟道容易出现提前开启导致驼峰效应(Hump)、信赖性降低等问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例1的显示面板的平面示意图；
图2是本发明实施例1的显示面板的结构示意图；
图3是本发明实施例1的第一屏蔽部、第二屏蔽部、高电压电源线的电连接示意图；
图4是本发明实施例1的发光层的结构示意图；
图5是本发明实施例1的像素电路图；
图6是本发明实施例2的显示面板的结构示意图；
图7是本发明实施例3的显示面板的结构示意图。
附图标记说明：
1000、显示面板；1001、显示区；
1002、非显示区；
100、薄膜晶体管器件层； 200、发光层；
300、衬底；
201、阳极； 202、空穴注入层；
203、空穴传输层； 204、发光材料层；
205、电子传输层； 206、电子注入层；
207、阴极；
101、第二金属层；102、缓冲层；
103、第一半导体层；104、第一绝缘层；
105、第五金属层；106、第二绝缘层；
107、第六金属层；108、第一层间绝缘层；
109、第二半导体层；110、第三绝缘层；
111、第一金属层； 112、第二层间绝缘层；
113、第一源极；114、第一漏极；
115、第二源极；116、第二漏极；
117、第一平坦层； 118、第四金属层；
119、第二平坦层；120、第三金属层；
1011、第一屏蔽部； 121、第二屏蔽部；
1051、第二栅极； 1052、第一电容极板；
1111、第一栅极； 1071、第二电容极板；
1181、第一走线； 1182、导电单元。
具体实施方式
以下结合说明书附图详细说明本发明的优选实施例，以向本领域中的技术人员完整介绍本发明的技术内容，以举例证明本发明可以实施，使得本发明公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本发明的范围。
本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。
实施例1
如图1所示，本实施例提供了一种显示面板1000。显示面板1000包括显示区1001和包围所述显示区1001的非显示区1002。
如图2、图4所示，位于所述显示区1001的显示面板1000包括：薄膜晶体管器件层100、发光层200以及衬底300。
其中，衬底300的材质包括聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯等。由此衬底300具有较好的抗冲击能力，可以有效保护显示面板1000。
其中，薄膜晶体管器件层100包括：第一半导体层103、第二半导体层109、第一金属层111、第二金属层101、第三金属层120、第四金属层118、第五金属层105、第六金属层107、缓冲层102、第一绝缘层104、第二绝缘层106、第一层间绝缘层108、第三绝缘层110、第二层间绝缘层112、第一源极113、第一漏极114、第二源极115、第二漏极116、第一平坦层117以及第二平坦层119。
其中，第三金属层120设置于所述衬底300的一侧。第三金属层120设置在所述第一半导体层103和所述衬底300之间。第三金属层120包括与所述第一半导体层103对应设置的第二屏蔽部121，所述第二屏蔽部121与第二固定电位电连接。所述第三金属层120包括多个设置在所述显示区1001中的第二屏蔽部121，相邻的所述第二屏蔽部121相互电连接。本实施例中，所述第二固定电位为高电压电源线。第三金属层120的材质为导电金属。例如钛、钼、铝、铜、镍等。
本实施例利用第二屏蔽部121屏蔽衬底300内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第一半导体层103的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。
其中，缓冲层102覆盖于所述第二屏蔽部121远离所述衬底300的一侧，且延伸覆盖于所述衬底300上。缓冲层102主要是起缓冲作用，其材质可为SiOx或SiNx或SiNOx或SiNx与SiOx的组合结构等。
其中，第一半导体层103设置于所述缓冲层102远离所述衬底300的一侧。第一半导体层103包括第一沟道部1031和位于第一沟道部1031两端的第一导电部1032。
其中，第一绝缘层104设置于所述第一半导体层103远离所述衬底300的一侧，且延伸覆盖于所述缓冲层102上。第一绝缘层104主要用于防止所述第一半导体层103与所述第五金属层105之间接触发生短路现象。第一绝缘层104的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中，第五金属层105设置于所述第一绝缘层104远离所述衬底300的一侧。第五金属层105设置于所述第一半导体层103和所述第二半导体层109之间；所述第五金属层105包括与所述第一半导体层103对应设置的第二栅极1051和第一电容极板1052。其中，第二栅极1051设置于所述第一绝缘层104远离所述衬底300的一侧，且与所述第一半导体层103的第一沟道部1031对应设置。第二栅极1051的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，第二绝缘层106设置于所述第五金属层105远离所述衬底300的一侧，且延伸覆盖于所述第一绝缘层104上。第二绝缘层106主要用于防止所述第五金属层105与所述第六金属层107之间接触发生短路现象。第二绝缘层106的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中，第六金属层107设置于第二绝缘层106远离所述衬底300的一侧。第六金属层107设置于所述第五金属层105与所述第二半导体层109之间；所述第六金属层107还包括与所述第一电容极板1052对应设置的第二电容极板1071。第二电容极板1071设置于所述第二绝缘层106远离所述衬底300的一侧，且与所述第一电容极板1052对应设置。第二电容极板1071用于与第一电容极板1052耦合形成存储电容Cst。第二电容极板1071的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，第一层间绝缘层108设置于所述第六金属层107远离所述衬底300的一侧，且延伸覆盖于所述第二绝缘层106上。第一层间绝缘层108的材质可为SiOx或SiNx或SiNOx等。
其中，第二半导体层109设置在所述第一层间绝缘层108远离所述衬底300的一侧，所述第二半导体层109的材料包括金属氧化物。本实施例中，第二半导体层109的材质为IGZO。第二半导体层109包括第二沟道部1091和位于第二沟道部1091两端的第二导电部1092。
其中，第三绝缘层110设置于所述第二半导体层109远离所述衬底300的一侧，且延伸覆盖于所述第一层间绝缘层108上。第三绝缘层110主要用于防止所述第二半导体层109与所述第一金属层111之间接触发生短路现象。第三绝缘层110的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中，第一金属层111设置在所述第二半导体层109远离所述衬底300的一侧，所述第一金属层111包括与所述第二半导体层109对应设置的第一栅极1111。第一栅极1111设置于所述第三绝缘层110远离所述衬底300的一侧，且与所述第二半导体层109的第二沟道部1091对应设置。第一栅极1111的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，第二层间绝缘层112设置于所述第一金属层111远离所述衬底300的一侧，且延伸覆盖于所述第三绝缘层110上。第二层间绝缘层112主要用于防止所述第一金属层111与所述第三源极115、第三漏极116之间接触发生短路现象。第二层间绝缘层112的材质可为SiOx或SiNx或SiNOx等。
其中，第一源极113和第一漏极114同层设置于所述第二层间绝缘层112远离所述衬底101的一侧，且分别电连接至第一半导体层103的两个第一导电部1032。
其中，第三源极115和第三漏极116同层设置于所述第二层间绝缘层112远离所述衬底101的一侧，且分别电连接至第二半导体层109的两个第二导电部1092。本实施例中，第一源极113、第一漏极114、第三源极115及第三漏极116均同层设置。
其中，第一平坦层117覆盖于所述第一源极113、第一漏极114、第三源极115及第三漏极116远离所述衬底101的一侧，且延伸覆盖于所述第二层间绝缘层112上。所述第一平坦层117的材质可为SiOx或SiNx或SiNOx或SiNx与SiOx的组合结构等。
其中，第四金属层118设置在所述第一平坦层117远离所述衬底300的一侧，所述第四金属层118包括设置在所述显示区1001和所述非显示区1002的第一走线1181、设置在所述非显示区1002中的第二走线(图未示)以及导电单元1182。
其中，第一走线1181接入所述第一固定电位；其中，所述第一屏蔽部1011在所述显示区1001通过第一过孔与所述第一走线1181电连接。
其中，第二走线接入所述第二固定电位；所述第二屏蔽部121通过第二过孔与所述第二走线电连接。
如图2、图3所示，本实施例中，所述第三金属层120与所述第二金属层101同层设置，所述第一屏蔽部1011与相邻所述第二屏蔽部121电连接。所述第二屏蔽部121与所述第一屏蔽部1011的材质相同，由此可以采用一道光罩同时制备形成第二屏蔽部121和第一屏蔽部1011，可以节省光罩，节约成本。
其中，导电单元1182设置于所述第一平坦层117远离所述衬底300的一侧，且电连接至所述第一漏极114。导电单元1182主要用于电连接第一漏极114和阳极201。导电单元1182的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，第二平坦层119覆盖于所述第四金属层118远离所述衬底300的一侧，且延伸覆盖于所述第一平坦层117上。所述第二平坦层119的材质可为SiOx或SiNx或SiNOx或SiNx与SiOx的组合结构等。
其中，第二金属层101设置在所述第二半导体层109和所述衬底300之间，所述第二金属层101包括与所述第二半导体层109对应设置的第一屏蔽部1011，所述第一屏蔽部1011与第一固定电位电连接。本实施例中，所述第一固定电位为高电压电源线。第二金属层101的材质为导电金属。例如钛、钼、铝、铜、镍等。
本实施例利用第一屏蔽部1011屏蔽衬底300内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第二半导体层109的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。同时避免现有技术中IGZOTFT的下栅极静电屏蔽效果差、下沟道容易出现提前开启导致驼峰效应(Hump)、信赖性降低等问题。如图2、图4所示，所述发光层200包括阳极201、空穴注入层202、空穴传输层203、发光材料层204、电子传输层205、电子注入层206以及阴极207。
其中，阳极201设置于所述薄膜晶体管器件层100上，且电连接至薄膜晶体管器件层100的第一漏极114。
如图5所示，本实施例的显示面板1000还包括：第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、存储电容Cst、第一复位信号线Vi1、第二复位信号线Vi2、第一扫描线Pscan-1、第二扫描线Nscan-1、第三扫描线Nscan-2、第四扫描线Pscan-2、数据线Vdata、低电压电源线Vss、高电压电源线Vdd、第一发光控制信号线EM-1。
其中，第一薄膜晶体管T1的源极电连接至所述高电压电源线Vdd，其漏极电连接至所述低电压电源线Vss。第一薄膜晶体管T1包括所述第一半导体层103，所述第一半导体层103的材料包括低温多晶硅半导体。本实施例中，第一薄膜晶体管T1包括所述第一半导体层103，所述第一半导体层103的材料为低温多晶硅半导体。
其中，第二薄膜晶体管T2的源极电连接至所述第一薄膜晶体管T1的源极，其漏极电连接至所述数据线Vdata，其栅极电连接至所述第一扫描线Pscan-1。
其中，第三薄膜晶体管T3的源极电连接至所述第一薄膜晶体管T1的漏极，其漏极电连接至所述第一薄膜晶体管T1的栅极，其栅极电连接至所述第二扫描线Nscan-1。第三薄膜晶体管T3包括所述第二半导体层109，所述第二半导体层109的材料包括金属氧化物。本实施例中，第三薄膜晶体管T3包括所述第二半导体层109，所述第二半导体层109的材料为金属氧化物。
其中，第四薄膜晶体管T4的源极电连接至所述第一薄膜晶体管T1的栅极，其漏极电连接至所述第一复位信号线Vi1，其栅极电连接至所述第三扫描线Nscan-2。第四薄膜晶体管T4的半导体层的材料为金属氧化物。第四薄膜晶体管T4包括所述第二半导体层109，所述第二半导体层109的材料包括金属氧化物。本实施例中，第四薄膜晶体管T4包括所述第二半导体层109，所述第二半导体层109的材料为金属氧化物。
其中，第五薄膜晶体管T5的栅极电连接至所述第一发光控制信号线EM-1，其源极电连接至所述第一薄膜晶体管T1的源极，其漏极电连接至所述高电压电源线Vdd。
其中，第六薄膜晶体管T6的栅极电连接至所述第一发光控制信号线EM-1，其源极电连接至所述第一薄膜晶体管T1的漏极，其漏极电连接至所述低电压电源线Vss。
其中，第七薄膜晶体管T7的源极电连接至所述第六薄膜晶体管T6的漏极，其漏极电连接至所述第二复位信号线Vi2，其栅极电连接至所述第四扫描线Pscan-2。
其中，存储电容Cst的第一端电连接至所述第一薄膜晶体管T1的栅极，其第二端电连接至所述第五薄膜晶体管T5的漏极。
其中，第三薄膜晶体管T3包括所述第一屏蔽部1011，所述第一屏蔽部1011与所述第一固定电位电连接；第三薄膜晶体管T3利用第一屏蔽部1011屏蔽衬底300内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第二半导体层109的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。同时避免现有技术中IGZOTFT的下栅极静电屏蔽效果差、下沟道容易出现提前开启导致驼峰效应(Hump)、信赖性降低等问题。
其中，第四薄膜晶体管T4也具有所述第一屏蔽部1011，所述第一屏蔽部1011与所述第一固定电位电连接。进而，第四薄膜晶体管T4可以利用第一屏蔽部1011屏蔽衬底300内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第四薄膜晶体管T4的第二半导体层109的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。同时避免现有技术中IGZOTFT的下栅极静电屏蔽效果差、下沟道容易出现提前开启导致驼峰效应(Hump)、信赖性降低等问题。
其中，第一薄膜晶体管T1包括所述第二屏蔽部121，所述第二屏蔽部121与所述第二固定电位电连接。第一薄膜晶体管T1利用第二屏蔽部121屏蔽衬底300内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第一半导体层103的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。
综上，本实施例的显示面板1000的像素电路为7T1C电路，在其他实施例中，显示面板1000的像素电路还可以是6T1C像素电路、6T2C像素电路、7T2C像素电路、8T1C像素电路或8T2C像素电路。
实施例2
如图6所示，本实施例包括了实施例1的大部分技术特征，本实施例与实施例1的区别在于，本实施例中，所述第二金属层101与所述第五金属层105同层设置。具体的，第一屏蔽部1011与第二栅极1051同层设置，且材质相同，由此可以采用一道光罩同时制备形成第一屏蔽部1011与第二栅极1051，可以节省光罩，节约成本。
其中，第一屏蔽部1011与第二栅极1051之间具有间隙，由此可以防止第一屏蔽部1011与第二栅极1051接触发生短路现象。
实施例3
如图7所示，本实施例包括了实施例1的大部分技术特征，本实施例与实施例1的区别在于，本实施例中，所述第二金属层101与所述第六金属层107同层设置。具体的，第一屏蔽部1011与第二电容极板1071同层设置，且材质相同，由此可以采用一道光罩同时制备形成第一屏蔽部1011与第二电容极板1071，可以节省光罩，节约成本。
其中，第一屏蔽部1011与第二电容极板1071之间具有间隙，由此可以防止第一屏蔽部1011与第二电容极板1071接触发生短路现象。
以上对本申请所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，包括：
衬底；
第一半导体层，设置在所述衬底的一侧；
第二半导体层，设置在所述第一半导体层远离所述衬底的一侧，所述第二半导体层的材料包括金属氧化物；
第一金属层，设置在所述第二半导体层远离所述衬底的一侧，所述第一金属层包括与所述第二半导体层对应设置的第一栅极；
第二金属层，设置在所述第二半导体层和所述衬底之间，所述第二金属层包括与所述第二半导体层对应设置的第一屏蔽部，所述第一屏蔽部与第一固定电位电连接。
2.根据权利要求1所述的显示面板，其特征在于，还包括：
第三金属层，设置在所述第一半导体层和所述衬底之间，所述第三金属层包括与所述第一半导体层对应设置的第二屏蔽部，所述第二屏蔽部与第二固定电位电连接。
3.根据权利要求2所述的显示面板，其特征在于，所述显示面板包括：显示区和包围所述显示区的非显示区；
所述显示面板还包括：
第四金属层，设置在所述第一金属层远离所述衬底的一侧，所述第四金属层包括设置在所述显示区和所述非显示区的第一走线，所述第一走线接入所述第一固定电位；
其中，所述第一屏蔽部在所述显示区通过第一过孔与所述第一走线电连接。
4.根据权利要求3所述的显示面板，其特征在于，所述第四金属层还包括设置在所述非显示区中的第二走线，所述第二走线接入所述第二固定电位；
其中，所述第三金属层包括多个设置在所述显示区中的第二屏蔽部，相邻的所述第二屏蔽部相互电连接，所述第二屏蔽部通过第二过孔与所述第二走线电连接。
5.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括：
第五金属层，设置于所述第一半导体层和所述第二半导体层之间；所述第五金属层包括与所述第一半导体层对应设置的第二栅极和第一电容极板；以及
第六金属层，设置于所述第五金属层与所述第二半导体层之间；所述第六金属层还包括与所述第一电容极板对应设置的第二电容极板。
6.根据权利要求5所述的显示面板，其特征在于，所述第二金属层与所述第五金属层或者所述第六金属层同层设置。
7.根据权利要求3所述的显示面板，其特征在于，所述第三金属层与所述第二金属层同层设置，所述第一屏蔽部与相邻所述第二屏蔽部电连接。
8.根据权利要求2所述的显示面板，其特征在于，所述第一固定电位和所述第二固定电位均包括高电压电源线。
9.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管；第一扫描线、第二扫描线、第三扫描线、第四扫描线；数据线、第一发光控制信号线；所述复位信号线包括：第一复位信号线和第二复位信号线；
所述第一薄膜晶体管的源极电连接至所述高电压电源线，其漏极电连接至所述低电压电源线；
所述第二薄膜晶体管的源极电连接至所述第一薄膜晶体管的源极，其漏极电连接至所述数据线，其栅极电连接至所述第一扫描线；
所述第三薄膜晶体管的源极电连接至所述第一薄膜晶体管的第一漏极，其漏极电连接至所述第一薄膜晶体管的栅极，其栅极电连接至所述第二扫描线；
所述第四薄膜晶体管的源极电连接至所述第一薄膜晶体管的栅极，其漏极电连接至所述第一复位信号线，其栅极电连接至所述第三扫描线；
所述第五薄膜晶体管的栅极电连接至所述第一发光控制信号线，其源极电连接至所述第一薄膜晶体管的源极，其漏极电连接至所述高电源电压线；
所述第六薄膜晶体管的栅极电连接至所述第一发光控制信号线，其源极电连接至所述第一薄膜晶体管的漏极，其漏极电连接至所述低电源电压线；
所述第七薄膜晶体管的源极电连接至所述第六薄膜晶体管的漏极，其漏极电连接至所述第二复位信号线；其栅极电连接至所述第四扫描线；
所述存储电容的第一端电连接至所述第一薄膜晶体管的栅极，其第二端电连接至所述第五薄膜晶体管的漏极；
其中，所述第三薄膜晶体管包括所述第一屏蔽部，所述第一屏蔽部与所述第一固定电位电连接；
其中，所述第四薄膜晶体管包括所述第一屏蔽部，所述第一屏蔽部与所述第一固定电位电连接；
其中，所述第一薄膜晶体管包括所述第二屏蔽部，所述第二屏蔽部与所述第二固定电位电连接。
10.根据权利要求9所述的显示面板，其特征在于，所述第三薄膜晶体管和所述第四薄膜晶体管均包括所述第二半导体层，所述第二半导体层的材料包括金属氧化物；
所述第一薄膜晶体管包括所述第一半导体层，所述第一半导体层的材料包括低温多晶硅半导体。
CN202210837483.5A 2022-07-15 2022-07-15 一种显示面板 Pending CN115207001A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210837483.5A CN115207001A (zh) 2022-07-15 2022-07-15 一种显示面板
PCT/CN2023/083466 WO2024011951A1 (zh) 2022-07-15 2023-03-23 一种显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210837483.5A CN115207001A (zh) 2022-07-15 2022-07-15 一种显示面板

Publications (1)

Publication Number Publication Date
CN115207001A true CN115207001A (zh) 2022-10-18

Family

ID=83582523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210837483.5A Pending CN115207001A (zh) 2022-07-15 2022-07-15 一种显示面板

Country Status (2)

Country Link
CN (1) CN115207001A (zh)
WO (1) WO2024011951A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115933232A (zh) * 2022-10-25 2023-04-07 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2024011951A1 (zh) * 2022-07-15 2024-01-18 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909085B (zh) * 2021-02-02 2023-03-24 武汉华星光电半导体显示技术有限公司 显示面板
CN113327936B (zh) * 2021-05-24 2022-08-23 武汉华星光电技术有限公司 阵列基板及其制备方法
CN113745253B (zh) * 2021-09-06 2022-11-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114361185A (zh) * 2022-01-05 2022-04-15 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN115207001A (zh) * 2022-07-15 2022-10-18 武汉华星光电半导体显示技术有限公司 一种显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024011951A1 (zh) * 2022-07-15 2024-01-18 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN115933232A (zh) * 2022-10-25 2023-04-07 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2024087713A1 (zh) * 2022-10-25 2024-05-02 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
WO2024011951A1 (zh) 2024-01-18

Similar Documents

Publication Publication Date Title
US10461144B2 (en) Circuit for preventing static electricity and display device having the same
CN106328689B (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
KR102141557B1 (ko) 어레이 기판
CN102144293B (zh) 发光显示装置
CN109887985B (zh) 阵列基板、显示面板及显示装置
CN107195663B (zh) Amoled显示面板结构
CN110729313B (zh) 显示面板、显示面板制备方法、显示装置
CN115207001A (zh) 一种显示面板
US20130193439A1 (en) Semiconductor device and flat panel display including the same
US11158628B2 (en) Electro-static discharge circuit, array substrate, display panel and display apparatus
CN113224123A (zh) 显示面板、显示装置
US20240046861A1 (en) Display panel and mobile terminal
US20240030223A1 (en) Display panel and electronic display device
US9515191B2 (en) Thin-film field effect transistor, driving method thereof, array substrate, display device, and electronic product
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
US20210399142A1 (en) Thin Film Transistor Array Substrate and Display Device
WO2024011947A1 (zh) 一种显示面板及显示装置
US20240038783A1 (en) Display device and manufacturing method thereof
US11844253B2 (en) Display panel, display device
CN115172385A (zh) 阵列基板和显示面板
US20240138186A1 (en) Display panel, method of fabricating same and display device
US20240237401A9 (en) Display panel, method of fabricating same and display device
US20240021622A1 (en) Display panel and display device
US12034079B2 (en) Double-gate transistor array substrate and fabrication method of the same
US20240088338A1 (en) Display panel and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination