CN111354322A - 一种同步发光的像素补偿电路及显示面板 - Google Patents
一种同步发光的像素补偿电路及显示面板 Download PDFInfo
- Publication number
- CN111354322A CN111354322A CN202010267454.0A CN202010267454A CN111354322A CN 111354322 A CN111354322 A CN 111354322A CN 202010267454 A CN202010267454 A CN 202010267454A CN 111354322 A CN111354322 A CN 111354322A
- Authority
- CN
- China
- Prior art keywords
- electrode
- transistor
- pixel compensation
- node
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请公开了一种同步发光的像素补偿电路及显示面板。采用双栅结构晶体管作为驱动晶体管,通过底栅电极调控调制所述驱动晶体管的阈值电压,实现驱动晶体管的阈值电压正负漂移的补偿;通过引入同步发光技术,采用全局信号进行相应控制,将逐行扫描信号的数量降低为只需要一个,电路结构简单,所需晶体管较少,利于面内集成。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种同步发光的像素补偿电路及显示面板。
背景技术
在采用薄膜晶体管(Thin Film Transistor,简称TFT)的像素补偿电路中,1)工艺发展成熟的非晶硅(A-Si)TFT大面积生产均匀性好,广泛应用于TFT-液晶显示器(LiquidCrystal Display,简称LCD);2)低温多晶硅(Low Temperature Poly-Silicon,简称LTPS)TFT迁移率高,稳定性较好,适用于中小尺寸面板;3)氧化物(Oxide)TFT迁移率较高,大面积生产均匀性好,制备温度低,透明性好,柔性高,因此可应用于大尺寸高清显示。
但是,非晶硅TFT迁移率低,难以满足更高分辨率需求;低温多晶硅TFT由于晶界的存在,大面积生产均匀性差;氧化物TFT的阈值电压(Vth)漂移量大,造成面板云纹(Mura)缺陷严重。
因此,如何解决由工艺制程引起的驱动(Driving)TFT的阈值电压差异带来的面板亮度不均一的缺陷,实现阈值电压正负漂移的补偿,并降低逐行扫描信号的数量,成为现有像素补偿电路技术发展需要改进的技术问题。
发明内容
本申请实施例提供一种同步发光的像素补偿电路及显示面板,可以解决驱动TFT的阈值电压差异,实现阈值电压正负漂移的补偿,降低逐行扫描信号的数量,并实现同步发光。
本申请实施例提供了一种同步发光的像素补偿电路,所述电路包括多个像素补偿单元,所述像素补偿单元包括:一复位信号响应模块,用于响应一复位信号以传送一初始化电压;一感测信号响应模块,用于响应一感测信号以分别传送所述初始化电压以及一参考电压;一扫描晶体管,用于响应一扫描信号以传送一数据电压;一驱动晶体管,所述驱动晶体管采用双栅结构,所述驱动晶体管用于根据所述初始化电压以及所述参考电压,通过底栅电极调控调制所述驱动晶体管的阈值电压,以及用于根据所述数据电压生成驱动电流;以及一发光器件,用于根据所述驱动电流发光。
本申请实施例还提供了一种显示面板,所述显示面板包括阵列基板;所述阵列基板包括本申请所述的同步发光的像素补偿电路。
本申请的优点在于:本申请像素补偿电路,通过采用双栅结构晶体管作为驱动晶体管,通过底栅电极调控调制所述驱动晶体管的阈值电压,实现驱动晶体管的阈值电压正负漂移的补偿,解决驱动晶体管的阈值电压差异,提升了面板亮度均一性;通过引入同步发光技术,采用全局信号进行相应控制,将逐行扫描信号的数量降低为只需要一个,电路结构简单,所需晶体管较少,利于面内集成。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为双栅场效应晶体管结构及不同宽长比的阈值电压调控示意图;
图2为本申请同步发光的像素补偿电路的结构图;
图3A为本申请同步发光的像素补偿电路第一实施例的电路图;
图3B为图3A所示像素补偿电路的驱动时序图;
图4A为本申请同步发光的像素补偿电路第二实施例的电路图;
图4B为图4A所示像素补偿电路的驱动时序图;
图5为本申请显示面板架构示意图。
具体实施方式
下面详细描述本申请的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本申请的说明书和权利要求书以及附图中的术语“第一”“第二”“第三”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应当理解,这样描述的对象在适当情况下可以互换。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排它的包含。本申请所提到的方向用语,例如:上、下、左、右、前、后、内、外、侧面等,仅是参考附图的方向。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”“相连”“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
请参阅图1,双栅场效应晶体管结构及不同宽长比的阈值电压调控示意图。
所述双栅场效应晶体管10为双栅金属氧化物场效应晶体管,其包括底栅电极BG、顶栅电极TG、源电极S以及漏电极D。可以通过调控所述双栅金属氧化物场效应晶体管10的底栅电极BG调控其阈值电压Vth。具体的,所述双栅金属氧化物场效应晶体管10可以为氧化铟锡锌薄膜晶体管(ITZO TFT)。
研究发现,不同宽长比的双栅金属氧化物场效应晶体管有着相接近的伽马基准电压值(Gam),均可实现阈值电压Vth的调控。例如图示中,拟合线11的宽长比W/L为20/8,拟合公式为y=1.29564-0.4376x;拟合线12的宽长比W/L为600/8,拟合公式为y=3.37416-0.4393x;拟合线13的宽长比W/L为2560/8,拟合公式为y=1.3688-0.4419x。由图示可以看出,不同宽长比的双栅金属氧化物场效应晶体管有着相接近的Gam值。由于双栅金属氧化物场效应晶体管可以通过调控底栅电极调控其阈值电压Vth,且不同宽长比的双栅金属氧化物场效应晶体管均可实现阈值电压Vth的调控,这种性能赋予了双栅金属氧化物场效应晶体管灵活实现导通的能力,本申请利用其这一优点开发出新型像素内部补偿电路。
请参阅图2,本申请同步发光的像素补偿电路的结构图。本申请像素补偿电路包括多个像素补偿单元20,所述像素补偿单元20包括:一复位信号响应模块21、一感测信号响应模块22、一扫描晶体管T2、一驱动晶体管T1以及一发光器件29。
所述复位信号响应模块21用于响应一复位信号RESET以传送一初始化电压Vini;所述感测信号响应模块22用于响应一感测信号SENSE以分别传送所述初始化电压Vini以及一参考电压Vref;所述扫描晶体管T2用于响应一扫描信号SCAN以传送一数据电压Vdata;所述驱动晶体管T1采用双栅结构(Double-Gate),用于根据所述初始化电压Vini以及所述参考电压Vref,通过底栅电极调控调制所述驱动晶体管T1的阈值电压Vth,以及用于根据所述数据电压Vdata生成驱动电流;以及所述发光器件29用于根据所述驱动电流发光。
具体的,双栅结构的所述驱动晶体管T1,其底栅电极(BG)电连接一第一节点Q1,其顶栅电极(TG)电连接一第二节点Q2,其第一电极电连接一驱动电压端EVDD以接收一驱动电压VDD,其第二电极电连接一第三节点Q3。所述扫描晶体管T2的栅极用于接收所述扫描信号SCAN,其第一电极电连接一数据信号线DATA以接收所述数据电压Vdata,其第二电极电连接或耦接至所述第二节点Q2。所述发光器件29电连接在所述第三节点Q3与一公共电压端EVSS之间。优选的,所述驱动晶体管T1采用双栅金属氧化物场效应晶体管。所述发光器件29采用发光二极管。其中,所述驱动电压端EVDD输出的驱动电压VDD以及所述公共电压端EVSS输出的公共电压VSS均为可在高低电平间跳变的交流电压信号。
具体的,所述复位信号响应模块21电连接所述第三节点Q3,用于响应所述复位信号RESET,传送所述初始化电压Vini至所述第三节点Q3。所述感测信号响应模块22分别电连接所述第一节点Q1、第二节点Q2以及第三节点Q3,用于响应所述感测信号SENSE以传送所述第三节点Q3上的所述初始化电压Vini至所述第二节点Q2,以及传送所述参考电压Vref至所述第一节点Q1。
在复位阶段,所述驱动晶体管T1的顶栅电极与第二电极复位为所述初始化电压Vini(所述驱动晶体管T1形成二极管连接(diode-connect)方式),其底栅电极写入所述参考电压Vref。其中,所述参考电压Vref的电压值大于所述所述初始化电压Vini的电压值,从而所述参考电压Vref与所述初始化电压Vini能够使所述驱动晶体管T1的阈值电压Vth调制为负值;公共电压端EVSS输出高电平的公共电压VSS,发光二极管不发光。
在补偿阶段,所述复位信号响应模块21不再传送所述初始化电压Vini,而所述驱动电压端EVDD给所述驱动晶体管T1的第二电极提供所述驱动电压VDD,使其电位不断上升,使得底栅电极与第二电极之间的电压差Vbs不断降低。根据底栅电极调控阈值电压Vth原理,可知所述驱动晶体管T1的阈值电压Vth逐渐由负值变为零,最终使所述驱动晶体管T1载止,此时阈值电压Vth和顶栅电极与第二电极之间的电压差Vgs相等,即Vth=Vgs。由于各个像素对应的像素补偿单元中的驱动晶体管的Vgs均为0V,则相应的各个阈值电压Vth恒为零,实现全局调控面板中阈值电压Vth恒相等的功能,也就实现了提升面板亮度均一性的目标。
进一步的实施例中,在所述电路中,所述扫描信号SCAN为逐行扫描的信号,用于在一帧时间里逐行导通相应像素补偿单元的扫描晶体管T2;所述复位信号RESET与所述感测信号SENSE为全局(Global)信号,用于在一帧时间里对所有所述像素补偿单元20进行相应控制。
在一帧时间的发光阶段内,通过时序设计上先进行补偿写入数据电压Vdata,再实现发光;给出21%duty时间专用于数据电压Vdata的写入,实现79%duty的发光时间;即所述发光器件29的发光时间占比基本为79%。在一帧时间里,所述复位信号RESET与所述感测信号SENSE对所有像素补偿单元20进行相应控制,具体为,控制相应的晶体管同时导通或关断;而扫描信号SCAN逐行扫描导通相应的扫描晶体管T2。本申请像素补偿电路可以实现同步发光(simultaneous emission),且减少了逐行扫描信号的数量,每一像素补偿单元中只包含一个扫描信号。
进一步的实施例中,所述像素补偿单元20还包括一合并信号响应模块23(虚框示意其为可选组件)。所述合并信号响应模块23用于响应一合并信号MERGE以存储并传送所述数据电压Vdata。具体的,前一帧的数据电压Vdata在本帧的发光阶段存储在所述合并信号响应模块23中,使得在一帧时间的发光阶段内几乎实现了100%duty发光。具体的,在所述电路中,所述合并信号MERGE也为全局信号,用于在一帧时间里对所有所述像素补偿单元20进行相应控制,具体为,控制相应的晶体管同时导通或关断。
本申请像素补偿电路,通过采用双栅结构晶体管作为驱动晶体管,通过底栅电极调控调制所述驱动晶体管的阈值电压,实现驱动晶体管的阈值电压正负漂移的补偿,解决驱动晶体管的阈值电压差异,提升了面板亮度均一性;通过引入同步发光技术,采用全局信号进行相应控制,将逐行扫描信号的数量降低为只需要一个,电路结构简单,所需晶体管较少,利于面内集成。
请一并参阅图2,图3A-图3B,其中,图3A为本申请同步发光的像素补偿电路第一实施例的电路图,图3B为图3A所示像素补偿电路的驱动时序图。
如图3A所示,在本实施例中,所述像素补偿电路的像素补偿单元采用5T2C结构,结构中的TFT均为N型薄膜晶体管(NTFT),NTFT的漏电极作为相应晶体管的第一电极,NTFT的源电极作为相应晶体管的第二电极。本实施例TFT结构、电路实现方式具有普适性。其中,扫描信号SCAN为逐行扫描的信号,在一帧时间里逐行导通相应的扫描晶体管(T2)的栅电极端;复位信号RESET与感测信号SENSE为全局(Global)信号,在一帧时间里控制像素补偿电路中所有像素补偿单元中的相应的晶体管同时导通或关断。
具体的,所述驱动晶体管T1采用双栅金属氧化物场效应晶体管。所述驱动晶体管T1,其底栅电极电连接一第一节点Q1,其顶栅电极电连接一第二节点Q2,其第一电极电连接一驱动电压端EVDD以接收一驱动电压VDD,其第二电极电连接一第三节点Q3。
具体的,所述扫描晶体管T2的栅极用于接收一扫描信号SCAN,其第一电极电连接一数据信号线DATA以接收一数据电压Vdata,其第二电极电连接至所述第二节点Q2。
具体的,所述发光器件29采用发光二极管D1。所述发光二极管D1的阳极电连接所述第三节点Q3,其阴极电连接一公共电压端EVSS。
具体的,所述复位信号响应模块21包括一复位晶体管TR;所述复位晶体管TR的栅极用于接收一复位信号RESET,其第一电极用于接收一初始化电压Vini,其第二电极电连接所述第三节点Q3。所述复位晶体管TR用于响应所述复位信号RESET以导通,传送所述初始化电压Vini至所述第三节点Q3。
具体的,所述感测信号响应模块22包括:一第一感测晶体管TS1、一第二感测晶体管TS2、一第一电容器C1以及一第二电容器C2。所述第一感测晶体管TS1,其栅极用于接收一感测信号SENSE,其第一电极用于接收一参考电压Vref,其第二电极电连接所述第一节点Q1;所述第一感测晶体管TS1用于响应所述感测信号SENSE以导通,传送所述参考电压Vref至所述第一节点Q1。所述第二感测晶体管TS2,其栅极用于接收所述感测信号SENSE,其第一电极电连接所述第三节点Q3,其第二电极电连接所述第二节点Q2;所述第二感测晶体管TS2用于响应所述感测信号SENSE以导通,以传送所述第三节点Q3上的所述初始化电压Vini至所述第二节点Q2。所述第一电容器C1,电连接在所述第一节点Q1与所述第三节点Q3之间,用于存储所述驱动晶体管T1的底栅电极与所述驱动晶体管T1的第二电极之间的电压差Vbs。所述第二电容器C2,电连接在所述第二节点Q2与所述第三节点Q3之间,用于存储所述驱动晶体管T1的顶栅电极与所述驱动晶体管T1的第二电极之间的电压差Vgs。
如图3B所示,将一帧时间分成:复位阶段、补偿阶段、数据写入阶段与发光阶段。在复位阶段,写入的参考电压Vref与初始化电压Vini能够使所述驱动晶体管T1的阈值电压Vth为负值。在一帧时间的发光阶段内,通过时序设计上先进行补偿写入数据电压Vdata,再实现发光;给出21%duty时间专用于数据电压Vdata的写入,实现79%duty的发光时间。在一帧时间里,所述复位信号RESET与所述感测信号SENSE控制相应的晶体管同时导通或关断;而扫描信号SCAN逐行扫描导通相应的扫描晶体管T2。本申请像素补偿电路可以实现同步发光,且减少了逐行扫描信号的数量,每一像素补偿单元中只包含一个扫描信号。
以下结合图3A-图3B,对本申请同步发光的像素补偿电路的工作原理作进一步解释说明。具体工作原理如下:
复位阶段A1:复位信号RESET为高电平,复位晶体管TR导通,第三节点Q3写入初始化电压Vini信号,刷新上一帧信号。感测信号SENSE为高电平,第一感测晶体管TS1导通,第一节点Q1写入参考电压Vref信号;第二感测晶体管TS2导通,使得所述驱动晶体管T1的顶栅电极与第二电极(源电极)相连,形成二极管连接,所述驱动晶体管T1的顶栅电极与源电极均写入所述初始化电压Vini信号。公共电压端EVSS输出的公共电压VSS切换为高电平,发光二极管D1反向截止而不发光。由于所述考电压Vref大于所述初始化电压Vini,故此时,所述驱动晶体T1的阈值电压Vth为负值。
补偿阶段A2:复位信号RESET跳变为低电平,复位晶体管TR关断。驱动电压端EVDD输出的驱动电压VDD为高电平,所述驱动电压VDD向所述驱动晶体管T1的源电极充电,使得其源电极电位不断上升,使得所述驱动晶体管T1的底栅电极与其源电极之间的电压差Vbs不断降低。
数据写入阶段A3:各信号的时序不变。根据底栅电极调控阈值电压Vth原理,可知所述驱动晶体T1的阈值电压Vth逐渐由负值逐渐变为零,最终使所述驱动晶体管T1载止,此时Vth=Vgs。所述驱动晶体管T1截止时,第一感测晶体管TS1与第二感测晶体管TS2关断,第一电容器C1记录此时的Vbs电压,第二电容器C2存储Vgs电压。由于各个像素对应的像素补偿单元中的驱动晶体管的Vgs均为0V,则相应的各个阈值电压Vth恒为零,实现全局调控面板阈值电压Vth恒相等的功能,也就实现了提升面板亮度均一性的目标。
发光阶段A4包括第一发光阶段A41与第二发光阶段A42:第一发光阶段A41,驱动电压VDD跳变为低电平,复位信号RESET跳变为高电平,感测信号SENSE跳变为低电平,数据电压Vdata写入到所述驱动晶体管T1的顶栅电极;扫描信号SCAN逐行扫描导通相应的扫描晶体管T2。第二发光阶段A42,驱动电压VDD跳变为高电平,公共电压VSS跳变为低电平,复位信号RESET跳变为低电平,所述驱动晶体管T1生成驱动电流,发光二极管D1发光。即,在一帧时间的发光阶段A4内,通过时序设计上先进行补偿写入数据电压Vdata,再实现发光;给出21%duty时间专用于数据电压Vdata的写入(第一发光阶段A41),实现79%duty的发光时间(第二发光阶段A42);即所述发光器件29的发光时间占比基本为79%。
请一并参阅图2,图4A-图4B,其中,图4A为本申请同步发光的像素补偿电路第二实施例的电路图,图4B为图4A所示像素补偿电路的驱动时序图。
如图4A所示,在本实施例中,所述像素补偿电路的像素补偿单元采用6T3C结构,结构中的TFT均为N型薄膜晶体管(NTFT),NTFT的漏电极作为相应晶体管的第一电极,NTFT的源电极作为相应晶体管的第二电极。本实施例TFT结构、电路实现方式具有普适性。其中,扫描信号SCAN为逐行扫描的信号,在一帧时间里逐行导通相应的扫描晶体管(T2)的栅电极端;复位信号RESET、感测信号SENSE、合并信号MERGE均为全局(Global)信号,在一帧时间里控制像素补偿电路中所有像素补偿单元中的相应的晶体管同时导通或关断。
具体的,所述驱动晶体管T1采用双栅金属氧化物场效应晶体管。所述驱动晶体管T1,其底栅电极电连接一第一节点Q1,其顶栅电极电连接一第二节点Q2,其第一电极电连接一驱动电压端EVDD以接收一驱动电压VDD,其第二电极电连接一第三节点Q3。
具体的,所述扫描晶体管T2的栅极用于接收一扫描信号SCAN,其第一电极电连接一数据信号线DATA以接收一数据电压Vdata,其第二电极电连接至一第四节点Q4。
具体的,所述发光器件29采用发光二极管D1。所述发光二极管D1的阳极电连接所述第三节点Q3,其阴极电连接一公共电压端EVSS。
具体的,所述复位信号响应模块21包括一复位晶体管TR;所述复位晶体管TR的栅极用于接收一复位信号RESET,其第一电极用于接收一初始化电压Vini,其第二电极电连接所述第三节点Q3。所述复位晶体管TR用于响应所述复位信号RESET以导通,传送所述初始化电压Vini至所述第三节点Q3。
具体的,所述感测信号响应模块22包括:一第一感测晶体管TS1、一第二感测晶体管TS2、一第一电容器C1以及一第二电容器C2。所述第一感测晶体管TS1,其栅极用于接收一感测信号SENSE,其第一电极用于接收一参考电压Vref,其第二电极电连接所述第一节点Q1;所述第一感测晶体管TS1用于响应所述感测信号SENSE以导通,传送所述参考电压Vref至所述第一节点Q1。所述第二感测晶体管TS2,其栅极用于接收所述感测信号SENSE,其第一电极电连接所述第三节点Q3,其第二电极电连接所述第二节点Q2;所述第二感测晶体管TS2用于响应所述感测信号SENSE以导通,以传送所述第三节点Q3上的所述初始化电压Vini至所述第二节点Q2。所述第一电容器C1,电连接在所述第一节点Q1与所述第三节点Q3之间,用于存储所述驱动晶体管T1的底栅电极与所述驱动晶体管T1的第二电极之间的电压差Vbs。所述第二电容器C2,电连接在所述第二节点Q2与所述第三节点Q3之间,用于存储所述驱动晶体管T1的顶栅电极与所述驱动晶体管T1的第二电极之间的电压差Vgs。
具体的,所述合并信号响应模块23包括:一合并晶体管TM以及一第三电容器C3。所述合并晶体管TM,其栅极用于接收所述合并信号MERGE,其第一电极电连接所述第四节点Q4(即接入所述扫描晶体管T2),用于接收所述扫描晶体管T2传送的所述数据电压Vdata,其第二电极电连接所述第二节点Q2(即所述驱动晶体管T1的顶栅电极端);所述合并晶体管TM用于响应所述合并信号MERGE以导通,以传送所述第四节点Q4上的所述数据电压Vdata至所述第二节点Q2。所述第三电容器C3,其第一极板电连接所述第四节点Q4用于接收所述数据电压Vdata,其第二极板电连接公共地端,用于存储所述数据电压Vdata。
如图4B所示,将一帧时间分成:复位阶段、补偿阶段、数据写入阶段与发光阶段。在复位阶段,写入的参考电压Vref与初始化电压Vini能够使所述驱动晶体管T1的阈值电压Vth为负值。在一帧时间的发光阶段内,由于前一帧的数据电压Vdata在本帧的发光阶段存储在所述合并信号响应模块23的第三电容器C3中,实现几乎100%duty的发光时间。在一帧时间里,所述复位信号RESET、所述感测信号SENSE、所述合并信号MERGE控制相应的晶体管同时导通或关断;而扫描信号SCAN逐行扫描导通相应的扫描晶体管T2。本申请像素补偿电路可以实现同步发光,且减少了逐行扫描的扫描晶体管的数量,每一像素补偿单元只采用一个扫描晶体管。
以下结合图4A-图4B,对本申请同步发光的像素补偿电路的工作原理作进一步解释说明。具体工作原理如下:
复位阶段A1:复位信号RESET为高电平,复位晶体管TR导通,第三节点Q3写入初始化电压Vini信号,刷新上一帧信号。感测信号SENSE为高电平,第一感测晶体管TS1导通,第一节点Q1写入参考电压Vref信号;第二感测晶体管TS2导通,使得所述驱动晶体管T1的顶栅电极与第二电极(源电极)相连,形成二极管连接,所述驱动晶体管T1的顶栅电极与源电极均写入所述初始化电压Vini信号。公共电压端EVSS输出的公共电压VSS切换为高电平,发光二极管D1反向截止而不发光。由于所述考电压Vref大于所述初始化电压Vini,故此时,所述驱动晶体T1的阈值电压Vth为负值。
补偿阶段A2:复位信号RESET跳变为低电平,复位晶体管TR关断。驱动电压端EVDD输出的驱动电压VDD为高电平,所述驱动电压VDD向所述驱动晶体管T1的源电极充电,使得其源电极电位不断上升,使得所述驱动晶体管T1的底栅电极与其源电极之间的电压差Vbs不断降低。根据底栅电极调控阈值电压Vth原理,可知所述驱动晶体T1的阈值电压Vth逐渐由负值逐渐变为零,最终使所述驱动晶体管T1载止,此时Vth=Vgs。所述驱动晶体管T1截止时,第一感测晶体管TS1与第二感测晶体管TS2关断,第一电容器C1记录此时的Vbs电压,第二电容器C2存储Vgs电压。由于各个像素对应的像素补偿单元中的驱动晶体管的Vgs均为0V,则相应的各个阈值电压Vth恒为零,实现全局调控面板阈值电压Vth恒相等的功能,也就实现了提升面板亮度均一性的目标。
数据写入阶段A3:驱动电压VDD跳变为低电平,复位信号RESET跳变为高电平,感测信号SENSE跳变为低电平;合并信号MERGE跳变为高电平,合并晶体管TM导通,第三电容器C3存储的前一帧的数据电压Vdata写入到所述驱动晶体管T1的顶栅电极。
发光阶段A4:驱动电压VDD跳变为高电平,公共电压VSS跳变为低电平,复位信号RESET跳变为低电平,合并信号MERGE跳变为低电平,扫描信号SCAN逐行扫描导通相应的扫描晶体管T2;所述驱动晶体管T1生成驱动电流,发光二极管D1发光。即,在一帧时间的发光阶段A4内,实现100%duty的发光时间;即所述发光器件29的发光时间占比基本为100%。
基于同一发明构思,本申请还提供了一种显示面板。
请参阅图5,本申请显示面板架构示意图。所述显示面板50包括阵列基板51,所述阵列基板51包括像素补偿电路511。所述像素补偿电路511采用本申请图2、图3A、图4A任一所述的同步发光的像素补偿电路。所述像素补偿电路511的组件连接方式及工作原理已详述于前,此处不再赘述。
采用本申请同步发光的像素补偿电路的显示面板,通过底栅电极调控调制采用双栅结构的驱动晶体管的阈值电压,实现驱动晶体管的阈值电压正负漂移的补偿,解决驱动晶体管的阈值电压差异,提升了面板亮度均一性;通过引入同步发光技术,采用全局信号进行相应控制,将逐行扫描信号的数量降低为只需要一个,电路结构简单,所需晶体管较少,利于面内集成。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种同步发光的像素补偿电路,其特征在于,所述电路包括多个像素补偿单元,所述像素补偿单元包括:
一复位信号响应模块,用于响应一复位信号以传送一初始化电压;
一感测信号响应模块,用于响应一感测信号以分别传送所述初始化电压以及一参考电压;
一扫描晶体管,用于响应一扫描信号以传送一数据电压;
一驱动晶体管,所述驱动晶体管采用双栅结构,所述驱动晶体管用于根据所述初始化电压以及所述参考电压,通过底栅电极调控调制所述驱动晶体管的阈值电压,以及用于根据所述数据电压生成驱动电流;以及
一发光器件,用于根据所述驱动电流发光。
2.如权利要求1所述的同步发光的像素补偿电路,其特征在于,在所述电路中,所述扫描信号为逐行扫描的信号,用于在一帧时间里逐行导通相应像素补偿单元的扫描晶体管;所述复位信号与所述感测信号为全局信号,用于在一帧时间里对所有所述像素补偿单元进行相应控制;在一帧时间的发光阶段内,所述发光器件的发光时间占比基本为79%。
3.如权利要求1所述的同步发光的像素补偿电路,其特征在于,所述驱动晶体管为双栅金属氧化物场效应晶体管。
4.如权利要求1所述的同步发光的像素补偿电路,其特征在于,
所述驱动晶体管的底栅电极电连接一第一节点以接收所述参考电压,其顶栅电极电连接一第二节点以接收所述初始化电压或所述数据电压,其第一电极电连接一驱动电压端,其第二电极电连接一第三节点以接收所述初始化电压;
所述扫描晶体管的栅极用于接收所述扫描信号,其第一电极用于接收所述数据电压,其第二电极电连接或耦接至所述第二节点;
所述发光器件电连接在所述第三节点与一公共电压端之间。
5.如权利要求4所述的同步发光的像素补偿电路,其特征在于,所述复位信号响应模块包括一复位晶体管;所述复位晶体管的栅极用于接收所述复位信号,其第一电极用于接收所述初始化电压,其第二电极电连接所述第三节点。
6.如权利要求4所述的同步发光的像素补偿电路,其特征在于,所述感测信号响应模块包括:
一第一感测晶体管,其栅极用于接收所述感测信号,其第一电极用于接收所述参考电压,其第二电极电连接所述第一节点;
一第二感测晶体管,其栅极用于接收所述感测信号,其第一电极电连接所述第三节点,其第二电极电连接所述第二节点;
一第一电容器,电连接在所述第一节点与所述第三节点之间,用于存储所述驱动晶体管的底栅电极与所述驱动晶体管的第二电极之间的电压差;以及
一第二电容器,电连接在所述第二节点与所述第三节点之间,用于存储所述驱动晶体管的顶栅电极与所述驱动晶体管的第二电极之间的电压差。
7.如权利要求1所述的同步发光的像素补偿电路,其特征在于,所述像素补偿单元还包括一合并信号响应模块,所述合并信号响应模块用于响应一合并信号以存储并传送所述数据电压。
8.如权利要求7所述的同步发光的像素补偿电路,其特征在于,在所述电路中,所述扫描信号为逐行扫描的信号,用于在一帧时间里逐行导通相应像素补偿单元的扫描晶体管;所述复位信号、所述感测信号、所述合并信号为全局信号,用于在一帧时间里对所有所述像素补偿单元进行相应控制;在一帧时间的发光阶段内,所述发光器件的发光时间占比基本为100%。
9.如权利要求7所述的同步发光的像素补偿电路,其特征在于,所述合并信号响应模块包括:
一合并晶体管,其栅极用于接收所述合并信号,其第一电极接入所述扫描晶体管用于接收所述数据电压,其第二电极电连接所述驱动晶体管的顶栅电极端;以及
一第三电容器,其第一极板用于接收所述数据电压,其第二极板电连接公共地端,用于存储所述数据电压。
10.一种显示面板,所述显示面板包括阵列基板;其特征在于,所述阵列基板包含如权利要求1至9任一项所述的同步发光的像素补偿电路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010267454.0A CN111354322A (zh) | 2020-04-08 | 2020-04-08 | 一种同步发光的像素补偿电路及显示面板 |
US16/766,749 US20220415273A1 (en) | 2020-04-08 | 2020-04-21 | Simultaneous emission pixel compensation circuit and display panel |
PCT/CN2020/085885 WO2021203476A1 (zh) | 2020-04-08 | 2020-04-21 | 一种同步发光的像素补偿电路及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010267454.0A CN111354322A (zh) | 2020-04-08 | 2020-04-08 | 一种同步发光的像素补偿电路及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111354322A true CN111354322A (zh) | 2020-06-30 |
Family
ID=71196470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010267454.0A Pending CN111354322A (zh) | 2020-04-08 | 2020-04-08 | 一种同步发光的像素补偿电路及显示面板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220415273A1 (zh) |
CN (1) | CN111354322A (zh) |
WO (1) | WO2021203476A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071268A (zh) * | 2020-08-12 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
CN114360448A (zh) * | 2022-01-12 | 2022-04-15 | 深圳市华星光电半导体显示技术有限公司 | 发光电路及显示面板 |
CN115188321A (zh) * | 2022-07-18 | 2022-10-14 | 深圳市华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
WO2023050774A1 (zh) * | 2021-09-30 | 2023-04-06 | 昆山国显光电有限公司 | 像素电路及其驱动方法和显示面板 |
WO2024045484A1 (zh) * | 2022-08-30 | 2024-03-07 | 云谷(固安)科技有限公司 | 像素电路及其驱动方法和显示面板 |
US11972729B2 (en) | 2022-06-30 | 2024-04-30 | Xiamen Tianma Display Technology Co., Ltd. | Display panel and display device adopting a first double-gate structure |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115602113A (zh) * | 2021-07-08 | 2023-01-13 | 乐金显示有限公司(Kr) | 像素电路和包括该像素电路的显示装置 |
CN114842801B (zh) * | 2022-06-28 | 2022-09-20 | 惠科股份有限公司 | 像素驱动电路、显示面板及显示装置 |
CN115565482A (zh) | 2022-10-10 | 2023-01-03 | 深圳市华星光电半导体显示技术有限公司 | 补偿电路、驱动方法及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107134261A (zh) * | 2017-06-28 | 2017-09-05 | 武汉华星光电半导体显示技术有限公司 | 像素电路及其控制方法、显示面板 |
US9853068B2 (en) * | 2013-12-12 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
CN110288947A (zh) * | 2019-06-28 | 2019-09-27 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN110706654A (zh) * | 2019-09-12 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 一种oled像素补偿电路及oled像素补偿方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101992898B1 (ko) * | 2012-12-14 | 2019-06-26 | 엘지디스플레이 주식회사 | Oled 표시 장치 |
KR102074718B1 (ko) * | 2013-09-25 | 2020-02-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102117889B1 (ko) * | 2013-12-11 | 2020-06-02 | 엘지디스플레이 주식회사 | 표시 장치의 화소 회로 및 이를 포함하는 유기 발광 표시 장치 및 그의 구동 방법 |
KR102068589B1 (ko) * | 2013-12-30 | 2020-01-21 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
KR102091485B1 (ko) * | 2013-12-30 | 2020-03-20 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
JP2017010000A (ja) * | 2015-04-13 | 2017-01-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
CN105741779B (zh) * | 2016-03-24 | 2018-03-20 | 北京大学深圳研究生院 | 一种基于双栅晶体管的像素电路及其驱动方法 |
KR102570832B1 (ko) * | 2016-05-23 | 2023-08-24 | 엘지디스플레이 주식회사 | Oled 표시 장치 및 그의 구동 방법 |
CN110853582B (zh) * | 2019-11-07 | 2021-02-23 | 深圳市华星光电半导体显示技术有限公司 | 像素及其控制方法、有机发光二极管显示器 |
-
2020
- 2020-04-08 CN CN202010267454.0A patent/CN111354322A/zh active Pending
- 2020-04-21 US US16/766,749 patent/US20220415273A1/en not_active Abandoned
- 2020-04-21 WO PCT/CN2020/085885 patent/WO2021203476A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9853068B2 (en) * | 2013-12-12 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
CN107134261A (zh) * | 2017-06-28 | 2017-09-05 | 武汉华星光电半导体显示技术有限公司 | 像素电路及其控制方法、显示面板 |
CN110288947A (zh) * | 2019-06-28 | 2019-09-27 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN110706654A (zh) * | 2019-09-12 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 一种oled像素补偿电路及oled像素补偿方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071268A (zh) * | 2020-08-12 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
WO2023050774A1 (zh) * | 2021-09-30 | 2023-04-06 | 昆山国显光电有限公司 | 像素电路及其驱动方法和显示面板 |
CN114360448A (zh) * | 2022-01-12 | 2022-04-15 | 深圳市华星光电半导体显示技术有限公司 | 发光电路及显示面板 |
US11972729B2 (en) | 2022-06-30 | 2024-04-30 | Xiamen Tianma Display Technology Co., Ltd. | Display panel and display device adopting a first double-gate structure |
CN115188321A (zh) * | 2022-07-18 | 2022-10-14 | 深圳市华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
WO2024045484A1 (zh) * | 2022-08-30 | 2024-03-07 | 云谷(固安)科技有限公司 | 像素电路及其驱动方法和显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2021203476A1 (zh) | 2021-10-14 |
US20220415273A1 (en) | 2022-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111354322A (zh) | 一种同步发光的像素补偿电路及显示面板 | |
WO2023004818A1 (zh) | 像素驱动电路及其驱动方法、显示面板 | |
US11881164B2 (en) | Pixel circuit and driving method thereof, and display panel | |
US10679554B2 (en) | Pixel circuit with compensation for drift of threshold voltage of OLED, driving method thereof, and display device | |
US20210366363A1 (en) | Pixel circuit and driving method thereof, display panel | |
US20210312861A1 (en) | Pixel circuit and driving method thereof, array substrate, and display device | |
CN103218970B (zh) | Amoled像素单元及其驱动方法、显示装置 | |
WO2023005694A1 (zh) | 像素电路及其驱动方法、显示面板 | |
CN113539184B (zh) | 像素电路及其驱动方法、显示面板 | |
WO2023004812A1 (zh) | 像素电路、驱动方法和显示装置 | |
CN111696473B (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
US11355060B2 (en) | Pixel circuit, method of driving pixel circuit, display panel and display device | |
WO2023004810A1 (zh) | 像素电路及其驱动方法、显示装置 | |
US20220319417A1 (en) | Pixel driving circuit and display panel | |
US20220114972A1 (en) | Pixel driving circuit and display panel | |
CN111179850A (zh) | 像素补偿电路、阵列基板及显示面板 | |
CN103927984A (zh) | 一种oled显示器的像素驱动电路及其驱动方法 | |
US11501708B2 (en) | Pixel driving circuit, driving method thereof and display panel | |
CN114627817A (zh) | 像素电路、像素驱动方法及显示装置 | |
CN114758612A (zh) | 像素补偿电路、显示面板及像素补偿方法 | |
CN114023262B (zh) | 像素驱动电路及显示面板 | |
US20240169922A1 (en) | Pixel circuit and display panel | |
WO2023004817A1 (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN114299847B (zh) | 发光器件驱动电路及显示面板 | |
CN113113461B (zh) | 阵列基板、像素电路、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200630 |
|
RJ01 | Rejection of invention patent application after publication |