CN212365460U - 像素驱动电路及显示面板 - Google Patents
像素驱动电路及显示面板 Download PDFInfo
- Publication number
- CN212365460U CN212365460U CN202021425474.8U CN202021425474U CN212365460U CN 212365460 U CN212365460 U CN 212365460U CN 202021425474 U CN202021425474 U CN 202021425474U CN 212365460 U CN212365460 U CN 212365460U
- Authority
- CN
- China
- Prior art keywords
- transistor
- compensation
- drain
- source
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请公开了一种像素驱动电路及显示面板,所述像素驱动电路包括:发光器件、驱动晶体管以及补偿模块;所述补偿模块至少包括:初始化晶体管及补偿晶体管;所述初始化晶体管用于响应第一扫描信号并将电位可变信号传输至所述驱动晶体管的栅极,初始化所述驱动晶体管的栅极电压;所述补偿晶体管用于响应补偿控制信号并将具有补偿阈值电压的数据信号传输至所述驱动晶体管的栅极;其中,所述初始化晶体管与所述补偿晶体管的类型不同;所述电位可变信号在发光阶段动态补偿所述驱动晶体管的栅极电压,以在发光阶段维持驱动晶体管的栅极电压稳定,降低驱动晶体管的源极或漏极对栅极电压的影响,改善显示面板的显示效果。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种像素驱动电路及显示面板。
背景技术
采用低温多晶硅技术制成的背板虽然可以使显示面板达到较高的像素密度,但由于硅类晶体管的漏电流较大,在显示面板使用低刷新频率时,显示面板的显示效果较差,影响显示品质。
实用新型内容
本申请实施例提供一种像素驱动电路及显示面板,可以维持驱动晶体管的栅极电压稳定,降低所述驱动晶体管的源极或漏极对所述驱动晶体管栅极的影响,改善显示面板的显示效果。
本申请实施例提供一种像素驱动电路,包括:发光器件、驱动晶体管以及补偿模块;所述补偿模块至少包括:初始化晶体管及补偿晶体管;
所述初始化晶体管用于响应第一扫描信号并将电位可变信号传输至所述驱动晶体管的栅极,初始化所述驱动晶体管的栅极电压;
所述补偿晶体管用于响应补偿控制信号并将具有补偿阈值电压的数据信号传输至所述驱动晶体管的栅极;
其中,所述初始化晶体管与所述补偿晶体管的类型不同;所述电位可变信号在发光阶段动态补偿所述驱动晶体管的栅极电压。
在一些实施例中,所述初始化晶体管为硅晶体管或氧化物晶体管的其中之一,所述补偿晶体管为硅晶体管或氧化物晶体管的其中另一。
在一些实施例中,所述初始化晶体管为硅晶体管,所述补偿晶体管为氧化物晶体管。
在一些实施例中,所述初始化晶体管为P型晶体管;所述补偿晶体管为N型晶体管。
在一些实施例中,所述电位可变信号在所述初始化晶体管响应所述第一扫描信号、所述补偿晶体管响应所述补偿控制信号时为恒定低电平信号,在所述发光阶段为连续上升信号。
在一些实施例中,所述像素驱动电路还包括数据写入模块,所述数据写入模块用于响应第二扫描信号并将所述数据信号传输至所述驱动晶体管的源极或漏极。
在一些实施例中,所述像素驱动电路还包括存储模块,所述存储模块用于维持所述驱动晶体管的栅极电压。
在一些实施例中,所述像素驱动电路还包括发光控制模块,所述发光控制模块用于响应发光控制信号控制所述发光器件发光。
在一些实施例中,所述像素驱动电路还包括复位模块,所述复位模块用于响应第二扫描信号并将复位信号传输至所述发光器件的阳极。
在一些实施例中,所述复位信号为恒定信号。
在一些实施例中,所述发光器件包括有机发光二极管、次毫米发光二极管及微型发光二极管的其中一种。
本申请还提供一种显示面板,包括:多个像素及控制所述像素发光的像素驱动电路;所述像素驱动电路包括:形成所述像素的发光器件,被配置为向所述发光器件提供驱动电流的驱动晶体管,用于提供电位可变信号的电位可变信号线,初始化晶体管,以及,补偿晶体管;所述初始化晶体管和补偿晶体管具有不同材料的半导体层;
所述补偿晶体管的栅极与补偿控制信号线连接,所述补偿晶体管的源极或漏极中的一者与所述驱动晶体管的栅极连接,源极或漏极中的另一者与所述驱动晶体管的源极或漏极中的一者连接;
所述初始化晶体管的栅极与第一扫描信号线连接,所述初始化晶体管的源极或漏极中的一者与电位可变信号线连接,源极或漏极中的另一者与所述驱动晶体管的栅极连接。
在一些实施例中,所述初始化晶体管和所述补偿晶体管的所述半导体层的载流子迁移率不同;所述初始化晶体管的所述半导体层的载流子迁移率大于所述补偿晶体管的所述半导体层的载流子迁移率;或,所述初始化晶体管的所述半导体层的载流子迁移率小于所述补偿晶体管的所述半导体层的载流子迁移率。
在一些实施例中,所述像素驱动电路还包括:
数据写入晶体管,所述数据写入晶体管的栅极与第二扫描信号线连接,所述数据写入晶体管的源极或漏极中的一者与数据信号线连接,源极或漏极中的另一者与所述驱动晶体管的源极或漏极中的一者连接;
存储电容,所述存储电容的上极板与第一电压端连接,下极板与所述初始化晶体管的源极或漏极中连接所述驱动晶体管栅极的一者、所述补偿晶体管的源极或漏极中连接所述驱动晶体管栅极的一者及所述驱动晶体管的栅极连接。
在一些实施例中,所述像素驱动电路还包括:
第一开关晶体管,所述第一开关晶体管的栅极与发光控制信号线连接,所述第一开关晶体管的源极或漏极中的一者与第一电压端连接,源极或漏极中的另一者与所述驱动晶体管的源极或漏极中的一者连接;
第二开关晶体管,所述第二开关晶体管的栅极与所述发光控制信号线连接,所述第二开关晶体管的源极或漏极中的一者所述驱动晶体管的源极或漏极中的一者连接,源极或漏极中的另一者与所述发光器件的阳极连接。
在一些实施例中,所述像素驱动电路还包括:
复位晶体管,所述复位晶体管的栅极与第二扫描信号线连接,所述复位晶体管的源极或漏极中的一者与复位信号线连接,源极或漏极中的另一者与所述发光器件的阳极连接,所述复位晶体管与所述初始化晶体管具有相同材料的半导体层。
在一些实施例中,所述显示面板还包括位于所述像素驱动电路与所述发光器件之间的导电层,在俯视视角下,所述导电层与所述补偿晶体管的正投影重合,且所述导电层覆盖所述补偿晶体管。
在一些实施例中,所述导电层的制备材料包括金、银、铜、锂、钠、钾、镁、铝、锌中的至少一种。
本申请实施例提供的像素驱动电路及显示面板,所述像素驱动电路包括:发光器件、驱动晶体管以及补偿模块;所述补偿模块至少包括:初始化晶体管及补偿晶体管;所述初始化晶体管用于响应第一扫描信号并将电位可变信号传输至所述驱动晶体管的栅极,初始化所述驱动晶体管的栅极电压;所述补偿晶体管用于响应补偿控制信号并将具有补偿阈值电压的数据信号传输至所述驱动晶体管的栅极;其中,所述初始化晶体管与所述补偿晶体管的类型不同;所述电位可变信号在发光阶段动态补偿所述驱动晶体管的栅极电压,以在所述发光阶段维持所述驱动晶体管的栅极电压稳定,降低所述驱动晶体管的源极或漏极对所述驱动晶体管栅极的影响,可以改善显示面板的显示效果。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本申请的实施例提供的像素驱动电路的原理图;
图2A~图2B为本申请的实施例提供的像素驱动电路的结构示意图;
图3A为图2A提供的像素驱动电路的工作时序图;
图3B为图2B提供的像素驱动电路的工作时序图;
图3C为本申请的实施例提供的电位可变信号及驱动晶体管栅极电压的工作时序图;
图4A~图4C为本申请的实施例提供的显示面板的结构示意图;
图5A~图5B为本申请的实施例提供的像素驱动电路的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的,请参阅图1,其为本申请的实施例提供的像素驱动电路的原理图,如图2A~图2B,其为本申请的实施例提供的像素驱动电路的结构示意图;如图3A,其为图2A提供的像素驱动电路的工作时序图;如图3B,其为图2B提供的像素驱动电路的工作时序图;如图3C,其为本申请的实施例提供的电位可变信号及驱动晶体管栅极电压的工作时序图。
本申请实施例提供一种像素驱动电路,包括:发光器件D1、驱动晶体管T1以及补偿模块100;所述补偿模块100至少包括:初始化晶体管T2及补偿晶体管T3;
所述初始化晶体管T2用于响应第一扫描信号Scan1并将电位可变信号VI1传输至所述驱动晶体管T1的栅极,初始化所述驱动晶体管T1的栅极电压Vg;
所述补偿晶体管T3用于响应补偿控制信号Scan3并将具有补偿阈值电压的数据信号Vdata传输至所述驱动晶体管T1的栅极;
其中,所述初始化晶体管T2与所述补偿晶体管T3的类型不同;所述电位可变信号VI1在发光阶段t3动态补偿所述驱动晶体管T1的栅极电压Vg,以在所述发光阶段t3维持所述驱动晶体管T1的栅极电压Vg稳定,降低所述驱动晶体管T1的源极或漏极对所述驱动晶体管T1栅极的影响。
进一步地,所述初始化晶体管T2为硅晶体管或氧化物晶体管的其中之一,所述补偿晶体管T3为硅晶体管或氧化物晶体管的其中另一。
具体地,请继续参阅图2A~图2B及图3A~图3B,在所述发光阶段t3,利用所述补偿晶体管T3可减小所述驱动晶体管T1的源极或漏极(B点)中的一者对所述驱动晶体管T1栅极(Q点)电压Vg的影响。但所述补偿晶体管T3会存在一定的漏电流,为降低所述补偿晶体管T3的漏电流对所述驱动晶体管T1的影响,利用所述初始化晶体管T2的漏电流特性及所述电位可变信号VI1动态补偿因所述补偿晶体管T3的漏电流造成的对所述驱动晶体管T1的栅极电压Vg的影响,以使所述驱动晶体管T1的栅极电压Vg保持恒定,保证所述发光器件D1的稳定发光。更进一步地,可保证所述发光器件D1在任何刷新频率下均可实现稳定发光。
更进一步地,所述初始化晶体管T2为氧化物晶体管,所述补偿晶体管T3为硅晶体管;但由于硅晶体管的漏电流要大于氧化物晶体管的漏电流,因此在所述初始化晶体管T2为氧化物晶体管,所述补偿晶体管T3为硅晶体管时,所述补偿晶体管T3的漏电流要大于所述初始化晶体管T2的漏电流,影响所述电位可变信号VI1对所述驱动晶体管T1的栅极电压Vg的补偿效果。
因此,为提高对所述驱动晶体管T1的栅极电压Vg的补偿效果,所述初始化晶体管T2为硅晶体管,所述补偿晶体管T3为氧化物晶体管,利用所述补偿晶体管T3的漏电流小于所述初始化晶体管T2的漏电流的特性,降低所述驱动晶体管T1的源极或漏极(B点)中的一者对所述驱动晶体管T1栅极(Q点)电压Vg的影响,利用所述初始化晶体管T2具有较大的漏电流的特性,通过所述电位可变信号VI1降低所述补偿晶体管T3的漏电流对所述驱动晶体管T1的影响,以使所述驱动晶体管T1的栅极电压Vg保持恒定,保证所述发光器件D1的稳定发光。
所述初始化晶体管T2及所述补偿晶体管T3可以为P型晶体管,也可为N型晶体管;进一步地,由于P型氧化物晶体管受目前P型氧化物材料的制约,制备出高质量的P型氧化物晶体管也受到制约,因此,在考虑现有技术的基础上,当所述初始化晶体管T2或所述补偿晶体管T3为氧化物晶体管时,选用N型氧化物晶体管。但在此并不用于限制本申请中的所述氧化物晶体管为N型晶体管,在本申请中所述氧化物晶体管也可为P型晶体管。
其中,所述硅晶体管包括单晶硅晶体管、多晶硅晶体管、微晶硅晶体管、非晶硅或其他含硅的晶体管;所述氧化物晶体管包括含锌、铟、镓、锡或钛等金属及其氧化物的氧化物晶体管。进一步地,所述多晶硅晶体管包括低温多晶硅晶体管;所述氧化物晶体管包括含氧化锌、氧化锌锡、氧化锌铟、氧化铟、氧化钛、氧化铟镓锌、氧化铟锌锡等的氧化物晶体管。
请继续参阅图1和图2A~图2B,所述像素驱动电路还包括数据写入模块200,所述数据写入模块200用于响应第二扫描信号Scan2并将所述数据信号Vdata传输至所述驱动晶体管T1的源极或漏极。
其中,所述补偿晶体管T3采用与所述数据写入晶体管T4相同类型的晶体管时,所述补偿晶体管T3可直接利用所述第二扫描信号Scan2代替所述补偿控制信号Scan3。
具体地,请参阅图2A~图2B,所述数据写入模块200包括数据写入晶体管T4,所述数据写入晶体管T4的栅极与所述第二扫描信号Scan2连接,所述数据信号Vdata传输至所述数据写入晶体管T4的第一极,所述数据写入晶体管T4的第二极与所述驱动晶体管T1的第一极连接。
所述像素驱动电路还包括存储模块300,所述存储模块300用于维持所述驱动晶体管T1的栅极电压Vg。
具体地,请参阅图2A~图2B,所述存储模块300包括存储电容C1,所述存储电容C1的一端与第一电压端Vdd连接,所述存储电容C1的另一端与所述驱动晶体管T1的栅极、所述初始化晶体管T2的第二极、所述补偿晶体管T3的第一极连接。具体地,所述存储电容C1的上极板与所述第一电压端Vdd连接,所述存储电容C2的下极板与所述驱动晶体管T1的栅极、所述初始化晶体管T2的第二极、所述补偿晶体管T3的第一极连接。
所述像素驱动电路还包括发光控制模块400,所述发光控制模块400用于响应发光控制信号EM控制所述发光器件D1发光。
具体地,请参阅图2A~图2B,所述发光控制模块400包括第一开关晶体管T5和第二开关晶体管T6;所述发光控制信号EM传输至所述第一开关晶体管T5的栅极与所述第二开关晶体管T6的栅极,所述第一开关晶体管T5的第一极与所述第一电压端Vdd连接,所述第一开关晶体管T5的第二极与所述驱动晶体管T1的第一极连接;所述第二开关晶体管T6的第一极与所述驱动晶体管T1的第二极连接,所述第二开关晶体管T6的第二极与所述发光器件D1的阳极连接。
所述像素驱动电路还包括复位模块500,所述复位模块500用于响应第二扫描信号Scan2并将复位信号VI2传输至所述发光器件D1的阳极。
具体地,请参阅图2A~图2B,所述复位模块500包括复位晶体管T7;所述第二扫描信号Scan2传输至所述复位晶体管T7的栅极,所述复位信号VI2传输至所述复位晶体管T7的第一极,所述复位晶体管T7的第二极与所述发光器件D1的阳极连接。
其中,所述复位信号VI2为恒定信号;在所述发光阶段t3,可通过驱动芯片提供所需的所述电位可变信号VI1。
所述复位晶体管T7与所述初始化晶体管T2的类型可以不同,也可相同。具体地,在图2A所示的像素驱动电路中,所述复位晶体管T7与所述初始化晶体管T2的类型不同;进一步地,所述复位晶体管T7与所述补偿晶体管T3的类型相同。而在图2B所示的像素驱动电路中,所述复位晶体管T7与所述初始化晶体管T2的类型相同;进一步地,所述复位晶体管T7与所述补偿晶体管T3的类型不同。
所述发光器件D1包括有机发光二极管、次毫米发光二极管及微型发光二极管的其中一种。
在图2A~图2B所示的像素驱动电路中,均以所述发光器件D1的阴极接第二电压端Vss为例;此外,所述发光器件D1亦可采用阳极接所述第一电压端Vdd的形式布置于所述像素驱动电路中,在此对其不再进行赘述。
为区分晶体管中除栅极以外的源极与漏极,本申请的第一极可以为漏极或源极的一者,相应地,第二极为源极或漏极中的另一者。
本申请还提供一种像素驱动电路的驱动方法,用于驱动所述像素驱动电路,在第N帧周期(N Frame)内,所述驱动方法包括:
初始化阶段t1,所述补偿模块100的所述初始化晶体管T2响应第一扫描信号Scan1,所述电位可变信号VI1传输至所述驱动晶体管T1的栅极,初始化所述驱动晶体管T1的栅极电压Vg;
补偿阶段t2,所述补偿模块100的所述补偿晶体管T3响应补偿控制信号Scan3,将具有补偿阈值电压的数据信号Vdata传输至所述驱动晶体管T1的栅极,补偿所述驱动晶体管T1的阈值电压;
所述发光阶段t3,所述驱动晶体管T1驱动所述发光器件D1发光,所述电位可变信号VI1动态补偿所述驱动晶体管T1的栅极电压Vg。
其中,所述电位可变信号VI1在所述初始化阶段t1和所述补偿阶段t2为恒定信号,所述电位可变信号VI1在所述发光阶段t3随补偿前的所述驱动晶体管T1的栅极电压Vg连续上升或连续下降。
具体地,在所述发光阶段t3,由于所述驱动晶体管T1的栅极受所述驱动晶体管T1的源极或漏极(B点)的影响,所述驱动晶体管T1的栅极电压Vg会出现连续的变动,因此,为使所述驱动晶体管T1的栅极电压Vg维持稳定,在幅值上所述电位可变信号VI1与补偿前的所述驱动晶体管T1的栅极电压Vg成正比;在时序上,所述电位可变信号VI1随补偿前的所述驱动晶体管T1的栅极电压Vg的下降而连续上升,或随补偿前的所述驱动晶体管T1的栅极电压Vg的上升连续下降,以使所述驱动晶体管T1的栅极电压Vg在补偿后维持稳定。
在所述发光阶段t3,可通过驱动芯片提供所需的所述电位可变信号VI1。所述复位信号VI2可与所述电位可变信号VI1在所述初始化阶段t1和所述补偿阶段t2时的幅值相等,也可不相等,在此对其不再进行赘述。
下面将结合图2A~图2B及图3A~图3B详细描述利用所述驱动方法驱动所述像素驱动电路的工作原理。
请继续参阅图2A与图3A,以所述驱动晶体管T1、所述补偿晶体管T3、所述数据写入晶体管T4、所述第一开关晶体管T5、所述第二开关晶体管T6及所述复位晶体管T7为P型硅晶体管、所述初始化晶体管T2为N型氧化物晶体管;所述补偿晶体管T3与所述数据写入晶体管T4共用所述第二扫描信号Scan2为例;在第N帧周期(N Frame)内,包括所述初始化阶段t1、所述补偿阶段t2及所述发光阶段t3;
在所述初始化阶段t1:所述初始化晶体管T2响应所述第一扫描信号Scan1,所述初始化晶体管T2导通,所述电位可变信号VI1传输至所述驱动晶体管T1的栅极;所述存储电容C1下极板接入所述电位可变信号VI1,所述存储电容C1的上极板与下极板之间电压差变大,所述存储电容C1充电,所述驱动晶体管T1的栅极电压Vg被所述电位可变信号VI1复位至低电平信号Vini,所述驱动晶体管T1导通,实现所述驱动晶体管T1的初始化。
在所述补偿阶段t2:所述补偿晶体管T3、所述数据写入晶体管T4及所述复位晶体管T7响应所述第二扫描信号Scan2导通,所述数据信号Vdata传输至所述驱动晶体管T1的第一极(A点);所述补偿晶体管T3导通使得所述驱动晶体管T1的栅极与第二极连接,具有补偿阈值电压Vth作用的所述数据信号Vdata被传输至所述驱动晶体管T1的栅极,所述存储电容C1的存在使得所述驱动晶体管T1的栅极电压Vg由Vini逐渐抬升直至使所述驱动晶体管T1充分导通,所述存储电容C1维持所述驱动晶体管T1的栅极电压Vg,从而实现对所述驱动晶体管T1的阈值电压Vth的补偿;所述复位晶体管T7的导通使得所述复位信号VI2被传输至所述发光器件D1的阳极,实现对所述发光器件D1的初始化。
在所述发光阶段t3:所述第一开关晶体管T5和所述第二开关晶体管T6响应所述发光控制信号EM导通,所述驱动晶体管T1形成驱动电流驱动所述发光器件D1发光;利用处于截止状态的所述补偿晶体管T3降低所述驱动晶体管T1的第二极(B点)对所述驱动晶体管T1栅极(Q点)电压Vg的影响,利用处于截止状态的所述初始化晶体管T2的漏电流特性及所述电位可变信号VI1动态补偿因所述补偿晶体管T3的漏电流造成的对所述驱动晶体管T1的栅极电压Vg的影响,以使所述驱动晶体管T1的栅极电压Vg保持稳定;即Vg保持在Vdata+Vth,保证所述发光器件D1的稳定发光。
与之相似地,请继续参阅图2B与图3B,以所述驱动晶体管T1、所述初始化晶体管T2、所述数据写入晶体管T4、所述第一开关晶体管T5、所述第二开关晶体管T6及所述复位晶体管T7为P型硅晶体管、所述补偿晶体管T3为N型氧化物晶体管;在第N帧周期(N Frame)内,包括所述初始化阶段t1、所述补偿阶段t2及所述发光阶段t3;
在所述初始化阶段t1:所述初始化晶体管T2响应所述第一扫描信号Scan1,所述初始化晶体管T2导通,所述电位可变信号VI1传输至所述驱动晶体管T1的栅极;所述存储电容C1充电,所述驱动晶体管T1的栅极电压Vg被所述电位可变信号VI1复位至低电平信号Vini,所述驱动晶体管T1导通,实现所述驱动晶体管T1的初始化。
在所述补偿阶段t2:所述补偿晶体管T3响应所述补偿控制信号Scan3导通,所述数据写入晶体管T4及所述复位晶体管T7响应所述第二扫描信号Scan2导通,所述数据信号Vdata传输至所述驱动晶体管T1的第一极(A点);所述补偿晶体管T3导通使得所述驱动晶体管T1的栅极与第二极连接,具有补偿阈值电压Vth作用的所述数据信号Vdata被传输至所述驱动晶体管T1的栅极,所述存储电容C1的存在使得所述驱动晶体管T1的栅极电压Vg由Vini逐渐抬升直至使所述驱动晶体管T1充分导通,所述存储电容C1维持所述驱动晶体管T1的栅极电压Vg,从而实现对所述驱动晶体管T1的阈值电压Vth的补偿;所述复位晶体管T7的导通使得所述复位信号VI2被传输至所述发光器件D1的阳极,实现对所述发光器件D1的初始化。
在所述发光阶段t3:所述第一开关晶体管T5和所述第二开关晶体管T6响应所述发光控制信号EM导通,所述驱动晶体管T1形成驱动电流驱动所述发光器件D1发光;利用处于截止状态的所述补偿晶体管T3降低所述驱动晶体管T1的第二极(B点)对所述驱动晶体管T1栅极(Q点)电压Vg的影响,利用处于截止状态的所述初始化晶体管T2的漏电流特性及所述电位可变信号VI1动态补偿因所述补偿晶体管T3的漏电流造成的对所述驱动晶体管T1的栅极电压Vg的影响,以使所述驱动晶体管T1的栅极电压Vg保持稳定;即Vg保持在Vdata+Vth,保证所述发光器件D1的稳定发光。
请继续参阅图2A~图2B和图3A~图3B,在所述发光阶段t3,由于所述第一开关晶体管T5导通,所述第一电压端Vdd将信号Vdd1传输至所述驱动晶体管T1的第一极,所述驱动晶体管T1的栅极电压Vg与第一极(A点)电压之差Vgs等于Vg-Vdd1;因此,由Vg=Vdata+Vth、Vgs=Vg-Vdd1和驱动电流I=(CoxμmW/L)*(Vgs-Vth)2/2(其中,Cox、μm、W、L分别为晶体管的单位面积沟道电容、沟道迁移率、沟道宽和沟道长)可得;所述驱动电流I=(CoxμmW/L)*(Vg-Vdd1-Vg+Vdata)2/2=(CoxμmW/L)*(Vdata-Vdd1)2/2;以此所述驱动电流I不受所述阈值电压Vth的变化的影响,保证所述发光器件D1发光的稳定性。
所述电位可变信号VI1在所述初始化晶体管T2响应所述第一扫描信号Scan1、所述补偿晶体管T3响应所述补偿控制信号Scan3时为恒定低电平信号,在所述发光阶段t3为连续上升信号。
在图2A~图2B所述的像素驱动电路中,均以所述驱动晶体管T1、所述数据写入晶体管T4、所述第一开关晶体管T5、所述第二开关晶体管T6及所述复位晶体管T7为P型晶体管为例进行说明,本领域的相关技术人员也可将其替换为N型晶体管,并将相应的部分信号进行反相实现上述功能,在此对其不再进行赘述。
请参阅图4A~图4C,其为本申请的实施例提供的显示面板的结构示意图;如图5A~图5B,其为本申请的实施例提供的像素驱动电路的结构示意图。
本申请还提供一种显示面板,包括:多个像素600及控制所述像素600发光的像素驱动电路;所述像素驱动电路包括:形成所述像素600的发光器件D1,被配置为向所述发光器件D1提供驱动电流的驱动晶体管T1,用于提供电位可变信号VI1的电位可变信号线VI11,初始化晶体管T2,以及,补偿晶体管T3;所述初始化晶体管T2和补偿晶体管T3具有不同材料的半导体层;
所述补偿晶体管T3的栅极与补偿控制信号线S3连接,所述补偿晶体管T3的源极或漏极中的一者与所述驱动晶体管T1的栅极连接,源极或漏极中的另一者与所述驱动晶体管T1的源极或漏极中的一者连接;
所述初始化晶体管T2的栅极与第一扫描信号线S1连接,所述初始化晶体管T2的源极或漏极中的一者与所述电位可变信号线VI11连接,源极或漏极中的另一者与所述驱动晶体管T1的栅极连接。
其中,所述初始化晶体管T2和所述补偿晶体管T3的所述半导体层601和602的载流子迁移率不同;所述初始化晶体管T2的所述半导体层601的载流子迁移率大于所述补偿晶体管T3的所述半导体层602的载流子迁移率;或,所述初始化晶体管T2的所述半导体层601的载流子迁移率小于所述补偿晶体管T3的所述半导体层602的载流子迁移率。
进一步地,所述初始化晶体管T2和所述补偿晶体管T3的所述半导体层601和602包括P型晶体管半导体或N型晶体管半导体。
进一步地,所述初始化晶体管T2的所述半导体层601包括硅半导体层或氧化物半导体层的其中之一,所述补偿晶体管T3的所述半导体层602包括硅半导体层或氧化物半导体层的其中另一。
请继续参阅图5A~图5B,在一些实施例中,所述像素驱动电路还包括:
数据写入晶体管T4,所述数据写入晶体管T4的栅极与第二扫描信号线S2连接,所述数据写入晶体管T4的源极或漏极中的一者与数据信号线Data连接,源极或漏极中的另一者与所述驱动晶体管T1的源极或漏极中的一者连接;
存储电容C1,所述存储电容C1的上极板与第一电压端Vdd连接,下极板与所述初始化晶体管T2的源极或漏极中连接所述驱动晶体管T1栅极的一者、所述补偿晶体管T3的源极或漏极中连接所述驱动晶体管T1栅极的一者及所述驱动晶体管T1的栅极连接。
所述像素驱动电路还包括:第一开关晶体管T5,所述第一开关晶体管T5的栅极与发光控制信号线EM1连接,所述第一开关晶体管T5的源极或漏极中的一者与第一电压端Vdd连接,源极或漏极中的另一者与所述驱动晶体管T1的源极或漏极中的一者连接;
第二开关晶体管T6,所述第二开关晶体管T6的栅极与所述发光控制信号线EM1连接,所述第二开关晶体管T6的源极或漏极中的一者所述驱动晶体管T1的源极或漏极中的一者连接,源极或漏极中的另一者与所述发光器件D1的阳极连接。
所述像素驱动电路还包括:复位晶体管T7,所述复位晶体管T7的栅极与第二扫描信号线S2连接,所述复位晶体管T7的源极或漏极中的一者与复位信号线VI12连接,源极或漏极中的另一者与所述发光器件D1的阳极连接。
进一步地,所述复位晶体管T7与所述初始化晶体管T2可以具有不同材料的半导体层,也可具有相同材料的半导体层,如图5A和图5B所示。在如图5A所示的像素驱动电路中,所述复位晶体管T7与所述初始化晶体管T2具有不同材料的半导体层;进一步地,所述复位晶体管T7与所述补偿晶体管T3具有相同材料的半导体层。而在如图5B所示的像素驱动电路中,所述复位晶体管T7与所述初始化晶体管T2具有相同材料的半导体层;进一步地,所述复位晶体管T7与所述补偿晶体管T3具有不同材料的半导体层。
其中,在如图5A所示的所示像素驱动电路中,所述补偿晶体管T3可与所述补偿控制信号线S3连接,也可与所述第二扫描信号线S2连接,以降低制程难度。
在如图5A~图5B所示的像素驱动电路中均以所述驱动晶体管T1、所述数据写入晶体管T4、所述第一开关晶体管T5、所述第二开关晶体管T6及所述复位晶体管T7为P型晶体管为例,本领域的相关技术人员也可用N型晶体管实现,在此对其不再进行赘述。
在所述显示面板的所述像素驱动电路中,均以所述发光器件D1采用共阴极接法(即所述发光器件D1的阴极接第二电压端Vss)为例,本领域相关技术人员亦可采用共阳极接法(即所述发光器件D1的阳极接所述第一电压端Vdd),在此对其不再进行赘述。
请继续参阅图4A~图4C,所述显示面板还包括衬底700,所述像素驱动电路位于所述衬底700上,所述发光器件D1位于所述像素驱动电路远离所述衬底700的一侧。
所述衬底700包括柔性衬底与刚性衬底;所述衬底700的制备材料包括玻璃、石英、陶瓷、塑料或聚合物树脂等;聚合物树脂包括聚醚砜、聚丙烯酸酯、聚芳酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚烯丙基酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素、醋酸丙酸纤维素中的至少一种。
所述显示面板还包括:
第一半导体层701,形成于所述衬底700上,所述第一半导体层701包括源极区701a,沟道区701b,漏极区701c;所述第一半导体层701的衬底材料可以为N型或者P型硅半导体。
第一绝缘层702,覆盖所述衬底700及所述第一半导体层701,所述第一绝缘层702的制备材料包括氮化硅、氧化硅、氧氮化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛中的至少一种。
第一栅极703,形成于所述第一绝缘层702远离所述第一半导体层701的一侧,且与所述第一半导体层701对位设置,所述第一栅极703与所述源极区701a、所述沟道区701b、所述漏极区701c构成硅晶体管的源极、栅极与漏极,所述第一栅极703的制备材料包括钼、铝、银、镁、金、镍、钛、钽、钨(W)等中的至少一种。进一步的,所述第一栅极703的制备材料为钼。
第二绝缘层704,形成于所述第一栅极703远离所述衬底700的一侧,所述第二绝缘层704的制备材料包括氮化硅、氧化硅、氧氮化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛中的至少一种。
第二栅极层,形成于所述第二绝缘层704远离所述第一栅极703的一侧,所述第二栅极层包括与所述第一栅极703对位设置的第二栅极7051以及远离所述第二栅极7051设置的第三栅极7052;所述第二栅极7051与所述第一栅极703构成所述像素驱动电路中的所述存储电容C1的上极板与下极板。所述第二栅极层的制备材料包括钼、铝、银、镁、金、镍、钛、钽、钨(W)等中的至少一种。进一步的,所述第二栅极层的制备材料为钼。
第三绝缘层706,形成于所述第二栅极层远离所述衬底700的一侧,所述第三绝缘层706的制备材料包括氮化硅、氧化硅、氧氮化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛中的至少一种。
第二半导体层707,位于所述第三绝缘层706远离所述衬底700的一侧,所述第二半导体层707包括源极区707a,沟道区707b,漏极区707c;所述第二半导体层707的材料为氧化物半导体,所述氧化物半导体可包括锌、铟、镓、锡或钛的金属的氧化物中的至少一种;进一步地,所述氧化物半导体可包括氧化锌、氧化锌锡、氧化锌铟、氧化铟、氧化钛、氧化铟镓锌、氧化铟锌锡等中的至少一种。
第四绝缘层708,形成于所述第二半导体层707远离所述衬底700的一侧,所述第四绝缘层708的制备材料包括氮化硅、氧化硅、氧氮化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛中的至少一种。
第四栅极709,形成于所述第四绝缘层708远离所述第二半导体层707的一侧,且与所述第三栅极7052对位设置;所述第四栅极709与所述第二半导体层707的所述源极区707a、所述沟道区707b、所述漏极区707c形成氧化物晶体管的源极、栅极、漏极,其中第三栅极7052构成氧化物晶体管中的底栅部分。所述第四栅极709的制备材料包括钼、铝、银、镁、金、镍、钛、钽、钨(W)等中的至少一种。进一步的,所述第四栅极709的制备材料为钼。
第五绝缘层710,形成于所述第四栅极709远离所述衬底700的一侧,所述第五绝缘层710的制备材料包括氮化硅、氧化硅、氧氮化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛中的至少一种。
第一金属层711,形成于所述第五绝缘层710远离所述衬底700的一侧,所述第一金属层711通过过孔与所述硅晶体管、所述氧化物晶体管的栅极、源极、漏极连接;所述第一金属层711的制备材料包括金、银、铜、锂、钠、钾、镁、铝、锌中的至少一种。
第六绝缘层712,形成于所述第一金属层711远离所述衬底700的一侧,所述第六绝缘层712可以为采用有机材料或者无机材料及其混合物。
阳极713,形成于所述第六绝缘层712远离所述衬底700的一侧,所述阳极713的制备材料包括氧化铟锡、氧化铟锡锌中的一种,或氧化铟锡、氧化铟锡锌与银的组合,所述阳极713通过过孔与所述第一金属层711电性连接。
像素定义层716,形成于所述阳极713远离所述衬底700的一侧,所述像素定义层716的开孔形状与所述像素600的图案一致。
发光层715,通过所述像素定义层716上的所述开孔与所述阳极713接触,所述发光层715包括有机发光材料;进一步地,所述发光层715还包括荧光材料、量子点材料、钙钛矿材料中的至少一种。
阴极714,位于所述发光层715及所述像素定义层716远离所述阳极713的一侧;所述阳极713,所述阴极714及位于所述阳极713和所述阴极714之间的所述发光层715形成所述发光器件D1。
封装层719,位于所述发光器件D1远离所述衬底700的一侧,所述封装层719的制备材料包括有机材料与无机材料的组合。
在垂直于所述衬底700的方向上,所述第一半导体层701、所述第一绝缘层702、所述第一栅极703、所述第二绝缘层704、所述第二栅极层、所述第三绝缘层706、所述第二半导体层707、所述第四绝缘层708、所述第四栅极709、所述第五绝缘层710及第一金属层711形成所述像素驱动电路。
为避免所述封装层719中的氢元素与氧元素对所述氧化物晶体管造成影响,所述显示面板还包括位于所述像素驱动电路与所述发光器件D1之间的导电层720,在俯视视角下,所述导电层720与所述氧化物晶体管的正投影重合,且所述导电层720覆盖所述氧化物晶体管,如图4B所示。进一步地,若所述初始化晶体管T2为氧化物晶体管,所述导电层720与所述初始化晶体管T2的正投影重合,且所述导电层720覆盖所述初始化晶体管T2;与之相似地,若所述补偿晶体管T3为氧化物晶体管,所述导电层720与所述补偿晶体管T3的正投影重合,且所述导电层720覆盖所述补偿晶体管T3。
具体地,所述显示面板还包括第七绝缘层717,所述第七绝缘层717位于所述导电层720靠近所述衬底700的一侧,所述导电层720位于所述第六绝缘层712与所述第七绝缘层717之间,所述导电层720通过所述第七绝缘层717的开孔与第一金属层711连接,所述导电层720的制备材料包括金、银、铜、锂、钠、钾、镁、铝、锌中的至少一种;所述第七绝缘层717的制备材料包括有机材料或者无机材料及其混合物。
请继续参与图4A~图4B,所述显示面板还包括缓冲层718,所述缓冲层718的制备材料包括有机材料与无机材料及其组合;具体地,缓冲层718的制备材料包括氮化硅、氧化硅、氮氧化硅等。
请继续参阅图4C,所述在俯视视角下,多个所述像素600分别与所述电位可变信号线VI11和所述复位信号线VI12连接。
所述电位可变信号线VI11可位于所述显示面板的左右边框区域并从所述左右边框区域向所述显示面板的显示区延伸,所述复位信号线VI12可位于所述显示面板的下边框区域并从所述下边框区域向所述显示面板的显示区延伸。
由于所述复位信号线VI12可与驱动芯片连接,利用所述驱动芯片提供所需的所述电位可变信号VI1,所以为降低对所述显示面板的左右边框的影响,所述电位可变信号线VI11可位于所述显示面板的下边框区域并从所述下边框区域向所述显示面板的显示区延伸,所述复位信号线VI12可位于所述显示面板的左右边框区域并从所述左右边框区域向所述显示面板的显示区延伸。
进一步地,所述显示面板还可包括彩色滤光片、触控电极等未示出部分。
本申请实施例提供的像素驱动电路及其驱动方法、显示面板,所述像素驱动电路包括:发光器件D1、驱动晶体管T1以及补偿模块100;所述补偿模块100至少包括:初始化晶体管T2及补偿晶体管T3;所述初始化晶体管T2用于响应第一扫描信号Scan1并将电位可变信号VI1传输至所述驱动晶体管T1的栅极,初始化所述驱动晶体管T1的栅极电压Vg;所述补偿晶体管T3用于响应补偿控制信号Scan3并将具有补偿阈值电压的数据信号Vdata传输至所述驱动晶体管T1的栅极;其中,所述初始化晶体管T2与所述补偿晶体管T3的类型不同;所述电位可变信号VI1在发光阶段动态补偿所述驱动晶体管T1的栅极电压Vg,以在所述发光阶段t3维持所述驱动晶体管T1的栅极电压Vg稳定,降低所述驱动晶体管T1的源极或漏极对所述驱动晶体管T1栅极的影响,可以改善显示面板的显示效果。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的像素驱动电路及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (18)
1.一种像素驱动电路,其特征在于,包括:发光器件、驱动晶体管以及补偿模块;所述补偿模块至少包括:初始化晶体管及补偿晶体管;
所述初始化晶体管用于响应第一扫描信号并将电位可变信号传输至所述驱动晶体管的栅极,初始化所述驱动晶体管的栅极电压;
所述补偿晶体管用于响应补偿控制信号并将具有补偿阈值电压的数据信号传输至所述驱动晶体管的栅极;
其中,所述初始化晶体管与所述补偿晶体管的类型不同;所述电位可变信号在发光阶段动态补偿所述驱动晶体管的栅极电压。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述初始化晶体管为硅晶体管或氧化物晶体管的其中之一,所述补偿晶体管为硅晶体管或氧化物晶体管的其中另一。
3.根据权利要求2所述的像素驱动电路,其特征在于,所述初始化晶体管为硅晶体管,所述补偿晶体管为氧化物晶体管。
4.根据权利要求3所述的像素驱动电路,其特征在于,所述初始化晶体管为P型晶体管;所述补偿晶体管为N型晶体管。
5.根据权利要求4所述的像素驱动电路,其特征在于,所述电位可变信号在所述初始化晶体管响应所述第一扫描信号、所述补偿晶体管响应所述补偿控制信号时为恒定低电平信号,在所述发光阶段为连续上升信号。
6.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括数据写入模块,所述数据写入模块用于响应第二扫描信号并将所述数据信号传输至所述驱动晶体管的源极或漏极。
7.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括存储模块,所述存储模块用于维持所述驱动晶体管的栅极电压。
8.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括发光控制模块,所述发光控制模块用于响应发光控制信号控制所述发光器件发光。
9.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括复位模块,所述复位模块用于响应第二扫描信号并将复位信号传输至所述发光器件的阳极。
10.根据权利要求9所述的像素驱动电路,其特征在于,所述复位信号为恒定信号。
11.根据权利要求1所述的像素驱动电路,其特征在于,所述发光器件包括有机发光二极管、次毫米发光二极管及微型发光二极管的其中一种。
12.一种显示面板,其特征在于,包括:多个像素及控制所述像素发光的像素驱动电路;所述像素驱动电路包括:形成所述像素的发光器件,被配置为向所述发光器件提供驱动电流的驱动晶体管,用于提供电位可变信号的电位可变信号线,初始化晶体管,以及,补偿晶体管;所述初始化晶体管和补偿晶体管具有不同材料的半导体层;
所述补偿晶体管的栅极与补偿控制信号线连接,所述补偿晶体管的源极或漏极中的一者与所述驱动晶体管的栅极连接,源极或漏极中的另一者与所述驱动晶体管的源极或漏极中的一者连接;
所述初始化晶体管的栅极与第一扫描信号线连接,所述初始化晶体管的源极或漏极中的一者与电位可变信号线连接,源极或漏极中的另一者与所述驱动晶体管的栅极连接。
13.根据权利要求12所述的显示面板,其特征在于,所述初始化晶体管和所述补偿晶体管的所述半导体层的载流子迁移率不同;所述初始化晶体管的所述半导体层的载流子迁移率大于所述补偿晶体管的所述半导体层的载流子迁移率;或,所述初始化晶体管的所述半导体层的载流子迁移率小于所述补偿晶体管的所述半导体层的载流子迁移率。
14.根据权利要求12所述的显示面板,其特征在于,所述像素驱动电路还包括:
数据写入晶体管,所述数据写入晶体管的栅极与第二扫描信号线连接,所述数据写入晶体管的源极或漏极中的一者与数据信号线连接,源极或漏极中的另一者与所述驱动晶体管的源极或漏极中的一者连接;
存储电容,所述存储电容的上极板与第一电压端连接,下极板与所述初始化晶体管的源极或漏极中连接所述驱动晶体管栅极的一者、所述补偿晶体管的源极或漏极中连接所述驱动晶体管栅极的一者及所述驱动晶体管的栅极连接。
15.根据权利要求12所述的显示面板,其特征在于,所述像素驱动电路还包括:
第一开关晶体管,所述第一开关晶体管的栅极与发光控制信号线连接,所述第一开关晶体管的源极或漏极中的一者与第一电压端连接,源极或漏极中的另一者与所述驱动晶体管的源极或漏极中的一者连接;
第二开关晶体管,所述第二开关晶体管的栅极与所述发光控制信号线连接,所述第二开关晶体管的源极或漏极中的一者所述驱动晶体管的源极或漏极中的一者连接,源极或漏极中的另一者与所述发光器件的阳极连接。
16.根据权利要求12所述的显示面板,其特征在于,所述像素驱动电路还包括:
复位晶体管,所述复位晶体管的栅极与第二扫描信号线连接,所述复位晶体管的源极或漏极中的一者与复位信号线连接,源极或漏极中的另一者与所述发光器件的阳极连接,所述复位晶体管与所述初始化晶体管具有相同材料的半导体层。
17.根据权利要求12所述的显示面板,其特征在于,所述显示面板还包括位于所述像素驱动电路与所述发光器件之间的导电层,在俯视视角下,所述导电层与所述补偿晶体管的正投影重合,且所述导电层覆盖所述补偿晶体管。
18.根据权利要求17所述的显示面板,其特征在于,所述导电层的制备材料包括金、银、铜、锂、钠、钾、镁、铝、锌中的至少一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021425474.8U CN212365460U (zh) | 2020-07-17 | 2020-07-17 | 像素驱动电路及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021425474.8U CN212365460U (zh) | 2020-07-17 | 2020-07-17 | 像素驱动电路及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212365460U true CN212365460U (zh) | 2021-01-15 |
Family
ID=74131191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021425474.8U Active CN212365460U (zh) | 2020-07-17 | 2020-07-17 | 像素驱动电路及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212365460U (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111754920A (zh) * | 2020-07-17 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及其驱动方法、显示面板 |
CN113097234A (zh) * | 2021-04-02 | 2021-07-09 | 江苏集萃有机光电技术研究所有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
CN113724651A (zh) * | 2021-09-06 | 2021-11-30 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示面板 |
CN113838424A (zh) * | 2021-09-27 | 2021-12-24 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板 |
CN114120874A (zh) * | 2021-11-24 | 2022-03-01 | Tcl华星光电技术有限公司 | 发光器件驱动电路、背光模组以及显示面板 |
CN114175257A (zh) * | 2021-02-10 | 2022-03-11 | 京东方科技集团股份有限公司 | 阵列基板及其显示面板和显示装置 |
CN114627803A (zh) * | 2022-03-25 | 2022-06-14 | 武汉华星光电技术有限公司 | 显示面板、像素驱动电路及显示装置 |
CN114913802A (zh) * | 2022-05-31 | 2022-08-16 | Tcl华星光电技术有限公司 | 像素驱动电路和显示面板 |
WO2023230790A1 (zh) * | 2022-05-30 | 2023-12-07 | 京东方科技集团股份有限公司 | 一种像素电路、其驱动方法及显示装置 |
-
2020
- 2020-07-17 CN CN202021425474.8U patent/CN212365460U/zh active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111754920A (zh) * | 2020-07-17 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及其驱动方法、显示面板 |
CN114175257A (zh) * | 2021-02-10 | 2022-03-11 | 京东方科技集团股份有限公司 | 阵列基板及其显示面板和显示装置 |
CN113097234A (zh) * | 2021-04-02 | 2021-07-09 | 江苏集萃有机光电技术研究所有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
CN113724651A (zh) * | 2021-09-06 | 2021-11-30 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示面板 |
CN113724651B (zh) * | 2021-09-06 | 2023-12-05 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及显示面板 |
CN113838424A (zh) * | 2021-09-27 | 2021-12-24 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板 |
CN114120874A (zh) * | 2021-11-24 | 2022-03-01 | Tcl华星光电技术有限公司 | 发光器件驱动电路、背光模组以及显示面板 |
CN114120874B (zh) * | 2021-11-24 | 2024-06-04 | Tcl华星光电技术有限公司 | 发光器件驱动电路、背光模组以及显示面板 |
CN114627803A (zh) * | 2022-03-25 | 2022-06-14 | 武汉华星光电技术有限公司 | 显示面板、像素驱动电路及显示装置 |
CN114627803B (zh) * | 2022-03-25 | 2023-08-01 | 武汉华星光电技术有限公司 | 显示面板、像素驱动电路及显示装置 |
WO2023230790A1 (zh) * | 2022-05-30 | 2023-12-07 | 京东方科技集团股份有限公司 | 一种像素电路、其驱动方法及显示装置 |
CN114913802A (zh) * | 2022-05-31 | 2022-08-16 | Tcl华星光电技术有限公司 | 像素驱动电路和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11436977B2 (en) | Pixel driving circuit, method of driving thereof, and display panel | |
CN212365460U (zh) | 像素驱动电路及显示面板 | |
CN110277060B (zh) | 一种像素电路和显示装置 | |
CN208335702U (zh) | 显示面板及显示装置 | |
CN111754922B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN108206010B (zh) | 薄膜晶体管基板及包括薄膜晶体管基板的显示装置 | |
US20220376024A1 (en) | Display Substrate and Manufacturing Method Therefor, and Display Apparatus | |
WO2021068637A1 (zh) | 像素电路及其驱动方法、显示面板 | |
US20240087514A1 (en) | Pixel Circuit and Driving Method Therefor, Array Substrate, and Display Device | |
US20210082348A1 (en) | Amoled pixel driving circuit, driving method and terminal | |
US10984711B2 (en) | Pixel driving circuit, display panel and driving method | |
US10692432B2 (en) | Pixel driving circuit and driving method thereof, and layout structure of transistor | |
CN113035133A (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
US11183120B2 (en) | Pixel array substrate having common electrodes distributed in plurality of pixel rows and driving method thereof | |
JP2024528772A (ja) | 画素回路及びその駆動方法、表示装置 | |
CN112397565B (zh) | 显示面板及显示装置 | |
US20220044627A1 (en) | Pixel circuit, driving method thereof, and display panel | |
WO2022141681A1 (zh) | 显示面板和显示装置 | |
WO2022133978A1 (zh) | 显示面板、像素电路及显示装置 | |
CN111261110A (zh) | Amoled像素驱动电路、像素驱动方法及显示面板 | |
CN114550653A (zh) | 像素驱动电路以及显示装置 | |
WO2022016685A1 (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN112002284A (zh) | 显示面板和显示装置 | |
US12057065B2 (en) | Pixel driving circuit, pixel driving method and display device | |
CN114530495A (zh) | 双栅晶体管、像素驱动电路和显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |