CN213519212U - 像素电路和显示装置 - Google Patents

Abstract

本申请涉及一种像素电路，其包括：第一复位子电路、第一发光控制子电路、第一控制数据写入子电路、驱动晶体管、储能元件、第二复位子电路、第二控制数据写入子电路、第二发光控制子电路、数据写入子电路和发光二极管。第一复位子电路通过第一电源电压为储能元件进行放电；第一发光控制子电路控制驱动晶体管提供驱动电流；第一控制数据写入子电路将数据电压写入储能元件；驱动晶体管用于驱动发光二极管进行发光；储能元件用于改变驱动晶体管的栅极的电压；第二复位子电路通过初始化电压信号为储能元件进行放电；第二控制数据写入子电路将初始化电压信号传输至储能元件。本申请还涉及了一种具有上述像素电路的显示装置。

Description

像素电路和显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素电路和具有该像素电路的显示装置。

背景技术

目前，对于常见的自发光显示器而言，由于其大多采用电流驱动的方式，当电流存在差异时会直接造成画面显示不均的问题，因此对于电流的稳定性以及均一性要求较高，这就要求在制造工艺上具有稳定性。然而，对于制造工艺的稳定性，虽然各家的厂商的工艺能力各不相同，但总体而言均难以克服制造工艺的稳定性使产品达到需要的水准。当制造工艺存在波动时，显示器会出现画面显示不均的问题，大大降低了产品的显示效果。

因此，如何解决由于制造工艺上的波动而导致显示不均衡是亟需解决的问题。

实用新型内容

鉴于上述现有技术的不足，本申请的目的在于提供一种像素电路和具有该像素电路的显示装置，其旨在解决现有技术中存在的由于制造工艺上的波动而导致显示不均衡的问题。

一种像素电路，包括：第一复位子电路、第一发光控制子电路、第一控制数据写入子电路、驱动晶体管、储能元件、第二复位子电路、第二控制数据写入子电路、第二发光控制子电路、数据写入子电路和发光二极管，其中：所述第一复位子电路与第一电源电压端、所述第一发光控制子电路、所述第一控制数据写入子电路、所述驱动晶体管的栅极以及所述储能元件电性连接，用于响应复位信号，通过所述第一电源电压端写入的第一电源电压为所述储能元件进行放电；所述第一发光控制子电路与所述第一电源电压端、所述第一控制数据写入子电路以及所述驱动晶体管的漏极电性连接，用于响应发光控制信号，控制所述驱动晶体管提供驱动电流；所述第一控制数据写入子电路与所述驱动晶体管的漏极和栅极以及所述储能元件电性连接，用于响应控制数据写入信号，将数据电压写入所述储能元件；所述驱动晶体管的栅极与所述储能元件电性连接，所述驱动晶体管的漏极与所述第一发光控制子电路以及所述第一控制数据写入子电路电性连接，所述驱动晶体管的源极与所述第二发光控制子电路和所述数据写入子电路电性连接，用于驱动所述发光二极管发光；所述储能元件与所述第二复位子电路以及所述第二控制数据写入子电路电性连接，用于改变所述驱动晶体管的栅极电压；所述第二复位子电路与所述第二控制数据写入子电路电性相连，用于响应所述复位信号，通过初始化电压信号为所述储能元件放电；所述第二控制数据写入子电路用于响应所述控制数据写入信号，并将所述初始化电压信号传输至所述储能元件，作为所述储能元件的参考电压；所述第二发光控制子电路与所述数据写入子电路电性相连，用于响应所述发光控制信号，并传输所述驱动电流给所述发光二极管；所述数据写入子电路用于响应所述控制数据写入信号和接收所述数据电压，并将所述数据电压传输给所述驱动晶体管；所述发光二极管的正极与所述第二发光控制子电路电性相连，所述发光二极管的负极与第二电源电压端电性相连。

上述像素电路中，通过所述驱动晶体管驱动所述发光二极管进行发光时，向所述发光二极管写入所述驱动电流，该驱动电流的大小与写入所述储能元件的数据电压有关，而与所述驱动晶体管的阈值电压无关，从而消除了阈值电压对驱动电流的影响，有效的提升显示装置的整体亮度均匀性。

可选地，所述第一复位子电路包括第一复位晶体管，所述第一复位晶体管的栅极接收所述复位信号，所述第一复位晶体管的漏极与所述第一电源电压端和所述第一发光控制子电路电性相连，并接收所述第一电源电压端写入的所述第一电源电压，所述第一复位晶体管的源极与所述第一控制数据写入子电路和所述储能元件电性相连。

可选地，所述第一发光控制子电路包括第一发光控制晶体管，所述第一发光控制晶体管的栅极接收所述发光控制信号，所述第一发光控制晶体管的漏极与所述第一电源电压端和所述第一复位晶体管的漏极电性连接，并接收所述第一电源电压，所述第一发光控制晶体管的源极与所述第一控制数据写入子电路以及所述驱动晶体管的漏极电性相连。

可选地，所述第一控制数据写入子电路包括第一数据控制晶体管，所述第一数据控制晶体管的栅极接收所述控制数据写入信号，所述第一数据控制晶体管的漏极与所述第一复位晶体管的源极和所述储能元件电性相连，所述第一数据控制晶体管的源极与所述第一发光控制晶体管的源极电性相连。

可选地，所述储能元件包括存储电容，所述存储电容的第一端与所述第一复位晶体管的源极、所述第一数据控制晶体管的漏极以及所述驱动晶体管的栅极电性相连，所述存储电容的第二端与所述第二复位子电路和所述第二控制数据写入子电路电性相连，用于改变所述驱动晶体管的栅极电压。

可选地，所述第二复位子电路包括第二复位晶体管，所述第二复位晶体管的栅极接收所述复位信号，所述第二复位晶体管的漏极接收初始化电压信号，所述第二复位晶体管的源极与所述存储电容的第二端和所述第二控制数据写入子电路电性相连。

可选地，所述第二控制数据写入子电路包括第二数据控制晶体管，所述第二数据控制晶体管的栅极接收所述控制数据写入信号，所述第二数据控制晶体管的漏极接收所述初始化电压信号，所述第二数据控制晶体管的源极与所述存储电容的第二端和所述第二复位晶体管的源极电性相连。

可选地，所述第二发光控制子电路包括第二发光控制晶体管，所述第二发光控制晶体管的栅极接收所述发光控制信号，所述第二发光控制晶体管的漏极与所述驱动晶体管的源极和所述数据写入子电路电性相连，所述第二发光控制晶体管的源极与所述发光二极管电性连接。

可选地，所述数据写入子电路包括开关晶体管，所述开关晶体管的栅极接收所述控制数据写入信号，所述开关晶体管的漏极接收所述数据电压，所述开关晶体管的源极与所述驱动晶体管的源极以及所述第二发光控制晶体管的漏极电性相连。

上述像素电路中，由于所述驱动晶体管的阈值电压对发光二极管的发光电流没有影响，则所述像素电路可以补偿由于所述驱动晶体管的阈值电压不均进而造成发光电流不稳定从而对显示器的显示均一性造成的影响。

基于同样的实用新型构思，本申请还提供一种显示装置，其包括所述的像素电路。

上述显示装置中，通过所述驱动晶体管驱动所述发光二极管进行发光时，向所述发光二极管写入所述驱动电流，该驱动电流的大小与写入所述储能元件的数据电压有关，而与所述驱动晶体管的阈值电压无关，从而消除了阈值电压对驱动电流的影响，有效的提升显示装置的整体亮度均匀性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例公开的一种显示面板的结构示意图；

图2为图1所示像素电路的电路示意图；

图3为图2所示像素电路的电路结构示意图；

图4为对应图3所示的像素电路的驱动时序图。

附图标记说明：

10-显示面板；

100-非显示区；

200-显示区；

110-像素电路；

111-第一复位子电路；

112-第一发光控制子电路；

113-第一控制数据写入子电路；

114-驱动晶体管；

115-储能元件；

116-第二复位子电路；

117-第二控制数据写入子电路；

118-第二发光控制子电路；

119-数据写入子电路；

T1-第一复位晶体管；

T2-第一发光控制晶体管；

T3-第一数据控制晶体管；

Cst-存储电容；

T4-第二复位晶体管；

T5-第二数据控制晶体管；

T6-第二发光控制晶体管；

T7-开关晶体管；

L-发光二极管；

V_DD-第一电源电压端；

V_ss-第二电源电压端。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

目前，对于电流驱动型自发光显示器，由于其大多采用电流驱动的方式，当电流存在差异时会直接造成画面显示不均的问题，因此对于电流的稳定性以及均一性要求较高，这就要求在制造工艺上具有稳定性，当制造工艺存在波动时，显示器会出现画面显示不均的问题，这样会大大降低了产品的显示效果。

基于此，本申请希望提供一种能够解决由于工艺上的波动而导致显示不均衡问题的方案，其详细内容将在后续实施例中得以阐述。

本申请方案的详细阐述像素电路和具有该像素电路的显示装置的具体电路结构。

请参阅图1，其为本申请实施例公开的一种显示面板的结构示意图。如图1所示，本申请提供一种显示面板10，其包括显示区100以及非显示区200。其中，所述显示区100用作图像显示，所述非显示区200环绕设置于所述显示区100周围，并不用作图像显示。所述显示面板10还包括像素电路110，所述像素电路110设置于所述显示区100，用于显示图像，即用于进行画面发光的控制电路。可以理解，在一些实施方式中，所述显示面板10可以以液晶材料作为显示介质，但本申请并不以此为限。

可以理解地，所述显示面板100可用于包含诸如个人数字助理(Personal DigitalAssistant，PDA)和/或音乐播放器功能的电子设备，诸如手机、平板电脑、具备无线通讯功能的可穿戴电子设备(如智能手表)等。上述电子设备也可以是其它电子装置，诸如具有触敏表面(例如触控面板)的膝上型计算机(Laptop)等。在一些实施例中，所述电子设备可以具有通信功能，即可以通过2G(第二代手机通信技术规格)、3G(第三代手机通信技术规格)、4G(第四代手机通信技术规格)、5G(第五代手机通信技术规格)或W-LAN(无线局域网)或今后可能出现的通信方式与网络建立通信。为简明起见，对此本申请实施例不做进一步限定。

请参阅图2，其为图1所示像素电路的电路示意图。如图2所示，本申请提供的像素电路110包括第一复位子电路111、第一发光控制子电路112、第一控制数据写入子电路113、驱动晶体管114、储能元件115、第二复位子电路116、第二控制数据写入子电路117、第二发光控制子电路118、数据写入子电路119和发光二极管L。

其中，所述第一复位子电路111与第一电源电压端V_DD、所述第一发光控制子电路112、所述第一控制数据写入子电路113、所述驱动晶体管114的栅极以及所述储能元件115电性连接，用于响应复位信号S1，通过所述第一电源电压端V_DD写入的第一电源电压为所述储能元件115进行放电。

所述第一发光控制子电路112与所述第一电源电压端V_DD、所述第一控制数据写入子电路113以及所述驱动晶体管114的漏极电性连接，用于响应发光控制信号Emit，控制所述驱动晶体管114提供驱动电流。

所述第一控制数据写入子电路113与所述驱动晶体管114的漏极和栅极以及所述储能元件115电性连接，用于响应控制数据写入信号S2，将数据电压V_data写入所述储能元件115。

所述驱动晶体管114的栅极与所述第一复位子电路111、所述第一控制数据写入子电路113以及所述储能元件115电性连接，所述驱动晶体管114的漏极与所述第一发光控制子电路112以及所述第一控制数据写入子电路113电性连接，所述驱动晶体管114的源极与所述第二发光控制子电路118和所述数据写入子电路119电性连接，用于驱动所述发光二极管L进行发光。

所述储能元件115与所述第一复位子电路111、所述第一控制数据写入子电路113、所述驱动晶体管114的栅极、所述第二复位子电路116以及所述第二控制数据写入子电路117电性连接，用于改变所述驱动晶体管114的栅极电压。

所述第二复位子电路116与所述储能元件115和所述第二控制数据写入子电路117电性相连，用于响应所述复位信号S1，通过初始化电压信号V_int为所述储能元件115进行放电。

所述第二控制数据写入子电路117与所述储能元件115和所述第二复位子电路116电性相连，用于响应所述控制数据写入信号S2，并将初始化电压信号V_int传输至所述储能元件115，作为所述储能元件115的参考电压。

所述第二发光控制子电路118与所述驱动晶体管114的源极和所述数据写入子电路119电性相连，用于响应所述发光控制信号Emit，传输所述驱动电流给所述发光二极管L。

所述数据写入子电路119与所述驱动晶体管114的源极和所述第二发光控制子电路118电性相连，用于响应所述控制数据写入信号S2和接收数据电压V_data，并将该数据电压V_data传输给所述驱动晶体管114。

所述发光二极管L的正极与所述第二发光控制子电路118电性相连，所述发光二极管L的负极与第二电源电压端V_ss电性相连。

因此，在本申请的像素电路110中，通过所述驱动晶体管114驱动所述发光二极管L进行发光时，向所述发光二极管L写入所述驱动电流，该驱动电流的大小与写入所述储能元件115的数据电压V_data有关，而与所述驱动晶体管114的阈值电压无关，从而消除了阈值电压对驱动电流的影响，有效的提升显示装置的整体亮度均匀性。

请参阅图3，其为图2所示像素电路的电路结构示意图。如图3所示，本申请提供的像素电路110中的第一复位子电路111包括第一复位晶体管T1，所述第一复位晶体管T1的栅极接收所述复位信号S1，所述第一复位晶体管T1的漏极与所述第一电源电压端V_DD和所述第一发光控制子电路112电性相连，并接收所述第一电源电压端V_DD写入的第一电源电压，所述第一复位晶体管T1的源极与所述第一控制数据写入子电路113和所述储能元件115电性相连。当所述复位信号S1为高电平信号时，所述第一复位晶体管T1导通，通过所述第一复位晶体管T1将所述第一电源电压写入所述储能元件115中，同时所述第一电源电压作为后续阈值补偿时的所述驱动晶体管114的栅极电压，提供初始导通状态。

所述第一发光控制子电路112包括第一发光控制晶体管T2，所述第一发光控制晶体管T2的栅极接收所述发光控制信号Emit，所述第一发光控制晶体管T2的漏极与所述第一电源电压端V_DD和所述第一复位晶体管T1的漏极电性连接，并接收所述第一电源电压端V_DD写入的第一电源电压，所述第一发光控制晶体管T2的源极与所述第一控制数据写入子电路113以及所述驱动晶体管114的漏极电性相连。当所述发光控制信号Emit为高电平信号时，所述第一发光控制晶体管T2导通，通过所述第一发光控制晶体管T2驱动所述发光二极管L发光。

所述第一控制数据写入子电路113包括第一数据控制晶体管T3，所述第一数据控制晶体管T3的栅极接收所述控制数据写入信号S2，所述第一数据控制晶体管T3的漏极与所述第一复位晶体管T1的源极和所述储能元件115电性相连，所述第一数据控制晶体管T3的源极与所述第一发光控制晶体管T2的源极电性相连。当所述控制数据写入信号S2为高电平信号时，所述第一数据控制晶体管T3导通，通过所述第一数据控制晶体管T3将所述数据电压V_data写入所述储能元件115中。

所述储能元件115包括存储电容Cst，所述存储电容Cst的第一端与所述第一复位晶体管T1的源极、所述第一数据控制晶体管T3的漏极以及所述驱动晶体管114的栅极电性相连，其第二端与所述第二复位子电路116和所述第二控制数据写入子电路117电性相连，用于改变所述驱动晶体管114的栅极电压。

在上述实现过程中，由于本申请中是分别将V_data与V_int分别从存储电容Cst的两端输入，从而可以克服现有技术中将V_data与V_int从存储电容Cst的同一端耦合至另一端的所带来的寄生电容的影响，使得本申请的电路稳定性更好。

所述第二复位子电路116包括第二复位晶体管T4，所述第二复位晶体管T4的栅极接收所述复位信号S1，所述第二复位晶体管T4的漏极接收初始化电压信号V_int，所述第二复位晶体管T4的源极与所述存储电容Cst的第二端以及所述第二控制数据写入子电路117电性相连。当所述复位信号S1为高电平信号时，所述第二复位晶体管T4导通，通过所述第二复位晶体管T4将所述初始化电压信号V_int写入所述存储电容Cst的第二端中，清除上一帧显示状态。

所述第二控制数据写入子电路117包括第二数据控制晶体管T5，所述第二数据控制晶体管T5的栅极接收所述控制数据写入信号S2，所述第二数据控制晶体管T5的漏极接收所述初始化电压信号V_int，所述第二数据控制晶体管T5的源极与所述存储电容Cst的第二端以及所述第二复位晶体管T4的源极电性相连。当所述控制数据写入信号S2为高电平信号时，所述第二数据控制晶体管T5导通，通过所述第二数据控制晶体管T5将所述初始化电压信号V_int写入所述存储电容Cst的第二端中，作为所述存储电容Cst的第二端的参考电压。

所述第二发光控制子电路118包括第二发光控制晶体管T6，所述第二发光控制晶体管T6的栅极接收所述发光控制信号Emit，所述第二发光控制晶体管T6的漏极与所述驱动晶体管114的源极以及所述数据写入子电路119电性相连，所述第二发光控制晶体管T6的源极与所述发光二极管L电性连接。当所述发光控制信号Emit为高电平信号时，所述第二发光控制晶体管T6导通，通过所述第二发光控制晶体管T6驱动所述发光二极管L发光。

所述数据写入子电路119包括开关晶体管T7，所述开关晶体管T7的栅极接收所述控制数据写入信号S2，所述开关晶体管T7的漏极接收所述数据电压V_data，所述开关晶体管T7的源极与所述驱动晶体管114的源极以及所述第二发光控制晶体管T6的漏极电性相连。当所述控制数据写入信号S2为高电平信号时，所述开关晶体管T7导通，通过所述开关晶体管T7将所述数据电压V_data传输给所述驱动晶体管114。

如图3实施例中所示的晶体管均为N型晶体管，可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本申请实施例的保护范围内的。在此需要说明的是，本申请实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。

对应图3所示的像素电路110的驱动时序图如图4所示，具体地，选取如图4所示的驱动时序图中的t1、t2、t3和t4的四个阶段。图4所示的像素电路110的驱动时序图的详细内容将在后续实施例中得以说明。

具体地，以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，仅为了更好地解释本申请实施例的具体工作过程，而不是在具体实施过程施加在各晶体管的栅极上的电位。在本实施例中，由于所有晶体管均为N型晶体管，则有效信号为高电平信号。

在t1阶段(准备阶段)，所述复位信号S1＝0,所述控制数据写入信号S2＝0，所述发光控制信号Emit＝1。

当所述复位信号S1为低电平信号，所述控制数据写入信号S2为低电平信号，所述发光控制信号Emit为高电平信号时，则所述第一复位晶体管T1、所述第一发光控制晶体管T2、所述第一数据控制晶体管T3、所述第二复位晶体管T4、所述第二数据控制晶体管T5、所述第二发光控制晶体管T6以及所述开关晶体管T7均截止，因此，所述像素电路110为关闭状态，此时结束前一帧显示工作，为本帧的工作状态写入做准备。

在t2阶段(复位阶段)，所述复位信号S1＝1,所述控制数据写入信号S2＝0，所述发光控制信号Emit＝0。

当所述复位信号S1为高电平信号，所述控制数据写入信号S2为低电平信号，所述发光控制信号Emit为低电平信号时，则所述第一复位晶体管T1和所述第二复位晶体管T4均导通，所述第一发光控制晶体管T2、所述第一数据控制晶体管T3、所述第二数据控制晶体管T5、所述第二发光控制晶体管T6以及所述开关晶体管T7均截止。因此，所述第一复位晶体管T1导通，通过所述第一复位晶体管T1将所述第一电源电压传输至所述存储电容Cst的第一端；所述第二复位晶体管T4导通，将所述初始化电压信号V_int传输至所述存储电容Cst的第二端；所述第一电源电压和所述初始化电压信号V_int分别传输至所述存储电容Cst的两端，清除上一帧的显示状态，同时所述第一电源电压作为后续阈值补偿时的所述驱动晶体管114的栅极电压，提供初始导通状态。

在t3阶段(数据写入和阈值补偿阶段)，所述复位信号S1＝0,所述控制数据写入信号S2＝1，所述发光控制信号Emit＝0。

当所述复位信号S1为低电平信号，控制数据写入信号S2为高电平信号，发光控制信号Emit为低电平信号时，则第一数据控制晶体管T3、第二数据控制晶体管T5以及开关晶体管T7均导通，第一复位晶体管T1、第一发光控制晶体管T2、第二复位晶体管T4以及第二发光控制晶体管T6均截止。因此，所述开关晶体管T7和第一数据控制晶体管T3导通，所述数据电压V_data通过所述开关晶体管T7、驱动晶体管114和是第一数据控制晶体管T3写入所述存储电容Cst的第一端，所述驱动晶体管114的栅极电压最高为V_data+V_th,其中，V_th为驱动晶体管114的阈值电压，完成将阈值电压补偿至所述驱动晶体管114的栅极，所述驱动晶体管114的栅极完成自然放电后为关闭状态，则栅极与源极的电压差为驱动晶体管114的阈值电压，完成阈值补偿状态；所述第二数据控制晶体管T5导通，将所述初始化电压信号V_int传输至所述存储电容Cst的第二端，所述初始化电压信号V_int作为存储电容Cst的第二端的参考电压。

在t4阶段(发光阶段)，复位信号S1＝0,控制数据写入信号S2＝0，发光控制信号Emit＝1。

当所述复位信号S1为低电平信号，控制数据写入信号S2为低电平信号，发光控制信号Emit为高电平信号时，第一发光控制晶体管T2和第二发光控制晶体管T6均导通，则所述第一复位晶体管T1、第一数据控制晶体管T3、第二复位晶体管T4、第二数据控制晶体管T5以及开关晶体管T7均截止。所述存储电容Cst的第一端电压重新分配，则所述驱动晶体管114的栅极电压也发生变化，所述驱动晶体管114的栅极与源极的电压差为V_data+V_th-V_int，根据公式

可知，

与所述驱动晶体管114的阈值电压V_th无关，V_th对发光二极管L的发光电流没有影响，电流处于稳定的发光状态，直到下一次数据电压V_data写入改变其发光状态。

综上所述，所述像素电路110中，由于所述驱动晶体管114的阈值电压V_th对发光二极管L的发光电流没有影响，则所述像素电路110可以补偿由于所述驱动晶体管114的阈值电压V_th不均进而造成发光电流不稳定从而对显示器的显示均一性造成的影响。

本申请实施例还提供一种显示装置，其包括上述的像素电路。其中，所述显示装置可以为液晶显示装置或者电致发光显示装置，例如液晶面板、OLED面板、Micro LED面板、Mini LED面板、手机、平板电脑、导航仪、显示器等任何具有显示功能的电子设备或者部件，本申请对此不作具体限制。

应当理解的是，本实用新型的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (10)

1.一种像素电路，其特征在于，包括：第一复位子电路、第一发光控制子电路、第一控制数据写入子电路、驱动晶体管、储能元件、第二复位子电路、第二控制数据写入子电路、第二发光控制子电路、数据写入子电路和发光二极管，其中：

所述第一复位子电路与第一电源电压端、所述第一发光控制子电路、所述第一控制数据写入子电路、所述驱动晶体管的栅极以及所述储能元件电性连接，用于响应复位信号，通过所述第一电源电压端写入的第一电源电压为所述储能元件进行放电；

所述第一发光控制子电路与所述第一电源电压端、所述第一控制数据写入子电路以及所述驱动晶体管的漏极电性连接，用于响应发光控制信号，控制所述驱动晶体管提供驱动电流；

所述第一控制数据写入子电路与所述驱动晶体管的漏极和栅极以及所述储能元件电性连接，用于响应控制数据写入信号，将数据电压写入所述储能元件；

所述驱动晶体管的栅极与所述储能元件电性连接，所述驱动晶体管的漏极与所述第一发光控制子电路以及所述第一控制数据写入子电路电性连接，所述驱动晶体管的源极与所述第二发光控制子电路和所述数据写入子电路电性连接，用于驱动所述发光二极管发光；

所述储能元件与所述第二复位子电路以及所述第二控制数据写入子电路电性连接，用于改变所述驱动晶体管的栅极电压；

所述第二复位子电路与所述第二控制数据写入子电路电性相连，用于响应所述复位信号，通过初始化电压信号为所述储能元件放电；

所述第二控制数据写入子电路用于响应所述控制数据写入信号，并将所述初始化电压信号传输至所述储能元件，作为所述储能元件的参考电压；

所述第二发光控制子电路与所述数据写入子电路电性相连，用于响应所述发光控制信号，并传输所述驱动电流给所述发光二极管；

所述数据写入子电路用于响应所述控制数据写入信号和接收所述数据电压，并将所述数据电压传输给所述驱动晶体管；

所述发光二极管的正极与所述第二发光控制子电路电性相连，所述发光二极管的负极与第二电源电压端电性相连。

2.根据权利要求1所述的像素电路，其特征在于，所述第一复位子电路包括第一复位晶体管，其中：所述第一复位晶体管的栅极接收所述复位信号，所述第一复位晶体管的漏极与所述第一电源电压端和所述第一发光控制子电路电性相连，并接收所述第一电源电压端写入的所述第一电源电压，所述第一复位晶体管的源极与所述第一控制数据写入子电路和所述储能元件电性相连。

3.根据权利要求2所述的像素电路，其特征在于，所述第一发光控制子电路包括第一发光控制晶体管，其中：所述第一发光控制晶体管的栅极接收所述发光控制信号，所述第一发光控制晶体管的漏极与所述第一电源电压端和所述第一复位晶体管的漏极电性连接，并接收所述第一电源电压，所述第一发光控制晶体管的源极与所述第一控制数据写入子电路以及所述驱动晶体管的漏极电性相连。

4.根据权利要求3所述的像素电路，其特征在于，所述第一控制数据写入子电路包括第一数据控制晶体管，其中：所述第一数据控制晶体管的栅极接收所述控制数据写入信号，所述第一数据控制晶体管的漏极与所述第一复位晶体管的源极和所述储能元件电性相连，所述第一数据控制晶体管的源极与所述第一发光控制晶体管的源极电性相连。

5.根据权利要求4所述的像素电路，其特征在于，所述储能元件包括存储电容，其中：所述存储电容的第一端与所述第一复位晶体管的源极、所述第一数据控制晶体管的漏极以及所述驱动晶体管的栅极电性相连，所述存储电容的第二端与所述第二复位子电路和所述第二控制数据写入子电路电性相连，用于改变所述驱动晶体管的栅极电压。

6.根据权利要求5所述的像素电路，其特征在于，所述第二复位子电路包括第二复位晶体管，其中：所述第二复位晶体管的栅极接收所述复位信号，所述第二复位晶体管的漏极接收初始化电压信号，所述第二复位晶体管的源极与所述存储电容的第二端和所述第二控制数据写入子电路电性相连。

7.根据权利要求6所述的像素电路，其特征在于，所述第二控制数据写入子电路包括第二数据控制晶体管，其中：所述第二数据控制晶体管的栅极接收所述控制数据写入信号，所述第二数据控制晶体管的漏极接收所述初始化电压信号，所述第二数据控制晶体管的源极与所述存储电容的第二端和所述第二复位晶体管的源极电性相连。

8.根据权利要求1所述的像素电路，其特征在于，所述第二发光控制子电路包括第二发光控制晶体管，其中：所述第二发光控制晶体管的栅极接收所述发光控制信号，所述第二发光控制晶体管的漏极与所述驱动晶体管的源极和所述数据写入子电路电性相连，所述第二发光控制晶体管的源极与所述发光二极管电性连接。

9.根据权利要求8所述的像素电路，其特征在于，所述数据写入子电路包括开关晶体管，其中：所述开关晶体管的栅极接收所述控制数据写入信号，所述开关晶体管的漏极接收所述数据电压，所述开关晶体管的源极与所述驱动晶体管的源极以及所述第二发光控制晶体管的漏极电性相连。

10.一种显示装置，其特征在于，包括如权利要求1-9任意一项所述的像素电路。

Images