CN116998245A - 显示面板、显示装置 - Google Patents
显示面板、显示装置 Download PDFInfo
- Publication number
- CN116998245A CN116998245A CN202280000315.9A CN202280000315A CN116998245A CN 116998245 A CN116998245 A CN 116998245A CN 202280000315 A CN202280000315 A CN 202280000315A CN 116998245 A CN116998245 A CN 116998245A
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- transistor
- signal line
- orthographic projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 284
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 description 235
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示面板、显示装置，显示面板包括发光单元(OLED)和用于驱动发光单元(OLED)的像素驱动电路，像素驱动电路包括：驱动晶体管(T3)、第五晶体管(T5)、第六晶体管(T6)，第五晶体管(T5)的第一极连接电源线(VDD)，第二极连接驱动晶体管(T3)的第一极，栅极连接第一使能信号线(EM1)；第六晶体管(T6)的第一极连接驱动晶体管(T3)的第二极，第二极连接发光单元(OLED)的第一电极，栅极连接第二使能信号线(EM2)。显示面板还包括：衬底基板(90)、第一有源层、第一导电层，第一有源层位于衬底基板(90)的一侧，第一有源层包括第三有源部(73)、第五有源部(75)、第六有源部(76)，第三有源部(73)用于形成驱动晶体管(T3)的沟道区，第五有源部(75)用于形成第五晶体管(T5)的沟道区，第六有源部(76)用于形成第六晶体管(T6)的沟道区；第一导电层位于第一有源层背离衬底基板(90)的一侧，第一导电层包括：第一使能信号线(EM1)、第二使能信号线(EM2)、第一导电部(11)，第一使能信号线(EM1)在衬底基板(90)上的正投影沿第一方向(X)延伸且覆盖第五有源部(75)在衬底基板(90)上的正投影，第一使能信号线(EM1)的部分结构用于形成第五晶体管(T5)的栅极；第二使能信号线(EM2)在衬底基板(90)上的正投影沿第一方向(X)延伸且覆盖第六有源部(76)在衬底基板(90)上的正投影，第二使能信号线(EM2)的部分结构用于形成第六晶体管(T6)的栅极；第一导电部(11)在衬底基板(90)上的正投影覆盖第三有源部(73)，用于形成驱动晶体管(T3)的栅极。该显示面板中像素驱动电路的版图面积较小。
Description
本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置。
相关技术中，显示面板中的像素驱动电路通常采用7T1C的架构，然而，7T1C的像素驱动电路具有较大的版图面积，从而不利于高像素密度显示面板的制作。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括发光单元和用于驱动所述发光单元的像素驱动电路，所述像素驱动电路包括：驱动晶体管、第五晶体管、第六晶体管。第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极，栅极连接第一使能信号线；第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，栅极连接第二使能信号线。所述显示面板还包括：衬底基板、第一有源层、第一导电层，第一有源层位于所述衬底基板的一侧，所述第一有源层包括第三有源部、第五有源部、第六有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；第一导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括：所述第一使能信号线、所述第二使能信号线、第一导电部，所述第一使能信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影，所述第一使能信号线的部分结构用于形成所述第五晶体管的栅极；所述第二使能信号线在所述衬底基板 上的正投影沿所述第一方向延伸且覆盖所述第六有源部在所述衬底基板上的正投影，所述第二使能信号线的部分结构用于形成所述第六晶体管的栅极；第一导电部在所述衬底基板上的正投影覆盖所述第三有源部，用于形成所述驱动晶体管的栅极。
本公开一种示例性实施例中，所述第一有源层还包括：第七有源部，第七有源部连接于所述第三有源部和所述第六有源部之间，且所述第七有源部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；所述第一使能信号线包括多条使能信号线段，多条所述使能信号线段在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第一方向延伸；所述第七有源部在所述衬底基板上的正投影贯穿在所述第一方向上相邻的两所述使能信号线段在所述衬底基板上的正投影之间的间隙；所述显示面板还包括：第一控制信号线，所述第一控制信号线在所述衬底基板上的正投影沿所述第一方向延伸，在所述第一方向上间隔分布的多条所述使能信号线段连接于同一条所述第一控制信号线。
本公开一种示例性实施例中，所述第五晶体管为P型晶体管，所述像素驱动电路还包括：N型的第一晶体管，所述第一晶体管的第一极连接初始信号线，第二极连接所述发光单元的第一电极，栅极连接所述第一复位信号线，所述第一控制信号线复用为所述第一复位信号线；所述显示面板还包括：第二有源层、第三导电层，第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括：第一有源部，第一有源部用于形成所述第一晶体管的沟道区；第三导电层位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括：所述第一复位信号线，所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的顶栅。
本公开一种示例性实施例中，所述第一导电层还包括多个凸起部，多个所述凸起部与多条使能信号线段一一对应设置，所述凸起部连接于与其对应的所述使能信号线段上；其中，所述凸起部在所述衬底基板上的正投影位于所述使能信号线段在所述衬底基板上的正投影和所述第一复位信号线在所述衬底基板上的正投影之间；所述显示面板还包括：第四导电层， 第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括第三桥接部，所述第三桥接部分别通过过孔连接所述凸起部和所述第一复位信号线。
本公开一种示例性实施例中，所述第二使能信号线在所述衬底基板上的正投影与所述第一使能信号线在所述衬底基板上的正投影不交叠；所述第一有源部在所述衬底基板上的正投影位于所述第二使能信号线在所述衬底基板上的正投影和所述第一使能信号线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，在所述第一方向上，所述第一有源部在所述衬底基板上的正投影位于所述第六有源部在所述衬底基板上的正投影和所述第五有源部在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；多条所述使能信号线段与多个所述重复单元对应设置，所述使能信号线段在所述衬底基板上的正投影覆盖与其对应的重复单元中两个所述第五有源部在所述衬底基板上的正投影。
本公开一种示例性实施例中，所述第三导电层还包括：所述初始信号线，所述初始信号线包括多条初始信号线段，多条所述初始信号线段在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第一方向延伸；所述第二有源层还包括：第十有源部，所述第十有源部连接于所述第一有源部，且所述第十有源部至少部分结构在所述衬底基板上的正投影位于在所述第一方向上相邻两所述初始信号线段在所述衬底基板上的正投影之间的间隙；所述显示面板还包括：第四导电层，第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括：第四桥接部，所述第四桥接部在所述衬底基板上的正投影沿所述第一方向延伸，所述第四桥接部分别通过过孔连接在所述第一方向上相邻的两所述初始信号线段，且所述第四桥接部通过过孔连接位于该相邻两所述初始信号线段之间的所述第十有源部。
本公开一种示例性实施例中，所述初始信号线段在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第一复位信号线在所述衬底基板上的正投影之间；多条所述初始信号线段与多条所述使能信号线段对应设置，所述初始信号线段在所述衬底基板上的正投影和与其对应的所述使能信号线段在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述像素驱动电路还包括：第四晶体管，第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第二栅线；所述第一有源层还包括：第四有源部，第四有源部用于形成所述第四晶体管的沟道区；所述第一导电层还包括：所述第二栅线，所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；其中，所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一使能信号线在所述衬底基板上的正投影的一侧。
本公开一种示例性实施例中，所述像素驱动电路还包括：第二晶体管，第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线；所述显示面板还包括：第二有源层、第三导电层，第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第二有源部，所述第二有源部用于形成所述第二晶体管的沟道区；第三导电层位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第一栅线，所述第一栅线在所述衬底基板的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅；其中，所述第一栅线在所述衬底基板的正投影位于所述所述第二栅线在所述衬底基板的正投影和所述第一导电部在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路还包括：第一晶体管、第二晶体管、第四晶体管、电容。所述第一晶体管的第一极连接初始信号线，第二极连接所述发光单元的第一电极，栅极连接第一复位信号线；第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体 管的第二极，栅极连接第一栅线；第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第二栅线；电容的第一电极连接所述驱动晶体管的栅极，第二电极连接所述电源线；其中，所述第一晶体管、第二晶体管为N型晶体管，所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管为P型晶体管。
本公开一种示例性实施例中，所述第一方向为行方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接所述电源线；所述显示面板还包括：第二导电层、第五导电层，第二导电层位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括第二导电部，所述第二导电部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第二导电部用于形成所述电容的第二电极；第五导电层位于所述第二导电层背离所述衬底基板的一侧，所述第五导电层包括所述电源线，所述电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；其中，在同一所述重复单元中，第一像素驱动电路中的第二导电部与所述第二像素驱动电路中的第二导电部连接；每列所述像素驱动电路对应设置一条所述电源线，在行方向上相邻所述重复单元中，相邻所述电源线相连接。
本公开一种示例性实施例中，所述第二导电层还包括：第一连接部，在同一所述重复单元中，相邻所述第二导电部通过所述第一连接部连接；所述第一有源层还包括：第十二有源部，第十二有源部连接于所述第五有源部远离所述第三有源部的一端；所述显示面板还包括：第四导电层，第四导电层位于所述第二导电层和所述第五导电层之间，所述第四导电层还包括：多个第一桥接部，多个所述第一桥接部与多个所述重复单元对应设置，所述第一桥接部分别通过过孔连接所述第十二有源部和所述第一连接部，且所述第一桥接部通过过孔连接所述电源线。
本公开一种示例性实施例中，所述第一桥接部以所述第一像素驱动电 路和所述第二像素驱动电路的镜像对称面镜像对称。
本公开一种示例性实施例中，所述像素驱动电路还包括：第一晶体管、第二晶体管，所述第一晶体管的第一极连接初始信号线，第二极连接所述发光单元的第一电极，栅极连接第一复位信号线；第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线。所述显示面板还包括：第二有源层、第三导电层、第四导电层、第五导电层，第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第一有源部和第二有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区；第三导电层位于所述第二有源层背离所述衬底基板的一侧；第四导电层位于所述第三导电层背离所述衬底基板的一侧；第五导电层位于所述第四导电背离所述衬底基板的一侧，所述第五导电层包括所述电源线，所述电源线包括第一延伸部和第二延伸部，所述第一延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，所述第一延伸部在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影、所述第二有源部在所述衬底基板上的正投影。
本公开一种示例性实施例中，所述像素驱动电路还包括：第一晶体管、第二晶体管，所述第一晶体管的第一极连接初始信号线，第二极连接所述发光单元的第一电极，栅极连接第一复位信号线；第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线；所述显示面板还包括：第二有源层、第二导电层，第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第一有源部和第二有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区；第二导电层位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第三栅线、第二复位信号线，第三栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第二晶体管的底栅；第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板 上的正投影，所述第二复位信号线的部分结构用于形成所述第一晶体管的底栅。
本公开一种示例性实施例中，所述显示面板还包括：电极层，电极层位于所述第一导电层背离所述衬底基板的一侧，所述电极层包括多个电极部，所述电极部用于形成所述发光单元的第一电极，多个所述电极部包括：多个R电极部、多个G电极部、多个B电极部，在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，多个所述R电极部和多个所述B电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个所述G电极部连接于另一列像素驱动电路；至少部分连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离小于所述R电极部在所述衬底基板上的正投影在列方向的尺寸或者所述B电极部所述衬底基板上的正投影在列方向的尺寸。
本公开一种示例性实施例中，所述显示面板还包括：电极层，电极层位于所述第一导电层背离所述衬底基板的一侧，所述电极层包括多个电极部，所述电极部用于形成所述发光单元的第一电极，多个所述电极部包括：多个R电极部、多个G电极部、多个B电极部；在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，多个所述R电极部和多个所述B电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个所述G电极部连接于另一列像素驱动电路；至少部分连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离大于所述R电极部在所述衬底基板上的正投影在列方向的尺寸或者所述B电极部所述衬底基板上的正投影在列方向的尺寸。
根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中像素驱动电路的电路结构示意图；
图2为图1中像素驱动电路一种驱动方法中各节点的时序图；
图3为本公开像素驱动电路一种示例性实施例的结构示意图；
图4为图3中像素驱动电路一种驱动方法中各节点的时序图；
图5为本公开显示面板一种示例性实施例中的结构版图；
图6为图5中第一有源层的结构版图；
图7为图5中第一导电层的结构版图；
图8为图5中第二导电层的结构版图；
图9为图5中第二有源层的结构版图；
图10为图5中第三导电层的结构版图；
图11为图5中第四导电层的结构版图；
图12为图5中第五导电层的结构版图；
图13为图5中电极层的结构版图；
图14为图5中第一有源层、第一导电层的结构版图；
图15为图5中第一有源层、第一导电层、第二导电层的结构版图；
图16为图5中第一有源层、第一导电层、第二导电层、第二有源层的结构版图；
图17为图5中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；
图18为图5中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图19为图5中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图；
图20为本公开显示面板另一种示例性实施例的结构版图；
图21为图20中电极层的结构版图；
图22为显示面板的沿图5中虚线AA剖开的部分剖视图；
图23为本公开显示面板另一种示例性实施例中遮光层的结构版图；
图24为本公开显示面板另一种示例性实施例中遮光层和第一有源层的结构版图；
图25为本公开显示面板另一种示例性实施例中遮光层、第一有源层第一导电层的结构版图。
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为相关技术中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接第一节点N1，第一极连接第二节点N2，第二极连接第三节点N3；第二晶体管T2的第一极连接第一节点N1，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第二极连接第四节点N4，栅极连接使能信号端EM；第七晶体管T7的第一极连接第四节点N4，第二极连接第二初始信号端Vinit2，栅极连接第二复位信号端Re2；第一晶体管T1的第一极连接第一节点N1，第二极连接第一初始信号端Vinit1，栅极连接第一复位信号端Re1；电容C的第一电极连 接第一节点N1，第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管，例如，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型金属氧化物晶体管具有较小的漏电流，从而可以避免发光阶段，第一节点N1的电荷通过第一晶体管T1和第二晶体管T2漏电。同时，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，例如，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型低温多晶体硅晶体管，P型低温多晶体硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端和第二初始信号端可以根据实际情况输出相同或不同电压信号。
如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，缓冲阶段t3、发光阶段t4。在复位阶段t1：第一复位信号端Re1输出高电平信号，第一晶体管T1导通，第一初始信号端Vinit1向第一节点N1输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向第一节点N1写入补偿电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压，此外，第二复位信号端输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向第四节点N4输入初始信号。在缓冲阶段t3，第一栅极驱动信号端G1、第一复位信号端Re1输出低电平信号，第二栅极驱动信号端G2、第二复位信号端Re2输出高电平信号。在发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。然而，上述像素驱动电路的版图面积较大。
基于此，本示例性实施例首先提供一种像素驱动电路，如图3所示，为本公开像素驱动电路一种示例性实施例的结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接第一使能信号端EM1；驱动晶体管T3的栅极连接第一节点N1，第一极连接第二节点N2，第二极连接第三节点N3；第二晶体管T2的第一极连接第一节点N1，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第二极连接第四节点N4，栅极连接第二使能信号端EM2；第一晶体管T1的第二极连接第四节点N4，第一极连接初始信号端Vinit，栅极连接复位信号端Re；电容C的第一电极连接第一节点N1，第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6可以为P型晶体管。第一使能信号端EM1和复位信号端Re可以为等电位节点，例如，第一使能信号端EM1可以复用为复位信号端Re。
如图4所示，为图3中像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re表示复位信号端Re的时序，EM1表示第一使能信号端EM1的时序，EM2表示第二使能信号端EM2的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2、发光阶段t3。在复位阶段t1：复位信号端Re、第一栅极驱动信号端G1输出高电平信号，第二使能信号端EM2输出低电平信号，第一晶体管T1、第二晶体管T2、第六晶体管T6导通，初始信号端Vinit向第一节点N1、第四节点N4输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通， 同时数据信号端Da输出驱动信号以向第一节点N1写入补偿电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压。在发光阶段t3：第一使能信号端EM1、第二使能信号端EM2输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。
驱动晶体管输出电流公式如下：
I＝(μWCox/2L)(Vgs-Vth)
2
其中，I为驱动晶体管输出电流；μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。根据上述驱动晶体管输出电流公式，将本公开像素驱动电路中驱动晶体管的栅极电压Vdata+Vth和源极电压Vdd带入上述公式可以得到：本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)
2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。
需要说明的是，在其他示例性实施例中，第一晶体管T1还可以为P型晶体管，复位信号端Re和第一使能信号端的电位也可以不相同。
相较于相关技术中的像素驱动电路，本示例性实施例提供的像素驱动电路能够通过较少的晶体管实现像素驱动电路的内部补偿，从而该像素驱动电路具有较小的版图面积。
本示例性实施例还提供一种显示面板，该显示面板可以包括图3所示的像素驱动电路。该显示面板可以包括依次层叠设置的衬底基板、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层、电极层，其中，上述层级之间可以设置有绝缘层。如图5-19所示，图5为本公开显示面板一种示例性实施例中的结构版图，图6为图5中第一有源层的结构版图，图7为图5中第一导电层的结构版图，图8为图5中第二导电层的结构版图，图9为图5中第二有源层的结构版图，图10为图5中第三导电层的结构版图，图11为图5中第四导电层的结构版图，图12为图5中第五导电层的结构版图，图13为图5中电极层的结构版图，图14为图5中第一有源层、第一导电层的结构版图，图15为图5中第一有源层、第一导电层、第二导电层的结构版图，图16为图5中第 一有源层、第一导电层、第二导电层、第二有源层的结构版图，图17为图5中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图18为图5中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图19为图5中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图19示，多个像素驱动电路中可以包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以以镜像对称面BB镜像对称设置。其中，镜像对称面BB可以垂直于衬底基板。且第一像素驱动电路P1在衬底基板上的正投影和第二像素驱动电路P2在衬底基板上的正投影可以以镜像对称面BB与衬底基板的交线为对称轴对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在第一方向X和第二方向Y上阵列分布的多个重复单元，其中，第一方向X可以为行方向，第二方向Y可以为列方向。
如图5、图6、图14所示，第一有源层可以包括第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77、第十二有源部712、第十三有源部713、第十四有源部714。其中，第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77连接于第三有源部73和第六有源部76之间；第十二有源部712连接于第五有源部75远离第三有源部73的一端；第十三有源部713连接于第六有源部76远离第三有源部73的一端；第十四有源部714连接于第四有源部74远离第三有源部73的一端。第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6可以为P型的低温多晶硅薄膜晶体管。
如图5、图7、图14所示，第一导电层可以包括：第一导电部11、第二栅线G2、第一使能信号线EM1、第二使能信号线EM2。第一使能信号线EM1包括多条使能信号线段EM11，使能信号线段EM11在衬底基板上 的正投影沿第一方向X延伸且在第一方向X上间隔分布。第二栅线G2可以用于提供图3中的第二栅极驱动信号端；第一使能信号线EM1可以用于提供图3中的第一使能信号端；第二使能信号线EM2可以用于提供图3中的第二使能信号端。第二栅线G2在衬底基板上的正投影、第二使能信号线EM2在衬底基板上的正投影均可以沿第一方向X延伸。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。第二栅线G2在衬底基板上的正投影覆盖第四有源部74在衬底基板上的正投影，第二栅线G2的部分结构用于形成第四晶体管的栅极。使能信号线段EM11在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影，使能信号线段EM11的部分结构可以用于形成第五晶体管T5的栅极，其中，使能信号线段EM11在衬底基板上的正投影可以同时覆盖同一重复单元中两个第五有源部75在衬底基板上的正投影。此外，第七有源部77在衬底基板上的正投影可以沿第二方向Y延伸且贯穿在第一方向X上相邻两使能信号线段EM11在衬底基板上的正投影之间的间隙，即，第七有源部77在衬底基板上的正投影位于相邻两使能信号线段EM11在衬底基板上的正投影之间，且第七有源部77在衬底基板上的正投影与使能信号线段EM11在衬底基板上的正投影不交叠。第二使能信号线EM2在衬底基板上的正投影覆盖所述第六有源部76在衬底基板上的正投影，第二使能信号线EM2的部分结构可以用于形成第六晶体管的栅极。第一导电部11在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T3的栅极和电容C的第一电极。如图14所示，在同一像素驱动电路中，第一导电部11在衬底基板上的正投影可以位于第二栅线G2在衬底基板上的正投影和第一使能信号线EM1在衬底基板上的正投影之间，第二使能信号线EM2在衬底基板上的正投影可以位于第一使能信号线EM1在衬底基板上的正投影远离第一导电部11在衬底基板上的正投影的一侧。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。本示例性实施例将第一使能信号线设置成在第一方向上间隔设置 的使能信号线段EM11，从而避免了第一使能信号线和第七有源部77相交，该显示面板可以利用第七有源部77直接连接第三晶体管的第二极和第六晶体管的第一极之间，从而该设置既可以减少第三晶体管和第六晶体管之间的连接路径。此外，该设置可以避免通过其他桥接部连接第三晶体管和第七晶体管，从而有效降低了像素驱动电路版图面积。需要说明的是，在其他像素驱动电路中，只要第五晶体管和第六晶体管具有不同栅线，显示面板均可以通过上述结构实现驱动晶体管、第五晶体管和第六晶体管的版图设置。
如图5、8、15所示，第二导电层可以包括：第三栅线2G1、第二复位信号线2Re、多个第二导电部22。第三栅线2G1可以用于提供图3中的第一栅极驱动信号端，第二复位信号线2Re可以用于提供图3中的复位信号端。第三栅线2G1在衬底基板上的正投影、第二复位信号线2Re在衬底基板上的正投影均可以沿第一方向X延伸。如图8所示，第二导电层还可以包括多个第一连接部23，在同一重复单元中，第一连接部23可以连接于在行方向上相邻的两第二导电部22之间。此外，在其他示例性实施例中，在行方向上相邻的重复单元中，相邻第二导电部22也可以相连接。
如图5、9、16所示，第二有源层可以包括相互独立设置的有源部81、有源部82。有源部81可以包括第二有源部812、连接于第二有源部812两端的第八有源部818和第九有源部819；有源部82可以包括第一有源部821、连接于第一有源部821两端的第十有源部8210和第十一有源部8211。第一有源部821可以用于形成第一晶体管T1的沟道区，第二有源部812可以用于形成第二晶体管T2的沟道区。其中，第二有源层可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第二复位信号线2Re在衬底基板上的正投影可以覆盖第一有源部821在衬底基板上的正投影，第二复位信号线2Re的部分结构可以用于形成第一晶体管的底栅，第三栅线2G1在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第三栅线2G1的部分结构可以用于形成第二晶体管T2的底栅。此外，在所述第一方向X上，所述第一有源部821在所述衬底基板上的正投影可以位于所述第六有源部76在 所述衬底基板上的正投影和所述第五有源部75在所述衬底基板上的正投影之间。
如图5、10、17所示，第三导电层可以包括第一栅线3G1、第一复位信号线3Re、初始信号线Vinit1。第一栅线3G1在衬底基板上的正投影、初始信号线Vinit1在衬底基板上的正投影、第一复位信号线3Re在衬底基板上的正投影均可以沿第一方向X延伸。第一栅线3G1可以用于提供图3中的第一栅极驱动信号端，第一栅线3G1在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第一栅线3G1的部分结构可以用于形成第二晶体管T2的顶栅，同时，第一栅线3G1可以通过位于显示面板边沿走线区的过孔连接第三栅线2G1。第一复位信号线3Re用于提供图3中的复位信号端，第一复位信号线3Re在衬底基板上的正投影可以覆盖第一有源部821在衬底基板上的正投影，第一复位信号线3Re的部分结构可以用于形成第一晶体管的顶栅，同时，第一复位信号线3Re可以通过位于显示面板边沿走线区的过孔连接第二复位信号线2Re。初始信号线Vinit1可以包括多条初始信号线段Vinit11，多条初始信号线段Vinit11在衬底基板上的正投影可以沿第一方向延伸且沿第一方向间隔分布。第十有源部8210在衬底基板上的正投影位于在第一方向X上相邻的两初始信号线段Vinit11在衬底基板上的正投影之间的间隙，即，第十有源部8210在衬底基板上的正投影在第一方向无限移动所覆盖的区域和与其相邻的两初始信号线段Vinit11在衬底基板上的正投影相交。此外，第七有源部77在衬底基板上的正投影贯穿在第一方向X上相邻的初始信号线段Vinit11在衬底基板上的正投影之间的间隙。此外，初始信号线段Vinit11在衬底基板上的正投影可以与使能信号线段EM11在衬底基板上的正投影至少部分交叠。该设置可以降低初始信号线Vinit1所占用的版图空间，从而将像素驱动电路的版图面积。如图5、17所示，在同一像素驱动电路中，第一栅线3G1在衬底基板上的正投影位于第二栅线G2在衬底基板上的正投影和第一导电部在衬底基板上的正投影之间；第一复位信号线3Re在衬底基板上的正投影位于第一使能信号线EM1在衬底基板上的正投影和第二使能信号线EM2在衬底基板上的正投影之间。此外，第三栅线2G1在衬底基板上的正投影可以位于第二栅线G2在衬底基板上的正投影和第一导电 部在衬底基板上的正投影之间；第二复位信号线2Re在衬底基板上的正投影可以位于第一使能信号线EM1在衬底基板上的正投影和第二使能信号线EM2在衬底基板上的正投影之间。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。
如图5、11、18所示，第四导电层可以包括第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第七桥接部47。其中，第一桥接部41可以通过过孔H连接第一连接部23，且通过过孔连接第十二有源部712，以连接第五晶体管的第一极和电容C的第二电极。在同一重复单元中，两像素驱动电路可以共用同一第一桥接部41，第一桥接部41可以以第一像素驱动电路P1和第二像素驱动电路P2的镜像对称面BB镜像对称。同时，第一桥接部41在衬底基板上的正投影可以以镜像对称面BB与衬底基板的交线为对称轴对称设置。需要说明的是，本示例性实施例中黑色方块表示过孔的位置，本示例性实施例仅对部分过孔进行了标注。第二桥接部42可以通过过孔分别连接第十三有源部713，第十一有源部8211，以连接第六晶体管T6的第二极和第一晶体管T1的第二极。如图7所示，第一导电层还可以包括与使能信号线段EM1一一对应设置的凸起部13，凸起部13连接于与其对应的使能信号线段EM1，且凸起部13在衬底基板上的正投影位于与其对应的使能信号线段EM1在衬底基板上的正投影远离第一导电部11的一侧。第三桥接部43可以分别通过过孔连接凸起部13和第一复位信号线3Re，该设置可以使得图3中的第一使能信号端和复位信号端等电位，且不需要设置多余的信号线。应该理解的是，在其他示例性实施例中，在所述第一方向上间隔分布的多条所述使能信号线段EM1还可以连接同一条其他控制信号线。所述第四桥接部44在所述衬底基板上的正投影沿所述第一方向X延伸，所述第四桥接部44分别通过过孔连接在所述第一方向上相邻的两所述初始信号线段Vinit11，且所述第四桥接部44通过过孔连接位于该相邻两所述初始信号线段Vinit11之间的所述第十有源部8210，四桥接部44可以连接图3中第一晶体管的第一极和初始信号端，同时可以将在第一方向X上分 布的多条初始信号线段Vinit11连接为一整体结构的初始信号线。第五桥接部45分别通过过孔连接第七有源部77、第九有源部819，以连接第二晶体管的第二极和驱动晶体管的第二极。第六桥接部46可以分别通过过孔连接第一导电部11、第八有源部818，以连接第二晶体管T2的第一极和驱动晶体管的栅极，其中，如图8所示，第二导电部22上形成有开口221，连接于第一导电部11和第六桥接部46之间的过孔在衬底基板上的正投影位于开口221在衬底基板上的正投影以内，以使该过孔内的导电结构与第二导电部22相互绝缘。第七桥接部47可以通过过孔连接第第十四有源部714，以连接第四晶体管的第一极。
如图5、12、19所示，第五导电层可以包括多条电源线VDD、多条数据线Da、第八桥接部58。其中，电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影均可以沿第二方向Y延伸。电源线VDD可以用于提供图3中的第一电源端，数据线Da可以用于提供图3中的数据信号端。如图5、19所示，每列像素驱动电路可以对应设置一条电源线，第一像素驱动电路P1中的电源线VDD可以通过过孔连接第一桥接部41，第二像素驱动电路P2中的电源线VDD可以通过过孔连接同一第一桥接部41，从而连接第五晶体管的第一极和第一电源端。数据线Da可以通过过孔连接第七桥接部47，以连接第四晶体管的第一极和数据信号端。第八桥接部58可以通过过孔连接第二桥接部42，以连接第六晶体管T6的第二极。电源线VDD可以包括第一延伸部VDD1和第二延伸部VDD2，第一延伸部VDD1在所述衬底基板上的正投影在所述第一方向X上的尺寸大于所述第二延伸部VDD2在所述衬底基板上的正投影在所述第一方向X上的尺寸，所述第一延伸部VDD1在所述衬底基板上的正投影覆盖所述第一有源部821在所述衬底基板上的正投影、所述第二有源部812在所述衬底基板上的正投影。电源线VDD可以降低光照对第一晶体管T1、第二晶体管T2的特性影响。在行方向上相邻的两重复单元中，相邻两像素驱动电路中电源线VDD可以相互连接，从而电源线VDD和第二导电部22可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。
如图5、13所示，电极层可以包括多个电机部，电极部可以用于形成发光单元的第一电极，多个所述电极部包括：多个R电极部R、多个G 电极部G、多个B电极部B，在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，多个所述R电极部和多个所述B电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个所述G电极部连接于另一列像素驱动电路；连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离S1小于所述R电极部在所述衬底基板上的正投影在列方向的尺寸S2或者所述B电极部所述衬底基板上的正投影在列方向的尺寸S3。其中，该显示面板还可以包括位于电极层背离衬底基板一侧的像素定义层，R电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，G电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，B电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合。各个电极部可以通过过孔连接第八桥接部58，以连接第六晶体管的第二极。
如图20、21所示，图20为本公开显示面板另一种示例性实施例的结构版图，图21为图20中电极层的结构版图。图20所示显示面板与图5所示显示面板仅区别在于电极层的结构不同。如图20、21所示，电极层可以包括多个电极部：R电极部R、G电极部G、B电极部B，各个电极部可以通过过孔连接第八桥接部58，以连接第六晶体管的第二极。在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，多个所述R电极部和多个所述B电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个所述G电极部连接于另一列像素驱动电路；连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离S1大于所述R电极部在所述衬底基板上的正投影在列方向的尺寸S2或者所述B电极部所述衬底基板上的正投影在列方向的尺寸S3。其中，R电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，G电极部在衬底基板上的 正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，B电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合。
需要说明的是，重复单元是以像素驱动电路为例进行说明，即显示面板中不同重复单元中的像素驱动电路结构相同。且显示面板中的电极部并不包括于像素驱动电路内。如图5、18、19、20所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔；画于电极层背离衬底基板一侧的黑色方块表示电极层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
如图22所示，为显示面板的沿图5中虚线AA剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、第一介电层96、钝化层97、第一平坦层98、第二平坦层99，其中，衬底基板90、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、钝化层97、第一平坦层98、第五导电层、第二平坦层99、电极层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；第一介电层96可以为氮化硅层；钝化层97的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料；第一平坦层98、第二平坦层99的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导电层、第五导电层的材料可以包括 金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。电极层可以包括铟镓锌氧化物层。
在其他示例性实施例中，图5所示显示面板还可以包括遮光层，遮光层可以位于衬底基板和第一有源层之间，如图23所示，为本公开显示面板另一种示例性实施例中遮光层的结构版图。遮光层可以包括在第一方向X和第二方向Y上分布的多个遮光部101，相邻遮光部101之间可以相互连接。遮光层可以为导体结构，例如，遮光层可以为遮光金属层。
如图24所示，为本公开显示面板另一种示例性实施例中遮光层和第一有源层的结构版图。遮光部101在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影，遮光部101可以降低光照对驱动晶体管特性的影响。
如图25所示，为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层的结构版图。遮光部101在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影交叠，遮光层可以连接一稳定电源端，例如，遮光层可以连接图3中的第一电源端、初始信号端等，遮光部101可以对第一导电部11起到稳压作用，从而降低驱动晶体管T3栅极在发光阶段的电压波动。
需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。
本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施 例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。
Claims (20)
- 一种显示面板，其中，所述显示面板包括发光单元和用于驱动所述发光单元的像素驱动电路，所述像素驱动电路包括：驱动晶体管；第五晶体管，第一极连接电源线，第二极连接所述驱动晶体管的第一极，栅极连接第一使能信号线；第六晶体管，第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，栅极连接第二使能信号线；所述显示面板还包括：衬底基板；第一有源层，位于所述衬底基板的一侧，所述第一有源层包括第三有源部、第五有源部、第六有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；第一导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括：所述第一使能信号线，所述第一使能信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影，所述第一使能信号线的部分结构用于形成所述第五晶体管的栅极；所述第二使能信号线，所述第二使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第六有源部在所述衬底基板上的正投影，所述第二使能信号线的部分结构用于形成所述第六晶体管的栅极；第一导电部，在所述衬底基板上的正投影覆盖所述第三有源部，用于形成所述驱动晶体管的栅极。
- 根据权利要求1所述的显示面板，其中，所述第一有源层还包括：第七有源部，连接于所述第三有源部和所述第六有源部之间，且所述第七有源部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；所述第一使能信号线包括多条使能信号线段，多条所述使能信号线段在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第一方向 延伸；所述第七有源部在所述衬底基板上的正投影贯穿在所述第一方向上相邻的两所述使能信号线段在所述衬底基板上的正投影之间的间隙；所述显示面板还包括：第一控制信号线，所述第一控制信号线在所述衬底基板上的正投影沿所述第一方向延伸，在所述第一方向上间隔分布的多条所述使能信号线段连接于同一条所述第一控制信号线。
- 根据权利要求2所述的显示面板，其中，所述第五晶体管为P型晶体管，所述像素驱动电路还包括：N型的第一晶体管，所述第一晶体管的第一极连接初始信号线，第二极连接所述发光单元的第一电极，栅极连接第一复位信号线，所述第一控制信号线复用为所述第一复位信号线；所述显示面板还包括：第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括：第一有源部，用于形成所述第一晶体管的沟道区；第三导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括：所述第一复位信号线，所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的顶栅。
- 根据权利要求3所述的显示面板，其中，所述第一导电层还包括多个凸起部，多个所述凸起部与多条使能信号线段一一对应设置，所述凸起部连接于与其对应的所述使能信号线段上；其中，所述凸起部在所述衬底基板上的正投影位于所述使能信号线段在所述衬底基板上的正投影和所述第一复位信号线在所述衬底基板上的正投影之间；所述显示面板还包括：第四导电层，位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括第三桥接部，所述第三桥接部分别通过过孔连接所述凸起部和所述第一复位信号线。
- 根据权利要求3所述的显示面板，其中，所述第二使能信号线在所述衬底基板上的正投影与所述第一使能信号线在所述衬底基板上的正投影不交叠；所述第一有源部在所述衬底基板上的正投影位于所述第二使能信号线在所述衬底基板上的正投影和所述第一使能信号线在所述衬底基板上的正投影之间。
- 根据权利要求3所述的显示面板，其中，在所述第一方向上，所述第一有源部在所述衬底基板上的正投影位于所述第六有源部在所述衬底基板上的正投影和所述第五有源部在所述衬底基板上的正投影之间。
- 根据权利要求2所述的显示面板，其中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；多条所述使能信号线段与多个所述重复单元对应设置，所述使能信号线段在所述衬底基板上的正投影覆盖与其对应的重复单元中两个所述第五有源部在所述衬底基板上的正投影。
- 根据权利要求3所述的显示面板，其中，所述第三导电层还包括：所述初始信号线，所述初始信号线包括多条初始信号线段，多条所述初始信号线段在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第一方向延伸；所述第二有源层还包括：第十有源部，所述第十有源部连接于所述第一有源部，且所述第十有源部至少部分结构在所述衬底基板上的正投影位于在所述第一方向上相邻两所述初始信号线段在所述衬底基板上的正投影之间的间隙；所述显示面板还包括：第四导电层，位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括：第四桥接部，所述第四桥接部在所述衬底基板上的正投影沿所述第一方向延伸，所述第四桥接部分别通过过孔连接在所述第一方向上相邻的两所述初始信号线段，且所述第四桥接部通过过孔连接位于该相 邻两所述初始信号线段之间的所述第十有源部。
- 根据权利要求8所述的显示面板，其中，所述初始信号线段在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第一复位信号线在所述衬底基板上的正投影之间；多条所述初始信号线段与多条所述使能信号线段对应设置，所述初始信号线段在所述衬底基板上的正投影和与其对应的所述使能信号线段在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括：第四晶体管，第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第二栅线；所述第一有源层还包括：第四有源部，用于形成所述第四晶体管的沟道区；所述第一导电层还包括：所述第二栅线，所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；其中，所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一使能信号线在所述衬底基板上的正投影的一侧。
- 根据权利要求10所述的显示面板，其中，所述像素驱动电路还包括：第二晶体管，第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线；所述显示面板还包括：第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第二有源部，所述第二有源部用于形成所述第二晶体管的沟道区；第三导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第一栅线，所述第一栅线在所述衬底基板的正投影沿所 述第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅；其中，所述第一栅线在所述衬底基板的正投影位于所述所述第二栅线在所述衬底基板的正投影和所述第一导电部在所述衬底基板上的正投影之间。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括：第一晶体管，所述第一晶体管的第一极连接初始信号线，第二极连接所述发光单元的第一电极，栅极连接第一复位信号线；第二晶体管，第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线；第四晶体管，第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第二栅线；电容，第一电极连接所述驱动晶体管的栅极，第二电极连接所述电源线；其中，所述第一晶体管、第二晶体管为N型晶体管，所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管为P型晶体管。
- 根据权利要求1所述的显示面板，其中，所述第一方向为行方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接所述电源线；所述显示面板还包括：第二导电层，位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括第二导电部，所述第二导电部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第二导电部用于形成所述电容的第二电极；第五导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第 五导电层包括所述电源线，所述电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；其中，在同一所述重复单元中，第一像素驱动电路中的第二导电部与所述第二像素驱动电路中的第二导电部连接；每列所述像素驱动电路对应设置一条所述电源线，在行方向上相邻所述重复单元中，相邻所述电源线相连接。
- 根据权利要求13所述的显示面板，其中，所述第二导电层还包括：第一连接部，在同一所述重复单元中，相邻所述第二导电部通过所述第一连接部连接；所述第一有源层还包括：第十二有源部，连接于所述第五有源部远离所述第三有源部的一端；所述显示面板还包括：第四导电层，位于所述第二导电层和所述第五导电层之间，所述第四导电层还包括：多个第一桥接部，多个所述第一桥接部与多个所述重复单元对应设置，所述第一桥接部分别通过过孔连接同一所述重复单元中的两个所述第十二有源部和所述第一连接部，且所述第一桥接部通过过孔连接所述电源线。
- 根据权利要求14所述的显示面板，其中，所述第一桥接部以所述第一像素驱动电路和所述第二像素驱动电路的镜像对称面镜像对称。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括：第一晶体管，所述第一晶体管的第一极连接初始信号线，第二极连接所述发光单元的第一电极，栅极连接第一复位信号线；第二晶体管，第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线；所述显示面板还包括：第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第一有源部和第二有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区；第三导电层，位于所述第二有源层背离所述衬底基板的一侧；第四导电层，位于所述第三导电层背离所述衬底基板的一侧；第五导电层，位于所述第四导电背离所述衬底基板的一侧，所述第五导电层包括所述电源线，所述电源线包括第一延伸部和第二延伸部，所述第一延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，所述第一延伸部在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影、所述第二有源部在所述衬底基板上的正投影。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括：第一晶体管，所述第一晶体管的第一极连接初始信号线，第二极连接所述发光单元的第一电极，栅极连接第一复位信号线；第二晶体管，第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第一栅线；所述显示面板还包括：第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第一有源部和第二有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区；第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第三栅线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第二晶体管的底栅；第二复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第一晶体管的底栅。
- 根据权利要求1所述的显示面板，其中，所述显示面板还包括：电极层，位于所述第一导电层背离所述衬底基板的一侧，所述电极层包括多个电极部，所述电极部用于形成所述发光单元的第一电极；多个所述电极部包括：多个R电极部、多个G电极部、多个B电极部；在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，多个所述R电极部和多个所述B电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个所述G电极部连接于另一列像素驱动电路；至少部分连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离小于所述R电极部在所述衬底基板上的正投影在列方向的尺寸或者所述B电极部所述衬底基板上的正投影在列方向的尺寸。
- 根据权利要求1所述的显示面板，其中，所述显示面板还包括：电极层，位于所述第一导电层背离所述衬底基板的一侧，所述电极层包括多个电极部，所述电极部用于形成所述发光单元的第一电极；多个所述电极部包括：多个R电极部、多个G电极部、多个B电极部；在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，多个所述R电极部和多个所述B电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个所述G电极部连接于另一列像素驱动电路；至少部分连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离大于所述R电极部在所述衬底基板上的正投影在列方向的尺寸或者所述B电极部所述衬底基板上的正投影在列方向的尺寸。
- 一种显示装置，其中，包括权利要求1-19任一项所述的显示面板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/078409 WO2023159602A1 (zh) | 2022-02-28 | 2022-02-28 | 显示面板、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116998245A true CN116998245A (zh) | 2023-11-03 |
Family
ID=87764385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280000315.9A Pending CN116998245A (zh) | 2022-02-28 | 2022-02-28 | 显示面板、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116998245A (zh) |
| WO (1) | WO2023159602A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4945063B2 (ja) * | 2004-03-15 | 2012-06-06 | 東芝モバイルディスプレイ株式会社 | アクティブマトリクス型表示装置 |
| US20220320247A1 (en) * | 2020-04-26 | 2022-10-06 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
| CN117042523A (zh) * | 2021-05-06 | 2023-11-10 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
| CN114093918A (zh) * | 2021-11-17 | 2022-02-25 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
-
2022
- 2022-02-28 WO PCT/CN2022/078409 patent/WO2023159602A1/zh unknown
- 2022-02-28 CN CN202280000315.9A patent/CN116998245A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023159602A1 (zh) | 2023-08-31 |
| WO2023159602A9 (zh) | 2024-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112885850B (zh) | 显示面板、显示装置 | |
| CN114122101A (zh) | 显示面板、显示装置 | |
| CN114495835B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| CN113224123A (zh) | 显示面板、显示装置 | |
| CN216818344U (zh) | 显示面板和显示装置 | |
| CN115152030B (zh) | 显示面板及显示装置 | |
| CN113517322B (zh) | 显示面板、显示装置 | |
| US20230157097A1 (en) | Display panel and display device | |
| CN115274708A (zh) | 显示面板及显示装置 | |
| CN116998245A (zh) | 显示面板、显示装置 | |
| EP4303931A1 (en) | Display panel and display apparatus | |
| CN217035641U (zh) | 显示面板及显示装置 | |
| US20240161696A1 (en) | Display panel and display device | |
| WO2024092496A1 (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| US20230351959A1 (en) | Display panel and display device | |
| CN117242512A (zh) | 像素电路及驱动方法、显示面板及驱动方法、显示装置 | |
| CN117642804A (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| CN117337099A (zh) | 显示面板及显示装置 | |
| US20220352278A1 (en) | Array substrate and display device | |
| CN117501855A (zh) | 显示面板及显示装置 | |
| KR20240072087A (ko) | 표시 패널 및 표시 장치 | |
| CN116267004A (zh) | 显示面板和显示装置 | |
| CN117280409A (zh) | 显示面板及显示装置 | |
| CN117321768A (zh) | 显示面板及显示装置 | |
| CN117642801A (zh) | 显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |