CN116454089A - 显示面板、显示装置 - Google Patents

Abstract

本公开涉及显示技术领域，提出一种显示面板、显示装置，显示面板包括：衬底基板、第一导电层、第二导电层、第一屏蔽层，第一导电层位于衬底基板的一侧，且包括多条第一信号线；第二导电层位于第一导电层背离衬底基板的一侧，且包括多条第二信号线；第一屏蔽层为导体结构，位于第一导电层和第二导电层之间，且第一屏蔽层连接一稳定电压源；其中，第一屏蔽层在衬底基板上的正投影覆盖第一信号线至少部分结构在衬底基板上的正投影、第二信号线至少部分结构在衬底基板上的正投影、衬底基板的第一区域中的至少一个，衬底基板的第一区域位于第一信号线在衬底基板上的正投影和第二信号线在衬底基板上的正投影之间。该显示面板具有较好的显示效果。

Description

显示面板、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置。

背景技术

相关技术中，显示面板包括有多条信号线，信号线之间的信号串扰容易造成显示面板显示异常。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括：衬底基板、第一导电层、第二导电层、第一屏蔽层，第一导电层位于所述衬底基板的一侧，所述第一导电层包括多条第一信号线；第二导电层位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括多条第二信号线；第一屏蔽层所述第一屏蔽层为导体结构，位于所述第一导电层和所述第二导电层之间，且所述第一屏蔽层连接一稳定电压源；其中，所述第一屏蔽层在所述衬底基板上的正投影覆盖所述第一信号线至少部分结构在所述衬底基板上的正投影、所述第二信号线至少部分结构在所述衬底基板上的正投影、衬底基板的第一区域中的至少一个，所述衬底基板的第一区域位于所述第一信号线在所述衬底基板上的正投影和所述第二信号线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，多条所述第一信号线包括数据线，多条所述第二信号线包括数据线；或，多条所述第一信号线包括数据线，多条所述第二信号线包括电源线；或，多条所述第一信号线包括电源线，多条所述第二信号线包括数据线。

本公开一种示例性实施例中，所述第一信号线在所述衬底基板上的正投影和所述第二信号线在所述衬底基板上的正投影沿第二方向延伸；所述第二信号线在衬底基板上的正投影和与其相邻的任意第二信号线在所述衬底基板上的正投影在第一方向上的距离大于该第二信号线在衬底基板上的正投影和与其相邻的任意第一信号线在所述衬底基板上的正投影在所述第一方向上的距离，所述第一方向和所述第二方向相交；所述第一信号线在衬底基板上的正投影和与其相邻的任意第一信号线在所述衬底基板上的正投影在第一方向上的距离大于该第一信号线在衬底基板上的正投影和与其相邻的任意第二信号线在所述衬底基板上的正投影在第一方向上的距离。

本公开一种示例性实施例中，所述显示面板还包括多个像素驱动电路和多条数据线，所述像素驱动电路沿第一方向和第二方向阵列分布，所述第一方向为行方向，所述第二方向为列方向，每列所述像素驱动电路对应设置有两条所述数据线；每列所述像素驱动电路对应设置的两条所述数据线包括第一数据线和第二数据线，所述第一数据线在所述衬底基板上的正投影和所述第二数据线在所述衬底基板上的正投影在行方向上交替分布。

本公开一种示例性实施例中，所述第一数据线形成所述第一信号线，所述第二数据线形成所述第二信号线。

本公开一种示例性实施例中，所述显示面板还包括多条电源线；所述电源线形成所述第二信号线，所述电源线在所述衬底基板上的正投影和与其相邻的任意所述第一数据线在所述衬底基板上的正投影在行方向上的距离小于该电源线在衬底基板上的正投影和与其相邻的任意所述第二数据线在所述衬底基板上的正投影在行方向上的距离；或，所述电源线形成所述第一信号线，所述电源线在所述衬底基板上的正投影和与其相邻的任意所述第一数据线在所述衬底基板上的正投影在行方向上的距离大于该电源线在所述衬底基板上的正投影和与其相邻的任意所述第二数据线在所述衬底基板上的正投影在行方向上的距离。

本公开一种示例性实施例中，所述显示面板还包括电源线；所述电源线形成所述第一信号线，所述电源线在所述衬底基板上的正投影位于相邻两所述第一数据线在所述衬底基板上的正投影之间；或，所述电源线形成所述第二信号线，所述电源线在所述衬底基板上的正投影位于相邻两所述第二数据线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，当所述电源线形成所述第一信号线时，所述第一屏蔽层部分结构在所述衬底基板上的正投影位于相邻所述第一数据线和所述电源线在所述衬底基板上的正投影之间；当所述电源线形成所述第二信号线时，所述第一屏蔽层部分结构在所述衬底基板上的正投影位于相邻所述第二数据线和所述电源线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述显示面板还包括：像素驱动电路，所述像素驱动电路包括第一子电路和第二子电路，所述显示面板还包括：第一电路层、第二电路层，第一电路层位于所述衬底基板的一侧，所述第一电路层包括所述第一子电路；第二电路层位于所述第一电路层背离所述衬底基板的一侧，所述第二电路层包括所述第二子电路，所述第一电路层在所述衬底基板上的正投影与所述第二电路层在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述显示面板还包括：第二屏蔽层，所述第二屏蔽层为导体结构，位于所述第一电路层和所述第二电路层之间，且所述第二屏蔽层连接一稳定电压源；所述第二电路层包括所述第一导电层，所述第一电路层包括第三导电层，所述第三导电层包括多条电源线；所述第二屏蔽层在所述衬底基板上的正投影覆盖所述第一信号线至少部分结构在所述衬底基板上的正投影、所述电源线至少部分结构在所述衬底基板上的正投影、衬底基板的第二区域中的至少一个，所述衬底基板的第二区域位于所述第一信号线在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述第一电路层包括所述第一导电层，所述第二电路层包括所述第二导电层，所述第一屏蔽层位于所述第一电路层和所述第二电路层之间；所述显示面板还包括：第二屏蔽层、第三导电层，所述第二屏蔽层为导体结构，位于所述第二电路层背离所述衬底基板的一侧，且所述第二屏蔽层连接一稳定电压源；第三导电层位于所述第二屏蔽层背离所述衬底基板的一侧，所述第三导电层包括多条电源线；所述第二屏蔽层在所述衬底基板上的正投影覆盖所述第二信号线至少部分结构在所述衬底基板上的正投影、所述电源线至少部分结构在所述衬底基板上的正投影、衬底基板的第二区域中的至少一个，所述衬底基板的第二区域位于所述第二信号线在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述像素驱动电路包括N型晶体管和P型晶体管；所述第一电路层包括所述像素驱动电路中的N型晶体管，所述第二电路层包括所述像素驱动电路中的P型晶体管；或，所述第一电路层包括所述像素驱动电路中的P型晶体管，所述第二电路层包括所述像素驱动电路中的N型晶体管。

本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第一极；所述驱动晶体管为P型晶体管，所述第一晶体管、第二晶体管为N型晶体管。

本公开一种示例性实施例中，所述第一电路层包括所述第一导电层，所述第二电路层包括所述第二导电层，所述第一屏蔽层位于所述第一电路层和所述第二电路层之间；所述第一电路层包括第一有源层和第一栅极层，所述第一有源层位于所述衬底基板的一侧，所述第一栅极层位于所述第一有源层背离所述衬底基板的一侧，所述第一有源层的至少部分结构用于形成所述第一电路层中晶体管的沟道区，所述第一栅极层的至少部分结构用于形成所述第一电路层中晶体管的栅极，所述第一导电层位于所述第一栅极层背离所述衬底基板的一侧；所述第二电路层包括第二有源层和第二栅极层，所述第二有源层位于所述第一屏蔽层背离所述衬底基板的一侧，所述第二栅极层位于所述第二有源层背离所述衬底基板的一侧，所述第二有源层的至少部分结构用于形成所述第二电路层中晶体管的沟道区，所述第二栅极层的至少部分结构用于形成所述第二电路层中晶体管的栅极，所述第二导电层位于所述第二栅极层背离所述衬底基板的一侧。

本公开一种示例性实施例中，所述第二电路层包括所述第一导电层；所述第二电路层包括第二有源层和第二栅极层，所述第二有源层位于所述第一电路层背离所述衬底基板的一侧，所述第二栅极层位于所述第二有源层背离所述衬底基板的一侧，所述第二有源层的至少部分结构用于形成所述第二电路层中晶体管的沟道区，所述第二栅极层的至少部分结构用于形成所述第二电路层中晶体管的栅极，所述第一导电层位于所述第二栅极层背离所述衬底基板的一侧。

本公开一种示例性实施例中，所述显示面板还包括像素驱动电路，所述像素驱动电路包括驱动晶体管和其他晶体管；所述驱动晶体管的沟道区和所述其他晶体管的沟道区位于不同有源层，所述其他晶体管的沟道区在衬底基板上的正投影至少部分与所述驱动晶体管源/漏电极在衬底基板上的正投影交叠。

根据本公开的一个方面，提供一种显示装置，该显示装置包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中显示面板一种结构示意图；

图2为本公开显示面板一种示例性实施例中的结构示意图；

图3为本公开显示面板另一种示例性实施例中的结构示意图；

图4为本公开显示面板另一种示例性实施例中的结构示意图；

图5为本公开显示面板另一种示例性实施例中的结构示意图；

图6为本公开显示面板一种示例性实施例中的结构示意图；

图7为本公开显示面板一种示例性实施例中的结构示意图；

图8为本公开显示面板一种示例性实施例中的结构示意图；

图9为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；

图10为图9中像素驱动电路一种驱动方法中各节点的时序图；

图11为本公开显示面板另一种示例性实施例的结构示意图；

图12为与第一数据线连接的像素驱动电路的结构示意图；

图13为与第二数据线连接的像素驱动电路的结构示意图；

图14为本公开显示面板另一种示例性实施例的结构示意图；

图15为本公开显示面板另一种示例性实施例中像素驱动电路的电路结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中显示面板一种结构示意图，该显示面板可以包括多个行列分布的像素驱动电路PIX、驱动芯片D-IC、栅极驱动电路，栅极驱动电路包括多个级联的移位寄存器单元(例如，GOA1、GOA2、GOA3、GOA4)，驱动芯片D-IC可以向S1、S2、S3、S4等节点写入数据信号。在该显示面板中，每列像素驱动电路可以对应设置两条数据线：第一数据线Da1、第二数据线Da2，在同一列像素驱动电路中，两条数据线连接不同行的像素驱动电路，且连接不同数据线的所述像素驱动电路在列方向上依次交替分布。第一数据线D1在显示面板中衬底基板上的正投影和所述第二数据线在显示面板中衬底基板上的正投影在行方向上交替分布。多条数据线可以分别通过多个晶体管与S1、S2、S3、S4等节点连接，该显示面板可以实现较高的刷新率。然而，在该显示面板中，位于同一导电层的相邻数据线之间的距离较近，从而会导致显示面板由于数据线之间发生信号串扰而显示异常。

基于此，本示例性实施例首先提供一种显示面板，如图2所示，为本公开显示面板一种示例性实施例中的结构示意图。该显示面板可以包括：衬底基板3、第一导电层、第二导电层、第一屏蔽层4，第一导电层位于所述衬底基板3的一侧，所述第一导电层可以包括多条第一信号线11；第二导电层位于所述第一导电层背离所述衬底基板3的一侧，所述第二导电层可以包括多条第二信号线22；所述第一屏蔽层4为导体结构，位于所述第一导电层和所述第二导电层之间，且所述第一屏蔽层4连接一稳定电压源；其中，所述第一屏蔽层在所述衬底基板上的正投影覆盖所述第一信号线至少部分结构在所述衬底基板上的正投影、所述第二信号线至少部分结构在所述衬底基板上的正投影、衬底基板的第一区域71，所述衬底基板的第一区域位于所述第一信号线在所述衬底基板上的正投影和所述第二信号线在所述衬底基板上的正投影之间。

本示例性实施例将原本位于同一导电层的第一信号线11和第二信号线22分别设置于不同的导电层，同时在该不同导电层之间增设第一屏蔽层4，从而可以通过第一屏蔽层4降低第一信号线11和第二信号线22之间的信号串扰，改善显示面板的显示效果。

如图2所示，该显示面板还可以包括介电层5和绝缘层6，介电层5位于第一导电层和第一屏蔽层4之间，绝缘层6位于第一屏蔽层4和第二导电层之间。

在其他示例性实施例中，所述第一屏蔽层在所述衬底基板上的正投影还可以覆盖所述第一信号线11至少部分结构在所述衬底基板上的正投影、所述第二信号线22至少部分结构在所述衬底基板上的正投影、衬底基板的第一区域71中的一个或多个，该设置中的第一屏蔽层依然可以对第一信号线11和第二信号线22起到一定的屏蔽作用。此外，第一屏蔽层连接的稳定电压源可以为显示面板中的电源线、初始信号线等。

本示例性实施例中，如图2所示，图2所示剖视图的剖切方向可以为第一方向X，所述第一信号线11在所述衬底基板上的正投影和所述第二信号线22在所述衬底基板上的正投影可以沿第二方向延伸，第二方向可以与第一方向X相交，例如，第二方向可以与第一方向X垂直，图2中，第二方向为垂直于纸面方向。本示例性实施例中，第一方向可以为显示面板的行方向，第二方向可以为显示面板的列方向。显示面板的列方向为显示面板中数据线在衬底基板上的延伸方向，显示面板的行方向为显示面板中栅线在衬底基板上的正投影的延伸方向。其中，某信号线在衬底基板上的正投影沿某一方向延伸，可以理解为该信号线在衬底基板上的正投影沿该方向直线延伸或者沿该方向弯折延伸。所述第二信号线22在衬底基板上的正投影和与其相邻的任意第二信号线22在所述衬底基板上的正投影在第一方向X上的距离大于该第二信号线22在衬底基板上的正投影和与其相邻的任意第一信号线11在所述衬底基板上的正投影在第一方向X上的距离，例如，如图2所示，第二信号线22在衬底基板上的正投影和与其相邻的第二信号线22在所述衬底基板上的正投影在第一方向X上的距离L1大于该第二信号线22在衬底基板上的正投影和与其相邻的第一信号线11在所述衬底基板上的正投影在第一方向X上的距离L2。所述第一信号线11在衬底基板上的正投影和与其相邻的任意第一信号线11在所述衬底基板上的正投影在第一方向X上的距离大于该第一信号线11在衬底基板上的正投影和与其相邻的任意第二信号线22在所述衬底基板上的正投影在第一方向X上的距离，例如，如图2所示，所述第一信号线11在衬底基板上的正投影和与其相邻的第一信号线11在所述衬底基板上的正投影在第一方向X上的距离L3大于该第一信号线11在衬底基板上的正投影和与其相邻的第二信号线22在所述衬底基板上的正投影在第一方向X上的距离L2。该设置可以提高位于同一导电层中两相邻信号线之间的距离，从而进一步降低信号线之间的信号串扰。需要说明的是，本示例性实施例中，信号线A在衬底基板上的正投影和信号线B在衬底基板上的正投影在第一方向上的距离可以指，信号线A在衬底基板上的正投影和信号线B在衬底基板上的正投影中相邻两侧边在第一方向X上的最小距离，或信号线A在衬底基板上的正投影和信号线B在衬底基板上的正投影中相邻两侧边在第一方向X上的平均距离。其中，当信号线A在衬底基板上的正投影在其延伸方向上的某一分段和信号线B在衬底基板上的正投影相交时，信号线A在衬底基板上的该段正投影与信号线B在衬底基板上正投影之间的距离为零。此外，相邻的第一信号线和第二信号线是指，在衬底基板上的正投影相邻的第一信号线和第二信号线，即没有任何第一信号线或第二信号线在衬底基板上的正投影位于该相邻的第一信号线和第二信号线在衬底基板上的正投影之间；相邻的第一信号线是指，在衬底基板上的正投影相邻的两第一信号线，即没有任何第一信号线在衬底基板上的正投影位于该相邻两第一信号线在衬底基板上的正投影之间；相邻的第二信号线是指，在衬底基板上的正投影相邻的两第二信号线，即没有任何第二信号线在衬底基板上的正投影位于该相邻两第二信号线在衬底基板上的正投影之间。

本示例性实施例中，如图2所示，第一信号线11在衬底基板上的正投影和第二信号线22在衬底基板上的正投影可以在行方向上依次交替分布。应该理解的是，在其他示例性实施例中，第一信号线11和第二信号线22还可以有其他分布方式。例如，如图3所示，为本公开显示面板另一种示例性实施例中的结构示意图。相邻两第二信号线22在衬底基板上的正投影可以位于两第一信号线11在衬底基板上的正投影之间；相邻两第一信号线11在衬底基板上的正投影可以位于两第二信号线22在衬底基板上的正投影之间。再例如，如图4所示，为本公开显示面板另一种示例性实施例中的结构示意图。第一信号线11在衬底基板上的正投影在其延伸方向上的任意分段还可以与第二信号线在衬底基板上的正投影至少部分交叠。当第一信号线11在衬底基板上的正投影在其延伸方向上的任意分段与第二信号线在衬底基板上的正投影至少部分交叠时，与第一信号线11相邻的第二信号线22即为与该第一信号线11正投影相交的第二信号线。图3、图4所示显示面板的设置依然可以实现：第二信号线22在衬底基板上的正投影和与其相邻的任意第二信号线22在所述衬底基板上的正投影在第一方向X上的距离大于该第二信号线22在衬底基板上的正投影和与其相邻的任意第一信号线11在所述衬底基板上的正投影在第一方向X上的距离；第一信号线11在衬底基板上的正投影和与其相邻的任意第一信号线11在所述衬底基板上的正投影在第一方向X上的距离大于该第一信号线11在衬底基板上的正投影和与其相邻的任意第二信号线22在所述衬底基板上的正投影在第一方向X上的距离。

本示例性实施例中，显示面板中数据线的设置方式可以如图1所示，如图2所示，其中，第一信号线11可以为图1中的第一数据线Da1，第二信号线22可以为图1中的第二数据线Da2。即本示例性实施例将第一数据线Da1和第二数据线Da2设置于不同的导电层，且在第一数据线Da1所在导电层和第二数据线Da2所在导电层之间增设第一屏蔽层，从而该显示面板可以改善由于相邻数据线之间信号串扰而导致的显示不良。应该理解的是，在其他示例性实施例中，图1中的第一数据线Da1也可以设置于第二导电层，相应的，图1中的第二数据线Da2也可以设置于第一导电层。此外，如图3所示，正投影位于两第一信号线11之间的相邻的第二信号线22可以分别为位于同一列像素驱动电路中的第一数据线和第二数据线，正投影位于两第二信号线22之间的相邻的第一信号线11可以分别为位于同一列像素驱动电路中的第一数据线和第二数据线，该设置同样可以改善由于相邻数据线之间信号串扰而导致的显示不良。

应该理解的是，在其他示例性实施例中，显示面板中数据线还可以有其他的设置方式，例如，每列像素驱动电路可以对应设置一条数据线，相应的，本公开依然可以将数据线分为两部分，且将两部分数据线分别设置于不同导电层，且通过位于该不同导电层之间的屏蔽层屏蔽数据线之间的信号串扰。此外，在其他示例性实施例中，第一信号线和第二信号线还可以为其他类型的信号线。例如，多条所述第一信号线还可以包括数据线，多条所述第二信号线包括电源线，或多条所述第一信号线可以包括电源线，多条所述第二信号线可以包括数据线。该设置可以降低数据线和电源线之间的信号串扰。

本示例性实施例中，如图5所示，为本公开显示面板另一种示例性实施例中的结构示意图。本示例性实施例中，第一信号线11可以包括图1中的第一数据线Da1，第二信号线22可以包括图1中的第二数据线Da2。显示面板还可以包括电源线VDD。所述电源线VDD可以形成部分所述第一信号线，所述电源线VDD在衬底基板上的正投影和与其相邻的任意所述第一数据线Da1在所述衬底基板上的正投影在行方向X上的距离可以大于该电源线VDD在衬底基板上的正投影和与其相邻的任意所述第二数据线Da2在所述衬底基板上的正投影在行方向X上的距离。例如，如图5所示，电源线VDD在衬底基板上的正投影和与其相邻的所述第一数据线Da1在所述衬底基板上的正投影在行方向上的距离L4可以大于该电源线VDD在衬底基板上的正投影和与其相邻的所述第二数据线Da2在所述衬底基板上的正投影在行方向上的距离L5。如图6所示，为本公开显示面板一种示例性实施例中的结构示意图。所述电源线VDD可以形成所述第二信号线，所述电源线VDD在衬底基板上的正投影和与其相邻的任意所述第一数据线Da1在所述衬底基板上的正投影在行方向X上的距离小于该电源线VDD在衬底基板上的正投影和与其相邻的所述第二数据线Da2在所述衬底基板上的正投影在行方向X上的距离。例如，所述电源线VDD可以形成所述第二信号线，所述电源线VDD在衬底基板上的正投影和与其相邻的所述第一数据线Da1在所述衬底基板上的正投影在行方向X上的距离L7小于该电源线VDD在衬底基板上的正投影和与其相邻的所述第二数据线Da2在所述衬底基板上的正投影在行方向X上的距离L6。图5、图6所示显示面板的设置中，电源线VDD和与其位于同一导电层的数据线具有较大的距离，从而该设置可以在降低第一数据线Da1和第二数据线Da2之间串扰的前提下，极大的降低了电源线VDD和数据线之间的信号串扰。

本示例性实施例中，如图5所示，当所述电源线VDD形成所述第一信号线时，所述第一屏蔽层4部分结构在所述衬底基板上的正投影可以位于相邻所述第一数据线Da1和所述电源线VDD在所述衬底基板上的正投影之间。如图6所示，当所述电源线VDD形成所述第二信号线时，所述第一屏蔽层4部分结构在所述衬底基板上的正投影可以位于相邻所述第二数据线和所述电源线在所述衬底基板上的正投影之间。该设置可以通过第一屏蔽层4降低位于同一导电层中电源线VDD和数据线之间的信号串扰。

如图7所示，为本公开显示面板一种示例性实施例中的结构示意图。所述电源线VDD可以形成所述第一信号线，所述电源线VDD在所述衬底基板上的正投影可以位于相邻两所述第一数据线Da1在所述衬底基板上的正投影之间。电源线VDD可以作为屏蔽结构降低位于同一导电层中相邻两第一数据线之间的信号串扰。同理，如图8所示，为本公开显示面板一种示例性实施例中的结构示意图。所述电源线VDD形成所述第二信号线，所述电源线VDD在所述衬底基板上的正投影可以位于相邻两所述第二数据线Da2在所述衬底基板上的正投影之间。电源线VDD可以作为屏蔽结构降低位于同一导电层中相邻两第二数据线之间的信号串扰。

本示例性实施例中，如图9所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第二极，栅极连接栅极驱动信号端Gate；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二极连接驱动晶体管T3的第一极，栅极连接栅极驱动信号端Gate；第六晶体管T6的第一极连接驱动晶体管T3的第一极，第二极连接第七晶体管T7的第一极，栅极连接使能信号端EM，第七晶体管T7的第二极连接初始信号端Vinit，栅极连接复位信号端Re；第一晶体管T1的第一极连接节点N，第二极连接初始信号端Vinit，栅极连接复位信号端Re；电容C的第一电极连接节点N，第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1到第七晶体管T7均可以为P型晶体管，例如，第一晶体管T1到第七晶体管T7均可以为P型低温多晶体硅晶体管，P型低温多晶体硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。

如图10所示，为图9中像素驱动电路一种驱动方法中各节点的时序图。其中，Gate表示栅极驱动信号端Gate的时序，Re表示复位信号端Re的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：复位信号端Re输出低电平信号，第一晶体管T1、第七晶体管T7导通，初始信号端Vinit向节点N、第六晶体管T6的第二极输入初始信号。在补偿阶段t2：栅极驱动信号端Gate输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向节点N写入电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压，初始信号端Vinit向第六晶体管T6的第二极输入初始信号。发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下向发光单元提供驱动电流。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)²，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

本示例性实施例中，像素驱动电路可以包括第一子电路和第二子电路，如图11所示，为本公开显示面板另一种示例性实施例的结构示意图。图11所示显示面板可以包括图2-8所示显示面板中的任意一种结构。该显示面板还可以包括：第一电路层81、第二电路层82，第一电路层81位于所述衬底基板3的一侧，所述第一电路层81可以包括所述第一子电路；第二电路层82位于所述第一电路层81背离所述衬底基板的一侧，所述第二电路层82可以包括所述第二子电路，所述第一电路层81在所述衬底基板上的正投影与所述第二电路层82在所述衬底基板上的正投影至少部分交叠。其中，电路层在衬底基板上的正投影可以指，电路层中各个器件(包括晶体管、电容等)在衬底基板上的正投影。该设置将像素驱动电路设置于层叠的两个电路层，从而可以降低像素驱动电路的布图面积，提高显示面板的像素密度。

应该理解的是，在其他示例性实施例中，该显示面板还可以包括更多数量的电路层，例如，该显示面板可以包括三层电路层，各个电路层在衬底基板上的正投影可以均交叠。

本示例性实施例中，如图11所示，所述显示面板还包括：第二屏蔽层7，所述第二屏蔽层7为导体结构，第二屏蔽层7位于所述第一电路层81和所述第二电路层82之间，且所述第二屏蔽层7连接一稳定电压源，第二屏蔽层7连接的稳定电压源可以为电源线、初始信号线等。所述第二电路层82可以包括上述的第一导电层1，所述第一电路层81还可以包括第三导电层SD1，所述第三导电层SD1可以包括多条电源线VDD；所述第二屏蔽层7在所述衬底基板上的正投影可以覆盖所述第一信号线11至少部分结构在所述衬底基板上的正投影、所述电源线VDD至少部分结构在所述衬底基板上的正投影、衬底基板的第二区域中的至少一个，所述衬底基板的第二区域位于所述第一信号线在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影之间。第二屏蔽层7可以用于屏蔽电源线VDD和第一信号线11之间的信号串扰。本示例性实施例中，第一屏蔽层4和第二屏蔽层7均可以整面覆盖于显示面板上。

如图11所示，第一电路层81可以包括依次层叠设置于衬底基板3上的第一有源层61、第一绝缘层GI1、第一栅极层G1、第二绝缘层GI2、第三导电层SD1。第二电路层82可以包括依次层叠设置于第二屏蔽层7上的第二有源层62、第四绝缘层GI4、第二栅极层G2、第五绝缘层GI5、第一导电层1。介电层5位于第一导电层1和第一屏蔽层4之间，绝缘层6位于第一屏蔽层4和第二导电层之间。该显示面板还可以包括位于第二屏蔽层7和第三导电层SD1之间的第一介电层ILD1、位于第二屏蔽层7和第二有源层62之间的第三绝缘层GI3、位于第二导电层2背离衬底基板3一侧的平坦层PLAN、位于平坦层PLAN背离衬底基板一侧的阳极层AND、位于阳极层AND背离衬底基板一侧的像素界定层PDL。

如图11所示，第一有源层61可以包括有源部611、有源部612，有源部611的部分结构可以用于形成晶体管的沟道区，有源部612的部分结构可以用于形成晶体管的沟道区。第一栅极层G1可以包括栅极部G11。第三导电层SD1可以包括源漏部SD11、源漏部SD12、电源线VDD，电源线VDD可以用于提供图9中的第一电源端。源漏部SD11、源漏部SD12、有源部611可以形成一晶体管。第二有源层62可以包括有源部621。第二栅极层G2可以包括栅极部G21，第一导电层1可以包括源漏部SD21、源漏部SD22、第一信号线11，有源部621、源漏部SD21、源漏部SD22可以形成一晶体管。阳极层AND可以用于形成发光单元的阳极，阳极层AND可以通过过孔H连接有源部612。如图11所示，第一屏蔽层4上开设有开口41，第二屏蔽层7上开设有开口711，过孔H在衬底基板上的正投影位于开口41在衬底基板上的正投影以内，且过孔H在衬底基板上的正投影位于开口711在衬底基板上的正投影以内，该设置可以避免过孔H和第一屏蔽层4、第二屏蔽层7电连接。应该理解的是，位于第一屏蔽层和/或第二屏蔽层两侧的导电层可以通过贯穿第一屏蔽层和/或第二屏蔽层的过孔连接，相应的，第一屏蔽层和/或第二屏蔽层上需要设置有开口，以使该过孔与第一屏蔽层和/或第二屏蔽层绝缘。此外，在其他示例性实施例中，阳极层AND还可以通过过孔与其他层级连接，以连接发光单元的阳极和第六晶体管的第二极。

如图12所示，为与第一数据线连接的像素驱动电路的结构示意图。该像素驱动电路中的驱动晶体管T3、第四晶体管T4可以位于第二电路层，该像素驱动电路中的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C可以位于第一电路层，第一数据线Da1可以位于第一导电层1，用于提供数据信号端。如图13所示，为与第二数据线连接的像素驱动电路的结构示意图。该像素驱动电路中的驱动晶体管T3、第四晶体管T4可以位于第二电路层，该像素驱动电路中的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C可以位于第一电路层，第二数据线Da2可以位于第二导电层2，用于提供数据信号端。应该理解的是，在其他示例性实施例中，像素驱动电路中的器件还可以以其他任意方式分配于不同电路层中，例如，第二晶体管T2也可以设置于第二电路层。再例如，驱动晶体管、第四晶体管可以位于同一电路层；再例如，驱动晶体管、第二晶体管、第四晶体管可以位于同一电路层。其中，晶体管位于同一电路层可以指，晶体管的沟道区位于同一有源层。

在其他示例性实施例中，驱动晶体管的沟道区和所述其他晶体管的沟道区可以位于不同有源层，其他晶体管的沟道区在衬底基板上的正投影至少部分与所述驱动晶体管源/漏电极在衬底基板上的正投影交叠，其他晶体管的沟道区在衬底基板上的正投影可以与驱动晶体管沟道区在衬底基板上的正投影不交叠。其他晶体管可以指像素驱动电路中除了驱动晶体管以外的所有晶体管，其他晶体管可以位于同一电路层或位于不同电路层。

如图14所示，为本公开显示面板另一种示例性实施例的结构示意图，图14所示显示面板可以包括图2-8所示显示面板中的任意一种结构。像素驱动电路可以包括第一子电路和第二子电路，该显示面板还可以包括：第一电路层81、第二电路层82，第一电路层81位于所述衬底基板3的一侧，所述第一电路层81可以包括所述第一子电路；第二电路层82位于所述第一电路层81背离所述衬底基板的一侧，所述第二电路层82可以包括所述第二子电路，所述第一电路层81在所述衬底基板上的正投影与所述第二电路层82在所述衬底基板上的正投影至少部分交叠。

本示例性实施例中，所述第一电路层81可以包括所述第一导电层1，所述第二电路层82可以包括所述第二导电层2，所述第一屏蔽层4可以位于所述第一电路层81和所述第二电路层82之间；所述显示面板还可以包括：第二屏蔽层7、第三导电层SD3，所述第二屏蔽层7为导体结构，位于所述第二电路层82背离所述衬底基板3的一侧，且所述第二屏蔽层7连接一稳定电压源；第三导电层SD3位于所述第二屏蔽层7背离所述衬底基板3的一侧，所述第三导电层SD3可以包括多条电源线VDD；所述第二屏蔽层7在所述衬底基板上的正投影覆盖所述第二信号线22至少部分结构在所述衬底基板上的正投影、所述电源线VDD至少部分结构在所述衬底基板上的正投影、衬底基板的第二区域中的至少一个，所述衬底基板的第二区域位于所述第二信号线在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影之间。第二屏蔽层7可以用于屏蔽电源线VDD和第二信号线22之间的信号串扰。

如图14所示，第一电路层81可以包括依次层叠设置于衬底基板3上的第一有源层61、第一绝缘层GI1、第一栅极层G1、第二绝缘层GI2、第一导电层1。第二电路层82可以包括依次层叠设置于第一屏蔽层4背离衬底基板一侧的第二有源层62、第四绝缘层GI4、第二栅极层G2、第五绝缘层GI5、第二导电层2。该显示面板还可以包括位于第二屏蔽层7和第二导电层2之间的第二介电层ILD2、位于第二屏蔽层7和第三导电层SD3之间的第六绝缘层GI6、位于第三导电层SD3背离衬底基板3一侧的平坦层PLAN、位于平坦层PLAN背离衬底基板一侧的阳极层AND、位于阳极层AND背离衬底基板一侧的像素界定层PDL。介电层5位于第一导电层1和第一屏蔽层4之间，绝缘层6位于第一屏蔽层4和第二有源层62之间。在该实施例中，像素驱动电路中的器件可以以其他任意方式分配于第一电路层和第二电路层中。

在其他示例性实施例中，显示面板中的像素驱动电路还可以为其他结构。如图15所示，为本公开显示面板另一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第二极，栅极连接第二栅极驱动信号端Gate2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二极连接驱动晶体管T3的第一极，栅极连接第一栅极驱动信号端Gate1；第六晶体管T6的第一极连接驱动晶体管T3的第一极，第二极连接第七晶体管T7的第一极，栅极连接使能信号端EM，第七晶体管T7的第二极连接第二初始信号端Vinit2，栅极连接第二复位信号端Re2；第一晶体管T1的第一极连接节点N，第二极连接第一初始信号端Vinit1，栅极连接第一复位信号端Re1；电容C的第一电极连接节点N，第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管，例如，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型金属氧化物晶体管具有较小的漏电流，从而可以降低节点N在发光阶段通过第一晶体管T1和第二晶体管T2的漏电流。同时，驱动晶体管T3可以为P型晶体管，例如，驱动晶体管T3可以为P型低温多晶体硅晶体管，P型低温多晶体硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7既可以为P型晶体管也可以为N型晶体管。

本示例性实施例中，同一类型的晶体管可以位于同一电路层中，例如，N型晶体管可以位于第一电路层中，P型晶体管位于第二电路层中。在其他示例性实施例中，N型晶体管也可以位于第二电路层中，P型晶体管位于第一电路层中。电容C既可以位于第一电路层中也可以位于第二电路层中。其中，不同类型晶体管的沟道区在衬底基板上的正投影至少部分交叠。

本示例性实施例中，绝缘层可以氧化硅层；介电层可以为氮化硅层；平坦层的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层。第一栅极层、第二栅极层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第一导电层、第二导电层、第三导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。第一屏蔽层、第二屏蔽层可以包括氧化铟锡层、金属层中的一种或多种。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (17)

1.一种显示面板，其中，所述显示面板包括：

衬底基板；

第一导电层，位于所述衬底基板的一侧，所述第一导电层包括多条第一信号线；

第二导电层，位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括多条第二信号线；

第一屏蔽层，所述第一屏蔽层为导体结构，位于所述第一导电层和所述第二导电层之间，且所述第一屏蔽层连接一稳定电压源；

其中，所述第一屏蔽层在所述衬底基板上的正投影覆盖所述第一信号线至少部分结构在所述衬底基板上的正投影、所述第二信号线至少部分结构在所述衬底基板上的正投影、衬底基板的第一区域中的至少一个，所述衬底基板的第一区域位于所述第一信号线在所述衬底基板上的正投影和所述第二信号线在所述衬底基板上的正投影之间。

2.根据权利要求1所述的显示面板，其中，

多条所述第一信号线包括数据线，多条所述第二信号线包括数据线；

或，多条所述第一信号线包括数据线，多条所述第二信号线包括电源线；

或，多条所述第一信号线包括电源线，多条所述第二信号线包括数据线。

3.根据权利要求1所述的显示面板，其中，所述第一信号线在所述衬底基板上的正投影和所述第二信号线在所述衬底基板上的正投影沿第二方向延伸；

所述第二信号线在衬底基板上的正投影和与其相邻的任意第二信号线在所述衬底基板上的正投影在第一方向上的距离大于该第二信号线在衬底基板上的正投影和与其相邻的任意第一信号线在所述衬底基板上的正投影在所述第一方向上的距离，所述第一方向和所述第二方向相交；

所述第一信号线在衬底基板上的正投影和与其相邻的任意第一信号线在所述衬底基板上的正投影在第一方向上的距离大于该第一信号线在衬底基板上的正投影和与其相邻的任意第二信号线在所述衬底基板上的正投影在第一方向上的距离。

4.根据权利要求1所述的显示面板，其中，所述显示面板还包括多个像素驱动电路和多条数据线，所述像素驱动电路沿第一方向和第二方向阵列分布，所述第一方向为行方向，所述第二方向为列方向，每列所述像素驱动电路对应设置有两条所述数据线；

每列所述像素驱动电路对应设置的两条所述数据线包括第一数据线和第二数据线，所述第一数据线在所述衬底基板上的正投影和所述第二数据线在所述衬底基板上的正投影在行方向上交替分布。

5.根据权利要求4所述的显示面板，其中，所述第一数据线形成所述第一信号线，所述第二数据线形成所述第二信号线。

6.根据权利要求4所述的显示面板，其中，所述显示面板还包括多条电源线；

所述电源线形成所述第二信号线，所述电源线在所述衬底基板上的正投影和与其相邻的任意所述第一数据线在所述衬底基板上的正投影在行方向上的距离小于该电源线在衬底基板上的正投影和与其相邻的任意所述第二数据线在所述衬底基板上的正投影在行方向上的距离；

或，所述电源线形成所述第一信号线，所述电源线在所述衬底基板上的正投影和与其相邻的任意所述第一数据线在所述衬底基板上的正投影在行方向上的距离大于该电源线在所述衬底基板上的正投影和与其相邻的任意所述第二数据线在所述衬底基板上的正投影在行方向上的距离。

7.根据权利要求4所述的显示面板，其中，所述显示面板还包括电源线；

所述电源线形成所述第一信号线，所述电源线在所述衬底基板上的正投影位于相邻两所述第一数据线在所述衬底基板上的正投影之间；

或，所述电源线形成所述第二信号线，所述电源线在所述衬底基板上的正投影位于相邻两所述第二数据线在所述衬底基板上的正投影之间。

8.根据权利要求6所述的显示面板，其中，

当所述电源线形成所述第一信号线时，所述第一屏蔽层部分结构在所述衬底基板上的正投影位于相邻所述第一数据线和所述电源线在所述衬底基板上的正投影之间；

当所述电源线形成所述第二信号线时，所述第一屏蔽层部分结构在所述衬底基板上的正投影位于相邻所述第二数据线和所述电源线在所述衬底基板上的正投影之间。

9.根据权利要求1所述的显示面板，其中，所述显示面板还包括：像素驱动电路，所述像素驱动电路包括第一子电路和第二子电路，所述显示面板还包括：

第一电路层，位于所述衬底基板的一侧，所述第一电路层包括所述第一子电路；

第二电路层，位于所述第一电路层背离所述衬底基板的一侧，所述第二电路层包括所述第二子电路，所述第一电路层在所述衬底基板上的正投影与所述第二电路层在所述衬底基板上的正投影至少部分交叠。

10.根据权利要求9所述的显示面板，其中，所述显示面板还包括：

第二屏蔽层，所述第二屏蔽层为导体结构，位于所述第一电路层和所述第二电路层之间，且所述第二屏蔽层连接一稳定电压源；

所述第二电路层包括所述第一导电层，所述第一电路层包括第三导电层，所述第三导电层包括多条电源线；

所述第二屏蔽层在所述衬底基板上的正投影覆盖所述第一信号线至少部分结构在所述衬底基板上的正投影、所述电源线至少部分结构在所述衬底基板上的正投影、衬底基板的第二区域中的至少一个，所述衬底基板的第二区域位于所述第一信号线在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影之间。

11.根据权利要求9所述的显示面板，其中，所述第一电路层包括所述第一导电层，所述第二电路层包括所述第二导电层，所述第一屏蔽层位于所述第一电路层和所述第二电路层之间；

所述显示面板还包括：

第二屏蔽层，所述第二屏蔽层为导体结构，位于所述第二电路层背离所述衬底基板的一侧，且所述第二屏蔽层连接一稳定电压源；

第三导电层，位于所述第二屏蔽层背离所述衬底基板的一侧，所述第三导电层包括多条电源线；

所述第二屏蔽层在所述衬底基板上的正投影覆盖所述第二信号线至少部分结构在所述衬底基板上的正投影、所述电源线至少部分结构在所述衬底基板上的正投影、衬底基板的第二区域中的至少一个，所述衬底基板的第二区域位于所述第二信号线在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影之间。

12.根据权利要求9所述的显示面板，其中，所述像素驱动电路包括N型晶体管和P型晶体管；

所述第一电路层包括所述像素驱动电路中的N型晶体管，所述第二电路层包括所述像素驱动电路中的P型晶体管；

或，所述第一电路层包括所述像素驱动电路中的P型晶体管，所述第二电路层包括所述像素驱动电路中的N型晶体管。

13.根据权利要求1所述的显示面板，其中，所述显示面板还包括像素驱动电路，所述像素驱动电路包括驱动晶体管和其他晶体管；

所述驱动晶体管的沟道区和所述其他晶体管的沟道区位于不同有源层，所述其他晶体管的沟道区在衬底基板上的正投影至少部分与所述驱动晶体管源/漏电极在衬底基板上的正投影交叠。

14.根据权利要求12所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接初始信号端，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第一极；

所述驱动晶体管为P型晶体管，所述第一晶体管、第二晶体管为N型晶体管。

15.根据权利要求12所述的显示面板，其中，所述第一电路层包括所述第一导电层，所述第二电路层包括所述第二导电层，所述第一屏蔽层位于所述第一电路层和所述第二电路层之间；

所述第一电路层包括第一有源层和第一栅极层，所述第一有源层位于所述衬底基板的一侧，所述第一栅极层位于所述第一有源层背离所述衬底基板的一侧，所述第一有源层的至少部分结构用于形成所述第一电路层中晶体管的沟道区，所述第一栅极层的至少部分结构用于形成所述第一电路层中晶体管的栅极，所述第一导电层位于所述第一栅极层背离所述衬底基板的一侧；

所述第二电路层包括第二有源层和第二栅极层，所述第二有源层位于所述第一屏蔽层背离所述衬底基板的一侧，所述第二栅极层位于所述第二有源层背离所述衬底基板的一侧，所述第二有源层的至少部分结构用于形成所述第二电路层中晶体管的沟道区，所述第二栅极层的至少部分结构用于形成所述第二电路层中晶体管的栅极，所述第二导电层位于所述第二栅极层背离所述衬底基板的一侧。

16.根据权利要求12所述的显示面板，其中，所述第二电路层包括所述第一导电层；

所述第二电路层包括第二有源层和第二栅极层，所述第二有源层位于所述第一电路层背离所述衬底基板的一侧，所述第二栅极层位于所述第二有源层背离所述衬底基板的一侧，所述第二有源层的至少部分结构用于形成所述第二电路层中晶体管的沟道区，所述第二栅极层的至少部分结构用于形成所述第二电路层中晶体管的栅极，所述第一导电层位于所述第二栅极层背离所述衬底基板的一侧。

17.一种显示装置，其中，包括权利要求1-16任一项所述的显示面板。