JP2023528702A - 表示パネル及び表示装置 - Google Patents

表示パネル及び表示装置 Download PDF

Info

Publication number
JP2023528702A
JP2023528702A JP2021577627A JP2021577627A JP2023528702A JP 2023528702 A JP2023528702 A JP 2023528702A JP 2021577627 A JP2021577627 A JP 2021577627A JP 2021577627 A JP2021577627 A JP 2021577627A JP 2023528702 A JP2023528702 A JP 2023528702A
Authority
JP
Japan
Prior art keywords
frame
line
frame region
region
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021577627A
Other languages
English (en)
Other versions
JP7507800B2 (ja
Inventor
洋 周
耀 黄
▲イ▼▲楊▼ ▲張▼
昊 ▲張▼
林宏 ▲韓▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023528702A publication Critical patent/JP2023528702A/ja
Application granted granted Critical
Publication of JP7507800B2 publication Critical patent/JP7507800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

表示パネル及び表示装置を提供する。表示パネルは、透光領域と、透光領域を取り囲んで設置され又は透光領域の一方側に位置する表示領域と、透光領域と表示領域との間に位置する枠領域と、枠領域内に位置する複数の枠領域データ線及び表示領域内に位置する複数の表示領域データ線を備え、複数の枠領域データ線と複数の表示領域データ線がそれぞれ接続される複数のデータ線と、枠領域内に位置する複数の枠領域ゲート線及び表示領域内に位置する複数の表示領域ゲート線を備え、複数の枠領域ゲート線と複数の表示領域ゲート線がそれぞれ接続される複数のゲート線と、を備え、枠領域ゲート線は第１部分を備え、枠領域データ線は第１部分を備え、枠領域ゲート線の第１部分と枠領域データ線の第１部分の延在方向は同じであり、枠領域ゲート線の第１部分は、複数の枠領域データ線のうちの１本の第１部分と重なる。

Description

本開示の実施例は表示パネル及び表示装置に関する。
電子機器製品の画面占有率に対するユーザの要求がますます高まることに伴い、フレキシブルパネルはノッチ、パンチ等の様々な形態を開発しており、正常な表示領域の画面下カメラの技術が成熟する前に、現在、比較的に成熟した画面占有率が最も高い技術は画面内パンチホール技術である。
本開示の実施例は表示パネル及び表示装置を提供する。
本開示の少なくとも１つの実施例は表示パネルを提供し、透光領域と、前記透光領域を取り囲んで設置され又は前記透光領域の一方側に位置する表示領域と、前記透光領域と前記表示領域との間に位置する枠領域と、ベース基板上に位置し、前記枠領域内に位置する複数の枠領域データ線及び前記表示領域内に位置する複数の表示領域データ線を備え、前記複数の枠領域データ線と前記複数の表示領域データ線がそれぞれ接続される複数のデータ線と、前記ベース基板上に位置し、前記枠領域内に位置する複数の枠領域ゲート線及び前記表示領域内に位置する複数の表示領域ゲート線を備え、前記複数の枠領域ゲート線と前記複数の表示領域ゲート線がそれぞれ接続される複数のゲート線と、を備え、前記枠領域ゲート線は第１部分を備え、前記枠領域データ線は第１部分を備え、前記枠領域ゲート線の前記第１部分の延在方向は、前記枠領域データ線の前記第１部分の延在方向と同じであり、前記枠領域ゲート線の前記第１部分は、前記ベース基板に垂直な方向に、前記複数の枠領域データ線のうちの１本の前記第１部分と重なる。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線の前記枠領域データ線と重なる部分の幅は、前記枠領域データ線の幅以下である。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線の前記枠領域データ線と重なる部分の延在方向における長さは、前記枠領域ゲート線の前記第１部分の長さよりも小さい。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線の前記枠領域データ線と重なる部分の延在方向における長さは、前記枠領域データ線の幅よりも大きい。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線の前記第１部分は曲げ部を備え、前記枠領域データ線の前記第１部分は曲げ部を備える。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線の前記曲げ部及び前記枠領域データ線の前記曲げ部の形状はいずれも円弧形状を含む。
本開示の１つ又は複数の実施例では、前記透光領域から離れる方向から前記透光領域に接近する方向に、前記枠領域ゲート線と前記枠領域データ線との重なる部分の長さは徐々に大きくなる。
本開示の１つ又は複数の実施例では、隣接する枠領域データ線は異なる層に位置する。
本開示の１つ又は複数の実施例では、前記隣接する枠領域データ線は、第１枠領域データ線及び第２枠領域データ線を備え、前記第１枠領域データ線は前記第２枠領域データ線よりも前記ベース基板に接近し、前記第１枠領域データ線と前記第２枠領域データ線との間に第１絶縁層が設けられる。
本開示の１つ又は複数の実施例では、前記第１枠領域データ線とそれに接続される表示領域データ線は一体構造であり、前記第２枠領域データ線とそれに接続される表示領域データ線は、前記第１絶縁層を貫通するビアホールを介して接続される。
本開示の１つ又は複数の実施例では、前記第１絶縁層は、パッシベーション層及び第１平坦化層を備える。
本開示の１つ又は複数の実施例では、表示パネルは、初期化信号線と、第１導線とをさらに備え、前記初期化信号線は前記ゲート線の前記ベース基板から離れる側に位置し、前記第１導線と前記第２枠領域データ線は同じ層に位置し、前記第１導線は前記初期化信号線に接続される。
本開示の１つ又は複数の実施例では、前記第１導線は、前記透光領域を取り囲んで設置される。
本開示の１つ又は複数の実施例では、前記第２枠領域データ線とそれに接続される表示領域データ線との接続位置は、前記第１導線の内側に位置する。
本開示の１つ又は複数の実施例では、表示パネルは第２導線をさらに備え、前記第２導線と前記第２枠領域データ線は同じ層に位置し、前記第２導線は前記第１導線を取り囲んで設置され、前記第２導線は前記第１導線と互いに絶縁される。
本開示の１つ又は複数の実施例では、前記第２導線は前記透光領域に開口部がある。
本開示の１つ又は複数の実施例では、表示パネルは複数の発光制御信号線をさらに備え、前記複数の発光制御信号線は、前記枠領域内に位置する複数の枠領域発光制御信号線及び前記表示領域内に位置する複数の表示領域発光制御信号線を備え、前記複数の枠領域発光制御信号線と前記複数の表示領域発光制御信号線はそれぞれ接続され、前記枠領域発光制御信号線は第１部分を備え、前記枠領域発光制御信号線の前記第１部分の延在方向は、前記枠領域データ線の前記第１部分の延在方向と同じであり、前記枠領域発光制御信号線の前記第１部分は、前記ベース基板に垂直な方向に、前記複数の枠領域データ線のうちの１本の前記第１部分と重なる。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線と前記枠領域発光制御信号線の一方は、前記第１枠領域データ線と重なり、前記枠領域ゲート線と前記枠領域発光制御信号線の他方は、前記第２枠領域データ線と重なる。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線は前記第１枠領域データ線と重なり、前記枠領域発光制御信号線は前記第２枠領域データ線と重なり、前記枠領域ゲート線と前記第１枠領域データ線との間の絶縁層の厚みは、前記枠領域発光制御信号線と前記第２枠領域データ線との間の絶縁層の厚みよりも小さい。
本開示の１つ又は複数の実施例では、前記複数の発光制御信号線の数は、前記複数のゲート線の数と同じである。
本開示の１つ又は複数の実施例では、前記枠領域発光制御信号線と前記表示領域発光制御信号線は異なる層に位置する。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線は、前記枠領域発光制御信号線よりも前記ベース基板に接近し、前記枠領域ゲート線と前記枠領域発光制御信号線との間にゲート絶縁層が設けられる。
本開示の１つ又は複数の実施例では、前記発光制御信号線と前記第１枠領域データ線との間に層間絶縁層が設けられる。
本開示の１つ又は複数の実施例では、表示パネルは第２平坦化層をさらに備え、前記第２平坦化層は前記第２枠領域データ線を被覆する。
本開示の１つ又は複数の実施例では、前記第１枠領域データ線、前記第２枠領域データ線、前記ゲート線、前記発光制御信号線のうちの少なくとも１つの材料は、金属又は合金を含む。
本開示の１つ又は複数の実施例では、表示パネルは表示ユニットをさらに備え、前記表示ユニットは有機発光ダイオードを備える。
本開示の１つ又は複数の実施例では、表示パネルはスペーサ柱をさらに備え、前記スペーサ柱は、前記枠領域内に位置し、前記透光領域を取り囲んで設置され、前記スペーサ柱は前記複数の枠領域データ線の前記透光領域に接近する側に位置し、前記スペーサ柱は前記枠領域の内側境界を構成する。
本開示の１つ又は複数の実施例では、前記スペーサ柱は金属材料で作製される。
本開示の１つ又は複数の実施例では、前記スペーサ柱は、前記第１枠領域データ線又は前記第２枠領域データ線と同じ層に設置される。
本開示の１つ又は複数の実施例では、前記スペーサ柱は、第１サブ層、第２サブ層及び第３サブ層を備え、前記第１サブ層は前記第２サブ層よりも前記ベース基板に接近し、前記第２サブ層は前記第３サブ層よりも前記ベース基板に接近し、前記第２サブ層の前記透光領域の半径方向に沿ったサイズは、前記第１サブ層の前記透光領域の半径方向に沿ったサイズよりも小さく、且つ前記第２サブ層の前記透光領域の半径方向に沿ったサイズは、前記第３サブ層の前記透光領域の半径方向に沿ったサイズよりも小さい。
本開示の１つ又は複数の実施例では、前記有機発光ダイオードは発光機能層を備え、前記発光機能層は、前記スペーサ柱の前記透光領域から離れる側に位置する第１部分及び前記スペーサ柱上に位置する第２部分を備え、前記発光機能層の第１部分と前記発光機能層の第２部分は前記スペーサ柱の側辺で破断される。
本開示の１つ又は複数の実施例では、前記透光領域は第１透光領域及び第２透光領域を備え、前記枠領域ゲート線は第２部分を備え、前記枠領域ゲート線の第２部分は前記第１透光領域と前記第２透光領域との間に位置し、前記枠領域ゲート線の第２部分は負荷コンデンサの第１極板に接続され、前記負荷コンデンサの第２極板と前記負荷コンデンサの第１極板は対向して設置される。
本開示の１つ又は複数の実施例では、前記負荷コンデンサの第２極板は、前記枠領域ゲート線の第２部分と部分的に重なる。
本開示の１つ又は複数の実施例では、前記枠領域ゲート線の第２部分と負荷コンデンサの第１極板は一体構造である。
本開示の１つ又は複数の実施例では、表示パネルは第１電源線をさらに備え、前記第１電源線は定電圧信号を提供するように配置され、前記負荷コンデンサの第２極板は前記第１電源線に接続される。
本開示の少なくとも１つの実施例は表示装置をさらに提供し、上記任意の表示パネルを備える。
本開示の実施例の技術案をより明確に説明するために、以下、実施例の図面を簡単に説明し、明らかに、以下に説明される図面は、本開示のいくつかの実施例に関するものに過ぎず、本開示を限定するものではない。
図１は表示パネルの模式図である。 図２は表示パネルの模式図である。 図３は表示パネルの模式図である。 図４は表示パネルの模式図である。 図５は表示パネルの局所模式図である。 図６は本開示の一実施例に係る表示パネルの各画素ユニットに信号を提供する信号線の模式図である。 図７は本開示の一実施例に係る表示パネルの局所平面図である。 図８は図７のデータ線の平面図である。 図９は図７のゲート線及び発光制御信号線の平面図である。 図１０は図７のＡ－Ｂ線に沿った断面図である。 図１１は本開示の一実施例に係る表示パネルの断面図である。 図１２は本開示の一実施例に係る表示パネルの平面図である。 図１３は本開示の一実施例に係る表示パネルの第３導電性パターン層及び第４導電性パターン層の平面図である。 図１４は本開示の一実施例に係る表示パネルの第４導電性パターン層の平面図である。 図１５は本開示の一実施例に係る表示パネルの断面図である。 図１６は本開示の一実施例に係る表示パネルの初期化信号線及び第２導線の平面図である。 図１７は本開示の一実施例に係る表示パネルの断面図である。 図１８は本開示の一実施例に係る表示パネルの断面図である。 図１９は本開示の一実施例に係る表示パネルの局所模式図である。 図２０は本開示の一実施例に係る表示パネルの局所模式図である。 図２１は本開示の一実施例に係る表示パネルの局所模式図である。 図２２は本開示の一実施例に係る表示パネルの模式図である。 図２３は本開示の一実施例に係る表示パネルの模式図である。 図２４は図２３の局所模式図である。 図２５は枠領域ゲート線の第２部分でのダミー画素ユニットの平面図である。 図２６は図２５のダミー画素ユニットの活性層のパターンである。 図２７は図２５のダミー画素ユニットの第１導電性パターン層のパターンである。 図２８は図２５のダミー画素ユニットの第２導電性パターン層のパターンである。 図２９は図２５のダミー画素ユニットの絶縁層のパターンである。 図３０は図２５のダミー画素ユニットの第３導電性パターン層のパターンである。 図３１は本開示の一実施例に係る表示パネルの画素回路構造の原理図である。 図３２は本開示の実施例に係る表示パネルの１つの画素ユニットのタイミング信号図である。 図３３は本開示の実施例に係る表示基板の平面図である。
本開示の実施例の目的、技術案及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明確、かつ完全に説明する。明らかに、説明される実施例は本開示の実施例の一部であり、実施例の全部ではない。説明される本開示の実施例に基づき、当業者が創造的な労働を必要とせずに得る全ての他の実施例は、いずれも本開示の保護範囲に属する。
特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解できる一般的な意味を有する。本開示で使用される「第１」、「第２」及び類似する用語は、何らかの順序、数又は重要性を示すものではなく、異なる構成要素を区別するためのものに過ぎない。同様に、「備える」又は「含む」等の類似する用語は、該用語の前に記載された素子又は部材が、該用語の後に列挙される素子又は部材、及びそれらの同等物を含むが、他の素子又は部材を排除しないことを意味する。「接続」又は「連結」等の類似する用語は、物理的又は機械的接続に限定されず、直接接続されるか間接的に接続されるかに関わらず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」等は、相対位置関係を示すことのみに用いられ、説明対象の絶対位置が変化すると、該相対位置関係も対応して変化する。
図１は表示パネルの模式図である。図１に示すように、表示パネルは透光領域Ｒ１と表示領域Ｒ２とを備える。画面内パンチホールの方法を用いる場合、透光領域Ｒ１内の少なくとも一部の構造が除去され、すなわち、画面内パンチホールの方法は、表示領域の一部を犠牲にして透光領域を形成する必要がある。図１に示すように、透光領域Ｒ１は円形である。透光領域Ｒ１はすなわちパンチホール領域である。パンチホール領域のサイズは、現在の表示画素ユニット行に欠いている表示画素ユニットの数を決め、表示画素ユニットの数が多く欠いているほど、ゲート線（走査信号）の負荷も多く欠き、走査信号が補償する必要がある静電容量が大きくなる。
図２は表示パネルの模式図である。図２に示す表示パネルの透光領域Ｒ１の形状は、図１に示す表示パネルの透光領域Ｒ１とは異なる。図２に示すように、透光領域Ｒ１はレーストラック形状である。本開示の実施例に係る表示パネルの透光領域Ｒ１の形状は、図１及び図２に示す形状に限定されず、必要に応じて設定することができる。本開示の実施例に係る表示パネルの透光領域Ｒ１の設置位置も図示されるものに限定されず、必要に応じて設定することができる。本開示の以下の実施例は、透光領域Ｒ１の形状が円形であることを説明する。
図３は表示パネルの模式図である。図３に示すように、透光領域Ｒ１にパンチを必要とするため、パンチしない場合に該領域を貫通すべき配線は、透光領域Ｒ１の縁部に沿って延在する必要があり、それにより枠領域Ｒ３を形成する。図３に示すように、枠領域Ｒ３は、表示領域Ｒ２と透光領域Ｒ１との間に位置する。表示領域Ｒ２は透光領域Ｒ１を取り囲み、枠領域Ｒ３は透光領域Ｒ１を取り囲む。もちろん、他の実施例では、表示領域Ｒ２は透光領域Ｒ１の一方側に位置し、枠領域Ｒ３は表示領域Ｒ２と透光領域Ｒ１との間に位置するようにしてもよい。図３は、データ線３１３、ゲート線１１３及び発光制御信号線２１３を示している。
図３に示すように、ゲート線１１３は第１導電性パターン層ＬＹ１に位置し、発光制御信号線２１３は第２導電性パターン層ＬＹ２に位置し、データ線３１３は第３導電性パターン層ＬＹ３に位置する。もちろん、他の実施例では、発光制御信号線２１３は第１導電性パターン層ＬＹ１に位置してもよい。
図３は第１方向Ｘ及び第２方向Ｙを示している。図３に示すように、データ線３１３は第２方向Ｙに沿って延在し、ゲート線１１３及び発光制御信号線２１３はいずれも第１方向Ｘに沿って延在する。ここで説明される各信号線の延在方向とは、該信号線の全体的な延在傾向を指し、該信号線が該方向に沿って延在しない部分を含むことを排除しない。
図３は全ての信号線を示しておらず、本開示の実施例に係る表示パネルは他の信号線をさらに備えてもよい。例えば、本開示の実施例に係る表示パネルは、電源線と、初期化信号線等の信号線をさらに備えてもよい。
図４は表示パネルの模式図である。図４は、透光領域Ｒ１、表示領域Ｒ２及び枠領域Ｒ３を示しており、図示を明確にするために、信号線が省略される。
図５は表示パネルの局所模式図である。図５は透光領域Ｒ１及びその付近の構造の模式図を示している。図５は４本のデータ線３１３、２本のゲート線１１３及び２本の発光制御信号線２１３を示している。
一方では、画面内パンチホールは、画素回路が損失するだけでなく、パンチホール領域（透光領域Ｒ１）の横方向及び縦方向の負荷（Ｌｏａｄｉｎｇ）も損失するが、通常の設計ではこの損失負荷を補償していない。ノッチ型異形画面の設計経験に応じて、該部分の負荷損失は、画素ユニットの損失境界での表示差異、例えば、パンチホールが位置する横方向範囲に表示が暗い等の表示ムラをもたらす恐れがある。現在、市場に出回っているパネルのパンチホール設計は、パンチホールのサイズが小さいため、通常の表示画面の該表示差異の問題が明らかではないが、より厳密な表示条件（例えば、高リフレッシュ率）で該表示ムラが発生する。また例えば、機械メーカーがより多くのフロントカメラセンサを必要とし、同じ行の位置にレーストラック形状のパンチホールを設計する必要がある場合、負荷損失がより多くなり、該表示ムラは明らかになる。
他方では、複数の信号線は枠領域に形成され、信号線が占めるスペースは、枠領域のサイズに影響を与えるため、画面占有率を向上させることに不利である。
図６は本開示の一実施例に係る表示パネルの各画素ユニットに信号を提供する信号線の模式図である。各表示画素ユニットＰ１は、発光ユニット及び発光ユニットに駆動電流を提供する画素回路構造を備え、発光ユニットは、エレクトロルミネッセンスユニット、例えば有機エレクトロルミネッセンスユニットであってもよく、例えば有機発光ダイオード（ＯＬＥＤ）であってもよい。表示画素ユニットＰ１は、正常に発光する画素ユニットである。表示画素ユニットＰ１は表示領域Ｒ２に位置する。
図６は、ゲート線１１３、データ線３１３、第１電源線３１１、第２電源線３１２、発光制御信号線２１３及び初期化信号線２１０を示している。例えば、ゲート線１１３は、画素回路構造に走査信号ＳＣＡＮ又はリセット信号ＲＥＳＥＴの少なくとも１つを提供するように配置され、ゲート線１１３は、画素回路構造にリセット信号ＲＥＳＥＴを提供するように配置される場合、リセット制御信号線と呼ばれてもよい。例えば、表示パネルでは、本行の画素ユニットの第２リセット制御信号線１１２は、次の行の画素ユニットの第１リセット制御信号線１１１とされる。発光制御信号線２１３は、表示画素ユニットＰ１に発光制御信号ＥＭを提供するように配置される。データ線３１３は、画素回路構造１０にデータ信号ＤＡＴＡを提供するように配置され、第１電源線３１１は、画素回路構造１０に一定の第１電圧信号ＥＬＶＤＤを提供するように配置され、第２電源線３１２は、画素回路構造に一定の第２電圧信号ＥＬＶＳＳを提供するように配置され、第１電圧信号ＥＬＶＤＤは第２電圧信号ＥＬＶＳＳよりも大きい。初期化信号線２１０は、画素回路構造に初期化信号Ｖｉｎｔを提供するように配置される。初期化信号Ｖｉｎｔは定電圧信号であり、その大きさは第１電圧信号ＥＬＶＤＤと第２電圧信号ＥＬＶＳＳとの間にあってもよいが、これに限定されず、例えば、初期化信号Ｖｉｎｔは第２電圧信号ＥＬＶＳＳ以下であってもよい。例えば、画素回路構造は、走査信号ＳＣＡＮ、データ信号ＤＡＴＡ、初期化信号Ｖｉｎｔ、第１電圧信号ＥＬＶＤＤ、第２電圧信号ＥＬＶＳＳ、発光制御信号ＥＭ等の信号の制御では、駆動電流を出力して発光ユニットを発光させるように駆動する。
例えば、図６に示すように、ゲート線１１３は第１導電性パターン層ＬＹ１に位置し、初期化信号線２１０は第２導電性パターン層ＬＹ２に位置し、データ線３１３及び第１電源線３１１は第３導電性パターン層ＬＹ３に位置し、第２電源線３１２も第３導電性パターン層ＬＹ３に位置してもよい。
図７は本開示の一実施例に係る表示パネルの局所平面図である。図７に示すように、表示パネルは、透光領域Ｒ１と、表示領域Ｒ２と、枠領域Ｒ３と、複数の発光制御信号線２１３と、複数のデータ線３１３と、複数のゲート線１１３とを備える。
図７に示すように、表示領域Ｒ２は、透光領域Ｒ１を取り囲んで設置され又は透光領域Ｒ１の一方側に位置する。枠領域Ｒ３は、透光領域Ｒ１と表示領域Ｒ２との間に位置する。
例えば、図６及び図７を参照し、複数の発光制御信号線２１３の数は複数のゲート線１１３の数と同じである。すなわち、各行の画素ユニットのために１本の発光制御信号線２１３を設置し、発光制御信号は行ごとに駆動し、それにより低階調の調光点滅問題を改善する。この場合、枠領域Ｒ３に、横方向の信号線の数が縦方向の信号線の数と同じであるようにし、透光領域Ｒ１が円形である場合、枠領域Ｒ３は円環状であってもよいが、これに限定されない。
図７に示すように、枠領域Ｒ３内に、１本のゲート線１１３は第１位置で１本のデータ線３１３と重なり、第２位置でもう１本のデータ線３１３と重なる。図７に示すように、枠領域Ｒ３内に、１本の発光制御信号線２１３は第３位置で１本のデータ線３１３と重なり、第４位置でもう１本のデータ線３１３と重なる。図７に示すように、枠領域Ｒ３内に、１本のデータ線３１３は第５位置で１本の発光制御信号線２１３と重なり、第６位置で１本のゲート線１１３と重なる。
図８は図７のデータ線の平面図である。図７及び図８を参照し、複数のデータ線３１３はベース基板上に位置し、枠領域Ｒ３内に位置する複数の枠領域データ線３１３ａ及び表示領域Ｒ２内に位置する複数の表示領域データ線３１３ｂを備え、複数の枠領域データ線３１３ａと複数の表示領域データ線３１３ｂはそれぞれ接続される。各データ線３１３は、枠領域Ｒ３内に位置する枠領域データ線３１３ａ及び表示領域Ｒ２内に位置する表示領域データ線３１３ｂを備える。図８は複数の表示領域データ線３１３ｃをさらに示し、複数の表示領域データ線３１３ｃはそれぞれ複数の枠領域データ線３１３ａに接続され、この場合、各データ線３１３は、枠領域Ｒ３内に位置する枠領域データ線３１３ａ、表示領域Ｒ２内に位置する表示領域データ線３１３ｂ、及び表示領域Ｒ２内に位置する表示領域データ線３１３ｃを備える。表示領域データ線３１３ｂと表示領域データ線３１３ｃはそれぞれ枠領域データ線３１３ａの両側に設置される。
図９は図７のゲート線及び発光制御信号線の平面図である。図７及び図９を参照し、複数のゲート線１１３はベース基板上に位置し、枠領域Ｒ３内に位置する複数の枠領域ゲート線１１３ａ、及び表示領域Ｒ２内に位置する複数の表示領域ゲート線１１３ｂを備え、複数の枠領域ゲート線１１３ａと複数の表示領域ゲート線１１３ｂはそれぞれ接続される。各ゲート線１１３は、枠領域Ｒ３内に位置する枠領域ゲート線１１３ａ及び表示領域Ｒ２内に位置する表示領域ゲート線１１３ｂを備える。図９は複数の表示領域ゲート線１１３ｃをさらに示し、複数の表示領域ゲート線１１３ｃはそれぞれ複数の枠領域ゲート線１１３ａに接続され、この場合、各ゲート線１１３は、枠領域Ｒ３内に位置する枠領域ゲート線１１３ａ、表示領域Ｒ２内に位置する表示領域ゲート線１１３ｂ、及び表示領域Ｒ２内に位置する表示領域ゲート線１１３ｃを備える。表示領域ゲート線１１３ｂと表示領域ゲート線１１３ｃはそれぞれ枠領域ゲート線１１３ａの両側に設置される。
図７～図９を参照し、枠領域ゲート線１１３ａは第１部分１１３１を備え、枠領域データ線３１３ａは第１部分３１３１を備え、枠領域ゲート線１１３ａの第１部分１１３１の延在方向は、枠領域データ線３１３ａの第１部分３１３１の延在方向と同じであり、枠領域ゲート線１１３ａの第１部分１１３１は、ベース基板に垂直な方向に、複数の枠領域データ線３１３ａのうちの１本の第１部分３１３１と重なる。例えば、延在方向が同じであることとは、２つの素子が共形部分を有し、共形部分の延在方向が同じであり、又は、共形部分の延在傾向が同じであることを指してもよい。例えば、延在方向が同じであることとは、２つの素子の同じ点での延在方向が同じであることを指してもよい。例えば、延在方向とは該線の全体的な延在傾向を指してもよく、該線が直線でない場合、該線の接線の方向はその延在方向であってもよい。延在方向が同じであることは、延在方向が完全に同じであること、及びほぼ同じであることを含む。図７では、両矢印の曲線を用いて、異なる素子の重なり部分の延在方向を例示的に説明する。
図１０は図７のＡ－Ｂ線に沿った断面図である。図１０に示すように、表示基板はベース基板ＢＳを備える。ベース基板ＢＳ上にバリア（ｂａｒｒｉｅｒ）層ＢＲが設けられ、バリア層ＢＲ上に第１ゲート絶縁層ＧＩ１が設けられ、第１ゲート絶縁層ＧＩ１上に第１導電性パターン層ＬＹ１が設けられ、第１導電性パターン層ＬＹ１はゲート線１１３を備える。第１導電性パターン層ＬＹ１上に第２ゲート絶縁層ＧＩ２が設けられ、第２ゲート絶縁層ＧＩ２上に第２導電性パターン層ＬＹ２が設けられ、第２導電性パターン層ＬＹ２は発光制御信号線２１３を備える。第２導電性パターン層ＬＹ２上に層間絶縁層ＩＬＤが設けられる。層間絶縁層ＩＬＤ上に第３導電性パターン層ＬＹ３が設けられ、第３導電性パターン層ＬＹ３はデータ線３１３を備える。第３導電性パターン層ＬＹ３上にパッシベーション層ＰＶＸ及び第１平坦化層ＰＬＮ１が設けられる。
図１０は第３方向Ｚを示している。第３方向Ｚは第１方向Ｘに垂直である。第３方向Ｚは第２方向Ｙにも垂直である。第３方向Ｚはすなわちベース基板ＢＳに垂直な方向である。図７～図１０を参照し、枠領域ゲート線１１３ａの第１部分１１３１は、ベース基板ＢＳに垂直な方向に、複数の枠領域データ線３１３ａのうちの１本の第１部分３１３１と重なる。
従来のテスト経験及びシミュレーション結果に基づいて、ゲート線の負荷差異は表示パネルに最も大きな影響を与え、その負荷は走査信号ＳＣＡＮの立ち上がりエッジ時間と立ち下がりエッジ時間に影響を与えるため、データ信号ＤＡＴＡの書き込み時間に影響を与え、データ信号ＤＡＴＡの書き込み時間の差異は、表示パネルの表示明るさの差異を直接もたらし、そのため、ゲート線とデータ線を重ねてそれぞれコンデンサの２つの極板を構成し、ゲート線の損失する負荷を補償し、表示パネルの明るさの差異を小さくし、表示効果を向上させる。本開示の実施例に係る表示パネルは、パンチに起因するパネルの表示差異を補正し、表示品質を向上させる。
例えば、図７及び図１０を参照し、枠領域ゲート線１１３ａの枠領域データ線３１３ａと重なる部分１１は、枠領域ゲート線１１３ａの第１部分１１３１の一部であり、枠領域ゲート線１１３ａの枠領域データ線３１３ａと重なる部分１１の幅は、枠領域データ線３１３ａの幅以下である。
例えば、図７及び図８を参照し、枠領域データ線３１３ａの枠領域ゲート線１１３ａと重なる部分３１は、枠領域データ線３１３ａの第１部分３１３１の一部である。枠領域データ線３１３ａの枠領域ゲート線１１３ａと重なる部分３１の延在方向における長さは、枠領域データ線３１３ａの第１部分３１３１の長さよりも小さい。
本開示の実施例では、素子の長さとはその延在方向におけるサイズを指してもよく、素子の幅とはその延在方向に垂直な方向におけるサイズを指してもよい。
例えば、図７及び図９を参照し、枠領域ゲート線１１３ａの枠領域データ線３１３ａと重なる部分１１の延在方向における長さは、枠領域ゲート線１１３ａの第１部分１１３１の長さよりも小さい。
例えば、図７を参照し、枠領域ゲート線１１３ａの枠領域データ線３１３ａと重なる部分１１の延在方向における長さは、枠領域データ線３１３ａの幅よりも大きい。
例えば、図７及び図９を参照し、枠領域ゲート線１１３ａの第１部分１１３１は曲げ部を備え、枠領域データ線３１３ａの第１部分３１３１は曲げ部を備える。例えば、枠領域ゲート線１１３ａの曲げ部と枠領域データ線３１３ａの曲げ部の形状はいずれも円弧形状を含む。
例えば、図７を参照し、透光領域Ｒ１から離れる方向から透光領域Ｒ１に接近する方向に、枠領域ゲート線１１３ａと枠領域データ線３１３ａとの重なる部分の長さは徐々に大きくなる。
例えば、図７、図９及び図１０を参照し、表示パネルは複数の発光制御信号線２１３をさらに備え、複数の発光制御信号線２１３は、枠領域Ｒ３内に位置する複数の枠領域発光制御信号線２１３ａ及び表示領域Ｒ２内に位置する複数の表示領域発光制御信号線２１３ｂを備え、複数の枠領域発光制御信号線２１３ａと複数の表示領域発光制御信号線２１３ｂはそれぞれ接続され、枠領域発光制御信号線２１３ａは第１部分２１３１を備え、枠領域発光制御信号線２１３ａの第１部分２１３１の延在方向は、枠領域データ線３１３ａの第１部分３１３１の延在方向と同じであり、枠領域発光制御信号線２１３ａの第１部分２１３１は、ベース基板ＢＳに垂直な方向に、複数の枠領域データ線３１３ａのうちの１本の第１部分３１３１と重なる。それにより、発光制御信号線とデータ線を重ねてそれぞれコンデンサの２つの極板を構成し、発光制御信号線の損失する負荷を補償し、表示効果を向上させる。
例えば、図９に示すように、各発光制御信号線２１３は、枠領域Ｒ３内に位置する枠領域発光制御信号線２１３ａ及び表示領域Ｒ２内に位置する表示領域発光制御信号線２１３ｂを備える。
例えば、図９に示すように、複数の発光制御信号線２１３は、表示領域Ｒ２内に位置する複数の表示領域発光制御信号線２１３ｃをさらに備え、複数の表示領域発光制御信号線２１３ｃと複数の枠領域発光制御信号線２１３ａはそれぞれ接続される。各発光制御信号線２１３は、枠領域Ｒ３内に位置する枠領域発光制御信号線２１３ａ、表示領域Ｒ２内に位置する表示領域発光制御信号線２１３ｂ、及び表示領域Ｒ２内に位置する表示領域発光制御信号線２１３ｃを備える。表示領域発光制御信号線２１３ｂと表示領域発光制御信号線２１３ｃは、それぞれ枠領域発光制御信号線２１３ａの両側に設置される。
例えば、図７及び図９を参照し、枠領域発光制御信号線２１３ａの枠領域データ線３１３ａと重なる部分２１の延在方向における長さは、枠領域発光制御信号線２１３ａの第１部分１１３１の長さよりも小さい。
例えば、図７に示すように、枠領域発光制御信号線２１３ａの枠領域データ線３１３ａと重なる部分２１の延在方向における長さは、枠領域データ線３１３ａの幅よりも大きい。
例えば、図７及び図９を参照し、枠領域発光制御信号線２１３ａの第１部分２１３１は曲げ部を備える。例えば、枠領域発光制御信号線２１３ａの曲げ部と枠領域データ線３１３ａの曲げ部の形状はいずれも円弧形状を含む。
例えば、図７に示すように、透光領域Ｒ１から離れる方向から透光領域Ｒ１に接近する方向に、枠領域発光制御信号線２１３ａと枠領域データ線３１３ａとの重なる部分２１の長さは徐々に大きくなる。
例えば、図７に示すように、複数の枠領域発光制御信号線２１３ａの枠領域データ線３１３ａと重なる部分２１と、複数の枠領域ゲート線１１３ａの枠領域データ線３１３ａと重なる部分１１とは交互に設置される。すなわち、複数の部分２１と複数の部分１１とは交互に設置される。
図７は、枠領域ゲート線１１３ａの第１部分１１３１を円の一部とし、枠領域データ線３１３ａの第１部分３１３１を円の一部とし、枠領域発光制御信号線２１３ａの第１部分２１３１を円の一部とすることを例として説明するが、これに限定されず、他の実施例では、枠領域ゲート線１１３ａの第１部分１１３１は他の曲げ形態を用いてもよく、枠領域データ線３１３ａの第１部分３１３１は他の曲げ形態を用いてもよく、枠領域発光制御信号線２１３ａの第１部分２１３１は他の曲げ形態を用いてもよい。
図７及び図１０は、隣接するデータ線３１３が同じ層に位置し、すなわち、隣接するデータ線３１３が第３導電性パターン層ＬＹ３に位置することを例として説明するが、これに限定されない。例えば、他の実施例では、図７及び図１０に示す隣接する枠領域データ線３１３ａは異なる層に位置してもよい。
図１１は本開示の一実施例に係る表示パネルの断面図である。図１１に示すように、隣接する枠領域データ線３１３ａは異なる層に位置し、それにより透光領域の周囲の枠領域内の信号線の占有スペースを小さくし、狭額縁及びより高い画面占有率を実現する。例えば、図１１に示すように、隣接する枠領域データ線３１３ａは、第１枠領域データ線３１３ａ１及び第２枠領域データ線３１３ａ２を備え、第１枠領域データ線３１３ａ１は、第２枠領域データ線３１３ａ２よりもベース基板ＢＳに接近し、第１枠領域データ線３１３ａ１と第２枠領域データ線３１３ａ２との間に絶縁層が設けられる。例えば、絶縁層は、パッシベーション層ＰＶＸ及び第１平坦化層ＰＬＮ１を備える。
例えば、本開示の実施例では、発光制御信号線２１３は第２導電性パターン層ＬＹ２に位置してもよいが、これに限定されない。他の実施例では、発光制御信号線２１３はセグメント化して形成されてもよく、例えば、枠領域発光制御信号線２１３ａは第２導電性パターン層ＬＹ２に位置するが、発光制御信号線２１３の枠領域発光制御信号線２１３ａ以外の部分は第１導電性パターン層ＬＹ１に位置する。例えば、図９に示す表示領域発光制御信号線２１３ｂは第１導電性パターン層ＬＹ１に位置するが、枠領域発光制御信号線２１３ａは第２導電性パターン層ＬＹ２に位置する。例えば、透光領域Ｒ１付近の発光制御信号線２１３のみはセグメント化して設置され、他の位置での発光制御信号線２１３はいずれも第１導電性パターン層ＬＹ１に位置してもよい。例えば、発光制御信号線２１３の異なる層に位置する部分は、それらの間の絶縁層を貫通するビアホールを介して接続される。
図１２は本開示の一実施例に係る表示パネルの平面図である。図１２は、第１枠領域データ線３１３ａ１、第２枠領域データ線３１３ａ２、枠領域発光制御信号線２１３ａ及び枠領域ゲート線１１３ａを示している。
図１１及び図１２を参照し、第１枠領域データ線３１３ａ１の第１部分３１３１は、ベース基板ＢＳに垂直な方向に、枠領域ゲート線１１３ａの第１部分１１３１と重なる。第１枠領域データ線３１３ａ１の第１部分３１３１と枠領域ゲート線１１３ａの第１部分１１３１との間の第２ゲート絶縁層ＧＩ２と層間絶縁層ＩＬＤの厚みの合計が小さいため、枠領域ゲート線とデータ線との間の静電容量を大幅に増加させ、枠領域ゲート線の負荷損失を低減させ、枠領域ゲート線の負荷を増加させ、表示効果を向上させる。通常、ゲート線の負荷損失による表示効果への影響は、発光制御信号線の負荷損失による表示効果への影響よりも大きい。
図１１及び図１２を参照し、第２枠領域データ線３１３ａ２の第１部分３１３１は、ベース基板ＢＳに垂直な方向に、枠領域発光制御信号線２１３ａの第１部分２１３１と重なる。それにより、枠領域発光制御信号線の負荷損失を低減させ、枠領域発光制御信号線の負荷を増加させ、表示効果を向上させ、透光領域の周囲の枠領域内の信号線の占有スペースを小さくし、狭額縁及びより高い画面占有率を実現する。例えば、図１１に示すように、第１平坦化層ＰＬＮ１の厚みは、第２ゲート絶縁層ＧＩ２と層間絶縁層ＩＬＤの厚みの合計よりも大きい。
図１１及び図１２を参照し、第１枠領域データ線３１３ａ１は第３導電性パターン層ＬＹ３に位置し、第２枠領域データ線３１３ａ２は第４導電性パターン層ＬＹ４に位置する。第３導電性パターン層ＬＹ３と第４導電性パターン層ＬＹ４との間に絶縁層が設置され、絶縁層は、パッシベーション層ＰＶＸ及び第１平坦化層ＰＬＮ１を備える。枠領域ゲート線１１３ａは第１導電性パターン層ＬＹ１に位置し、枠領域発光制御信号線２１３ａは第２導電性パターン層ＬＹ２に位置し、第１導電性パターン層ＬＹ１と第２導電性パターン層ＬＹ２との間に第２ゲート絶縁層ＧＩ２が設置される。第２導電性パターン層ＬＹ２と第３導電性パターン層ＬＹ３との間に層間絶縁層ＩＬＤが設置される。ベース基板ＢＳと第１導電性パターン層ＬＹ１との間にバリア層ＢＲ及び第１ゲート絶縁層ＧＩ１が設置される。第１ゲート絶縁層ＧＩ１は、バリア層ＢＲよりもベース基板ＢＳに接近する。第４導電性パターン層ＬＹ４のベース基板ＢＳから離れる側に第２平坦化層ＰＬＮ２が設置される。本開示の実施例では、複数の素子が同じ層に位置することとは、該複数の素子が同じパターニングプロセスにより同じフィルム層で形成されることを指す。例えば、第１導電性パターン層ＬＹ１に位置する素子は、同じパターニングプロセスにより同じフィルム層で形成され、第２導電性パターン層ＬＹ２に位置する素子は、同じパターニングプロセスにより同じフィルム層で形成され、第３導電性パターン層ＬＹ３に位置する素子は、同じパターニングプロセスにより同じフィルム層で形成され、第４導電性パターン層ＬＹ４に位置する素子は、同じパターニングプロセスにより同じフィルム層で形成される。
図１１及び図１２は、枠領域ゲート線１１３ａの枠領域データ線３１３ａと重なる部分１１、枠領域発光制御信号線２１３ａの枠領域データ線３１３ａと重なる部分２１、枠領域データ線３１３ａの枠領域ゲート線１１３ａと重なる部分３１、及び枠領域データ線３１３ａの枠領域発光制御信号線２１３ａと重なる部分３１をさらに示している。
図１１及び図１２では、第１枠領域データ線３１３ａ１の第１部分３１３１は、ベース基板ＢＳに垂直な方向に、枠領域ゲート線１１３ａの第１部分１１３１と部分的に重なるが、別のいくつかの実施例では、重なり面積を大きく得て、補償容量の値を増加させるために、第１枠領域データ線３１３ａ１の第１部分３１３１のベース基板ＢＳでの正投影は、枠領域ゲート線１１３ａの第１部分１１３１のベース基板ＢＳでの正投影を完全に被覆する。例えば、いくつかの実施例では、枠領域データ線３１３ａの第１部分３１３１のベース基板ＢＳでの正投影は、枠領域ゲート線１１３ａの第１部分１１３１のベース基板ＢＳでの正投影を完全に被覆する。枠領域ゲート線１１３ａの第１部分１１３１を被覆するデータ線は、必要に応じて所定の層に設置され得る。
図１１及び図１２では、第２枠領域データ線３１３ａ２の第１部分３１３１は、ベース基板ＢＳに垂直な方向に、枠領域発光制御信号線２１３ａの第１部分２１３１と部分的に重なるが、別のいくつかの実施例では、重なり面積を大きく得て、補償容量の値を増加させるために、第２枠領域データ線３１３ａ２の第１部分３１３１のベース基板ＢＳでの正投影は、枠領域発光制御信号線２１３ａの第１部分２１３１のベース基板ＢＳでの正投影を被覆する。例えば、いくつかの実施例では、枠領域データ線３１３ａの第１部分３１３１のベース基板ＢＳでの正投影は、枠領域発光制御信号線２１３ａの第１部分２１３１のベース基板ＢＳでの正投影を被覆する。枠領域発光制御信号線２１３ａの第１部分２１３１を被覆するデータ線は、必要に応じて所定の層に設置され得る。
図１３は本開示の一実施例に係る表示パネルの第３導電性パターン層及び第４導電性パターン層の平面図である。図１３に示すように、第２枠領域データ線３１３ａ２とそれに接続される表示領域データ線３１３ｂは接続位置ＣＮで接続され、第１枠領域データ線３１３ａとそれに接続される表示領域データ線３１３ｂは一体形成される。
図１４は本開示の一実施例に係る表示パネルの第４導電性パターン層の平面図である。図１４に示すように、第４導電性パターン層ＬＹ４は、第１導線３２１、第２枠領域データ線３１３ａ２、及び第２導線３２２を備える。第２導線３２２はグリッド状であってもよいが、これに限定されない。図１４に示すように、第１導線３２１は透光領域Ｒ１で切断され、すなわち、第１導線３２１は、透光領域Ｒ１を取り囲んで設置され、透光領域で開口部ＯＰＮがある。
図１５は本開示の一実施例に係る表示パネルの断面図である。例えば、図１５は、図１３の破線ボックスＢ１内の一部の構造の断面図であってもよい。図１３及び図１５に示すように、第２枠領域データ線３１３ａ２と１本の表示領域データ線３１３ｂは、第１平坦化層ＰＬＮ１及びパッシベーション層ＰＶＸを貫通するビアホールＶ１を介して接続される。
図１５に示すように、第２導電性パターン層ＬＹ２は初期化信号線２１０を備え、第１導線３２１は、第１平坦化層ＰＬＮ１、パッシベーション層ＰＶＸ及び層間絶縁層ＩＬＤを貫通するビアホールＶ２を介して初期化信号線２１０に接続され、初期化信号線２１０は第１導線３２１に並列接続されて信号線の抵抗を低減させる。
図１５に示すように、第３導電性パターン層ＬＹ３は第１電源線３１１を備え、第２導線３２２は、第１平坦化層ＰＬＮ１及びパッシベーション層ＰＶＸを貫通するビアホールＶ３を介して第１電源線３１１に接続される。
例えば、図１３及び図１５に示すように、第１枠領域データ線３１３ａ１とそれに接続される表示領域データ線３１３ｂは一体構造であり、第２枠領域データ線３１３ａ２とそれに接続される表示領域データ線３１３ｂはビアホールＶ１を介して接続される。
例えば、図１５に示すように、初期化信号線２１０はゲート線１１３のベース基板ＢＳから離れる側に位置し、第１導線３２１と第２枠領域データ線３１３ａ２は同じ層に位置し、第１導線３２１と初期化信号線２１０はビアホールＶ２を介して接続される。
図１６は本開示の一実施例に係る表示パネルの初期化信号線及び第２導線の平面図である。例えば、図１４及び図１６に示すように、第１導線３２１は、透光領域Ｒ１を取り囲んで設置され、枠領域Ｒ３の外側境界を構成する。図１６の第１導線３２１は円形で示されるが、第１導線３２１の形状はこれに限定されず、必要に応じて設定することができる。第１導線３２１は、環状構造である閉構造として構成されるが、これに限定されない。
例えば、図１３、図１４及び図１６を参照し、第２枠領域データ線３１３ａ２とそれに接続される表示領域データ線３１３ｂの接続位置は、第１導線３２１の内側に位置する。第１導線３２１の内側とは、第１導線３２１で画定された範囲内に位置することを指す。
例えば、図１３、図１４及び図１５を参照し、第２導線３２２と第２枠領域データ線３１３ａ２は同じ層に位置し、第２導線３２２は第１導線３２１を取り囲んで設置され、第２導線３２２は第１導線３２１と互いに絶縁される。
図１１～図１５は、隣接する第１データ線ＤＬ１（図１３を参照）及び第２データ線ＤＬ２（図１３を参照）のうちの第１データ線ＤＬ１が第３導電性パターン層ＬＹ３に位置し、第２データ線ＤＬ２の第２枠領域データ線３１３ａ２が第４導電性パターン層ＬＹ４に位置し、他の部分が第３導電性パターン層ＬＹ３に位置することを例として説明するが、これに限定されない。他の実施例では、隣接する第１データ線ＤＬ１及び第２データ線ＤＬ２は、それぞれ第３導電性パターン層ＬＹ３及び第４導電性パターン層ＬＹ４に位置してもよい。この場合、第２導線３２２は、表示領域で第２方向Ｙに沿って延在してもよい。
図１１～図１５は、枠領域ゲート線１１３ａが第１枠領域データ線３１３ａ１と重なり、枠領域発光制御信号線２１３ａが第２枠領域データ線３１３ａ２と重なることを例として説明するが、これに限定されない。他の実施例では、他の設置を用いてもよい。
図１７は本開示の一実施例に係る表示パネルの断面図である。図１７に示すように、枠領域ゲート線１１３ａは第２枠領域データ線３１３ａ２と重なり、枠領域発光制御信号線２１３ａは第１枠領域データ線３１３ａ１と重なる。
それにより、本開示の実施例では、枠領域ゲート線１１３ａと枠領域発光制御信号線２１３ａの一方は、第１枠領域データ線３１３ａ１と重なり、枠領域ゲート線１１３ａと枠領域発光制御信号線２１３ａの他方は、第２枠領域データ線３１３ａ２と重なる。
例えば、図１７に示すように、枠領域Ｒ３で、ゲート線１１３は発光制御信号線２１３よりもベース基板ＢＳに接近し、ゲート線１１３と発光制御信号線２１３との間に第２ゲート絶縁層ＧＩ２が設けられる。すなわち、図１７に示すように、枠領域ゲート線１１３ａは枠領域発光制御信号線２１３ａよりもベース基板ＢＳに接近し、枠領域ゲート線１１３ａと枠領域発光制御信号線２１３ａとの間に第２ゲート絶縁層ＧＩ２が設けられる。
例えば、図１７に示すように、発光制御信号線２１３と第１枠領域データ線３１３ａ１との間に層間絶縁層ＩＬＤが設けられる。
例えば、図１７に示すように、表示パネルは第２平坦化層ＰＬＮ２をさらに備え、第２平坦化層ＰＬＮ２は第２枠領域データ線３１３ａ２を被覆する。
例えば、第１枠領域データ線３１３ａ１、第２枠領域データ線３１３ａ２、ゲート線１１３、発光制御信号線２１３のうちの少なくとも１つの材料は金属又は合金を含む。
図１８は本開示の一実施例に係る表示パネルの断面図である。図１８に示す表示パネルは、表示パネルの表示領域Ｒ２内の構造であり、すなわち、正常な発光領域の構造である。例えば、図１８に示すように、表示パネルはベース基板ＢＳを備え、ベース基板ＢＳ上にバリア層ＢＲが設けられ、バリア層ＢＲ上に活性層ＡＴＬが設置され、活性層ＡＴＬは、ソース領域、ドレイン領域、及びソース領域とドレイン領域との間に位置するチャネルを備え、活性層ＡＴＬのソース領域又はドレイン領域は接続電極ＣＮＥ１に接続され、接続電極ＣＮＥ１は、層間絶縁層ＩＬＤ、第２ゲート絶縁層ＧＩ２及び第１ゲート絶縁層ＧＩ１を貫通するビアホールＶ４を介して活性層ＡＴＬに接続される。接続電極ＣＮＥ１は第３導電性パターン層ＬＹ３に位置し、第３導電性パターン層ＬＹ３のベース基板ＢＳから離れる側にパッシベーション層ＰＶＸ及び第１平坦化層ＰＬＮ１が設けられ、接続電極ＣＮＥ２は第４導電性パターン層ＬＹ４に位置し、接続電極ＣＮＥ２は、パッシベーション層ＰＶＸ及び第１平坦化層ＰＬＮ１を貫通するビアホールＶ５を介して接続電極ＣＮＥ１に接続される。
図１８に示すように、表示パネルは発光ユニットＥＭＵをさらに備え、発光ユニットＥＭＵは、陽極ＡＮＥ、発光機能層ＥＭＬ及び陰極ＣＴＥを備え、陽極ＡＮＥは第４導電性パターン層ＬＹ４に設置され、陽極ＡＮＥは第２平坦化層ＰＬＮ２を貫通するビアホールＶ６を介して接続電極ＣＮＥ２に接続される。表示パネルは封止層ＣＰＳをさらに備え、封止層ＣＰＳは、第１封止層ＣＰＳ１、第２封止層ＣＰＳ２及び第３封止層ＣＰＳ３を備える。例えば、第１封止層ＣＰＳ１及び第３封止層ＣＰＳ３は無機材料層であり、第２封止層ＣＰＳ２は有機材料層である。
図１８に示すように、表示パネルは画素定義層ＰＤＬ及びフォトスペーサＰＳをさらに備える。画素定義層ＰＤＬは開口部ＯＰＮを備え、開口部ＯＰＮは表示画素ユニットの出光面積を限定するように配置され、フォトスペーサＰＳは発光機能層ＥＭＬを形成するときに微細金属マスクを支持するように配置される。
発光ユニットＥＭＵは有機発光ダイオードを備える。発光機能層ＥＭＬは陰極ＣＴＥと陽極ＡＮＥとの間に位置する。発光機能層ＥＭＬは少なくとも発光層を備え、正孔輸送層、正孔注入層、電子輸送層、電子注入層の少なくとも１つをさらに備えてもよい。
例えば、発光ユニットＥＭＵの陽極及び陰極の１つは駆動トランジスタに電気的に接続され、駆動トランジスタは、発光ユニットＥＭＵを発光させるように駆動する駆動電流を発光ユニットＥＭＵに提供するように配置される。
図１９は本開示の一実施例に係る表示パネルの局所模式図である。例えば、図１９に示すように、表示パネルはスペーサ柱３４をさらに備え、スペーサ柱３４は枠領域Ｒ３内に位置し、透光領域Ｒ１を取り囲んで設置され、スペーサ柱３４は複数の枠領域データ線３１３ａの透光領域Ｒ１に接近する側に位置し、スペーサ柱３４は枠領域Ｒ３の内側境界を構成する。例えば、スペーサ柱３４は金属材料で作製される。
例えば、スペーサ柱３４は、第１枠領域データ線３１３ａ１又は第２枠領域データ線３１３ａ２と同じ層に設置される。すなわち、スペーサ柱３４は第３導電性パターン層ＬＹ３に位置し、又は第４導電性パターン層ＬＹ４に位置する。
図２０は本開示の一実施例に係る表示パネルの局所模式図である。図２０に示すように、スペーサ柱３４は、第１サブ層３４１、第２サブ層３４２及び第３サブ層３４３を備え、第１サブ層３４１は第２サブ層３４２よりもベース基板に接近し、第２サブ層３４２は第３サブ層３４３よりもベース基板に接近し、第２サブ層３４２の透光領域Ｒ１の半径方向に沿ったサイズは、第１サブ層３４１の透光領域Ｒ１の半径方向に沿ったサイズよりも小さく、第２サブ層３４２の透光領域Ｒ１の半径方向に沿ったサイズは、第３サブ層３４３の透光領域Ｒ１の半径方向に沿ったサイズよりも小さい。例えば、第１サブ層３４１及び第３サブ層３４３の材料はいずれもＴｉを含み、第２サブ層３４２の材料はＡｌを含むが、これに限定されない。
例えば、図２０に示すように、有機発光ダイオードは発光機能層ＥＭＬ１を備え、発光機能層ＥＭＬ１は、スペーサ柱３４の透光領域Ｒ１に近接する側に位置する第１部分ＥＭＬ１１、及びスペーサ柱３４上に位置する第２部分ＥＭＬ１２を備え、発光機能層ＥＭＬ１の第１部分ＥＭＬ１１及び発光機能層ＥＭＬ１の第２部分ＥＭＬ１２は、スペーサ柱３４の側辺で破断される。発光機能層ＥＭＬ１は、全層に設置された発光機能層であってもよいが、これに限定されない。発光機能層ＥＭＬ１はオープンマスクで作製されてもよいが、これに限定されない。
スペーサ柱３４の第２サブ層３４２が縮んで設置されるため、発光機能層ＥＭＬ１がスペーサ柱３４上に形成すされるとき、発光機能層ＥＭＬ１を破断し、さらに水と酸素等の外部環境が発光機能層ＥＭＬ１を侵食するときに、発光機能層ＥＭＬ１の表示領域Ｒ２内に位置する部分が侵食されることを回避し、表示効果に影響を与えることを回避する。
例えば、図２０に示すように、発光機能層ＥＭＬ１は、スペーサ柱３４の透光領域Ｒ１から離れる側に位置する第３部分ＥＭＬ１３をさらに備え、第３部分ＥＭＬ１３と第２部分ＥＭＬ１２はスペーサ柱３４の側辺で破断される。
例えば、図２０に示すように、表示パネルは、第１封止層ＣＰＳ１、第２封止層ＣＰＳ２及び第３封止層ＣＰＳ３をさらに備える。第１封止層ＣＰＳ１は、スペーサ柱３４の透光領域Ｒ１に接近する側に位置する第１部分ＣＰＳ１１、及びスペーサ柱３４上に位置する第２部分ＣＰＳ１２を備え、第１部分ＣＰＳ１１と第２部分ＣＰＳ１２は、スペーサ柱３４の側辺で破断される。第１封止層ＣＰＳ１、第２封止層ＣＰＳ２及び第３封止層ＣＰＳ３の材質は上記のように選択されてもよい。
例えば、図２０に示すように、第１封止層ＣＰＳ１は、スペーサ柱３４の透光領域Ｒ１から離れる側に位置する第３部分ＣＰＳ１３をさらに備え、第３部分ＣＰＳ１３と第２部分ＣＰＳ１２は、スペーサ柱３４の側辺で破断される。
例えば、図２０に示すように、発光機能層ＥＭＬ１の第１部分ＥＭＬ１１と発光機能層の第２部分ＥＭＬ１２との間に第２封止層ＣＰＳ２が設置され、発光機能層ＥＭＬ１の第３部分ＥＭＬ１３と発光機能層の第２部分ＥＭＬ１２との間に第２封止層ＣＰＳ２が設置される。
図２０は素子１１５及び素子２１５をさらに示している。素子１１５は第１導電性パターン層ＬＹ１に位置し、素子２１５は第２導電性パターン層ＬＹ２に位置する。
図２１は本開示の一実施例に係る表示パネルの局所模式図である。図１９に比べて、図２１に示す表示パネルは第１導線３２１をさらに備える。図２１に示すように、スペーサ柱３４は枠領域Ｒ３の内側境界を限定し、第１導線３２１は枠領域Ｒ３の外側境界を限定する。
図２２は本開示の一実施例に係る表示パネルの模式図である。図４及び図２２に示すように、表示パネルＤＰＮの透光領域Ｒ１はパンチ領域である。図２２に示すように、パンチ領域内にセンサ５０が設置される。例えば、センサ５０は、パンチ領域に部分的に設置されてもよく、パンチ領域に完全に設置されてもよいが、これを限定しない。例えば、センサはカメラを備えるが、これに限定されない。封止層が形成された後、パンチして表示パネルの透光領域Ｒ１に位置する部分を除去して、表示パネルを形成する。
図２３は本開示の一実施例に係る表示パネルの模式図である。図２３に示すように、透光領域Ｒ１は第１透光領域Ｒ１及び第２透光領域Ｒ１２を備える。第１透光領域Ｒ１及び第２透光領域Ｒ１２はいずれもパンチ領域である。第１透光領域Ｒ１と第２透光領域Ｒ１２との間も枠領域Ｒ３である。
図２４は図２３の局所模式図である。図２４に示すように、枠領域ゲート線１１３ａは、第１透光領域Ｒ１と第２透光領域Ｒ１２との間に位置する第２部分１１３２を備える。枠領域ゲート線１１３ａの第２部分１１３２にダミー画素ユニットを設置してゲート線の負荷をさらに増加させ、ゲート線の負荷損失を低減させ、横方向表示ムラ（ｍｕｒａ）を低減又は回避する。図２３及び図２４はダミー領域ＲＤを示し、図２４はダミー領域ＲＤ内に位置する複数のダミー画素ユニットＰ０を示している。なお、ダミー画素ユニットＰ０の数は、図示されるものに限定されず、必要に応じて設定することができる。
図２５は枠領域ゲート線の第２部分でのダミー画素ユニットの平面図である。枠領域ゲート線１１３ａの第２部分１１３２は、負荷コンデンサＣ０の第１極板Ｃ０１に接続され、負荷コンデンサＣ０の第２極板Ｃ０２と第１極板Ｃ０１は対向して設置され、負荷コンデンサＣ０はゲート線の負荷を大幅に増加させることができ、ゲート線と第２極板Ｃ０２を、表示領域の表示画素ユニットの記憶コンデンサＣ１（後述する）よりも大きなコンデンサとして形成することに相当し、このように、１つのダミー画素ユニットＰ０のゲート線（走査信号ＳＣＡＮ）の負荷は、負荷コンデンサＣ０が設置されない場合の負荷の１０～２０倍であるようになる。例えば、補償する必要がある静電容量の大きさ、及びダミー画素ユニットの数に基づいて、ダミー画素ユニットの負荷コンデンサＣ０の重なり面積を、補償する必要がある静電容量の大きさとして設計することができる。
この設計は、ダミー画素ユニットを配置する元のスペースを利用し、パンチ付近のゲート線の静電容量を効果的に補償し、パンチでの横方向の表示ムラ（ｍｕｒａ）の問題を解決する。
例えば、図２５に示すように、枠領域ゲート線１１３ａの第２部分１１３２と負荷コンデンサＣ０の第１極板Ｃ０１は一体形成され、同じパターニングプロセスにより同じフィルム層で形成されてもよく、いずれも第１導電性パターン層ＬＹ１に位置してもよい。例えば、図２５に示すように、枠領域ゲート線１１３ａの第２部分１１３２と負荷コンデンサＣ０の第１極板Ｃ０１は一体構造である。
例えば、図２５に示すように、負荷コンデンサＣ０の第２極板Ｃ０２は第１電源線３１１に接続され、第１電源線３１１は定電圧信号を提供するように配置される。
例えば、図２５に示すように、負荷コンデンサＣ０の第２極板Ｃ０２は、枠領域ゲート線１１３ａの第２部分１１３２と部分的に重なる。
図２５では、発光制御信号線１１０は第１導電性パターン層ＬＹ１に位置するが、これに限定されない。他の実施例では、発光制御信号線１１０は第２導電性パターン層ＬＹ２に位置してもよい。
図２６は図２５のダミー画素ユニットの活性層のパターンである。図２７は図２５のダミー画素ユニットの第１導電性パターン層のパターンである。図２７に示すように、第１導電性パターン層ＬＹ１では、ゲート線１１３の第２部分１１３２と負荷コンデンサＣ０の第１極板Ｃ０１は一体形成される。図２８は図２５のダミー画素ユニットの第２導電性パターン層のパターンである。第２導電性パターン層ＬＹ２は負荷コンデンサＣ０の第２極板Ｃ０２を備える。図２８に示すように、負荷コンデンサＣ０の第２極板Ｃ０２は、その中央位置に開口部がある。図２９は図２５のダミー画素ユニットの絶縁層のパターンであり、絶縁層を貫通するビアホールが図示される。絶縁層は、第１ゲート絶縁層、第２ゲート絶縁層及び層間絶縁層の少なくとも１つを備える。図３０は図２５のダミー画素ユニットの第３導電性パターン層のパターンである。第３導電性パターン層ＬＹ３は、第１接続電極３１ａ、第２接続電極３１ｂ、第３接続電極３１ｃ、第４接続電極３１ｄ、データ線３１３、及び第１電源線３１１を備える。例えば、ゲート線の負荷を増加させるために、第２接続電極３１ｂは、ビアホールを介して負荷コンデンサＣ０の第２極板Ｃ０２に接続されるが、これに限定されない。
図３１は本開示の一実施例に係る表示パネルの画素回路構造の原理図である。図３２は本開示の実施例に係る表示パネルの１つの画素ユニットのタイミング信号図である。図３３は本開示の実施例に係る表示基板の平面図である。図３１及び図６を併せて参照し、表示パネル１００はアレイ状に配列される複数の表示画素ユニットＰ１を備え、各表示画素ユニットＰ１は、画素回路構造１０、発光素子２０、ゲート線１１３、データ線３１３及び電圧信号線を備える。例えば、発光素子２０は有機発光ダイオード（ＯＬＥＤ）であり、発光素子２０は対応する画素回路構造１０の駆動下で、赤色光、緑色光、青色光、又は白色光等を発する。該電圧信号線は、１本であってもよく、複数本を備えてもよい。例えば、図３１に示すように、該電圧信号線は、第１電源線３１１、第２電源線３１２、発光制御信号線１１０、第１初期化信号線２１１、第２初期化信号線２１２、第１リセット制御信号線１１１及び第２リセット制御信号線１１２等のうちの少なくとも１つを備える。ゲート線１１３は、画素回路構造１０に走査信号ＳＣＡＮを提供するように配置される。データ線３１３は、画素回路構造１０にデータ信号ＤＡＴＡを提供するように配置される。例えば、１つの画素は複数の画素ユニットを備える。１つの画素は異なる色の光を発する複数の画素ユニットを備えてもよい。例えば、１つの画素は赤色光を発する画素ユニット、緑色光を発する画素ユニット及び青色光を発する画素ユニットを備えるが、これらに限定されない。１つの画素が備える画素ユニットの数及び各画素ユニットの発光状況は、必要に応じて定められてもよい。
表示画素ユニットＰ１は発光できる。ダミー画素ユニットＰ０の構造は、表示画素ユニットＰ１の回線構造を削減することにより形成される。例えば、ダミー画素ユニットＰ０の画素回路は不完全である。ダミー画素ユニットＰ０の画素回路が不完全であることは、ダミー画素ユニットＰ０の画素回路が画素回路構造１０の少なくとも１つの素子又は部材を備えないことを含む。画素定義層はダミー画素ユニットＰ０で開口部がなく、又はダミー画素ユニットＰ０は陽極を有さず、それによりダミー画素ユニットＰ０は発光しない。
例えば、第１電源線３１１は、画素回路構造１０に一定の第１電圧信号ＥＬＶＤＤを提供するように配置され、第２電源線３１２は、画素回路構造１０に一定の第２電圧信号ＥＬＶＳＳを提供するように配置され、第１電圧信号ＥＬＶＤＤは第２電圧信号ＥＬＶＳＳよりも大きい。発光制御信号線１１０は、画素回路構造１０に発光制御信号ＥＭを提供するように配置される。第１初期化信号線２１１及び第２初期化信号線２１２は、画素回路構造１０に初期化信号Ｖｉｎｔを提供するように配置され、第１リセット制御信号線１１１は、画素回路構造１０にリセット制御信号ＲＥＳＥＴを提供するように配置され、第２リセット制御信号線１１２は、画素回路構造１０に走査信号ＳＣＡＮを提供するように配置される。初期化信号Ｖｉｎｔは定電圧信号であり、その大きさは、例えば第１電圧信号ＥＬＶＤＤと第２電圧信号ＥＬＶＳＳとの間にあってもよいが、これに限定されず、例えば、初期化信号Ｖｉｎｔは、第２電圧信号ＥＬＶＳＳ以下であってもよい。
図３１及び図３３に示すように、該画素回路構造１０は、駆動トランジスタＴ１、データ書き込みトランジスタＴ２、閾値補償トランジスタＴ３、第１発光制御トランジスタＴ４、第２発光制御トランジスタＴ５、第１リセットトランジスタＴ６、第２リセットトランジスタＴ７及び記憶コンデンサＣ１を備える。駆動トランジスタＴ１は、発光素子２０に電気的に接続され、ゲート線１１３により提供された走査信号ＳＣＡＮ、データ信号ＤＡＴＡ、第１電圧信号ＥＬＶＤＤ、第２電圧信号ＥＬＶＳＳ等の信号の制御下で、駆動電流を出力して発光素子２０を発光させるように駆動する。
有機発光ダイオード表示パネルの画素ユニットでは、駆動トランジスタは、有機発光素子に接続され、データ信号、走査信号等の信号の制御下で、有機発光素子に駆動電流を出力して、有機発光素子を発光させるように駆動する。
例えば、本開示の実施例に係る表示パネル１００は、データ駆動回路と、走査駆動回路とをさらに備える。データ駆動回路は、制御回路の命令に基づいて、表示画素ユニットＰ１にデータ信号ＤＡＴＡを提供するように配置され、走査駆動回路は、制御回路の命令に基づいて、表示画素ユニットＰ１に発光制御信号ＥＭ、走査信号ＳＣＡＮ及びリセット制御信号ＲＥＳＥＴ等の信号を提供するように配置される。例えば、制御回路は外部集積回路（ＩＣ）を備えるが、これに限定されない。例えば、走査駆動回路は、該表示パネル上に装着されるＧＯＡ（Ｇａｔｅ Ｏｎ Ａｒｒａｙ）構造、又は該表示パネルとバインディング（Ｂｏｎｄｉｎｇ）される駆動チップ（ＩＣ）構造である。例えば、異なる駆動回路を用いてそれぞれ発光制御信号ＥＭ及び走査信号ＳＣＡＮを提供するようにしてもよい。例えば、表示パネル１００は電源（図示せず）をさらに備え、それにより上記電圧信号を提供し、必要に応じて電圧源又は電流源であってもよく、前記電源は、それぞれ第１電源線３１１、第２電源線３１２、及び初期化信号線（第１初期化信号線２１１及び第２初期化信号線２１２）を介して、表示画素ユニットＰ１に第１電圧信号ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、及び初期化信号Ｖｉｎｔ等を提供するように配置される。
図３１及び図３３に示すように、記憶コンデンサＣ１の第２極Ｃ１２は第１電源線３１１に電気的に接続され、記憶コンデンサＣ１の第１極Ｃ１１は閾値補償トランジスタＴ３の第２極Ｔ３２に電気的に接続される。データ書き込みトランジスタＴ２のゲートＴ２０はゲート線１１３に電気的に接続され、データ書き込みトランジスタＴ２の第１極Ｔ２１及び第２極Ｔ２２はそれぞれデータ線３１３、駆動トランジスタＴ１の第１極Ｔ１１に電気的に接続される。閾値補償トランジスタＴ３のゲートＴ３０はゲート線１１３に電気的に接続され、閾値補償トランジスタＴ３の第１極Ｔ３１は駆動トランジスタＴ１の第２極Ｔ１２に電気的に接続され、閾値補償トランジスタＴ３の第２極Ｔ３２は駆動トランジスタＴ１のゲートＴ１０に電気的に接続される。
例えば、図３１及び図３３に示すように、第１発光制御トランジスタＴ４のゲートＴ４０及び第２発光制御トランジスタＴ５のゲートＴ５０はいずれも発光制御信号線１１０に接続される。
例えば、図３１及び図３３に示すように、第１発光制御トランジスタＴ４の第１極Ｔ４１及び第２極Ｔ４２はそれぞれ第１電源線３１１及び駆動トランジスタＴ１の第１極Ｔ１１に電気的に接続される。第２発光制御トランジスタＴ５の第１極Ｔ５１及び第２極Ｔ５２はそれぞれ駆動トランジスタＴ１の第２極Ｔ１２、発光素子２０の第１電極２０１に電気的に接続される。発光素子２０の第２電極２０２（ＯＬＥＤの共通電極、例えば陰極であってもよい）は第２電源線３１２に電気的に接続される。
例えば、図３１及び図３３に示すように、第１リセットトランジスタＴ６のゲートＴ６０は第１リセット制御信号線１１１に電気的に接続され、第１リセットトランジスタＴ６の第１極Ｔ６１は第１初期化信号線２１１に電気的に接続され、第１リセットトランジスタＴ６の第２極Ｔ６２は駆動トランジスタＴ１のゲートＴ１０に電気的に接続される。第２リセットトランジスタＴ７のゲートＴ７０は第２初期化信号線２１２に電気的に接続され、第２リセットトランジスタＴ７の第１極Ｔ７１は第２初期化信号線２１２に電気的に接続され、第２リセットトランジスタＴ７の第２極Ｔ７２は発光素子２０の第１電極２０１に電気的に接続される。
なお、本開示の一実施例で用いられるトランジスタはいずれも薄膜トランジスタ又は電界効果トランジスタ、又は同じ特性を有する他のスイッチングデバイスであってもよい。ここで用いられるトランジスタのソース及びドレインは構造的に対称であってもよいため、そのソース及びドレインは構造的に区別がなくてもよい。本開示の一実施例では、トランジスタのゲートを除く両極を区別するために、一方の極を第１極とし、他方の極を第２極として直接説明され、従って、本開示の実施例では、トランジスタの全部又は一部の第１極及び第２極は、必要に応じて交換することができる。例えば、本開示の実施例に記載のトランジスタの第１極はソースであってもよく、第２極はドレインであってもよく、又は、トランジスタの第１極はドレインであり、第２極はソースである。
また、トランジスタの特性に応じてトランジスタをＮ型トランジスタ及びＰ型トランジスタに分けることができる。本開示の実施例は、トランジスタがいずれもＰ型トランジスタを用いることを例として説明する。本開示の該実現形態の説明及び教示に基づき、当業者は、創造的な労働を必要とせずに、本開示の実施例の画素回路構造の少なくとも一部のトランジスタがＮ型トランジスタを用い、すなわち、Ｎ型トランジスタ又はＮ型トランジスタとＰ型トランジスタの組み合わせを用いるという実現形態を容易に想到でき、従って、これらの実現形態は本開示の保護範囲内にある。
以下、図６及び図３２を参照しながら、本開示の実施例に係る表示パネルの１つの画素ユニットの駆動方法について説明する。
図３２に示すように、１フレームの表示期間内で、画素ユニットの駆動方法は、第１リセット段階ｔ１と、データ書き込み、閾値補償及び第２リセット段階ｔ２と、発光段階ｔ３とを含む。
第１リセット段階ｔ１では、発光制御信号ＥＭをオフ電圧に設定し、リセット制御信号ＲＥＳＥＴをオン電圧に設定し、走査信号ＳＣＡＮをオフ電圧に設定する。
データ書き込み、閾値補償及び第２リセット段階ｔ２では、発光制御信号ＥＭをオフ電圧に設定し、リセット制御信号ＲＥＳＥＴをオフ電圧に設定し、走査信号ＳＣＡＮをオン電圧に設定する。
発光段階ｔ３では、発光制御信号ＥＭをオン電圧に設定し、リセット制御信号ＲＥＳＥＴをオフ電圧に設定し、走査信号ＳＣＡＮをオフ電圧に設定する。
図３２に示すように、第１電圧信号ＥＬＶＤＤ、第２電圧信号ＥＬＶＳＳ、及び初期化信号Ｖｉｎｔはいずれも定電圧信号であり、初期化信号Ｖｉｎｔは、第１電圧信号ＥＬＶＤＤと第２電圧信号ＥＬＶＳＳとの間にある。
例えば、本開示の実施例のオン電圧とは、対応するトランジスタの第１極及び第２極を導通することができる電圧を指し、オフ電圧とは、対応するトランジスタの第１極及び第２極を遮断することができる電圧を指す。トランジスタがＰ型トランジスタである場合、オン電圧は低電圧（例えば、０Ｖ）であり、オフ電圧は高電圧（例えば、５Ｖ）であり、トランジスタがＮ型トランジスタである場合、オン電圧は高電圧（例えば、５Ｖ）であり、オフ電圧は低電圧（例えば、０Ｖ）である。図３２に示す駆動波形はいずれもＰ型トランジスタを例として説明され、すなわち、オン電圧は低電圧（例えば、０Ｖ）であり、オフ電圧は高電圧（例えば、５Ｖ）である。
図６及び図３２を併せて参照し、第１リセット段階ｔ１では、発光制御信号ＥＭはオフ電圧であり、リセット制御信号ＲＥＳＥＴはオン電圧であり、走査信号ＳＣＡＮはオフ電圧である。このとき、第１リセットトランジスタＴ６は導通状態にあり、データ書き込みトランジスタＴ２、閾値補償トランジスタＴ３、第１発光制御トランジスタＴ４及び第２発光制御トランジスタＴ５はオフ状態にある。第１リセットトランジスタＴ６は、初期化信号（初期化電圧）Ｖｉｎｔを駆動トランジスタＴ１のゲートに伝送して記憶コンデンサＣ１により記憶し、駆動トランジスタＴ１をリセットし、前回（前の１フレーム）に発光するときに記憶されたデータを削除する。
データ書き込み、閾値補償及び第２リセット段階ｔ２では、発光制御信号ＥＭはオフ電圧であり、リセット制御信号ＲＥＳＥＴはオフ電圧であり、走査信号ＳＣＡＮはオン電圧である。このとき、データ書き込みトランジスタＴ２及び閾値補償トランジスタＴ３は導通状態にあり、第２リセットトランジスタＴ７は導通状態にあり、第２リセットトランジスタＴ７は、初期化信号Ｖｉｎｔを発光素子２０の第１電極に伝送して、発光素子２０をリセットさせ、第１発光制御トランジスタＴ４、第２発光制御トランジスタＴ５、第１リセットトランジスタＴ６及び第２リセットトランジスタＴ７はオフ状態にある。このとき、データ書き込みトランジスタＴ２は、データ信号電圧ＶＤＡＴＡを駆動トランジスタＴ１の第１極に伝送し、すなわち、データ書き込みトランジスタＴ２は、走査信号ＳＣＡＮ及びデータ信号ＤＡＴＡを受信し、走査信号ＳＣＡＮに基づいて、駆動トランジスタＴ１の第１極にデータ信号ＤＡＴＡを書き込む。閾値補償トランジスタＴ３は導通し、駆動トランジスタＴ１をダイオード構造となるように接続し、それにより駆動トランジスタＴ１のゲートを充電する。充電が完了した後、駆動トランジスタＴ１のゲート電圧はＶＤＡＴＡ＋Ｖｔｈであり、ＶＤＡＴＡはデータ信号電圧であり、Ｖｔｈは駆動トランジスタＴ１の閾値電圧であり、すなわち、閾値補償トランジスタＴ３は、走査信号ＳＣＡＮを受信し、走査信号ＳＣＡＮに基づいて、駆動トランジスタＴ１のゲート電圧に対して閾値電圧補償を行う。この段階では、記憶コンデンサＣ１の両端の電圧差はＥＬＶＤＤ－ＶＤＡＴＡ－Ｖｔｈである。
発光段階ｔ３では、発光制御信号ＥＭはオン電圧であり、リセット制御信号ＲＥＳＥＴはオフ電圧であり、走査信号ＳＣＡＮはオフ電圧である。第１発光制御トランジスタＴ４及び第２発光制御トランジスタＴ５は導通状態にあり、データ書き込みトランジスタＴ２、閾値補償トランジスタＴ３、第１リセットトランジスタＴ６及び第２リセットトランジスタＴ７はオフ状態にある。第１電圧信号ＥＬＶＤＤは、第１発光制御トランジスタＴ４を介して駆動トランジスタＴ１の第１極に伝送され、駆動トランジスタＴ１のゲート電圧はＶＤＡＴＡ＋Ｖｔｈに維持され、発光電流Ｉは、第１発光制御トランジスタＴ４、駆動トランジスタＴ１及び第２発光制御トランジスタＴ５を介して発光素子２０に流れ、発光素子２０が発光する。すなわち、第１発光制御トランジスタＴ４及び第２発光制御トランジスタＴ５は、発光制御信号ＥＭを受信し、発光制御信号ＥＭに基づいて、発光素子２０を発光させるように制御する。発光電流Ｉは以下の飽和電流式を満たす。
Figure 2023528702000002
 ただし、
Figure 2023528702000003
 μｎは駆動トランジスタのチャネル移動度であり、Ｃｏｘは駆動トランジスタＴ１の単位面積あたりのチャネル静電容量であり、Ｗ及びＬはそれぞれ駆動トランジスタＴ１のチャネル幅及びチャネル長さであり、Ｖｇｓは駆動トランジスタＴ１のゲートとソース（すなわち、本実施例の駆動トランジスタＴ１の第１極）との間の電圧差である。
上式から分かるように、発光素子２０を流れる電流は駆動トランジスタＴ１の閾値電圧と関係がない。従って、本画素回路構造は、駆動トランジスタＴ１の閾値電圧を非常に良好に補償する。
例えば、発光段階ｔ３の時間長さが１フレームの表示期間を占める比率は調整され得る。このように、発光段階ｔ３の時間長さが１フレームの表示期間を占める比率を調整することにより、発光輝度を制御することができる。例えば、表示パネルの走査駆動回路１０３又は付加的に設置される駆動回路を制御することにより、発光段階ｔ３の時間長さが１フレームの表示期間を占める比率を調整することを実現する。
例えば、他の実施例では、第１リセットトランジスタＴ６又は第２リセットトランジスタＴ７等が提供されなくてもよく、すなわち、本開示の実施例は、図６に示す具体的な画素回路に限定されず、駆動トランジスタの補償を実現できる他の画素回路を用いてもよい。本開示の該実現形態の説明及び教示に基づき、当業者が創造的労働を必要とせずに容易に想到できる他の設置形態はいずれも本開示の保護範囲内に属する。
図３３に示すように、データ線３１３はビアホールＶ１０を介してデータ書き込みトランジスタＴ２の第１極Ｔ２１に電気的に接続され、第１電源線３１１はビアホールＶ２０を介して第１発光制御トランジスタＴ４の第１極Ｔ４１に電気的に接続され、第１電源線３１１はビアホールＶ３０を介して記憶コンデンサＣ１の第２極Ｃ１２に電気的に接続され、第１電源線３１１はビアホールＶ０を介して導電ブロックＢＫに電気的に接続される。
図３３に示すように、第１接続電極３１ａの一端はビアホールＶ１１を介して第１初期化信号線２１１に電気的に接続され、第１接続電極３１ａの他端はビアホールＶ１２を介して第１リセットトランジスタＴ６の第１極Ｔ６１に接続され、さらに第１リセットトランジスタＴ６の第１極Ｔ６１と第１初期化信号線２１１とを電気的に接続する。第２接続電極３１ｂの一端はビアホールＶ２１を介して第１リセットトランジスタＴ６の第２極Ｔ６２に電気的に接続され、第２接続電極３１ｂの他端はビアホールＶ２２を介して駆動トランジスタＴ１のゲートＴ１０（すなわち、記憶コンデンサＣ１の第１極Ｃ１１）に電気的に接続され、それにより第１リセットトランジスタＴ６の第２極Ｔ６２と駆動トランジスタＴ１のゲートＴ１０（すなわち、記憶コンデンサＣ１の第１極Ｃ１１）とを電気的に接続する。第３接続電極３１ｃの一端はビアホールＶ３１を介して第２初期化信号線２１２に電気的に接続され、第３接続電極３１ｃの他端はビアホールＶ３２を介して第２リセットトランジスタＴ７の第１極Ｔ７１に電気的に接続され、それにより第２リセットトランジスタＴ７の第１極Ｔ７１と第２初期化信号線２１２とを電気的に接続する。第４接続電極３１ｄは、ビアホールＶ４０を介して第２発光制御トランジスタＴ５の第２極Ｔ５２に電気的に接続される。第３導電性パターン層を形成した後、図３に示す表示基板を得ることができる。
図３３に示すように、記憶コンデンサＣ１の第２極Ｃ１２は開口部ＯＰＮ１を有し、それにより、第２接続電極３１ｂの他端はビアホールＶ２２を介して駆動トランジスタＴ１のゲートＴ１０に電気的に接続される。
活性層は、まず半導体材料の半導体パターン層を形成し、次に第１導電性パターン層ＬＹ１をマスクとして半導体パターン層をドープすることにより形成される。ドープは高濃度ドープを用いてもよい。半導体パターン層の第１導電性パターン層ＬＹ１によって被覆されている部分はチャネルを形成し、半導体パターン層の第１導電性パターン層ＬＹ１によって被覆されていない部分は導体化され、トランジスタのソース及びドレインを形成する。例えば、半導体材料は多結晶シリコンを含むが、これに限定されない。
図３３に示すように、寄生容量を低減させるために、第１電源信号線３１１は、横方向の信号線と重なる部分で狭くなる。例えば、第１電源信号線３１１は、ゲート線１１３と重なる部分で狭くなる。
図３３は、活性層、第１導電性パターン層ＬＹ１、第２導電性パターン層ＬＹ２、第３導電性パターン層ＬＹ３及びビアホールを示している。図３３では、内に×が付いた円はビアホールを表す。同じ導電性パターン層の素子は、同じパターニングプロセスにより同じフィルム層で形成される。
図３３に示す表示基板の画素回路は図３１に示されている。本開示の実施例は、表示パネルの画素回路が７Ｔ１Ｃ構造であることを例として説明するが、これに限定されない。表示基板の画素回路は、７Ｔ２Ｃ構造、６Ｔ１Ｃ構造、６Ｔ２Ｃ構造又は９Ｔ２Ｃ構造等の他の数のトランジスタを備える構造であってもよく、本開示の実施例はこれを限定しない。
図２５及び図３３を参照して分かるように、ダミー画素ユニットでは、表示画素ユニットのゲート線１１３と記憶コンデンサＣ１１の第１極Ｃ１１を組み合わせてダミー画素ユニットの負荷コンデンサの第１極板を形成することに相当し、それにより大きな負荷容量を提供する。
例えば、図３３に示す表示パネルでは、ベース基板と第１導電層ＬＹ１との間にバリア層ＢＲ及び第１ゲート絶縁層ＧＩ１が設置され、第１導電層ＬＹ１と第２導電層ＬＹ２との間に第２ゲート絶縁層ＧＩ２が設置され、第２導電層ＬＹ２と第３導電層ＬＹ３との間に層間絶縁層が設置され、ビアホールは、第１ゲート絶縁層ＧＩ１、第２ゲート絶縁層ＧＩ２、層間絶縁層ＩＬＤの少なくとも１つを貫通する。
本開示の実施例では、バリア層ＢＲ、第１ゲート絶縁層ＧＩ１、第２ゲート絶縁層ＧＩ２、層間絶縁層ＩＬＤ、パッシベーション層ＰＶＸ、第１平坦化層ＰＬＮ１、第２平坦化層ＰＬＮ２、画素定義層ＰＤＬ及び支持層ＰＳは、いずれも絶縁材料で作製される。例えば、バリア層ＢＲ、第１ゲート絶縁層ＧＩ１、第２ゲート絶縁層ＧＩ２、層間絶縁層ＩＬＤ及びパッシベーション層ＰＶＸは、無機絶縁材料で作製され、第１平坦化層ＰＬＮ１、第２平坦化層ＰＬＮ２、画素定義層ＰＤＬ及び支持層ＰＳは、有機絶縁材料で作製されてもよいが、これに限定されない。
本開示の少なくとも１つの実施例は表示装置をさらに提供し、上記任意の表示パネルを備える。
例えば、表示装置は、ＯＬＥＤ表示装置、又はＯＬＥＤ表示装置を備えるコンピュータ、携帯電話、腕時計、電子フォトフレーム、ナビゲータ等の表示機能を有する任意の製品又はデバイスを備える。
以上は、本開示の具体的な実施形態に過ぎないが、本開示の保護範囲はこれに限定されず、本開示に開示されている技術範囲内に当業者が容易に想到できる変化や置換は、いずれも本開示の保護範囲内に属すべきである。従って、本開示の保護範囲は前記特許請求の範囲の保護範囲に準じるべきである。
１１３ ゲート線
１１３ａ 枠領域ゲート線
１１３ｂ 表示領域ゲート線
３１３ データ線
３１３ａ 枠領域データ線
３１３ｂ 表示領域データ線
ＢＳ ベース基板
Ｒ２ 表示領域
Ｒ３ 枠領域

Claims (36)

  1. 表示パネルであって、
    透光領域と、
    前記透光領域を取り囲んで設置され又は前記透光領域の一方側に位置する表示領域と、
    前記透光領域と前記表示領域との間に位置する枠領域と、
    ベース基板上に位置し、前記枠領域内に位置する複数の枠領域データ線及び前記表示領域内に位置する複数の表示領域データ線を備え、前記複数の枠領域データ線と前記複数の表示領域データ線がそれぞれ接続される複数のデータ線と、
    前記ベース基板上に位置し、前記枠領域内に位置する複数の枠領域ゲート線及び前記表示領域内に位置する複数の表示領域ゲート線を備え、前記複数の枠領域ゲート線と前記複数の表示領域ゲート線がそれぞれ接続される複数のゲート線と、を備え、
    前記枠領域ゲート線は第１部分を備え、前記枠領域データ線は第１部分を備え、前記枠領域ゲート線の前記第１部分の延在方向は、前記枠領域データ線の前記第１部分の延在方向と同じであり、前記枠領域ゲート線の前記第１部分は、前記ベース基板に垂直な方向に、前記複数の枠領域データ線のうちの１本の前記第１部分と重なる、表示パネル。
  2. 前記枠領域ゲート線の前記枠領域データ線と重なる部分の幅は、前記枠領域データ線の幅以下である、請求項１に記載の表示パネル。
  3. 前記枠領域ゲート線の前記枠領域データ線と重なる部分の延在方向における長さは、前記枠領域ゲート線の前記第１部分の長さよりも小さい、請求項１又は２に記載の表示パネル。
  4. 前記枠領域ゲート線の前記枠領域データ線と重なる部分の延在方向における長さは、前記枠領域データ線の幅よりも大きい、請求項１～３のいずれか１項に記載の表示パネル。
  5. 前記枠領域ゲート線の前記第１部分は曲げ部を備え、前記枠領域データ線の前記第１部分は曲げ部を備える、請求項１～４のいずれか１項に記載の表示パネル。
  6. 前記枠領域ゲート線の前記曲げ部及び前記枠領域データ線の前記曲げ部の形状はいずれも円弧形状を含む、請求項５に記載の表示パネル。
  7. 前記透光領域から離れる方向から前記透光領域に接近する方向に、前記枠領域ゲート線と前記枠領域データ線との重なる部分の長さは徐々に大きくなる、請求項１～６のいずれか１項に記載の表示パネル。
  8. 隣接する枠領域データ線は異なる層に位置する、請求項１～７のいずれか１項に記載の表示パネル。
  9. 前記隣接する枠領域データ線は、第１枠領域データ線及び第２枠領域データ線を備え、前記第１枠領域データ線は前記第２枠領域データ線よりも前記ベース基板に接近し、前記第１枠領域データ線と前記第２枠領域データ線との間に第１絶縁層が設けられる、請求項１～８のいずれか１項に記載の表示パネル。
  10. 前記第１枠領域データ線とそれに接続される表示領域データ線は一体構造であり、前記第２枠領域データ線とそれに接続される表示領域データ線は、前記第１絶縁層を貫通するビアホールを介して接続される、請求項９に記載の表示パネル。
  11. 前記第１絶縁層は、パッシベーション層及び第１平坦化層を備える、請求項９又は１０に記載の表示パネル。
  12. 初期化信号線と、第１導線とをさらに備え、前記初期化信号線は前記ゲート線の前記ベース基板から離れる側に位置し、前記第１導線と前記第２枠領域データ線は同じ層に位置し、前記第１導線は前記初期化信号線に接続される、請求項９～１１のいずれか１項に記載の表示パネル。
  13. 前記第１導線は、前記透光領域を取り囲んで設置される、請求項１２に記載の表示パネル。
  14. 前記第２枠領域データ線とそれに接続される表示領域データ線との接続位置は、前記第１導線の内側に位置する、請求項１３に記載の表示パネル。
  15. 第２導線をさらに備え、前記第２導線と前記第２枠領域データ線は同じ層に位置し、前記第２導線は前記第１導線を取り囲んで設置され、前記第２導線は前記第１導線と互いに絶縁される、請求項９～１４のいずれか１項に記載の表示パネル。
  16. 前記第２導線は前記透光領域に開口部がある、請求項１５に記載の表示パネル。
  17. 複数の発光制御信号線をさらに備え、前記複数の発光制御信号線は、前記枠領域内に位置する複数の枠領域発光制御信号線及び前記表示領域内に位置する複数の表示領域発光制御信号線を備え、前記複数の枠領域発光制御信号線と前記複数の表示領域発光制御信号線はそれぞれ接続され、前記枠領域発光制御信号線は第１部分を備え、前記枠領域発光制御信号線の前記第１部分の延在方向は、前記枠領域データ線の前記第１部分の延在方向と同じであり、前記枠領域発光制御信号線の前記第１部分は、前記ベース基板に垂直な方向に、前記複数の枠領域データ線のうちの１本の前記第１部分と重なる、請求項９～１６のいずれか１項に記載の表示パネル。
  18. 前記枠領域ゲート線と前記枠領域発光制御信号線の一方は、前記第１枠領域データ線と重なり、前記枠領域ゲート線と前記枠領域発光制御信号線の他方は、前記第２枠領域データ線と重なる、請求項１７に記載の表示パネル。
  19. 前記枠領域ゲート線は前記第１枠領域データ線と重なり、前記枠領域発光制御信号線は前記第２枠領域データ線と重なり、前記枠領域ゲート線と前記第１枠領域データ線との間の絶縁層の厚みは、前記枠領域発光制御信号線と前記第２枠領域データ線との間の絶縁層の厚みよりも小さい、請求項１７に記載の表示パネル。
  20. 前記複数の発光制御信号線の数は、前記複数のゲート線の数と同じである、請求項１７～１９のいずれか１項に記載の表示パネル。
  21. 前記枠領域発光制御信号線と前記表示領域発光制御信号線は異なる層に位置する、請求項１７～２０のいずれか１項に記載の表示パネル。
  22. 前記枠領域ゲート線は、前記枠領域発光制御信号線よりも前記ベース基板に接近し、前記枠領域ゲート線と前記枠領域発光制御信号線との間にゲート絶縁層が設けられる、請求項１７～２１のいずれか１項に記載の表示パネル。
  23. 前記発光制御信号線と前記第１枠領域データ線との間に層間絶縁層が設けられる、請求項１７～２２のいずれか１項に記載の表示パネル。
  24. 第２平坦化層をさらに備え、前記第２平坦化層は前記第２枠領域データ線を被覆する、請求項９～２３のいずれか１項に記載の表示パネル。
  25. 前記第１枠領域データ線、前記第２枠領域データ線、前記ゲート線、前記発光制御信号線のうちの少なくとも１つの材料は、金属又は合金を含む、請求項９～２４のいずれか１項に記載の表示パネル。
  26. 表示ユニットをさらに備え、前記表示ユニットは有機発光ダイオードを備える、請求項９～２５のいずれか１項に記載の表示パネル。
  27. スペーサ柱をさらに備え、前記スペーサ柱は、前記枠領域内に位置し、前記透光領域を取り囲んで設置され、前記スペーサ柱は前記複数の枠領域データ線の前記透光領域に接近する側に位置し、前記スペーサ柱は前記枠領域の内側境界を構成する、請求項２６に記載の表示パネル。
  28. 前記スペーサ柱は金属材料で作製される、請求項２７に記載の表示パネル。
  29. 前記スペーサ柱は、前記第１枠領域データ線又は前記第２枠領域データ線と同じ層に設置される、請求項２８に記載の表示パネル。
  30. 前記スペーサ柱は、第１サブ層、第２サブ層及び第３サブ層を備え、前記第１サブ層は前記第２サブ層よりも前記ベース基板に接近し、前記第２サブ層は前記第３サブ層よりも前記ベース基板に接近し、前記第２サブ層の前記透光領域の半径方向に沿ったサイズは、前記第１サブ層の前記透光領域の半径方向に沿ったサイズよりも小さく、且つ前記第２サブ層の前記透光領域の半径方向に沿ったサイズは、前記第３サブ層の前記透光領域の半径方向に沿ったサイズよりも小さい、請求項２７～２９のいずれか１項に記載の表示パネル。
  31. 前記有機発光ダイオードは発光機能層を備え、前記発光機能層は、前記スペーサ柱の前記透光領域から離れる側に位置する第１部分及び前記スペーサ柱上に位置する第２部分を備え、前記発光機能層の第１部分と前記発光機能層の第２部分は前記スペーサ柱の側辺で破断される、請求項３０に記載の表示パネル。
  32. 前記透光領域は第１透光領域及び第２透光領域を備え、前記枠領域ゲート線は第２部分を備え、前記枠領域ゲート線の第２部分は前記第１透光領域と前記第２透光領域との間に位置し、前記枠領域ゲート線の第２部分は負荷コンデンサの第１極板に接続され、前記負荷コンデンサの第２極板と前記負荷コンデンサの第１極板は対向して設置される、請求項１～３１のいずれか１項に記載の表示パネル。
  33. 前記負荷コンデンサの第２極板は、前記枠領域ゲート線の第２部分と部分的に重なる、請求項３２に記載の表示パネル。
  34. 前記枠領域ゲート線の第２部分と前記負荷コンデンサの第１極板は一体構造である、請求項３２又は３３に記載の表示パネル。
  35. 第１電源線をさらに備え、前記第１電源線は定電圧信号を提供するように配置され、前記負荷コンデンサの第２極板は前記第１電源線に接続される、請求項３２～３４のいずれか１項に記載の表示パネル。
  36. 請求項１～３５のいずれか１項に記載の表示パネルを備える、表示装置。
JP2021577627A 2020-03-25 2020-03-25 表示パネル及び表示装置 Active JP7507800B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/081234 WO2021189334A1 (zh) 2020-03-25 2020-03-25 显示面板和显示装置

Publications (2)

Publication Number Publication Date
JP2023528702A true JP2023528702A (ja) 2023-07-06
JP7507800B2 JP7507800B2 (ja) 2024-06-28

Family

ID=77890790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021577627A Active JP7507800B2 (ja) 2020-03-25 2020-03-25 表示パネル及び表示装置

Country Status (5)

Country Link
US (1) US20220271113A1 (ja)
EP (1) EP4002342A4 (ja)
JP (1) JP7507800B2 (ja)
CN (1) CN114008702B (ja)
WO (1) WO2021189334A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110969935B (zh) * 2019-12-20 2022-02-22 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN115915845A (zh) * 2021-09-18 2023-04-04 北京小米移动软件有限公司 显示面板及显示装置
CN116635817A (zh) * 2021-11-24 2023-08-22 京东方科技集团股份有限公司 电子基板及电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267590A (ja) * 1999-03-19 2000-09-29 Sharp Corp 画像表示装置
CN100520542C (zh) * 2005-06-03 2009-07-29 奇美电子股份有限公司 液晶显示器及其薄膜晶体管基板的制造方法
US8334960B2 (en) * 2006-01-18 2012-12-18 Samsung Display Co., Ltd. Liquid crystal display having gate driver with multiple regions
US20080225216A1 (en) 2007-03-15 2008-09-18 Seiko Epson Corporation Active matrix circuit substrate and display device
KR101479995B1 (ko) * 2008-04-16 2015-01-08 삼성디스플레이 주식회사 표시 장치
US10205122B2 (en) 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102526110B1 (ko) 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102605283B1 (ko) * 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) * 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
CN206610047U (zh) * 2017-02-28 2017-11-03 上海天马微电子有限公司 液晶显示面板及显示装置
US11322523B2 (en) 2017-07-05 2022-05-03 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method of manufacturing active matrix substrate
CN107452894B (zh) 2017-07-31 2020-02-18 京东方科技集团股份有限公司 一种有机电致发光显示面板、其制作方法及显示装置
CN107611142B (zh) * 2017-09-11 2020-06-09 上海天马有机发光显示技术有限公司 显示面板及显示装置
JP7118618B2 (ja) 2017-10-17 2022-08-16 株式会社ジャパンディスプレイ 表示装置
KR102572136B1 (ko) 2018-01-08 2023-08-29 삼성디스플레이 주식회사 윈도우를 갖는 전계 발광 장치
JP2019160174A (ja) * 2018-03-16 2019-09-19 シャープ株式会社 液晶表示パネル
US11201307B2 (en) * 2018-04-17 2021-12-14 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same
CN208444534U (zh) * 2018-05-14 2019-01-29 昆山国显光电有限公司 异形显示屏和显示装置
CN110687730A (zh) * 2018-07-05 2020-01-14 深超光电（深圳）有限公司 薄膜晶体管阵列基板及显示面板
KR102699676B1 (ko) 2018-08-02 2024-08-28 삼성디스플레이 주식회사 표시 패널
KR102516058B1 (ko) 2018-08-17 2023-03-31 삼성디스플레이 주식회사 표시 패널
CN108983463B (zh) * 2018-08-29 2021-03-23 京东方科技集团股份有限公司 显示面板及显示装置
JP7057740B2 (ja) 2018-08-30 2022-04-20 株式会社ジャパンディスプレイ 表示装置
CN109285466B (zh) * 2018-09-27 2021-03-02 武汉天马微电子有限公司 一种显示面板及显示装置
CN109767689A (zh) * 2019-01-14 2019-05-17 京东方科技集团股份有限公司 显示基板、显示面板
CN110208994B (zh) * 2019-06-28 2021-08-31 厦门天马微电子有限公司 一种液晶显示面板及一种显示装置
CN110264951B (zh) 2019-07-22 2021-01-22 京东方科技集团股份有限公司 一种有机电致发光显示面板、显示装置和检测方法
CN110265583B (zh) * 2019-07-26 2022-08-12 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN118053878A (zh) * 2019-09-10 2024-05-17 合肥京东方卓印科技有限公司 栅极驱动结构、阵列基板及显示装置

Also Published As

Publication number Publication date
CN114008702B (zh) 2024-02-27
WO2021189334A9 (zh) 2022-01-13
CN114008702A (zh) 2022-02-01
EP4002342A1 (en) 2022-05-25
JP7507800B2 (ja) 2024-06-28
WO2021189334A1 (zh) 2021-09-30
EP4002342A4 (en) 2023-02-15
US20220271113A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US11744124B2 (en) Display device having an emission layer
CN109216414B (zh) 电致发光显示装置
JP2021524926A (ja) 表示パネルおよび表示装置
CN113261106B (zh) 显示基板和显示装置
US11348524B2 (en) Display substrate and display device
JP7507800B2 (ja) 表示パネル及び表示装置
CN114026630B (zh) 显示面板和显示装置
CN112309332A (zh) 像素电路及其驱动方法、显示基板和显示面板
CN115023751B (zh) 显示面板和显示装置
CN115605939A (zh) 显示基板以及显示面板
US20230247876A1 (en) Display device
CN116322166A (zh) 显示面板及显示装置
WO2023159602A1 (zh) 显示面板、显示装置
US20240324352A1 (en) Display panel and display apparatus
CN117795682A (zh) 显示面板及显示装置
CN116134507A (zh) 显示面板和显示装置
CN118414705A (zh) 显示面板及显示装置
CN118015987A (zh) 显示面板、显示装置
CN117766545A (zh) 阵列基板、显示面板及显示装置
CN118525325A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240618