CN109216414B - 电致发光显示装置 - Google Patents

电致发光显示装置 Download PDF

Info

Publication number
CN109216414B
CN109216414B CN201810537140.0A CN201810537140A CN109216414B CN 109216414 B CN109216414 B CN 109216414B CN 201810537140 A CN201810537140 A CN 201810537140A CN 109216414 B CN109216414 B CN 109216414B
Authority
CN
China
Prior art keywords
active layer
gate
gate line
display device
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810537140.0A
Other languages
English (en)
Other versions
CN109216414A (zh
Inventor
朴正焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202310591660.0A priority Critical patent/CN116546851A/zh
Publication of CN109216414A publication Critical patent/CN109216414A/zh
Application granted granted Critical
Publication of CN109216414B publication Critical patent/CN109216414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

公开了一种电致发光显示装置，其中低温多晶硅薄膜晶体管和氧化物薄膜晶体管相对于被输入相同输入信号的多个开关晶体管被一起使用。也就是说，公开了一种显示装置，该显示装置可通过相对于布置在同一条线上的多个开关晶体管使用双线来将低温多晶硅薄膜晶体管和氧化物薄膜晶体管一起使用。电致发光显示装置包括：第一有源层；第一选通线，其被布置在第一有源层上并与第一有源层交叉；第二有源层，其形成与第一有源层的沟道不同的沟道，并被布置在第一选通线上；以及第二选通线，其被布置在第二有源层上并与第二有源层交叉。第一选通线和第二选通线彼此交叠，并且第一选通线和第二选通线供应相同的选通信号。

Description

电致发光显示装置
技术领域
本发明涉及一种电致发光显示装置。
背景技术
在信息时代，已经开发出用于将视觉信息显示为视频或图片图像的显示装置领域中的许多技术。在这些显示装置当中，电致发光显示装置通过使用凭借电子和空穴的复合而产生光的发光二极管来显示图片图像。电致发光显示装置具有快速响应速度并且同时可根据自发光使低对比度最大化，从而使电致发光显示装置作为下一代显示器而受到关注。
电致发光显示装置包括设置在用于显示图片图像的显示区域上的像素。像素中的每一个具有多个薄膜晶体管(TFT)。薄膜晶体管的示例包括低温多晶硅(LTPS)、非晶硅(A-Si)以及基于用于形成有源层的沟道的材料的氧化物。
由于电子迁移率物理性质根据薄膜晶体管的类型而变化，因此在开关期间导通状态的电流大小或关断状态的电压大小存在差异。也就是说，在根据薄膜晶体管的类型的像素驱动方面存在差异。因此，优选这样的像素结构：根据薄膜晶体管的位置和作用，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管一起用在一个像素中。然而，常规像素结构具有这样的问题：输入了相同选通信号的晶体管仅可被制造为相同类型。
发明内容
因此，本发明涉及一种电致发光显示装置，其基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。
本发明的一个优点是提供一种电致发光显示装置，其中相对于被输入相同输入信号的多个开关晶体管，低温多晶硅薄膜晶体管和氧化物薄膜晶体管被一起使用。也就是说，本发明提供一种显示装置，该显示装置可通过使用双线来相对于布置在同一条线上的多个开关晶体管将低温多晶硅薄膜晶体管和氧化物薄膜晶体管一起使用。
本发明的附加优点和特征将部分地在下面的描述中被阐述，并且部分地将对于本领域普通技术人员而言在查阅下文之后变得显而易见或者可从本发明的实践而得知。本发明的目的和其它优点可通过在本文的书面描述及权利要求以及附图中具体指出的结构来实现并获得。
为了实现这些目的和其它优点并且根据本发明的目的，如本文所实施和广泛描述的那样，根据本发明的一个实施方式的电致发光显示装置包括：第一有源层；第一选通线，所述第一选通线被布置在所述第一有源层上并与所述第一有源层交叉；第二有源层，所述第二有源层形成与所述第一有源层的沟道不同的沟道，被布置在所述第一选通线上；以及第二选通线，所述第二选通线被布置在所述第二有源层上并与所述第二有源层交叉。所述第一选通线和所述第二选通线彼此交叠，并且所述第一选通线和所述第二选通线供应相同的选通信号。
根据本发明的另一实施方式的电致发光显示装置包括：第一有源层；第一选通线，所述第一选通线被布置在所述第一有源层上以与所述第一有源层交叉；第二有源层，所述第二有源层形成与所述第一有源层的沟道不同的沟道，被布置在所述第一选通线上；以及第二选通线，所述第二选通线被布置在所述第二有源层上以与所述第二有源层交叉。所述第二选通线被叠加在所述第一选通线上方，并且通过绝缘层与所述第一选通线分离。
根据本发明的又一实施方式的电致发光显示装置包括：第一有源层；第一选通线，所述第一选通线被布置在所述第一有源层上以与所述第一有源层交叉；第二有源层，所述第二有源层形成与所述第一有源层的沟道不同的沟道，被布置在所述第一选通线上；以及第二选通线，所述第二选通线被布置在所述第二有源层上以与所述第二有源层交叉。所述第一选通线和所述第二选通线供应相同的选通信号。
要理解的是，本发明的以上总体描述和下面的详细描述二者都是示例性和说明性的，并且旨在提供对所要求保护的本发明的进一步说明。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本申请中并构成本申请的一部分，附图例示了本发明的实施方式并且与说明书一起用于说明本发明的原理。在附图中：
图1是例示本发明的电致发光显示装置的概念框图；
图2是例示根据本发明的一个实施方式的像素的内部电路图；
图3是例示根据本发明的一个实施方式的电致发光显示装置的补偿电路部分的详细平面图；
图4是例示本发明的第一选通线和第二选通线的详细平面图；
图5是沿着图3的线I-I'截取的截面图；
图6是沿着图3的线II-II'截取的截面图；
图7是例示根据本发明的一个实施方式的电致发光显示装置的平面图；以及
图8是例示图7的C部的详细平面图。
具体实施方式
本发明的优点和特征及其实现方法将通过参照附图描述的以下实施方式来阐明。然而，本发明可按照不同的形式来实施并且不应当被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本发明将是彻底的和完整的，并且将向本领域技术人员充分地传达本发明的范围。此外，本发明仅由权利要求的范围来限定。
在附图中公开的用于描述本发明的实施方式的形状、大小、比例、角度和数目仅是示例，因此，本发明不限于所示的细节。相同的附图标记始终表示相同的元件。在下面的描述中，当确定相关已知功能或构造的详细描述会不必要地模糊本发明的重点时，将省略该详细描述。
在使用本说明书中描述的“包含”、“具有”和“包括”的情况下，除非使用“仅
Figure BDA0001678444150000031
”，否则可添加另一部件。除非指代相反情况，否则单数形式的术语可包括复数形式。
在解释元件时，尽管没有明确的描述，但是元件被解释为包括误差范围。
在描述位置关系时，例如，当位置关系被描述为“在…上”、“在…上方”、“在…下”和“挨着…”时，除非使用“仅”或“直接”，否则可在这两个部分之间布置一个或更多个其它部分。
在描述时间关系时，例如，当时间顺序被描述为“在…之后”、“随后…”、“接着…”和“在…之前”时，除非使用“仅”或“直接”，否则可包括不连续的情况。
将理解的是，尽管本文可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开来。因此，在不脱离本发明的范围的情况下，可将第一元件称为第二元件，类似地，可将第二元件称为第一元件。
“第一水平轴方向”、“第二水平轴方向”和“垂直轴方向”不应当通过仅具有相互垂直关系的几何关系来解释，而是可在本发明的元件可在功能上起作用的范围内具有更广泛的方向性。
术语“至少一个”应当被理解为包括相关联地列举的项目中的一个或更多个的任何组合和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”的含义表示从第一项目、第二项目和第三项目中的两个或更多个提出的所有项目的组合以及第一项目、第二项目或第三项目。
如本领域技术人员可充分理解的，本发明的各种实施方式的特征可部分或全部地彼此联接或组合，并且可彼此进行各种不同的相互操作并在技术上进行驱动。本发明的实施方式可彼此独立地执行，或者可按照相互依赖关系一起执行。
在下文中，将参照附图详细描述根据本发明的电致发光显示装置的优选实施方式。
图1是例示根据本发明的电致发光显示装置的概念框图，并且图2是例示根据本发明的一个实施方式的像素P的内部电路图。
参照图1和图2，根据本发明的电致发光显示装置包括显示面板100、选通驱动器110、数据驱动器120和定时控制器(T-CON)130。
显示面板110包括显示区域和设置在显示区域附近的非显示区域。显示区域设置有像素P以显示图像。非显示区域是用于形成显示面板100的边缘并且保护显示区域免受外部冲击的区域。显示面板100设置有选通线GL1-1至GLp-2(p是2以上的正整数)、数据线DL1至DLq(q是2以上的正整数)以及感测线SL1至SLq。数据线DL1至DLq和感测线SL1至SLq可与选通线GL1-1至GLp-2交叉。数据线DL1至DLq可与感测线SL1至SLq平行。显示面板100可包括设置有像素P的下基板和用于执行封装功能以保护像素免受外部异物影响的上基板。
像素P中的每一个可与选通线GL1-1至GLp-2中的任意一条、数据线DL1至DLq中的任意一条以及感测线SL1至SLq中的任意一条连接。如图2所示，根据本发明的一个实施方式的像素P中的每一个包括驱动晶体管DT、发光二极管EL、存储电容器Cst以及第一晶体管T1至第六晶体管T6。在这种情况下，一对选通线GL1-1和GL1-2连接到一个像素。一对选通线GL1-1和GL1-2相应地提供一对扫描信号Scan1和Scan2。
驱动晶体管DT包括栅极、源极和漏极。驱动晶体管DT的栅极连接到电容器Cst的一个侧电极、第一晶体管T1的漏极以及与第五晶体管T5的源极连接的第一节点N1。驱动晶体管DT的源极与其源极被供应有像素驱动电源ELVDD的第三晶体管T3的漏极连接。驱动晶体管DT的漏极与第四晶体管T4的源极连接。
如果向驱动晶体管DT的栅极供应比阈值电压大的电压，则驱动晶体管DT导通。如果驱动晶体管DT被实现为P型MOSFET，则导通的驱动晶体管DT使驱动电流从源极流向漏极。
发光二极管EL包括阳极和阴极。发光二极管EL使驱动电流从阳极流到阴极。发光二极管EL的阳极连接到与第四晶体管T4的漏极连接的第二节点N2。发光二极管EL的阴极与其中形成有低电位电源电压ELVSS的接地线连接。发光二极管EL发出具有与从驱动晶体管DT流出的驱动电流对应的亮度的光。
存储电容器Cst具有位于两侧的电极。存储电容器Cst的一侧电极连接到第一节点N1。存储电容器Cst的另一侧电极连接到像素驱动电源ELVDD线。
如果与第一节点N1连接的第五晶体管T5导通，则存储电容器Cst存储像素驱动电源ELVDD与第一节点N1之间的差分电压。如果第五晶体管T5截止，则存储电容器Cst保持第一节点N1中存储的差分电压。另外，存储电容器Cst可通过使用存储和保持的电压来控制驱动晶体管DT的驱动。
第一晶体管T1的栅极被供应以第二扫描信号Scan2。第一晶体管T1的源极与驱动晶体管DT的漏极连接。第一晶体管T1的漏极与第一节点N1连接。第一晶体管T1由第二扫描信号Scan2导通，以将第一节点N1的电压增加至数据电压Vdata和驱动晶体管DT的阈值电压Vtp的总和Vdata+Vtp。
第二晶体管T2的栅极被供应以第二扫描信号Scan2。第二晶体管T2的源极与数据线DL连接并因此被供应以数据电压Vdata。第二晶体管T2的漏极与驱动晶体管DT的源极连接。第二晶体管T2由第二扫描信号Scan2导通，以将数据电压供应给驱动晶体管DT的源极。
第一晶体管T1和第二晶体管T2被供应以相同的选通输入信号，即，第二扫描信号Scan2。因此，根据本发明，供应第二扫描信号Scan2的线被设计为双线，从而低温多晶硅薄膜晶体管和氧化物薄膜晶体管可被一起用作第一晶体管T1和第二晶体管T2。
第三晶体管T3的栅极被供应以发光控制信号EM。第三晶体管T3的源极被供应以像素驱动电源ELVDD。第三晶体管T3的漏极与驱动晶体管DT的源极连接。第三晶体管T3由发光控制信号EM导通以将像素驱动电源ELVDD供应给驱动晶体管DT，由此驱动晶体管DT允许驱动电流流动。
第四晶体管T4的栅极被供应以发光控制信号EM。第四晶体管T4的源极与驱动晶体管DT的漏极连接。第四晶体管T4的漏极与第二节点N2连接。第四晶体管T4由发光控制信号EM导通，以使驱动电流流到发光二极管EL，从而使EL发光。
第三晶体管T3和第四晶体管T4的栅极被供应以相同的输入信号，即，发光控制信号EM。因此，根据本发明，供应发光控制信号EM的线被设计为双线，从而低温多晶硅薄膜晶体管和氧化物薄膜晶体管可被一起用作第三晶体管T3和第四晶体管T4。
第五晶体管T5的栅极被供应以第一扫描信号Scan1。第五晶体管T5的源极被供应以初始化电压Vinit。第五晶体管T5的漏极与第一节点N1连接。第五晶体管T5由第一扫描信号Scan1导通，以将第一节点N1的电压初始化为初始化电压Vinit。
第六晶体管T6的栅极被供应以第一扫描信号Scan1。第六晶体管T6的源极被供应以初始化电压Vinit。第六晶体管T6的漏极与第二节点N2连接。第六晶体管T6由第一扫描信号Scan1导通，以将第二节点N2的电压初始化为初始化电压Vinit。
第五晶体管T5和第六晶体管T6被供应以相同的输入信号，即，第一扫描信号Scan1。因此，根据本发明，供应第一扫描信号Scan1的线被设计为双线，从而低温多晶硅薄膜晶体管和氧化物薄膜晶体管可被一起用作第五晶体管T5和第六晶体管T6。
选通驱动器110从定时控制器130接收选通驱动器控制信号GCS，并且根据选通驱动器控制信号GCS生成选通信号，并且将所生成的选通信号供应到选通线GL1-1至GLp-2。
数据驱动器120从定时控制器130接收数据驱动器控制信号DCS，并且根据数据驱动器控制信号DCS生成数据电压，并将所生成的数据电压供应到数据线DL1至DLq。另外，数据驱动器120通过感测每个像素P的电压特性和电流特性来生成感测数据SEN，并且将所生成的感测数据SEN供应给定时控制器130。
定时控制器130从外部装置接收用于控制图像的显示定时的定时信号TS和包括用于实现图像的每种颜色的信息的数字视频数据DATA。定时信号TS和数字视频数据DATA通过设定的协议被输入到定时控制器130的输入端子。另外，定时控制器130从数据驱动器120接收依据每个像素P的电压特性和电流特性的感测数据SEN。
定时信号TS包括垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和点时钟(dot clock)DLCK。定时控制器130基于感测数据SEN来对数字视频数据DATA进行补偿。
定时控制器130生成用于控制选通驱动器110、数据驱动器120、扫描驱动器和感测驱动器的操作定时的驱动器控制信号。驱动器控制信号包括用于控制选通驱动器110的操作定时的选通驱动器控制信号GCS、用于控制数据驱动器120的操作定时的数据驱动器控制信号DCS、用于控制扫描驱动器的操作定时的扫描驱动器控制信号以及用于控制感测驱动器的操作定时的感测驱动器控制信号。
定时控制器130根据模式信号以显示模式和感测模式中的任何一种模式来操作数据驱动器120、扫描驱动器和感测驱动器。显示模式是显示面板100的像素P显示图像的模式，感测模式是用于感测每个像素P的驱动晶体管DT的电流的模式。如果供应给每个像素P的扫描信号和感测信号的波形在显示模式和感测模式中的每一个模式中改变，则数据驱动器控制信号DCS、扫描驱动器控制信号和感测驱动器控制信号也可在显示模式和感测模式中的每一个中改变。因此，定时控制器130根据显示模式或感测模式生成数据驱动器控制信号DCS、扫描驱动器控制信号和感测驱动器控制信号以与对应的模式对应。
定时控制器130将选通驱动器控制信号GCS输出到选通驱动器110。定时控制器130将补偿数字视频数据和数据驱动器控制信号DCS输出到数据驱动器120。定时控制器130将扫描驱动器控制信号输出到扫描驱动器。定时控制器130将感测驱动器控制信号输出到感测驱动器。
另外，定时控制器130根据数据驱动器120、扫描驱动器和感测驱动器在显示模式下还是感测模式下驱动来生成用于驱动对应模式的模式信号。定时控制器130根据模式信号，在显示模式和感测模式中的任何一个模式下操作数据驱动器120、扫描驱动器和感测驱动器。
图3是例示根据本发明的一个实施方式的电致发光显示装置的补偿电路部分的详细平面图。
根据本发明的一个实施方式的电致发光显示装置包括第一有源层210、第一数据线211、第一选通线220、第二有源层230、第二选通线240、源极/漏极层250、第二数据线251和电力线252。
第一有源层210形成构成补偿电路的晶体管当中的用于执行补偿的开关晶体管中的一些和驱动晶体管的半导体层。第一有源层210由第一半导体材料制成。在图3中，包括第一半导体材料的第一有源层210形成第二开关晶体管的半导体层，并且包括与第一有源层210的第一半导体材料不同的第二半导体材料的第二有源层230形成第一开关晶体管的半导体层。
第一数据线211设置在其中形成有用于在补偿前供应数据电压的第二数据线251的区域中。使构成第一有源层210的第一半导体材料导电以形成第一数据线211。通过使第一半导体材料导电而形成的第一数据线211与被供应以数据电压的第二数据线251连接。与第二数据线251连接的第一数据线211将数据电压供应给第一开关晶体管。第一数据线211形成在每个像素的非发光区域中，从而防止像素的开口率劣化。
在这种情况下，优选地，第一有源层210由即使在响应速度相对较低的情况下也较少影响驱动并且满足电压-电流特性的材料形成。此外，由于在根据本发明的像素P中使用多个开关晶体管，因此形成开关晶体管的半导体层的第一有源层210应当容易实现开关晶体管的稳定性和均匀性。也就是说，优选地，第一有源层210由可确保开关晶体管的稳定性和均匀性的材料形成。
例如，第一有源层210可被形成为低温多晶硅(LTPS)沟道。第一有源层210可包含低温多晶硅(LTPS)。由于多晶硅材料因高迁移率(100cm2/Vs或更高)而具有低的能量功率功耗和优异的可靠性，因此多晶硅材料可被应用于用来驱动显示元件的薄膜晶体管的驱动元件的选通驱动器和/或复用器(MUX)，并且可被应用于显示装置中的驱动薄膜晶体管的有源层。
第一选通线220和第二选通线240向第一开关晶体管和第二开关晶体管供应相同的选通信号。根据本发明的第一开关晶体管具有从两条选通线供应选通信号的双选通(dual gate)结构。第一选通线220和第二选通线240被布置为与第一有源层210和第二有源层230交叉。第一选通线220和第二选通线240在与和第一数据线211平行布置的第一有源层210和第二有源层230交叉的同时沿与第一有源层210和第二有源层230垂直的方向布置。第二选通线240布置在第二有源层230上，同时与第二有源层230交叉。在第二选通线240与第二有源层230之间形成绝缘层。第二有源层230形成构成补偿电路的开关晶体管当中的第一开关晶体管的半导体层。第二有源层230与数据线平行地形成。另外，第二有源层230被布置为与第一数据线211部分交叠。
参照图3，第二有源层230形成第一开关晶体管的半导体层。第二有源层230适于多个晶体管当中的保持短导通时间和长截止时间的开关薄膜晶体管。
例如，第二有源层230可被形成为氧化物沟道。氧化物沟道具有优异的响应速度和电压-电流特性。由于氧化物半导体材料具有比硅材料的能带间隙大的能带间隙，因此电子在截止状态下不能通过该能带间隙，由此截止电流较低。因此，包括由氧化物半导体制成的有源层的薄膜晶体管适于保持短导通时间和长截止时间的开关薄膜晶体管。另外，由于截止电流低，因此可减小子电容量的大小，由此该薄膜晶体管适于高分辨率显示装置。
如果使用通过反映每个沟道的特性而使其相应特性彼此不同的两个不同沟道来布置两种类型的有源层，则可使用针对每个晶体管优化的沟道来设计根据本发明的一个实施方式的电致发光显示装置的补偿电路。
在本发明中，第一选通线220和第二选通线240彼此交叠或叠加。如果第一选通线220和第二选通线240彼此不交叠或不叠加，则将需要在电致发光显示装置的一个像素内的将设置第一选通线220的空间和将设置第二选通线240的空间。另外，与第一选通线220连接的开关晶体管和与第二选通线240连接的开关晶体管之间的距离增加，从而出现其中设置有开关晶体管的区域增加的问题。因此，在本发明中，第一选通线220和第二选通线240彼此交叠，从而可减小一个像素内的设置有选通线的空间以及第一开关晶体管与第二开关晶体管之间的距离。结果，可减小每一个像素的面积。在本发明的实施方式中，对叠加的引用可以指代第一选通线220和第二选通线240在某一区域处完全交叠或者以一间隔完全交叠。
然而，如果向第一选通线220和第二选通线240提供不同定时的相应选通信号，则发生信号之间的干扰，从而不能供应精确定时的选通信号。因此，根据本发明的电致发光显示装置的第一选通线220和第二选通线240供应相同的选通信号。因此，可在相同的定时处通过第一选通线220和第二选通线240供应相同的脉冲。
源极/漏极层250布置在其中形成有第一开关晶体管和第二开关晶体管的源极和漏极的区域中。源极/漏极层250在第一开关晶体管T1中通过第一接触孔CNT1和第二接触孔CNT2与第二有源层230连接。源极/漏极层250在第二开关晶体管T2中通过第三接触孔CNT3与第一有源层210连接。形成在第一接触孔CNT1和第三接触孔CNT3上的源极/漏极层250是单层。因此，源极/漏极层250可通过第一接触孔CNT1和第三接触孔CNT3将第二有源层230与第一有源层210连接。
第二数据线251被布置为与第一数据线211部分交叠。第二数据线251由与源极/漏极层250的金属材料相同的金属材料形成。第二数据线251每次向一个像素行中的像素供应已经补偿过的数据电压。
电力线252被布置为穿过每个像素的边缘区域。在图3中，电力线252被布置为穿过每个像素的右边缘区域。电力线252由与源极/漏极层250和第二数据线251的金属材料相同的金属材料形成。电力线252每次向一个像素行中的像素供应电源电压。
图4是例示本发明的第一选通线220和第二选通线240的详细平面图。
本发明的第一选通线220具有第一宽度W1和比第一宽度W1小的第三宽度W3。第一宽度W1位于其中形成有第一开关晶体管的沟道的区域中。换句话说，在第一选通线220与第二有源层230交叠的区域中，第一选通线220的宽度为第一宽度W1。本发明的第二选通线240具有第二宽度W2和比第二宽度W2小的第四宽度W4。第二宽度W2位于其中形成有第一开关晶体管的沟道的区域中。换句话说，在第二选通线240与第二有源层230交叠的区域中，第二选通线240的宽度为第二宽度W2。
在形成有本发明的第一开关晶体管的沟道的区域中，第一选通线220的第一宽度W1可被形成为大于第二选通线240的第二宽度W2。这是为了将第一选通线220用作遮光层，该遮光层用于防止因为其中形成有第一开关晶体管的沟道的区域中的光而使第二有源层230导电。因此，在本发明中，由于第一选通线220在发挥选通线的作用的同时起到遮光层的作用，因此不需要单独的遮光层。因此，可提供其厚度减小并且制造工艺和制造成本降低的电致发光显示装置。
此外，在形成有本发明的第二开关晶体管的沟道的区域中，第一选通线220的宽度可被形成为大于第二选通线240的宽度。换句话说，在第一选通线220和第二选通线240与第一有源层210交叠的区域中，第一选通线220的宽度可被形成为大于第二选通线240的宽度。这是为了将第一选通线220用作遮光层，该遮光层用于防止因为其中形成有第二开关晶体管的沟道的区域中的光而使第一有源层210导电。因此，在本发明中，由于第一选通线220在发挥选通线的作用的同时起到遮光层的作用，因此不需要单独的遮光层。因此，可提供其厚度减小并且制造工艺和制造成本降低的电致发光显示装置。
在图4的示例中，第三宽度W3比第四宽度W4宽。然而，本发明不限于图4的示例，并且第四宽度W4可根据设计需要而比第三宽度W3宽或等于第三宽度W3。尽管根据设计需要可以有各种设计，但是在第一选通线220和第二选通线240与第一有源层交叠的区域中，第三宽度W3应当比第四宽度W4宽。换句话说，在形成有第二开关晶体管的沟道的区域中，第三宽度W3应当比第四宽度W4宽。在其它区域中，第三宽度W3可根据设计需要选择性地形成为大于、小于或等于第四宽度W4。此外，第一晶体管T1和第二晶体管T2中的每一者的面积或大小可以是不同的。例如，第一晶体管T1的面积和大小中的至少一个可大于第二晶体管T2中的面积和大小中的至少一个。
图5是沿着图3的线I-I'截取的截面图。如图5所示，根据本发明的一个实施方式的电致发光显示装置具有聚酰亚胺层201、缓冲层202、第一栅极绝缘膜203、第一数据线211、第一选通线220、第一层间绝缘膜225、第二有源层230、第二栅极绝缘膜235、第二选通线240、第二层间绝缘膜245和源极/漏极层250。
聚酰亚胺层201用于向电致发光显示装置提供弯曲功能。聚酰亚胺层201布置在电致发光显示装置的后表面的最外侧，并且由具有可溶性的聚酰亚胺制成。因此，根据本发明的电致发光显示装置可应用于柔性显示器。另外，根据本发明的电致发光显示装置可相对于外部冲击适当地弯曲，从而可防止电致发光显示装置破损或损坏。
缓冲层202被布置在电致发光显示装置的后表面上的聚酰亚胺层201上。缓冲层202防止异物渗入电致发光显示装置的后表面中。另外，缓冲层202用于吸收从电致发光显示装置的外部传递的冲击。
第一数据线211布置在缓冲层202上。可通过使与第二开关晶体管的第一有源层210的材料相同的材料的第一半导体材料导电来形成第一数据线211。由于第一数据线211的功能和作用与图3所述的相同，因此将省略它们的详细描述。
第一栅极绝缘膜203布置在缓冲层202和第一有源层210上。第一栅极绝缘膜203阻断与布置在第一有源层210上的另一导电层的电连接。
第一选通线220布置在第一栅极绝缘膜203上。由于第一选通线220的功能和作用与图3所述的相同，因此将省略它们的详细描述。
第一层间绝缘膜225布置在第一栅极绝缘膜203和第一选通线220上。第一层间绝缘膜225阻挡第一选通线220与上部的层之间的电连接。
第二有源层230布置在第一层间绝缘膜225上。由于第二有源层230的功能和作用与图3中描述的相同，因此将省略它们的详细描述。
第二栅极绝缘膜235布置在第二有源层230上。第二栅极绝缘膜235设置在第二有源层上布置有第二选通线240的区域上。第二栅极绝缘膜235将第二有源层230与第二选通线240电绝缘。
第二选通线240布置在第二栅极绝缘膜235上。由于第二选通线240的功能和作用与图3所述的相同，因此将省略它们的详细描述。
第二层间绝缘膜245覆盖第二有源层230和第二选通线240。第二层间绝缘膜245使第二有源层230和第二选通线240不与上部的导电层电连接。
源极/漏极层250布置在第二有源层230和第二层间绝缘膜245上。更详细地，源极/漏极层250被布置为不与第二选通线240交叠。源极/漏极层250布置在第二有源层230上形成有第一电极和第二电极(其可以是第一开关晶体管的源极或漏极)的区域中。如果第一电极是源极，则第二电极成为漏极。另外，如果第一电极是漏极，则第二电极成为源极。
布置在第一开关晶体管的第一电极中的源极/漏极层250被布置为与布置在第一开关晶体管的第二电极中的源极/漏极层250间隔开。布置在第一开关晶体管的第二电极中的源极/漏极层250通过形成在第二层间绝缘膜245中的第二接触孔CNT2与第二有源层230连接。源极/漏极层250通过第二接触孔CNT2与第二有源层230连接以形成第二电极。布置在第一开关晶体管的第二电极中的源极/漏极层250保持其不与形成在其它区域中的源极/漏极层250连接的状态，并且以岛的形式来设置。
布置在第一开关晶体管的第一电极中的源极/漏极层250通过形成在第二层间绝缘膜245中的第一接触孔CNT1与第二有源层230连接。源极/漏极层250通过第一接触孔CNT1与第二有源层230连接以形成第一电极。
在相关技术中，所有开关晶体管以及驱动晶体管使用包括低温多晶硅(LPTS)的第一有源层一体形成。因此，由于所有开关晶体管都使用具有与驱动晶体管的有源层的沟道相同的沟道的有源层形成，因此在提高响应速度和电压-电流特性方面存在限制。即使在形成两个有源层的情况下，由于两个有源层通过接触孔彼此电连接，然后形成驱动晶体管和开关晶体管，因此接触孔增加，从而出现晶体管的结构复杂化的问题。
根据本发明的一个实施方式，第一电极和第二电极可形成在包括氧化物的第二有源层230上。也就是说，开关晶体管可形成在与第一有源层210电绝缘的第二有源层230上。在这种情况下，可形成具有第二有源层230的属性的开关晶体管，该第二有源层230具有与第一有源层210的沟道不同的沟道。因此，与通过使用第一单个有源层230使用的开关晶体管的情况相比，可更进一步提高响应速度和电压-电流特性。
图6是沿着图3的线II-II'截取的截面图。如图6所示，根据本发明的一个实施方式的电致发光显示装置具有聚酰亚胺层201、缓冲层202、第一栅极绝缘膜203、第一选通线220、第一层间绝缘膜225、第一有源层210、第二栅极绝缘膜235、第二选通线240、第二层间绝缘膜245和源极/漏极层250。
由于聚酰亚胺层201、缓冲层202、第一有源层210、第一栅极绝缘膜203、第一选通线220、第一层间绝缘膜225、第二栅极绝缘膜235、第二选通线240和第二层间绝缘膜245与参照图3和图5所述的相同，因此将省略它们的描述。
第一开关晶体管和第二开关晶体管位于相同的选通线上，并因此被供应以相同的选通信号。因此，在根据本发明的一个实施方式的电致发光显示装置中，通过由第一选通线220和第二选通线240形成的双选通线，可形成使用以不同材料和不同层形成的沟道的第一开关晶体管和第二开关晶体管。第一开关晶体管可被供应以来自第一选通线220和第二选通线240的选通信号。第二开关晶体管可被供应以来自第二选通线220的选通信号。
如果电致发光显示装置仅包括第一选通线220，则凭借形成得较厚的第二层间绝缘膜225，形成在第二层间绝缘膜225上的第二有源层230与用作第一开关晶体管的栅极的第一选通线220之间的间隔变得更大。因此，可存在向第一开关晶体管供应选通信号方面的困难。另外，如果电致发光显示装置仅包括第二选通线240，则凭借第二层间绝缘膜225和第一栅极绝缘膜203，形成在第一栅极绝缘膜203下面的第一有源层210与第二选通线240之间的间隔变得更大。因此，可出现选通信号没有被供应到第二开关晶体管的问题。
然而，根据本发明，通过第一选通线220和第二选通线240的双选通线，靠近第二有源层230形成的第二选通线240可用作用于向第一开关晶体管供应选通信号的主供应源，而第一选通线220可用作子供应源。另外，靠近第一有源层210形成的第一选通线220可向第二开关晶体管供应选通信号。
图7是例示根据本发明的一个实施方式的电致发光显示装置的平面图。根据本发明的一个实施方式的电致发光显示装置包括驱动器IC 140、第一焊盘部400、第二焊盘部500、第一GIP电路部610、第二GIP电路部620和复用器630。
驱动器IC 140被布置在非显示区域中并且驱动显示面板。根据本发明的一个实施方式的驱动器IC 140可在一个芯片中具有选通驱动器110、数据驱动器120和定时控制器130的功能。因此，根据本发明的一个实施方式的驱动器IC 140所应用到的电致发光显示装置可广泛地用于诸如便携式终端和智能手表之类的小尺寸电子装置。
第一焊盘部400被布置在驱动器IC 140的最外侧并接收外部测试信号。另外，第一焊盘部400可用于将响应信号输出到电致发光显示装置的外部。
第二焊盘部500被布置在驱动器IC 400与显示区域之间，并且将从驱动器IC 140输出的信号供应给设置在显示区域中的像素。另外，第二焊盘部500将由显示区域感测到的感测数据输出到驱动器IC 140。
第一GIP电路部610和第二GIP电路部620被布置在显示区域的侧面。例如，如图7所示，第一GIP电路部610可布置在显示区域的左侧，并且第二GIP电路部620可布置在显示区域的右侧。另选地，第一GIP电路部610可布置在显示区域的右侧，并且第二GIP电路部620可布置在显示区域的左侧。第一GIP电路部610和第二GIP电路部620是供应从选通驱动器输出的扫描信号的电路部并且与显示面板一体形成并且以面板内选通(GIP)的模式设置。
复用器630形成在显示区域上方的边缘区域处。复用器630用于控制由驱动器IC140生成并供应的数据电压的输出定时以与数字视频数据对应，从而允许数据电压同时或者根据设置的驱动定时被输入到设置在显示面板上的像素。
另外，在显示面板的边缘区域处设置用于防止静电的抗静电电路(ESD)和用于向显示面板供应电源的电力线。
图8是例示图7的C部的详细平面图。C部是第一GIP电路部610和第二GIP电路部620的放大图。D部可与C部对称形成。另外，除了选通线上的接触孔之外的像素的结构与参照图3所描述的相同。
第一选通线220与每个像素的第二开关晶体管的栅极连接。第二选通线240连接到每个像素的第一开关晶体管的栅极。另外，每个像素的第一开关晶体管和第二开关晶体管的栅极与每个像素的第一有源层210和第二有源层230连接。
另外，由于第一选通线220和第二选通线240彼此连接，因此相同的扫描信号可被同时供应到第一开关晶体管和第二开关晶体管的栅极。
更详细地，源极/漏极层250形成在于第一GIP电路部610上形成的第一选通接触孔H1和第二选通接触孔H2上。第一选通线220通过第一选通接触孔H1与源极/漏极层250连接。另外，第二选通线240通过第二选通接触孔H2与源极/漏极层250连接。因此，第一选通线220和第二选通线240彼此连接。因此，第一选通线220和第二选通线240可供应相同的信号。在图8中，第一GIP电路部610通过使用两个选通接触孔H1和H2将第一选通线220与第二选通线240连接。然而，不限于这种情况，选通接触孔的数目可大于或小于两个。另外，用于将第一选通线220与第二选通线240连接的选通接触孔可设置在第二GIP电路部620上。在这种情况下，由于设置在显示面板的两个边缘区域处的第一GIP电路部610和第二GIP电路部620可供应相同的扫描信号，因此可使根据像素的位置发生扫描信号延迟的问题最小化。设置在左侧的选通接触孔的数目和设置在右侧的选通接触孔的数目可根据显示装置的设计彼此相同或彼此不同。
在本发明的一个实施方式中，第一选通线220和第二选通线240使用在显示区域的侧面处布置的第一GIP电路部610和第二GIP电路部620上设置的选通接触孔H1和H2彼此连接。因此，容易地将第一选通线220和第二选通线240设计为彼此电连接。如果第一选通线220和第二选通线240彼此电连接，则可向第一选通线220和第二选通线240施加单个选通信号，从而可同时操作第一开关晶体管和第二开关晶体管。
在根据本发明的一个实施方式的电致发光显示装置中，低温多晶硅(LTPS)薄膜晶体管和氧化物薄膜晶体管可利用相对于被输入相同的输入信号的多个开关晶体管而具有两条选通线的双选通线结构而被一起使用。换句话说，双线可用于位于同一条线上的多个开关晶体管，从而可使低温多晶硅薄膜晶体管和氧化物薄膜晶体管被一起使用。
根据本公开的一个方面，一种电致发光显示装置包括：第一有源层；第一选通线，该第一选通线被布置在第一有源层上以与第一有源层交叉；第二有源层，该第二有源层形成与第一有源层的沟道不同的沟道，并且被布置在第一选通线上；以及第二选通线，该第二选通线被布置在第二有源层上以与第二有源层交叉。第一选通线和第二选通线彼此交叠，并且第一选通线和第二选通线供应相同的选通信号。
第一有源层包括多晶硅沟道，并且第二有源层包括氧化物沟道。
第一选通线和第二选通线在第一选通线和第二选通线与第二有源层交叠的区域中具有最宽的宽度。
电致发光显示装置还包括：层间绝缘膜，该层间绝缘膜覆盖第二有源层和第二选通线；以及源极/漏极层，该源极/漏极层被布置在第二有源层上。此外，源极/漏极层通过形成在层间绝缘膜中的第一接触孔和第二接触孔与第二有源层连接。
源极/漏极层被附加地布置在第一有源层上，并且通过形成在第一栅极绝缘膜、第一层间绝缘膜和层间绝缘膜中的第三接触孔与第一有源层连接。
第一选通线和第二选通线与设置在电致发光显示装置的显示区域中的像素中设置的第一开关晶体管和第二开关晶体管的栅极连接，并且第一开关晶体管的栅极和第二开关晶体管的栅极与像素中的每一个的第一有源层和第二有源层连接。
第一选通线和第二选通线通过布置在第一GIP电路部和第二GIP电路部上的第一选通接触孔和第二选通接触孔彼此连接，第一GIP电路部和第二GIP电路部位于电致发光显示装置的显示区域的两侧处。
多晶硅沟道是低温多晶硅沟道。
根据本公开的另一方面，一种电致发光显示装置包括：第一有源层；第一选通线，该第一选通线被布置在第一有源层上以与第一有源层交叉；第二有源层，该第二有源层形成与第一有源层的沟道不同的沟道，并且被布置在第一选通线上；以及第二选通线，该第二选通线被布置在第二有源层上以与第二有源层交叉。第二选通线被叠加在第一选通线上方，并且通过绝缘层与第一选通线分离。
第一选通线和第二选通线供应相同的选通信号。
第一有源层包括多晶硅沟道，并且第二有源层包括氧化物沟道。
第一选通线和第二选通线在第一选通线和第二选通线与第二有源层交叠的区域中具有最宽的宽度。
电致发光显示装置还包括：源极/漏极层，该源极/漏极层被布置在第二有源层上。此外，绝缘膜覆盖第二有源层和第二选通线，并且源极/漏极层通过形成在绝缘膜中的第一接触孔和第二接触孔与第二有源层连接。
源极/漏极层被附加地布置在第一有源层上，并且通过形成在第一栅极绝缘膜、另一绝缘膜和绝缘膜中的第三接触孔与第一有源层连接。
第一选通线和第二选通线与设置在电致发光显示装置的显示区域中的像素中设置的第一开关晶体管和第二开关晶体管的栅极连接，并且第一开关晶体管的栅极和第二开关晶体管的栅极与像素中的每一个的第一有源层和第二有源层连接。
第一选通线和第二选通线通过布置在第一GIP电路部和第二GIP电路部上的第一选通接触孔和第二选通接触孔彼此连接，第一GIP电路部和第二GIP电路部位于电致发光显示装置的显示区域的两侧处。
根据本公开的又一方面，一种电致发光显示装置包括：第一有源层；第一选通线，该第一选通线被布置在第一有源层上以与第一有源层交叉；第二有源层，该第二有源层形成与第一有源层的沟道不同的沟道，被布置在第一选通线上；以及第二选通线，该第二选通线被布置在第二有源层上以与第二有源层交叉。此外，第一选通线和第二选通线供应相同的选通信号。
第一有源层包括多晶硅沟道，并且第二有源层包括氧化物沟道。
第一选通线和第二选通线在第一选通线和第二选通线与第二有源层交叠的区域中具有最宽的宽度。
对于本领域技术人员来说显而易见的是，在不脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变形。因此，本发明旨在涵盖本发明的修改和变形，只要它们落入所附权利要求书及其等同物的范围内即可。
相关申请的交叉引用
本申请要求于2017年6月30日提交的韩国专利申请No.10-2017-0083433的权益，该韩国专利申请出于所有目的通过引用并入本文中，如同其全部在本文中阐述一样。

Claims (7)

1.一种电致发光显示装置，该电致发光显示装置包括：
第一有源层；
第一选通线，所述第一选通线被布置在所述第一有源层上以与所述第一有源层交叉；
第二有源层，所述第二有源层形成与所述第一有源层的沟道不同的沟道，并且被布置在所述第一选通线上；以及
第二选通线，所述第二选通线被布置在所述第二有源层上以与所述第二有源层交叉，
其中，所述第一选通线和所述第二选通线彼此交叠，并且所述第一选通线和所述第二选通线供应相同的选通信号，
其中，所述第一有源层和所述第二有源层彼此不交叠。
2.根据权利要求1所述的电致发光显示装置，其中，所述第一有源层包括多晶硅沟道，并且所述第二有源层包括氧化物沟道。
3.根据权利要求1所述的电致发光显示装置，其中，所述第一选通线和所述第二选通线在所述第一选通线和所述第二选通线与所述第二有源层交叠的区域中具有最宽的宽度。
4.根据权利要求1所述的电致发光显示装置，该电致发光显示装置还包括：
层间绝缘膜，所述层间绝缘膜覆盖所述第二有源层和所述第二选通线；以及
源极/漏极层，所述源极/漏极层被布置在所述第二有源层上，
其中，所述源极/漏极层通过形成在所述层间绝缘膜中的第一接触孔和第二接触孔与所述第二有源层连接。
5.根据权利要求4所述的电致发光显示装置，该电致发光显示装置还包括：
第一栅极绝缘膜，所述第一栅极绝缘膜被布置在所述第一有源层与所述第一选通线之间；以及
第一层间绝缘膜，所述第一层间绝缘膜被布置在所述第二有源层与所述第一栅极绝缘膜之间，
其中，所述源极/漏极层被附加地布置在所述第一有源层上，并且通过形成在所述第一栅极绝缘膜、所述第一层间绝缘膜和所述层间绝缘膜中的第三接触孔与所述第一有源层连接。
6.根据权利要求1所述的电致发光显示装置，其中，所述第一选通线和所述第二选通线与设置在显示区域中的像素中设置的第一开关晶体管和第二开关晶体管的栅极连接，并且所述第一开关晶体管的栅极和所述第二开关晶体管的栅极分别与所述像素中的每一个的所述第一有源层和所述第二有源层连接。
7.根据权利要求1所述的电致发光显示装置，其中，所述第一选通线和所述第二选通线通过布置在第一GIP电路部和第二GIP电路部上的第一选通接触孔和第二选通接触孔彼此连接，所述第一GIP电路部和所述第二GIP电路部位于所述电致发光显示装置的显示区域的两侧处。
CN201810537140.0A 2017-06-30 2018-05-30 电致发光显示装置 Active CN109216414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310591660.0A CN116546851A (zh) 2017-06-30 2018-05-30 电致发光显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170083433A KR102464131B1 (ko) 2017-06-30 2017-06-30 전계발광 표시장치
KR10-2017-0083433 2017-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310591660.0A Division CN116546851A (zh) 2017-06-30 2018-05-30 电致发光显示装置

Publications (2)

Publication Number Publication Date
CN109216414A CN109216414A (zh) 2019-01-15
CN109216414B true CN109216414B (zh) 2023-06-13

Family

ID=64739018

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310591660.0A Pending CN116546851A (zh) 2017-06-30 2018-05-30 电致发光显示装置
CN201810537140.0A Active CN109216414B (zh) 2017-06-30 2018-05-30 电致发光显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310591660.0A Pending CN116546851A (zh) 2017-06-30 2018-05-30 电致发光显示装置

Country Status (3)

Country Link
US (1) US10923506B2 (zh)
KR (2) KR102464131B1 (zh)
CN (2) CN116546851A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971527B2 (en) * 2018-09-11 2021-04-06 Sharp Kabushiki Kaisha Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same
CN109449211B (zh) * 2018-11-01 2022-06-07 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
KR20210044335A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
KR20210076471A (ko) * 2019-12-16 2021-06-24 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法
KR20210130879A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
CN111508369B (zh) * 2020-05-19 2022-07-15 云谷（固安）科技有限公司 显示面板和显示装置
US20230110045A1 (en) * 2020-11-30 2023-04-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel drive circuit, driving method thereof and display panel
KR20230057510A (ko) * 2021-10-21 2023-05-02 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
US11527189B1 (en) * 2022-01-28 2022-12-13 Syndiant, Inc. & XDMicro(Zhongshan) Optoelectronics Semiconductor Co. LTD Display pixel design and control for lower power and higher bit depth
CN115311982A (zh) * 2022-08-30 2022-11-08 武汉天马微电子有限公司 显示面板及其驱动方法和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015673A1 (en) * 2002-08-13 2004-02-19 Iljin Diamond Co., Ltd. Back gate and bottom layer interconnect for active matrix displays
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100999B1 (ko) * 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
CN103185999B (zh) * 2011-12-31 2015-09-16 上海中航光电子有限公司 液晶显示器阵列基板及其扫描线结构
KR102062912B1 (ko) 2013-09-05 2020-02-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조 방법
KR102049793B1 (ko) * 2013-11-15 2020-01-08 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102248641B1 (ko) 2013-11-22 2021-05-04 엘지디스플레이 주식회사 유기전계 발광소자
KR102397873B1 (ko) * 2014-02-24 2022-05-16 엘지디스플레이 주식회사 표시장치
KR20230062676A (ko) * 2014-03-13 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102298336B1 (ko) 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9647129B2 (en) * 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
KR102515807B1 (ko) * 2016-01-11 2023-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015673A1 (en) * 2002-08-13 2004-02-19 Iljin Diamond Co., Ltd. Back gate and bottom layer interconnect for active matrix displays
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
KR20220153539A (ko) 2022-11-18
US10923506B2 (en) 2021-02-16
US20190006390A1 (en) 2019-01-03
CN116546851A (zh) 2023-08-04
KR102464131B1 (ko) 2022-11-04
KR20190003017A (ko) 2019-01-09
CN109216414A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
CN109216414B (zh) 电致发光显示装置
US11744124B2 (en) Display device having an emission layer
CN110992880B (zh) 一种显示面板及显示装置
US11877486B2 (en) Display device including a control line
US10170038B2 (en) Organic light emitting diode display
US7864140B2 (en) Light-emitting display
CN109216417B (zh) 显示装置
US20230351958A1 (en) Array substrate, display panel comprising the array substrate, and display device
KR20200111873A (ko) 표시 장치
CN113973506A (zh) 显示基板、显示面板以及显示装置
CN114008702B (zh) 显示面板和显示装置
CN115244606A (zh) 显示面板和显示装置
US20230267888A1 (en) Array substrate, display panel comprising the array substrate, and display device
CN115485847A (zh) 显示面板及显示装置
CN115394201B (zh) 显示面板和显示装置
KR20190064091A (ko) 유기 발광 표시 장치
CN116546853A (zh) Oled显示装置
US11925080B2 (en) Display device
US20220199007A1 (en) Array substrate, and display panel and display device thereof
CN117678007A (zh) 像素电路及其驱动方法、显示面板及显示装置
KR20190064101A (ko) 유기 발광 표시 장치
KR20140120717A (ko) 박막 트랜지스터 및 유기 발광 표시 장치
CN117242512A (zh) 像素电路及驱动方法、显示面板及驱动方法、显示装置
KR20190064104A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant