CN107342323A - 晶体管面板 - Google Patents

晶体管面板 Download PDF

Info

Publication number
CN107342323A
CN107342323A CN201710216809.1A CN201710216809A CN107342323A CN 107342323 A CN107342323 A CN 107342323A CN 201710216809 A CN201710216809 A CN 201710216809A CN 107342323 A CN107342323 A CN 107342323A
Authority
CN
China
Prior art keywords
barrier layer
source area
display panel
layer
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710216809.1A
Other languages
English (en)
Inventor
李光洙
梁伸赫
金斗铉
金志训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107342323A publication Critical patent/CN107342323A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种晶体管面板。所述晶体管面板包括：沟道区，包括第一金属的氧化物；源极区和漏极区，各自包括第一金属，其中沟道区设置在源极区与漏极区之间，并且其中沟道区连接到源极区和漏极区；绝缘层，设置在沟道区上；上电极，设置在绝缘层上；层间绝缘层，设置在上电极、源极区和漏极区上；以及阻挡层，包括设置在层间绝缘层与源极区和漏极区中的每个之间的第一部分，其中阻挡层的第一部分与源极区和漏极区中的每个接触。上电极和阻挡层各自包括第二金属。

Description

晶体管面板
相关申请的交叉引用
本申请要求于2016年4月29日提交到韩国知识产权局的韩国专利申请第10-2016-0053469号的优先权，其公开通过引用被整体合并于此。
技术领域
本发明的示例性实施例涉及晶体管面板，更具体而言，涉及具有良好绝缘性的晶体管面板及其制造方法。
背景技术
晶体管被广泛用于诸如显示设备的电子设备中。晶体管可以包括栅电极和与栅电极重叠的半导体层。半导体层可以包括源极区和漏极区，该源极区和漏极区具有被设置于其间的沟道区。
半导体层可以包括具有良好的载流子迁移率(例如，电子迁移率)的各种元素。然而，当杂质流入半导体层时，半导体层的载流子迁移率可能被改变。半导体层的载流子迁移率的变化可能会导致晶体管面板的可靠性降低。
发明内容
本发明涉及一种晶体管面板，该晶体管面板包括通过防止包括氢和水分的杂质渗透到晶体管的半导体层中而具有增加的载流子迁移率以及增强的可靠性的晶体管，并且涉及一种在不增加光掩模的数量或不增加沉积工艺的情况下制造晶体管面板的方法。
另外，本发明涉及一种通过在不增加光掩模的数量或不执行额外的掺杂工艺的情况下形成金属氧化物半导体的一部分作为导电区来制造晶体管面板的方法，以及涉及一种在导电区中具有增加的载流子迁移率的晶体管面板。
根据本发明的示例性实施例，晶体管面板包括：沟道区，包括第一金属的氧化物；源极区和漏极区，各自包括第一金属，其中沟道区设置在源极区与漏极区之间，并且其中沟道区连接到源极区和漏极区；绝缘层，设置在沟道区上；上电极，设置在所述绝缘层上；层间绝缘层，设置在上电极、源极区和漏极区上；以及阻挡层，包括设置在层间绝缘层与源极区和漏极区中的每个之间的第一部分，其中阻挡层的第一部分与源极区和漏极区中的每个接触。上电极和阻挡层各自包括第二金属。
根据本发明的示例性实施例，晶体管面板包括：沟道区，包括包含第一金属的氧化物；源极区和漏极区，各自包括第一金属，其中沟道区设置在源极区与漏极区之间，并且连接到源极区和漏极区；绝缘层，设置在沟道区上；上电极，设置在绝缘层上；层间绝缘层，设置在上电极、源极区和漏极区上；以及阻挡层，包括第一部分和第二部分。阻挡层的第一部分设置在层间绝缘层与源极区和漏极区中的每个之间。阻挡层的第一部分与源极区和漏极区接触。阻挡层的第二部分设置在上电极与绝缘层之间。
根据本发明的示例性实施例，一种用于制造晶体管面板的方法包括：在基底上形成半导体图案，半导体图案包括第一金属的氧化物；在半导体图案上形成绝缘层；通过在半导体图案和绝缘层上设置第二金属材料来在半导体图案和绝缘层上形成金属层；通过还原半导体图案来形成源极区和漏极区；以及通过氧化金属层的下部来形成阻挡层，金属层的下部与半导体图案接触，其中阻挡层的第一部分与源极区和漏极区中的每个接触；通过对金属层进行蚀刻来在绝缘层上形成上电极；以及在上电极和阻挡层上形成层间绝缘层。
附图说明
通过结合附图来详细描述本发明的示例性实施例，本发明的上述以及其它特征将变得更加显而易见，附图中：
图1是根据本发明的示例性实施例的晶体管面板的剖面图；
图2是根据本发明的示例性实施例的晶体管面板的布局图；
图3是根据本发明的示例性实施例的包括在晶体管面板中的像素的电路图；
图4至图16是示出根据本发明的示例性实施例的晶体管面板的制造方法的剖面图；
图17是根据本发明的示例性实施例的晶体管面板的剖面图；
图18是示出根据本发明的示例性实施例的晶体管面板的制造方法的剖面图；
图19是根据本发明的示例性实施例的晶体管面板的剖面图；
图20至图24是示出根据本发明的示例性实施例的晶体管面板的制造方法的剖面图；
图25是根据本发明的示例性实施例的晶体管面板的剖面图；
图26是根据本发明的示例性实施例的晶体管面板的布局图；
图27是根据本发明的示例性实施例的晶体管面板的剖面图；以及
图28和图29是示出根据本发明的示例性实施例的制造晶体管面板的方法的每个步骤的结构的剖面图。
具体实施方式
在下文中将参照附图来更全面地描述本发明。在不脱离本发明的精神和范围的情况下，可以以各种不同的方式来修改所描述的实施例。
在整个说明书中，相同的附图标记可以指代相同的元件。
在附图中，为了清楚起见，层、膜、面板、区域等的尺寸及厚度可以被夸大。
将会理解的是，当一个元件、层、膜、区域或基底被称为设置在另一元件、层、膜、区域或基底“上”时，该元件、层、膜、区域或基底可以直接设置在另一元件、层、膜、区域或基底上，或者可以在它们之间插入中间元件、层、膜、区域或基底。
图1是根据本发明的示例性实施例的晶体管面板的剖面图。
参考图1，晶体管面板可以是可被用在各种类型的显示设备中的显示面板。晶体管面板包括基底110F和设置在基底110F的一侧的多个晶体管Qd。为了便于描述，图1示出一个晶体管Qd。然而，可以理解，在本发明的示例性实施例中可以存在任何数量的晶体管。
基底110F可以包括诸如塑料、玻璃等绝缘材料，并且可以是柔性的。当需要时，可以去除基底110F的一部分。图1所示的方向D3也可以被称为与在其上设置有晶体管Qd的基底110F的侧表面垂直的剖面方向。第一方向D1(图2所示)和第二方向D2(图2所示)可以彼此交叉(例如垂直)。第三方向D3可以与第一方向D1和第二方向D2中的每个方向交叉(例如垂直)。由第一方向D1和第二方向D2形成的平面的视图可以被称为晶体管面板的平面图或布局图。
晶体管Qd可以包括半导体层152、上电极124和设置在半导体层152与上电极124之间的绝缘层144。
半导体层152包括：形成有晶体管Qd的沟道的沟道区154、源极区153、以及漏极区155。源极区153和漏极区155可以各自设置在沟道区154的相对侧并且彼此面对。源极区153和漏极区155可以与沟道区154设置在同一层上，并且可以连接到沟道区154。
沟道区154可以包括金属氧化物。沟道区154的金属氧化物可以包括例如氧化铟(InO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟锌锡氧化物(IZTO)的包含铟的氧化物、氧化锌(ZnO)、锌锡氧化物(ZTO)等。
源极区153和漏极区155可以包括与沟道区154相同的金属。此外，源极区153和漏极区155可以包括与沟道区154相同的金属氧化物。沟道区154中的氧浓度可以高于源极区153和漏极区155的氧浓度。
源极区153和漏极区155的载流子浓度水平可以大于沟道区154的载流子浓度水平。源极区153和漏极区155可以各自导电。可以在源极区153和漏极区155中的每个与沟道区154之间进一步设置梯度区域，在该梯度区域中载流子浓度逐渐变化。可以通过提取包含在源极区153和漏极区155中的氧然后还原包含在源极区153和漏极区155中的金属氧化物来形成源极区153和漏极区155。
上电极124与沟道区154重叠，并且绝缘层144插入在上电极124与沟道区154之间。上电极124可以包括诸如金属的导电材料。上电极124可以充当晶体管Qd的栅极。
绝缘层144可以完全设置在半导体层152与上电极124之间。绝缘层144的边缘可以基本上平行于上电极124的边缘。当两个边缘基本上彼此平行时，两个边缘可以沿着彼此相同的平面延伸，或者可以在彼此不同的平面上延伸。另外，两个平行边缘可以相对于例如基底110F倾斜。例如，在晶体管面板的平面图中(参见图2)，绝缘层144的形状和上电极124的形状可以基本上相同。例如，绝缘层144和上电极124可以彼此重叠并且在平面图中具有相同的形状。
绝缘层144可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)的无机绝缘材料、或者有机绝缘材料。绝缘层144可以包括诸如氧化硅(SiOx)的氧化物基绝缘材料，其包含足够少量的氢(H)以防止氢(H)流入沟道区154。
沟道区154的边缘可以基本上与上电极124的相应边缘平行和对齐。例如，沟道区154与源极区153之间的界面和沟道区154与漏极区155之间的界面可以基本上与上电极124的相应边缘平行和对齐。因此，在平面图中，沟道区154的形状可以与上电极124的形状基本上相同。
缓冲层111可以设置在基底110F与晶体管Qd之间。缓冲层111可以防止杂质从基底110F渗透到半导体层152中，以保护半导体层152并防止沟道区154的特性由于暴露于环境空气或者杂质而被改变。
缓冲层111可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)的无机绝缘材料、或者有机绝缘材料。缓冲层111可以包括诸如氧化硅(SiOx)的氧化物基绝缘材料，其包含足够少量的氢(H)，从而可以防止氢(H)流入沟道区154。
如图1所示，缓冲层111可以设置在基底110F的整个表面之上，或者可以仅设置在基底110F的一部分之上。例如，缓冲层111可以被图案化以被完全设置在半导体层152与基底110F之间。然而，在本发明的示例性实施例中，可以省略缓冲层111。
层间绝缘层160可以设置在晶体管Qd上。层间绝缘层160可以是单层或者作为多层结构。层间绝缘层160可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)等的无机绝缘材料、或者有机绝缘材料。
阻挡层130可以设置在源极区153与层间绝缘层160之间、漏极区155与层间绝缘层160之间、和/或缓冲层111与层间绝缘层160之间。阻挡层130可以包括第一部分130a和第二部分130b。第一部分130a可以设置在源极区153与层间绝缘层160、漏极区155与层间绝缘层160中的每一对之间。此外，第一部分130a可以设置为与源极区153和漏极区155相邻。第二部分130b可以不与半导体层152重叠，并且可以与缓冲层111相邻。在这里，当两个元件被描述为彼此相邻地布置时，两个元件可以彼此直接相邻，并且因此可以在它们之间没有设置插入元件的情况下彼此接触。
阻挡层130的第一部分130a设置在源极区153与层间绝缘层160之间以及漏极区155与层间绝缘层160之间。第一部分130a在第三方向D3上与源极区153和漏极区155重叠，并且可以覆盖源极区153和漏极区155的上表面和侧表面。阻挡层130的第一部分130a可以防止诸如氢、水分等杂质从设置在半导体层152之上的层渗透到包括源极区153与漏极区155的半导体层152中，从而能够防止可能会影响到沟道区154的特征(诸如沟道区154中的载流子迁移率)的杂质(诸如氢、水分等)的量被改变。因此，能够使半导体层152以及包括半导体层152的晶体管Qd的特性稳定，并且能够提高可靠性。由于阻挡层130包含氧，因此氧的层间迁移率低于氢的层间迁移率，使得氧对于半导体层152的沟道区154的特性的影响与氢对于沟道区154的特性的影响相比低。
如上所述，由于诸如氢的杂质从层间绝缘层160渗透到沟道区154中可以被阻挡层130阻挡，因此可以根据需要选择层间绝缘层160的材料。例如，层间绝缘层160可以包括具有与上电极124低反应性的氮化物基绝缘材料，诸如氮化硅(SiNx)。氮化物基绝缘材料可以包含比氧化物基绝缘材料更多的氢，但是通过阻挡层130可以防止氢渗透到半导体层152中。
阻挡层130可以包括金属氧化物。阻挡层130可以包括与被包括在半导体层152中的金属不同的金属。例如，阻挡层130可以包括高反应性铝(Al)、钛(Ti)、钼(Mo)等。另外，阻挡层130和上电极124可以包括相同的金属。阻挡层130可以是电绝缘的。
第一部分130a和第二部分130b可以彼此连接并/或可以是同一层的一部分。阻挡层130的第一部分130a在第三方向D3上的厚度可以大于第二部分130b在第三方向D3上的厚度。
在本发明的示例性实施例中，可以省略阻挡层130的第二部分130b。当省略包括氧化物基绝缘材料的缓冲层111时，可以省略阻挡层130的第二部分130b。
第一导体127可以设置在阻挡层130的第二部分130b与层间绝缘层160之间。如图1所示，第一导体127与上电极124设置在同一层中，并且可以包括与上电极124相同的材料。另外，第一导体127可以与上电极124连接。
层间绝缘层160和阻挡层130可以包括设置在半导体层152的源极区153上并与源极区153重叠的接触孔163。层间绝缘层160和阻挡层130可以包括设置在半导体层152的漏极区155上并与漏极区155重叠的接触孔165。在接触孔163和165中层间绝缘层160和阻挡层130被去除。
包括源电极173、漏电极175和第二导体172的上导电层可以设置在层间绝缘层160上。
源电极173电连接到源极区153并通过接触孔163与源极区153接触。漏电极175电连接到漏极区155并通过接触孔165与漏极区155接触。
第二导体172可以通过与第一导体127重叠并在它们之间插入有层间绝缘层160来形成存储电容器Cst。存储电容器Cst可以在预定时段内将施加到晶体管Qd的上电极124上的电压保持恒定。
上导电层可以包括包含金属的导电材料。例如，上导体可以具有其中为钼(Mo)和/或铝(Al)的结构。此外，上导体层可以包括在其底部(例如，上导电层的面向阻挡层130的一侧)顺序层叠的诸如铝-镍-镧合金(ANL)的铝合金和铟锡氧化物。
钝化层180可以设置在层间绝缘层160和上导电层之上。钝化层180可以包括无机绝缘材料和/或有机绝缘材料，并且可以被形成为具有单层或多层结构。钝化层180的上表面可以基本上平坦。
钝化层180可以包括设置在漏电极175之上并与漏电极175重叠的孔185。
设置在漏电极175之上的发射层370可以设置在钝化层180的孔185中。公共电极270可以设置在发射层370之上。公共电极270可以接收公共电压。漏电极175、发射层370和公共电极270形成有机发光二极管(OLED)。漏电极175可以形成OLED的阳极，并且公共电极270可以形成OLED的阴极，反之亦然。从发射层370发射的光可以穿过基底110F而被向下引导以被用户观看，或者从发射层370发射的光可以不穿过基底110F而被向上引导以被用户观看。
设置在漏电极175之上的层的结构不限于图中所示出的结构，并且可以根据晶体管面板和包括晶体管面板的显示装置的类型来进行各种修改。
图2是根据本发明的示例性实施例的晶体管面板的布局图。图1是例如图2的晶体管面板的沿着线A-AI和AI-AII截取的剖面图。图3是根据本发明的示例性实施例的包括在晶体管面板中的像素PX的电路图。
参考图1和图2，传输栅极信号的栅极线121、传输数据信号的数据线171、包括开关半导体层152s和开关栅电极124s、开关源电极173s、以及开关漏电极175s的开关晶体管Qs可以设置在基底110F之上。
栅极线121可以在第一方向D1上延伸，数据线171可以在第二方向D2上延伸。第二导体172传输驱动电压，可以在第二方向D2上延伸并且可以与数据线171平行。
开关半导体层152s包括：形成有开关晶体管Qs的沟道的开关沟道区154s、开关源极区153s、以及开关漏极区155s。开关源极区153s和开关漏极区155s分别设置在开关沟道区154s的相对端。开关半导体层152s可以包括金属氧化物并且可以与晶体管Qd的半导体层152设置在同一层上中。然而，本发明的示例性实施例不限于此。
开关源极区153s和开关漏极区155s的载流子浓度水平可以大于开关沟道区154s的载流子浓度水平。开关源极区153s和开关漏极区155s可以导电。
开关栅电极124s与开关半导体层152s的开关沟道区154s重叠。栅极绝缘层(未示出)可以插入在开关栅电极124s与开关沟道区154s之间。开关栅电极124s可以与晶体管Qd的上电极124设置在同一层中。开关栅电极124s可以与栅极线121连接以接收栅极信号。栅极线121可以与开关栅电极124s设置在同一层中。
当开关半导体层152s与半导体层152设置在同一层中时，前面所描述的阻挡层130还可以包括设置在开关源极区153s、开关漏极区155s与层间绝缘层160之间的部分。
层间绝缘层160和阻挡层130还可以包括：设置在开关半导体层152s的开关源极区153s上并与开关源极区153s重叠的接触孔163s、以及设置在开关漏极区155s上并与开关漏极区155s重叠的接触孔165s。
开关源电极173s和开关漏电极175s可以设置在层间绝缘层160之上。开关源电极173s可以通过接触孔163s与开关源极区153s电连接，并且可以通过接触孔165s与开关漏极区155s电连接。
开关源电极173s可以与数据线171连接以接收数据信号，并且将接收到的数据信号发送到开关晶体管Qs。在这种情况下，数据线171可以与开关源电极173s设置在同一层上。然而，本发明的示例性实施例不限于此。
层间绝缘层160还可以包括设置在上电极124(其可以是晶体管Qd的栅电极)上的接触孔164。开关漏电极175s可以通过接触孔164与上电极124电连接。因此，上电极124可以接收从开关晶体管Qs的开关漏极区155s传输的电压。
如图2所示，上电极124可以与第一导体127连接。第一导体127可以与第二导体172重叠。层间绝缘层160可以插入在第一导体127与第二导体172之间。
晶体管Qd的源电极173可以与第二导体172连接以接收驱动电压。
在图3中示出了图2的像素PX的等效电路图。参考图3，像素PX可以包括开关晶体管Qs、晶体管Qd、存储电容器Cst、以及OLED。
开关晶体管Qs的控制端子可以与栅极线121连接，开关晶体管Qs的输入端子可以与数据线171连接，开关晶体管Qs的输出端子可以与晶体管Qd的控制端子连接。响应于由栅极线121传输的栅极信号，开关晶体管Qs将从数据线171传输的数据信号传输到晶体管Qd的控制端子。
晶体管Qd的输入端子可以与第二导体172连接，晶体管Qd的输出端子可以连接到OLED。晶体管Qd输出其强度可以根据晶体管Qd的控制端子与输出端子之间的电压而变化的电流。
存储电容器Cst可以被连接在晶体管Qd的控制端子与输入端子之间，并且对施加到晶体管Qd的控制端子的数据信号进行充电。存储电容器Cst可以在开关晶体管Qs被截止之后保持数据信号。
OLED发射具有根据晶体管Qd的输出电流而变化的强度的光，使得可以向用户显示图像。
如图所示，开关晶体管Qs和晶体管Qd每个都可以是PMOS或NMOS晶体管。开关晶体管Qs和晶体管Qd可以具有相同的沟道类型或不同的沟道类型。
图2和图3所示的结构是可以对其应用图1所示的结构的晶体管面板和晶体管面板的像素电路的示例性俯视平面图。根据本发明的示例性实施例，显示设备可以具有与图1、图2和/或图3所示的结构不同的结构。
图4至图16是示出根据本发明的示例性实施例的晶体管面板的制造方法的剖面图。
参考图4，缓冲层111可以通过在基底110上层叠绝缘材料来形成，基底110包括诸如玻璃或塑料的绝缘材料。在缓冲层111上层叠诸如含铟氧化物(例如，氧化铟(InO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟锌锡氧化物(IZTO)等)、氧化锌(ZnO)、锌锡氧化物(ZTO)等金属氧化物半导体，从而可以形成半导体材料层150。
参考图5，可以通过使用诸如干法蚀刻等方法来对半导体材料层150进行图案化，以形成半导体图案151。
参考图6，可以将绝缘材料层叠在可以形成有半导体图案151的基底110上，以形成初始绝缘层140。
参照图7，可以通过使用诸如干法蚀刻等方法来对初始绝缘层140进行图案化，以形成绝缘层144。
参考图8，可以将诸如铝(Al)、钛(Ti)、钼(Mo)等高反应性金属层叠于在形成有绝缘层144的基底110上，以形成金属层120。金属层120的第三方向D3上的厚度TK1可以约为3000埃至约5000埃，但不限于此。
参考图9，可以对在形成有金属层120的基底110进行热处理。在这种情况下，热处理可以是真空状态热处理。在热处理期间，氧(O)从半导体图案151的第一部分移动到与半导体图案151的第一部分重叠的相邻金属层120的第一下部，使得相邻于金属层120的半导体图案151的第一部分可以被还原。氧(O)从其中移动的半导体图案151的第一部分不包括半导体图案151的第二部分，半导体图案151的第二部分与绝缘层144重叠。除了半导体图案151的第二部分之外的半导体图案151的还原部分(例如，半导体图案151的第一部分)成为源极区153和漏极区155。源极区153和漏极区155是导电的。半导体图案151的第二部分(例如，半导体图案151的由绝缘层144覆盖的部分)成为沟道区154。因此，源极区153和漏极区155中的氧(O)浓度变得低于沟道区154中的氧浓度。沟道区154、源极区153和漏极区155形成半导体层152。
与通过将氢引入到氧化物半导体来形成源极区和漏极区的方法相比，根据本发明的示例性实施例的源极区153和漏极区155具有更高的载流子迁移率。
接收来自半导体图案151(例如，金属层120的下部)的氧的金属层120的一部分可以被氧化，以成为阻挡层130的第一部分130a。
在这种热处理工艺中，氧从缓冲层111移动到金属层120的下部，使得与缓冲层111相邻的金属层120的下部也可以被氧化，以成为阻挡层130的第二部分130b。在这种情况下，从缓冲层111移动到金属层120的下部的氧量可以小于从半导体图案151移动到金属层120的下部的氧量。因此，阻挡层130的第一部分130a在第三方向D3上的厚度TK2可以大于第二部分130b在第三方向D3上的厚度TK3。
参考图10，掩模图案50可以形成在金属层120上。掩模图案50例如可以通过涂覆诸如光刻胶的感光膜然后通过光掩模进行曝光工艺来形成。掩模图案50可以包括在第三方向D3上与沟道区154重叠的部分和不与半导体层152重叠的部分。
参考图11，可以利用掩模图案50作为蚀刻掩模的同时使用蚀刻材料对金属层120进行蚀刻，从而形成上电极124和第一导体127。在这种情况下，阻挡层130中的第一部分130a保持未被蚀刻。阻挡层130的第二部分130b可以保留或者可以通过蚀刻工艺被去除。阻挡层130的剩余部分的厚度可以根据在该工艺中所使用的蚀刻材料相对于金属层120和阻挡层130的选择比而改变。用于蚀刻的蚀刻材料的选择比可以较高。例如，蚀刻材料相对于金属层120和阻挡层130的选择比可以约为10:1或更大，但是本发明不限于该特定比例。
如上所述，可以采用仅使用一个光掩模的工艺来形成掩模图案50、阻挡层130、源极区153和漏极区155。此外，上电极124和第一导体127可以同时被图案化。因此，可以在不增加光掩模的数量的情况下形成阻挡层130。
此外，由于阻挡层130可以通过所执行的用于形成上电极124和第一导体127的层叠工艺与上层124和第一导体127一起形成，而不用执行用于形成阻挡层130的附加工艺，因此可以节省制造成本以及时间。
此外，可以使用半导体图案151与金属层120的氧化/还原反应来形成源极区153和漏极区155。另外，阻挡层130可以与源极区153和漏极区155同时形成。因此，可以避免用于形成源极区153和漏极区155的附加掺杂工艺。
在金属层120被图案化之后，可以使用含氧等离子体将阻挡层130再次氧化，以提高阻挡层130的氧浓度。
参考图12，可以通过将绝缘材料层叠在基底110上来形成层间绝缘层160。
参考图13，可以使用诸如干法蚀刻等方法来对层间绝缘层160和阻挡层130进行图案化，以形成设置在源极区153上的接触孔163和设置在漏极区155上的接触孔165。
参考图14，诸如金属等导电材料可以层叠在层间绝缘层160上，以形成导电层170。
参考图15，导电层170可以被图案化以形成包括源电极173、漏电极175和第二导体172的上导电层。
参考图16，可以通过将无机绝缘材料或有机绝缘材料层叠在上导电层上然后对所层叠的材料进行图案化来形成包括孔185的钝化层180。孔185可以设置在漏电极175之上，从而可以暴露出漏电极175。
参考图1，可以在钝化层180的孔185中形成发射层370，然后可以在孔185和钝化层180上形成公共电极270。随后，可以去除基底110，然后可以附接基底110F，或者可以将基底110用作基底110F。
将参考图17和图1来描述根据本发明的示例性实施例的晶体管面板。
图17是根据本发明的示例性实施例的晶体管面板的剖面图。
图17的晶体管面板可类似于图1的晶体管面板，除了阻挡层131之外。
除了半导体层152与层间绝缘层160重叠的地方之外，并且除了第一导体127与缓冲层111重叠的地方之外，阻挡层131可以不存在(例如，可以不设置)于层间绝缘层160与缓冲层111之间。阻挡层131可以包括设置在源极区153、漏极区155与层间绝缘层160之间的第一部分131a。第一部分131a可以具有与前面所描述的阻挡层130的第一部分130a相同或相似的特征。因此，为了简洁起见，将省略其详细描述。
阻挡层131还可以包括设置在第一导体127与缓冲层111之间的第二部分131b。在本发明的示例性实施例中，第二部分131b可以完全设置在第一导体127与缓冲层111之间。第二部分131b具有与前面所描述的阻挡层130的第二部分130b相同或相似的特征。因此，为了简洁起见，将省略其详细描述。
参考图18和图17来描述根据本发明的示例性实施例的制造晶体管面板的方法。
图18是示出根据本发明的示例性实施例的晶体管面板的制造方法的剖面图。
除了当通过对金属层120进行蚀刻来形成上电极124和第一导体127时可以通过将未被掩模图案50覆盖的阻挡层130的第二部分130b(如图10所示)去除来形成包括第一部分131a和第二部分131b的阻挡层131(如图17所示)之外，根据本示例性实施例的晶体管面板的制造方法可以类似于根据参考图1及图4至图16而描述的示例性实施例的制造方法。在这种情况下，当将未被掩模图案50覆盖(例如，不与掩模图案50重叠)的第二部分130b去除时，阻挡层131的第一部分131a的厚度可以减小在第三方向D3上的厚度之多。
图19是根据本发明的示例性实施例的晶体管面板的剖面图。
如图19所示，除了图19的阻挡层132可以不同于图1的阻挡层130之外，晶体管面板可以具有与图1所示的晶体管面板的结构类似的结构。
阻挡层132可以包括：设置在源极区153、漏极区155与层间绝缘层160之间的第一部分132a；不与半导体层152重叠并与缓冲层111相邻的第二部分132b；以及设置在绝缘层144与上电极124A之间的第三部分132c。在本发明的示例性实施例中，上电极124A可以与上述的上电极124相同或相似。此外，第一导体127A与上电极124A设置在同一层中，并不与半导体层152重叠，可以具有与上述的第一导体127类似的特征。
由于阻挡层132的第一部分132a和第二部分132b具有与上述的阻挡层130的第一部分130a和第二部分130b相同或相似的特征，因此为了简洁起见，将省略其详细描述。
阻挡层132在第三方向D3上的厚度可以在其整个长度上基本上恒定。然而，阻挡层132的厚度不限于此。
阻挡层132的第三部分132c可以直接与绝缘层144相邻，并且可以与绝缘层144的上表面接触。阻挡层132的第三部分132c和第一部分132a可以彼此连接，并且可以是同一层的一部分。阻挡层132的第三部分132c可以设置在绝缘层144之上，并且可以防止诸如氢、水分等杂质从绝缘层144和设置在绝缘层144之上的层渗透到包括沟道区154的半导体层152中。因此，可以使半导体层152和包括半导体层152的晶体管Qd的特性稳定，并且可以提高晶体管Qd的可靠性。
可以省略阻挡层132的第二部分132b。例如，当省略包括氧化物基绝缘材料的缓冲层111时，可以省略阻挡层132的第二部分132b。
阻挡层132和上电极124A可以包括或者可以不包括相同的金属。
阻挡层132的材料和功能的其他特征可以与上述的阻挡层130的那些特征类似。
将参考图20至图24与图19一起来描述根据本发明的示例性实施例的用于制造晶体管面板的方法。
图20至图24是示出根据本发明的示例性实施例的晶体管面板的制造方法的剖面图。
参考图20，可以通过参考图4至图7而描述的工艺来形成绝缘层144，然后可以在基底110上层叠诸如铝(Al)、钛(Ti)、钼(Mo)等高反应性金属，从而可以形成金属层120A。金属层120A在第三方向D3上的厚度TK4可以约为50埃或者更小，但是本发明不限于该特定厚度。
参考图21，可以对在形成有金属层120A的基底110进行热处理以将金属层120A氧化。在这种情况下，氧从与金属层120A相邻的半导体图案151和缓冲层111中移动到金属层120A。因此，金属层120A可以被氧化，从而可以形成包括第一部分132a和第二部分132b的阻挡层132。在该工艺中，半导体图案151的一部分可以被减小并且变成为作为导电区的源极区153和漏极区155。被绝缘层144覆盖的半导体图案151变成为沟道区154。沟道区154、源极区153和漏极区155形成半导体层152。
当绝缘层144包括氧化物基绝缘材料时，氧从绝缘层144移动到金属层120A，从而可以形成阻挡层132的第三部分132c。可替代地，可以在氧气气氛下附加执行热处理工艺，以形成设置在绝缘层144之上的阻挡层132的第三部分132c。金属层120A可以通过附加的热处理而被完全氧化。
在阻挡层132中，第一部分132a在第三方向D3上的厚度可以大于或类似于第二部分132b在第三方向D3上的厚度以及第三部分132c在第三方向D3上的厚度。例如，当从半导体图案151流到金属层120A的氧量大于从绝缘层144或缓冲层111流到金属层120A的氧量时，第一部分132a在第三方向D3上的厚度可以大于第二部分132b和第三部分132c在第三方向D3上的厚度。然而，如前所述，当执行附加的热处理时，第一部分132a在第三方向D3上的厚度可以类似于第二部分132b在第三方向D3上的厚度以及第三部分132c在第三方向D3上的厚度。
参考图22，诸如金属的导电材料可以层叠在阻挡层132上，然后被图案化，从而形成了上电极124A和第一导体127A。在这种情况下，阻挡层132可以保留而不是被蚀刻。上电极124A和第一导体127A都包括的金属可以与包括在阻挡层132中的金属相同或不同。
参照图23，可以通过将绝缘层层叠在基底110上来形成包括接触孔163和165的层间绝缘层160，然后可以对绝缘材料进行图案化。
参考图24，诸如金属的导电材料可以层叠在层间绝缘层160上，然后被图案化，从而可以形成包括源电极173、漏电极175和第二导体172的上导电层。后续处理可以与上述那些处理相同，并且为了简洁将省略其重复描述。
将参考图25和图26，并与图1和图2一起来描述根据本发明的示例性实施例的晶体管面板。
图25是根据本发明的示例性实施例的晶体管面板的剖面图。图26是根据本发明的示例性实施例的晶体管面板的布局图。图25是例如沿着线A-AI和AI-AII截取的图26的晶体管面板的剖面图。
参考图25和图26，除了设置在钝化层180之上的组成元件之外，晶体管面板在结构上可以类似于图1和图2所示的晶体管面板。
根据本发明的示例性实施例，通过孔185与漏电极175连接的像素电极191可以设置在钝化层180上。像素限定层360可以设置在像素电极191和钝化层180之上。像素限定层360可以包括设置在像素电极191之上的孔365。可以设置在像素电极191之上的发射层370可以设置在孔365中，并且公共电极270可以设置在发射层370上。像素电极191、发射层370和公共电极270可以形成OLED。
将参考图27并与图25一起来描述根据本发明的示例性实施例的晶体管面板。
图27是根据本发明的示例性实施例的晶体管面板的剖面图。
参考图27，晶体管面板在结构上可以类似于图25的晶体管面板和图19的晶体管面板,但是可以进一步包括上半导体层150A和附加阻挡层133c和133d。
附加阻挡层133c可以设置在上电极124与层间绝缘层160之间，并且可以与上电极124的上表面和侧表面接触，并且可以与上电极124相邻。
附加阻挡层133d可以设置在第一导体127与层间绝缘层160之间，并且可以与第一导体127的上表面和侧表面接触，并且可以与第一导体127相邻。附加阻挡层133d可以与阻挡层130的第二部分130b连接。在本发明的示例性实施例中，可以省略附加阻挡层133d。
附加阻挡层133c在第三方向D3上的厚度和附加阻挡层133d在第三方向D3上的厚度可以彼此近似地相等。
附加阻挡层133c可以设置在上电极124上，并且可以防止诸如氢、水分等杂质从设置在上电极124之上的层渗透到包括沟道区154的半导体层152中。
另外，附加阻挡层133c和133d设置在上电极124、第一导体127与层间绝缘层160之间的界面中，以阻挡上电极124、第一导体127与层间绝缘层160之间的反应。因此，可以不考虑包括在上电极124和第一导体127中的金属的类型，而根据需要选择层间绝缘层160的材料。例如，层间绝缘层160可以包括具有与上电极124和第一导体127低反应性的氮化物基绝缘材料(诸如氮化硅(SiNx))，或者可以包括具有高反应性的氧化物基绝缘材料(诸如氧化硅(SiOx))。当层间绝缘层160包括氧化物基绝缘材料时，能够减少可以从层间绝缘层160渗透到半导体层152中的氢的量，以防止沟道区154的特性被改变。
附加阻挡层133c和133d可以包括金属氧化物，并且它们可以是电绝缘的。另外，附加阻挡层133c和133d、上电极124和第一导体127可以包括相同的金属。
上半导体层150A可以包括：设置在附加阻挡层133c和133d与层间绝缘层160之间的部分；以及设置在阻挡层130与层间绝缘层160之间的部分。可替代地，上半导体层150A可以包括仅设置在附加阻挡层133c和133d与层间绝缘层160之间的部分。
上半导体层150A可以包括金属氧化物，诸如含铟氧化物(诸如氧化铟(InO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟锌锡氧化物(IZTO)等)、氧化锌(ZnO)、锌锡氧化物(ZTO)等。
上半导体层150A在第三方向D3上的厚度可以约为30埃或者更小，但是本发明的示例性实施例不限于此。
将参考图28和图29并与图27一起来描述根据本发明的示例性实施例的用于制造晶体管面板的方法。
图28和图29是示出根据本发明的示例性实施例的晶体管面板的制造方法的剖面图。
参考图28，可以通过参考图4至图11而描述的工艺来形成上电极124和第一导体127。然后，可以将诸如含铟氧化物(诸如氧化铟(InO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟锌锡氧化物(IZTO)等)、氧化锌(ZnO)、锌锡氧化物(ZTO)等金属氧化物材料层叠在基底110上，从而可以形成上半导体层150A。如前所述，上半导体层150A在第三方向D3上的厚度可以约为50埃或者更小，但是本发明的示例性实施例不限于此。
参考图29，可以对在形成有上半导体层150A的基底110进行热处理。然后，氧从可以与上电极124和第一导体127相邻的上半导体层150A移动到上电极124和第一导体127中，使得上半导体层150A可以被还原。此外，作为与上半导体层150A相邻的部分的上电极124和第一导体127中的每个的上端和侧端被氧化，从而形成了附加阻挡层133c和133d。
根据本发明的示例性实施例，可以去除上半导体层150A。
后续处理可以与上述的那些处理类似，并且为了简洁起见，将省略其重复描述。
尽管已经参照本发明的示例性实施例来具体地示出和描述了本发明的构思，但是对于本领域的普通技术人员而言将显而易见的是，在不脱离本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (9)

1.一种晶体管面板，包括：
沟道区，包括第一金属的氧化物；
源极区和漏极区，各自包括所述第一金属，其中所述沟道区设置在所述源极区与所述漏极区之间，并且其中所述沟道区连接到所述源极区和所述漏极区；
绝缘层，设置在所述沟道区上；
上电极，设置在所述绝缘层上；
层间绝缘层，设置在所述上电极、所述源极区和所述漏极区上；以及
阻挡层，包括第一部分，所述第一部分设置在所述层间绝缘层与所述源极区和所述漏极区中的每个之间，其中所述阻挡层的所述第一部分与所述源极区和所述漏极区中的每个接触，
其中所述上电极和所述阻挡层各自包括第二金属。
2.根据权利要求1所述的晶体管面板，其中
所述阻挡层包括所述第二金属的氧化物。
3.根据权利要求2所述的晶体管面板，其中
包括在所述沟道区中的氧的浓度水平高于包括在所述源极区和所述漏极区中的每个中的氧的浓度水平。
4.根据权利要求3所述的晶体管面板，进一步包括设置在所述沟道区上的缓冲层，
其中所述阻挡层进一步包括设置在所述缓冲层与所述层间绝缘层之间的第二部分，并且其中所述阻挡层的所述第二部分与所述缓冲层接触。
5.根据权利要求4所述的晶体管面板，其中
所述阻挡层的所述第一部分的厚度大于所述阻挡层的所述第二部分的厚度。
6.根据权利要求5所述的晶体管面板，进一步包括设置在所述阻挡层的所述第二部分上的第一导体，
其中所述阻挡层的所述第二部分仅设置在所述第一导体与所述缓冲层之间。
7.根据权利要求4所述的晶体管面板，其中
所述阻挡层进一步包括设置在所述绝缘层与所述上电极之间的第三部分。
8.一种晶体管面板，包括：
沟道区，包括包含第一金属的氧化物；
源极区和漏极区，各自包括所述第一金属，其中所述沟道区设置在所述源极区与所述漏极区之间，并且连接到所述源极区和所述漏极区；
绝缘层，设置在所述沟道区上；
上电极，设置在所述绝缘层上；
层间绝缘层，设置在所述上电极、所述源极区和所述漏极区上；以及
阻挡层，包括第一部分和第二部分，其中所述阻挡层的所述第一部分设置在所述层间绝缘层与所述源极区和所述漏极区中的每个之间，其中所述阻挡层的所述第一部分与所述源极区和所述漏极区接触，并且其中所述阻挡层的所述第二部分设置在所述上电极与所述绝缘层之间。
9.根据权利要求8所述的晶体管面板，其中
所述阻挡层的厚度为50埃或者更小。
CN201710216809.1A 2016-04-29 2017-04-05 晶体管面板 Pending CN107342323A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0053469 2016-04-29
KR1020160053469A KR102522595B1 (ko) 2016-04-29 2016-04-29 트랜지스터 패널 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN107342323A true CN107342323A (zh) 2017-11-10

Family

ID=60157570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710216809.1A Pending CN107342323A (zh) 2016-04-29 2017-04-05 晶体管面板

Country Status (3)

Country Link
US (2) US10170626B2 (zh)
KR (1) KR102522595B1 (zh)
CN (1) CN107342323A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102522595B1 (ko) 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
KR102471464B1 (ko) * 2017-10-31 2022-11-25 엘지디스플레이 주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
US20150102343A1 (en) * 2013-10-14 2015-04-16 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same
CN104659107A (zh) * 2015-01-08 2015-05-27 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
TWI657580B (zh) 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW201338173A (zh) * 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
JP6077109B2 (ja) 2012-05-09 2017-02-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体層の電気伝導性を増加させる方法
JP6005755B2 (ja) 2012-10-31 2016-10-12 シャープ株式会社 エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10361290B2 (en) * 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
KR102522595B1 (ko) 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
US20150102343A1 (en) * 2013-10-14 2015-04-16 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same
CN104659107A (zh) * 2015-01-08 2015-05-27 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法

Also Published As

Publication number Publication date
US20190157459A1 (en) 2019-05-23
KR102522595B1 (ko) 2023-04-17
US20170317216A1 (en) 2017-11-02
US10170626B2 (en) 2019-01-01
US10879401B2 (en) 2020-12-29
KR20170124152A (ko) 2017-11-10

Similar Documents

Publication Publication Date Title
CN102456696B (zh) 显示装置及其制造方法
KR101675113B1 (ko) 트랜지스터 및 그 제조방법
CN101621075B (zh) 薄膜晶体管及其制造方法和平板显示装置
CN106537567B (zh) 晶体管、显示装置和电子设备
CN103972298B (zh) 薄膜晶体管及其制造方法
EP2667413A2 (en) Display device
EP2750197A2 (en) Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
CN105140271B (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
TW201041144A (en) Thin film transistor, method of manufacturing the same, and display device
CN206505923U (zh) 一种薄膜晶体管及显示器面板
CN104465783A (zh) 薄膜晶体管及其制造方法
CN107342295B (zh) 薄膜晶体管阵列面板
CN106935659B (zh) 薄膜晶体管及其制造方法、阵列基板以及显示装置
CN104183601A (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN103943682A (zh) 薄膜晶体管及具有薄膜晶体管的显示装置
TWI844516B (zh) 電性連接構造、半導體裝置及電子機器
KR20150086631A (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
US20220255025A1 (en) Oled display panel and display device
CN104966698A (zh) 阵列基板、阵列基板的制造方法及显示装置
TWI508171B (zh) 半導體元件結構及其製造方法
CN107342323A (zh) 晶体管面板
CN105428423A (zh) 薄膜晶体管及其制造方法
CN106373888A (zh) 薄膜晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171110

RJ01 Rejection of invention patent application after publication