JP6005755B2 - エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置 - Google Patents

エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置 Download PDF

Info

Publication number
JP6005755B2
JP6005755B2 JP2014544455A JP2014544455A JP6005755B2 JP 6005755 B2 JP6005755 B2 JP 6005755B2 JP 2014544455 A JP2014544455 A JP 2014544455A JP 2014544455 A JP2014544455 A JP 2014544455A JP 6005755 B2 JP6005755 B2 JP 6005755B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
layer
oxide semiconductor
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014544455A
Other languages
English (en)
Other versions
JPWO2014069316A1 (ja
Inventor
泰 高丸
泰 高丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2014069316A1 publication Critical patent/JPWO2014069316A1/ja
Application granted granted Critical
Publication of JP6005755B2 publication Critical patent/JP6005755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、エレクトロルミネッセンス素子およびキャパシタ部並びにこれらエレクトロルミネッセンス素子およびキャパシタ部にそれぞれ電気的に接続されたトランジスタを備えたエレクトロルミネッセンス基板およびその製造方法、並びに、上記エレクトロルミネッセンス基板を備えたエレクトロルミネッセンス表示パネルおよびエレクトロルミネッセンス表示装置に関するものである。
近年、様々な商品や分野でフラットディスプレイが活用されている。そのようなフラットディスプレイに用いられる貼合基板の１つとして、例えば、ＥＬ（エレクトロルミネッセンス）表示パネルが知られている。
ＥＬ（有機ＥＬ、無機ＥＬ）表示パネルに用いられるＥＬ基板は、ＴＦＴ（薄膜トランジスタ）等のトランジタが設けられた基板に、該トランジスタに電気的に接続されたＥＬ素子（有機ＥＬ素子または無機ＥＬ素子）が設けられた構成を有している。
ＥＬ基板には、各画素に各種の信号を出力するために、複数のゲート線および複数のソース線、並びに、複数の駆動電源線が設けられており、これらゲート線、ソース線、駆動電源線で囲まれた各画素には、スイッチングトランジスタと、駆動トランジスタと、Ｃｓ（キャパシタ）部と、ＥＬ素子とが設けられている。
これらスイッチングトランジスタ、駆動トランジスタ、Ｃｓ部、ＥＬ素子は、それぞれ多層構造を有し、各層を形成するには、それぞれ、フォトマスクを用いたフォトリソグラフィ工程を行う必要がある。
なお、以下では、ＥＬ基板の製造方法として、有機ＥＬ基板の製造方法を例に挙げて説明する。
図１８の（ａ）〜（ｉ）は、特許文献１に記載の有機ＥＬ表示パネルの製造工程の一部を、工程順に示す断面図である。
特許文献１では、まず、図１８の（ａ）に示すように、絶縁基板３０１上に、ベタ状のゲートメタル３０２を成膜する。
その後、第１のフォトマスクを用いてゲートメタル３０２をパターン化することで、図１８の（ｂ）に示すように、ゲートメタル３０２からなるゲート電極３０２Ｇ、信号線３０２Ｌ、および図示しないＣｓ（キャパシタ）部の下部電極を形成する。続いて、上記絶縁基板３０１上に、ゲート電極３０２Ｇおよび信号線３０２Ｌを覆うように、ゲート絶縁膜３０３、アモルファスシリコンまたはポリシリコンからなる半導体層３０４、窒化シリコンまたは酸化シリコンからなる絶縁層３０５を、ベタ状に形成する。
次に、図１８の（ｃ）に示すように、第２のフォトマスクを用いて絶縁層３０５をパターン化することでチャネル保護膜３０５ａを形成する。
その後、図１８の（ｄ）に示すように、上記半導体層３０４上に、チャネル保護膜３０５ａを覆うようにｎ＋シリコン層３０６をベタ状に形成する。続いて、第３のフォトマスクを用いて、コンタクトホール形成位置におけるゲート絶縁膜３０３、半導体層３０４、およびｎ＋シリコン層３０６に、ゲートメタル３０２が露出するように孔を形成する。
その後、図１８の（ｅ）に示すように、ソースメタル３０７をベタ状に形成する。このとき、ゲート絶縁膜３０３、半導体層３０４、およびｎ＋シリコン層３０６に形成された孔でゲートメタル３０２とソースメタル３０７とが接合され、図示しないコンタクトホールが形成される。
次に、図１８の（ｆ）に示すように、第４のフォトマスクを用いてソースメタル３０７をパターン化することで、図示しないＣｓ部の上部電極、ソース電極３０７Ｓおよびドレイン電極３０７Ｄ、および図示しない走査線および駆動電源線を形成する。
また、このとき、第４のフォトマスクを用いて半導体層３０４およびｎ＋シリコン層３０６をパターン化することで、半導体層３０４からなる半導体膜３０４ａおよびｎ＋シリコン層３０６からなる不純物半導体膜３０６ａ・３０６ｂを形成する。
次に、図１８の（ｇ）に示すように、気相成長法によって導電性膜を成膜し、第５のフォトマスクを用いてパターニングすることで画素電極３０８を形成する。
次に、図１８の（ｈ）に示すように、上記ソース電極３０７Ｓ、ドレイン電極３０７Ｄ、図示しないＣｓ部の上部電極および走査線並びに駆動電源線、および画素電極３０８を覆う保護膜３０９をベタ状に形成した後、第６のフォトマスクを用いて、該保護膜３０９に、画素電極３０８を露出させる開口部３０９ａを形成する。
特許文献１では、この後、図１８の（ｉ）に示すように、上記保護膜３０９および画素電極３０８の上部にポリイミド等の樹脂をベタ状に塗布した後、第７のフォトマスクを用いて網目状の絶縁膜３１０を形成することで、保護膜３０９と上記網目状の絶縁膜３１０とからなる隔壁３１１を形成した後、上記画素電極３０８上に、図示しない有機ＥＬ層を形成し、その上に、図示しない対向電極を形成する。さらに、該対向電極上に、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂、熱可塑性樹脂、または光硬化性樹脂等を塗布し、硬化させて封止層を形成する。
このように、特許文献１では、保護膜３０９に開口部３０９ａを形成するまでに６枚のフォトマスクを使用している。
日本国公開特許公報「特開２０１０−２８２８０７号公報（２０１０年１２月１６日公開）」
特許文献１のように、従来、ＥＬ表示パネルに使用されるＥＬ基板を製造するためには、多数のフォトマスクを必要としている。
特に、特許文献１のような一般的なボトムエミッション型のＥＬ基板の製造方法では、バックプレーンとして、ＴＦＴ基板からなるＴＦＴバックプレーンを作製するとともに、該ＴＦＴバックプレーン上に、画素電極、発光層、対向電極としての反射電極層等を形成する必要があり、工程数が多い。
このため、従来の方法は、多数のフォトマスクが必要であり、工程数が多いことから、ＥＬ基板、さらには、ＥＬ表示パネルやＥＬ表示装置を安価に製造することができず、また、工程数が多いことから、歩留りが低いという問題点を有している。
また、従来のＥＬ基板は、Ｃｓ部により大きく開口することができないという問題点も有している。
本発明は、上記問題点に鑑みなされたものであり、その目的は、ボトムエミッション型とした場合であっても、従来よりも製造にかかる工程数およびマスク枚数を削減することができるＥＬ基板、ＥＬ表示パネル、ＥＬ表示装置、並びに、そのようなＥＬ基板の製造方法を提供することにある。
また、本発明のさらなる目的は、ボトムエミッション型とした場合であっても、従来よりも製造にかかる工程数およびマスク枚数を削減することができるとともに、十分な電荷を保持したまま従来よりも開口率を向上させることができるＥＬ基板、ＥＬ表示パネル、ＥＬ表示装置、並びに、そのようなＥＬ基板の製造方法を提供することにある。
本発明の一態様にかかるエレクトロルミネッセンス基板は、上記の課題を解決するために、ゲート絶縁膜上に、トランジスタの半導体層と、エレクトロルミネッセンス素子の下部電極と、キャパシタ部の上部電極とが設けられ、上記半導体層、上記下部電極、および上記上部電極の上層に保護層が設けられ、上記保護層は、上記下部電極と上記上部電極とを露出する開口部を有し、上記半導体層が酸化物半導体層であり、上記下部電極と上記上部電極とが、上記ゲート絶縁膜上に形成された酸化物半導体層を還元してなる、酸化物半導体層の還元電極であることを特徴としている。
また、本発明の一態様にかかるエレクトロルミネッセンス表示パネル並びにエレクトロルミネッセンス表示装置は、本発明の一態様にかかるエレクトロルミネッセンス基板を備えていることを特徴としている。
また、本発明の一態様にかかるエレクトロルミネッセンス基板の製造方法は、上記の課題を解決するために、ゲート絶縁膜上に酸化物半導体層を形成する工程と、上記酸化物半導体層を、トランジスタの半導体層と、エレクトロルミネッセンス素子の下部電極と、キャパシタ部の上部電極とに対応したパターンにパターン化する工程と、上記酸化物半導体層のパターンの上層に、上記下部電極および上記上部電極に対応する部分のパターンを露出させる開口部を有する保護膜を形成する工程と、上記保護膜をマスクとして、上記酸化物半導体層のパターンのうち、上記エレクトロルミネッセンス素子の下部電極および上記キャパシタ部の上部電極に対応する部分のパターンを還元して、上記酸化物半導体層の還元電極からなる上記エレクトロルミネッセンス素子の下部電極とキャパシタ部の上部電極とを形成する工程とを備えていることを特徴としている。
酸化物半導体層は還元することで導体化される。また、還元された酸化物半導体層は、透明であり、可視光領域波長を吸収しない。
このため、本発明の一態様によれば、上記エレクトロルミネッセンス基板をボトムエミッション型とした場合であっても、エレクトロルミネッセンス素子における透明電極として従来のようなＩＴＯ層を必要とせず、トランジスタの半導体層のパターンとエレクトロルミネッセンス素子の下部電極とキャパシタ部の上部電極とを１枚のフォトマスクで同時に形成することができる。このため、従来よりもフォトマスクを１枚削減することができる。
また、本発明の一態様によれば、上記したように酸化物半導体層の一部を還元して導体化させて透明電極として用いることで、製造にかかる工程数を削減することができる。
（ａ）は、実施の形態１にかかる素子基板における一画素の概略構成を示す平面図であり、（ｂ）は、（ａ）に示す素子基板のＡ１−Ａ１線矢視断面図であり、（ｃ）は、（ａ）に示す素子基板のＢ１−Ｂ１線矢視断面図であり、（ｄ）は、（ａ）に示す素子基板のＣ１−Ｃ１線矢視断面図である。 実施の一態様にかかる有機ＥＬ表示装置の要部の概略構成を示す断面図である。 図１の（ａ）〜（ｄ）に示す素子基板における一画素の等価回路図である。 （ａ）〜（ｅ）は、図１の（ａ）に示すＡ１−Ａ１線矢視断面、Ｂ１−Ｂ１線矢視断面、およびＣ１−Ｃ１矢視断面における素子基板の製造工程の一例を、工程順に示す断面図である。 （ａ）〜（ｄ）は、図４の（ａ）〜（ｅ）に示す工程の後の、図１の（ａ）に示すＡ１−Ａ１線矢視断面、Ｂ１−Ｂ１線矢視断面、およびＣ１−Ｃ１矢視断面における素子基板の製造工程の一例を、工程順に示す断面図である。 （ａ）〜（ｄ）は、図５の（ａ）〜（ｄ）に示す工程の後の、図１の（ａ）に示すＡ１−Ａ１線矢視断面、Ｂ１−Ｂ１線矢視断面、およびＣ１−Ｃ１矢視断面における素子基板の製造工程の一例を、工程順に示す断面図である。 （ａ）は、実施の形態１にかかる素子基板のＡ１−Ａ１線矢視断面図であり、（ｂ）は、上記素子基板の製造において、従来の方法を適用して画素電極を作製したときの素子基板のＡ１−Ａ１線矢視断面図である。 （ａ）は、実施の形態１にかかる素子基板のＢ１−Ｂ１線矢視断面図であり、（ｂ）は、上記素子基板の製造において、従来の方法を適用してＣｓ部を作製したときの素子基板のＢ１−Ｂ１線矢視断面図である。 （ａ）は、実施の形態２にかかる素子基板における一画素の概略構成を示す平面図であり、（ｂ）は、（ａ）に示す素子基板のＡ２−Ａ２線矢視断面図であり、（ｃ）は、（ａ）に示す素子基板のＢ２−Ｂ２線矢視断面図であり、（ｄ）は、（ａ）に示す素子基板のＣ２−Ｃ２線矢視断面図である。 （ａ）〜（ｅ）は、図９の（ａ）に示すＡ２−Ａ２線矢視断面、Ｂ２−Ｂ２線矢視断面、およびＣ２−Ｃ２矢視断面における素子基板の製造工程の一例を、工程順に示す断面図である。 （ａ）〜（ｄ）は、図９の（ａ）〜（ｅ）に示す工程の後の、図９の（ａ）に示すＡ２−Ａ２線矢視断面、Ｂ２−Ｂ２線矢視断面、およびＣ２−Ｃ２矢視断面における素子基板の製造工程の一例を、工程順に示す断面図である。 （ａ）は、実施の形態３にかかる素子基板における一画素の概略構成を示す平面図であり、（ｂ）は、（ａ）に示す素子基板のＡ３−Ａ３線矢視断面図であり、（ｃ）は、（ａ）に示す素子基板のＢ３−Ｂ３線矢視断面図であり、（ｄ）は、（ａ）に示す素子基板のＣ３−Ｃ３線矢視断面図である。 （ａ）〜（ｅ）は、図１２の（ａ）に示すＡ３−Ａ３線矢視断面、Ｂ３−Ｂ３線矢視断面、およびＣ３−Ｃ３矢視断面における素子基板の製造工程の一例を、工程順に示す断面図である。 （ａ）〜（ｄ）は、図１３の（ａ）〜（ｅ）に示す工程の後の、図１２の（ａ）に示すＡ３−Ａ３線矢視断面、Ｂ３−Ｂ３線矢視断面、およびＣ３−Ｃ３矢視断面における素子基板の製造工程の一例を、工程順に示す断面図である。 （ａ）〜（ｄ）は、図１４の（ａ）〜（ｄ）に示す工程の後の、図１２の（ａ）に示すＡ３−Ａ３線矢視断面、Ｂ３−Ｂ３線矢視断面、およびＣ３−Ｃ３矢視断面における素子基板の製造工程の一例を、工程順に示す断面図である。 （ａ）は、実施の形態３にかかる素子基板のＡ３−Ａ３線矢視断面図であり、（ｂ）は、実施の形態１にかかる素子基板のＡ１−Ａ１線矢視断面図である。 図１の（ａ）に示す素子基板のＡ１−Ａ１線矢視断面における他の例を示す断面図である。 （ａ）〜（ｉ）は、特許文献１に記載の有機ＥＬ表示パネルの製造工程の一部を、工程順に示す断面図である。
以下、本発明の実施の形態について、詳細に説明する。
〔実施の形態１〕
本実施の形態について図１の（ａ）〜（ｄ）ないし図８の（ａ）・（ｂ）に基づいて説明すれば以下の通りである。
本実施の形態では、本実施の形態にかかるＥＬ（エレクトロルミネッセンス）表示装置として有機ＥＬ表示装置を例に挙げて説明する。
＜有機ＥＬ表示装置の概略構成＞
図２は、本実施の形態にかかる有機ＥＬ表示装置１００の要部の概略構成を示す断面図である。
図２に示すように、有機ＥＬ表示装置１００は、画素部１０１と回路部１０２とを備えている。
画素部１０１は、有機ＥＬ表示パネル１で構成されている。また、回路部１０２は、有機ＥＬ表示装置１００を駆動する駆動回路等が設けられた回路基板やＩＣ（集積回路：Integrated Circuits）チップ等で構成されている。
有機ＥＬ表示パネル１は、有機ＥＬ素子５０が設けられた素子基板１０（有機ＥＬ基板、有機ＥＬ素子基板）と、対向基板７０と、シール材８１と、必要に応じて充填材８２とを備えている。
有機ＥＬ素子５０は、該有機ＥＬ素子５０を水分や酸素あるいは外部からの衝撃等から保護するために、素子基板１０を、シール材８１を介して対向基板７０と貼り合わせることで、これら一対の基板間に封入されている。
なお、充填材８２は、必須ではないが、上記保護の強化並びに基板間ギャップの維持のために、上記一対の基板間に充填されていることが望ましい。
また、素子基板１０における上記シール材８１による枠状のシール領域の外側には、電気配線端子８３が設けられている。電気配線端子８３は、回路部１０２の接続端子１０３が接続される接続端子であり、金属等の配線材料により形成されている。
回路部１０２には、例えば、フレキシブルフィルムケーブル等の配線や、ドライバ等の駆動回路等が設けられている。回路部１０２は、図２に示すように、電気配線端子８３を介して有機ＥＬ表示パネル１と接続されている。
＜素子基板１０の概略構成＞
図１の（ａ）は、本実施の形態にかかる素子基板１０における一画素の概略構成を示す平面図であり、図１の（ｂ）は、図１の（ａ）に示す素子基板１０のＡ１−Ａ１線矢視断面図であり、図１の（ｃ）は、図１の（ａ）に示す素子基板１０のＢ１−Ｂ１線矢視断面図であり、図１の（ｄ）は、図１の（ａ）に示す素子基板１０のＣ１−Ｃ１線矢視断面図である。なお、図１の（ａ）では、図示の便宜上、一部の構成要素の図示を省略している。また、図３は、図１の（ａ）〜（ｄ）に示す素子基板１０における一画素の等価回路図である。
（素子基板１０の平面構成）
まず、素子基板１０の平面構成並びに電気的接続について、主に図１の（ａ）並びに図３を参照して説明する。
有機ＥＬ表示パネル１には、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の画素２が、所定のパターンでマトリクス状に配置されている。
このような有機ＥＬ表示パネル１に用いられる素子基板１０には、複数のゲート線６１が、行方向に沿って互いに平行に配設され、これらゲート線６１と直交するように、列方向に沿って、複数のソース線６２が、互いに平行に配設されている。また、隣り合うゲート線６１の間には、有機ＥＬ素子５０を駆動する駆動電源線６３（電圧供給線）が、ゲート線６１に沿って設けられている。
なお、各ゲート線６１は、回路部１０２における図示しないゲートドライバに接続されており、各ソース線６２は、回路部１０２における図示しないソースドライバに接続されている。また、各駆動電源線６３は、回路部１０２における図示しない電源回路に接続され、該電源回路から、所定の電圧が供給されている。
これらゲート線６１とソース線６２および駆動電源線６３とでマトリクス状に区画された領域が１画素であり、各画素２には、スイッチングトランジスタ（第１のトランジスタ）としてのＴＦＴ（薄膜トラインジスタ）２０と、駆動トランジスタ（第２のトランジスタ）としてのＴＦＴ３０と、Ｃｓ（キャパシタ）部４０と、有機ＥＬ素子５０とが設けられている。
（ＴＦＴ２０）
ＴＦＴ２０は、ゲート電極２１、ゲート絶縁膜１４（第１の絶縁膜、図１の（ｂ）〜（ｄ）参照）、半導体層２２、ソース電極２３、およびドレイン電極２４等を備えている。
ＴＦＴ２０のゲート電極２１は、ゲート線６１に接続され、ソース電極２３およびドレイン電極２４のうちの一方の電極（以下、本実施の形態ではドレイン電極２４とするが、これに限定されるものではない）は、ソース線６２に接続されている。
また、ソース電極２３およびドレイン電極２４のうちの他方の電極（以下、本実施の形態ではソース電極２３とするが、これに限定されるものではない）は、Ｃｓ部４０の下部電極４１に接続されているとともに、Ｃｓ部４０を介して、ＴＦＴ３０のゲート電極３１に電気的に接続されている。
（ＴＦＴ３０）
ＴＦＴ３０は、ゲート電極３１、ゲート絶縁膜１４、半導体層３２、ソース電極３３、およびドレイン電極３４等を備えている。
ＴＦＴ３０のゲート電極３１は、Ｃｓ部４０の下部電極４１に接続されている。また、ＴＦＴ３０のソース電極３３およびドレイン電極３４のうちの一方の電極（本実施の形態ではドレイン電極３４）は、駆動電源線６３に接続されている。なお、該電極（以下、本実施の形態ではドレイン電極３４とするが、これに限定されるものではない）は、駆動電源線６３と一体的に形成されている。
また、ソース電極３３およびドレイン電極３４のうちの他方の電極（以下、本実施の形態ではソース電極３３とするが、これに限定されるものではない）は、Ｃｓ部４０の上部電極４２（第２の容量電極）に接続されているとともに、有機ＥＬ素子５０の画素電極５１（図１の（ｂ）参照）に接続されている。
（Ｃｓ部４０）
Ｃｓ部４０の下部電極４１（第１の容量電極）と上記上部電極４２とは、ゲート絶縁膜１４を介して重畳配置されている。Ｃｓ部４０は、下部電極４１と上部電極４２との間で電荷を蓄積することで容量を形成している。該容量は、ＴＦＴ３０のゲート電極３１に印加される電圧を保持するために設けられている。
また、上記上部電極４２は、Ｃｓ部４０における発光領域の画素電極（第１の電極、陽極）としても用いられる。
（有機ＥＬ素子５０）
有機ＥＬ素子５０は、低電圧直流駆動による高輝度発光が可能な発光素子であり、図１の（ｂ）に示すように、画素電極５１（第１の電極、有機ＥＬ素子の下部電極、陽極）、有機ＥＬ層５２、対向電極５３（第２の電極、有機ＥＬ素子の上部電極、陰極）が、この順に積層されている。
有機ＥＬ層５２は、発光層のみからなる単層型であってもよいし、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を備えた多層型であってもよい。
上述したように画素電極５１が陽極であり、対向電極５３が陰極である場合、画素電極５１側から、有機ＥＬ層５２として、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、この順に積層され、その上に、対向電極５３が形成される。
画素電極５１は、有機ＥＬ層５２に正孔を注入（供給）し、対向電極５３は、有機ＥＬ層５２に電子を注入（供給）する。なお、画素電極と対向電極との間の層を総称して有機ＥＬ層と称する。
上記有機ＥＬ層５２では、単一の層が、２つ以上の機能を有していてもよい。例えば、正孔注入層と正孔輸送層とは、上記したように互いに独立した層として形成されていてもよく、正孔注入層兼正孔輸送層として、互いに一体化して設けられていてもよい。同様に、電子輸送層と電子注入層とは、上記したように互いに独立した層として形成されていてもよく、電子輸送層兼電子注入層として、互いに一体化して設けられていてもよい。
また、必要に応じて、正孔、電子といったキャリアの流れをせき止めるキャリアブロッキング層等が、適宜挿入されていてもよい。例えば、発光層と電子輸送層との間にキャリアブロッキング層として正孔ブロッキング層を追加することで、正孔が電子輸送層に抜けるのを阻止し、発光効率を向上することができる。同様に、発光層と正孔輸送層との間に、キャリアブロッキング層として電子ブロッキング層を追加することで、電子が正孔輸送層に抜けるのを阻止することができる。
なお、有機ＥＬ層５２の構成は上記例示の層構成に限定されるものではなく、要求される有機ＥＬ素子５０の特性に応じて所望の層構成を採用することができる。
（素子基板１０の断面構成）
次に、上記素子基板１０の断面構成（層構成）について説明する。
ＴＦＴ２０・３０は、それぞれ、ゲート電極２１・３１が半導体層２２・３２よりも下方に設けられたボトムゲート型（逆スタガ型）のＴＦＴにより構成されている。
なお、ＴＦＴ２０・３０は、同じ材料を用いて同時に形成される。このため、ＴＦＴ２０・３０は、絶縁基板１１上に、ゲート電極（ゲート電極２１・３１）、ゲート絶縁膜１４、半導体層（半導体層２２・３２）、ソース電極（ソース電極２３・３３）およびドレイン電極（ドレイン電極２４・３４）が、この順に積層された構成を有している。
また、ゲート電極３１は、図１の（ｂ）に示すように、透明導電層３１ａと、該透明導電層３１ａ上に積層された金属層３１ｂとで形成されており、ゲート電極２１は、図１の（ｄ）に示すように、透明導電層２１ａと、該透明導電層２１ａ上に積層された金属層２１ｂとで形成されている。
これら透明導電層２１ａ・３１ａおよび金属層２１ｂ・３１ｂは、それぞれ、絶縁基板１１上に積層された透明導電層１２および金属層１３をパターン化してなる。
また、図１の（ｃ）・（ｄ）に示すように、Ｃｓ部４０が形成されたＣｓ領域には、上記絶縁基板１１上に、パターン化された透明導電層１２からなる下部電極４１が形成されている。
図１の（ｂ）〜（ｄ）に示すように、これらゲート電極２１・３１および下部電極４１は、ゲート絶縁膜１４（第１の絶縁層）で覆われている。
また、図１の（ｂ）〜（ｄ）に示すように、上記ゲート絶縁膜１４上には、ＴＦＴ２０の半導体層２２、ＴＦＴ３０の半導体層３２、有機ＥＬ素子５０の画素電極５１、およびＣｓ部４０の上部電極４２が形成されている。
上記半導体層２２・３２は、パターン化された酸化物半導体層１５からなる半導体層であり、有機ＥＬ素子５０の画素電極５１およびＣｓ部４０の上部電極４２は、パターン化された酸化物半導体層１５を還元してなる還元酸化物半導体層１５’からなる透明電極（酸化物半導体層の還元電極）である。
上記酸化物半導体としては、例えばＩｎＧａＺｎＯｘが挙げられる。また、上記酸化物半導体は、アモルファス状であることが好ましい。このため、上記酸化物半導体としては、ａ（アモルファス）−ＩｎＧａＺｎＯｘが好適に用いられる。
図１の（ｂ）に示すように、ＴＦＴ３０における半導体層３２と、該ＴＦＴ３０に接続された有機ＥＬ素子５０の画素電極５１とは、同じ酸化物半導体層１５の一部を還元することで、１つの酸化物半導体層１５に、ＴＦＴ３０の半導体層３２となる半導体領域と、画素電極５１となる還元領域との２つの機能領域を形成したものであり、互いに一体的に形成されている。
また、図１の（ｄ）に示すように、ＴＦＴ２０における半導体層２２と、該ＴＦＴ２０に接続されたＣｓ部４０の上部電極４２とは、同じ酸化物半導体層１５の一部を還元することで、１つの酸化物半導体層１５に、ＴＦＴ２０の半導体層２２となる半導体領域と、上部電極４２となる還元領域との２つの機能領域を形成したものである。
本実施の形態にかかるＴＦＴ２０・３０は、それぞれ、ゲート絶縁膜１４上に、半導体層２２・３２を介してソース電極２３・３３およびドレイン電極２４・３４が設けられたトップコンタクト型のトランジスタである。
このため、有機ＥＬ素子５０に接続されたＴＦＴ３０のソース電極３３およびドレイン電極３４のうち一方の電極（本実施の形態ではソース電極３３）は、半導体層３２と一体的に設けられた画素電極５１の上面端部に接触している。
また、ＴＦＴ２０のソース電極２３およびドレイン電極２４のうち一方の電極（本実施の形態ではソース電極２３）は、コンタクトホールとなる、ゲート絶縁膜１４に設けられた開口部１４ａを介して、Ｃｓ部４０の下部電極４１の上面に接触している。
また、ＴＦＴ２０・３０、ゲート線６１、ソース線６２、駆動電源線６３の上方は、図１の（ｂ）・（ｃ）に示す、開口部１７ａ・１７ｂを有する共通の保護膜（第２の絶縁層）１７によって覆われている。これら開口部１７ａ・１７ｂは、発光部の下部電極として用いられる画素電極（つまり、有機ＥＬ素子５０の画素電極５１、およびＣｓ部４０における画素電極として用いられる上部電極４２）を露出させるように設けられている。
上記保護膜１７は、有機ＥＬ層を挟持する上部電極と下部電極との短絡を防止するとともに素子分離膜として用いられる隔壁としても機能し、有機ＥＬ層５２は、これら開口部１７ａ・１７ｂ内に設けられている。
これら有機ＥＬ素子５０およびＣｓ部４０における有機ＥＬ層５２上には、それぞれ、発光部の上部電極として対向電極５３が設けられている。なお、対向電極５３には、一定電圧Ｖcomが印加されている（例えば、接地されている）。
なお、上記透明導電層１２としては、例えば、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）、ガリウム添加酸化亜鉛（ＧＺＯ）等を用いることができる。
また、金属層１３・１６としては、例えば、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）、Ｗ（タングステン）、ＴａＮ（窒化タンタル）、Ｔｉ（チタン）等の金属の単層膜または積層膜を用いることができる。
また、上記ゲート絶縁膜１４および保護膜１７としては、例えば、ＳｉＯ２（酸化シリコン）膜、ＳｉＮ（窒化シリコン膜）等を用いることができる。
また、上記対向電極５３としては、例えば、Ａｌ、Ａｇ（銀）、Ｍｏ（モリブデン）、Ａｌ−Ｎｉ（ニッケル）合金等の金属材料からなる反射電極を用いることができる。なお、対向電極５３は、例えば特許文献１に示すように、段差被覆層と抵抗軽減層との積層膜であってもよい。
段差被覆層は、導電性かつステップカバレッジ性が高い材料からなることが好ましく、例えばＩＴＯ、ＩｎＺｎＯ（亜鉛ドープ酸化インジウム）を用いることができる。
また、抵抗軽減層は、発光層からカソード側に発光された光をアノード側に反射できるものであればよく、例えば、Ａｌ−Ｎｉ合金等を用いることができる。
なお、図示はしないが、素子基板１０には、例えば、上記対向電極５３上に、該対向電極５３を覆うように、酸素や水分が外部から有機ＥＬ層５２内に浸入することを阻止する封止膜が設けられていてもよい。これにより、例えば、シール材８１との接触界面から浸入する水分から有機ＥＬ層５２を保護することができる。
なお、このような封止膜は、特許文献１にも開示されているように公知であり、該封止膜の材料は、特に限定されるものではないが、例えば、Ｓｉ（ケイ素）やＡｌの酸化物（ＳｉＯ２、Ａｌ２Ｏ３等）や窒化物（ＳｉＮｘ、ＳｉＣＮ）等の無機材料からなる膜、あるいは、アクリレート、ポリ尿素、パリレン、ポリイミド、ポリアミド等の有機材料からなる膜等が挙げられる。
なお、図２に示す例では、素子基板１０を封止基板である対向基板７０と貼り合わせることでＥＬ表示パネルを成形する場合を例に挙げて示したが、特許文献１のように、素子基板１０の表面に封止膜を設けることで、上記素子基板１０をＥＬ表示パネルとして用いることもできる。
＜対向基板７０の概略構成＞
対向基板７０としては、一般的には、透光性を有するガラス基板やプラスチック基板等が用いられる。該対向基板７０の一例としては、例えば、無アルカリガラス基板等の透明な絶縁基板が挙げられるが、金属板等の不透明材料を用いても構わない。
＜シール材８１および充填材８２＞
シール材８１および充填材８２としては、ＥＬ表示装置に用いられる公知のシール材および充填材を用いることができる。
例えば、シール材８１としては、エポキシ樹脂系の接着剤等の紫外線硬化性樹脂や熱硬化性樹脂等、基板の貼り合わせに使用される公知のシール材を使用することができる。
また、充填材８２としては、例えば、エポキシ系樹脂やシリコン系樹脂等の樹脂が挙げられる。充填材８２は、接着性を有していても有していなくてもよく、また、乾燥剤を含有していてもよい。
＜有機ＥＬ表示パネル１の製造方法＞
次に、本実施の形態にかかる有機ＥＬ表示パネル１の製造方法について説明する。但し、以下の説明に記載されている各構成要素の厚みや材料等は、あくまで一実施形態に過ぎず、これらによって発明の範囲が限定解釈されるべきではない。
まず、図４の（ａ）〜（ｅ）ないし図６の（ａ）〜（ｄ）を参照して、素子基板１０の製造方法について説明する。
図４の（ａ）〜（ｅ）ないし図６の（ａ）〜（ｄ）は、それぞれ、図１の（ａ）に示すＡ１−Ａ１線矢視断面、Ｂ１−Ｂ１線矢視断面、およびＣ１−Ｃ１矢視断面における素子基板１０の製造方法の一例を、工程順に示す断面図である。
なお、前記したように、ＴＦＴ２０・３０は、同じ材料を用いて同時に形成される。このため、ゲート電極２１とゲート電極３１、半導体層２２と半導体層３２、ソース電極２３およびドレイン電極２４とソース電極３３およびドレイン電極３４とは、それぞれ、同様の方法により、同じ材料を用いて同時に形成される。
また、以下、説明の便宜上、有機ＥＬ素子５０が形成される領域を「画素領域」と称し、Ｃｓ部４０が形成される領域を「Ｃｓ領域」と称し、ＴＦＴ２０・３０が形成される領域を「トランジスタ領域」と称する。
（ゲート電極２１・３１およびＣｓ部４０の下部電極４１の形成工程）
まず、図４の（ａ）に示すように、ガラス基板等の絶縁基板１１上に、透明導電層１２、金属層１３（ゲートメタル層、第１の金属層）をこの順にベタ状に積層する。
本実施の形態では、透明導電層１２としてＩＴＯ膜を１００ｎｍの厚みで堆積させた後、金属層１３として、ＴａＮ（窒化タンタル）およびＷ（タングステン）を、この順に、それぞれ、Ｗ（上層）／ＴａＮ（下層）＝３７０／５０ｎｍの厚みで堆積させた。
続いて、金属層１３上にフォトレジストを積層し、第１のフォトマスクとして、１枚のマスクに光の透過率が異なる部分が設けられた図示しないハーフトーンマスクを用いて、トランジスタ領域とＣｓ領域とで露光量を変更することで、ハーフトーン露光を行う。
これにより、上記フォトレジストにより、図４の（ｂ）〜（ｄ）に示すように、各トランジスタ領域のレジストパターン２０１ａがＣｓ領域のレジストパターン２０１ｂよりも厚くなるように、トランジスタ領域とＣｓ領域とでそれぞれ厚みが異なるレジストパターン２０１ａ・２０１ｂを形成する。
その後、図４の（ｃ）に示すように、レジストパターン２０１ａ・２０１ｂをマスクとして金属層１３をドライエッチングしてパターン化した後、レジストパターン２０１ａ・２０１ｂおよびパターン化した金属層１３をマスクとして透明導電層１２をウェットエッチングによりパターニングしてパターン化する。
トランジスタ領域におけるパターン化された金属層１３および透明導電層１２は、ゲート電極２１・３１およびゲート線６１として用いられる。本実施の形態では、ゲート電極２１・３１およびゲート線６１として、パターン化された金属層１３とパターン化された透明導電層１２とからなる積層電極を形成した。
一方、Ｃｓ領域におけるパターン化された透明導電層１２は、Ｃｓ部４０の下部電極４１（Ｃｓ部４０の第１の電極）として用いられる。
なお、上記ウェットエッチングに用いられるエッチング液としては、透明導電膜のウェットエッチングに使用される公知のエッチング液を使用すればよい。上記エッチング液としては、例えば燐酸、硝酸、および酢酸の混合液や、シュウ酸等を用いることができる。また、上記ドライエッチングには、市販の一般的なドライエッチング装置を使用することができる。
続いて、アッシングによりレジストパターン２０１ａ・２０１ｂの表面を分解・除去して退行させる。これにより、図４の（ｄ）に示すように、レジストパターン２０１ａを薄膜化する一方、レジストパターン２０１ｂを完全に除去する。これにより、Ｃｓ領域における金属層１３の表面を露出させる。
上記アッシングには、例えばＯ２アッシング処理を用いることができる。また、アッシングに使用されるアッシング装置には、市販の一般的なアッシング装置を使用することができる。
続いて、図４の（ｅ）に示すように、Ｃｓ領域における透明導電層１２上の金属層１３を、ドライエッチングにより完全に除去する。これにより、Ｃｓ領域における透明導電層１２の表面（すなわち、下部電極４１の表面）を露出させる。
その後、図５の（ａ）に示すように、再度アッシングを行い、トランジスタ領域における、残ったレジストパターン２０１ａを完全に除去する。これにより、トランジスタ領域における金属層１３の表面（すなわち、画素電極２１・３１における金属層２１ａ・３１ａの表面）を露出させる。
（ゲート絶縁膜１４の形成工程）
次いで、図５の（ｂ）に示すように、上記金属層１３および透明導電層１２を覆うようにゲート絶縁膜１４（第１の絶縁層）を積層する。
本実施の形態では、ゲート絶縁膜１４として、ＳｉＯ２（酸化シリコン）膜、ＳｉＮ（窒化シリコン膜）膜を、ＣＶＤ（化学蒸着）装置にて連続して堆積させた。このとき、ＳｉＯ２膜の厚みは５０ｎｍ、ＳｉＮ膜の厚みは３２５ｎｍとした。
続いて第２のフォトマスクを用いて、フォトリソグラフィ、ドライエッチングにより、ソース電極２３とＣｓ部４０の下部電極４１とのコンタクトホールとなる開口部１４ａ、並びに、ゲート線６１の端子部となる図示しない開口部を形成する。
（酸化物半導体層１５の形成工程）
次いで、上記ゲート絶縁膜１４上に、酸化物半導体層１５を堆積させる。なお、本実施の形態では、酸化物半導体層１５として、スパッタ装置にて、ａ−ＩｎＧａＺｎＯｘ層を、５０ｎｍの厚みで堆積させた。
その後、図５の（ｃ）に示すように、上記酸化物半導体層１５上に、図示しないフォトレジストを積層し、図示しない第３のフォトマスクを用いたフォトリソグラフィおよびウェットエッチングにより、酸化物半導体層１５を、所望のパターンに加工する。具体的には、有機ＥＬ素子５０の画素電極パターン、ＴＦＴ２０・３０の半導体パターン、およびＣｓ部４０の上部電極パターンに対応するように、酸化物半導体層１５をパターン化する。
このとき、有機ＥＬ素子５０の画素電極パターンは、有機ＥＬ素子５０に電気的に接続されるＴＦＴ３０の半導体パターンと一体的に形成される。すなわち、有機ＥＬ素子５０の画素電極パターンは、ＴＦＴ３０の半導体パターンの延設部として形成される。
（ソース電極２３・３３およびドレイン電極２４・３４の形成工程）
その後、上記ゲート絶縁膜１４上に、上記ＴＦＴ２０・３０の半導体パターンを覆うように、金属層１６（ソースメタル層、第２の金属層）を堆積させた後、図示しない第４のフォトマスクを用いたフォトリソグラフィおよびドライエッチングにより、図５の（ｄ）に示すように、上記金属層１６を、所望のパターンに加工する。これにより、上記金属層１６からなる、ソース電極２３・３３、ドレイン電極２４・３４、ソース線６２、および駆動電源線６３を形成するとともに、上記開口部１４ａでソース電極２３がＣｓ部４０の下部電極４１に接続されたＴＦＴ２０を形成する。
なお、本実施の形態では、上記ソースメタル層として、Ｔｉ（チタン）、Ａｌ（アルミニウム）、Ｔｉを、スパッタ装置により、この順に、５０ｎｍ、２００ｎｍ、１００ｎｍの厚みで堆積させることで、Ｔｉ／Ａｌ／Ｔｉの三層構造を有する、ソース電極２３・３３、ドレイン電極２４・３４、ソース線６２、および駆動電源線６３を形成した。
（保護膜１７の形成工程）
その後、保護膜１７（第２の絶縁層）を基板全面に堆積させた後、第５のフォトマスクを用いて、図６の（ａ）に示すように、該保護膜１７に開口部１７ａ・１７ｂを形成する。これにより、有機ＥＬ素子５０の画素電極形成領域およびＣｓ部４０の上部電極形成領域における酸化物半導体層１５の表面を露出させる。
なお、本実施の形態では、保護膜１７として、ＳｉＯ２膜を、２００ｎｍの厚みで堆積させた。
（酸化物半導体層１５の還元工程）
次いで、図６の（ｂ）に示すように、保護膜１７越しに水素プラズマ処理を行って、ソース電極３３および保護膜１７で覆われていない酸化物半導体層１５を還元する。これにより、還元された酸化物半導体層１５である還元酸化物半導体層１５’が得られる。
画素領域において還元された酸化物半導体層１５（還元酸化物半導体層１５’）は、有機ＥＬ素子５０の画素電極５１として用いられる。これにより、酸化物半導体層１５からなる半導体層３２と一体的に形成された画素電極５１を形成するとともに、ソース電極３３が画素電極５１に直接接続されたＴＦＴ３０を形成した。
一方、Ｃｓ領域において還元された酸化物半導体層１５（還元酸化物半導体層１５’）は、Ｃｓ部４０の上部電極４２として用いられる。これにより、上記ＴＦＴ３０と同時に、還元酸化物半導体層１５’からなる上部電極４２を形成するとともに、透明導電層１２からなる下部電極４１が、ゲート絶縁膜１４を介して上記上部電極４２と重畳されたＣｓ部４０を形成した。
なお、水素プラズマ処理は、開口部１７ａ・１７ｂにより保護膜１７から露出した酸化物半導体層１５が完全に還元されるように実施されれば、その条件は、特に限定されるものではない。
上述したように保護膜１７およびソース電極３３越しに水素プラズマ処理を行った場合、図６の（ｂ）に示すように、保護膜１７の開口部１７ａ・１７ｂおよび保護膜１７から露出したソース電極３３の端部から、酸化物半導体層１５の非露出部側に僅かに水素プラズマが入り込む。この結果、露出した酸化物半導体層１５だけでなく、露出部と非露出部との境界部近傍における、露出していない酸化物半導体層１５の一部も、水素プラズマ処理によって自ずと還元される。
なお、上記領域の酸化物半導体層１５が還元されていない場合、メタル層と酸化物半導体層１５とのコンタクト抵抗が大きいため、還元されていない酸化物半導体層１５により形成された画素電極５１には、画素電位が十分に充電できない。
本願発明者らは、画素電極５１に画素電位が十分に充電できることを実験により確認しており、上記領域の酸化物半導体層１５が自ずと還元されることを確認した。
なお、露出していない酸化物半導体層１５が還元される領域は数μｍ以下であり、かつ、開口部１７ｂにおけるＴＦＴ２０側の縁部並びに開口部１７ａにおけるＴＦＴ３０側の縁部には、それぞれソース電極２３・３３が形成されていることで、ＴＦＴ２０・３０の半導体層形成領域における酸化物半導体層１５まで還元されることはない。
（有機ＥＬ層５２の形成工程）
次いで、上記開口部１７ａ・１７ｂ内に、有機ＥＬ層５２を形成する。有機ＥＬ層５２の形成方法としては、インクジェット法を用いてもよく、マスクを用いて、スパッタ法もしくは真空蒸着法等により形成してもよい。なお、有機ＥＬ層５２の形成方法そのものは、一般的な有機ＥＬ表示装置における有機ＥＬ層の製造方法と同様の方法を適用することができる。
（対向電極５３の形成工程）
次に、上記絶縁基板１１上に、導電層１８を積層し、図示しない第６のフォトマスクを用いて、上記導電層１８が、有機ＥＬ層５２を介して、有機ＥＬ素子５０の画素電極５１およびＣｓ部４０の上部電極４２と重畳するとともに、ＴＦＴ２０・３０を覆うようにパターン加工することにより、図６の（ｄ）に示すように、対向電極５３を形成する。
なお、本実施の形態では、上記対向電極５３に用いられる導電層として、Ｍｏ（モリブデン）、Ａｌを、この順に、それぞれ１００ｎｍの厚みで堆積させた。
（基板貼り合わせ工程）
その後、必要に応じて、上記対向電極５３を覆うように封止膜を形成した後、このようにして得られた素子基板１０を、シール材８１を介して対向基板７０と貼り合わせる。なお、充填材８２は、素子基板１０と対向基板７０とを貼り合わせる前に、何れかの基板に塗布してもよく、素子基板１０と対向基板７０とを注入口を除いて貼り合わせた後、該注入口から注入してもよい。
上記基板の貼り合わせには、例えば、真空貼合装置等が用いられる。このようにして上記一対の基板を貼り合わせた後、シール材８１を熱や紫外線により硬化させることにより、図２に示す有機ＥＬ表示パネル１が作製される。
なお、上記各基板における各構成要素の厚み並びに大きさは、用途等に応じて、所望の厚み並びに大きさに適宜設定すればよく、特に限定されるものではない。これら構成要素の厚み並びに大きさは、例えば、従来と同様に設定することができる。
＜効果＞
ここで、比較図を用いて本発明の効果を説明する。
図７の（ａ）は、本実施の形態にかかる素子基板１０のＡ１−Ａ１線矢視断面図であり、図７の（ｂ）は、上記素子基板１０の製造において、従来の方法を適用して画素電極を作製したときの素子基板１０のＡ１−Ａ１線矢視断面図である。なお、図７の（ａ）・（ｂ）では、有機ＥＬ層５２および対向電極５３の図示を省略している。
また、図８の（ａ）は、本実施の形態にかかる素子基板１０のＢ１−Ｂ１線矢視断面図であり、図８の（ｂ）は、上記素子基板１０の製造において、従来の方法を適用してＣｓ部４０を作製したときの素子基板１０のＢ１−Ｂ１線矢視断面図である。
なお、図７の（ｂ）および図８の（ｂ）では、図１の（ａ）〜（ｄ）に示す構成要素と同じ機能を有するか、もしくは、同じ材料からなる構成要素には、同じ符号を付している。
特許文献１のように、従来、ボトムエミッション型の素子基板における発光部の画素電極には、一般的に、ＩＴＯ等の透明導電膜が用いられる。このため、図７の（ｂ）に示すように、素子基板１０の製造において、従来の方法を適用して画素電極２１２を作製した場合、ＴＦＴ３０の半導体層２１１と画素電極２１２に用いられる透明導電膜とは、それぞれ異なる材料により、異なる工程で積層され、パターン化される。このため、半導体層２１１のパターン化および画素電極２１２のパターン化には、異なるフォトマスクが必要とされる。このため、画素電極２１２の形成には、画素電極２１２の形成のためのフォトマスクが一枚必要になる。
しかしながら、本実施の形態では、上述したように、ゲート絶縁膜１４上に形成された酸化物半導体層１５をパターン化してＴＦＴ２０・３０の半導体層２２・３２と、有機ＥＬ素子５０の画素電極５１と、Ｃｓ部４０の上部電極４２とに対応したパターンを形成するとともに、酸化物半導体層１５の一部を、保護膜１７をマスクとして、水素プラズマ等により還元することで、１枚のフォトマスクで、ＴＦＴ２０・３０の半導体層２２・３２と、有機ＥＬ素子５０の画素電極５１と、Ｃｓ部４０の上部電極４２とに対応したパターンを形成することができる。
還元された酸化物半導体層１５’は、可視光領域波長を吸収しないため、ボトムエミッション型の画素電極として使用が可能である。このため、還元された酸化物半導体層１５’は、有機ＥＬ素子５０の下部電極である画素電極５１として用いることができるとともに、前記したように、Ｃｓ部４０における発光部の画素電極を兼ねる、Ｃｓ部４０の上部電極４２として用いることができる。
このため、本実施の形態によれば、画素電極の形成に従来のようなＩＴＯ層を必要とせず、ＴＦＴ２０・３０の半導体層のパターンと画素電極５１のパターンとを１枚のフォトマスクで同時に形成することができるので、フォトマスクを１枚削減することができる。
また、本実施の形態によれば、上記したように酸化物半導体層１５の一部を還元して導体化させて透明電極（すなわち、上記画素電極５１および上部電極４２）として用いていることで、工程数を削減することができる。
また、特許文献１のように、Ｃｓ部は、一般的に、ゲートメタルとソースメタルとによって形成される。具体的には、素子基板１０の製造において、従来の方法を適用してＣｓ部４０を作製した場合、図８の（ｂ）に示すように、ゲート絶縁膜１４を挟んで設けられた金属層１３（第１の金属層）と金属層１６（第２の金属層）とでＣｓ部４０が形成される。このため、ボトムエミッション型のＥＬ表示パネルは、トップエミッション型のＥＬ表示パネルと比較して、開口率が不利となる。
これに対し、本実施の形態によれば、上述したように、ゲートメタルである金属層１３の下に透明導電層１２を設け、ゲート電極２１・３１およびゲート線６１を透明導電層１２と金属層１３との積層構造とする一方で、ハーフトーンプロセスによって、上記透明導電層１２によりＣｓ部４０の下部電極４１を形成し、酸化物半導体層１５の一部を還元することで、Ｃｓ部４０の上部電極４２を形成している。
このため、本実施の形態によれば、Ｃｓ部４０の下部電極４１と上部電極４２とが何れも透明電極からなることで、Ｃｓ部４０を光が透過する。このため、本実施の形態によれば、上記Ｃｓ部４０の上部電極４２を、発光部の画素電極として用いることができる。したがって、本実施の形態によれば、図８の（ａ）に示すように上記上部電極４２上に、有機ＥＬ層５２および対向電極５３を形成することで、Ｃｓ部４０上にも発光部を形成することができる。このため、ボトムエミッションによっても開口率を向上させることができる。
しかも、本実施の形態によれば、上記したように、Ｃｓ部４０の下部電極４１および上部電極４２を、ゲート電極２１・３１と同時に形成した透明導電層１２からなる透明電極と、ＴＦＴ２０・３０の半導体層パターンと同時に形成した酸化物半導体層１５のパターンを還元してなる透明電極とによって形成することで、従来よりも工程数およびマスク枚数ともに削減しながら、ボトムエミッションによっても開口率を向上させることができる。
また、上記したように酸化物半導体を用いたＴＦＴは、ａ−Ｓｉを用いたＴＦＴよりもオン状態の時の電流量（すなわち、電子移動度）が高い。
図示は省略するが、具体的には、ａ−Ｓｉを用いたＴＦＴは、そのＴＦＴ−ｏｎ時（オン電圧の電圧値に応じてオン状態となっている期間）のＩｄ電流（ＴＦＴにおけるソース−ドレイン間の電流量）が１μＡであるのに対し、酸化物半導体を用いたＴＦＴは、そのＴＦＴ−ｏｎ時のＩｄ電流が２０〜５０μＡ程度である。
このことから、酸化物半導体を用いたＴＦＴは、ａ−Ｓｉを用いたＴＦＴよりも、オン状態の時の電子移動度が２０〜５０倍程度高く、オン特性が非常に優れていることが判る。
また、図示は省略するが、酸化物半導体を用いたＴＦＴは、オフ状態のときの電流（すなわち、リーク電流）が、ａ−Ｓｉを用いたＴＦＴやＬＴＰＳ（Low Temperature Poly Silicon）を用いたＴＦＴよりも少ない。具体的には、ａ−Ｓｉを用いたＴＦＴは、そのＴＦＴ−ｏｆｆ時（オン電圧の電圧値に応じてオフ状態となっている期間）のＩｄ電流が１０ｐＡであるのに対し、酸化物半導体を用いたＴＦＴは、そのＴＦＴ−ｏｆｆ時のＩｄ電流が０．１ｐＡ程度である。
このことから、酸化物半導体を用いたＴＦＴは、オフ状態のときのリーク電流が、ａ−Ｓｉを用いたＴＦＴの１００分の１程度であり、リーク電流が殆ど生じない、オフ特性が非常に優れたものであることが判る。
本実施の形態にかかる有機ＥＬ表示パネル１は、各画素２に対して酸化物半導体を用いたＴＦＴ２０・３０を採用しており、このＴＦＴ２０・３０は、既に説明したとおりオン特性が非常に優れていることから、各画素２におけるＴＦＴ２０・３０のサイズを小型化することができる。
〔実施の形態２〕
本実施の形態について図９の（ａ）〜（ｄ）ないし図１１の（ａ）〜（ｄ）に基づいて説明すれば、以下の通りである。
なお、本実施の形態では、主に、実施の形態１との相違点について説明するものとし、実施の形態１で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
図９の（ａ）は、本実施の形態にかかる素子基板１０における一画素の概略構成を示す平面図であり、図９の（ｂ）は、図９の（ａ）に示す素子基板１０のＡ２−Ａ２線矢視断面図であり、図９の（ｃ）は、図９の（ａ）に示す素子基板１０のＢ２−Ｂ２線矢視断面図であり、図９の（ｄ）は、図９の（ａ）に示す素子基板１０のＣ２−Ｃ２線矢視断面図である。なお、図９の（ａ）でも、図１の（ａ）同様、図示の便宜上、一部の構成要素の図示を省略している。
本実施の形態にかかる有機ＥＬ表示装置１００および有機ＥＬ表示パネル１は、図９の（ａ）〜（ｄ）に示すように、素子基板１０におけるＴＦＴ２０・３０のゲート電極２１・３１およびＣｓ部４０の下部電極４１が、金属層１３（ゲートメタル）からなり、Ｃｓ部４０上に発光部が設けられていない点を除けば、実施の形態１にかかる有機ＥＬ表示装置１００および有機ＥＬ表示パネル１と同じである。
＜有機ＥＬ表示パネル１の製造方法＞
以下に、本実施の形態にかかる有機ＥＬ表示パネル１の製造方法について、図１０の（ａ）〜（ｅ）および図１１の（ａ）〜（ｄ）を参照して以下に説明する。但し、以下の説明でも、各構成要素の厚みや材料等は、あくまで一実施形態に過ぎず、これらによって発明の範囲が限定解釈されるべきではない。
図１０の（ａ）〜（ｅ）および図１１の（ａ）〜（ｄ）は、図９の（ａ）に示すＡ２−Ａ２線矢視断面、Ｂ２−Ｂ２線矢視断面、およびＣ２−Ｃ２矢視断面における素子基板１０の製造方法の一例を、工程順に示す断面図である。なお、図９の（ａ）に示すＡ２−Ａ２線矢視断面、Ｂ２−Ｂ２線矢視断面、およびＣ２−Ｃ２矢視断面は、それぞれ、図１の（ａ）に示すＡ１−Ａ１線矢視断面、Ｂ１−Ｂ１線矢視断面、およびＣ１−Ｃ１矢視断面に対応する。
（ゲート電極２１・３１およびＣｓ部４０の下部電極４１の形成工程）
まず、図１０の（ａ）に示すように、ガラス基板等の絶縁基板１１上に、金属層１３（ゲートメタル層、第１の金属層）をベタ状に積層する。
本実施の形態では、金属層１３として、ＴａＮおよびＷを、この順に、Ｗ（上層）／ＴａＮ（下層）＝３７０／５０ｎｍの厚みで堆積させた。
続いて、金属層１３上に図示しないフォトレジストを積層し、図示しない第１のフォトマスクを用いてフォトリソグラフィ法およびドライエッチング法により上記金属層１３をパターニング（パターン化）することで、図１０の（ｂ）に示すように、上記金属層１３からなる電極パターンを形成する。なお、金属層１３のパターン化には、実施の形態１における金属層１３のパターン化に用いたドライエッチング装置と同様のドライエッチング装置を用いることができる。
画素領域におけるパターン化された金属層１３は、実施の形態１同様、ゲート電極２１・３１およびゲート線６１として用いられる。
一方、Ｃｓ領域におけるパターン化された金属層１３は、Ｃｓ部４０の下部電極４１（Ｃｓ部４０の第１の電極）として用いられる。
以下、図１０の（ｃ）〜（ｅ）および図１１の（ａ）〜（ｄ）に示す工程は、ゲート電極２１・３１およびゲート線６１が金属層１３の単層構造からなり、Ｃｓ部４０の下部電極４１がパターン化された金属層１３からなる点を除けば、実施の形態１において、図５の（ｂ）〜（ｄ）および図６の（ａ）〜（ｄ）に示す工程と同じである。したがって、ここでは、その説明を省略する。
本実施の形態によれば、Ｃｓ部４０の下部電極４１をゲートメタルで形成したことで、Ｃｓ部４０を光が透過しないことから、図９の（ｃ）・（ｄ）に示すように、Ｃｓ部４０に発光部を設けていない。このため、実施の形態１のように従来よりも開口率を向上させることはできず、開口率自体は従来と同じになる。
しかしながら、本実施の形態でも、実施の形態１同様、ゲート絶縁膜１４上に形成された酸化物半導体層１５をパターン化してＴＦＴ２０・３０の半導体層２２・３２と、有機ＥＬ素子５０の画素電極５１と、Ｃｓ部４０の上部電極４２とに対応したパターンを形成するとともに、酸化物半導体層１５の一部を、保護膜１７をマスクとして、水素プラズマ等により還元することで、１枚のフォトマスクで、ＴＦＴ２０・３０の半導体層２２・３２と、有機ＥＬ素子５０の画素電極５１と、Ｃｓ部４０の上部電極４２とに対応したパターンを形成することができる。
このため、本実施の形態でも、画素電極の形成に従来のようなＩＴＯ層を必要とせず、ＴＦＴ２０・３０の半導体層のパターンと画素電極５１のパターンとを１枚のフォトマスクで同時に形成することができるので、フォトマスクを１枚削減することができる。
また、本実施の形態によれば、上記したように酸化物半導体層１５の一部を還元して導体化させて透明電極（すなわち、上記画素電極５１および上部電極４２）として用いていることで、工程数を削減することができる。
また、本実施の形態によれば、ハーフトーンプロセスを用いないことで、実施の形態１よりも、素子基板１０、ひいては、有機ＥＬ表示パネル１および有機ＥＬ表示装置１００の製造工程を、簡素化することができる。
〔実施の形態３〕
本実施の形態について図１２の（ａ）〜（ｄ）ないし図１６の（ａ）・（ｂ）に基づいて説明すれば、以下の通りである。
なお、本実施の形態では、主に、実施の形態１との相違点について説明するものとし、実施の形態１で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
図１２の（ａ）は、本実施の形態にかかる素子基板１０における一画素の概略構成を示す平面図であり、図１２の（ｂ）は、図１２の（ａ）に示す素子基板１０のＡ３−Ａ３線矢視断面図であり、図１２の（ｃ）は、図１２の（ａ）に示す素子基板１０のＢ３−Ｂ３線矢視断面図であり、図１２の（ｄ）は、図１２の（ａ）に示す素子基板１０のＣ３−Ｃ３線矢視断面図である。なお、図１２の（ａ）でも、図１の（ａ）同様、図示の便宜上、一部の構成要素の図示を省略している。
本実施の形態１では、ＴＦＴ２０・３０が、それぞれ、ゲート絶縁膜１４上に、半導体層２２・３２を介してソース電極２３・３３およびドレイン電極２４・３４が設けられたトップコンタクト構造を有している場合を例に挙げて説明した。
本実施の形態にかかる有機ＥＬ表示装置１００および有機ＥＬ表示パネル１は、図１２の（ａ）・（ｂ）・（ｄ）に示すように、ＴＦＴ２０・３０が、ゲート絶縁膜１４上に、ソース電極２３・３３およびドレイン電極２４・３４を覆うように半導体層２２・３２が設けられたボトムコンタクト構造を有し、これにより、有機ＥＬ素子５０の画素電極５１がＴＦＴ３０のソース電極３３の側面に接している点を除けば、実施の形態１にかかる有機ＥＬ表示装置１００および有機ＥＬ表示パネル１と同じである。
＜有機ＥＬ表示パネル１の製造方法＞
以下に、本実施の形態にかかる有機ＥＬ表示パネル１の製造方法について、図１３の（ａ）〜（ｅ）ないし図１５の（ａ）〜（ｄ）を参照して以下に説明する。但し、以下の説明でも、各構成要素の厚みや材料等は、あくまで一実施形態に過ぎず、これらによって発明の範囲が限定解釈されるべきではない。
図１３の（ａ）〜（ｅ）ないし図１５の（ａ）〜（ｄ）は、図１２の（ａ）に示すＡ３−Ａ３線矢視断面、Ｂ３−Ｂ３線矢視断面、およびＣ３−Ｃ３矢視断面における素子基板１０の製造方法の一例を、工程順に示す断面図である。なお、図１２の（ａ）に示すＡ３−Ａ３線矢視断面、Ｂ３−Ｂ３線矢視断面、およびＣ３−Ｃ３矢視断面は、それぞれ、図１の（ａ）に示すＡ１−Ａ１線矢視断面、Ｂ１−Ｂ１線矢視断面、およびＣ１−Ｃ１矢視断面に対応する。
（ソース電極３３およびドレイン電極３４の形成工程）
本実施の形態において、図１３の（ａ）〜（ｅ）および図１４の（ａ）・（ｂ）に示す工程は、図４の（ａ）〜（ｅ）および図５の（ａ）・（ｂ）に示す工程と同じである。したがって、ここでは、その説明を省略する。
本実施の形態では、図１４の（ｂ）に示すように、ゲート絶縁膜１４を積層した後、上記ゲート絶縁膜１４上に、上記ＴＦＴ２０・３０のゲート電極２１・３１を覆うように金属層１６を堆積させた後、図示しない第３のフォトマスクを用いたフォトリソグラフィおよびドライエッチングにより、図１４の（ｃ）に示すように、上記金属層１６を、所望のパターンに加工する。これにより、上記金属層１６からなる、ソース電極２３・３３、ドレイン電極２４・３４、ソース線６２、および駆動電源線６３を形成するとともに、ソース電極２３とＣｓ部４０の下部電極４１とを開口部１４ａで接続する。
なお、本実施の形態でも、上記ソースメタル層として、実施の形態１と同じく、Ｔｉ、Ａｌ、Ｔｉを、スパッタ装置により、この順に、５０ｎｍ、２００ｎｍ、１００ｎｍの厚みで堆積させることで、Ｔｉ／Ａｌ／Ｔｉの三層構造を有する、ソース電極２３・３３、ドレイン電極２４・３４、ソース線６２、および駆動電源線６３を形成した。
（酸化物半導体層１５の形成工程）
次いで、上記ゲート絶縁膜１４上に、上記金属層１６を覆うように、酸化物半導体層１５を堆積させる。なお、本実施の形態でも、酸化物半導体層１５として、実施の形態１と同じく、スパッタ装置にて、ａ−ＩｎＧａＺｎＯｘ層を、５０ｎｍの厚みで堆積させた。
その後、図１４の（ｄ）に示すように、上記酸化物半導体層１５上に、図示しないフォトレジストを積層し、図示しない第４のフォトマスクを用いたフォトリソグラフィおよびウェットエッチングにより、酸化物半導体層１５を、所望のパターンに加工する。具体的には、有機ＥＬ素子５０の画素電極パターン、ＴＦＴ２０・３０の半導体パターン、およびＣｓ部４０の上部電極パターンに対応するように、酸化物半導体層１５をパターン化する。これにより、ゲート絶縁膜１４上に、ソース電極２３およびドレイン電極２４を覆うように酸化物半導体層１５が設けられたＴＦＴ２０を形成する。
なお、このとき、本実施の形態でも、有機ＥＬ素子５０の画素電極パターンをＴＦＴ３０の半導体パターンの延設部として形成する。
（保護膜１７の形成工程）
その後、保護膜１７を基板全面に堆積させた後、第５のフォトマスクを用いて、図１５の（ａ）に示すように、該保護膜１７に開口部１７ａ・１７ｂを形成する。このとき、本実施の形態では、保護膜１７の開口部１７ａを、平面視で、該開口部１７ａの端部がソース電極３３の端部上に位置するように形成する。これにより、有機ＥＬ素子５０の画素電極形成領域およびＣｓ部４０の上部電極形成領域における酸化物半導体層１５の表面を露出させる。
なお、本実施の形態でも、保護膜１７として、実施の形態１と同じく、ＳｉＯ２膜を、２００ｎｍの厚みで堆積させた。
（酸化物半導体層１５の還元工程）
次いで、図１５の（ｂ）に示すように、保護膜１７越しに、保護膜１７で覆われていない酸化物半導体層１５を還元する。これにより、還元された酸化物半導体層１５である還元酸化物半導体層１５’が得られる。
これにより、本実施の形態でも、酸化物半導体層１５からなる半導体層３２と一体的に形成された画素電極５１を形成するとともに、例えばソース電極３３が画素電極５１に直接接続されたＴＦＴ３０を形成した。
また、同時に、還元酸化物半導体層１５’からなる上部電極４２を形成するとともに、透明導電層１２からなる下部電極４１が、ゲート絶縁膜１４を介して上記上部電極４２と重畳されたＣｓ部４０を形成した。
以下、図１５の（ｃ）・（ｄ）に示す工程そのものは、図６の（ｃ）・（ｄ）に示す工程と同じである。このため、図１５の（ｃ）・（ｄ）に示す工程については、その説明を省略する。
＜効果＞
以上の工程により、ＴＦＴ２０・３０が、ゲート絶縁膜１４上に、ソース電極２３・３３およびドレイン電極２４・３４を覆うように酸化物半導体層１５が設けられたボトムコンタクト構造を有し、有機ＥＬ素子５０の画素電極５１がソース電極３３の側面に接して設けられた有機ＥＬ表示パネル１が作製される。
なお、上記説明並びに図１２の（ａ）〜（ｄ）ないし図１５の（ａ）〜（ｄ）から判るように、本実施の形態でも、ＴＦＴ２０・３０の半導体層のパターンと画素電極５１のパターンとを１枚のフォトマスクで同時に形成することができるとともに、酸化物半導体層１５の一部を還元して導体化させて透明電極として用いていることで、実施の形態１と同じ効果を得ることができることは、言うまでもない。
以下に、本実施の形態特有の効果について、比較図を用いてさらに説明する。
図１６の（ａ）は、本実施の形態にかかる素子基板１０のＡ３−Ａ３線矢視断面図であり、図１６の（ｂ）は、実施の形態１にかかる素子基板１０のＡ１−Ａ１線矢視断面図である。なお、以下では、図１６の（ａ）・（ｂ）に示す、素子基板１０のＡ３−Ａ３線矢視断面およびＡ１−Ａ１線矢視断面を参照して説明するが、同じ説明が、素子基板１０のＣ３−Ｃ３線矢視断面およびＣ１−Ｃ１線矢視断面図においても言えることは、言うまでもない。
実施の形態１に示すようにＴＦＴ２０・３０がトップコンタクト構造を有する場合、図１６の（ｂ）に二点鎖線で囲んで示すように還元の際に金属層１６（ソースメタル）の下になる領域は、金属層１６の陰になって十分に還元されない可能性がある。もしも還元が十分になされない場合、画素電極５１が金属層１６と十分にコンタクトしない可能性がある。同様に、Ｃ１−Ｃ１線矢視断面においては、Ｃｓ部４０の上部電極４２が金属層１６と十分にコンタクトしない可能性がある。
しかしながら、本実施の形態によれば、図１６の（ａ）にＡ３−Ａ３線矢視断面を例に挙げて二点鎖線で囲んで示すように、有機ＥＬ素子５０の画素電極５１がソース電極３３の側面に接することで、これら酸化物半導体層１５の還元領域（すなわち、還元された酸化物半導体層１５’）を、ソース電極３３と十分かつ確実にコンタクトさせることができる。
〔変形例〕
以下に、実施の形態１〜３の変形例について説明する。
＜酸化物半導体層１５のパターニングに関する変形例＞
なお、上記実施の形態１〜３では、有機ＥＬ素子５０の画素電極パターンをＴＦＴ３０の半導体パターンの延設部として形成する場合を例に挙げて説明した。
しかしながら、有機ＥＬ素子５０の画素電極パターンがＴＦＴ３０の半導体パターンと一体的に形成されている必要は必ずしもない。
図１７は、図１の（ａ）に示す素子基板１０のＡ１−Ａ１線矢視断面における他の例を示す断面図である。
図１７では、有機ＥＬ素子５０の画素電極パターンが、ＴＦＴ３０の半導体パターンと離間して形成されている例を示している。
このように有機ＥＬ素子５０の画素電極パターンをＴＦＴ３０の半導体パターンと離間して形成した場合であっても、ＴＦＴ３０の半導体パターン上に、ソース電極３３およびドレイン電極３４のうち何れか一方の電極（例えばソース電極３４）が有機ＥＬ素子５０の画素電極パターンの上面端部に接するようにパターン形成することで、実施の形態１と同じ効果を得ることができる。
＜酸化物半導体層１５の還元方法に関する変形例＞
実施の形態１〜３では、酸化物半導体層１５の還元に水素プラズマ処理を用いた場合を例に挙げて説明したが、酸化物半導体層１５の還元方法としては、これに限定されるものではない。水素プラズマ処理以外にも、例えば、酸化物半導体層１５に水素イオンまたはボロンイオンをドーピングする方法を用いることができる。
＜ＥＬ素子に関する変形例＞
実施の形態１〜３では、ＥＬ素子として、有機ＥＬ素子を例に挙げて説明した。
しかしながら、有機ＥＬ素子と無機ＥＬ素子とは材料が異なるだけであり、上記素子基板１０としては、有機ＥＬ素子５０に代えて無機ＥＬ素子が設けられた無機ＥＬ基板（無機ＥＬ素子基板）であってもよいことは、言うまでもない。すなわち、実施の形態１〜３にかかるＥＬ基板、ＥＬ表示パネル、ＥＬ表示装置は、無機ＥＬ基板、無機ＥＬ表示パネル、無機ＥＬ表示装置であってもよい。
〔まとめ〕
本発明の一態様にかかるエレクトロルミネッセンス基板は、以上のように、ゲート絶縁膜上に、トランジスタの半導体層と、エレクトロルミネッセンス素子の下部電極と、キャパシタ部の上部電極とが設けられ、上記半導体層、上記下部電極、および上記上部電極の上層に保護層が設けられ、上記保護層は、上記下部電極と上記上部電極とを露出する開口部を有し、上記半導体層が酸化物半導体層であり、上記下部電極と上記上部電極とが、上記ゲート絶縁膜上に形成された酸化物半導体層を還元してなる、酸化物半導体層の還元電極である構成を有している。
より具体的には、上記エレクトロルミネッセンス基板は、半導体基板上に形成されたゲート電極上に、ゲート絶縁膜を介して設けられた半導体層を有するトランジスタと、上記ゲート絶縁膜上に設けられ、下部電極である第１の電極上に発光層を介して上部電極である第２の電極が設けられたエレクトロルミネッセンス素子と、下部電極である第１の容量電極上に上記ゲート絶縁膜を介して上部電極である第２の容量電極が設けられたキャパシタ部とを備え、上記半導体層、上記第１の電極、および上記第２の容量電極の上層に保護層が設けられ、上記保護層は、上記第１の電極と上記第２の容量電極とを露出する開口部を有し、上記半導体層が酸化物半導体層であり、上記第１の電極および上記第２の容量電極が、上記ゲート絶縁膜上に形成された酸化物半導体層を還元してなる、酸化物半導体層の還元電極である構成を有している。
上記トランジスタの半導体層と、エレクトロルミネッセンス素子の下部電極と、キャパシタ部の上部電極とは、何れもゲート絶縁膜上に設けられているとともに、何れも酸化物半導体層からなる。このため、上記酸化物半導体層をパターン化することで、１枚のフォトマスクを用いて同時にパターン化することが可能であり、上記保護膜をマスクとして上記エレクトロルミネッセンス素子の下部電極および上記キャパシタ部の上部電極に対応する部分のパターンを還元することで、上記酸化物半導体層の還元電極からなる、エレクトロルミネッセンス素子の下部電極とキャパシタ部の上部電極とを形成することができる。
酸化物半導体層は還元することで導体化される。また、還元された酸化物半導体層は、透明であり、可視光領域波長を吸収しないため、このようにして得られたエレクトロルミネッセンス素子の下部電極は、ボトムエミッション用の発光部の電極として使用が可能である。
このため、上記の構成によれば、上記エレクトロルミネッセンス基板をボトムエミッション型とした場合であっても、エレクトロルミネッセンス素子における透明電極として従来のようなＩＴＯ層を必要とせず、トランジスタの半導体層のパターンとエレクトロルミネッセンス素子の下部電極とキャパシタ部の上部電極とを１枚のフォトマスクで同時に形成することができるので、従来よりもフォトマスクを１枚削減することができる。
また、上記の構成によれば、上記したように酸化物半導体層の一部を還元して導体化させて透明電極として用いることで、製造にかかる工程数を削減することができる。
つまり、本発明の一態様にかかるエレクトロルミネッセンス基板の製造方法は、ゲート絶縁膜上に酸化物半導体層を形成する工程と、上記酸化物半導体層を、トランジスタの半導体層と、エレクトロルミネッセンス素子の下部電極と、キャパシタ部の上部電極とに対応したパターンにパターン化する工程と、上記酸化物半導体層のパターンの上層に、上記下部電極および上記上部電極に対応する部分のパターンを露出させる開口部を有する保護膜を形成する工程と、上記保護膜をマスクとして、上記酸化物半導体層のパターンのうち、上記エレクトロルミネッセンス素子の下部電極および上記キャパシタ部の上部電極に対応する部分のパターンを還元して、上記酸化物半導体層の還元電極からなる上記エレクトロルミネッセンス素子の下部電極とキャパシタ部の上部電極とを形成する工程とを備えている方法である。
したがって、本発明の一態様によれば、上記したようにボトムエミッション型とした場合であっても、従来よりも製造にかかる工程数およびマスク枚数を削減することができるエレクトロルミネッセンス基板およびその製造方法を提供することができる。
また、上記エレクトロルミネッセンス基板において、上記トランジスタのゲート電極は、透明導電層と金属層とを備え、上記ゲート電極の透明導電層とキャパシタ部の下部電極とが、同一平面に同一の材料で形成されていることが好ましい。
上記の構成によれば、上記トランジスタのゲート電極と上記キャパシタ部の下部電極とを、同一のマスクを用いて同時にパターン化することができる。
しかも、上記の構成によれば、上記キャパシタ部の下部電極と上部電極とが何れも透明な電極からなることで、キャパシタ部を光が透過する。このため、上記の構成によれば、上記キャパシタ部の上部電極を、発光部の画素電極として用いることができる。したがって、上記キャパシタ部の上部電極上に、発光層、および、該発光層を介して上記キャパシタ部の上部電極と対向する電極を形成することで、キャパシタ部上にも発光部を形成することができる。このため、上記の構成によれば、従来よりも工程数およびマスク枚数ともに削減しながら、ボトムエミッションによっても開口率を向上させることができる。
また、このために、上記エレクトロルミネッセンス基板の製造方法は、上記ゲート絶縁膜上に酸化物半導体層を形成する工程の前に、基板上に透明導電層と金属層とをこの順に積層する工程と、上記金属層上にフォトレジストを形成し、ハーフトーン露光を行って、トランジスタのゲート電極の形成領域とキャパシタ部の下部電極の形成領域とに、キャパシタ部の下部電極の形成領域よりもトランジスタのゲート電極の形成領域の方が厚みが大きいフォトレジストのパターンを形成した後、アッシングおよびエッチングを行うことで、上記透明導電層と上記金属層とからなるゲート電極を形成するとともに、上記透明導電層からなる、キャパシタ部の下部電極を形成する工程と、上記基板上に、上記ゲート電極および上記キャパシタ部の下部電極を覆うようにゲート絶縁膜を形成する工程とを備えていることが好ましい。
これにより、上記トランジスタのゲート電極と上記キャパシタ部の下部電極とを、同一のマスクを用いて同時にパターン化することができる。
また、上記エレクトロルミネッセンス基板は、上記キャパシタ部の上部電極上に、発光層を介して、上記エレクトロルミネッセンス素子の上部電極と同じ材料からなる電極が設けられていることが好ましい。
このためには、上記エレクトロルミネッセンス基板の製造方法は、上記エレクトロルミネッセンス素子の下部電極および上記キャパシタ部の上部電極上に発光層を形成する工程と、上記発光層上に透明導電膜を積層し、該透明導電膜をパターン化することにより、上記エレクトロルミネッセンス素子の上部電極として、上記発光層を介して上記エレクトロルミネッセンス素子の下部電極に対向する電極パターンを形成するとともに、上記発光層を介して上記キャパシタ部の上部電極に対向する電極パターンを形成する工程とをさらに備えていることが好ましい。
これにより、上記キャパシタ部上にも上記エレクトロルミネッセンス素子と同材料を用いて同時に発光部を形成することができるので、従来よりも工程数およびマスク枚数ともに削減しながら、ボトムエミッションによっても開口率を向上させることができる。
また、上記エレクトロルミネッセンス基板は、上記トランジスタのゲート電極および上記キャパシタ部の下部電極が、同一平面に同一の材料で形成された金属層からなっていてもよい。
つまり、上記エレクトロルミネッセンス基板の製造方法は、上記ゲート絶縁膜上に酸化物半導体層を形成する工程の前に、基板上に金属層を形成する工程と、上記金属層を、トランジスタのゲート電極と、キャパシタ部の下部電極とに対応したパターンにパターン化する工程と、上記基板上に、上記ゲート電極および上記キャパシタ部の下部電極を覆うようにゲート絶縁膜を形成する工程とを備えていてもよい。
この場合、上記したように上記キャパシタ部を光が透過しないことから上記キャパシタ部上に発光部を設けることはできないが、この場合にも、前述したように、ボトムエミッション型とした場合であっても、従来よりも製造にかかる工程数およびマスク枚数を削減することができるエレクトロルミネッセンス基板およびその製造方法を提供することができる。
また、この場合、上述したようにハーフトーンプロセスを必要としないことから、上記エレクトロルミネッセンス基板の製造工程をより簡素化することができる。
また、上記エレクトロルミネッセンス基板において、上記エレクトロルミネッセンス素子の下部電極は、上記エレクトロルミネッセンス素子に接続されるトランジスタの半導体層と一体的に形成されていることが好ましい。
これにより、上記エレクトロルミネッセンス素子の下部電極と、上記トランジスタの半導体層に接して設けられるソース電極およびドレイン電極との電気的接続を容易に確保することができる。
また、上記エレクトロルミネッセンス基板は、上記トランジスタが、上記半導体層上にソース電極およびドレイン電極が設けられたトップコンタクト構造を有し、上記エレクトロルミネッセンス素子の下部電極の上面端部に、上記エレクトロルミネッセンス素子に接続されるトランジスタのソース電極およびドレイン電極のうち一方の電極が接していることが好ましい。
この場合、上記エレクトロルミネッセンス基板の製造方法は、上記酸化物半導体層をパターン化する工程では、上記エレクトロルミネッセンス素子の下部電極に対応するパターンを、上記エレクトロルミネッセンス素子に接続されるトランジスタの半導体層に対応するパターンと一体的に形成するとともに、上記保護膜を形成する工程の前に、上記エレクトロルミネッセンス素子に接続されるトランジスタのソース電極およびドレイン電極のうち一方の電極を、上記酸化物半導体層のパターンのうち、上記エレクトロルミネッセンス素子の下部電極に対応する部分のパターンの端部を覆うように形成する工程を備えていることが好ましい。
これにより、特別な設計なしに、上記保護膜から露出したエレクトロルミネッセンス素子の下部電極に対応するパターンを還元するだけで、上記エレクトロルミネッセンス素子の下部電極の上面端部に、上記エレクトロルミネッセンス素子に接続されるトランジスタのソース電極およびドレイン電極のうち一方の電極が接している構成を得ることができる。
このため、上記の構成並びに方法によれば、上記エレクトロルミネッセンス素子の下部電極と、上記エレクトロルミネッセンス素子に接続されるトランジスタの半導体層に接して設けられるソース電極およびドレイン電極との電気的接続を容易に確保することができる。
また、上記エレクトロルミネッセンス基板の製造方法は、上記保護膜を形成する工程の前に、上記酸化物半導体層のパターンのうち、上記トランジスタの半導体層に対応するパターン上に、ソース電極およびドレイン電極を、該ソース電極およびドレイン電極のうち一方の電極が、上記エレクトロルミネッセンス素子の下部電極に対応する部分のパターンの上面端部に接するようにパターン形成する工程を備えていてもよい。
このように設計することで、上記エレクトロルミネッセンス素子の下部電極を、エレクトロルミネッセンス素子に接続されるトランジスタの半導体層に対応するパターンと離間して形成した場合であっても、上記エレクトロルミネッセンス素子の下部電極と、上記エレクトロルミネッセンス素子に接続されるトランジスタの半導体層に接して設けられるソース電極およびドレイン電極との電気的接続を容易に確保することができる。
また、上記エレクトロルミネッセンス基板は、上記トランジスタが、上記ゲート絶縁膜上に、ソース電極およびドレイン電極を覆うように上記半導体層が設けられたボトムコンタクト構造を有し、上記エレクトロルミネッセンス素子の下部電極が、上記エレクトロルミネッセンス素子に接続されるトランジスタのソース電極およびドレイン電極のうち一方の電極の側面に接していることが好ましい。
このために、上記エレクトロルミネッセンス基板の製造方法は、上記ゲート絶縁膜上に酸化物半導体層を形成する工程の前に、上記ゲート絶縁膜上に、ソース電極およびドレイン電極をパターン形成する工程を備え、上記ゲート絶縁膜上に酸化物半導体層を形成する工程では、上記ソース電極およびドレイン電極を覆うように上記ゲート絶縁膜上に上記酸化物半導体層を形成し、上記酸化物半導体層をパターン化する工程では、上記エレクトロルミネッセンス素子の下部電極に対応するパターンを、上記エレクトロルミネッセンス素子に接続されるトランジスタの半導体層に対応するパターンと一体的に形成し、上記保護膜を形成する工程では、平面視で、上記保護膜における、上記エレクトロルミネッセンス素子の下部電極に対応する部分のパターンを露出させる開口部の端部が、上記ソース電極およびドレイン電極のうち上記エレクトロルミネッセンス素子の下部電極に電気的に接続される電極の端部上に位置するように上記保護膜を形成することが好ましい。
この場合、上記酸化物半導体層の還元領域（すなわち、還元された酸化物半導体層）を、上記ソース電極またはドレイン電極と十分かつ確実にコンタクトさせることができる。
また、本発明の一態様にかかるエレクトロルミネッセンス表示パネル並びにエレクトロルミネッセンス表示装置は、以上のように、本発明の一態様にかかるエレクトロルミネッセンス基板を備えていることで、上記したようにボトムエミッション型とした場合であっても、従来よりも製造にかかる工程数およびマスク枚数を削減することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、有機または無機エレクトロルミネッセンス素子、キャパシタ部、およびこれらエレクトロルミネッセンス素子およびキャパシタ部にそれぞれ電気的に接続されたトランジスタを備えた、エレクトロルミネッセンス基板、エレクトロルミネッセンス表示パネル、並びにエレクトロルミネッセンス表示装置、およびそれらの製造方法に利用することができる。
１ 有機ＥＬ表示パネル（エレクトロルミネッセンス表示パネル）
２ 画素
１０ 素子基板（エレクトロルミネッセンス基板）
１１ 絶縁基板
１２ 透明導電層
１３ 金属層
１４ ゲート絶縁膜
１５ 酸化物半導体層
１５’ 還元酸化物半導体層
１６ 金属層
１７ 保護膜
１７ａ・１７ｂ 開口部
１８ 導電層
２０・３０ ＴＦＴ
２１・３１ ゲート電極
２１ａ・３１ａ 透明導電層
２１ｂ・３１ｂ 金属層
２２・３２ 半導体層
２３・３３ ソース電極
２４・３４ ドレイン電極
４０ Ｃｓ部（キャパシタ部）
４１ 下部電極
４２ 上部電極
５０ 有機ＥＬ素子（エレクトロルミネッセンス素子）
５１ 画素電極（エレクトロルミネッセンス素子の下部電極）
５２ 有機ＥＬ層（発光層）
５３ 対向電極（エレクトロルミネッセンス素子の上部電極、電極）
６１ ゲート線
６２ ソース線
６３ 駆動電源線
７０ 対向基板
８１ シール材
８２ 充填材
８３ 電気配線端子
１００ 有機ＥＬ表示装置（エレクトロルミネッセンス装置）
１０１ 画素部
１０２ 回路部
１０３ 接続端子
２０１ａ・２０１ｂ レジストパターン
２１１ 半導体層
２１２ 画素電極

Claims (16)

  1. ゲート絶縁膜上に、トランジスタの半導体層と、エレクトロルミネッセンス素子の下部電極と、キャパシタ部の上部電極とが設けられ、
    上記半導体層、上記下部電極、および上記上部電極の上層に保護層が設けられ、
    上記保護層は、上記下部電極と上記上部電極とを露出する開口部を有し、
    上記半導体層が酸化物半導体層であり、
    上記下部電極と上記上部電極とが、酸化物半導体層の還元電極であることを特徴とするエレクトロルミネッセンス基板。
  2. 上記トランジスタのゲート電極が、透明導電層と金属層とを備え、
    上記ゲート電極の透明導電層とキャパシタ部の下部電極とが、同一平面に同一の材料で形成されていることを特徴とする請求項１に記載のエレクトロルミネッセンス基板。
  3. 上記キャパシタ部の上部電極上に、発光層を介して、上記エレクトロルミネッセンス素子の上部電極と同じ材料からなる電極が設けられていることを特徴とする請求項２に記載のエレクトロルミネッセンス基板。
  4. 上記トランジスタのゲート電極および上記キャパシタ部の下部電極が、同一平面に同一の材料で形成された金属層からなることを特徴とする請求項１に記載のエレクトロルミネッセンス基板。
  5. 上記エレクトロルミネッセンス素子の下部電極は、上記エレクトロルミネッセンス素子に接続されるトランジスタの半導体層と一体的に形成されていることを特徴とする請求項１〜４の何れか１項に記載のエレクトロルミネッセンス基板。
  6. 上記トランジスタが、上記半導体層上にソース電極およびドレイン電極が設けられたトップコンタクト構造を有し、上記エレクトロルミネッセンス素子の下部電極の上面端部に、上記エレクトロルミネッセンス素子に接続されるトランジスタのソース電極およびドレイン電極のうち一方の電極が接していることを特徴とする請求項１〜５の何れか１項に記載のエレクトロルミネッセンス基板。
  7. 上記トランジスタが、上記ゲート絶縁膜上に、ソース電極およびドレイン電極を覆うように上記半導体層が設けられたボトムコンタクト構造を有し、上記エレクトロルミネッセンス素子の下部電極が、上記エレクトロルミネッセンス素子に接続されるトランジスタのソース電極およびドレイン電極のうち一方の電極の側面に接していることを特徴とする請求項１〜５の何れか１項に記載のエレクトロルミネッセンス基板。
  8. 請求項１〜７の何れか１項に記載のエレクトロルミネッセンス基板を備えていることを特徴とするエレクトロルミネッセンス表示パネル。
  9. 請求項１〜７の何れか１項に記載のエレクトロルミネッセンス基板を備えていることを特徴とするエレクトロルミネッセンス表示装置。
  10. ゲート絶縁膜上に酸化物半導体層を形成する工程と、
    上記酸化物半導体層を、トランジスタの半導体層と、エレクトロルミネッセンス素子の下部電極と、キャパシタ部の上部電極とに対応したパターンにパターン化する工程と、
    上記酸化物半導体層のパターンの上層に、上記下部電極および上記上部電極に対応する部分のパターンを露出させる開口部を有する保護膜を形成する工程と、
    上記保護膜をマスクとして、上記酸化物半導体層のパターンのうち、上記エレクトロルミネッセンス素子の下部電極および上記キャパシタ部の上部電極に対応する部分のパターンを還元して、上記酸化物半導体層の還元電極からなる上記エレクトロルミネッセンス素子の下部電極とキャパシタ部の上部電極とを形成する工程とを備えていることを特徴とするエレクトロルミネッセンス基板の製造方法。
  11. 上記ゲート絶縁膜上に酸化物半導体層を形成する工程の前に、
    基板上に透明導電層と金属層とをこの順に積層する工程と、
    上記金属層上にフォトレジストを形成し、ハーフトーン露光を行って、トランジスタのゲート電極の形成領域とキャパシタ部の下部電極の形成領域とに、キャパシタ部の下部電極の形成領域よりもトランジスタのゲート電極の形成領域の方が厚みが大きいフォトレジストのパターンを形成した後、アッシングおよびエッチングを行うことで、上記透明導電層と上記金属層とからなるゲート電極を形成するとともに、上記透明導電層からなる、キャパシタ部の下部電極を形成する工程と、
    上記基板上に、上記ゲート電極および上記キャパシタ部の下部電極を覆うようにゲート絶縁膜を形成する工程とを備えていることを特徴とする請求項１０に記載のエレクトロルミネッセンス基板の製造方法。
  12. 上記エレクトロルミネッセンス素子の下部電極および上記キャパシタ部の上部電極上に発光層を形成する工程と、
    上記発光層上に透明導電膜を積層し、該透明導電膜をパターン化することにより、上記エレクトロルミネッセンス素子の上部電極として、上記発光層を介して上記エレクトロルミネッセンス素子の下部電極に対向する電極パターンを形成するとともに、上記発光層を介して上記キャパシタ部の上部電極に対向する電極パターンを形成する工程とをさらに備えていることを特徴とする請求項１１に記載のエレクトロルミネッセンス基板の製造方法。
  13. 上記ゲート絶縁膜上に酸化物半導体層を形成する工程の前に、
    基板上に金属層を形成する工程と、
    上記金属層を、トランジスタのゲート電極と、キャパシタ部の下部電極とに対応したパターンにパターン化する工程と、
    上記基板上に、上記ゲート電極および上記キャパシタ部の下部電極を覆うようにゲート絶縁膜を形成する工程とを備えていることを特徴とする請求項１０に記載のエレクトロルミネッセンス基板の製造方法。
  14. 上記酸化物半導体層をパターン化する工程では、上記エレクトロルミネッセンス素子の下部電極に対応するパターンを、上記エレクトロルミネッセンス素子に接続されるトランジスタの半導体層に対応するパターンと一体的に形成するとともに、
    上記保護膜を形成する工程の前に、
    上記エレクトロルミネッセンス素子に接続されるトランジスタのソース電極およびドレイン電極のうち一方の電極を、上記酸化物半導体層のパターンのうち、上記エレクトロルミネッセンス素子の下部電極に対応する部分のパターンの端部を覆うように形成する工程を備えていることを特徴とする請求項１０〜１３の何れか１項に記載のエレクトロルミネッセンス基板の製造方法。
  15. 上記保護膜を形成する工程の前に、
    上記酸化物半導体層のパターンのうち、上記トランジスタの半導体層に対応するパターン上に、ソース電極およびドレイン電極を、該ソース電極およびドレイン電極のうち一方の電極が、上記エレクトロルミネッセンス素子の下部電極に対応する部分のパターンの上面端部に接するようにパターン形成する工程を備えていることを特徴とする請求項１０〜１３の何れか１項に記載のエレクトロルミネッセンス基板の製造方法。
  16. 上記ゲート絶縁膜上に酸化物半導体層を形成する工程の前に、
    上記ゲート絶縁膜上に、ソース電極およびドレイン電極をパターン形成する工程を備え、
    上記ゲート絶縁膜上に酸化物半導体層を形成する工程では、上記ソース電極およびドレイン電極を覆うように上記ゲート絶縁膜上に上記酸化物半導体層を形成し、
    上記酸化物半導体層をパターン化する工程では、上記エレクトロルミネッセンス素子の下部電極に対応するパターンを、上記エレクトロルミネッセンス素子に接続されるトランジスタの半導体層に対応するパターンと一体的に形成し、
    上記保護膜を形成する工程では、平面視で、上記保護膜における、上記エレクトロルミネッセンス素子の下部電極に対応する部分のパターンを露出させる開口部の端部が、上記ソース電極およびドレイン電極のうち上記エレクトロルミネッセンス素子の下部電極に電気的に接続される電極の端部上に位置するように上記保護膜を形成することを特徴とする請求項１０〜１３の何れか１項に記載のエレクトロルミネッセンス基板の製造方法。
JP2014544455A 2012-10-31 2013-10-24 エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置 Active JP6005755B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012240776 2012-10-31
JP2012240776 2012-10-31
PCT/JP2013/078769 WO2014069316A1 (ja) 2012-10-31 2013-10-24 エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置

Publications (2)

Publication Number Publication Date
JPWO2014069316A1 JPWO2014069316A1 (ja) 2016-09-08
JP6005755B2 true JP6005755B2 (ja) 2016-10-12

Family

ID=50627225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014544455A Active JP6005755B2 (ja) 2012-10-31 2013-10-24 エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置

Country Status (7)

Country Link
US (1) US9679954B2 (ja)
EP (1) EP2916310B1 (ja)
JP (1) JP6005755B2 (ja)
KR (1) KR101682320B1 (ja)
CN (1) CN104769658B (ja)
MY (1) MY168565A (ja)
WO (1) WO2014069316A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016042638A1 (ja) * 2014-09-18 2017-06-15 パイオニア株式会社 発光装置
KR102346675B1 (ko) * 2014-10-31 2022-01-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
FR3032066A1 (fr) * 2015-01-28 2016-07-29 Astron Fiamm Safety Diode electroluminescente organique comprenant une couche d'injection d'electrons
KR102522595B1 (ko) 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
WO2018033817A1 (ja) * 2016-08-17 2018-02-22 株式会社半導体エネルギー研究所 表示装置および電子機器
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
WO2020044439A1 (ja) * 2018-08-28 2020-03-05 シャープ株式会社 表示装置
CN109524419A (zh) * 2018-10-11 2019-03-26 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN110718467B (zh) * 2019-09-24 2021-12-03 Tcl华星光电技术有限公司 一种tft阵列基板的制作方法
KR20210086253A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 전계발광 표시장치 및 그의 제조방법
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
WO2023175794A1 (ja) * 2022-03-16 2023-09-21 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774358A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法
DE60040812D1 (de) * 1999-03-15 2008-12-24 Matsushita Electric Ind Co Ltd Herstellungsverfahren für einen Bipolar-Transistor und ein MISFET Halbleiter Bauelement
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
KR101102133B1 (ko) * 2004-10-27 2012-01-02 삼성전자주식회사 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2010028280A (ja) 2008-07-16 2010-02-04 Tokyo Univ Of Science 受信装置及びガードインターバル除去方法
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010282807A (ja) 2009-06-04 2010-12-16 Casio Computer Co Ltd 発光パネル
BR112012001655A2 (pt) * 2009-07-24 2017-06-13 Sharp Kk método de fabricação de substrato de transistor de filme fino
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
JP5599026B2 (ja) * 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
KR101254469B1 (ko) * 2010-04-21 2013-04-15 샤프 가부시키가이샤 반도체 소자, 반도체 소자의 제조방법, 액티브 매트릭스 기판 및 표시장치
CN102906804B (zh) * 2010-05-24 2014-03-12 夏普株式会社 薄膜晶体管基板及其制造方法
KR101714026B1 (ko) * 2010-07-02 2017-03-09 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101372852B1 (ko) * 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5351341B2 (ja) * 2010-10-18 2013-11-27 シャープ株式会社 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板
WO2012073942A1 (ja) * 2010-12-01 2012-06-07 シャープ株式会社 半導体装置およびその製造方法
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Also Published As

Publication number Publication date
JPWO2014069316A1 (ja) 2016-09-08
WO2014069316A1 (ja) 2014-05-08
EP2916310A1 (en) 2015-09-09
KR101682320B1 (ko) 2016-12-05
CN104769658A (zh) 2015-07-08
US9679954B2 (en) 2017-06-13
EP2916310A4 (en) 2015-11-18
EP2916310B1 (en) 2017-05-31
US20150279916A1 (en) 2015-10-01
MY168565A (en) 2018-11-13
CN104769658B (zh) 2017-03-08
KR20150067307A (ko) 2015-06-17

Similar Documents

Publication Publication Date Title
JP6005755B2 (ja) エレクトロルミネッセンス基板およびその製造方法、エレクトロルミネッセンス表示パネル、エレクトロルミネッセンス表示装置
US11164928B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US9525015B2 (en) Organic light emitting diode device and method for fabricating the same
US9356052B2 (en) Thin film transistor with integrated connecting portion
JP2020523767A (ja) Ｏｌｅｄ表示パネル及びその製造方法
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
US9219104B2 (en) Self-emissive display and manufacturing method thereof
KR102447049B1 (ko) 대면적 미러 표시 장치 및 이의 제조 방법
KR20150026709A (ko) 플라스틱 유기전계 발광장치 및 그 제조방법
WO2018235206A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN110299395B (zh) 基板、包括该基板的显示装置以及该显示装置的制造方法
KR20170021428A (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
US8269412B2 (en) Organic electroluminescent display device and method of fabricating the same
KR20150072117A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
WO2022051994A1 (zh) 显示基板及其制备方法、显示装置
US20230207570A1 (en) Display Apparatus
KR20150034462A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102132444B1 (ko) 유기발광다이오드 표시장치의 제조방법
US11616082B2 (en) Display apparatus
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20230403891A1 (en) Display apparatus
KR102109661B1 (ko) 유기발광다이오드 표시장치의 제조방법
KR20230102327A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160907

R150 Certificate of patent or registration of utility model

Ref document number: 6005755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150