TWI695528B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI695528B TWI695528B TW108117987A TW108117987A TWI695528B TW I695528 B TWI695528 B TW I695528B TW 108117987 A TW108117987 A TW 108117987A TW 108117987 A TW108117987 A TW 108117987A TW I695528 B TWI695528 B TW I695528B
- Authority
- TW
- Taiwan
- Prior art keywords
- bump
- thickness
- metal layer
- semiconductor device
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 29
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000012780 transparent material Substances 0.000 claims 1
- 230000031700 light absorption Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- -1 IZO) Chemical compound 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
一種半導體裝置，包括一基板、一第一金屬層、一第一凸塊、一絕緣層、一半導體層以及一第二金屬層。第一金屬層設置於基板上。第一凸塊設置於基板上，且第一金屬層的一第一部分局部覆蓋第一凸塊的一上表面。絕緣層覆蓋第一金屬層的第一部分及第一凸塊的局部上表面。半導體層設置於絕緣層上。第二金屬層設置於半導體層上。
Description
本發明是有關於一種半導體裝置。
半導體裝置廣泛地應用在消費者電子產品之中，例如手機、筆記型電腦、數位相機等。半導體裝置例如是薄膜電晶體(thin film transistor,TFT)，其可設置顯示面板上，例如液晶顯示器(liquid crystal displays,LCD)及有機電激發光顯示器(Organic Electroluminesence Display,OELD或稱為OLED)等，以使顯示面板具有輕薄以及低消耗功率的優點，因此在市場上薄膜電晶體顯示面板成為主流商品。
一般來說，薄膜電晶體包括頂閘型薄膜電晶體(top-gate TFT)以及底閘型薄膜電晶體(bottom-gate TFT)。上述薄膜電晶體包含半導體層作為主動層或通道層，因此，若受到外部光源(例如是：背光源)的照射，則TFT的半導體層很容易因照光而引發漏電流(photo-induced current leakage)。其中，因照光而引發的漏電流不但會影響薄膜電晶體元件本身的效能，且會在畫面顯示時發生相互串擾(cross-talk)的問題，導致顯示器的顯示品質下降。此外，光線穿過TFT基板之後，仍有一部分光線
可經由上基板反射而被半導體層吸收或經由其他路徑而到達TFT的半導體層，需加以改善。
本發明係有關於一種半導體裝置，用以提高半導體裝置的效能。
根據本發明之一方面，提出一種半導體裝置，包括一基板、一第一金屬層、一第一凸塊、一絕緣層、一半導體層以及一第二金屬層。第一金屬層設置於基板上。第一凸塊設置於基板上，其中第一金屬層的一第一部分局部覆蓋第一凸塊的一上表面。絕緣層覆蓋第一金屬層的第一部分及第一凸塊的局部上表面。半導體層設置於絕緣層上。第二金屬層設置於半導體層上。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
T:薄膜電晶體
G:閘極
GI:閘絕緣層
AS:半導體層
S:源極
D:汲極
100A、100B:畫素結構
101:基板
102:掃描線
103:共用線
104:資料線
105:畫素電極
110A、110B、110C、110D:半導體裝置
111:第一金屬層
111a:第一部分
111b:延伸部分
112:第一凸塊
113:絕緣層
114:半導體層
115:第二金屬層
117:第二凸塊
S1、S2、S3:上表面
OA、OA1、OA2:開口區
B:光線
H1:第一厚度
H2:第二厚度
H3:第三厚度
H4:第四厚度
L:長度
第1A圖繪示依照本發明一實施例的畫素結構的平面示意圖。
第1B圖繪示依照本發明一實施例的半導體裝置其位於第1A圖之畫素結構中的放大示意圖。
第1C圖繪示依照本發明一實施例的半導體裝置其沿著第1B圖之I-I剖面線的剖面示意圖。
第2A圖繪示依照本發明一實施例的畫素結構的平面示意圖。
第2B圖繪示依照本發明一實施例的半導體裝置其位於第2A圖
之畫素結構中的放大示意圖。
第2C圖繪示依照本發明一實施例的半導體裝置其沿著第2B圖之I-I剖面線的剖面示意圖。
第3A及3B圖繪示依照本發明另一實施例的半導體裝置的放大示意圖及剖面示意圖。
第4A及4B圖繪示依照本發明另一實施例的半導體裝置的放大示意圖及剖面示意圖。
第5圖繪示依照本發明另一實施例的半導體層受到墊高後的第一金屬層阻擋而減少吸光量的改善百分比的示意圖。
第6圖繪示第5圖中半導體層吸光量隨著墊高後的第一金屬層的高度增加而減少的示意圖。
以下係提出實施例進行詳細說明，實施例僅用以作為範例說明，並非用以限縮本發明欲保護之範圍。以下是以相同/類似的符號表示相同/類似的元件做說明。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考所附圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。
依照本發明之一實施例，提出一種半導體裝置，用以避免半導體層因照光而產生漏電流的問題。如第1A及2A圖所示，半導體裝置例如是薄膜電晶體T或一主動/開關元件，薄膜電晶體T設置於一基板101上，基板101例如是玻璃、石英、有機
聚合物、或是其它可適用的材料，基板101具有透光性，可使背光源穿過基板101。在一實施例中，薄膜電晶體T包括一閘極G、一閘絕緣層GI、一半導體層AS、一歐姆接觸層、一源極S以及一汲極D。在基板101上可先形成閘極G、掃描線102以及共用線103。閘極G、掃描線102以及共用線103的材料可包含金屬、金屬氧化物、有機導電材料或上述之組合。掃描線102與閘極G電性連接，且掃描線102與共用線103彼此分離。接著，在基板101上形成閘絕緣層GI，且閘絕緣層GI配置於閘極G之上，閘絕緣層GI的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽)、有機材料、或其它合適的材料。此外，在閘絕緣層GI上形成半導體層AS。半導體層AS可為金屬氧化物半導體、多晶矽、非晶矽或是其他合適的半導體材料，上述金屬氧化物半導體材料例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)等。接著，在半導體層AS上形成歐姆接觸層，且歐姆接觸層暴露出部份的半導體層AS。歐姆接觸層可以是含有摻雜物(dopant)之金屬氧化物半導體材料、含有摻雜物之多晶矽、含有摻雜物之非晶矽或是其他合適的含有摻雜物之半導體材料。接著，在基板101上形成資料線104，且在歐姆接觸層上形成源極S以及汲極D，如此薄膜電晶體T可形成顯示面板的一畫素結構100A中，並與畫素電
極105電性連接，如第1A及2A圖所示。
請參照第1A及2A圖，掃描線102與資料線104是分別位於不相同的膜層，且兩者之間夾有絕緣層(例如閘絕緣層GI)，且共用線103與資料線104是分別位於不相同的膜層，且兩者之間夾有絕緣層(例如閘絕緣層GI)。掃描線102的延伸方向與資料線104的延伸方向不相同，較佳的是掃描線102的延伸方向與資料線104的延伸方向垂直，但本發明不以此為限。
在本實施例中，為了解決漏電流的問題，閘極G(以下稱第一金屬層111)可藉由墊高用的凸塊而使閘極G的高度相對高於或等於覆蓋於閘極G上方的閘絕緣層GI(以下稱絕緣層113)的高度，如此，由閘極G的側面以預定角度入射的光線會被墊高的閘極G反射而遠離閘絕緣層GI上方的半導體層AS，因此可有效解決半導體層AS(以下稱半導體層114)受到光照而而引發漏電流的問題。
請參照第1B及1C圖，第1B圖繪示位於第1A圖之畫素結構100A中的一半導體裝置110A的放大示意圖，第1C圖繪示半導體裝置110A沿著第1B圖之I-I剖面線的剖面示意圖。半導體裝置110A包括一基板101、一第一金屬層111、一第一凸塊112、一絕緣層113、一半導體層114以及一第二金屬層115。第一金屬層111設置於基板101上。第一凸塊112設置於基板101上，其中第一金屬層111的一第一部分111a局部覆蓋第一凸塊112的上表面S1。絕緣層覆蓋第一金屬層111的第一部分
111a及第一凸塊112的局部上表面S1。半導體層114設置於絕緣層113上。第二金屬層115設置於半導體層114上。第二金屬層115可包括一源極S以及一汲極D。
在一實施例中，第一金屬層111與第一凸塊112皆設置於基板101上，例如先形成第一凸塊112於基板101上，再形成第一金屬層111於基板101及部分第一凸塊112上。由於第一金屬層111僅覆蓋在第一凸塊112的部分上表面S1，因此第一金屬層111的第一部分111a與第一凸塊112的一部分相互重疊，且第一金屬層111還具有沿著基板101上表面S2延伸的一延伸部分111b，延伸部分111b的長度L至少大於與第一凸塊112重疊的第一部分111a的長度，例如延伸部分111b的長度L為第一部分111a的長度的3倍、4倍或更多。
此外，由於第一金屬層111僅覆蓋在第一凸塊112的部分上表面S1，因此第一凸塊112相對於延伸部分111b反向延伸出第一金屬層111的一側，例如第一凸塊112是位於基板101的開口區OA(即未被第一金屬層111覆蓋的開口區域)上。當第一凸塊112為可透光材質時，第一凸塊112覆蓋在開口區域上，不會影響基板101的開口率，因此第一凸塊112較佳以透光材質製作，但本發明不以此為限。
在一實施例中，當預定角度入射的光線B由基板101的開口區OA通過基板101時，由於第一凸塊112與絕緣層113為可透光材質，因此光線B可穿過第一凸塊112及絕緣層113
或進入第一凸塊112及絕緣層113中，但光線B仍會被墊高後的第一金屬層111阻擋。因此，第一金屬層111的第一部分111a被第一凸塊112墊高後可形成一擋光牆(即隆起部)，以阻卻經由絕緣層113進入到半導體裝置110A中的光線B，也可以阻擋經由上板(例如彩色濾光板)反射至半導體裝置110A中的光線，進而達到減少漏電流的問題。在另一實施例中，若不考慮對基板101的開口率的影響，亦可選擇不透光材質的第一凸塊112，則光線B可被第一凸塊112阻擋。
在一實施例中，第一凸塊112例如具有一第一材質，第一金屬層111具有一第二材質，第一材質與第二材質不同。也就是說，第一凸塊112與第一金屬層111並非以相同的材質製成。第一凸塊112可以是透光材質、非透光材質、金屬材質、有機介電材質(例如樹脂等高分子材料)或無機介電材質(例如氧化矽、氮化矽、氮氧化矽等)。第一金屬層111可為金屬材質、金屬氧化物、有機導電材料或其他適合材料。
請參照第1C圖，第一凸塊112具有一第一厚度H1，絕緣層113具有一第二厚度H2，第一金屬層111的第一部分111a具有一第三厚度H3，且第一金屬層111的一延伸部分111b具有一第四厚度H4。第一厚度H1指第一凸塊112的上表面S1與基板101的上表面S2之間的垂直距離，第二厚度H2指絕緣層113的上表面與第一金屬層111的延伸部分111b的上表面之間的垂直距離，第三厚度H3指第一金屬層111的第一部分111a
的上表面與第一凸塊112的上表面S1之間的垂直距離，第四厚度H4指第一金屬層111的延伸部分111b的上表面與基板101的上表面S2之間的垂直距離。
雖然受到氣相沉積及第一凸塊112的厚度的影響，第一金屬層111可能非均勻地形成在第一凸塊112上及基板101上，尤其在第一凸塊112的側邊與基板101的交接處，第一金屬層111的厚度可能會受到沉積製程影響而有所誤差(例如誤差小於5%)，但整體而言，第一金屬層111的第一部分111a的厚度與延伸部分111b的厚度大致上相等，例如等於5000埃或在預設的誤差範圍內，或者，第一金屬層111的第一部分111a的厚度可略小於延伸部分111b的厚度。也就是說，第三厚度H3可小於或等於第四厚度H4，但第三厚度H3也可以大於第四厚度H4。
另外，第一厚度H1與第二厚度H2之間可具有一比值，例如介於1~4之間，也就是說，第一厚度H1可大於或等於第二厚度H2，但本發明不以此為限。比值越高表示第一凸塊112的厚度相對於絕緣層113的厚度越大，因而擋光牆的高度(第一厚度H1與第三厚度H3之和)也越高；比值越小表示第一凸塊112的厚度相對於絕緣層113的厚度越小，因而擋光牆的高度(第一厚度H1與第三厚度H3之和)也越低。
在一實施例中，第一厚度H1例如介於5000埃至15000埃之間，但即使第一厚度H1小於5000埃，例如2000埃或3000埃，大角度入射的光線B(例如入射角大於45度)仍可
被墊高後的第一金屬層111阻擋，因此吾人可根據入射光的角度變化對第一凸塊112的高度(即第一厚度H1)進行變更或潤飾。
此外，第二厚度H2、第三厚度H3及第四厚度H4可介於4000埃~5000埃之間，第二厚度H2例如為4000埃，第三厚度H3與第四厚度H4例如為5000埃。在一實施例中，第一厚度H1與第三厚度H3之和大於或等於第二厚度H2與第四厚度H4之和，其中第一厚度H1與第三厚度H3之和為擋光牆的高度，第二厚度H2與第四厚度H4之和為半導體層114的所在位置的高度。因此，只要擋光牆的高度大於或等於半導體層114的所在位置的高度，即可避免側向入射的光線B經由絕緣層113而到達半導體裝置110A中的半導體層114，進而達到減少漏電流的問題。當然，擋光牆的高度越高，光線B更不容易經由絕緣層而到達半導體裝置110A中的半導體層114，且更多經由上板(例如彩色濾光板)反射至半導體裝置110A中的光線B會被阻擋，因此擋光效果越好。
請參照第2B及2C圖，第2B圖繪示位於第2A圖之畫素結構100B中的一半導體裝置110B的放大示意圖，第2C圖繪示半導體裝置110B沿著第2B圖之I-I剖面線的剖面示意圖。本實施例的半導體裝置110B與上述實施例的半導體裝置110A相似，相同的元件以相同的元件符號表示，在此不再贅述。上述二實施例的半導體裝置110A、110B可應用在具有多域(multiple domain)畫素電極105的畫素結構100A、100B中，例如8域、
4域或其他數域的畫素電極。也就是說，一個畫素內具有多個藉由區域分割(domain-divided)的畫素電極105，用以降低灰階反轉的程度，進而改善液晶顯示面板的可視視角。當然，上述二實施例的半導體裝置110A、110B不限定只能用於具有多域畫素電極105的畫素結構100A、110B中，亦可應用在廣視角膜(wide-viewing film)顯示模式、垂直配向(vertical alignment)顯示模式以及平面切換(In-plane switching)顯示模式的液晶結構中，本發明對此不加以限制。
請參照第3A及3B圖，其繪示依照本發明另一實施例的半導體裝置110C的放大示意圖及剖面示意圖。本實施例與上述二實施例相似，其差異在於：本實施例的半導體裝置110C包括一第一凸塊112以及一第二凸塊117，第一凸塊112以及一第二凸塊117分別位於第一金屬層111的相對兩側，其中第一金屬層111的一第一部分111a局部覆蓋第一凸塊112的一上表面S1，第一金屬層111的一第二部分111c局部覆蓋第二凸塊117的一上表面S3。因此，第一金屬層111相對兩側分別被第一凸塊112及第二凸塊117墊高而隆起，中間的延伸部分111b相對於隆起部(即第一部分111a及第二部分111c)形成一凹陷部，以使半導體層114可位於凹陷部中，且半導體層114的所在位置的高度(H2+H4)略低於或等於隆起部的高度(即第一凸塊112的厚度與第一金屬層111的厚度之和H1+H3/第二凸塊117的厚度與第一金屬層111的厚度之和H1+H3)。
在一實施例中，第一凸塊112以及第二凸塊117具有相同的高度並可由相同材質的膜層沉積，並經由圖案化蝕刻去除部分膜層而成，再藉由沉積第一金屬層111於基板101、第一凸塊112以及第二凸塊117上，以使第一金屬層111的隆起部的高度大於凹陷部的高度。
請參照第4A及4B圖，其繪示依照本發明另一實施例的半導體裝置110D的放大示意圖及剖面示意圖。本實施例的半導體裝置110D與上述實施例的半導體裝置110C相似，相同的元件以相同的元件符號表示，在此不再贅述。上述二實施例的半導體裝置110C、110D於第一金屬層111的相對兩側形成有擋光牆(即隆起部)，其中第一凸塊112位於基板101的一開口區OA1(未被第一金屬層111覆蓋的開口區域)上，第二凸塊117位於基板101的另一開口區OA2上，因此，當光線B由基板101的二開口區OA1、OA2通過基板101時，光線B會被墊高後的第一金屬層111阻擋，進而達到減少漏電流的問題，且擋光效果比單邊只有一個擋光牆的第一金屬層111更好。
請參照第5圖及第6圖，其中第5圖繪示半導體層114受到墊高後的第一金屬層111阻擋而減少吸光量的百分比，第6圖繪示半導體層114的吸光量隨著墊高後的第一金屬層111的高度增加而減少的示意圖。以入射角度為40度的光線(波長範圍介於400-700nm之間)入射基板101被半導體層114吸收的光譜積分能量為例，當凸塊的高度為0埃時，半導體層114的
吸光量為0.0095能量單位(負值越高，表示吸光量越高)；當凸塊的高度為5000埃時，半導體層114的吸光量為0.0068能量單位，相對於吸光量為0.0095的吸光百分比減少28%(負值越高，表示改善效果越好)。當凸塊的高度為7000埃時，半導體層114的吸光量為0.0042能量單位，吸光百分比減少55%，當凸塊的高度為10000埃時，半導體層114的吸光量為0.0026能量單位，吸光百分比減少72%，當凸塊的高度為12500埃時，半導體層114的吸光量為0.00036能量單位，改善百分比減少96%，當凸塊的高度為15000埃時，半導體層114的吸光量為0.0032能量單位，吸光百分比減少97%。
由上述的數據可知，當凸塊的厚度越高時，半導體層的吸光量越小，反之，當凸塊的厚度越低時，半導體層的吸光量越大。因此，可證明半導體層的吸光量越小時表示入射至半導體裝置中的光線可被第一金屬層有效地阻擋，且凸塊的高度越高，擋光效果越好。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101:基板
110A:半導體裝置
111:第一金屬層
111a:第一部分
111b:延伸部分
112:第一凸塊
113:絕緣層
114:半導體層
115:第二金屬層
S1、S2:上表面
B:光線
H1:第一厚度
H2:第二厚度
H3:第三厚度
H4:第四厚度
L:長度
Claims (14)
- 一種半導體裝置，包括：一基板；一第一金屬層，設置於該基板上；一第一凸塊，設置於該基板上，其中該第一金屬層的一第一部分局部覆蓋該第一凸塊的一上表面；一絕緣層，覆蓋該第一金屬層的該第一部分及該第一凸塊的局部該上表面；一半導體層，設置於該絕緣層上；一第二金屬層，設置於該半導體層上，其中該第二金屬層包括一源極以及一汲極；以及一畫素電極，與該汲極電性連接；其中，該畫素電極與該第一金屬層之間具有一開口區，該第一凸塊位於該開口區。
- 如申請專利範圍第1項所述之半導體裝置，其中該第一凸塊具有一第一材質，該第一金屬層具有一第二材質，該第一材質與該第二材質不同。
- 如申請專利範圍第2項所述之半導體裝置，其中該第一材質係為一透光材質。
- 如申請專利範圍第2項所述之半導體裝置，其中該第一材質係為一有機介電材質或一無機介電材質。
- 如申請專利範圍第2項所述之半導體裝置，其中該第一材質係為一非透光材質。
- 如申請專利範圍第1項所述之半導體裝置，其中該第一凸塊具有一第一厚度，該絕緣層的一部分與該半導體層重疊且具有一第二厚度，該第一厚度大於等於該第二厚度。
- 如申請專利範圍第6項所述之半導體裝置，其中該第一金屬層的第一部分具有一第三厚度，該第一金屬層的一延伸部分覆蓋該基板的一上表面，且該延伸部分具有一第四厚度，其中該第三厚度小於等於該第四厚度。
- 如申請專利範圍第7項所述之半導體裝置，其中該第一厚度與該第三厚度之和大於等於該第二厚度與該第四厚度之和。
- 如申請專利範圍第7項所述之半導體裝置，其中該第一厚度介於5000~15000埃之間，該第二厚度、該第三厚度及該第四厚度介於4000埃~5000埃之間。
- 如申請專利範圍第7項所述之半導體裝置，更包括一畫素結構，該畫素結構具有一畫素電極與該第二金屬層電性連接。
- 如申請專利範圍第1項所述之半導體裝置，更包括一第二凸塊，設置於該基板上，其中該第一金屬層的一第二部分局部覆蓋該第二凸塊的一上表面，且該絕緣層覆蓋該第一金屬層的該第二部分及該第二凸塊的局部該上表面。
- 如申請專利範圍第11項所述之半導體裝置，其中該半導體層對應位於該第一凸塊與該第二凸塊之間的該絕緣層上。
- 如申請專利範圍第11項所述之半導體裝置，其中該該第一凸塊與該第二凸塊之間具有一凹陷部，該半導體層對應位於該凹陷部上。
- 如申請專利範圍第11項所述之半導體裝置，其中該第二凸塊位於該開口區。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108117987A TWI695528B (zh) | 2019-05-24 | 2019-05-24 | 半導體裝置 |
| CN201911139682.3A CN110993696B (zh) | 2019-05-24 | 2019-11-20 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108117987A TWI695528B (zh) | 2019-05-24 | 2019-05-24 | 半導體裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI695528B true TWI695528B (zh) | 2020-06-01 |
| TW202044634A TW202044634A (zh) | 2020-12-01 |
Family
ID=70085251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108117987A TWI695528B (zh) | 2019-05-24 | 2019-05-24 | 半導體裝置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110993696B (zh) |
| TW (1) | TWI695528B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116207138A (zh) * | 2021-12-08 | 2023-06-02 | 北京超弦存储器研究院 | 晶体管及其制作方法、半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020071073A1 (en) * | 2000-12-07 | 2002-06-13 | Nec Corporation | Active matrix type liquid crystal display device |
| JP2005115104A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 素子基板およびその製造方法 |
| TW201635497A (zh) * | 2015-03-26 | 2016-10-01 | 友達光電股份有限公司 | 薄膜電晶體以及畫素結構 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3230669B2 (ja) * | 1998-11-26 | 2001-11-19 | 日本電気株式会社 | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| JP4645022B2 (ja) * | 2003-11-27 | 2011-03-09 | 日本電気株式会社 | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 |
| JP2012069842A (ja) * | 2010-09-27 | 2012-04-05 | Hitachi Displays Ltd | 表示装置 |
| CN108695394A (zh) * | 2017-04-06 | 2018-10-23 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN108807549B (zh) * | 2018-06-01 | 2021-03-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板及其制造方法 |
-
2019
- 2019-05-24 TW TW108117987A patent/TWI695528B/zh active
- 2019-11-20 CN CN201911139682.3A patent/CN110993696B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020071073A1 (en) * | 2000-12-07 | 2002-06-13 | Nec Corporation | Active matrix type liquid crystal display device |
| JP2005115104A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 素子基板およびその製造方法 |
| TW201635497A (zh) * | 2015-03-26 | 2016-10-01 | 友達光電股份有限公司 | 薄膜電晶體以及畫素結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202044634A (zh) | 2020-12-01 |
| CN110993696B (zh) | 2023-06-20 |
| CN110993696A (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9484363B2 (en) | Liquid crystal display and method of manufacturing the same | |
| US9293603B2 (en) | Thin film transistor with oxide semiconductor having a portion with increased reflectance | |
| TWI553381B (zh) | 顯示面板 | |
| WO2017101204A1 (zh) | 液晶显示装置 | |
| US9502570B2 (en) | Thin film transistor and manufacturing method thereof, an array substrate and a display device | |
| US10872984B2 (en) | Thin film transistor having channel regions, array substrate, manufacturing method thereof and display device comprising the same | |
| KR102182482B1 (ko) | 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판 | |
| JP2010256517A (ja) | アクティブマトリクス型表示装置 | |
| TWI676837B (zh) | 畫素陣列基板 | |
| US10203578B2 (en) | Display panel having higher transmittance and manufacturing method thereof | |
| KR20110124530A (ko) | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판 | |
| TWI651574B (zh) | 顯示面板及其製造方法 | |
| US10818766B2 (en) | Active matrix substrate and liquid crystal display panel | |
| US9570469B2 (en) | Active-matrix substrate and liquid-crystal display device | |
| TWI555183B (zh) | 薄膜電晶體以及畫素結構 | |
| US9147716B2 (en) | Pixel structure, display panel and fabrication method thereof | |
| WO2017121073A1 (zh) | Tft基板的制作方法 | |
| TWI532192B (zh) | 薄膜電晶體及畫素結構 | |
| US8767150B2 (en) | Liquid crystal display and method of manufacturing the same | |
| KR20120076221A (ko) | 산화물 반도체를 포함한 박막 트랜지스터 기판 | |
| TWI695528B (zh) | 半導體裝置 | |
| KR101046923B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| WO2023197363A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| KR102089468B1 (ko) | 금속 산화물 반도체 층을 차광하는 광 흡수층을 구비한 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101266396B1 (ko) | 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법 |