CN113809099B - 一种阵列基板及显示面板 - Google Patents
一种阵列基板及显示面板 Download PDFInfo
- Publication number
- CN113809099B CN113809099B CN202111024754.7A CN202111024754A CN113809099B CN 113809099 B CN113809099 B CN 113809099B CN 202111024754 A CN202111024754 A CN 202111024754A CN 113809099 B CN113809099 B CN 113809099B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- active layer
- active
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 239000010409 thin film Substances 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000011149 active material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 259
- 239000011229 interlayer Substances 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提出了一种阵列基板及显示面板；该阵列基板包括衬底、阵列驱动和像素电极层，阵列驱动层包括多个第一薄膜晶体管和多个第二薄膜晶体管，第一薄膜晶体管包括第一有源层和位于第一有源层上的第一源漏极层，第二薄膜晶体管包括第二有源层和位于第二有源层上的第二源漏极层，其中，第一有源层和第二有源层的材料不相同，第一源漏极层的漏极和第二源漏极层的漏极分离、绝缘设置并与像素电极层电连接；本申请通过设置两种不同有源材料的两种薄膜晶体管，使得阵列基板可以同时通过两种薄膜晶体管进行驱动，从而在高频状态下也具有较高的迁移率，在低频状态下漏电流更低，使得大尺寸显示设备在保持高刷新率的情况下，也能降低功耗。
Description
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及显示面板。
背景技术
迁移率和漏电流是表征薄膜晶体管性能的两项重要指标。迁移率是指载流子(电子和空穴)在单位电场作用下的平均漂移速度，即载流子在电场作用下运动速度的快慢。载流子运动得越快，迁移率越大；载流子运动得越慢，迁移率越小。漏电流也称作薄膜晶体管的关态电流，影响着像素的漏电快慢程度，理想的薄膜晶体管在关态没有电流。
显示装置根据驱动电路频率的不同，对薄膜晶体管的要求也不相同。高频驱动电路下要求晶体管迁移率高，器件充电率高，刷新率高；而低频驱动电路下则要求晶体管漏电流低，减少闪烁、降低功耗。但是当前显示装置的阵列基板难以兼顾高频和低频状态下的使用要求，因此亟需一种能够兼顾高频和低频进行使用的阵列基板及显示装置。
发明内容
本申请提供一种阵列基板及显示面板，以改善当前的阵列基板难以兼顾高频和低频状态下的使用要求的技术问题刷新率。
为解决上述技术问题，本申请提供的技术方案如下：
本申请提供一种阵列基板，包括：
衬底；
阵列驱动层，位于所述衬底上，所述阵列驱动层包括多个第一薄膜晶体管和多个第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层和位于所述第一有源层上的第一源漏极层，所述第二薄膜晶体管包括第二有源层和位于所述第二有源层上的第二源漏极层；以及
像素电极层，位于所述阵列驱动层上；
其中，所述第一有源层和所述第二有源层异层设置，所述第一有源层和所述第二有源层的材料不相同，所述第一源漏极层的漏极和所述第二源漏极层的漏极分离且绝缘设置，所述第一源漏极层的漏极、所述第二源漏极层的漏极与所述像素电极层电连接。
在本申请的阵列基板中，所述第一有源层包括晶硅材料层，所述第二有源层包括金属氧化物材料层。
在本申请的阵列基板中，所述第二有源层与所述第一有源层在所述衬底上的正投影间隔设置，在所述第一方向和所述第二方向上，所述第二有源层的尺寸小于所述第一有源层的尺寸；
其中，所述第一方向为所述第二有源层在所述衬底上的正投影与所述第一有源层在所述衬底上的正投影的连线方向，所述第二方向与所述第一方向垂直。
在本申请的阵列基板中，所述第一薄膜晶体管还包括第一栅极层，所述第二薄膜晶体管还包括第二栅极层；
其中，所述第一栅极层、第二栅极层设置于所述第一有源层和所述第二有源层之间，以及，所述第一栅极层和所述第二栅极层绝缘设置。
在本申请的阵列基板中，所述第一栅极层和所述第二栅极层同层且分离设置。
在本申请的阵列基板中，所述第一栅极层在所述衬底上的正投影位于所述第一有源层在所述衬底上的正投影内，所述第二栅极层在所述衬底上的正投影位于所述第二有源层在所述衬底上的正投影内；
其中，所述第一栅极层和所述第二栅极层在所述第二有源层上的正投影位于所述第二有源层沿所述第一方向的延伸区域内。
在本申请的阵列基板中，所述第一源漏极层和所述第二源漏极层同层设置；
其中，所述第一源漏极层的源极和所述第二源漏极层的源极电性连接。
在本申请的阵列基板中，所述像素电极层包括多个像素电极，所述像素电极包括第一子像素电极和第二子像素电极，所述第一源漏极层的漏极与所述第一子像素电极电性连接，所述第二源漏极层的漏极与所述第二子像素电极电性连接。
在本申请的阵列基板中，所述像素电极层包括第一像素电极和第二像素电极，所述第一源漏极层的漏极与所述第一像素电极电性连接，所述第二源漏极层的漏极与所述第二像素电极电性连接。
本申请还提出了一种显示面板，包括上述阵列基板。
有益效果：本申请通过设置两种不同有源材料的第一薄膜晶体管和第二薄膜晶体管，使得阵列基板可以同时通过两种薄膜晶体管进行驱动，从而在高频状态下也具有较高的迁移率，进而保持高刷新率，在低频状态下漏电流更低，从而降低低频显示时的功耗，使得显示设备在保持高刷新率的情况下，也能降低功耗。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请所述阵列基板的第一种结构示意图；
图2是本申请所述第一有源层、第二有源层在所述衬底上的正投影平面图；
图3是本申请所述阵列基板的第二种结构示意图；
图4是本申请所述阵列基板的第三种结构示意图；
图5是本申请所述阵列基板的第四种结构示意图。
附图标记说明：
衬底100、阵列驱动层200、缓冲层210、第一栅绝缘层220、第二栅绝缘层230、层间介质层240、平坦化层250、第一薄膜晶体管260、第一栅极层261、第一有源层262、沟道区2621、掺杂区2622、第一源漏极层263、第一源漏极层的源极2631、第一源漏极层的漏极2632、第二薄膜晶体管270、第二栅极层271、第二有源层272、第二源漏极层273、第二源漏极层的源极2731、第二源漏极层的漏极2732、第一过孔281、第二过孔282、第三过孔283、第四过孔284、像素电极层300、第一像素电极310、第二像素电极320。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
显示装置根据驱动电路频率的不同，对薄膜晶体管的要求也不相同。高频驱动电路下要求晶体管迁移率高，器件充电率高，刷新率高；而低频驱动电路下则要求晶体管漏电流低，减少闪烁、降低功耗。但是当前显示装置的阵列基板难以兼顾高频和低频状态下的使用要求。本申请基于上述技术问题提出了以下方案。
请参阅图1至图5，本申请提供一种阵列基板，包括：
衬底100；
阵列驱动层200，位于所述衬底100上，所述阵列驱动层200包括多个第一薄膜晶体管260和多个第二薄膜晶体管270，所述第一薄膜晶体管260包括第一有源层262和位于所述第一有源层262上的第一源漏极层263，所述第二薄膜晶体管270包括第二有源层272和位于所述第二有源层272上的第二源漏极层273；以及像素电极层300，位于所述阵列驱动层200上；
其中，所述第一有源层262和所述第二有源层272异层设置，所述第一有源层262和所述第二有源层272的材料不相同，所述第一源漏极层263的漏极2632和所述第二源漏极层273的漏极2732分离且绝缘设置，所述第一源漏极层263的漏极2632、所述第二源漏极层273的漏极2732与所述像素电极层300电连接。
本实施例通过设置两种不同有源材料的第一薄膜晶体管260和第二薄膜晶体管270，使得阵列基板可以同时通过两种薄膜晶体管进行驱动，从而在高频状态下也具有较高的迁移率，进而保持高刷新率，在低频状态下漏电流更低，从而降低低频显示时的功耗，使得大尺寸显示设备在保持高刷新率的情况下，也能降低功耗。
在本实施例中，所述第一薄膜晶体管260和所述第二薄膜晶体管270也可以对所述阵列基板在高频或低频状态下分别进行驱动，也就是说，所述第一薄膜晶体管260和所述第二薄膜晶体管270可以不同时对所述阵列基板进行驱动。
在本实施例中，所述衬底100可以由玻璃、透明塑料或石英等满足光透过率、耐热性及支撑强度要求的材料制备。
在本申请的阵列基板中，所述阵列驱动层200还包括设置于所述衬底100上的缓冲层210、设置于所述缓冲层210上的第一栅绝缘层220、设置于所述第一栅绝缘层220上的第二栅绝缘层230、设置于所述第二栅绝缘层230上的层间电介质层240、设置于所述层间电介质层240上的平坦化层250。
在本实施例中，所述缓冲层210、所述第一栅绝缘层220和所述第二栅绝缘层230可以由氧化硅(SiOx)或氮化硅(SiNx)及其他高介电常数的绝缘材料制备。
在本实施例中，所述层间电介质层240和所述平坦化层250可以由二氧化硅材料、氮化硅(SiNx)或有机高分子膜等材料制备。
在本实施例中，所述像素电极层300设置于所述层间介质层240上，所述平坦化层250设置于所述层间介质层240除所述像素电极层300之外的区域上，所述像素电极层300可以由透明导电膜材料，如氧化铟锡(ITO)等材料制备。
现结合具体实施例对本申请的技术方案进行描述。以下分别进行详细说明，需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
在本申请的阵列基板中，请参阅图1，图1为所述阵列基板的第一种结构示意图，所述第一有源层262可以包括晶硅材料层，所述第二有源层272可以包括金属氧化物材料层。
本实施例通过将所述第一有源层262设置为晶硅材料层，使阵列基板在高频状态下时可以通过第一薄膜晶体管260进行驱动，由于晶硅材料具有高迁移率、稳定性优异等优点，使得第一薄膜晶体管260具有较高的迁移率和良好的稳定性，从而使显示装置具有高刷新率、高稳定性。
本实施例同时将所述第二有源层272设置为氧化物薄膜晶体管，使阵列基板在低频状态下可以通过第二薄膜晶体管270进行驱动，第二薄膜晶体管270在低频状态下的漏电流更低，从而降低阵列基板在低频状态下时的功耗，实现高刷新率与节能的良好平衡。
在本实施例中，所述晶硅材料层可以由低温多晶硅、高温多晶硅、单晶硅等材料中的任意一种或几种材料制备。
在本实施例中，所述金属氧化物材料层可以包括铟镓锌氧化物，如氧化铟镓锌(IGZO)、氧化铟镓锌锡(IGZTO)、氧化铟镓锡(IGTO)等材料中的至少一种。铟镓锌氧化物具有迁移率高、均一性好、透明且制作工艺简单等优点，且低频状态下漏电流更低，因此可以广泛地应用于低频显示，从而更好地降低功耗。
请参阅图1，在本申请的阵列基板中，所述第一有源层262设置于所述缓冲层210上且与所述第一栅绝缘层220同层设置，所述第一栅绝缘层220完全覆盖所述第一有源层262。所述第二有源层272位于所述第一有源层262远离所述衬底100的一侧，所述第二有源层272设置于所述第二栅绝缘层230上。所述第二有源层272与所述层间电介质层240同层设置，所述层间电介质层240完全覆盖所述第二有源层272。
本实施例通过将所述第二有源层272设置于所述第一栅极层261和所述第二栅极层271远离所述衬底100的一侧，使第一薄膜晶体管260为顶栅式薄膜晶体管，第二薄膜晶体管270为底栅式薄膜晶体管。
请参阅图2，图2是本申请所述第一有源层262、第二有源层272在所述衬底100上的正投影平面图，在本申请的阵列基板中，所述第二有源层272在所述衬底100上的正投影与所述第一有源层262在所述衬底100上的正投影间隔设置，在所述第一方向X和所述第二方向Y上，所述第二有源层272的尺寸小于所述第一有源层262的尺寸。所述第一方向X为所述第二有源层272在所述衬底100上的正投影与所述第一有源层262在所述衬底100上的正投影的连线方向，所述第二方向Y与所述第一方向垂直。
本实施例通过以上设置，可使第一薄膜晶体管260和第二薄膜晶体管270在所述阵列基板的俯视图平面上不相交，从而确保二者不会相互干涉或影响。而且，设置第二有源层272时可以将第一有源层262作为对位基准，使第二有源层272异层设置在第一有源层262沿第一方向上的延伸区域内，从而降低第一薄膜晶体管260和第二薄膜晶体管270在阵列基板的俯视图上的面积区域占比，为阵列驱动层200预留出更多区域以便形成用于导通各层间电极或膜层的过孔。
请参阅图1，在本申请的阵列基板中，所述第一薄膜晶体管260还包括第一栅极层261，所述第二薄膜晶体管270还包括第二栅极层271，所述第一栅极层261、第二栅极层271设置于所述第一有源层262和所述第二有源层272之间，以及，所述第一栅极层261和所述第二栅极层271绝缘设置。
本实施例通过将所述第一栅极层261和所述第二栅极层271绝缘设置，可以确保第一薄膜晶体管260和第二薄膜晶体管270独立地进行工作，减少二者之间的相互干扰，改善显示效果。
请参阅图1，在本申请的阵列基板中，所述第一栅极层261和所述第二栅极层271同层且分离设置。在本实施例中，所述第一栅极层261和所述第二栅极层271均设置于所述第一栅绝缘层220上，所述第一栅极层261、第二栅极层271与所述第二栅绝缘层230同层设置，所述第二栅绝缘层230完全覆盖所述第一栅极层261和所述第二栅极层271。
由于第一栅极层261和第二栅极层271位于第一有源层262和第二有源层272之间，使得第一栅极层261和第二栅极层271的排布层间选择比较有限，本实施例通过将所述第一栅极层261和所述第二栅极层271同层设置在第二栅绝缘层230中，既可以减小第一有源层262和第二有源层272之间的层间厚度，从而实现阵列基板轻薄化，还可以使第一栅极层261和第二栅极层271在同一制程中进行制作，减少光罩次数，从而简化制程并降低生产成本。
请参阅图2，在本申请的阵列基板中，所述第一栅极层261在所述衬底100上的正投影位于所述第一有源层262在所述衬底100上的正投影内，所述第二栅极层271在所述衬底100上的正投影位于所述第二有源层272在所述衬底100上的正投影内，以提高所述第一栅极层261对所述第一有源层262、所述第二栅极层271对第二有源层272的控制稳定性，使第一薄膜晶体管260和第二薄膜晶体管270具有稳定的场效应。
在本实施例中，所述第一栅极层261和所述第二栅极层271在所述第二有源层272上的正投影位于所述第二有源层272沿所述第一方向的延伸区域内，从而使相邻的第一薄膜晶体管260和第二薄膜晶体管270的栅极以所述第二有源层272为基准进行比较集中的排布，使第一栅极层261与第一有源层262、第二栅极层271与第二有源层272之间达到良好的对应性，提高场效应稳定性。
请参阅图3，图3为所述阵列基板的第二种结构示意图，在本申请的阵列基板中，所述第一有源层262包括沟道区2621和位于所述沟道区2621两侧的掺杂区2622，如图3所示，所述沟道区2621在所述衬底100上的正投影位于所述第一栅极层261在所述衬底100上的正投影内。此时，所述第一栅极层261对所述沟道区2621起到遮挡作用，避免发光器件的光线直射所述沟道区2621，从而避免光线直射沟道区2621造成的薄膜晶体管的驱动性能下降。此外，本实施例通过将所述沟道区2621的尺寸限制在所述第一栅极层261的尺寸内，可以使沟道区2621的沟道长L保持在较小的水平。
根据薄膜晶体管(TFT)的开关态电流Ids的计算公式：
Ids＝μ*Cox*W/L*(Vgs-Vth-1/2Vds)*Vds (1)；
Ids＝1/2*μ*Cox*W/L*(Vgs-Vth-1/2Vds)2 (2)；
根据上述公式(1)或(2)可知，L越小，第一薄膜晶体管260的工作电流Ids越大，从而对像素电极层300的充放电更快，可提高显示面板的刷新率。
请参阅图4，图4为所述阵列基板的第三种结构示意图，在本申请的阵列基板中，所述第一源漏极层263和所述第二源漏极层273同层设置，所述第一源漏极层263和所述第二源漏极层273设置于所述层间介质层240上，所述第一源漏极层263和所述第二源漏极层273与所述平坦化层250同层设置。
在本实施例中，所述阵列驱动层200内设置有第一过孔281、第二过孔282、第三过孔283和第四过孔284。所述第一源漏极层263的源极2631通过所述第一过孔281与所述第一有源层262连接，所述第一源漏极层263的漏极2632通过所述第二过孔282与所述第一有源层262连接。所述第二源漏极层273的源极2731通过所述第三过孔283与所述第二有源层272连接，所述第二源漏极层273的漏极2732通过所述第四过孔284与所述第二有源层272连接。
在本实施例中，所述第一源漏极层263的源极2631和所述第二源漏极层273的源极2731电性连接，作为优选的，所述第一源漏极层263的源极2631和所述第二源漏极层273的源极2731可以一起制作形成。本实施例通过将所述第一源漏极层263和源极与所述第二源漏极层273的源极2731电性连接，可以使第一源漏极层263的源极2631和第二源漏极层273的源极2731同步制作，并共同连接同一根数据线，从而减少制程步骤，简化工艺。
请参阅图4，在本申请的阵列基板中，所述第一源漏极层263的漏极2632和所述第二源漏极层273的漏极2732可以连接同一个像素的不同子像素电极，以根据不同的使用要求驱动不同的子像素进行不同程度的发光，达到高刷新率、高分辨率及低能耗的效果。
在本实施例中，所述像素电极层300可以包括多个像素电极，每一个像素电极对应一个像素。在本实施例中，所述像素电极可以包括第一子像素电极和第二子像素电极，所述第一子像素电极可以对应一个白色子像素(W)，所述第二子像素电极可以对应红色子像素(R)、绿色子像素(G)、蓝色子像素(B)中的至少一者。
在本实施例中，所述第一源漏极层263的漏极2632与所述第一子像素电极电性连接，所述第二源漏极层273的漏极2732与所述第二子像素电极电性连接。
当显示装置处于游戏画面显示、户外显示等要求高刷新率、高亮度要求的使用环境时，所述第一薄膜晶体管260在高频下驱动所述白色子像素(W)进行显示，所述第二薄膜晶体管270在低频下驱动所述红色子像素(R)、绿色子像素(G)、蓝色子像素(B)进行显示，从而达到高刷新率、高亮度同时降低能耗的使用要求。与此类似地，当显示装置进行刷新率要求较低、亮度要求较低的显示时(如电子阅读等)，第一薄膜晶体管260关闭或向白色子像素(W)输入一个低电压信号，同时第二薄膜晶体管270驱动红色子像素(R)、绿色子像素(G)、蓝色子像素(B)进行低频显示，达到较好的降低能耗效果。
请参阅图5，图5为所述阵列基板的第四种结构示意图，在本申请的阵列基板中，所述像素电极层300包括第一像素电极310和第二像素电极320，所述第一源漏极层263的漏极2632与所述第一像素电极310电性连接，所述第二源漏极层273的漏极2732与所述第二像素电极320电性连接。本实施例通过以上设置，可以使所述阵列基板具有两种像素电极，两种像素电极对应两种像素，在高频或低频状态下，其中一种像素进行显示，另一种像素不显示，从而同时实现更高的刷新率和更低的能耗；在高频和低频之间的中间状态时，两种像素同时工作，也可实现较高的刷新率和较低的能耗。
本申请实施例还提供一种显示面板，所述显示面板包括上述阵列基板。在本实施例中，所述显示面板可以为液晶显示面板(LCD)、OLED、mini-LED、micro-LED显示面板等。
在本实施例中，所述显示面板为液晶显示面板时，所述显示面板除了包括上述阵列基板，还包括设置在所述阵列基板上的彩膜基板及设置于所述阵列基板和所述彩膜基板之间的液晶层。
在本实施例中，所述显示面板为OLED显示面板时，所述显示面板除了包括上述阵列基板，还包括设置于所述阵列基板上的发光器件层，所述发光器件层中设置有多个作为发光器件的有机发光二极管(OLED)。与此类似地，所述显示面板为mini-LED、micro-LED显示面板时，所述发光器件层中作为发光器件的为mini-LED或micro-LED。
本申请实施例通过设置两种不同有源材料的第一薄膜晶体管260和第二薄膜晶体管270，使得阵列基板可以同时通过两种薄膜晶体管进行驱动，从而在高频状态下也具有较高的迁移率，进而保持高刷新率，在低频状态下漏电流更低，从而降低低频显示时的功耗，使得显示装置可以兼顾高频和低频状态下的使用要求，使显示装置尤其是大尺寸的显示装置在保持高刷新率的情况下，也能降低功耗。
以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (8)
1.一种阵列基板，其特征在于，包括：
衬底；
阵列驱动层，位于所述衬底上，所述阵列驱动层包括多个第一薄膜晶体管和多个第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层和位于所述第一有源层上的第一源漏极层，所述第二薄膜晶体管包括第二有源层和位于所述第二有源层上的第二源漏极层；以及
像素电极层，位于所述阵列驱动层上；
其中，所述第一有源层和所述第二有源层异层设置，所述第一有源层包括晶硅材料层，所述第二有源层包括金属氧化物材料层，所述第一源漏极层的漏极和所述第二源漏极层的漏极分离且绝缘设置，所述第一源漏极层的漏极、所述第二源漏极层的漏极与所述像素电极层电连接；
所述第二有源层与所述第一有源层在所述衬底上的正投影间隔设置，在第一方向和第二方向上，所述第二有源层的尺寸小于所述第一有源层的尺寸；
其中，所述第一方向为所述第二有源层在所述衬底上的正投影与所述第一有源层在所述衬底上的正投影的连线方向，所述第二方向与所述第一方向垂直。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括第一栅极层，所述第二薄膜晶体管还包括第二栅极层；
其中，所述第一栅极层、第二栅极层设置于所述第一有源层和所述第二有源层之间，以及，所述第一栅极层和所述第二栅极层绝缘设置。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一栅极层和所述第二栅极层同层且分离设置。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一栅极层在所述衬底上的正投影位于所述第一有源层在所述衬底上的正投影内，所述第二栅极层在所述衬底上的正投影位于所述第二有源层在所述衬底上的正投影内；
其中，所述第一栅极层和所述第二栅极层在所述第二有源层上的正投影位于所述第二有源层沿所述第一方向的延伸区域内。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一源漏极层和所述第二源漏极层同层设置；
其中，所述第一源漏极层的源极和所述第二源漏极层的源极电性连接。
6.根据权利要求1所述的阵列基板，其特征在于，所述像素电极层包括多个像素电极，所述像素电极包括第一子像素电极和第二子像素电极，所述第一源漏极层的漏极与所述第一子像素电极电性连接，所述第二源漏极层的漏极与所述第二子像素电极电性连接。
7.根据权利要求1所述的阵列基板，其特征在于，所述像素电极层包括第一像素电极和第二像素电极，所述第一源漏极层的漏极与所述第一像素电极电性连接，所述第二源漏极层的漏极与所述第二像素电极电性连接。
8.一种显示面板，其特征在于，包括如权利要求1至7任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111024754.7A CN113809099B (zh) | 2021-09-02 | 2021-09-02 | 一种阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111024754.7A CN113809099B (zh) | 2021-09-02 | 2021-09-02 | 一种阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113809099A CN113809099A (zh) | 2021-12-17 |
| CN113809099B true CN113809099B (zh) | 2023-01-24 |
Family
ID=78942170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111024754.7A Active CN113809099B (zh) | 2021-09-02 | 2021-09-02 | 一种阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113809099B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114743994A (zh) * | 2022-05-11 | 2022-07-12 | 武汉华星光电技术有限公司 | 阵列基板、显示面板及显示终端 |
| CN116190433A (zh) * | 2022-09-07 | 2023-05-30 | 武汉华星光电技术有限公司 | 显示面板和电子终端 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019184428A1 (zh) * | 2018-03-29 | 2019-10-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法和控制方法、显示面板和装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110581144B (zh) * | 2019-09-19 | 2022-05-03 | 京东方科技集团股份有限公司 | 薄膜晶体管组件、阵列基板和显示面板 |
| CN111341793B (zh) * | 2020-04-03 | 2022-06-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN111863837B (zh) * | 2020-07-13 | 2023-04-18 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
| CN113113425A (zh) * | 2021-03-18 | 2021-07-13 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
-
2021
- 2021-09-02 CN CN202111024754.7A patent/CN113809099B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019184428A1 (zh) * | 2018-03-29 | 2019-10-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法和控制方法、显示面板和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113809099A (zh) | 2021-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102640220B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR102659940B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| CN108122930B (zh) | 薄膜晶体管和使用该薄膜晶体管的显示面板 | |
| US10388711B2 (en) | Light emitting element display device | |
| CN106782416B (zh) | 一种显示面板及显示装置 | |
| KR102302362B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| US9691793B2 (en) | Array substrate and display panel | |
| CN106024838B (zh) | 基于混合tft结构的显示元件 | |
| KR100453635B1 (ko) | 능동행렬 유기전기발광소자 | |
| CN113809099B (zh) | 一种阵列基板及显示面板 | |
| KR20030057018A (ko) | 능동행렬 유기전기발광소자 | |
| US20200117036A1 (en) | Liquid crystal display device and method of manufacturing the same | |
| WO2016165189A1 (zh) | Tft布局结构 | |
| US11568821B2 (en) | Array substrate and method for manufacturing same and method for controlling same, and display apparatus | |
| US11004911B2 (en) | Active-matrix organic light emitting diode display panel structure | |
| CN112259610A (zh) | 阵列基板及显示面板 | |
| US10158024B2 (en) | Array substrate and display device | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| KR20160053043A (ko) | 유기전계발광표시장치와 이의 제조방법 | |
| CN114023771A (zh) | 显示基板及显示装置 | |
| KR20020071660A (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| KR101319319B1 (ko) | 유기 전계발광소자 | |
| US11567379B2 (en) | Display panel and display device | |
| US11869434B1 (en) | Display panel and display device | |
| US20240040874A1 (en) | Display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |