CN114743994A - 阵列基板、显示面板及显示终端 - Google Patents
阵列基板、显示面板及显示终端 Download PDFInfo
- Publication number
- CN114743994A CN114743994A CN202210513793.1A CN202210513793A CN114743994A CN 114743994 A CN114743994 A CN 114743994A CN 202210513793 A CN202210513793 A CN 202210513793A CN 114743994 A CN114743994 A CN 114743994A
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- array substrate
- metal layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 77
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 276
- 239000011229 interlayer Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- -1 phosphorus ions Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种阵列基板、显示面板及显示终端，阵列基板包括：衬底；第一有源层，位于衬底上方；第一金属层，位于第一有源层上方；第一金属层包括源极及第一栅极；源极与第一有源层的一端电连接，第一栅极与所述第一有源层位置相对；第二有源层，位于第一金属层上方；第二有源层与第一有源层电连接，所述第一栅极与所述第二有源层位置相对；及第二金属层，位于第二有源层的上方；第二金属层包括漏极，所述漏极与所述第二有源层电连接。本申请提供的阵列基板、显示面板及显示终端够增加有源层的沟道长度，进而提升器件稳定性。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示终端。
背景技术
随着5G通信技术的发展，虚拟显示(Virtual Reality，VR)软件及硬件等得到提升，VR技术正处于高速发展期，VR技术对屏幕的像素密度(Pixels Per Inch，PPI)要求非常高(>1000PPI)。受限于VR超高PPI的需求，目前VR阵列基板的薄膜晶体管的有源层的沟道长度较短，导致器件稳定性差。
发明内容
有鉴于此，本申请提供一种能够增加有源层的沟道长度，提升器件稳定性的阵列基板、显示面板及显示终端。
为解决上述问题，本申请提供的技术方案如下：
第一方面，本申请提供一种阵列基板，包括：
衬底；
第一有源层，位于所述衬底上方；所述有源层包括第一源区、第一漏区及位于第一源区和第一漏区之间的第一沟道区；
第一金属层，位于所述第一有源层上方；所述第一金属层包括源极及第一栅极；所述源极与所述第一有源层的第一源区电连接，所述第一栅极与所述第一有源层的第一沟道区位置相对；
第二有源层，位于所述第一金属层上方且与所述第一有源层位置相对；所述第二有源层包括第二源区、第二漏区及位于第二源区和第二漏区之间的第二沟道区；所述第二有源层的第二源区与所述第一有源层的第一漏区电连接，所述第一栅极与所述第二有源层的第二沟道区位置相对；及
第二金属层，位于所述第二有源层的上方；所述第二金属层包括漏极，所述漏极与所述第二有源层的第二漏区电连接。
在本申请一可选实施例中，所述阵列基板还包括第三金属层，所述第三金属层位于所述第二有源层与所述第二金属层之间，所述第三金属层包括转接端子，所述转接端子与所述第一有源层的第一漏区及所述第二有源层的第二源区均电连接。
在本申请一可选实施例中，所述第一栅极同时控制所述第一有源层及所述第二有源层。
在本申请一可选实施例中，所述第三金属层还包括第二栅极，所述第二栅极与所述第二有源层位置相对，所述第一栅极控制所述第一有源层，所述第二栅极控制所述第二有源层。
在本申请一可选实施例中，所述阵列基板还包括信号线及屏蔽层，所述信号线形成在所述衬底上，所述第一有源层在所述信号线上的投影落在所述信号线内，所述源极与所述信号线电连接；所述屏蔽层形成在所述信号线与所述第一有源层之间；
所述第三金属层还包括第一信号端子，所述第一信号端子与所述屏蔽层电连接。
在本申请一可选实施例中，所述阵列基板还包括像素电极，所述像素电极位于所述第二金属层上方且与所述漏极电连接。
在本申请一可选实施例中，所述第二金属层还包括第二信号端子；所述阵列基板还包括公共电极，所述公共电极位于所述第二金属层上方且与所述像素电极相对设置，所述公共电极与所述第二信号端子电连接。
在本申请一可选实施例中，所述阵列基板还包括第一栅极绝缘层、第二栅极绝缘层及第三栅极绝缘层，所述第一栅极绝缘层位于所述第一有源层及所述第一金属层之间，所述第二栅极绝缘层位于所述第一金属层与所述第二有源层之间，所述第三栅极绝缘层位于所述第二有源层与所述第三金属层之间，所述第三金属层形成在所述第三栅极绝缘层上；所述阵列基板还包括一第一过孔，所述第一过孔贯穿所述第一栅极绝缘层、第二栅极绝缘层及第三栅极绝缘层；所述第一过孔中填充有导电物质，所述导电物质与所述第一信号端子的材质相同，所述第一信号端子通过所述第一过孔中的导电物质电连接所述第一有源层和所述第二有源层。
在本申请一可选实施例中，所述第一过孔还贯穿所述第二有源层；或者
所述第一有源层及所述第二有源层的一端从所述第一过孔内裸露出来且与所述导电物质电连接。
第二方面，本申请还提供一种显示面板，包括对置基板及如上所述的阵列基板，所述对置基板与所述阵列基板相对设置且远离所述衬底。
第三方面，本申请还提供一种显示终端，包括主体及如上所述的显示面板，所述显示面板固定在所述主体上。
本实施例提供的阵列基板通过将所述第一有源层和第二有源层在垂直于所述衬底的方向上层叠设置，并将所述第一有源层的漏区与所述第二有源层的源区电连接，从而增加了驱动晶体管的沟道区(第一沟道区和第二沟道区)的长度，既解决了器件稳定性问题，同时没有增加所述驱动晶体管占地面积。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请第一实施例提供的一种阵列的剖视图。
图2为本申请第二实施例提供的一种阵列基板的剖视图。
图3为本申请一实施例提供的一种显示面板的剖视图。
图4为本申请一实施例提供的一种显示终端的示意图。
图5为本申请提供的一种阵列基板的制备方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体地限定。
本申请可以在不同实施中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以下将结合具体实施例及附图对本申请提供的显示装置及显示装置的制备方法进行详细描述。
请参阅图1，本申请第一实施例提供一种阵列基板100，所述阵列基板100包括衬底10及形成在所述衬底10上的驱动晶体管20。
在本实施例中，所述衬底10包括透明玻璃11及氧化硅层12，所述氧化硅层12形成在所述透明玻璃11上。
在其他实施例中，所述衬底10还可以仅包括透明玻璃11，或者由透明玻璃之外的材质制作形成。
其中，所述驱动晶体管20包括第一有源层21、第一金属层23、第二有源层25及第二金属层29。所述第一有源层21形成在所述衬底10上方，所述第一金属层23位于所述第一有源层21上方，所述第二有源层25位于所述第一金属层23上方，所述第二金属层29位于所述第二有源层25上方。所述第一金属层23包括源极231及第一栅极232，所述源极231与所述第一有源层21的一端电连接，所述第一栅极232与所述第一有源层21位置相对。所述第二有源层25与所述第一有源层21位置相对且电连接，所述第一栅极232与所述第二有源层25位置相对。所述第二金属层29包括漏极291，所述漏极291与所述第二有源层25电连接。
具体地，所述第一有源层21包括第一沟道区211及形成在所述第一沟道区211两侧的第一源区212和第一漏区213，所述源极231与所述第一源区212电连接，所述第一栅极232与所述第一沟道区211位置相对。
具体地，所述第二有源层25包括第二沟道区251及形成在所述第二沟道区251两侧的第二漏区252和第二源区253，所述第二沟道区251与所述第一沟道区211位置相对，所述第一栅极232位于所述第二沟道区251与所述第一沟道区211之间，所述第二漏区252与所述第一源区212位置相对，所述第二源区253与所述第一漏区213位置相对，所述第二源区253与所述第一漏区213电连接。
具体地，所述第一源区212、所述第一漏区213、所述第二漏区252及所述第二源区253均分为重掺杂区(N+)和轻掺杂区(N-)，所述第一有源层21的所述轻掺杂区(N-)位于所述第一沟道区211与所述重掺杂区(N+)之间。所述第二有源层25的所述轻掺杂区(N-)位于所述第二沟道区251与所述重掺杂区(N+)之间。
在本实施例中，所述第一栅极232同时控制所述第一有源层21及所述第二有源层25。
在本实施例中，所述阵列基板100还包括形成在所述衬底10上的信号线13、形成在信号线13上的缓冲层14、形成在所述缓冲层14上的屏蔽层15及形成在所述屏蔽层15上的第一层间绝缘层16。具体地，在本实施例中，所述信号线13形成在所述氧化硅层12上，所述第一有源层21形成在所述绝缘层26上，所述第一有源层21在所述信号线13上的投影落在所述信号线13内，所述源极231与所述信号线13电连接，所述屏蔽层15形成在所述信号线13与所述第一有源层21之间。具体地，在本实施例中，所述第一有源层21的第一沟道区211及所述第一漏区213与所述屏蔽层15重叠。
其中，所述信号线13不仅可以对所述驱动晶体管20的底部进行遮光，也可以接入外界信号，所述外界信号自所述信号线13依次流入所述源极231、所述第一有源层21及所述第二有源层25。
其中，所述屏蔽层15作为电磁屏蔽层，用于屏蔽所述信号线13对所述驱动晶体管20的所述第一沟道区211的影响。
具体地，所述驱动晶体管20还包括第三金属层27，所述第三金属层27位于所述第二有源层25与所述第二金属层29之间，所述第三金属层27包括转接端子271及第一信号端子272，所述第一有源层21及所述第二有源层25通过所述转接端子271相连接，所述第一信号端子272与所述屏蔽层15电连接，用于给所述屏蔽层15输入电磁屏蔽信号。
其中，所述驱动晶体管20还包括第一栅极绝缘层22、第二栅极绝缘层24及第三栅极绝缘层26，所述第一栅极绝缘层22位于所述第一有源层21及所述第一金属层23之间，所述第二栅极绝缘层24位于所述第一金属层23与所述第二有源层25之间，所述第三栅极绝缘层26位于所述第二有源层25与所述第三金属层27之间。所述第三金属层27形成在所述第三栅极绝缘层26上。
所述驱动晶体管20还包括至少一第一过孔273，所述第一过孔273贯穿所述第一栅极绝缘层22、第二栅极绝缘层24及第三栅极绝缘层26；所述第一过孔273中填充有导电物质275，所述导电物质275与所述转接端子271(第三金属层27)的材质相同，所述转接端子271通过所述第一过孔273中的导电物质275电连接所述第一有源层21和所述第二有源层25。在本实施例中，所述第一过孔273还贯穿所述第二有源层25的所述第二源区253。在其他实施例中，所述第一过孔273还可以不贯穿所述第二有源层25的所述第二源区253，所述第一有源层21的所述第一漏区213及所述第二有源层25的所述第二源区253从所述第一过孔273内裸露出来且与所述导电物质275电连接。
其中，所述驱动晶体管20还包括至少一第二过孔274，所述第二过孔274贯穿所述第一栅极绝缘层22、第二栅极绝缘层24、第三栅极绝缘层26及第一层间绝缘层16；所述第二过孔274中填充有导电物质275，所述导电物质275与所述第一信号端子272(第三金属层27)的材质相同，所述第一信号端子272通过所述第二过孔274中的导电物质275电连接所述屏蔽层15。
其中，所述驱动晶体管20还包括第二层间绝缘层28及平坦层31，所述第二层间绝缘层28形成在所述第三金属层27上，所述第二金属层29形成在所述第二层间绝缘层28上，所述平坦层31形成在所述第二层间绝缘层28上且包覆所述第二金属层29。
其中，所述漏极291通过一第三过孔(图未标号)与所述第二有源层25的所述第二漏区252电连接，所述第三过孔贯穿所述第二层间绝缘层28及所述第三栅极绝缘层26。
其中，所述阵列基板100还包括像素电极50及保护层40，所述像素电极50位于所述第二金属层29上方且与所述漏极291电连接。具体地，所述像素电极50形成在所述平坦层31上，所述保护层40形成在所述平坦层31上且包覆所述像素电极50。所述像素电极50与所述漏极291电连接。具体地，所述像素电极50通过至少一第四过孔(图未标号)与所述漏极291电连接，所述第四过孔贯穿所述平坦层31。所述外界信号自所述漏极291流入所述像素电极50内，以驱动所述像素电极50工作。
在本实施例中，所述第二金属层29还包括第二信号端子292，所述阵列基板100还包括公共电极60，所述公共电极60位于所述第二金属层29上方且与所述像素电极50相对设置，所述公共电极60与所述第二信号端子292电连接，所述第二信号端子292用于向所述公共电极60输入公共电极信号。具体地，所述公共电极60形成所述保护层40上。在其他实施例中，所述第二金属层29还可以不包括第二信号端子292，所述阵列基板100还可以不包括公共电极60。
本实施例提供的阵列基板100通过将所述第一有源层21和第二有源层25在垂直于所述衬底10的方向上层叠设置，并将所述第一有源层21的漏区与所述第二有源层25的源区电连接，并通过所述第一栅极232同时控制所述第一有源层21和所述第二有源层25，从而能够在垂直方向上增加驱动晶体管的沟道区(所述第一沟道区211及所述第二沟道区251)的长度，既解决了器件稳定性问题，同时没有增加所述驱动晶体管20占地面积。
请参阅图2，本申请第二实施例还提供一种阵列基板200，所述阵列基板200的结构与阵列基板100的结构基本相同，其区别仅在于：所述第三金属层27还包括第二栅极276，所述第二栅极276与所述转接端子271及所述第一信号端子272同层设置且材质相同，所述第二栅极276形成在所述第三栅极绝缘层26上且与所述第一有源层25的所述第二沟道区251位置相对，所述第一栅极232控制所述第一有源层21，所述第二栅极276控制所述第二有源层25。
本实施例提供的阵列基板200通过将所述第一有源层21和第二有源层25在垂直于所述衬底10的方向上层叠设置，并将所述第一有源层21的漏区与所述第二有源层25的源区电连接，并通过所述第一栅极232控制所述第一有源层21且所述第二栅极276控制所述第二有源层25，从而能够在垂直方向上形成双栅极，增加了驱动晶体管的沟道区(所述第一沟道区211及所述第二沟道区251)的长度，既解决了器件稳定性问题，同时没有增加所述驱动晶体管20占地面积。相比于所述阵列基板100的单栅极结构，所述阵列基板200的双栅极结构的器件稳定性更好。另外，在所述阵列基板200的制作过程中，所述第二栅极276还可以对所述第二有源层25进行遮挡，以便于进行磷离子轻掺杂形成所述轻掺杂区(N-)。
请参阅图3，本申请还提供一种显示面板1001，所述显示面板1001包括对置基板300及如上所述的阵列基板100或200，所述对置基板300与所述阵列基板100或200相对设置且远离所述衬底10。
在本实施例中，所述显示面板1001为液晶显示面板，所述显示面板1001还包括液晶400，所述液晶400位于所述阵列基板100或200及所述对置基板300之间。所述对置基板300为彩膜基板。
在其他实施例中，所述显示面板1001还可以为LED、micro-LED、mini-LED显示面板、电子纸等，此时，所述对置基板为发光结构，所述对置基板300包括阳极、发光层及阴极等。
请参阅图4，本申请还提供一种显示终端1000，所述显示终端1000包括主体1002及如上所述的显示面板1001，所述显示面板1001固定在所述主体1002上。所述显示终端1000可以为手机、计算机、手表、显示屏等。
请参阅图5，本申请还提供一种阵列基板的制备方法，包括步骤：
S1：提供一衬底10，在所述衬底10上形成信号线13及包覆所述信号线13的缓冲层14、在所述缓冲层14上形成屏蔽层15及包覆所述屏蔽层15的第一层间绝缘层16及形成在所述第一层间绝缘层16上的第一有源层21。
其中，所述第一有源层21的制备方法包括：首先，在所述缓冲层14上沉积氧化硅层、氮化硅层及a-Si层，通过准分子激光退火(Excimer Laser Annealing，ELA)将所述a-Si层制备成初始有源层，所述氧化硅层及所述氮化硅层为第一层间绝缘层16；其次，对所述初始有源层进行磷离子掺杂形成N+源区和N+漏区。
S2：在所述第一层间绝缘层16上形成第一栅极绝缘层22并在所述第一栅极绝缘层上形成第一金属层23，所述第一金属层23包括第一栅极232及源极231，所述源极231依次与所述信号线13及所述第一有源层21电连接。
其中，所述第一栅极绝缘层22上形成至少一第三过孔(图未标号)及至少一第四过孔(图未标号)，部分所述信号线13从所述第四过孔中裸露出来，部分所述第一有源层21(N+源区)从所述第三过孔中裸露出来。所述源极231通过所述第四过孔与所述信号线13电连接，所述源极231通过所述第三过孔与所述第一有源层21(N+源区)电连接。
其中，在“在所述第一栅极绝缘层上形成第一金属层23”之后，还包括步骤：通过所述第一栅极进行遮挡，以进行磷离子轻掺杂形成N-轻掺杂区。所述N+源区及与所述N+源区相邻的N-轻掺杂区构成所述第一有源层21的第一源区212，所述N+漏区及与所述N+漏区相邻的N-轻掺杂区构成所述第一有源层21的第一漏区213，所述第一漏区213及所述第一源区212之间的所述第一有源层21为第一沟道区211。所述第一栅极232与所述第一沟道区211位置相对。
S3：在所述第一金属层23上形成第二栅极绝缘层24，在所述第二栅极绝缘层24上形成第二有源层25，在所述第二栅极绝缘层24上形成包覆所述第二有源层25的第三栅极绝缘层26，自所述第三栅极绝缘层26向所述第一有源层21做第一过孔273，并在所述第三栅极绝缘层26上形成第三金属层27，所述第三金属层27包括转接端子271，所述转接端子271通过所述第一过孔273电连接所述第二有源层25的第二源区253及所述第一有源层21的第一漏区213。
其中，自所述第三栅极绝缘层26向所述屏蔽层15做第二过孔274，所述第三金属层27还包括第一信号端子272，所述第一信号端子272通过所述第二过孔274与所述屏蔽层15电连接。
其中，在“在所述第二栅极绝缘层24上形成包覆所述第二有源层25的第三栅极绝缘层26”之前，还包括步骤：对所述初始有源层进行磷离子掺杂形成N+源区和N+漏区。在“在所述第三栅极绝缘层26上形成第三金属层27”之后，还包括步骤：进行磷离子轻掺杂形成N-轻掺杂区。
在本实施例中，所述第二有源层25的所述N+源区及与所述N+源区相邻的N-轻掺杂区构成第二源区253，所述N+漏区及与所述N+漏区相邻的N-轻掺杂区构成第二漏区252，所述第二漏区252及所述第二源区253之间的所述第二有源层25为第二沟道区251。所述第一栅极232与所述第二沟道区251位置相对。所述第一栅极232同时控制所述第一有源层21及所述第二有源层25。
在其他实施例中，所述第三金属层27还包括第二栅极276，所述第二栅极276与所述第二沟道区251位置相对。所述第一栅极232控制所述第一有源层21，所述第二栅极276控制所述第二有源层25。其中，可以通过所述第二栅极276做遮挡进行磷离子轻掺杂形成N-轻掺杂区。
S4：在所述第三栅极绝缘层26上形成包覆所述第三金属层27的第二层间绝缘层28，在所述第二层间绝缘层28上形成第二金属层29，所述第二金属层29包括漏极291，所述漏极291与所述第二有源层25的第二漏区252电连接。
其中，所述第二金属层29还包括第二信号端子292。所述第二信号端子292与所述漏极291同层设置且材质相同。
S5：在所述第二层间绝缘层28上形成平坦层31，并在所述平坦层31上形成像素电极50，及在所述平坦层31上形成包覆所述像素电极50的保护层40，所述像素电极50与所述漏极291电连接，以得到阵列基板100或200。
在本实施例中，在“在所述平坦层31上形成包覆所述像素电极50的保护层40”之后，还包括步骤：在所述保护层40上形成公共电极60，所述公共电极60与所述第二信号端子292电连接。
在其他实施例中，公共电极还可以不形成在所述阵列基板100或200内。
本实施例提供的阵列基板通过将所述第一有源层21和第二有源层25在垂直于所述衬底10的方向上层叠设置，并将所述第一有源层21与所述第二有源层25电连接，并通过所述第一栅极232控制所述第一有源层21且所述第二栅极276控制所述第二有源层25或者通过第一栅极232同时控制所述第一有源层21和第二有源层25，从而增加了驱动晶体管的沟道区(所述第一沟道区211及所述第二沟道区251)的长度，既解决了器件稳定性问题，同时没有增加所述驱动晶体管20占地面积。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (11)
1.一种阵列基板，其特征在于，包括：
衬底；
第一有源层，位于所述衬底上方；所述有源层包括第一源区、第一漏区及位于第一源区和第一漏区之间的第一沟道区；
第一金属层，位于所述第一有源层上方；所述第一金属层包括源极及第一栅极；所述源极与所述第一有源层的第一源区电连接，所述第一栅极与所述第一有源层的第一沟道区位置相对；
第二有源层，位于所述第一金属层上方且与所述第一有源层位置相对；所述第二有源层包括第二源区、第二漏区及位于第二源区和第二漏区之间的第二沟道区；所述第二有源层的第二源区与所述第一有源层的第一漏区电连接，所述第一栅极与所述第二有源层的第二沟道区位置相对；及
第二金属层，位于所述第二有源层的上方；所述第二金属层包括漏极，所述漏极与所述第二有源层的第二漏区电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第三金属层，所述第三金属层位于所述第二有源层与所述第二金属层之间，所述第三金属层包括转接端子，所述转接端子与所述第一有源层的第一漏区及所述第二有源层的第二源区均电连接。
3.如权利要求2所述的阵列基板，其特征在于，所述第一栅极同时控制所述第一有源层及所述第二有源层。
4.如权利要求2所述的阵列基板，其特征在于，所述第三金属层还包括第二栅极，所述第二栅极与所述第二有源层位置相对，所述第一栅极控制所述第一有源层，所述第二栅极控制所述第二有源层。
5.如权利要求3或4所述的阵列基板，其特征在于，所述阵列基板还包括信号线及屏蔽层，所述信号线形成在所述衬底上，所述第一有源层在所述信号线上的投影落在所述信号线内，所述源极与所述信号线电连接；所述屏蔽层形成在所述信号线与所述第一有源层之间；
所述第三金属层还包括第一信号端子，所述第一信号端子与所述屏蔽层电连接。
6.如权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括像素电极，所述像素电极位于所述第二金属层上方且与所述漏极电连接。
7.如权利要求6所述的阵列基板，其特征在于，所述第二金属层还包括第二信号端子；所述阵列基板还包括公共电极，所述公共电极位于所述第二金属层上方且与所述像素电极相对设置，所述公共电极与所述第二信号端子电连接。
8.如权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括第一栅极绝缘层、第二栅极绝缘层及第三栅极绝缘层，所述第一栅极绝缘层位于所述第一有源层及所述第一金属层之间，所述第二栅极绝缘层位于所述第一金属层与所述第二有源层之间，所述第三栅极绝缘层位于所述第二有源层与所述第三金属层之间，所述第三金属层形成在所述第三栅极绝缘层上；所述阵列基板还包括一第一过孔，所述第一过孔贯穿所述第一栅极绝缘层、第二栅极绝缘层及第三栅极绝缘层；所述第一过孔中填充有导电物质，所述导电物质与所述转接端子的材质相同，所述转接端子通过所述第一过孔中的导电物质电连接所述第一有源层和所述第二有源层。
9.如权利要求8所述的阵列基板，其特征在于，所述第一过孔还贯穿所述第二有源层；或者
所述第一有源层及所述第二有源层的一端从所述第一过孔内裸露出来且与所述导电物质电连接。
10.一种显示面板，其特征在于，包括对置基板及如权利要求1-9任一项所述的阵列基板，所述对置基板与所述阵列基板相对设置且远离所述衬底。
11.一种显示终端，其特征在于，包括主体及如权利要求10所述的显示面板，所述显示面板固定在所述主体上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210513793.1A CN114743994A (zh) | 2022-05-11 | 2022-05-11 | 阵列基板、显示面板及显示终端 |
| US17/780,031 US20230369351A1 (en) | 2022-05-11 | 2022-05-23 | Array substrate, display panel, and display terminal |
| PCT/CN2022/094479 WO2023216315A1 (zh) | 2022-05-11 | 2022-05-23 | 阵列基板、显示面板及显示终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210513793.1A CN114743994A (zh) | 2022-05-11 | 2022-05-11 | 阵列基板、显示面板及显示终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114743994A true CN114743994A (zh) | 2022-07-12 |
Family
ID=82286359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210513793.1A Pending CN114743994A (zh) | 2022-05-11 | 2022-05-11 | 阵列基板、显示面板及显示终端 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114743994A (zh) |
| WO (1) | WO2023216315A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024031754A1 (zh) * | 2022-08-09 | 2024-02-15 | 武汉华星光电技术有限公司 | 垂直反相器及半导体器件 |
| WO2024036766A1 (zh) * | 2022-08-16 | 2024-02-22 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102649752B1 (ko) * | 2017-12-22 | 2024-03-19 | 엘지디스플레이 주식회사 | 표시 장치 |
| CN111863837B (zh) * | 2020-07-13 | 2023-04-18 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
| CN111785740A (zh) * | 2020-07-17 | 2020-10-16 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管阵列基板及显示装置 |
| CN112599571B (zh) * | 2020-12-08 | 2022-11-25 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN113809099B (zh) * | 2021-09-02 | 2023-01-24 | 武汉华星光电技术有限公司 | 一种阵列基板及显示面板 |
-
2022
- 2022-05-11 CN CN202210513793.1A patent/CN114743994A/zh active Pending
- 2022-05-23 WO PCT/CN2022/094479 patent/WO2023216315A1/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024031754A1 (zh) * | 2022-08-09 | 2024-02-15 | 武汉华星光电技术有限公司 | 垂直反相器及半导体器件 |
| WO2024036766A1 (zh) * | 2022-08-16 | 2024-02-22 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023216315A1 (zh) | 2023-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111415948B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN110729313B (zh) | 显示面板、显示面板制备方法、显示装置 | |
| CN114743994A (zh) | 阵列基板、显示面板及显示终端 | |
| US20200411559A1 (en) | Array substrate, display panel and display device | |
| CN113327936B (zh) | 阵列基板及其制备方法 | |
| CN109920802B (zh) | 显示装置、驱动背板、晶体管器件及其制造方法 | |
| JP2006258923A (ja) | 液晶表示装置及びその製造方法 | |
| US20220320269A1 (en) | Display device, array substrate, thin film transistor and fabrication method thereof | |
| KR20020062276A (ko) | 하부 게이트 타입 박막 트랜지스터, 그 제조 방법 및 이를사용한 액정 디스플레이 디바이스 | |
| CN111627936A (zh) | 一种阵列基板及其制备方法和远程触控液晶显示装置 | |
| CN111474790A (zh) | 阵列基板和液晶显示面板 | |
| CN111129033A (zh) | 阵列基板及其制备方法 | |
| US20240004246A1 (en) | Display panel | |
| CN113178492A (zh) | 显示面板及显示装置 | |
| US12015033B2 (en) | Array substrate and method for manufacturing the same, display panel and display device | |
| US20230369351A1 (en) | Array substrate, display panel, and display terminal | |
| CN111900210B (zh) | 薄膜晶体管、显示基板及显示装置 | |
| CN112259562A (zh) | 阵列基板、其制作方法及显示面板 | |
| CN114203732B (zh) | Ltpo基板及其制作方法、显示面板 | |
| US11710749B2 (en) | Display panel, manufacturing method thereof and display device | |
| US11081586B2 (en) | Thin film transistor and method for manufacturing the same | |
| CN111883483B (zh) | 阵列基板的制备方法 | |
| CN101097370B (zh) | 液晶显示器及其制造方法 | |
| US20240049521A1 (en) | Display panel and method for manufacturing same | |
| CN218996727U (zh) | 薄膜晶体管、显示基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |