KR20000039659A - 유기 전계 발광 표시 소자 - Google Patents

유기 전계 발광 표시 소자 Download PDF

Info

Publication number
KR20000039659A
KR20000039659A KR1019980055060A KR19980055060A KR20000039659A KR 20000039659 A KR20000039659 A KR 20000039659A KR 1019980055060 A KR1019980055060 A KR 1019980055060A KR 19980055060 A KR19980055060 A KR 19980055060A KR 20000039659 A KR20000039659 A KR 20000039659A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
channel layer
data bus
Prior art date
Application number
KR1019980055060A
Other languages
English (en)
Other versions
KR100303350B1 (ko
Inventor
이경하
이원건
김우영
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980055060A priority Critical patent/KR100303350B1/ko
Publication of KR20000039659A publication Critical patent/KR20000039659A/ko
Application granted granted Critical
Publication of KR100303350B1 publication Critical patent/KR100303350B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기 전계 발광 표시 소자를 개시한다. 개시된 본 발명은, 교차 배열되어 단위 화소 공간을 한정하는 수개의 게이트 버스 라인과 수개의 데이터 버스 라인과, 상기 인접 배치되는 데이터 버스 라인 사이에 데이터 버스 라인과 평행하게 연장되는 직류 신호 라인과, 상기 게이트 버스 라인과 게이트 전극이 연결되고, 상기 게이트 버스 라인과 교차되는 데이터 버스 라인에 소오스 전극이 연결되는 제 1 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 게이트 전극이 접속되고, 직류 신호 라인에 소오스 전극이 접속되는 제 2 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 접지단 사이에 연결되는 보조 용량 캐패시터, 및 상기 제 2 박막 트랜지스터의 드레인 전극과 공통신호단자와 연결되는 유기 발광 캐패시터를 포함하는 것을 특징으로 한다.

Description

유기 전계 발광 표시 소자
본 발명은 유기 전계 발광 표시 소자에 관한 것으로, 보다 구체적으로는, 유기 전계 발광 표시 소자의 개구율 저하를 방지할 수 있는 유기 전계 발광 표시 소자에 관한 것이다.
종래의 유기 전계 발광 표시 소자는 도 1에 도시된 바와 같이, 유리 기판(1) 상에 보호층(2)을 형성한다음, 보호층 상부의 소정 부분에 게이트 전극(3)을 형성한다. 이어, 게이트 전극(3)이 형성된 보호층 상부에 게이트 절연막(4)을 증착한다음, 게이트 절연막 상부의 소정 부분에 채널층(5)을 형성한다. 그다음으로, 채널층(5)의 유실을 방지하기 위하여, 채널층(5) 상부에 에치 스톱퍼(6)를 형성하고, 에치 스톱퍼(6) 양측의 채널층(5) 상부에 소오스, 드레인 전극(7a,7b)을 형성하여, 박막 트랜지스터(TFT)를 형성한다.
이어, 게이트 절연막(4) 상부에 드레인 전극(7b)과 소정 부분 콘택되도록 ITO(indium tin oxide)로 된 화소 전극(8)을 형성한다.
그런다음, 결과물 상부에 보호층(9)을 형성한다음, 화소 전극(8)이 오픈되도록 보호층(9)을 패터닝한다.
그리고나서, 전체 구조물 상부에 유기 발광층(10)과 반사 전극층(11)을 순차적으로 형성한다음, 화소 전극(8)과 동일한 형태로 패터닝한다.
이와같은 구성을 갖는 유기 전계 발광 표시 소자는, 화소 전극(8)과 반사 전극층(11) 사이에 전계가 형성되면, 그 사이에 존재하는 유기 발광층(10)이 발광되어, 색상을 나타내게 된다.
상기한 종래의 유기 전계 발광 표시 소자는 일반 액정 표시 장치와 유사하게 하나의 박막 트랜지스터와 유기 발광 캐패시터 및 보조 용량 캐패시터로 이루어졌다.
이러한 구성을 갖는 종래의 유기 전계 발광 표시 소자는, 펄스 형태인 디스플레이 신호가 박막 트랜지스터를 통과하면서, 신호 왜곡이 발생된다. 이로 인하여, 유기 발광 캐패시터에는 원하는 만큼의 전압이 저장되지 않는다.
이에, 종래의 다른 방법으로 신호 왜곡을 최소화하기 위하여, 도 2에 도시된 바와 같이, 2중 박막 트랜지스터를 채용하는 방식이 제시되었다.
즉, 도 2를 참조하여, 수개의 게이트 버스 라인(g1,g2...)과 수개의 데이터 버스 라인(d1,d2)이 교차 배열되어, 단위 화소 공간(P1)을 한정한다.
또한, 인접 배열되는 데이터 버스 라인(d1,d2) 사이 각각에는 직류 신호 라인(Vd)이 데이터 버스 라인(d1,d2)과 평행하게 배열된다. 이때, 직류 신호 라인(Vd)에는 디스플레이 신호의 최대값이 직류 상태로 인가된다.
게이트 버스 라인(g1)과 데이터 버스 라인(d2)의 교차점에는 제 1 박막 트랜지스터(T1)가 연결된다. 이때, 제 1 박막 트랜지스터(T1)는 그의 게이트 전극은 게이트 버스 라인(g1)과 연결되고, 소오스 전극은 데이터 버스 라인(d1)과 연결된다.
제 1 박막 트랜지스터(T1)의 드레인 전극과 직류 신호 라인(Vd) 사이에는 보조 용량 캐패시터(Cst)가 연결된다.
또한, 제 1 박막 트랜지스터(T1)의 드레인 전극과 직류 신호 라인(Vd) 사이에는 보조 용량 캐패시터(Cst)와 병렬로 제 2 박막 트랜지스터(T2)가 연결된다. 여기서, 제 2 박막 트랜지스터(T2)는 그의 게이트 전극은 제 1 박막 트랜지스터(T1)의 드레인 전극에 접속되고, 소오스 전극은 직류 신호 라인(Vd)과 연결된다. 또한, 제 2 박막 트랜지스터(T2)의 드레인 전극에는 유기 발광 캐패시터(CEL)이 연결된다.
이러한 구성을 갖는 유기 발광 표시 소자는, 제 1 박막 트랜지스터(T1)가 턴온되면, 데이터 버스 라인(d1)의 디스플레이 신호값에 따라, 제 2 박막 트랜지스터(T2)가 턴온되고, 직류 신호 라인(Vd)의 직류 신호 신호값이 유기 발광 캐패시터(CEL)에 인가된다. 이때, 직류 신호 라인(Vd)를 통과한 신호는 펄스 파형이 아니므로, 신호 왜곡이 발생되지 않아 유기 발광 캐패시터(CEL)에 정상적인 신호값이 저장된다.
그러나, 이러한 등가회로를 갖는 유기 발광 표시 소자를 기판상에 배치하게 되면, 회로 동작상으로는 문제가 없지만, 레이아웃면에서 보면, 도 3에서와 같이, 두 개의 박막 트랜지스터(T1,T2) 및 보조 용량 캐패시터(Cst) 단위 픽셀 공간의 2분의 1정도의 면적을 차지하게 된다. 그 이유는 보조 용량 캐패시터(Cst) 전극이 제 1 박막 트랜지스터(T1)의 드레인 전극과 제 2 박막 트랜지스터(T2)의 게이트 전극과 동체로 형성되기 위하여, 회로 배선의 길이가 길어지게 되므로써 단위 픽셀에서 비교적 많은 부분을 차지하게 되어, 개구율이 상당히 저하된다.
또한, 보조 용량 캐패시터(Cst)의 상부 전극 및 제 2 박막 트랜지스터(T2)의 소오스 전극의 역할을 겸하는 직류 신호 라인(Vd)이 일정 폭을 가지면서 단위 픽셀 공간에 배치되므로, 더욱 더 개구율을 떨어뜨리게 된다.
따라서, 본 발명의 목적은 유기 전계 발광 표시 소자에 있어서, 2중 박막 트랜지스터 구조를 취하면서도 개구율의 저하를 방지할 수 있는 유기 전계 발광 표시 소자를 제공하는 것이다.
도 1은 종래의 유기 전계 발광 표시 소자를 나타낸 단면도.
도 2는 종래의 유기 전계 발광 표시 소자의 등가 회로도,
도 3은 종래의 유기 전계 발광 표시 소자의 평면도.
도 4는 본 발명에 따른 유기 전계 발광 표시 소자의 등가회로도.
도 5는 본 발명에 따른 유기 전계 발광 표시 소자의 평면도
(도면의 주요 부분에 대한 부호의 설명)
11 : 제 1 게이트 전극 12 : 제 1 채널층
13 : 제 1 전극 14 : 제 2 채널층
15 : 제 2 게이트 전극 16 : 제 1 소오스 전극
17 : 제 2 전극 18 : 제 2 소오스 전극
19 : 화소 전극 g1,g2 : 게이트 버스 라인
d1,d2 : 데이터 버스 라인 T1: 제 1 박막 트랜지스터
T2 : 제 2 박막 트랜지스터 Cst : 보조 용량 캐패시터
CEL: 유기 발광 캐패시터
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 교차 배열되어 단위 화소 공간을 한정하는 수개의 게이트 버스 라인과 수개의 데이터 버스 라인과, 상기 인접 배치되는 데이터 버스 라인 사이에 데이터 버스 라인과 평행하게 연장되는 직류 신호 라인과, 상기 게이트 버스 라인과 게이트 전극이 연결되고, 상기 게이트 버스 라인과 교차되는 데이터 버스 라인에 소오스 전극이 연결되는 제 1 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 게이트 전극이 접속되고, 직류 신호 라인에 소오스 전극이 접속되는 제 2 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 접지단 사이에 연결되는 보조 용량 캐패시터, 및 상기 제 2 박막 트랜지스터의 드레인 전극과 공통신호단자와 연결되는 유기 발광 캐패시터를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따르면, 교차 배열되어 단위 화소 공간을 한정하는 수개의 게이트 버스 라인과 수개의 데이터 버스 라인과; 상기 인접 배치되는 데이터 버스 라인 사이에 데이터 버스 라인과 평행하게 연장되는 직류 신호 라인과; 상기 게이트 버스 라인과 데이터 버스 라인의 교차점 부근에 배치된 제 1 채널층과, 상기 제 1 채널층 상부 중앙을 지나며 상기 게이트 버스 라인으로부터 돌출되어진 제 1 게이트 전극과, 상기 제 1 게이트 전극 일측의 제 1 채널층과 콘택되도록 상기 데이터 버스 라인으로부터 연장된 제 1 소오스 전극을 포함하는 제 1 박막 트랜지스터와; 상기 게이트 버스 라인과 직류 신호 라인의 교차점 부근에 배치되는 제 2 채널층과, 상기 제 2 채널층의 중앙을 지나는 제 2 게이트 전극 및 제 2 게이트 전극 일측의 제 2 채널층과 콘택되도록 상기 직류 신호 라인으로부터 연장된 제 2 소오스 전극을 포함하는 제 2 박막 트랜지스터와; 상기 제 1 박막 트랜지스터의 아래단에 상기 제 1 채널층과 평행하도록 배치되는 제 1 전극과, 상기 제 1 박막 트랜지스터에서 제 1 게이트 전극의 타측의 제 1 채널층 부분과 콘택되고, 상기 제 2 박막 트랜지스터의 제 2 게이트 전극과 콘택되면서 상기 제 1 전극과 오버랩되는 제 2 전극을 포함하는 보조 용량 캐패시터와; 상기 제 2 게이트 전극의 타측 제 2 채널층과 콘택되며, 상기 단위 화소 내측에 배치되는 화소 전극을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 유기 전계 발광 표시 소자의 등가회로를 변경하여, 회로 배선의 길이를 감축하므로써, 유기 전계 발광 표시 소자의 개구율을 크게 개선한다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 4는 본 발명에 따른 유기 전계 발광 표시 소자의 등가회로도이고, 도 5는 본 발명에 따른 유기 전계 발광 표시 소자의 평면도이다.
먼저, 도 4를 참조하여, 본 발명의 유기 전계 발광 표시 소자의 등가 회로를 설명하면 다음과 같다.
수개의 게이트 버스 라인(g1,g2...)과 수개의 데이터 버스 라인(d1,d2..)이 교차 배열되어, 단위 화소 공간(P)을 한정한다. 본 도면에서는 한 쌍의 게이트 버스 라인과 한 쌍의 데이터 버스 라인만을 도시하였다.
또한, 인접 배열되는 데이터 버스 라인(d1,d2) 사이 각각에는 직류 신호 라인(Vd)이 데이터 버스 라인(d1,d2)과 평행하게 배열된다. 이때, 직류 신호 라인(Vd)에는 디스플레이 신호의 최대값이 직류 상태로 인가된다.
게이트 버스 라인(g1)과 데이터 버스 라인(d2)의 교차점에는 제 1 박막 트랜지스터(T1)가 연결된다. 이때, 제 1 박막 트랜지스터(T1)는 그의 게이트 전극은 게이트 버스 라인(g1)과 연결되고, 소오스 전극은 데이터 버스 라인(d1)과 연결된다.
제 1 박막 트랜지스터(T1)의 드레인 전극과 직류 신호 라인(Vd) 사이에는 제 2 박막 트랜지스터(T2)가 연결된다. 여기서, 제 2 박막 트랜지스터(T2)는 그의 게이트 전극은 제 1 박막 트랜지스터(T1)의 드레인 전극에 접속되고, 소오스 전극은 직류 신호 라인(Vd)과 연결된다. 또한, 제 2 박막 트랜지스터(T2)의 드레인 전극과 공통 신호단 사이에는 유기 발광 캐패시터(CEL)이 연결된다.
또한, 제 1 박막 트랜지스터(T1)의 드레인 전극과 제 2 박막 트랜지스터(T2) 의 게이트 전극 사이에는 접지단과 연결된 보조 용량 캐패시터(Cst)가 연결된다.
이러한 구성을 갖는 유기 발광 표시 소자는, 제 1 박막 트랜지스터(T1)가 턴온되면, 데이터 버스 라인(d1)의 디스플레이 신호값에 따라, 제 2 박막 트랜지스터(T2)가 턴온되고, 직류 신호 라인(Vd)의 직류 신호 신호값이 유기 발광 캐패시터(CEL)에 인가된다. 이때, 직류 신호 라인(Vd)를 통과한 신호는 펄스 파형이 아니므로, 신호 왜곡이 발생되지 않아 유기 발광 캐패시터(CEL)에 정상적인 신호값이 저장된다. 아울러, 제 1 박막 트랜지스터(T1)의 턴온시 디스플레이 신호가 제 1 박막 트랜지스터(T1)를 통과하여 보조 용량 캐패시터(Cst)에 저장된다.
한편, 이와같이 등가회로를 기판상에 구현하게 되면, 도 5에 도시된 바와 같이, 게이트 버스 라인(g1,g2)과 데이터 버스 라인(d1,d2)이 교차 배열되어 단위 화소 공간을 한정한다. 직류 신호 라인(Vd)은 데이터 버스 라인(d1,d2) 사이에 데이터 버스 라인(d1,d2)과 평행하게 연장되며, 데이터 버스 라인(d2)측과 더 인접하도록 배열된다.
게이트 버스 라인(g1)과 데이터 버스 라인(d1)의 교차부분에는 제 1 박막 트랜지스터가 배치되고, 게이트 버스 라인(g1)과 직류 신호 라인(Vd)과의 교차부분에는 제 2 박막 트랜지스터가 배치되며, 제 1 박막 트랜지스터의 아래쪽으로 제 1 박막 트랜지스터의 드레인 영역과 콘택되면서 상기 제 2 박막 트랜지스터의 게이트 전극과 콘택되는 보조 용량 캐패시터가 배치된다.
이를 보다 구체적으로 설명하면, 게이트 버스 라인(g1)은 데이터 버스 라인(d1)과 교차되는 부분에서 단위 화소 공간내로 돌출된 제 1 게이트 전극(11)을 포함한다.
제 1 게이트 전극(11) 하부에 제 1 채널층(12)이 배치된다. 이때, 제 1 채널층(12)의 길이 방향이 게이트 버스 라인(g1,g2)의 방향이 되도록 배치되고, 이들은 폴리실리콘층, CdSe, 또는 SiC층일 수 있다. 또한, 제 1 게이트 전극(11) 양측의 제 1 채널층(12)에는 불순물이 주입되어 제 1 소오스, 드레인 오믹 콘택 영역을 이룬다.
이 제 1 채널층(12)과 나란하게 단위 화소 공간 내측으로 보조 용량 캐패시터의 제 1 전극(13)이 배치된다. 이때, 제 1 전극(13)은 제 1 채널층과 동일 물질로서, 불순물이 도핑되어 있다.
제 1 채널층(12) 및 제 1 전극(13)으로부터 직류 신호 라인(Vd) 쪽으로 제 2 채널층(14)이 배치된다. 이때, 제 2 채널층(14)의 길이 방향은 데이터 버스 라인(d1,d2)의 연장방향이 되도록 배치된다.
제 2 채널층(14)의 상부 중앙에는 제 2 게이트 전극(15)이 지나며, 제 1 채널층과 동일 재질로 이루어지고, 제 2 게이트 전극(15)의 양측의 제 2 채널층(14)에는 제 1 채널층(12)과 같이 불순물이 주입되어 제 2 소오스, 드레인 오믹 콘택 영역을 이룬다.
여기서, 제 1 채널층(12) 부분이 제 1 박막 트랜지스터 영역이 되고, 제 2 채널층(14) 부분이 제 2 박막 트랜지스터 영역이 되며, 제 1 전극(13) 부분이 보조 용량 캐패시터 영역이 된다.
데이터 버스 라인(d1)은 인접하는 제 1 채널층(12)의 제 1 소오스 오믹 콘택 영역과 콘택되도록 돌출되어진 제 1 소오스 전극(16)을 포함한다.
또한, 제 1 채널층(12)의 제 1 드레인 오믹 콘택 영역과 제 2 게이트 전극(15)과 소정 부분 콘택되며 보조 용량 캐패시터(Cst)와 오버랩되도록 제 2 전극(17)이 형성된다. 따라서, 제 2 전극(17)은 제 1 박막 트랜지스터의 드레인 전극과 동체로 이루어진다.
제 2 채널층(14)의 제 2 소오스 오믹 콘택 영역은 직류 신호 라인(Vd)로부터 돌출된 제 2 소오스 전극(18)과 콘택된다.
그 밖의 단위 화소 공간에 화소 전극(19)이 형성되며, 화소 전극(19)의 소정 부분과 제 2 채널층(14)의 제 2 드레인 오믹 콘택 영역과 콘택되도록 제 2 드레인 전극이 형성되어, 제 1 박막 트랜지스터, 제 2 박막 트랜지스터 및 보조용량 캐패시터가 완성된다.
이와같이 등가회로를 설계하게 되면, 보조 용량 캐패시터(Cst)의 제 1 전극(13)이 접지되어지므로, 회로 배선의 길이가 줄게된다.
즉, 종래에는 보조 용량 캐패시터의 제 1 전극이 직류 신호 라인(Vd)과 연결되기 위하여 폭방향으로 길게 연장되었지만, 본 실시예에서는 제 1 전극이 접지되어지므로, 직류 신호 라인(Vd)까지 연장하기 위한 배선이 필요없게 된다.
또한, 제 2 박막 트랜지스터가 직류 신호 라인(Vd)과 인접하게 배치되므로써, 제 2 박막 트랜지스터의 소오스 전극의 길이가 종래보다 감소하게 되어, 개구율이 종래보다 개선된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 유기 전계 발광 표시 소자의 등가회로를 변경하여, 회로 배선의 길이를 감축하므로써, 유기 전계 발광 표시 소자의 개구율을 크게 개선한다.

Claims (6)

  1. 교차 배열되어 단위 화소 공간을 한정하는 수개의 게이트 버스 라인과 수개의 데이터 버스 라인;
    상기 인접 배치되는 데이터 버스 라인 사이에 데이터 버스 라인과 평행하게 연장되는 직류 신호 라인;
    상기 게이트 버스 라인과 게이트 전극이 연결되고, 상기 게이트 버스 라인과 교차되는 데이터 버스 라인에 소오스 전극이 연결되는 제 1 박막 트랜지스터;
    상기 제 1 박막 트랜지스터의 드레인 전극과 게이트 전극이 접속되고, 직류 신호 라인에 소오스 전극이 접속되는 제 2 박막 트랜지스터;
    상기 제 1 박막 트랜지스터의 드레인 전극과 접지단 사이에 연결되는 보조 용량 캐패시터; 및
    상기 제 2 박막 트랜지스터의 드레인 전극과 공통신호단자와 연결되는 유기 발광 캐패시터를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 소자.
  2. 교차 배열되어 단위 화소 공간을 한정하는 수개의 게이트 버스 라인과 수개의 데이터 버스 라인;
    상기 인접 배치되는 데이터 버스 라인 사이에 데이터 버스 라인과 평행하게 연장되는 직류 신호 라인;
    상기 게이트 버스 라인과 데이터 버스 라인의 교차점 부근에 배치된 제 1 채널층과, 상기 제 1 채널층 상부 중앙을 지나며 상기 게이트 버스 라인으로부터 돌출되어진 제 1 게이트 전극과, 상기 제 1 게이트 전극 일측의 제 1 채널층과 콘택되도록 상기 데이터 버스 라인으로부터 연장된 제 1 소오스 전극을 포함하는 제 1 박막 트랜지스터;
    상기 게이트 버스 라인과 직류 신호 라인의 교차점 부근에 배치되는 제 2 채널층과, 상기 제 2 채널층의 중앙을 지나는 제 2 게이트 전극 및 제 2 게이트 전극 일측의 제 2 채널층과 콘택되도록 상기 직류 신호 라인으로부터 연장된 제 2 소오스 전극을 포함하는 제 2 박막 트랜지스터;
    상기 제 1 박막 트랜지스터의 아래단에 상기 제 1 채널층과 평행하도록 배치되는 제 1 전극과, 상기 제 1 박막 트랜지스터에서 제 1 게이트 전극의 타측의 제 1 채널층 부분과 콘택되고, 상기 제 2 박막 트랜지스터의 제 2 게이트 전극과 콘택되면서 상기 제 1 전극과 오버랩되는 제 2 전극을 포함하는 보조 용량 캐패시터; 및
    상기 제 2 게이트 전극의 타측 제 2 채널층과 콘택되며, 상기 단위 화소 내측에 배치되는 화소 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 소자.
  3. 제 2 항에 있어서, 상기 제 1 채널층의 길이 방향은 상기 게이트 버스 라인의 연장 방향과 평행하는 것을 특징으로 하는 유기 전계 발광 표시 소자.
  4. 제 3 항에 있어서, 상기 제 2 채널층의 길이 방향은 상기 데이터 버스 라인의 연장 방향과 평행하는 것을 특징으로 하는 유기 전계 발광 표시 소자.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 채널층은 폴리실리콘층, CdSe, 또는 SiC층 중 어느 하나의 물질로 이루어지되, 상기 게이트 전극 양측의 채널층 부분에는 불순물이 주입된 상태인 것을 특징으로 하는 유기 전계 발광 표시 소자.
  6. 제 5 항에 있어서, 상기 보조 용량 캐패시터의 제 1 전극은 채널층과 동일 물질이되, 표면에 불순물이 도핑된 상태인 것을 특징으로 하는 유기 전계 발광 표시 소자.
KR1019980055060A 1998-12-15 1998-12-15 유기 전계 발광 표시 소자 KR100303350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055060A KR100303350B1 (ko) 1998-12-15 1998-12-15 유기 전계 발광 표시 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055060A KR100303350B1 (ko) 1998-12-15 1998-12-15 유기 전계 발광 표시 소자

Publications (2)

Publication Number Publication Date
KR20000039659A true KR20000039659A (ko) 2000-07-05
KR100303350B1 KR100303350B1 (ko) 2001-09-24

Family

ID=19562885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055060A KR100303350B1 (ko) 1998-12-15 1998-12-15 유기 전계 발광 표시 소자

Country Status (1)

Country Link
KR (1) KR100303350B1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035219A (ko) * 2001-10-30 2003-05-09 엘지.필립스 엘시디 주식회사 능동행렬 유기 전기발광소자 및 그의 제조 방법
KR100599791B1 (ko) * 2004-05-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치
KR100683678B1 (ko) * 2004-07-07 2007-02-15 삼성에스디아이 주식회사 유기 발광 소자
KR100719704B1 (ko) * 2005-09-12 2007-05-17 삼성에스디아이 주식회사 유기 발광표시장치 및 그 제조방법
KR100741889B1 (ko) * 2000-12-28 2007-07-23 엘지.필립스 엘시디 주식회사 유기 전계발광 디스플레이 장치
KR100794642B1 (ko) * 2001-09-07 2008-01-14 삼성전자주식회사 유기 전계발광 디바이스
US7557784B2 (en) 2004-11-22 2009-07-07 Samsung Mobile Display Co., Ltd. OLED pixel circuit and light emitting display using the same
US7880698B2 (en) 2004-11-22 2011-02-01 Samsung Mobile Display Co., Ltd. Delta pixel circuit and light emitting display
US8063852B2 (en) 2004-10-13 2011-11-22 Samsung Mobile Display Co., Ltd. Light emitting display and light emitting display panel
US8076674B2 (en) 2004-05-24 2011-12-13 Samsung Mobile Display Co., Ltd. Display device
KR101480839B1 (ko) * 2008-08-14 2015-01-12 엘지디스플레이 주식회사 유기전계발광 소자 및 그의 제조방법
KR20180015576A (ko) * 2016-08-03 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741889B1 (ko) * 2000-12-28 2007-07-23 엘지.필립스 엘시디 주식회사 유기 전계발광 디스플레이 장치
KR100794642B1 (ko) * 2001-09-07 2008-01-14 삼성전자주식회사 유기 전계발광 디바이스
KR20030035219A (ko) * 2001-10-30 2003-05-09 엘지.필립스 엘시디 주식회사 능동행렬 유기 전기발광소자 및 그의 제조 방법
KR100599791B1 (ko) * 2004-05-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치
US9007280B2 (en) 2004-05-24 2015-04-14 Samsung Display Co., Ltd. Pixel circuit of display panel and display device using the same
US8076674B2 (en) 2004-05-24 2011-12-13 Samsung Mobile Display Co., Ltd. Display device
KR100683678B1 (ko) * 2004-07-07 2007-02-15 삼성에스디아이 주식회사 유기 발광 소자
US8063852B2 (en) 2004-10-13 2011-11-22 Samsung Mobile Display Co., Ltd. Light emitting display and light emitting display panel
US7557784B2 (en) 2004-11-22 2009-07-07 Samsung Mobile Display Co., Ltd. OLED pixel circuit and light emitting display using the same
US7880698B2 (en) 2004-11-22 2011-02-01 Samsung Mobile Display Co., Ltd. Delta pixel circuit and light emitting display
KR100719704B1 (ko) * 2005-09-12 2007-05-17 삼성에스디아이 주식회사 유기 발광표시장치 및 그 제조방법
KR101480839B1 (ko) * 2008-08-14 2015-01-12 엘지디스플레이 주식회사 유기전계발광 소자 및 그의 제조방법
KR20180015576A (ko) * 2016-08-03 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
KR100303350B1 (ko) 2001-09-24

Similar Documents

Publication Publication Date Title
US7515217B2 (en) Fabricating method of a pixel structure having electrical field shielding layer and storage capacitor with three transparent electrodes
US5672888A (en) Thin-film transistor and thin-film transistor array
US9484395B2 (en) Method of manufacturing organic light emitting display panel
US8704966B2 (en) Pixel array, active device array substrate and flat display panel
KR101131793B1 (ko) 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법
KR100607621B1 (ko) 반도체 장치의 제조 방법
KR100303350B1 (ko) 유기 전계 발광 표시 소자
US5286983A (en) Thin-film-transistor array with capacitance conductors
KR20210113513A (ko) 발광 표시 장치 및 그 제조 방법
JPH10125933A (ja) 薄膜トランジスタ、液晶表示装置および液晶表示装置の製造方法
KR102407538B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
JP2001109398A (ja) 表示装置
US5677547A (en) Thin film transistor and display device including same
US11762251B2 (en) Display device
US20140151689A1 (en) Display apparatus and method of manufacturing display apparatus
KR102138690B1 (ko) 유기전계발광 표시장치
JP2000267137A (ja) 液晶表示装置
JP2003043523A (ja) 薄膜トランジスタパネル
US20190259782A1 (en) Display device
CN111552132A (zh) 一种应用在投影面板上的像素结构及投影面板
KR100701068B1 (ko) 에프에프에스 모드 액정표시소자의 픽셀구조
US11710746B2 (en) Semiconductor device and display device
JP4468626B2 (ja) 表示装置用基板及びそれを備えた表示装置
US11462141B2 (en) Display device with free shape display panel
KR100366081B1 (ko) 액티브 매트릭스형 디스플레이장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee