KR100794642B1 - 유기 전계발광 디바이스 - Google Patents

유기 전계발광 디바이스 Download PDF

Info

Publication number
KR100794642B1
KR100794642B1 KR1020010055150A KR20010055150A KR100794642B1 KR 100794642 B1 KR100794642 B1 KR 100794642B1 KR 1020010055150 A KR1020010055150 A KR 1020010055150A KR 20010055150 A KR20010055150 A KR 20010055150A KR 100794642 B1 KR100794642 B1 KR 100794642B1
Authority
KR
South Korea
Prior art keywords
organic electroluminescent
power
thin film
electrode
source
Prior art date
Application number
KR1020010055150A
Other languages
English (en)
Other versions
KR20030021742A (ko
Inventor
최범락
최준후
채종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010055150A priority Critical patent/KR100794642B1/ko
Publication of KR20030021742A publication Critical patent/KR20030021742A/ko
Application granted granted Critical
Publication of KR100794642B1 publication Critical patent/KR100794642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 전계발광 디바이스가 개시되어 있다. 유기 전계발광 디바이스에서 소오스 전원을 공급하는 하나의 바이어스 라인이 2 개의 박막 트랜지스터의 소오스 전극에 전원을 공급할 수 있도록 하여 바이어스 라인이 차지하는 면적을 크게 감소시킨다. 이처럼 바이어스 라인이 차지하는 면적을 감소시키는 대신 유기 전계발광층의 면적을 증가시켜 디스플레이에 필요한 휘도를 크게 향상시키는 효과를 갖는다.
유기 전계발광 디바이스, 공통 바이어스 라인

Description

유기 전계발광 디바이스{ORGANIC ELECTROLUMINESCENCE DEVICE}
도 1은 종래 유기 전계발광 디바이스의 회로도이다.
도 2는 종래 유기 전계발광 디바이스의 회로에 따른 픽셀의 면적을 도시한 개념도이다.
도 3은 본 발명의 일실시예에 의한 유기 전계발광 디바이스의 회로에 따른 픽셀의 면적을 도시한 개념도이다.
도 4는 본 발명의 일실시예에 의한 유기 전계발광 디바이스의 회로도이다.
도 5는 도 4의 유기 전계발광 픽셀의 구조를 설명하기 위한 단면도이다.
본 발명은 유기 전계발광 디바이스에 관한 것으로, 더욱 상세하게는 개구율(aperture ratio)을 증가시켜 디스플레이에 필요한 휘도를 향상시킨 유기 전계발광 디바이스에 관한 것이다.
최근 들어, 전계의 세기에 따라서 빛의 3원색인 RGB중 어느 하나의 색을 갖는 빛을 발생하는 유기 전계발광 물질을 이용하여 화상, 영상 또는 동영상을 디스플레이 하는 유기 전계발광 디바이스의 기술 개발이 급속히 이루어지고 있는 실정 이다.
이와 같은 종래 유기 전계발광 디바이스는 전류의 세기를 정밀하게 제어함으로써 디스플레이를 수행한다. 이는 유기 전계발광 디바이스와 유사한 작동 메커니즘을 갖는 액정표시장치와 크게 대별되는 부분이다.
한편, 종래 유기 전계발광 디바이스에 의하여 화상, 영상 또는 동영상을 디스플레이 하기 위해서는 전류의 세기를 제어함과 동시에 지정된 전류가 지정된 시기에 해당 위치에 인가되도록 전류의 인가 시점 또한 정밀하게 제어되어야 한다.
이와 함께 종래 유기 전계발광 디바이스에 의하여 화상, 영상 또는 동영상을 디스플레이 하기 위해서는 적어도 1 프레임(frame)동안은 화상이 유지되도록 해야 동영상 등을 디스플레이 할 수 있다.
이를 만족시키기 위해서 종래 유기 전계발광 디바이스는 최소한 2 개의 제어용 박막 트랜지스터, 1 개의 화상 유지용 커패시턴스 및 제어용 박막 트랜지스터들에 타이밍 신호를 공급 또는 출력 전원이 공급되도록 하는 전원 인가선으로 구성된다.
도 1을 참조하여 종래 유기 전계발광 디바이스(50)를 설명하면 다음과 같다.
기판(10)에는 도 1에 정의된 제 1 방향으로 복수개의 게이트 라인(G1,G2)들이 병렬 방식으로 서로 평행하게 형성된다. 한편, 이와 같이 기판(10)에 형성된 게이트 라인(G1,G2)과 절연되도록 기판(10)에는 다시 제 2 방향으로 복수개의 데이터 라인(D1, D2, D3)들이 병렬 방식으로 서로 평행하게 형성된다. 이때, 각 데이터 라인(D1, D2, D3)과 소정 거리 이격된 곳에는 바이어스 라인(bias line; B1, B2, B3) 이 형성된다.
보다 구체적으로, 데이터 라인 D1로부터 소정 거리 이격된 곳에는 바이어스 라인 B1이 위치하고, 데이터 라인 D2로부터 소정 거리 이격된 곳에는 바이어스 라인 B2가 위치한다. 또한, 데이터 라인 D3으로부터 소정 거리 이격된 곳에는 바이어스 라인 B3이 위치한다.
한편, 이와 같은 구성을 갖는 게이트 라인(G1,G2)과 데이터 라인(D1,D2,D3)은 기판(10)상에서 교차하게 되는데, 이처럼 게이트 라인(G1, G2)과 데이터 라인(D1,D2,D3)이 교차하는 곳에는 공통적으로 스위칭 박막 트랜지스터(TR1)가 형성된다. 이 스위칭 박막 트랜지스터(TR1)는 각각 게이트 전극(G), 소오스 전극(S), 드레인 전극(D) 및 채널 레이어로 구성된다.
보다 구체적으로, 스위칭 박막 트랜지스터(TR1)의 게이트 전극(G)은 게이트 라인(G1, G2)과 각 데이터 라인(D1, D2, D3)이 교차되면서 나뉘어진 각 게이트 라인(G1, G2)의 영역 마다 하나씩 연결된다.
한편, 스위칭 박막 트랜지스터(TR1)의 소오스 전극(S)은 데이터 라인(D1, D2, D3)에 각각 연결된다. 스위칭 박막 트랜지스터(TR1)는 데이터 라인(D1, D2, D3)에 전원이 인가된 상태에서 복수개의 게이트 라인(G1, G2)중 어느 하나에 문턱 전압 이상의 전원이 인가될 경우, 데이터 라인(D1, D2, D3)에 인가된 전원은 모두 채널 레이어를 통하여 스위칭 트랜지스터(TR1)의 드레인 전극(D)으로 동시에 출력된다.
이후, 드레인 전극(D)으로 출력된 전원은 2 곳으로 병렬 연결된다.
어느 한 곳은 "화상 유지용 커패시턴스(20)"의 제 1 전극(21)으로 연결된다. 이때, 화상 유지용 커패시턴스(21)의 제 2 전극(23)은 바이어스 라인(B1, B2, B3)마다 연결되어 있음으로 드레인 전극(D)으로부터 전원이 출력되면 곧바로 충전이 시작된다. 이와 같은 화상 유지용 커패시턴스(20)는 드레인 전극(D)으로부터 전원 공급이 중단되면 역으로 충전된 전원을 방전한다.
한편, 드레인 전극(D)으로 출력된 전원의 나머지는 구동 트랜지스터(TR2)의 게이트 전극(TR2G)과 직결된다. 이때, 구동 트랜지스터(TR2)의 소오스 전극(TR2S)은 바이어스 라인(B1,B2,B3)에 모두 연결되고, 구동 트랜지스터(TR2)의 드레인 전극(TR2D)에는 유기 전계발광층(미도시)이 포함된 픽셀(30)에 연결된다.
이때, 픽셀(30)은 투명하면서 도전성이 뛰어난 인듐 틴 옥사이드 재질의 애노드 전극(미도시), 애노드 전극에 형성된 유기 전계발광층, 유기 전계발광층의 상면에 형성된 캐소드 전극으로 구성된다.
이와 같은 구성을 갖는 종래 유기 전계발광 디바이스(50)는 유기 전계발광층의 면적이 극대화될수록 높은 휘도를 갖는다.
그러나, 종래 유기 전계발광 디바이스(50)의 유기 전계발광층의 면적은 도 2에 도시된 바와 같이 유기 전계발광층을 감싸고 있는 게이트 라인(G1, G2), 데이터 라인(D1, D2, D3) 및 바이어스 라인(B1, B2, B3)에 의해서 결정된다.
이는 결국, 유기 전계발광층의 면적을 최대화하기 위해서는 결국 게이트 라인(G1, G2), 데이터 라인(D1, D2, D3) 및 바이어스 라인(B1, B2, B3)에 의하여 형 성되는 공간을 한정된 면적 내에서 극대화해야 함을 의미한다.
따라서, 본 발명은 이와 같은 종래 유기 전계발광 디바이스의 구조적 결함을 감안한 것으로써 본 발명의 목적은 유기 전계발광층의 면적을 극대화하여 디스플레이에 필요한 휘도를 극대화시킴에 있다.
이와 같은 본 발명의 목적을 구현하기 위한 유기 전계발광 디바이스는 제 1 방향을 갖으며 턴-온 전원이 인가되는 게이트 라인, 게이트 라인과 절연된 상태로 교차되고 소오스 전원이 인가되며 제 2 방향을 갖는 제 1, 제 2 데이터 라인, 제 2 방향을 갖으면서 제 1 데이터 라인 및 제 2 데이터 라인의 사이에 형성되어 제 1 전원이 출력되는 공통 바이어스 라인을 포함하는 전원 인가선, 게이트 라인 및 제 1, 제 2 데이터 라인이 교차되는 영역들에 턴-온 전원 및 소오스 전원을 입력받아 제 2 전원들이 출력되도록 하는 제 1 박막 트랜지스터들 및 제 2 전원들을 턴-온 전원 및 제 1 전원을 소오스 전원으로 하여 제 3 전원들이 출력되도록 하는 제 2 박막 트랜지스터들을 포함하는 제어용 박막 트랜지스터 그룹, 제 1 전원 및 제 2 전원에 의하여 충전된 제 4 전원을 제 2 전원이 오프 되면 제 2 박막 트랜지스터의 게이트 전극에 인가하는 화상 유지용 커패시턴스 및 제2 박막 트랜지스터에서 발생한 제 3 전원들이 인가되는 유기 전계발광 픽셀들을 포함하는 것을 특징으로 한다.
본 발명에 의하면 전계에 의하여 RGB 중 어느 하나의 색을 갖는 광을 발생시키는 유기 전계발광 픽셀의 면적을 최대화하여 향상된 휘도로 고품질 디스플레이를 수행할 수 있는 효과를 갖는다.
이하, 본 발명의 일실시예에 의한 유기 전계발광 디바이스의 보다 구체적인 구성 및 구성에 따른 독특한 작용 및 효과를 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명의 일실시예에 의한 유기 전계발광 디바이스는 개념적으로 바이어스 라인이 차지하는 총 면적을 감소시키는 방법에 의하여 유기 전계발광층의 발광 면적을 극대화시킨다.
이하, 공통 바이어스 라인이 적용되어 휘도가 향상된 유기 전계발광 디바이스의 보다 구체적인 회로를 첨부된 도 3 또는 도 4를 참조하여 보다 구체적으로 설명하면 다음과 같다.
도 3 또는 도 4를 참조하면, 유기 전계발광 디바이스(100)는 전체적으로 보아 베이스 기판(101)에 형성된 전원 인가선(G3, G4, D4, D5, D6, D7, B4, B5), 제어용 박막 트랜지스터 그룹(130), 화상 유지용 커패시턴스(140) 및 유기 전계발광 픽셀(150)로 구성된다.
구체적으로, 전원 인가선은 다시 게이트 라인(G3, G4), 데이터 라인(D4, D5, D6, D7) 및 공통 바이어스 라인(B4, B5)으로 구성된다.
보다 구체적으로, 게이트 라인(G3, G4)은 도면부호 110으로 도시된 스위칭 박막 트랜지스터가 턴-온 되기에 충분한 턴-온 전원을 공급하는 전원선이다. 이 게이트 라인은 매우 정밀한 메탈 박막 공정에 의하여 도 3에 정의된 좌표계 중 제 1 방향과 평행한 방향을 갖도록 제조된다.
한편, 게이트 라인(G3, G4)과 절연되도록 베이스 기판(101)에는 도 3에 도시된 바와 같이 메탈 박막 공정에 의하여 소정 소오스 전원을 제공하는 데이터 라인(D4, D5, D6, D7)이 형성된다. 이때, 데이터 라인(D4, D5, D6, D7)은 도 3에 정의된 좌표계 중 제 2 방향과 평행한 방향을 갖는다. 이때, 제 2 방향은 제 1 방향은 상호 직교되도록 하여도 무방한 바, 본 발명에서는 제 1 방향과 제 2 방향이 직교되도록 한다.
한편, 제 2 방향을 갖는 데이터 라인(D4, D5, D6, D7) 중 도면부호 D4, D5로 도시된 2 개의 데이터 라인의 사이에는 메탈 박막 공정에 의하여 공통 바이어스 라인(B4)이 형성된다. 또한, 도면부호 D6, D7로 도시된 데이터 라인의 사이에도 역시 공통 바이어스 라인(B5)이 형성된다. 이때, 공통 바이어스 라인(B4, B5)에서는 제 1 전원이 공급된다.
이와 같이 구성된 데이터 라인(D4, D5)과 공통 바이어스 라인(B4)의 사이 및 데이터 라인(D6, D7)과 공통 바이어스 라인(B5)의 사이에 형성되는 영역에는 제어용 박막 트랜지스터 그룹(130) 및 유기 전계발광 픽셀(150)이 각각 형성된다.
첨부된 도 4를 참조하면, 제어용 박막 트랜지스터 그룹(130)은 다시 스위칭 트랜지스터(110), 구동 트랜지스터(120)로 이루어진다.
보다 구체적으로, 스위칭 트랜지스터(110)는 게이트 라인(G3, G4)과 각 데이터 라인(D4, D5, D6, D7)이 교차되면서 형성된 영역에 각각 형성된다.
구체적으로, 스위칭 트랜지스터(110)는 게이트 전극(111), 소오스 전극(113), 드레인 전극(112), 소오스 전극(113) 및 채널 레이어(114)로 구성된다.
한편, 이와 같은 구성을 갖는 스위칭 트랜지스터(110)의 게이트 전극(111)은 게이트 라인(G3, G4)에 연결되고, 소오스 전극(113)은 각 데이터 라인(D4, D5, D6, D7)에 각각 연결된다. 한편, 스위칭 트랜지스터(110)의 드레인 전극(112)은 2 개로 분기된 후 병렬 방식으로 연결된다.
보다 구체적으로, 드레인 전극(112)과 병렬 방식으로 연결된 2 곳 중 어느 한쪽은 화상 유지용 커패시턴스(140)에 연결된다. 이 화상 유지용 커패시턴스(140)는 제 1 전극(142), 유전체(146), 제 2 전극(144)으로 구성된다.
구체적으로, 드레인 전극(112)은 소정 면적을 갖는 화상 유지용 커패시턴스(140)의 제 1 전극(142)과 연결되고, 제 1 전극(142)에는 유전체(146)가 형성된 상태에서 유전체(146)에는 제 2 전극(144)이 형성된다. 이 제 2 전극(144)은 공통 바이어스 라인(B4, B5)에 연결된다.
보다 구체적으로, 각 데이터 라인(D4, D5, D6, D7)에 서로 다르거나 동일한 전원이 인가된 상태, 즉, 스위칭 트랜지스터(110)의 소오스 전극(113)에 소정 크기를 갖는 상기 소오스 전원이 인가된 상태에서 게이트 라인(G3, G4)에 상기 턴-온 전원이 인가되는 순간, 소오스 전극(113)에 인가되었던 소오스 전원은 채널 레이어(114)를 통하여 드레인 전극(112)으로 출력된다. 이하, 스위칭 트랜지스터(110)의 드레인 전극(112)으로 출력된 전원을 제 2 전원이라 칭하기로 한다.
이 제 2 전원은 화상 유지용 커패시턴스(140)의 제 1 전극(142)에 인가된다.
이때, 화상 유지용 커패시턴스(140)의 제 2 전극(144)에는 공통 바이어스 라 인(B4, B5)으로부터 항상 제 1 전원이 인가된 상태이기 때문에 화상 유지용 커패시턴스(140)에는 제 1, 제 2 전원에 의하여 전원이 충전된다. 이하, 화상 유지용 커패시턴스(140)에 충전된 전원을 제 4 전원이라 칭하기로 한다.
한편, 드레인 전극(112)으로부터 병렬 방식으로 출력된 제 2 전원은 구동 트랜지스터(120)를 턴-온 시키는 문턱 전압 역할을 한다.
이와 같은 구동 트랜지스터(120) 역시 스위칭 트랜지스터(110)와 마찬가지로 게이트 전극(121), 소오스 전극(123), 드레인 전극(122) 및 채널 레이어(124)로 구성된다.
이 구동 트랜지스터(120)의 게이트 전극(121)은 앞서 설명한 바와 같이 스위칭 트랜지스터(110)의 드레인 전극(112)과 직결되고, 구동 트랜지스터(120)의 소오스 전극(123)은 공통 바이어스 라인(B4, B5)에 연결되며, 구동 트랜지스터(120)의 드레인 전극(122)은 유기 전계발광 픽셀(150)과 연결된다.
이 구동 트랜지스터(120)는 게이트 전극(121)에 인가된 제 2 전원의 세기에 따라서 공통 바이어스 라인(B4, B5)으로부터 인가된 제 1 전원이 서로 다른 세기로 드레인 전극(123)으로 인가되도록 한다. 이때, 드레인 전극(123)으로 인가된 전원을 제 3 전원이라 칭하기로 한다. 이후, 제 3 전원은 유기 전계발광 픽셀(150)로 인가된다.
이와 같은 구성을 갖는 각각의 제어용 박막 트랜지스터 그룹(130)에 전원을 공급하는 전원 공급선들 중 공통 바이어스 라인(B4, B5)은 하나의 제어용 박막 트랜지스터 그룹(130)에 하나의 바이어스 라인을 형성하는 방법에 비하여 상세하게 후술될 유기 전계발광 픽셀의 휘도를 크게 향상시킬 수 있다.
구체적으로, 유기 전계발광 픽셀(150)은 도 5에 도시된 바와 같이 구동 트랜지스터(120)의 드레인 전극(122)으로부터 출력되는 제 3 전원을 인가 받는 투명한 인듐 틴 옥사이드(Indium Tin Oxide, ITO) 재질의 애노드 전극(151), 애노드 전극(151)의 상면에 형성되어 RGB 색을 갖는 광을 발생시키는 유기 전계발광층(153), 유기 전계발광층(153)의 상면에 형성된 캐소드 전극(154)으로 구성된다.
이때, 이와 같은 구성을 갖는 유기 전계발광 픽셀(150)의 면적이 넓을수록 발생되는 광량 즉, 휘도가 크게 향상된다.
따라서, 본 발명에서 상세하게 설명되는 바와 같이 바이어스 라인이 차지하는 총 면적이 종래에 비하여 절반 정도에 불과하도록 감소시킨 상태에서 바이어스 라인이 차지하던 부분을 유기 전계발광 픽셀(150)이 차지하도록 할 경우 종래 기술에 비하여 훨씬 향상된 휘도로 디스플레이를 수행할 수 있다.
이상에서 상세하게 설명한 바에 의하면, 전계에 의하여 RGB 중 어느 하나의 색을 갖는 광을 발생시키는 유기 전계발광 픽셀의 면적을 최대화하여 향상된 휘도로 고품질 디스플레이를 수행할 수 있는 효과를 갖는다.

Claims (2)

  1. 제 1 방향으로 연장되며 턴-온 전원이 인가되는 게이트 라인, 상기 게이트 라인과 절연된 상태로 교차되고 소오스 전원이 인가되며 제 2 방향으로 연장되는 제 1, 제 2 데이터 라인, 및 상기 제 2 방향으로 연장되면서 상기 제 1 데이터 라인 및 제 2 데이터 라인의 사이에 형성되어 제 1 전원이 출력되는 공통 바이어스 라인을 포함하는 전원 인가선;
    상기 게이트 라인 및 상기 제 1, 제 2 데이터 라인이 교차되는 영역들에 상기 턴-온 전원 및 상기 소오스 전원을 입력받아 제 2 전원들이 출력되도록 하는 제 1 박막 트랜지스터들 및 상기 제 2 전원들을 턴-온 전원으로 하고 상기 제 1 전원을 소오스 전원으로 하여 제 3 전원들이 출력되도록 하는 제 2 박막 트랜지스터들을 포함하는 제어용 박막 트랜지스터 그룹;
    상기 제 1 전원 및 상기 제 2 전원에 의하여 충전된 제 4 전원을 상기 제 2 전원이 오프 되면 상기 제 2 박막 트랜지스터의 게이트 전극에 인가하는 화상 유지용 커패시턴스; 및
    상기 제2 박막 트랜지스터에서 출력되는 상기 제 3 전원들이 인가되는 유기 전계발광 픽셀들을 포함하는 것을 특징으로 하는 유기 전계발광 디바이스.
  2. 제 1 항에 있어서, 상기 유기 전계발광 픽셀은 상기 제 2 박막 트랜지스터의 드레인 전극으로부터 상기 제 3 전원을 인가받는 애노드 전극, 상기 애노드 전극의 상면에 형성된 유기 전계발광층 및 상기 유기 전계발광층의 상면에 형성된 캐소드 전극을 포함하는 것을 특징으로 하는 유기 전계발광 디바이스.
KR1020010055150A 2001-09-07 2001-09-07 유기 전계발광 디바이스 KR100794642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010055150A KR100794642B1 (ko) 2001-09-07 2001-09-07 유기 전계발광 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010055150A KR100794642B1 (ko) 2001-09-07 2001-09-07 유기 전계발광 디바이스

Publications (2)

Publication Number Publication Date
KR20030021742A KR20030021742A (ko) 2003-03-15
KR100794642B1 true KR100794642B1 (ko) 2008-01-14

Family

ID=27723046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010055150A KR100794642B1 (ko) 2001-09-07 2001-09-07 유기 전계발광 디바이스

Country Status (1)

Country Link
KR (1) KR100794642B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039659A (ko) * 1998-12-15 2000-07-05 김영환 유기 전계 발광 표시 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039659A (ko) * 1998-12-15 2000-07-05 김영환 유기 전계 발광 표시 소자

Also Published As

Publication number Publication date
KR20030021742A (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
US11133368B2 (en) Display module
US10062744B2 (en) Display module
US6611107B2 (en) Image display apparatus
US10840319B2 (en) Display device, method of manufacturing display device, and electronic apparatus
US20040196219A1 (en) Picture image display device and method of driving the same
JP3977299B2 (ja) 電気光学装置、マトリクス基板、及び電子機器
US7692621B2 (en) Liquid crystal display device and a method for driving the same
US7205968B2 (en) Organic electroluminescence device and method for fabricating thereof
KR20040025816A (ko) 화상 표시 장치
KR20190074812A (ko) 구동 박막트랜지스터 및 이를 포함하는 유기발광표시장치
JP4122949B2 (ja) 電気光学装置、アクティブマトリクス基板及び電子機器
KR100794642B1 (ko) 유기 전계발광 디바이스
KR20030095577A (ko) 유기 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12