JP3912856B2

JP3912856B2 - 液晶表示装置の検査方法および液晶表示装置

Info

Publication number: JP3912856B2
Application number: JP19243497A
Authority: JP
Inventors: 竜也脇本; 英嗣山元
Original assignee: 東芝松下ディスプレイテクノロジー株式会社
Priority date: 1997-07-17
Filing date: 1997-07-17
Publication date: 2007-05-09
Anticipated expiration: 2017-07-17
Also published as: JPH1138375A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板の一主面上に信号配線および走査配線が配設された液晶表示装置に適用され、その表示品位などを確認するため検査方法およびその検査方法に対応した構成の液晶表示装置に関する。
【０００２】
【従来の技術】
現在、薄膜トランジスタ(以下、ＴＦＴと略記する)アレイ基板を用いた液晶表示装置は、薄型，軽量になるという利点からカーテレビ，ノートブック型のコンピュ−タにおけるディスプレイ，ナビゲーションなどに用いられており、近年では携帯用端末機器などにも用いられ、特に情報機器においてその用途が広がっている。そして、これらの需要の広がりに対応するため、液晶パネルの製造工程における生産性の向上を図ることが急務となっている。
【０００３】
図６を参照して従来のＴＦＴアレイ基板を有する液晶表示装置の構成とその検査方法の一例を説明する。
【０００４】
図６は従来のＴＦＴアレイ基板を用いた液晶表示装置の平面構成図である。従来の液晶表示装置において、ＴＦＴアレイ基板１には、その一主面上のＸ方向には走査配線であるゲート配線２群が、またＹ方向には信号配線であるソース配線３群が、それぞれ等ピッチで延在している。ゲ−ト配線２とソ−ス配線３の各交点にはＴＦＴ５が設置されている。ＴＦＴアレイ基板１上では静電気の侵入を分散する目的のために、ゲート配線２とソース配線３はそれぞれ短絡されており、かつ静電気侵入時のＴＦＴ５の破壊を防ぐために挿入抵抗４を有している。
【０００５】
また透明導電体からなる表示電極６がＴＦＴ５と接続する形で設置されている。ＴＦＴ５はスイッチ素子として働き、パルス信号がゲ−ト配線２に入力されることによってオン状態となる。そしてソ−ス配線３からそのオン状態のＴＦＴ５を経由して接続された表示電極６に映像信号が供給される。ゲ−ト配線２に信号が入力されない期間はＴＦＴ５がオフ状態である。表示電極６に供給された映像信号はゲート配線２に次のパルス信号が加えられるまで保持される。
【０００６】
ＴＦＴアレイ基板１と対向する対向基板７が一定のギャップを保持しながら配設されている。対向基板７には透明導電体からなる共通電極８が配設され、共通電極８は導電ペースト９を介してＴＦＴアレイ基板１上に取り出されるようになっている。そして前記ギャップ間に液晶が注入され、表示電極６に供給された映像信号の大きさによって、共通電極８と表示電極６間の電圧、つまり液晶に印加される電圧が変化する。液晶に印加された電圧によって、公知のように液晶分子の配向状態が変化し、液晶表示装置における画素の明るさが変化する。
【０００７】
前記液晶表示装置の製造工程において、液晶を注入しその注入部分を封口した後に、表示品位を確認するために画像検査を行っている。
【０００８】
前記検査を行う方法は様々であるが、一般的に行われている検査の一例、すなわちゲート配線２，ソース配線３の各１本１本に信号を印加して画像を確認する方法を図６を参照して説明する。ＴＦＴアレイ基板１上で短絡されているゲート配線２およびソース配線３の短絡部である挿入抵抗４部分をレーザなどを用いて切断しておき、ソース実装部10とゲート実装部11とにそれぞれプローブのピンを当ててゲート配線２，ソース配線３，対向基板７に対して実際に使用される信号を印加して画像の検査を行う。
【０００９】
この検査方法では、配線数が多くなるほど使用するピン数も増えるため、コストが多くかかり、かつ前記ピンをソース実装部10，ゲート実装部11に正確にアライメントする必要があるため、生産性が悪いという問題があった。
【００１０】
このため検査効率を向上させることを目的として、信号配線および走査配線を短絡して結び、全信号ラインと走査ラインに同一の信号を印加して検査を行うようにした簡易検査方法がある。
【００１１】
図７は前記簡易検査方法の一例を説明するためのＴＦＴアレイ基板を用いた液晶表示装置の平面構成図である。なお、以下の説明において、既に前において説明されている部材に対応する部材には同一符号を付して詳しい説明は省略する。
【００１２】
図７において、12はＴＦＴアレイ基板１上で短絡されているゲート一括配線、13は同様に短絡されているソース一括配線、14はゲート一括配線12に接続されたゲート電極一括パッド、15はソース一括配線13に接続されたソース電極一括パッドである。ゲート配線２にはゲート一括配線12を介してＴＦＴ５がオンとなる電圧とオフとなる電圧をパルス信号で印加し、またソース配線３にはソース一括配線13を介して対向基板７との間に白から黒の表示を行うためのパルス信号を印加することによって簡易の画像検査を行い、検査後に前記短絡部分をレーザなどを用いて分離する。
【００１３】
この簡易検査方法によれば、印加する電圧のピン数は、少なくともゲート電極一括パッド14，ソース電極一括パッド15，対向電極パッド16に印加する３本さえあれば検査を行うことができるため、検査設備が簡略化され、しかも検査タクトを大幅に向上させることが可能である。このため、近年では前記簡易検査方法が多く用いられるようになってきた。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記従来の簡易検査方法では、ゲート配線２およびソース配線３を低抵抗によって短絡すると、電荷の移動が容易になるため電荷の変動に対してゲート配線２またはソース配線３に静電気が侵入しやすくなる。静電気は、一般的に集中して侵入するために、数本のＴＦＴ５を破壊してしまうという問題を有していた。このため前記短絡部分に静電気の侵入を防止するために挿入抵抗４を必要としていた。
【００１５】
しかし、ゲート配線２およびソース配線３を高抵抗によって短絡すると、この検査方法が一括してパルス信号により電圧を印加する方法であるために、時定数によりパルス信号が歪み、ＴＦＴ５に正規の信号が印加されなくなる。したがって、ゲート信号が歪んだ場合、ＴＦＴ５がオンまたはオフしなくなり、ノーマーリーホワイト表示の場合、黒の表示が浮いてしまうという問題が生じる。またソース信号が歪んだ場合、ＴＦＴ５に信号が印加されなくなり、白または黒の表示が行われないという問題も生じる。これらの問題は、特に大画面，高精細な液晶表示パネルでは顕著である。
【００１６】
本発明は、前記従来の問題を解決し、静電気の侵入を防止し、かつ簡易の一括画像検査が可能であり、生産性の大幅な向上が図れる液晶表示装置の検査方法および液晶表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
前記目的を達成するため、本発明液晶表示装置の検査方法および液晶表示装置は、基板の一主面上に配設された複数のソース配線およびゲート配線と、前記ソース配線および前記ゲート配線に接続される薄膜トランジスタとを具備する液晶表示装置において、前記複数のソース配線のそれぞれに２本以上の並列配線を介して短絡した状態、または前記複数のゲート配線のそれぞれに２本以上の並列配線を介して短絡した状態で画像検査などの特性検査が行われるようにしたものであって、配線抵抗に応じた配線本数によって短絡することができるため、高抵抗の材料を用いながら低抵抗に接続することが可能になり、このため静電気の侵入に対しては高抵抗の配線でその侵入を防止し、しかも各配線は低抵抗にて短絡することが実現され、良好な状態で検査が行われることになる。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、基板の一主面上に配設された複数のソース配線およびゲート配線と、前記ソース配線および前記ゲート配線に接続される薄膜トランジスタと、を具備する液晶表示装置を製造するための工程に用いられる液晶表示装置の検査方法において、前記複数のソース配線のそれぞれに２本以上の並列配線を介して短絡した状態、または前記複数のゲート配線のそれぞれに２本以上の並列配線を介して短絡した状態で特性検査を行うことを特徴とし、高抵抗の配線材を用い急激な静電気の侵入を防ぎながら低抵抗に短絡することができるため、良好な状態で適正な検査が行われる。
【００１９】
請求項２に記載の発明は、請求項１に記載の発明において、複数のソース配線または複数のゲート配線のそれぞれを並列配線に接続し、並列配線により一括に結合することを特徴とし、配線に対して一括して電圧を印加することができ、検査効率がよくなる。
【００２０】
請求項３に記載の発明は、請求項２に記載の発明において、並列配線の配線の少なくとも１本を他の並列に配置された配線と異なる抵抗値に設定することを特徴とし、静電気の侵入に対し最も抵抗値の低い配線をヒューズの役割として用いることによって静電気から保護し、残る配線によって配線を一括して電圧を印加することができる。
【００２１】
請求項４に記載の発明は、基板の一主面上に配設された複数のソース配線および複数のゲート配線と、前記ソース配線および前記ゲート配線に接続される薄膜トランジスタと、前記複数のソース配線および前記複数のゲート配線のそれぞれを接続する２本以上の並列配線と、この並列配線を一括する一括配線と、この一括配線に接続される一括パッドと、を具備し、前記一括パッドに電圧を印加することによって特性検査することを特徴とし、装置の特性検査に際して、高抵抗の配線材を用い急激な静電気の侵入を防ぎながら低抵抗に短絡できて、自体の特性検査に際して、良好な状態で適正な検査が行われるようになる。
【００２３】
請求項５，６に記載の発明は、請求項４，５に記載の発明において、並列配線の少なくとも一部分をシート抵抗１Ω／□以上の抵抗値を有する材料、例えばＩＴＯによって形成したことを特徴とし、形成するパターンの幅，長さおよび並列配線の本数を適宜調整することによって、数Ωから数十キロΩの配線抵抗に設定することができる。
【００２４】
請求項７に記載の発明は、請求項４に記載の発明において、並列配線における配線の少なくとも１本を他の並列に配置された配線と異なる抵抗値に設定したことを特徴とし、静電気の侵入に対し最も抵抗値の低い配線をヒューズの役割として用いることで、装置を静電気から保護し、残る配線によって配線を一括して電圧を印加することができる。
【００２５】
以下、本発明の実施の形態について図面を参照して説明する。
【００２６】
図１は本発明の第１実施形態を説明するための液晶表示装置の一部の拡大図であって、図７のＡ部に相当する部分である。図２は図１のＢ部における並列配線の拡大図である。
【００２７】
図１において、ガラスからなるＴＦＴアレイ基板１上に、走査配線であるゲート配線２，信号配線であるソース配線３，スイッチング素子としてのＴＦＴ５、および表示電極６が形成され、すべてのゲート配線２，ソース配線３に同じ信号が印加されるように並列配線17を介してそれぞれ短絡されている。ＴＦＴアレイ基板１に対して一定のギャップを保持しながら対向基板７が配設され、図７に示すように、対向基板７には、透明導電体からなる共通電極８が導電ペースト９を介してＴＦＴアレイ基板１上に取り出されている。そして前記ギャップ間に液晶が注入されている。
【００２８】
ここで、図２に示すように、並列配線17に高抵抗の配線材料を用い、複数本ｎの配線で短絡する。この配線１本がＲ(Ω)の配線抵抗であった場合、短絡している抵抗値Ｒnは、(数１)に示すように、
【００２９】
【数１】

【００３０】
となる。
【００３１】
したがって、配線抵抗Ｒに応じた配線本数ｎにて短絡することによって、高抵抗の配線材料を用いながら低抵抗に接続することができる。ゲート配線２側も同様である。このため静電気の侵入に対しては高抵抗の配線にて侵入を防止し、しかもゲート配線２およびソース配線３は低抵抗にて短絡することが可能となる。
【００３２】
図３は本発明の第２実施形態を説明するためのＴＦＴアレイ基板を用いた液晶表示装置の平面構成図である。
【００３３】
図３に示す装置の構成は、図７における挿入抵抗４部に並列配線17を配したものである。第２実施形態の装置の構成では、ゲート配線２およびソース配線３は並列配線17を介してゲート一括配線12，ソース一括配線13にそれぞれ接続されており、ゲート一括配線12に接続されたゲート電極一括パッド14と、ソース一括配線13に接続されたソース電極一括パッド15と、導電ペースト９に接続された対向電極パッド16とを備えている。
【００３４】
これらのゲート一括配線12，ソース一括配線13に高抵抗の配線材料を用いることによって低抵抗に接続することができる。実験による確認によれば、静電気は１本の配線に対して侵入するため、高抵抗値の配線を使用することにより、静電気の侵入を防止することができた。またゲート配線２，ソース配線３に対する電圧の印加は、並列配線の全体の抵抗値にかかるために、並列で接続することによって低抵抗化が実現できた。このためすべての表示電極６には、同じ映像信号が良好に供給され、液晶表示装置の簡易検査のための画像表示が可能となった。
【００３５】
図４は本発明の第３実施形態を説明するための並列配線を示す拡大図であり、第３実施形態は並列配線17の高抵抗配線材料としてＩＴＯを用いたものである。ＩＴＯ配線は比抵抗が比較的高く、シート抵抗が１Ω／□以上の抵抗値を有する。仮にシート抵抗が50Ω／□とすれば、本例のように配線幅を20μｍ，配線長を500μｍとした場合、１本の配線は1.25kΩの抵抗値を有する。この配線を並列に５本接続すれば、この並列配線の接続抵抗は１／５になって250Ωとなる。このため、配線幅，長さ，本数を適宜調整することにより、数キロΩから数十キロΩの抵抗値に設定することができる。したがって、液晶表示装置の大きさ，配線本数に応じた抵抗値を任意に設定することが可能となる。
【００３６】
図５は本発明の第４実施形態を説明するための並列配線を示す拡大図であり、第４実施形態における液晶表示装置は、前記のように並列配線17を備えているが、並行配線17の内、少なくとも１本(図５では左側の配線ａ)の配線長を他の配線ｂに対して配線長を異ならしたものである。図５において、配線ａは他の配線ｂの半分の長さとすることによって、抵抗値を半分に設定することができる。ここで静電気が侵入した場合、その静電気を抵抗値の低い配線ａに選択的に侵入させることができる。このときに配線ａを静電気によって焼き切れるような、抵抗値，配線幅に設定することにより、ヒューズの役割を持たすことができる。
【００３７】
第４実施形態の構成の場合では、配線ａの配線長を他の配線ｂの１／２である250μｍとすることによって、配線ａの抵抗値が低くなるようにした。このヒューズとしての配線ａによって静電気のサージを吸収し、液晶表示装置の保護を可能とした。また簡易の画像検査時においては、他の配線によって接続されているため電圧の印加が可能になり、検査のための画像表示が可能となった。
【００３８】
【発明の効果】
以上説明したように、本発明の液晶表示装置の検査方法および液晶表示装置によれば、静電気の侵入に対して装置の構成部材を保護することができ、しかも簡易な一括画像検査を行えるため、生産性を大幅に向上させることが実現する。
【図面の簡単な説明】
【図１】本発明の第１実施形態を説明するための液晶表示装置における要部の拡大図である。
【図２】第１実施形態における図１のＢ部における並列配線の拡大図である。
【図３】本発明の第２実施形態を説明するための液晶表示装置における平面構成図である。
【図４】本発明の第３実施形態を説明するための並列配線を示す拡大図である。
【図５】本発明の第４実施形態を説明するための並列配線を示す拡大図である。
【図６】従来のＴＦＴアレイ基板を用いた液晶表示装置の平面構成図である。
【図７】従来の液晶表示装置に対する簡易検査方法の一例を説明するための液晶表示装置の平面構成図である。
【符号の説明】
１…ＴＦＴアレイ基板、２…ゲ−ト配線、３…ソース配線、５…薄膜トランジスタ（ＴＦＴ）、６…表示電極、７…対向基板、８…共通電極、９…導電ペースト、 10…ソース実装部、 11…ゲート実装部、 12…ゲート一括配線、 13…ソース一括配線、 14…ゲート電極一括パッド、 15…ソース電極一括パッド、 16…対向電極パッド、 17…並列配線、ａ…低抵抗配線、ｂ…高抵抗配線。

Claims

基板の一主面上に配設された複数のソース配線およびゲート配線と、前記ソース配線および前記ゲート配線に接続される薄膜トランジスタと、を具備する液晶表示装置を製造するための工程に用いられる液晶表示装置の検査方法において、前記複数のソース配線のそれぞれに２本以上の並列配線を介して短絡した状態、または前記複数のゲート配線のそれぞれに２本以上の並列配線を介して短絡した状態で特性検査を行うことを特徴とする液晶表示装置の検査方法。
前記複数のソース配線または前記複数のゲート配線のそれぞれを前記並列配線に接続し、前記並列配線により一括に結合することを特徴とする請求項１記載の液晶表示装置の検査方法。
前記並列配線において、その配線の少なくとも１本を他の並列に配置された配線と異なる抵抗値に設定することを特徴とする請求項２記載の液晶表示装置の検査方法。
基板の一主面上に配設された複数のソース配線および複数のゲート配線と、前記ソース配線および前記ゲート配線に接続される薄膜トランジスタと、前記複数のソース配線および前記複数のゲート配線のそれぞれを接続する２本以上の並列配線と、この並列配線を一括する一括配線と、この一括配線に接続される一括パッドと、を具備し、前記一括パッドに電圧を印加することによって特性検査することを特徴とする液晶表示装置。
前記並列配線の少なくとも一部分をシート抵抗１Ω／□以上の抵抗値を有する材料によって形成したことを特徴とする請求項４記載の液晶表示装置。
前記並列配線の少なくとも１部分をＩＴＯによって形成したことを特徴とする請求項５記載の液晶表示装置。
前記並列配線における配線の少なくとも１本を他の並列に配置された配線と異なる抵抗値に設定したことを特徴とする請求項４記載の液晶表示装置。