KR100543029B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents
액정 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100543029B1 KR100543029B1 KR1019980029863A KR19980029863A KR100543029B1 KR 100543029 B1 KR100543029 B1 KR 100543029B1 KR 1019980029863 A KR1019980029863 A KR 1019980029863A KR 19980029863 A KR19980029863 A KR 19980029863A KR 100543029 B1 KR100543029 B1 KR 100543029B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data line
- pixel electrode
- pad
- data
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 67
- 230000001681 protective effect Effects 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 84
- 239000004065 semiconductor Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 description 24
- 230000007547 defect Effects 0.000 description 11
- 239000010409 thin film Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 231100000518 lethal Toxicity 0.000 description 1
- 230000001665 lethal effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
투명한 절연 기판 위에 게이트 배선이 형성되어 있고, 게이트 배선을 게이트 절연막이 덮고 있다. 게이트 절연막 위에는 데이터선, 데이터 패드 등의 데이터 배선이 형성되어 있고, 데이터 배선을 보호막이 덮고 있으며, 데이터선과 인접한 위치의 보호막 위에 화소 전극이 형성되어 있다. 액정 표시 장치의 제조 과정 중, 의도하지 않은 위치에 데이터선과 접촉하는 형태로 도전성 잔류 물질이 남을 수 있고, 이 잔류 물질이 보호막에 생긴 틈을 통해 화소 전극과 접촉되어 데이터선과 화소 전극이 전기적으로 단락될 수 있는데, 이를 방지하기 위해 데이터선과 화소 전극의 사이에 보호막의 일부가 제거된 트렌치가 형성되어 있다.
Description
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 특히 데이터선과 화소 전극 사이의 단락에 의한 화소 결함을 줄이는 구조 및 그 형성 방법에 관한 것이다.
액정 표시 장치는 공통 전극이 형성되어 있는 상부 기판과 게이트선 및 데이터선 등의 배선 및 화소 전극이 형성되어 있는 하부 기판 사이에 액정이 주입되어 있는 장치로서, 하부 기판에는 다수의 데이터선과 다수의 게이트선이 교차하여 정의되는 다수의 화소 영역이 형성되어 있다. 액정 표시 장치에서는 전극 및 배선에 인가되는 전압의 세기를 화소 영역 단위로 조절하여 빛의 투과율을 제어함으로써 화상 표시를 구현한다. 즉, 화소 단위의 점 영역들이 모여 하나의 화상을 구현한다.
이때, 수많은 화소들 중에서 하나 이상의 점 영역이 오동작하게 됨으로 인해 표시 기판의 질이 저하된다. 이러한 점 결함은 액정 표시 기판의 제작 과정 중에서 의도하지 않은 부분에 막 패턴이 잔류할 경우 빈번히 발생한다. 특히, 화소 전극과 화소 전극 사이, 화소 전극과 데이터선 사이 등에 반도체 물질이 잔류함으로 인해 화소의 닫힘 상태에서도 화소가 늘 밝게 나타나는 등의 결함은 액정 표시 기판에 치명적인 결함이 된다.
그러면, 종래의 기술에 따른 액정 표시 장치에 대하여 도 1을 참고로 하여 설명한다.
도 1은 종래의 기술에 따른 박막 트랜지스터 기판의 배치도로서, 데이터선과 화소 전극 사이에 단락이 발생한 상태를 나타낸다.
도 1에 도시한 바와 같이, 각각 가로 및 세로 방향으로 길게 형성되어 있는 게이트선(20) 및 데이터선(50)이 절연막을 매개로 하여 교차하고 있다. 이때, 교차에 의해 구획되는 부분이 화소 영역(PX)으로 정의된다. 게이트선(20)으로부터 연장된 게이트 전극(21) 상부의 절연막 위에는 반도체층(40)이 형성되어 있고, 데이터선(50)으로부터 연장된 소스 전극(51)이 게이트 전극(21)의 한쪽 가장자리와 중첩되도록 반도체층(40)과 접촉하고 있으며, 드레인 전극(52)이 반대쪽 가장자리와 중첩되도록 반도체층(40)과 접촉하고 있다.
데이터 배선(50, 51, 52)을 보호막이 덮고 있고, 화소 영역(PX) 내의 보호막 위에는 ITO 투명 물질로 화소 전극(70)이 형성되어 있으며, 화소 전극(700)은 접촉구(C1)를 통해서 드레인 전극(52)과 연결되어 있다.
이러한 종래의 액정 표시 장치에서는 반도체층(40)을 패터닝하는 과정에서, 데이터선(50) 또는 화소 전극(70) 사이 등과 같이 원하지 않는 위치에 반도체 물질(42)이 남는 경우, 데이터선(50)과 접촉하고 있는 반도체 물질(42)이 도전체로 작용하기 때문에 반도체 물질(42)이 화소 전극(70)과 중첩되는 부분에서 원치않는 유지 용량이 형성된다. 게다가, 데이터선(50)에 인가되는 신호의 전위가 매 수평 주사 기간마다 변동하므로, 한 주기마다 일정한 전압이 인가되고 유지되어야 하는 화소 전극(70)의 전위가 변동되어 그 화소 전극(70)이 표시 결함을 가진다.
또한, 제조 및 테스트 공정이 진행되면서 이 반도체 물질(42)을 매개로 하여 화소 전극(70)과 데이터선(50)이 전기적으로 연결될 수 있는데, 이는 고온·고습 상태에서 실시되는 에이징(aging) 공정 등을 거치면서 다른 막에 비해 비교적 약한 절연막 또는 보호막이 파열이 생기고, 데이터선(50)과 접촉하고 있는 반도체 물질(42)이 파열된 틈을 통해 화소 전극(70)과 연결될 수 있기 때문이다. 화소 전극(70)과 데이터선(50)이 전기적으로 연결되면 데이터 신호가 화소 전극(70)에 직접 인가될 뿐 아니라, 화소의 닫힘 상태에서도 신호가 인가되는 등의 결함이 발생한다.
반도체 물질(42)이 인접한 화소와 화소 사이에 걸쳐 발생하는 경우, 결함이 발생하는 영역이 상대적으로 넓게 형성되므로 더욱 치명적이다.
잔존 물질이 반도체 물질이 아닌 데이터선 도전 재료나 화소 전극 도전 재료인 경우에도 동일한 문제가 발생한다.
본 발명에서는 제조 공정 중에 잔류하는 도전막에 의해 화소 전극 및 데이터 배선이 서로 단락되는 것을 방지하여 화소 결함을 줄이는 것이 그 과제이다.
이러한 과제를 해결하기 위해 본 발명에서는 화소 전극 가장자리 바깥을 따라 트랜치가 형성되어 있는데, 이러한 트랜치는 게이트 패드 또는 데이터 패드를 드러내기 위한 식각 단계에서 형성한다.
보다 구체적으로, 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에서는 화소 전극의 가장자리 바깥의 보호막을 제거하는 형태로 트랜치를 형성하여 데이터선과 화소 전극 사이에 잔류하는 도전 물질을 이분하여 데이터선과 화소 전극이 단락되는 것을 막는다.
여기에서, 데이터 배선의 하부에 게이트 절연막을 형성하고, 트랜치는 게이트 절연막에 걸쳐 형성할 수도 있다.
게이트선이 서로 평행하게 형성되어 있는 이중 게이트선 및 이중 게이트선을 연결하는 연결부로 이루어져 있는 경우에는 트랜치를 연결부와 데이터선 사이에 형성하는 것이 바람직하다.
보호막 및 게이트 절연막과 도전성 잔류 물질의 식각 선택비가 작거나, 도전성 잔류 물질의 식각 속도가 빠른 조건 하에서 트랜치를 형성하는 것이 효과적이다.
본 발명의 다른 실시예에 따른 액정 표시 장치 및 그 제조 방법에서는 화소 전극이 데이터 배선보다 먼저 형성되며, 화소 전극의 가장자리 바깥을 따라 게이트 절연막이 제거된 트랜치를 형성하여 화소 전극과 데이터선 사이의 도전성 잔류 물질을 이분한다.
여기에서, 트랜치는 게이트 패드를 드러내는 접촉구를 형성하기 위해 게이트 절연막을 건식 식각하는 단계에서 형성하고, 이후 인접한 ITO 잔류 물질을 제거하기 위한 습식 식각을 실시하는 것이 가능하다.
한편, 게이트 절연막을 건식 식각하는 단계 이전에 ITO 잔류 물질을 제거하기 위한 건식 식각을 실시할 수도 있다.
데이터 패드를 형성하는 단계에서, 게이트 패드와 접촉구를 통해 접촉하는 금속 패턴을 형성하고 보호막을 증착한 후 패터닝하여, 이 금속 패턴과 데이터 패드를 드러내는 개구부를 형성하는 것이 바람직하다.
화소 전극을 형성하는 단계에서, 데이터 패드 하부와 금속 패턴 하부에 각각 ITO 접촉 패턴을 형성하는 것이 가능하다.
이처럼, 화소 전극과 데이터선 사이의 게이트 절연막 및/또는 보호막이 제거된 트랜치를 형성하여 화소 전극과 데이터선을 서로 단락시키는 도전성 잔류 물질을 단선시킴으로써 화소 결함이 제거된다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 3은 도 2의 III-III' 선, 즉 박막 트랜지스터에 대한 단면도이고, 도 4는 도 2의 IV-IV' 선, 즉 게이트 패드에 대한 단면도이고, 도 5는 도 2의 V-V' 선, 즉 데이터 패드에 대한 단면도이고, 도 6은 도 2의 VI-VI' 선에 대한 단면도로서, 데이터선 및 화소 전극을 단락시키고 있거나, 공정이 진행됨에 따라 단락시킬 우려가 있는 잔류 물질이 보호막 일부와 함께 제거되어 있는 구조이다.
도 2 내지 도 6에 도시한 바와 같이, 투명 절연 기판(100) 위에 가로 방향으로 길게 게이트선(200)이 형성되어 있고, 게이트선(200)으로부터 게이트 전극(210)이 연장되어 있으며, 게이트선(200)의 끝에는 외부 신호의 인가를 위한 게이트 패드(220)가 형성되어 있다.
게이트선(200), 게이트 전극(210) 및 게이트 패드(220) 등의 게이트 배선을 게이트 절연막(300)이 덮고 있으며, 게이트 전극(210) 상부의 게이트 절연막(300) 위에는 반도체층(400)인 비정질 규소층(410)이 게이트 전극(210)을 덮는 형태로 형성되어 있다. 또한, 게이트 절연막(300)위에 데이터선(500)이 세로 방향으로 길게 형성되어 있고, 데이터선(500)의 끝에는 화상 신호의 인가를 위한 데이터 패드(530)가 형성되어 있다. 데이터선(500)으로부터 연장된 소스 전극(510)이 게이트 전극(210)의 한쪽 가장자리와 중첩되고 있으며, 게이트 전극(210)을 중심으로 소스 전극(510)의 반대쪽에 드레인 전극(520)이 게이트 전극(210)과 중첩하고 있다.
비정질 규소층(410)과 소스 및 드레인 전극(510, 520)이 접촉하는 면 사이에는 접촉 저항 특성을 향상시키기 위한 도핑된 비정질 규소층(411, 412)이 형성되어 있다.
데이터선(500), 데이터 패드(530), 소스 및 드레인 전극(510, 520) 등의 데이터 배선 및 반도체층(400)을 보호막(600)이 덮고 있다. 보호막(600)에는 드레인 전극(520) 및 데이터 패드(530)를 드러내는 접촉구(C1, C3)가 각각 형성되어 있으며, 게이트 패드(220)를 드러내는 접촉구(C2)가 보호막(600) 및 게이트 절연막(300)에 뚫려 있다.
데이터선(500)과 게이트선(200)이 교차하여 구획되는 화소 영역(PX) 내의 보호막(600) 위에는 ITO와 같은 투명 물질로 이루어진 화소 전극(700)이 형성되어 있는데, 접촉구(C1)를 통해 드레인 전극(520)과 접촉되어 있다. 또한, 접촉구(C2, C3)를 통해 게이트 패드(220) 및 데이터 패드(530)와 접촉하는 ITO 접촉 패턴(710, 720)이 형성되어 있다.
도 2 및 도 6에 도시한 바와 같이, 데이터선(500) 또는 게이트선(200)과 화소 전극(700)의 사이에는 보호막(600)의 일부 또는 보호막(600) 및 그 하부의 게이트 절연막(300)이 제거된 트렌치(trench:T)가 길게 형성되어 있다.
비정질 규소 물질막(421) 및 도핑된 비정질 규소 물질막(422)으로 이루어진 잔존 물질(420)이 데이터선(500)과 화소 전극(700) 사이에 남아 있는 경우에는 보호막(600) 및 잔존 물질(420)이 동시에 제거되는 형태로 트렌치(T)가 형성된다. 이처럼, 데이터선(500)과 접촉하고 있는 잔존 물질(420)이 데이터선(500)과 화소 전극(700) 사이에서 끊겨 있으므로, 공정 진행 과정에서 보호막(600)에 틈(D)이 발생하여 화소 전극(700)과 잔존 물질(420)이 연결되더라도 화소 전극(700)과 데이터선(500)이 전기적으로 연결되지는 않는다.
도 7은 링 게이트선을 가지는 액정 표시 장치에 트랜치가 적용된 구조를 도시한 배치도이며, 도 8은 도 7의 VIII-VIII' 선에 대한 단면도이다.
도 7에 도시한 바와 같이, 게이트선(201, 202)이 이중화되어 있고, 게이트선(201, 202)을 상·하로 연결하는 두 개의 연결부(220, 230)가 화소 전극(700)의 가장자리와 중첩하는 형태로 형성되어 있는 것을 제외하면, 도 2 내지 도 6에 도시한 구조와 동일하다.
앞서 설명한 바와 같이, 데이터선(500)과 화소 전극(700) 또는 연결부(220, 230) 사이에 각각의 트랜치(T1, T2)가 세로 방향으로 길게 패여 있어서, 데이터선(500)과 화소 전극(700) 사이, 또는 화소 전극(700)과 인접 화소의 화소 전극(700) 사이에 남아 있을 수 있는 잔류 물질(430)이 두 부분(431, 432)으로 나뉜다. 즉, 잔류 물질(430)의 데이터선(500)과 접촉하는 부분(431)이 화소 전극(700)과 중첩 혹은 단락되어 있는 부분(432)과 서로 분리되어 있어서, 데이터선(500)으로 인가되는 표시 신호가 화소 전극(700)의 신호를 뒤흔들거나, 화소 전극(700)으로 직접 흘러들지 않도록 한다. 이로서, 화소 내 또는 화소 사이의 점 결함이 제거될 수 있다.
이때, 보호막(600)이 제거된 트랜치(T1) 또는 보호막(600) 및 게이트 절연막(300)을 동시에 제거한 트랜치(T2) 구조가 모두 적용될 수 있다.
그러면, 이러한 구조를 가지는 액정 표시 장치의 제조 방법에 대하여 도 2 내지 도 8 및 도 9a 내지 도 9e를 참고로 하여 설명한다.
도 9a 내지 도 9e는 액정 표시 장치의 제조 방법에 대한 제1 실시예를 공정 순서에 따라 나타낸 단면도로서, 잔류 물질을 제거하기 위한 트랜치를 보호막 식각 공정시에 형성하는 방법을 도시한다.
도 9a에서와 같이, 투명한 절연 기판(100) 위에 게이트 금속을 증착하고 패터닝하여 게이트선(200), 게이트 패드(220) 및 게이트 전극(210)을 형성한 다음, 도 9b에서와 같이, 그 위에 게이트 절연막(200)을 형성하고, 비정질 규소 및 도핑된 비정질 규소를 차례로 적층한 후 패터닝하여 비정질 규소층(410) 및 도핑된 비정질 규소층(411)으로 이루어진 반도체 패턴(400)을 형성한다. 이 과정에서, 의도하지 않은 부분에 반도체 물질(421, 422)이 남을 수도 있다.
다음, 도 9c에 도시한 바와 같이, 데이터 금속을 증착하고 패터닝하여 데이터선(500), 데이터 패드(530), 소스 전극(510) 및 드레인 전극(520)을 형성한 다음, 소스 및 드레인 전극(510, 520)을 마스크로 하여 도핑된 비정질 규소층(411)의 일부를 제거한다. 이 과정에서 데이터 금속의 일부가 원하지 않는 위치에 잔류할 수도 있다.
도 9에 도시한 바와 같이, 그 위에 보호막(600)을 증착하고 식각하여 드레인 전극(520), 데이터 패드(530) 및 게이트 패드(220)를 드러내는 접촉구(C1, C2, C3)를 형성한다. 이 단계에서, 데이터선(500)의 바깥에서 반도체 물질(421, 422) 등의 잔류 물질(420) 및 게이트 절연막(300) 또는 잔류 물질(420) 및 게이트 절연막(300) 및 보호막(600)을 동시에 식각하여 길게 트렌치(T)를 형성한다. 이때, 보호막(600) 및/또는 게이트 절연막(300)과 잔류 물질(420)과의 식각 선택비가 작거나, 잔류 물질(420)의 식각 속도가 빠른 조건하에서 건식 식각을 실시하며 식각 기체와 식각 시간을 적절이 조절하여 잔류 물질(420)을 충분히 제거한다.
다음, 도 9e에 도시한 바와 같이, ITO 등의 투명 도전 물질을 증착한 후 패터닝하여 접촉구(C1)를 통하여 드레인 전극(520)과 접촉하는 화소 전극(700)을 형성하며, 패드(220, 530)를 보호하기 위한 보호 패턴(710, 720)을 접촉구(C2, C3)를 통해 게이트 및 데이터 패드(220, 530)와 각각 접촉하도록 형성한다.
도 10a 내지 도 10d는 액정 표시 장치의 제조 방법의 제2 실시예를 도시한 단면도로서, 반도체층의 형성이후 게이트 절연막을 패터닝하여 게이트 패드를 드러내는 단계에서 트랜치를 형성하는 방법에 관한 것이다.
앞선 도 9a 및 도 9b에서와 마찬가지로, 투명한 절연 기판(100) 위에 게이트 금속을 증착하고 패터닝하여 게이트선(200), 게이트 패드(220) 및 게이트 전극(210)을 형성한 다음, 그 위에 게이트 절연막(200)을 형성하고, 비정질 규소 및 도핑된 비정질 규소를 차례로 적층한 후 패터닝하여 비정질 규소층(410) 및 도핑된 비정질 규소층(411)으로 이루어진 반도체 패턴(400)을 형성한다.
다음, 도 10a에 도시한 바와 같이, 게이트 절연막(300)을 패터닝하여 게이트 패드(220)를 드러내는 접촉구(C2)를 형성한다. 이 단계에서, 데이터선(500)이 위치할 부분과 화소 전극(700)이 놓일 부분 사이에 세로 방향으로 길게 트랜치(T)를 형성한다. 이때, 비정질 규소 등의 잔류 물질과 게이트 절연막(300)의 식각 선택비가 작거나 잔류 물질의 식각 속도가 빠르게 진행되는 조건하에서 트랜치(T)를 형성하여야 한다.
도 10b에 도시한 바와 같이, 데이터 금속을 증착하고 패터닝하여 데이터선(500), 데이터 패드(530), 소스 및 드레인 전극(510, 520)을 형성한 후, 소스 및 드레인 전극(510, 520)을 마스크로 하여 드러나 있는 도핑된 비정질 실리콘층(411)을 제거한다.
도 10c에서와 같이, 그 위에 보호막(600)을 증착하고, 드레인 전극(520)을 드러내는 접촉구(C1) 및 데이터 패드(530) 및 게이트 패드(220)를 드러내는 접촉구(C3, C2)를 각각 형성한다.
다음, 도 10에에서와 같이, ITO와 같은 투명 도전 물질을 증착하고 패터닝하여 화소 전극(700), 게이트 및 데이터 접촉 패턴(710, 720)을 형성한다. 이 단계에서, ITO 잔류 물질이 화소 사이를 연결하는 형태로 남는 경우에는 추가 식각 공정을 실시하여 연결 부위를 끊어준다.
이처럼, 제1 및 제2 실시예에 따른 방법에서는 화소 전극(700)과 데이터선(500) 사이에 걸쳐 형성되어 있는 반도체 잔존 물질(420)을 게이트 절연막(300) 또는 보호막(600)과 함께 홈을 파듯이 식각하여 제거함으로써, 잔존 물질(420)에 의해 화소 전극(700) 및 데이터선(500) 사이에 발생한 단락 불량부를 단선시킨다.
화소 전극(700)을 형성하는 단계에서 화소 전극 도전 재료가 잔류할 경우 추가 사진 식각 공정을 실시하여 트랜치를 형성하여야 하므로 공정이 추가되지만, 반도체 잔류 물질 및 데이터 금속 잔류 물질 등 모든 도전 잔류 물질을 완전히 제거할 수 있다는 장점이 있다.
다음에서, 화소 전극가 소스 및 드레인 전극의 하부에 위치하는 구조를 가지는 제3 및 제4 실시예 및 그 제조 방법을 설명한다.
도 11 내지 도 15는 본 발명의 제3 실시예에 따른 액정 표시 장치의 구조를 보여준다.
도 11은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고, 도 12는 도 11의 XII-XII' 선, 즉 박막 트랜지스터에 대한 단면도이고, 도 13은 도 11의 XIII-XIII'선에 대한 단면도이고, 도 14는 도 11의 XIV-XIV' 선, 즉 게이트 패드부에 대한 단면도이고, 도 15는 도 11의 XV-XV' 선, 즉 데이터 패드부에 대한 단면도이다.
앞선 실시예들과 마찬가지로, 기판(100) 위에 게이트선(200), 게이트 전극(210), 게이트 패드(220) 등의 게이트 배선이 형성되어 있다.
게이트 배선을 게이트 절연막(300)이 덮고 있으며, 게이트 절연막(300)에는 접촉구(C5)가 뚫려 있어서 게이트 패드(220)의 일부를 드러낸다. 또한, 게이트 절연막(300) 위에 앞선 실시예와 마찬가지의 형태로, 반도체 패턴(400)인 비정질 규소층(410) 및 오믹 접촉층인 도핑된 비정질 규소층(411)이 형성되어 있다.
앞서 언급한 바와 같이, 제3 실시예에서는 화소 전극(700)이 게이트 절연막(300) 위에 형성되어 있으며, 구동 회로부분과 접촉될 ITO 접촉 패턴(730, 740)이 게이트 패드(220) 부근 및 데이터 패드부가 형성될 부근에 형성되어 있다.
화소 전극(700)의 바깥쪽을 따라 게이트 절연막(300)이 제거된 트랜치(T3, T4)가 형성되어 있어서, 화소 전극(700)이 형성될 영역에 반도체 물질(420)이 잔존하여 인접한 화소 전극(700)이 단락될 가능성을 제거한다.
앞선 실시예서와 같이, 데이터선(500), 소스 및 드레인 전극(510, 520)가 형성되어 있다. 이때, 도 13에 도시한 바와 같이, 데이터선(500)은 화소 전극(700)과 트랜치(T3, T4)를 사이에 두고 형성되어 있다.
도 14에 도시한 바와 같이, 게이트 패드부 부근에는 접촉구(C5)를 통해 게이트 패드(220)와 접촉하고 ITO 접촉 패턴(730)과는 직접 접촉하는 연결 패턴(540)이 데이터 배선과 동일한 물질로 형성되어 있는데, ITO 접촉 패턴(730)의 가운데 부분이 드러나도록 개구부(C6)가 형성되어 있다.
또한, 데이터 패드부를 보여주는 도 15에서와 같이, 데이터 패드(530)가 ITO 접촉 패턴(740)을 덮고 있으며, ITO 접촉 패턴(740)의 가운데 부분이 드러나도록 데이터 패드(530) 일부가 제거된 개구부(C8)가 뚫려 있다.
즉, ITO 접촉 패턴(730, 740)을 매개로 패드(220, 530)에 외부 신호가 인가된다.
데이터선(500), 소스 및 드레인 전극(510, 520), 연결 패턴(540), 데이터 패드(530) 등을 보호막(600)이 덮고 있는데, ITO 접촉 패턴(730, 740)의 일부가 드러나도록 개구부(C7, C8)가 뚫려 있으며, 화소 전극(700) 상부의 보호막(600)도 제거되어 있다.
앞서 설명한 바와 같이, 화소 전극(700)의 가장자리를 따라 트랜치(T3, T4)가 형성되어 있으므로 데이터선(500)과 화소 전극(700) 또는 두 화소 전극(700) 사이에 반도체 물질(420)의 잔존에 의한 단락이 발생하지 않는다.
그러면, 이러한 구조의 액정 표시 장치를 제조하는 방법에 대하여 도 16a 내지 16f를 참고로 하여 설명한다.
도 16a 내지 도 16f는 본 발명의 액정 표시 장치의 제조 방법에 따른 제3 실시예를 공정 순서에 따라 도시한 단면도이다.
도 16a에서와 같이, 기판(100) 위에 게이트선(200), 게이트 전극(210) 및 게이트 패드(220) 등의 게이트 배선을 형성한다.
다음, 도 16b에 도시한 바와 같이, 그 위에 게이트 절연막(300), 비정질 규소막과 도핑된 비정질 규소막을 연속으로 증착한 다음, 비정질 규소막과 도핑된 비정질 규소막을 패터닝하여 반도체 패턴인 비정질 규소층(410)과 오믹 접촉층(411)을 형성한다. 반도체 패턴을 형성하는 과정에서 원하지 않는 부분 특히, 데이터선(400) 및 화소 전극(700)이 형성될 부분에 반도체 잔류 물질(420)이 남을 수 있다.
도 16c에 도시한 바와 같이, ITO와 같은 투명 도전 물질을 전면에 증착하고 패터닝하여 화소 전극(700), 게이트 및 데이터 패드부의 접촉 패턴(730, 740)을 각각 형성한다.
도 16d 도시한 바와 같이, 건식 식각으로 게이트 패드(220) 상부의 게이트 절연막(300)을 제거하여 접촉구(C5)를 형성한다. 이 단계에서, 화소 전극(700) 바깥쪽을 따라 게이트 절연막(300) 및 잔류 물질(420)을 제거하여 트랜치(T3, T4)를 형성한다. 이 건식 식각 이후 화소 전극(700) 형성 단계에서 남은 ITO 잔류 물질을 제거하기 위한 습식 식각을 추가로 실시하여 ITO 잔류 물질에 의한 화소 전극(700) 사이의 단락을 끊어준다.
또는, 게이트 절연막(300)을 건식 식각하여 트랜치(T3, T4)를 형성하기 이전 단계에서, ITO 화소 전극(700)에 사용한 동일 마스크로 ITO 잔류 물질을 건식 식각한다.
결국, 이 단계에서 ITO 잔류 물질 및 반도체 잔류 물질(420)이 동시에 제거된다.
도 16e에 도시한 바와 같이, 데이터 금속을 증착하고 패터닝하여 데이터선(500), 소스 및 드레인 전극(510, 520), 게이트 패드부의 연결 패턴(540) 및 데이터 패드부의 데이터 패드(530) 등을 형성한 다음, 소스 및 드레인 전극(510, 520)을 마스크로 하여 도핑된 비정질 규소층(411)의 드러난 부분을 제거한다. 이때, 연결 패턴(540)은 접촉구(C5)를 통해 게이트 패드(220)와 접촉된다.
다음, ITO 접촉 패턴(730, 740)의 가운데 부분이 드러나도록 연결 패턴(540)과 데이터 패드(530) 일부분을 식각하여 개구부(C6, C8)를 형성한다.
도 16f에 도시한 바와 같이, 보호막(600)을 전면에 증착하고 식각하여, 화소 전극(700)을 드러내고, ITO 접촉 패턴(730, 740)이 드러나도록 접촉구(C7, C9)를 형성한다.
본 발명의 제4 실시예에 따른 액정 표시 장치는 본 발명의 제3 실시예의 게이트 및 데이터 패드부와는 다른 패드부 구조를 가진다.
그러면, 도 17a 내지 도 17b를 참고로 하여 제4 실시예에 따른 구조를 설명하고, 도 18a 내지 도 18d를 참고로 하여 제4 실시예의 구조를 실현하는 제조 방법을 설명한다.
도 17a는 본 발명의 제4 실시예에 따른 게이트 패드부를 도시한 평면도 및 단면도이고, 도 17b는 데이터 패드부를 도시한 평면도 및 단면도이다.
도 17a 및 도 17b에 도시한 바와 같이, 기판(100) 위에 게이트 패드(220)가 형성되어 있고, 그 위에는 게이트 절연막(300)이 덮여 있으며, 게이트 절연막(300)에는 게이트 패드(220)를 드러내는 접촉구(C5)가 뚫려 있다.
게이트 절연막(300) 위에는 데이터 패드(530)가 크롬(cr) 등으로 형성되어 있으며, 게이트 패드(220)와 접촉구(C5)를 통해 접촉 패턴(540)이 데이터 패드(530)와 같은 물질로 형성되어 있다.
데이터 패드(530)와 접촉 패턴(540)을 보호막(600)이 덮고 있으며, 보호막(600)에는 접촉 패턴(540) 및 데이터 패드(530)를 드러내는 형태로 접촉구(C7, C9)가 형성되어 있다.
크롬 등의 금속은 공기 중에 드러나더라도 산화가 잘 일어나지 않으므로 제3 실시예에서와 같은 ITO 접촉 패턴이 필요하지 않다.
이러한 구조의 액정 표시 장치의 제조 방법을 도 12 및 도 13과 도 18a 내지 도 18d을 참고로 설명한다.
도 18a 내지 도 18d는 본 발명에 따른 액정 표시 장치의 제조 방법의 제4 실시예를 도시한 단면도이다.
도 18a에서와 같이, 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 형성한 다음, 그 위에 게이트 절연막(300)을 증착한다.
제3 실시예에서와 동일한 방법으로 반도체 패턴(410, 411), ITO 화소 전극(700) 및 트랜치(T3, T4)를 형성한다. 이 과정에서, 도 18b에 도시한 바와 같이 게이트 패드(220)를 드러내는 접촉구(C5)를 형성한다.
다음, 도 18c에 도시한 바와 같이, 데이터선(500), 소스 및 드레인 전극(510, 520), 게이트 패드부의 접촉 패턴(540) 및 데이터 패드(530)을 형성한다. 이때, 접촉 패턴(540)은 접촉구(C5)를 통해 게이트 패드(220)와 접촉한다.
도 18d에 도시한 바와 같이, 보호막(600)을 증착하고 화소 전극(700) 상부의 보호막(600)을 제거한다. 이 단계에서, 접촉 패턴(540)과 데이터 패드(530)를 드러내는 개구부(C7, C9)를 형성한다.
이처럼, 게이트 패드부 및 데이터 패드부를 제외하고는 제3 실시예에서와 동일한 구조 및 제조 방법으로 형성된다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치 및 그 제조 방법에서는 데이터선 및 화소 전극 사이에 트랜치를 형성하여 데이터선과 화소 전극 또는 화소 전극과 화소 전극 사이의 단락부를 단선시킴으로써, 화소의 점결함을 방지한다.
도 1은 종래의 액정 표시 장치에 대한 배치도이고,
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,
도 3은 도 2의 III-III' 선, 박막 트랜지스터에 대한 단면도이고,
도 4는 도 2의 IV-IV' 선, 게이트 패드부에 대한 단면도이고,
도 5는 도 2의 V-V' 선, 데이터 패드부에 대한 단면도이고,
도 6은 도 2의 VI-VI' 선에 대한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고,
도 8은 도 7의 VIII-VIII' 선에 대한 단면도이고,
도 9a 내지 도 9e는 본 발명에 따른 액정 표시 장치의 제조 방법의 제1 실시예를 도시한 단면도이고,
도 10a 내지 도 10d는 본 발명에 따른 액정 표시 장치의 제조 방법의 제2 실시예를 도시한 단면도이고,
도 11은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고,
도 12는 도 11의 XII-XII' 선에 대한 단면도이고,
도 13은 도 11의 XIII-XIII' 선에 대한 단면도이고,
도 14는 도 11의 XIV-XIV' 선에 대한 단면도이고,
도 15는 도 11의 XV-XV' 선에 대한 단면도이고,
도 16a 내지 도 16f는 본 발명에 따른 액정 표시 장치의 제조 방법의 제3 실시예를 도시한 단면도이고,
도 17a는 본 발명의 제4 실시예에 따른 게이트 패드부를 도시한 평면도 및 단면도이고,
도 17b는 본 발명의 제4 실시예에 따른 데이터 패드부를 도시한 평면도 및 단면도이고,
도 18a 내지 도 18d는 본 발명에 따른 액정 표시 장치의 제조 방법의 제4 실시예를 도시한 단면도이다.
Claims (25)
- 투명한 절연 기판,상기 기판에 세로 방향으로 형성되어 있는 데이터선,상기 데이터선을 덮고 있는 보호막,상기 데이터선과 인접하도록 상기 보호막 위에 형성되어 있는 화소 전극을 포함하며,상기 화소 전극의 가장자리 바깥을 따라 상기 보호막이 제거된 트랜치가 형성되어 있어 상기 데이터선과 상기 화소 전극이 도전 잔류 물질에 의해 도통되지 않도록 하는 액정 표시 장치.
- 제1항에서,상기 데이터선의 하부에 형성되어 있는 게이트 절연막을 더 포함하며, 상기 트랜치는 게이트 절연막에 걸쳐 패여 있는 액정 표시 장치.
- 제2항에서,상기 기판 위에 서로 평행하게 가로 방향으로 형성되어 있는 제1 및 제2 게이트선, 상기 제1 및 제2 게이트선을 서로 잇고 있으며 상기 화소 전극의 가장자리와 중첩하는 제1 및 제2 연결부를 포함하는 게이트선이 형성되어 있고, 상기 트랜치는 상기 제1 및 제2 연결부와 상기 데이터선 사이에 위치하는 액정 표시 장치.
- 투명한 절연 기판 위에 데이터선, 소스 및 드레인 전극 및 데이터 패드를 포함하는 데이터선을 형성하는 단계,상기 데이터선을 덮는 보호 절연막을 적층하는 단계,상기 보호 절연막을 식각하여 상기 데이터 패드를 드러내는 접촉구를 형성하는 단계,상기 보호 절연막 위에 투명 화소 전극을 형성하는 단계를 포함하며,상기 접촉구를 형성하는 단계에서 상기 화소 전극과 상기 데이터선 사이에 도전성 잔류 물질을 이분하기 위한 트랜치를 형성하는 액정 표시 장치의 제조 방법.
- 제4항에서,상기 보호 절연막 및 상기 도전성 잔류 물질을 식각하여 상기 트랜치를 형성하는 액정 표시 장치의 제조 방법.
- 제5항에서,상기 보호 절연막 및 상기 도전성 잔류 물질의 식각 선택비가 작은 조건 하에서 상기 트랜치를 형성하는 액정 표시 장치의 제조 방법.
- 제5항에서,상기 도전성 잔류 물질이 상기 보호 절연막보다 식각 속도가 빠른 조건 하에서 상기 트랜치를 형성하는 액정 표시 장치의 제조 방법.
- 제4항에서,상기 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 상기 게이트 배선을 덮는 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 반도체 물질을 적층하는 단계, 상기 반도체 물질을 식각하여 상기 게이트 전극 상부에 반도체 패턴을 형성하는 단계를 더 포함하며,상기 반도체 패턴 형성시 남은 반도체 잔류 물질과 상기 게이트 절연막 및 상기 보호 절연막을 동시에 식각하여 상기 트랜치를 형성하는 액정 표시 장치의 제조 방법.
- 제8항에서,상기 게이트 절연막과 상기 보호 절연막과 상기 반도체 물질의 식각 선택비가 작은 조건하에서 상기 트랜치를 형성하는 액정 표시 장치의 제조 방법.
- 제8항에서,상기 반도체 물질이 상기 게이트 절연막 및 상기 보호 절연막보다 식각 속도가 빠른 조건 하에서 상기 트랜치를 형성하는 액정 표시 장치의 제조 방법.
- 투명한 절연 기판,상기 기판 위에 형성되어 있는 게이트 배선,상기 게이트 배선을 덮고 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 화소 전극,상기 게이트 절연막 위에 상기 화소 전극과 인접하게 형성되어 있는 데이터선을 포함하며,상기 화소 전극 및 상기 데이터선을 덮는 보호 절연막을 더 포함하며,상기 화소 전극의 가장자리 바깥을 따라 상기 보호 절연막이 제거된 트랜치가 형성되어 있어, 상기 화소 전극과 상기 데이터선이 도전성 잔류 물질에 의해 도통되지 않는 액정 표시 장치.
- 제11항에서,상기 게이트 배선은 게이트선, 상기 게이트선의 끝에 형성되어 있는 게이트 패드를 포함하며, 상기 게이트 절연막에는 상기 게이트 패드를 드러내는 제1 접촉구가 형성되어 있는 액정 표시 장치.
- 제12항에서,상기 게이트 절연막 위에 상기 게이트 패드와 인접하게 형성되어 있는 제1 ITO 접촉 패턴, 상기 제1 접촉구를 통해 상기 게이트 패드와 접촉하며 상기 제1 ITO 접촉 패턴과 직접 접촉하는 연결 패턴을 더 포함하는 액정 표시 장치.
- 제13항에서,상기 연결 패턴은 상기 데이터선과 동일한 물질로 형성되어 있는 액정 표시 장치.
- 제14항에서,상기 제1 ITO 접촉 패턴을 드러내는 제1 개구부가 상기 연결 패턴에 형성되어 있는 액정 표시 장치.
- 제12항에서,상기 데이터선의 끝에 형성되어 있는 데이터 패드, 상기 데이터 패드 하부에 깔려 있는 제2 ITO 접촉 패턴을 더 포함하며, 상기 제2 ITO 접촉 패턴을 드러내는 제2 개구부가 형성되어 있는 액정 표시 장치.
- 제12항에서,상기 제1 접촉구를 통해 상기 게이트 패드와 접촉하며 데이터선과 동일한 물질로 상기 게이트 절연막 위에 형성되어 있는 패드 접촉 패턴, 상기 데이터선의 끝으로부터 연장되어 있는 데이터 패드를 더 포함하는 액정 표시 장치.
- 제17항에서,상기 데이터 패드 및 상기 패드 접촉 패턴이 드러나도록 상기 절연 보호막에 개구부가 형성되어 있는 액정 표시 장치.
- 투명한 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 가지는 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막을 적층하는 단계,상기 게이트 절연막 위에 반도체 물질을 적층하는 단계,상기 반도체 물질을 패터닝하여 상기 게이트 전극 상부에 반도체 패턴을 형성하는 단계,상기 게이트 절연막 위에 투명 도전 물질을 적층하는 단계,상기 투명 도전 물질을 식각하여 화소 전극을 형성하는 단계,상기 투명 도전 물질, 상기 화소 전극 및 상기 게이트 절연막을 덮는 절연 보호막을 형성하는 단계,상기 화소 전극 부근에 잔존하는 도전 물질을 제거하기 위하여 상기 절연 보호막에 트랜치를 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
- 제19항에서,상기 게이트 절연막을 건식 식각하여 상기 게이트 패드를 드러내는 제1 접촉구를 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
- 제20항에서,상기 건식 식각시 상기 반도체 패턴 형성시 남은 반도체 잔류 물질를 식각하여 상기 트랜치를 형성하는 액정 표시 장치의 제조 방법.
- 제21항에서,상기 게이트 절연막을 건식 식각하는 단계 이전에 상기 인접한 상기 화소 전극을 잇는 투명 도전 잔류 물질을 제거하기 위한 건식 식각하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
- 제21항에서,상기 건식 식각 이후 인접한 상기 화소 전극을 잇는 투명 도전 잔류 물질을 제거하기 위한 습식 식각을 실시하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
- 제20항에서,상기 화소 전극이 형성되어 있는 상기 게이트 절연막 위에 데이터선용 금속을 증착하는 단계, 상기 데이터선용 금속을 패터닝하여 데이터선, 소스 및 드레인 전극, 데이터 패드 및 상기 제1 접촉구를 통해 상기 게이트 패드와 접촉하는 금속 패턴을 형성하는 단계, 상기 절연 보호막을 식각하여 상기 금속 패턴과 상기 데이터 패드를 드러내는 제1 및 제2 개구부를 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
- 제24항에서,상기 투명 도전 물질을 식각하여 상기 금속 패턴에 의해 덮이는 제1 ITO 접촉 패턴 및 상기 데이터 패드에 의해 덮이는 제2 ITO 접촉 패턴을 형성하는 단계를 더 포함하며, 상기 제1 및 제2 ITO 접촉 패턴는 상기 제1 및 상기 제2 개구부를 통해 외부로 드러나는 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980029863A KR100543029B1 (ko) | 1998-07-24 | 1998-07-24 | 액정 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980029863A KR100543029B1 (ko) | 1998-07-24 | 1998-07-24 | 액정 표시 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000009436A KR20000009436A (ko) | 2000-02-15 |
| KR100543029B1 true KR100543029B1 (ko) | 2006-05-11 |
Family
ID=19545088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980029863A KR100543029B1 (ko) | 1998-07-24 | 1998-07-24 | 액정 표시 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100543029B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110303922A1 (en) * | 2010-06-09 | 2011-12-15 | Samsung Mobile Display Co., Ltd. | Display device and method for manufacturing the same |
| US9935133B2 (en) | 2015-03-17 | 2018-04-03 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060077853A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970071090A (ko) * | 1996-04-22 | 1997-11-07 | 쯔지 하루오 | 액티브 매트릭스 기판 및 그 제조 방법 |
-
1998
- 1998-07-24 KR KR1019980029863A patent/KR100543029B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970071090A (ko) * | 1996-04-22 | 1997-11-07 | 쯔지 하루오 | 액티브 매트릭스 기판 및 그 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110303922A1 (en) * | 2010-06-09 | 2011-12-15 | Samsung Mobile Display Co., Ltd. | Display device and method for manufacturing the same |
| US8481998B2 (en) * | 2010-06-09 | 2013-07-09 | Samsung Display Co., Ltd. | Display device and method for manufacturing the same |
| US9935133B2 (en) | 2015-03-17 | 2018-04-03 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000009436A (ko) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417214B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
| KR101253497B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| JP5379824B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100400421B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20140141166A (ko) | 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| JP4646420B2 (ja) | 薄膜トランジスタアレイ基板およびそれを用いた表示装置 | |
| KR100498630B1 (ko) | 액정표시장치 | |
| KR100543029B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH1115016A (ja) | 液晶表示装置 | |
| KR100222896B1 (ko) | 액정 표시 장치의 전극 배선 형성방법 | |
| KR100601163B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| JP4410928B2 (ja) | 開口パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法 | |
| KR100646780B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100502804B1 (ko) | 액정표시장치및그제조방법 | |
| KR100558716B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20000001759A (ko) | 액정표시장치의 제조방법 및 그 구조 | |
| KR100508031B1 (ko) | 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 | |
| JP4693219B2 (ja) | 液晶表示装置のｔｆｔアレイ基板およびその製造方法 | |
| KR100529574B1 (ko) | 평면 구동 방식의 액정 표시 장치 및 그 제조방법 | |
| KR20080044986A (ko) | 어레이 기판 및 이의 제조 방법 | |
| JP2008164881A (ja) | 表示装置およびその製造方法 | |
| KR100601169B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100315913B1 (ko) | 액정표시장치및그제조방법 | |
| KR19990017668A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121214 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |