JP4927063B2 - アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 - Google Patents

アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 Download PDF

Info

Publication number
JP4927063B2
JP4927063B2 JP2008283641A JP2008283641A JP4927063B2 JP 4927063 B2 JP4927063 B2 JP 4927063B2 JP 2008283641 A JP2008283641 A JP 2008283641A JP 2008283641 A JP2008283641 A JP 2008283641A JP 4927063 B2 JP4927063 B2 JP 4927063B2
Authority
JP
Japan
Prior art keywords
liquid crystal
active matrix
matrix substrate
wiring
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008283641A
Other languages
English (en)
Other versions
JP2009053714A (ja
Inventor
俊英 津幡
美広 岡田
厚志 伴
利典 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008283641A priority Critical patent/JP4927063B2/ja
Publication of JP2009053714A publication Critical patent/JP2009053714A/ja
Application granted granted Critical
Publication of JP4927063B2 publication Critical patent/JP4927063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136268Switch defects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、液晶表示装置等の表示装置に用いられるアクティブマトリクス基板に関する。
図15は、液晶表示装置に用いられる従来のアクティブマトリクス基板の構成である。同図に示されるように、アクティブマトリクス基板100には、交差配置された複数の走査信号線116および複数のデータ信号線115と、各信号線(115・116)の交点近傍に形成されたTFT112(Thin Film Transistor:薄膜トランジスタ)と、画素電極117とを備える。TFT112は、そのソース電極119がデータ信号線115に接続され、そのドレイン電極108がドレイン引き出し電極107を介して画素電極117に接続される。なお、走査信号線116は、TFT112のゲート電極を兼ねている。
ドレイン引き出し電極107と画素電極117との間に配される絶縁膜には穴が開けられており、これによってドレイン引き出し電極107と画素電極117とを接続するコンタクトホール110が形成されている。画素電極117はITO等の透明電極であり、アクティブマトリクス基板下からの光(バックライト光)を透過させる。
このアクティブマトリクス基板100においては、走査信号線116に送られる走査信号(ゲートON電圧)によってTFT112がON(ソース電極119とドレイン電極108とが導通状態)状態となり、この状態においてデータ信号線115に送られるデータ信号(信号電圧)が、ソース電極119、ドレイン電極108およびドレイン引き出し電極107を介して画素電極117に書き込まれる。なお、保持容量(Cs)配線118は、TFT112のオフ期間中における液晶層の自己放電を回避する等の機能を有する。
このようなアクティブマトリクス基板100の製造プロセスにおいては、異物や膜残り等によってTFT112のソース電極119とドレイン電極108との間で短絡(リーク)が生じることがある。このようなTFT不良が発生すると、画素電極117に正常な電圧(ドレイン電圧)が印加されなくなり、液晶表示装置において画素欠陥(輝点や黒点)となって現れる。これにより、液晶表示装置の製造歩留りが低下してしまう。
このTFT不良を救済する手法として、1つの画素に対して複数のTFTを並列に接続し、冗長構造とする構成が提案されている(特許文献1参照)。
特開平7−199221号公報(公開日:1995年8月4日)
特許文献1記載の液晶表示装置は複数のTFT(アクティブ素子)を並列配置することで冗長性を持たせるものであるが、TFTと走査信号線との間の寄生容量が増加するこのような冗長構造は、近年のように信号書き込み周波数が高くなると、表示品位(特に動画表示)の低下を招来するという問題がある。加えて、容量負荷が増えるために消費電力が増加し、また、TFTを並列に複数設けるために開口率が低下するという問題もある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、TFT不良(例えば、ソース電極とドレイン電極との短絡)を修正でき、かつ、高速表示への対応および消費電力の抑制を実現しうるアクティブマトリクス基板を提供する点にある。
本発明のアクティブマトリクス基板は、上記課題を解決するために、トランジスタと、該トランジスタの一方の導通電極に接続する画素電極と、保持容量配線とを備えたアクティブマトリクス基板であって、上記トランジスタの一方の導通電極から引き出された引き出し配線と、上記保持容量配線から引き出された延伸部とを備え、該延伸部は、絶縁層を介して上記引き出し配線の一部と重なっていることを特徴とする。
本構成によれば、トランジスタに動作不良が発生した場合に、上記絶縁層を貫通させて延伸部および引き出し配線を接続するとともに、この引き出し配線を、画素電極との接続部(例えば、コンタクトホール)および上記一方の導通電極間にて断線させることで、欠陥画素の画素電極をトランジスタから切り離しつつ該画素電極を上記延伸部および引き出し配線を介して保持容量配線に接続することができる。これにより、欠陥画素の画素電極を保持容量配線の電位に落とすことができる。したがって、本アクティブマトリクス基板を例えばノーマリーブラックの液晶表示装置に用いた場合には、動作不良が発生した画素(欠陥画素)を黒点化し、これを目立ちにくくすることができる。
さらに、上記構成では、保持容量配線から延伸部を引き出すものであるため、アクティブ素子を並列に配置する従来の構成と比較して容量負荷増加を大幅に抑えることができる。これにより、高速駆動への対応が可能となり、不要な消費電力増加も回避することができる。
なお、上記トランジスタが電界効果トランジスタ(TFT含む)であり、上記引き出し配線が、電界効果トランジスタのドレイン電極(上記一方の導通電極)に接続する構成とすることができる。
本発明では、上記引き出し配線は、上記導通電極から上記重畳部に到るまでの経路上に、上記延伸部と重ならないように設けられたコンタクトホールによる上記画素電極との接続部を有する。こうすれば、コンタクトホールを別の場所に設ける場合と比較して引き出し配線(遮光性)を短くすることができる。したがって、本アクティブマトリクス基板の開口率を向上させることができる。
さらに本発明では、上記引き出し配線は、上記導通電極から上記接続部に到るまでの経路上に上記画素電極と重ならない部分を有している。この場合、上記画素電極には切り欠き部が設けられ、該切り欠き部は、上記引き出し配線における上記導通電極から上記接続部に到るまでの経路と重なっている構成とすることもできる。該構成によれば、トランジスタに動作不良が発生した場合に、引き出し配線を、切り欠き部と重畳する部分(上に画素電極がない部分)で切断することができ、切断工程が容易となる。
さらに、この切り欠き部は、画素電極のエッジ部分に形成されていることが好ましい。こうすれば、切り欠き部が表示に与える影響を可及的に小さくすることができる。また、対向基板と組み合わされたときに、上記切り欠き部の少なくとも一部が、該対向基板が有するブラックマトリクスと重畳することが好ましい。こうすれば、切り欠き部による光漏れを、ブラックマトリクスによって防止することができる。
本発明においては、上記引き出し配線は、上記コンタクトホール内に、電極が形成されていない刳り貫き部を有する構成とすることもできる。こうすれば、本来遮光部分であるコンタクトホールに光透過部分を形成することができる。したがって、本アクティブマトリクス基板の開口率を向上させることができる。この場合、上記コンタクトホールの開口部は、上記刳り貫き部と交差する延伸形状であることが好ましい。こうすれば、製造工程で起こる位置ずれに強くなり、光透過部分を有しつつも、引き出し配線および画素電極の接触面積を十分担保できるコンタクトホールを実現できる。
本発明においては、上記保持容量配線は、トランジスタのもう一方の導通電極に接続するデータ信号線に沿うように延伸しており、この延伸部分が上記画素電極のエッジと重畳していることが好ましい。こうすれば、この延伸部分によって画素電極およびデータ信号線間の電界を遮蔽あるいは弱めることができる。したがって、本アクティブマトリクス基板を表示装置に適用したときに、その表示品位を向上させることが可能となる。
本発明においては、上記画素電極には、電極が形成されていない液晶分子配向制御用スリットが設けられ、(基板面の法線方向から見たときに)延伸部の少なくとも一部が、上記液晶分子配向制御用スリットと重畳していることが好ましい。
このように液晶分子配向制御用スリットを画素電極に設けることで、本アクティブマトリクス基板を液晶表示装置に適用したときに、その広視野角化を実現させることができる。
さらに、画素電極のスリット下に延伸部を形成することで、フリンジフィールド効果を高めることができる。また、画素電極のスリットは光透過領域(開口部)として機能していない領域であることから、延伸部をこのスリットと重なるように形成することで、保持容量配線の延伸(引き出し)による開口率低下を回避することができる。
本アクティブマトリクス基板は、液晶分子配向制御用突起を有する対向基板との組み合わせが可能であり、上記延伸部は、少なくともその一部が上記液晶分子配向制御用突起と重畳するように形成されていることが好ましい。
このように液晶分子配向制御用突起を対向基板(対向電極)に設けることで、本アクティブマトリクス基板を液晶表示装置に適用したときに、その広視野角化を実現させることができる。また、液晶分子配向制御用突起は光透過領域(開口部)として機能していない領域であることから、延伸部をこの液晶分子配向制御用突起と重なるように形成することで、保持容量配線の延伸(引き出し)による開口率の低下を回避することができる。
本発明においては、上記画素電極には、電極が形成されていない液晶分子配向制御用スリットが設けられ、上記引き出し配線の少なくとも一部が、上記液晶分子配向制御用スリットと重畳していることが好ましい。
このように液晶分子配向制御用スリットを画素電極に設けることで、本アクティブマトリクス基板を液晶表示装置に適用したときに、その広視野角化を実現させることができる。
また、画素電極のスリットは光透過領域(開口部)として機能していない領域であることから、上記引き出し配線をこのスリットと重なるように形成することで、引き出し配線による開口率の低下を回避することができる。この場合、上記引き出し配線を、上記一方の導通電極と上記コンタクトホールとの間において上記液晶分子配向制御用スリットと重畳するように形成しておくことが好ましい。こうすれば、トランジスタに動作不良が発生した場合に、引き出し配線を、液晶分子配向制御用スリットとの重畳部分(すなわち、上に画素電極がない部分)で切断することができ、便利である(切断工程が容易である)。
本アクティブマトリクス基板は、液晶分子配向制御用突起を有する対向基板との組み合わせが可能であり、上記引き出し配線は、少なくともその一部が上記液晶分子配向制御用突起と重畳するように形成されていることが好ましい。
このように液晶分子配向制御用突起を対向基板(対向電極)に設けることで、本アクティブマトリクス基板を液晶表示装置に適用したときに、その広視野角化を実現させることができる。また、液晶分子配向制御用突起は光透過領域(開口部)として機能していない領域であることから、上記引き出し配線(遮光性)をこの液晶分子配向制御用突起と重なるように形成することで、引き出し配線による開口率の低下を回避することができる。
本アクティブマトリクス基板は、トランジスタと、該トランジスタの一方の導通電極に接続する画素電極と、保持容量配線とを備えたアクティブマトリクス基板であって、上記保持容量配線を延伸し、この保持容量配線の延伸部と上記引き出し配線とが絶縁層を介して重畳する重畳部を設けることで、上記絶縁層の貫通による上記延伸部および引き出し配線の接続を可能にしたことを特徴とすると表現することもできる。
本アクティブマトリクス基板は、各画素領域に、第1および第2トランジスタと、第1トランジスタの一方の導通電極に接続する第1画素電極と、第2トランジスタの一方の導通電極に接続する第2画素電極と、第1および第2保持容量配線とを備えたアクティブマトリクス基板であって、上記第1トランジスタの一方の導通電極から引き出された第1引き出し配線と、上記第1保持容量配線から引き出された第1延伸部と、上記第2トランジスタの一方の導通電極から引き出された第2引き出し配線と、上記第2保持容量配線から引き出された第2延伸部とを備え、上記第1延伸部は、絶縁層を介して上記第1引き出し配線の一部と重なり、上記第2延伸部は、絶縁層を介して上記第2引き出し配線の一部と重なっている構成とすることもできる。
上記構成においては、1つの画素が2以上の副画素に分割され、副画素それぞれが個別に駆動される(いわゆるマルチ画素駆動)。該構成では、副画素の総輝度でもって表示を行うため、例えば1つの副画素を修正して黒点化しても画素全体は黒点にはならない。したがって、欠陥画素をより目立ちにくくすることができる。
本発明の表示装置は、上記アクティブマトリクス基板を備えることを特徴とする。
本発明の表テレビジョン受像機は、上記表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とする。
本発明のアクティブマトリクス基板の欠陥修正方法は、トランジスタと、該トランジスタの一方の導通電極に接続する画素電極と、保持容量配線とを備えたアクティブマトリクス基板の欠陥を修正する、アクティブマトリクス基板の欠陥修正方法であって、上記トランジスタの一方の導通電極に接続する引き出し配線を形成するとともに、上記保持容量配線あるいはこれに接続する延伸部を、上記引き出し配線の一部と絶縁層を介して重畳するように形成し、かつ、上記引き出し配線をコンタクトホールによって画素電極に接続しておき、上記トランジスタに動作不良が発生した場合には、上記絶縁層を貫通させて引き出し配線および保持容量配線を接続するとともに、この引き出し配線を上記一方の導通電極およびコンタクトホール間にて断線させることを特徴とする。
上記方法によれば、上記トランジスタに動作不良が発生した場合に、画素電極と延伸部とを引き出し配線を介して接続し、欠陥画素の画素電極を保持容量配線の電位に落とすことができる。したがって、例えばノーマリーブラックの液晶表示装置に用いた場合には、動作不良が発生した画素(欠陥画素)を黒点化し、これを目立ちにくくすることができる。上記方法では、上記断線を、画素電極のエッジ部分と重畳する位置で行うことが好ましい。また、上記画素電極に、上記断線を行う箇所と重畳する切り欠き部を形成しておくことが好ましい。
上記方法においては、画素電極に、電極が形成されていない液晶分子配向制御用スリットが設けられる場合に、上記断線を行う箇所がこの液晶分子配向制御用スリットと重畳するように上記引き出し配線を形成しておくことが好ましい。こうしておけば、断線工程が容易である。
以上のように、本アクティブマトリクス基板によれば、トランジスタに動作不良が発生した場合に、画素電極と保持容量配線とを、延伸部および引き出し配線を介して接続することができる。これにより、例えばノーマリーブラックの液晶表示装置に用いた場合には、動作不良のある画素(欠陥画素)を黒点化し、これを目立ちにくくすることができる。これにより、歩留りを向上させることができる。さらに、上記構成では、アクティブ素子を並列に配置する従来の構成と比較して容量負荷増加を大幅に抑えることができる。これにより、高速駆動への対応が可能となり、不要な消費電力増加も回避することができる。
本発明の実施の一形態を図1〜図14に基づいて説明すれば以下のとおりである。
図1は、本実施の形態に係るアクティブマトリクス基板の構成を示す(基板裏面からの)透視平面図である。
図1に示されるように、アクティブマトリクス基板10には、互いに直交するように図中左右方向に形成された複数の走査信号線16および図中上下方向に形成されたデータ信号線15と、各信号線(15・16)の交点近傍に形成されたTFT12(Thin Film Transistor:薄膜トランジスタ)と、画素電極17とを備える。TFT12は、そのソース電極9がデータ信号線15に接続され、そのドレイン電極8がドレイン引き出し配線7(引き出し配線)を介して画素電極17に接続される。なお、走査信号線16は、TFT12のゲート電極を兼ねている。このTFTオンゲート構造によって開口率を向上させることができる。画素電極17はITO等の透明電極であり、アクティブマトリクス基板10下からの光(バックライト光)を透過させる。
このアクティブマトリクス基板10においては、走査信号線16に送られる走査信号(ゲートON電圧)によってTFT12がON(ソース電極9とドレイン電極8とが導通状態)状態となり、この状態においてデータ信号線15に送られるデータ信号(信号電圧)が、ソース電極9、ドレイン電極8およびドレイン引き出し配線7を介して画素電極17に書き込まれる。本アクティブマトリクス基板10の各部の詳細は以下のとおりである。
画素電極17には、液晶分子の配向を制御するためのスリット(液晶分子配向制御用スリット)55が横V字形状(V字を90度回転させた形状)に設けられている。これは、広視野角化を目的として、特に大型液晶TV等に用いられるMVA(Multi−domain Vertical Alignment)方式に用いられる構成である(例えば、特開2001−83523号公報参照)。このMVA方式は、アクティブマトリクス基板の画素電極にスリット(電極切除パターン)を設けるとともに、対向基板の対向電極に液晶分子配向制御用突起(リブ)を設け、これによって形成されるフリンジフィールド(Fringe Field)を利用するものである。このフリンジフィールドによって液晶分子の配向方向を複数方向に分散させることができ、広視野角が実現される。なお、スリット55の(基板面垂直方向から見たときの)平面形状としては、図1に示すように、一定の周期でジグザクに屈曲した帯状等が考えられる。
保持容量(Cs)配線18は、図1において、データ信号線15と直交して(走査信号線16に平行に)画素電極17を横切るように形成されている。保持容量配線18からは修正用配線19が引き出され、また保持容量配線延伸部20が延伸している。
修正用配線19は、保持容量配線18の中程(画素電極17の中央部下付近)から斜めに引き出され、その端部が重畳部57となっている。この重畳部57において、ドレイン引き出し配線7の端部と修正用配線19の端部とが重畳する。一方、保持容量配線延伸部20は、データ信号線15に沿って画素電極17のエッジを跨ぐ(保持容量配線延伸部20の一部が画素電極17に重畳し、他の部分が重畳しない)ように形成されている。
ここで、保持容量配線18と画素電極17と両者間に位置する(層間)絶縁膜とによって保持容量が形成され、また、保持容量配線延伸部20と画素電極17と両者間に位置する(層間)絶縁膜とによって保持容量が形成される。なお、修正用配線19と画素電極17と両者間に位置する(層間)絶縁膜とによっても保持容量が形成される。これらの保持容量は、画素電極17に次のデータ信号が入力されるまでの間、画素電極17に書き込まれた電位を保持するための補助的な容量として機能する。
さらに、本アクティブマトリクス基板10では、修正用配線19がTFT不良の修正用として(後に詳述)、保持容量配線延伸部20がデータ信号線15および画素電極17間の電界の遮蔽あるいは低減用として利用される。
なお、修正用配線19が保持容量配線18から斜めに引き出されているのは、この修正用配線19と、アクティブマトリクス基板10の対向基板(対向電極)に設けられる液晶分子配向制御用突起(リブ)とを重畳させるためである。このように、遮光性の修正用配線19を、同じく遮光性の配向制御用突起(リブ)下に形成することで、修正用配線19による開口率低下を回避することができる。また、光漏れも防止できる。
ドレイン引き出し配線7は、重畳部57(一方の端部)とドレイン電極8(もう一方の端部)との間に、コンタクト領域C1・C2を備える。このコンタクト領域C1にはコンタクトホール11aが形成され、このコンタクトホール11a内においてドレイン引き出し配線7と画素電極17とが接続される。また、コンタクト領域C2にはコンタクトホール11bが形成され、このコンタクトホール11b内においてドレイン引き出し配線7と画素電極17とが接続される。ここで、ドレイン引き出し配線7も、上記した対向基板(対向電極)の液晶分子配向制御用突起(リブ)と重畳するように形成されている。このように、遮光性のドレイン引き出し配線7を、同じく遮光性のリブ下に形成することで、ドレイン引き出し配線7による開口率低下を回避することができる。また、光漏れも防止できる。
図2は、図1のTFT12の断面図である。同図に示すように、ガラス基板60上にゲート電極を兼ねる走査信号線16が形成され、このゲート電極上にゲート絶縁膜23が形成される。このゲート絶縁膜23上には半導体層(i層)50が形成され、この半導体層50上に、ドレイン電極8およびソース電極9が形成される。このドレイン電極8上にはドレイン引き出し配線7が形成され、ソース電極9上にはデータ信号線15が形成される。そして、ドレイン引き出し配線7上、ドレイン電極8およびソース電極9間、およびデータ信号線15上にパッシベーション膜26が形成されている。
図3は、図1の重畳部(57)を含む断面図である。同図に示すように、ガラス基板60上に修正用配線19が形成され、この修正用配線19上にゲート絶縁膜23を介してドレイン引き出し配線7が形成される。この修正用配線19とドレイン引き出し配線7とがゲート絶縁膜23を介して重なる部分が重畳部57である。本実施の形態では、上記重畳部57の面積を約200μmとしており、TFT12に短絡等の不良が発生した場合に絶縁層(ゲート絶縁膜)23を貫通させて修正用配線19およびドレイン引き出し配線7を導通させることが可能である。
このように、重畳部57の面積を約200μmとすることで、イットリウムアルミニウムガーネット(YAG)レーザ等にて絶縁膜の溶融加工を行う場合に、充分なレーザ照射領域が確保され、修正用配線19とドレイン引き出し配線7との導通の信頼性を向上させることができる。また、フォトリソグラフィ工程でのアライメントずれによる重畳部の面積の変動、レーザ照射時におけるYAGレーザの照射ビーム径の広がり、レーザ照射後の修正用配線19やドレイン引き出し配線7の溶融箇所がテーパ状となる膜形状を考慮した場合には、重畳部の面積をある程度大きくすることがより好ましく、具体的には、400μm以上であることがより好ましい。
ドレイン引き出し配線7上にはパッシベーション膜26が形成される。なお、図1の場合は、重畳部57がスリット55に重ならないため、パッシベーション膜26上に画素電極(ITO)が形成される(この点、図示せず)。
以下に、本実施の形態におけるTFT不良(画素欠陥)の修正方法について説明する。
TFT12に不良があったものとして、これを修正した後のアクティブマトリクス基板を図4に示す。同図に示されるように、TFT12に不良が認められた場合、ドレイン引き出し配線7をドレイン電極8およびコンタクトホール11b間で断線させるとともに、重畳部57においてゲート絶縁膜23(図3参照)を貫通させ、修正用配線19およびドレイン引き出し配線7を導通させる。これにより、修正用配線19と画素電極17とがドレイン引き出し配線の一部7rおよびコンタクトホール11a・11bを介して電気的に接続される。これにより、画素電極17の電位を常に保持容量配線18に等しくすることができ、ノーマリーブラックの液晶表示装置において黒点(輝点に比べて目立たない)とすることができる。上記断線箇所は、ドレイン電極8およびコンタクトホール11b(あるいはコンタクトホール11a)間であればどこでも良い。もっとも、断線(切断)箇所を決定しておき、その箇所を予め細く形成する等、カットをし易くしておいても構わない。
ここで、ドレイン引き出し配線7を切断する際、その上部にITO(画素電極17)が存在しない方が、切断工程が容易である。そこで、図7のように、ドレイン引き出し配線7を、ドレイン電極8およびコンタクトホール11a(11b)間においてスリット55下を経由するように引き回しておき、このスリット55の下で切断を行うことも可能である。また、図9のように、画素電極17のエッジ部分に切り欠き部(あるいは刳り貫き部)66を形成しておき、この下でドレイン引き出し配線7を切断することもできる。画素電極17のエッジを対向基板のブラックマトリクス(図10参照)と重畳させれば、切り欠き部66による光漏れも防止できる。ここで、ブラックマトリクスはTFTの遮光用のブラックマトリクスと兼用させることができるため、開口率の低下を抑制することができる。
ドレイン引き出し配線7のカットは、例えば、切断箇所に対してアクティブマトリクス基板10の表面または裏面からレーザを照射することによって行われる(破壊分離)。使用するレーザ波長としては、例えば、YAGレーザの第4高調波(波長266nm)が挙げられる。一方、ドレイン引き出し配線7と修正用配線19との導通(重畳部57のメルト)には、導通箇所(重畳部57)に対してアクティブマトリクス基板10の表面または裏面からレーザを照射することによって行われる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
アクティブマトリクス基板の欠陥は、外観検査や電気的検査などによって特定できる。この電気的検査の一例として、結晶を電界中に設置すると電界強度に応じて結晶の光透過率が変化するという電気光学効果を応用した手法がある。すなわち、電界強度に応じて透過率が線形的に変化するモデュレータの一面に透明電極が形成され、その反対面は光が反射するように反射面が形成されている。モデュレータは、この反射面側がアクティブマトリクス基板10と対向するように設置され、モデュレータの電極側から照射された光は、モデュレータ内を透過し、前記反射面で反射される。この反射光をCCD(電荷結合素子:Charge Coupled Devices)カメラで受光する。この反射光の強度に基づいて、アクティブマトリクス基板の欠陥箇所を特定する。また、外観検査の一例としては、パターン認識により隣接する絵素同士でパターンを比較し、差のある場合に欠陥と判定する方法がある。
なお、アクティブマトリクス基板の欠陥修正は、少なくとも画素電極を形成した後に行うことができ、ドレイン引き出し配線7形成後、チャネルエッチング後に行うこともできる。ただ、リークしているチャネルを確実に電気的に切り離し、迂回経路を形成するには、パネル点灯確認ができる液晶層形成後(アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、液晶を注入・封止し、液晶パネル状態にした後)の方がより好ましい。
以下、本アクティブマトリクス基板の製造方法の一例について説明する。本実施の形態では、ガラス、プラスチック等の透明絶縁性基板60上に、走査信号線16に接続されたゲート電極が設けられる。ただし、本実施の形態では走査信号線上16にTFT12が設けられているため、走査信号線16がTFT12のゲート電極として機能している。走査信号線16(ゲート電極)は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、あるいはそれらの積層膜を1000Å〜3000Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法等にて必要な形状にパターニングすることで形成される。
また、走査信号線16(ゲート電極)の形成と同一工程にて保持容量配線18、修正用配線19、保持容量配線延伸部20が形成される。このように同一工程にて形成することで、製造工程の短縮及び製造コストの低減が可能になる。修正用配線19および保持容量配線延伸部20は、後工程にて上層に形成されるドレイン引き出し配線7と重なるように形成しておく。
さらに、本実施の形態では、走査信号線16(ゲート電極)、保持容量配線18、修正用配線19および保持容量配線延伸部20上を覆うようにゲート絶縁膜23が設けられている。ゲート絶縁膜23は、窒化シリコンや酸化シリコン等の絶縁膜により形成される。その上には走査信号線16(ゲート電極)と重なるように、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層50が設けられ、さらにオーミックコンタクト層として、ソース電極9およびドレイン電極8となる、リン等の不純物をドープしたnアモルファスシリコン等からなる低抵抗半導体層が設けられる。これら窒化シリコンや酸化シリコン等のゲート絶縁膜23、アモルファスシリコン等の高抵抗半導体層50、nアモルファスシリコン等の低抵抗半導体層(8・9)は、それぞれプラズマCVD(化学的気相成長)法等により成膜され、フォトエッチング法等によりパターン形成される。
本実施の形態では、例えば、ゲート絶縁膜23としての窒化シリコン膜の膜厚を3000Å〜5000Å程度、高抵抗半導体層50としてのアモルファスシリコン膜の膜厚を1000Å〜3000Å程度、低抵抗半導体層(8・9)としてnアモルファスシリコン膜の膜厚を400Å〜700Å程度とした。
データ信号線15およびドレイン引き出し配線7は同一工程により形成される。データ信号線15およびドレイン引き出し配線7は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、あるいはそれらの積層膜を1000Å〜3000Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターン形成することで形成される。TFT12は、アモルファスシリコン膜等の高抵抗半導体層50、nアモルファスシリコン膜等の低抵抗半導体層8・9に対して、データ信号線15およびドレイン引き出し配線7のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行うことで形成する。
本実施形態では、パッシベーション膜26(層間絶縁膜)として、窒化シリコン、酸化シリコン等の無機絶縁膜、が設けられる。例えば、プラズマCVD法等により成膜した2000Å〜5000Å程度の膜厚の窒化シリコン膜を用いることができる。
本実施の形態では、コンタクトホール11(11a・11b)は、TFT12、走査信号線16、データ信号線15、ドレイン引き出し配線7の上部を覆うように形成されたパッシベーション膜26を貫いて形成されている。コンタクトホール11は、フォトエッチング法等にて必要な形状にパッシベーション膜26をパターニングすることで形成される。
本実施の形態では、画素電極17は、パッシベーション膜26の上層に形成され、例えば、ITO、IZO、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により1000Å〜2000Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターニングすることで形成される。
本アクティブマトリクス基板10を液晶パネル化したときの構成を図10に示す。同図に示すように、本アクティブマトリクス基板10を備える液晶パネル80は、バックライト光源側から順に、偏光板81、本アクティブマトリクス基板10、配向膜82、液晶層83、カラーフィルタ基板84、および偏光板85を備える。カラーフィルタ基板84は、液晶層83側から順に、配向膜85、共通(対向)電極86、着色層87(ブラックマトリクス99を含む)、ガラス基板88を備える。そして、この共通(対向)電極86に液晶分子配向制御用突起(リブ)86xが設けられている。液晶分子配向制御用突起86xは、例えば、感光性樹脂等により形成される。リブ86xの(基板面垂直方向から見たときの)平面形状としては、一定の周期でジグザクに屈曲した帯状(横V字形状)等が挙げられる。
ここで、液晶パネル化する際の、アクティブマトリクス基板とカラーフィルタ基板との間に液晶を封入する方法を説明しておく。液晶の封入方法については、基板周辺に液晶注入のため注入口を設けておいて真空で注入口を液晶に浸し、大気開放することによって液晶を注入した後UV硬化樹脂などで注入口を封止する、真空注入法などの方法で行ってもよい。しかしながら、垂直配向の液晶パネルでは、水平配向パネルに比べ注入時間が非常に長くなることから、以下に示す液晶滴下貼り合せ法を用いることが好ましい。まず、アクティブマトリクス基板の周囲にUV硬化型シール樹脂を塗布し、カラーフィルタ基板に滴下法により液晶の滴下を行う。液晶滴下法により液晶によって所望のセルギャップとなるよう最適な液晶量をシールの内側部分に規則的に滴下する。次に、上記のようにシール描画および液晶滴下を行ったカラーフィルタ基板とアクティブマトリクス基板とを貼合せるため、貼り合わせ装置内の雰囲気を1Paまで減圧し、この減圧下において基板の貼合せを行う。その後、雰囲気を大気圧にしてシール部分を押しつぶし、所望のセルギャップを得る。ついでUV照射によってシール樹脂を仮硬化した後、シール樹脂の最終硬化を行うためにベークを行う。この時点でシール樹脂の内側に液晶が行き渡り液晶がセル内に充填された状態となる。そして、ベーク完了後にパネル単位への分断を行い、偏光板を貼り付ける。以上により、図10に示すような液晶パネルが完成する。
本実施の形態では、アクティブマトリクス基板を図5のように構成することも可能である。すなわち、1つの画素Pの中に2つの副画素P1・P2を設ける。副画素P1において、TFT12aと、TFT12aのドレイン電極に接続するドレイン引き出し配線7aと、画素電極17aと、保持容量配線18aとが設けられるとともに、画素電極17aがコンタクトホール11a・11bを介してドレイン引き出し配線7aに接続され、かつ、保持容量配線18aから引き出された修正用配線19aとドレイン引き出し配線7aとが絶縁層を介して重畳する重畳部57aが設けられる。また、副画素P2において、TFT12bと、TFT12bのドレイン電極に接続するドレイン引き出し配線7bと、画素電極17bと、保持容量配線18bとが設けられるとともに、上記画素電極17bがコンタクトホール11x・11yを介してドレイン引き出し配線7bに接続され、かつ、保持容量配線18bから引き出された修正用配線19bとドレイン引き出し配線7bとが絶縁層を介して重畳する重畳部57bが設けられる。なお、TFT12a・12bのゲート電極は、ともに走査信号線16が兼ねている。
ここで、保持容量配線18aは、画素電極17aの、走査信号線16の反対側にあってデータ信号線15と直角をなすエッジに重畳するように形成され、修正用配線19aは、保持容量配線18aにおけるデータ信号線15との交差部分近傍から、画素電極17a内に横V字(V字を90度回転させた形状)を描くように引き出され、その端部が重畳部57aとなっている。また、保持容量配線18bは、画素電極17bの、走査信号線16の反対側にあってデータ信号線15と直角をなすエッジに重畳するように形成され、修正用配線19bは、保持容量配線18bにおけるデータ信号線15との交差部分近傍から、画素電極17b内に横V字(V字を90度回転させた形状)を描くように引き出され、その端部が重畳部57bとなっている。
図5のような構成は、マルチ画素構造と呼ばれる。このような2以上の副画素により画素を構成することで、画素欠陥が発生し修正を行っても、正常画素の割合の低下が抑えられる。本構成によれば、例えば37インチ960×540ドットの表示装置の場合、1画素サイズは284μm×854μmであるが、2つの副画素から構成すれば1画素サイズはその2分の1となり、正常画素の割合の低下を抑えることができる。
このマルチ画素構造が適用される場合には、副画素P1・P2の輝度が互いに異なるように駆動することが好ましい。こうすれば、1つの画素内に明るい副画素および暗い副画素の両方が存在するため、面積階調によって中間調を表現することができ、液晶ディスプレイ画面の斜め視角における白浮きを改善できる。
このマルチ画素構成においては、1つの画素Pに、互いに逆の位相の信号電圧が印加される2以上の保持容量配線(18a・18b)が設けられる。そして、各保持容量配線(18a・18b)は、異なる副画素(P1・P2)の画素電極(17a・17b)と絶縁層を介して重畳する。これにより、明るい副画素および暗い副画素を形成することができる。なお、各保持容量配線(18a・18b)に印加される互いに逆の位相の信号電圧とは、複数の副画素を有する画素において、面積階調を操作するために用いられるCs波形電圧のことを意味し、ゲート信号のオフ後に、容量結合を行うタイミングで、ソースから供給されるドレイン信号電圧(Vs)の突き上げに寄与するCs波形電圧(Cs極性が+)と、Vsの突き下げに寄与するCs波形電圧(Cs極性が−)との2種類がある。このようなマルチ画素構造(面積階調技術)においては、Cs波形電圧、Cs容量及び液晶容量の容量結合により、画素への実効電圧を副画素毎に変えて明・暗の副画素を形成させ、これらのマルチ駆動を実現することができる。なお、マルチ画素構造(面積階調技術)については、例えば、特開2004−62146号公報等に詳細が開示されている。
なお、マルチ画素構造にする場合、例えば、明るい副画素の面積が暗い副画素の面積と等しい1:1画素分割構造や、明るい副画素の面積が暗い副画素の面積の1/3である1:3画素分割構造等が挙げられる。中でも、1:3画素分割構造が液晶ディスプレイ画面の斜め視角における白浮き対策(視野角改善)として特に有効である。
なお、明るい副画素をP1、暗い副画素をP2として、暗い副画素P2のTFT12bにてチャネルリークした場合は、明るい副画素P1よりも比較的欠陥として認識されにくい。したがって、明るい副画素P1のみに修正用配線19aとドレイン引き出し配線7aとが重なる部分57aを設け(すなわち、図5において、画素P2には重畳部57bを設けない)、欠陥画素修正を実施するようにしても構わない。こうすれば、画素欠陥修正工程を削減でき、また、開口率の低下を抑えることもできる。
本実施の形態では、アクティブマトリクス基板を図6のように構成することも可能である。すなわち、修正用配線19を画素電極17のスリット55に重なるように形成する。このように、画素電極スリット55下に画素電極17と異なる電位の修正用配線19を配設することで、スリット55におけるフリンジフィールド効果がより効果的に発現し、液晶の配向規制力が向上する。また、光漏れも防止できる。さらに、開口率に寄与しないスリット55の下に遮光性の修正用配線19を形成することで、修正用配線19による開口率低下を回避することができる。この場合、図14のように、画素電極17のスリット55のできるだけ多くの部分の下(好ましくはスリット55の下すべて)に保持容量配線18の延伸部21を設けておけば、一層効果的である。
さらに、図6のように、ドレイン引き出し配線7の(できるだけ多くの部分)を画素電極17のスリット55に重なるように形成することが好ましい。こうすれば、開口率に寄与しない液晶分子配向制御用スリット55の下に遮光性のドレイン引き出し配線7を形成することで、ドレイン引き出し配線7による開口率低下を回避することができる。また、光漏れも防止できる。また、トランジスタ12に動作不良が発生した場合に、ドレイン引き出し配線7を、液晶分子配向制御用スリット55との重畳部分(すなわち、上に画素電極17がない部分)で切断することが可能となり、切断工程が容易となる。
本実施の形態では、アクティブマトリクス基板を図8のように構成することも可能である。すなわち、コンタクト領域C1(のドレイン引き出し配線7)に、図中上下方向を長手方向とする長方形形状の刳り貫き部5a(電極非形成領域)を設ける。そして、ドレイン引き出し配線7と画素電極17との間に配される絶縁膜(図示せず)に、上記刳り貫き部5aとその中程部分で略直角に交差する、図中左右方向を長手方向とする長方形形状の穴を設ける。これにより、上記絶縁膜の穴がホール開口部となって、コンタクトホール11aが形成され、このコンタクトホール11a内においてドレイン引き出し配線7と画素電極17とが接続される。また、コンタクト領域C2(のドレイン引き出し配線7)に、図中左右方向を長手方向とする長方形形状の刳り貫き部5b(電極非形成領域)を設ける。そして、ドレイン引き出し配線7と画素電極17との間に配される絶縁膜(図示せず)に、上記刳り貫き部5bとその中程部分で略直角に交差する、図中上下方向を長手方向とする長方形形状の穴を設ける。これにより、上記絶縁膜の穴がホール開口部となって、コンタクトホール11bが形成され、このコンタクトホール11b内においてドレイン引き出し配線7と画素電極17とが接続される。このように、光が透過しないドレイン引き出し配線7に電極が形成されていない刳り貫き部5a・5b(光透過部)を設けることで、光透過率(開口率)を向上させることができる。加えて、コンタクトホール11を、その開口部が上記刳り貫き部5と交差する延伸形状となるように形成しているため、製造工程(フォトリソグラフ等)での位置ずれに強く、電極領域および画素電極間のコンタクト面積の変動(減少)を回避あるいは大幅に抑えることができる。この図8の構成は、ドレイン引き出し配線7のコンタクト領域が、画素電極17のスリット55や液晶分子配向制御用突起(リブ)の下に形成しない(できない)場合に特に好適といえる。
本実施の形態では、図1に示すように、重畳部57の形状を四角形としているがこれに限定されない。例えば、円形、三角形、半円形、台形等であってもよい。すなわち、修正用配線19の一部が、ゲート絶縁膜23を介してドレイン引き出し配線7のパターンに重なるように設けられ、少なくともレーザ照射用の領域が確保されていれば良い。また、重畳部57の配置場所も特に限定されるものではない。また、保持容量配線18、修正用配線19、あるいは保持容量配線延伸部20の形成位置も上記した各構成に限定されない。
上記実施の形態で得られるアクティブマトリクス基板と、アクティブマトリクス基板の各画素に対応するようにマトリクス状に設けられた赤、緑、青のうちのいずれか1つの着色層と、各着色層の間に設けられた遮光性のブラックマトリクスからなるように形成されたカラーフィルタ基板を貼り合わせ、液晶を注入・封止することで、液晶表示パネルが形成される(図10参照)。この液晶パネルにドライバ(液晶駆動用LSI)等を接続し、偏光板やバックライトを装着することで本発明の液晶表示装置が形成される。
この液晶表示装置を適用したテレビジョン受信機について、図11〜図13を参照しながら以下に説明する。
図11は、テレビジョン受信機用における液晶表示装置601の回路ブロックである。液晶表示装置601は、図11に示すように、Y/C分離回路500、ビデオクロマ回路501、A/Dコンバータ502、液晶コントローラ503、液晶パネル504、バックライト駆動回路505、バックライト506、マイコン507、階調回路508を備えた構成となっている。上記構成の液晶表示装置601において、まず、テレビ信号の入力映像信号は、Y/C分離回路500に入力され、輝度信号と色信号に分離される。輝度信号と色信号はビデオクロマ回路501にて光の3原色である、R、G、B に変換され、さらに、このアナログRGB信号はA/Dコンバータ502により、デジタルRGB信号に変換され、液晶コントローラ503に入力される。液晶パネル504では液晶コントローラ503からのRGB信号が所定のタイミングで入力されると共に、階調回路508からのRGBそれぞれの階調電圧が供給され、画像が表示されることになる。これらの処理を含め、システム全体の制御はマイコン507が行うことになる。なお、映像信号として、テレビジョン放送に基づく映像信号、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号に基づいて表示可能である。
さらに、本テレビジョン受像機は、図12に示すように、チューナ部600と液晶表示装置601を備えており、チューナ部600はテレビジョン放送を受信して映像信号を出力し、液晶表示装置601はチューナ部600から出力された映像信号に基づいて画像(映像)表示を行う。
また、本テレビジョン受信機は、例えば、図13に示すように、液晶表示装置601を第1筐体301と第2筐体306とで包み込むようにして挟持した構成となっている。第1筐体301は、液晶表示装置601で表示される映像を透過させる開口部301aが形成されている。また、第2筐体306は、液晶表示装置601の背面側を覆うものであり、該液晶表示装置601を操作するための操作用回路305が設けられるとともに、下方に支持用部材308が取り付けられている。
表示装置としては、図11に示した液晶表示装置を適用できるが、有機EL表示装置などの他の表示装置でも適用可能である。
なお、本発明は液晶表示装置に限定されるものではなく、例えば、カラーフィルタ基板と、カラーフィルタ基板と対向するように本発明のアクティブマトリクス基板を配置し、それら基板と基板との間に有機EL層を配置することで有機ELパネルとし、パネルの外部引き出し端子にドライバ等を接続することにより有機EL表示装置を構成することも可能である。また、液晶表示装置や有機EL表示装置以外であっても、アクティブマトリクス基板で構成される表示装置であれば、本発明は適用可能である。
本発明のアクティブマトリクス基板は、例えば液晶テレビに好適である。
本実施の形態に係るアクティブマトリクス基板の構成を示す平面図である。 本アクティブマトリクス基板の構造を示す断面図である。 本アクティブマトリクス基板の構造を示す断面図である。 本実施の形態に係るアクティブマトリクス基板(欠陥修正後)の構成を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板の構成例を示す平面図である。 本アクティブマトリクス基板を備える液晶パネルの断面図である。 本実施の形態に係る液晶表示装置の構成を示すブロック図である。 本実施の形態に係るテレビジョン受像機の構成を示すブロック図である。 本実施の形態に係るテレビジョン受像機の構成を示す斜視図である。 本アクティブマトリクス基板の構成例を示す平面図である。 従来のアクティブマトリクス基板の構成を示す平面図である。
符号の説明
5 刳り貫き部
7 ドレイン引き出し配線(引き出し配線)
8 ドレイン電極
10 アクティブマトリクス基板
11 コンタクトホール
18・18a・18b 保持容量配線
19 修正用配線
20 保持容量配線延伸部
12 TFT
15 データ信号線
16 走査信号線
17 画素電極
55 スリット
57 重畳部
66 切り欠き部
86x 液晶分子配向制御用突起
99 ブラックマトリクス

Claims (14)

  1. トランジスタと、該トランジスタの一方の導通電極から引き出された引き出し配線と、画素電極と、保持容量配線と、該保持容量配線から延伸する延伸部とを備え、
    該延伸部と上記引き出し配線の一部とが絶縁層を介して重なる重畳部が設けられ、
    上記引き出し配線は、上記導通電極から上記重畳部に到るまでの経路上に、上記延伸部と重ならないように設けられたコンタクトホールによる上記画素電極との接続部を有するとともに、上記導通電極から該接続部に到るまでの経路上に、上記画素電極と重ならない部分を有し、
    上記トランジスタはデータ信号線および走査信号線に接続され、
    上記引き出し配線には2つの刳り貫き部が形成され、
    上記引き出し配線は、上記接続部から重畳部に到るまでの経路上に、上記コンタクトホールとは別のコンタクトホールによる、画素電極との別の接続部を有し、
    これら両コンタクトホールの一方の開口部は、上記データ信号線と平行な方向に延伸する延伸形状であって、上記2つの刳り貫き部の一方と直交し、他方の開口部は、上記走査信号線と平行な方向に延伸する延伸形状であって、上記2つの刳り貫き部のもう一方と直交していることを特徴とするアクティブマトリクス基板。
  2. 上記画素電極には切り欠き部が設けられ、
    該切り欠き部は、上記引き出し配線における上記導通電極から上記接続部に到るまでの経路と重なっていることを特徴とする請求項1記載のアクティブマトリクス基板。
  3. 上記切り欠き部は、画素電極のエッジ部分に形成されていることを特徴とする請求項2記載のアクティブマトリクス基板。
  4. 上記トランジスタのもう一方の導通電極が上記データ信号線に接続されており、
    上記保持容量配線からは、上記延伸部とは別の延伸部がデータ信号線に沿うように延伸し、この別の延伸部が上記画素電極のエッジと重なっていることを特徴とする請求項1記載のアクティブマトリクス基板。
  5. 上記延伸部の端部と上記引き出し配線の端部との重なり部分が上記重畳部となっていることを特徴とする請求項1に記載のアクティブマトリクス基板。
  6. 上記画素電極には液晶分子配向制御用スリットが設けられ、上記延伸部の少なくとも一部が上記液晶分子配向制御用スリットと重なっていることを特徴とする請求項1記載のアクティブマトリクス基板。
  7. 上記画素電極には液晶分子配向制御用スリットが設けられ、上記引き出し配線の少なくとも一部が上記液晶分子配向制御用スリットと重なっていることを特徴とする請求項1記載のアクティブマトリクス基板。
  8. 請求項1に記載のアクティブマトリクス基板を備えることを特徴とする液晶パネル。
  9. 請求項2記載のアクティブマトリクス基板とブラックマトリクスが形成された対向基板とを備え、
    上記切り欠き部は、少なくともその一部が上記ブラックマトリクスと重なっていることを特徴とする液晶パネル。
  10. 請求項1記載のアクティブマトリクス基板と液晶分子配向制御用突起が形成された対向基板とを備え、
    上記延伸部は、少なくともその一部が上記液晶分子配向制御用突起と重なっていることを特徴とする液晶パネル。
  11. 請求項1記載のアクティブマトリクス基板と液晶分子配向制御用突起が形成された対向基板とを備え、
    上記重畳部がこの液晶分子配向制御用突起の下に位置していることを特徴とする液晶パネル。
  12. 請求項1記載のアクティブマトリクス基板と液晶分子配向制御用突起が形成された対向基板とを備え、
    上記引き出し配線は、少なくともその一部が上記液晶分子配向制御用突起と重なっていることを特徴とする液晶パネル。
  13. 請求項1からのいずれか1項に記載のアクティブマトリクス基板を備えることを特徴とする液晶表示装置。
  14. 請求項13に記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えたテレビジョン受像機。
JP2008283641A 2005-12-26 2008-11-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 Active JP4927063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008283641A JP4927063B2 (ja) 2005-12-26 2008-11-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005373485 2005-12-26
JP2005373485 2005-12-26
JP2008283641A JP4927063B2 (ja) 2005-12-26 2008-11-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007551852A Division JP4364925B2 (ja) 2005-12-26 2006-07-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Publications (2)

Publication Number Publication Date
JP2009053714A JP2009053714A (ja) 2009-03-12
JP4927063B2 true JP4927063B2 (ja) 2012-05-09

Family

ID=38217782

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2007551852A Active JP4364925B2 (ja) 2005-12-26 2006-07-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2008201269A Expired - Fee Related JP4191240B1 (ja) 2005-12-26 2008-08-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2008283641A Active JP4927063B2 (ja) 2005-12-26 2008-11-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2009109976A Active JP5154503B2 (ja) 2005-12-26 2009-04-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2007551852A Active JP4364925B2 (ja) 2005-12-26 2006-07-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2008201269A Expired - Fee Related JP4191240B1 (ja) 2005-12-26 2008-08-04 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009109976A Active JP5154503B2 (ja) 2005-12-26 2009-04-28 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Country Status (5)

Country Link
US (3) US7583354B2 (ja)
JP (4) JP4364925B2 (ja)
KR (3) KR100962794B1 (ja)
CN (2) CN101346751A (ja)
WO (1) WO2007074556A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101535881B (zh) * 2006-10-31 2013-03-27 夏普株式会社 液晶显示装置
JP4938032B2 (ja) * 2006-12-26 2012-05-23 シャープ株式会社 液晶パネル、液晶表示装置、およびテレビジョン装置
TWI349152B (en) * 2006-12-27 2011-09-21 Au Optronics Corp Pixel module and display device utilizing the same
JP2008276044A (ja) * 2007-05-02 2008-11-13 Hitachi Displays Ltd 液晶表示装置
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101041618B1 (ko) * 2008-04-24 2011-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5643523B2 (ja) * 2010-03-17 2014-12-17 スタンレー電気株式会社 液晶表示装置
KR102252044B1 (ko) * 2013-12-04 2021-05-17 삼성디스플레이 주식회사 표시 장치
CN204331229U (zh) * 2014-12-03 2015-05-13 京东方科技集团股份有限公司 液晶屏
CN104659072B (zh) 2015-03-16 2017-07-28 京东方科技集团股份有限公司 阵列基板和阵列基板制作方法
CN104730790B (zh) * 2015-03-25 2018-05-11 深圳市华星光电技术有限公司 液晶显示装置、液晶显示器及其制作方法和暗点作业方法
CN104777635B (zh) * 2015-04-08 2018-07-06 深圳市华星光电技术有限公司 液晶面板的像素缺陷修复方法及液晶面板
CN104716167B (zh) 2015-04-13 2017-07-25 京东方科技集团股份有限公司 一种有机电致发光显示器件、其制作方法及显示装置
JP2019184669A (ja) * 2018-04-03 2019-10-24 シャープ株式会社 液晶パネルおよび液晶表示装置
CN109239994A (zh) 2018-10-25 2019-01-18 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809078A (en) * 1983-10-05 1989-02-28 Casio Computer Co., Ltd. Liquid crystal television receiver
JPH0816756B2 (ja) 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH0713191A (ja) 1993-06-28 1995-01-17 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
JPH07199221A (ja) 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH08234231A (ja) * 1995-02-27 1996-09-13 Hitachi Ltd 液晶表示装置
JP3491079B2 (ja) * 1996-06-05 2004-01-26 株式会社アドバンスト・ディスプレイ 液晶表示装置の修復方法
JPH10319428A (ja) * 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
TWI269250B (en) * 1997-06-12 2006-12-21 Sharp Kk Liquid crystal display device
JP3929119B2 (ja) * 1997-08-04 2007-06-13 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP3462792B2 (ja) * 1999-05-26 2003-11-05 シャープ株式会社 液晶表示装置
US6822701B1 (en) * 1998-09-04 2004-11-23 Sharp Kabushiki Kaisha Liquid crystal display apparatus
KR100623984B1 (ko) * 1999-12-02 2006-09-13 삼성전자주식회사 광시야각 액정 표시 장치 및 그에 사용되는 기판
JP3469143B2 (ja) 1999-11-02 2003-11-25 シャープ株式会社 アクティブマトリクス基板及びそれを備えた二次元画像検出器
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
JP3600112B2 (ja) * 2000-03-27 2004-12-08 シャープ株式会社 液晶表示装置の製造方法
US20020186330A1 (en) * 2000-02-04 2002-12-12 Kiyohiro Kawasaki Liquid crystal display and production method of the same
JP2002076363A (ja) * 2000-02-04 2002-03-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4342200B2 (ja) * 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
US20040233343A1 (en) * 2003-05-19 2004-11-25 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR20040105934A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20050001707A (ko) 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100966438B1 (ko) * 2003-10-30 2010-06-28 엘지디스플레이 주식회사 스토리지 배선의 저항을 감소시킨 액정표시패널
JP2005173499A (ja) * 2003-12-15 2005-06-30 Sharp Corp 液晶表示装置及びその製造方法
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP2005215278A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215702A (ja) * 2005-04-04 2005-08-11 Toshiba Electronic Engineering Corp アクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
CN101866085A (zh) 2010-10-20
US20090153758A1 (en) 2009-06-18
JP5154503B2 (ja) 2013-02-27
JPWO2007074556A1 (ja) 2009-06-04
US7583354B2 (en) 2009-09-01
KR20080087839A (ko) 2008-10-01
US7880857B2 (en) 2011-02-01
JP2009053714A (ja) 2009-03-12
JP4191240B1 (ja) 2008-12-03
JP2009048189A (ja) 2009-03-05
KR100962795B1 (ko) 2010-06-10
US8045076B2 (en) 2011-10-25
JP2009169436A (ja) 2009-07-30
US20100020282A1 (en) 2010-01-28
KR20100010949A (ko) 2010-02-02
KR100962794B1 (ko) 2010-06-10
KR100962793B1 (ko) 2010-06-10
WO2007074556A1 (ja) 2007-07-05
KR20100010950A (ko) 2010-02-02
US20090066867A1 (en) 2009-03-12
JP4364925B2 (ja) 2009-11-18
CN101346751A (zh) 2009-01-14
CN101866085B (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
JP4927063B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP4105210B2 (ja) アクティブマトリクス基板、表示装置および画素欠陥修正方法
JP4288303B2 (ja) アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP4405557B2 (ja) アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
JP4693781B2 (ja) アクティブマトリクス基板及び表示装置
US7973871B2 (en) Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
JP4108078B2 (ja) アクティブマトリクス基板及び表示装置
JPWO2009001578A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法
WO2010100788A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JPWO2007063649A1 (ja) アクティブマトリクス基板とそのアクティブマトリクス基板を備えた表示装置及び液晶パネルとその液晶パネルを備えた表示装置並びにテレビ受像器及びアクティブマトリクス基板の修正方法と液晶パネルの修正方法及びアクティブマトリクス基板の製造方法と液晶パネルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4927063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350