KR100962795B1 - 액티브 매트릭스 기판, 표시 장치, ｔｖ 수상기 - Google Patents

액티브 매트릭스 기판, 표시 장치, ｔｖ 수상기 Download PDF

Info

Publication number
KR100962795B1
KR100962795B1 KR1020087017720A KR20087017720A KR100962795B1 KR 100962795 B1 KR100962795 B1 KR 100962795B1 KR 1020087017720 A KR1020087017720 A KR 1020087017720A KR 20087017720 A KR20087017720 A KR 20087017720A KR 100962795 B1 KR100962795 B1 KR 100962795B1
Authority
KR
South Korea
Prior art keywords
wiring
liquid crystal
electrode
active matrix
pixel electrode
Prior art date
Application number
KR1020087017720A
Other languages
English (en)
Other versions
KR20080087839A (ko
Inventor
토시히데 츠바타
요시히로 오카다
아츠시 반
토시노리 스기하라
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20080087839A publication Critical patent/KR20080087839A/ko
Application granted granted Critical
Publication of KR100962795B1 publication Critical patent/KR100962795B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 액티브 매트릭스 기판(10)은, 트랜지스터(12)와, 이 트랜지스터(12)의 일방의 도통 전극(8)에 접속되는 화소 전극(17)과, 저장 용량 배선(18)을 구비한 액티브 매트릭스 기판으로서, 상기 트랜지스터(12)의 일방의 도통 전극(8)으로부터 인출된 인출 배선(7)과, 상기 저장 용량 배선(18)으로부터 인출된 수정용 배선(19)을 구비하고, 이 수정용 배선(19)은 절연층을 개재하여 상기 인출 배선(7)의 일부와 겹쳐 있다. 이에 의해, TFT 불량(예를 들어, 소스 전극과 드레인 전극의 단락)을 수정할 수 있고, 또한 고속 표시에 대한 대응 및 소비 전력의 억제도 실현할 수 있다.

Description

액티브 매트릭스 기판, 표시 장치, ＴＶ 수상기{ACTIVE MATRIX SUBSTRATE, DISPLAY DEVICE AND TELEVISION RECEIVER}
본 발명은, 액정 표시 장치 등의 표시 장치에 이용되는 액티브 매트릭스 기판에 관한 것이다.
도 15는, 액정 표시 장치에 이용되는 종래의 액티브 매트릭스 기판의 구성이다. 동 도면에 나타내는 바와 같이, 액티브 매트릭스 기판(100)에는 교차 배치된 복수의 주사 신호선(116) 및 복수의 데이터 신호선(115)과, 각 신호선(115·116)의 교점 근방에 형성된 TFT(112)(Thin Film Transistor: 박막 트랜지스터)와, 화소 전극(117)을 구비한다. TFT(112)는 그 소스 전극(119)이 데이터 신호선(115)에 접속되고, 그 드레인 전극(108)이 드레인 인출 전극(107)을 통해 화소 전극(117)에 접속된다. 한편, 주사 신호선(116)은 TFT(112)의 게이트 전극을 겸하고 있다.
드레인 인출 전극(107)과 화소 전극(117) 사이에 배치되는 절연막에는 홀이 뚫려 있고, 이에 의해 드레인 인출 전극(107)과 화소 전극(117)을 접속하는 컨택 홀(110)이 형성되어 있다. 화소 전극(117)은 ITO 등의 투명 전극이며, 액티브 매트릭스 기판 하부에서 조사된 빛(백라이트의 빛)을 투과시킨다.
이 액티브 매트릭스 기판(100)에서는, 주사 신호선(116)으로 보내지는 주사 신호(게이트 ON 전압)에 의해 TFT(112)가 ON(소스 전극(119)과 드레인 전극(108)이 도통 상태) 상태가 되고, 이 상태에서 데이터 신호선(115)으로 보내지는 데이터 신호(신호 전압)가 소스 전극(119), 드레인 전극(108) 및 드레인 인출 전극(107)을 통해 화소 전극(117)에 기입된다. 한편, 저장 용량(Cs) 배선(118)은 TFT(112)의 오프 기간 중에 있어서의 액정층의 자기 방전을 피하는 등의 기능을 가진다.
이와 같은 액티브 매트릭스 기판(100)의 제조 프로세스에 있어서, 이물질이나 막 잔여물 등에 의해 TFT(112)의 소스 전극(119)과 드레인 전극(108) 사이에서 단락(누설)이 발생하는 경우가 있다. 이와 같은 TFT 불량이 발생하면, 화소 전극(117)에 정상적인 전압(드레인 전압)이 인가되지 않게 되어, 액정 표시 장치에서 화소 결함(휘점이나 흑점)이 되어 나타난다. 이에 의해, 액정 표시 장치의 제조 수율이 저하된다.
이 TFT 불량을 구제하는 기법으로서, 1개의 화소에 대하여 복수의 TFT를 병렬로 접속하여 용장 구조로 하는 구성이 제안되어 있다(특허 문헌 1 참조).
특허 문헌 1: 일본 공개 특허 공보 ‘특개평7-199221호 공보(공개일:1995년 8월 4일)’
특허 문헌 1에 기재된 액정 표시 장치는 복수의 TFT(액티브 소자)를 병렬배치함으로써 용장성을 갖게 하는 것으로, TFT와 주사 신호선 사이의 기생 용량이 증가하는 이와 같은 용장 구조는 최근과 같이 신호 기입 주파수가 높아지면, 표시 품위(특히 동영상 표시)의 저하를 초래한다는 문제가 있다. 게다가, 용량 부하가 늘어나기 때문에 소비 전력이 증가하고, 또한 TFT를 병렬로 복수 마련하기 때문에 개구율이 저하되는 문제도 있다.
본 발명은 상기 과제에 착안하여 이루어진 것으로, 그 목적은 TFT 불량(예를 들어, 소스 전극과 드레인 전극의 단락)을 수정할 수 있고, 또한 고속 표시에 대한 대응 및 소비 전력의 억제를 실현할 수 있는 액티브 매트릭스 기판을 제공하는 것에 있다.
즉, 본 발명의 액티브 매트릭스 기판은, 상기 과제를 해결하기 위하여, 트랜지스터와, 이 트랜지스터의 일방의 도통 전극에 접속되는 화소 전극과, 저장 용량 배선을 구비한 액티브 매트릭스 기판으로서, 상기 트랜지스터의 일방의 도통 전극으로부터 인출된 인출 배선과, 상기 저장 용량 배선으로부터 인출된 수정용 배선을 구비하고, 이 수정용 배선은 절연층을 개재하여 상기 인출 배선의 일부와 겹쳐 있는 것을 특징으로 한다.
본 구성에 따르면, 트랜지스터에 동작 불량이 발생한 경우에 상기 절연층을 관통시켜 수정용 배선 및 인출 배선을 접속함과 함께, 이 인출 배선을 화소 전극과의 접속부(예를 들어, 컨택 홀) 및 상기 일방의 도통 전극 사이에서 단선시킴으로써, 결함 화소의 화소 전극을 트랜지스터로부터 분리하면서 이 화소 전극을 상기 수정 배선 및 인출 배선을 통해 저장 용량 배선에 접속할 수 있다. 이에 의해, 결함 화소의 화소 전극을 저장 용량 배선의 전위로 떨어뜨릴 수 있다. 따라서, 본 액티브 매트릭스 기판을 예를 들어 노멀리-블랙의 액정 표시 장치에 이용한 경우에는, 동작 불량이 발생한 화소(결함 화소)를 흑점화하여 이것을 눈에 띄기 어렵게 할 수 있다.
또한, 상기 구성에서는, 저장 용량 배선으로부터 수정용 배선을 인출하는 것이므로, 액티브 소자를 병렬로 배치하는 종래의 구성과 비교하여 용량 부하 증가를 대폭 억제할 수 있다. 이에 의해, 고속 구동에 대한 대응이 가능해지고, 불필요한 소비 전력 증가도 피할 수 있다.
본 발명에서는, 상기 트랜지스터가 전계 효과 트랜지스터(TFT 포함)이며, 상기 인출 배선이 전계 효과 트랜지스터의 드레인 전극(상기 일방의 도통 전극)에 접속되는 구성으로 할 수 있다.
본 발명에 있어서는, 상기 인출 배선은, 수정용 배선과 중첩되는 부분과 일방의 도통 전극 사이에 형성되는 컨택 홀에 의해 상기 화소 전극에 접속되어 있는 것이 바람직하다. 예를 들어, 상기 수정용 배선의 단부와 상기 인출 배선의 단부가 겹치는 구성으로 한다.
이렇게 하면, 컨택 홀을 별도의 장소에 마련하는 경우와 비교하여 인출 배선(차광성)을 짧게 할 수 있다. 따라서, 본 액티브 매트릭스 기판의 개구율을 향상시킬 수 있다. 이 경우, 상기 화소 전극에는 절결부(혹은 관통홀부)가 형성되고, 이 절결부의 적어도 일부가 상기 인출 배선의 컨택 홀까지의 부분과 겹쳐 있는 것이 바람직하다. 이렇게 하면, 트랜지스터에 동작 불량이 발생한 경우에, 인출 배선을 절결부와 중첩되는 부분(위에 화소 전극이 없는 부분)에서 절단할 수 있어 절단 공정이 용이해진다. 또한, 이 절결부는 화소 전극의 엣지 부분에 형성되어 있는 것이 바람직하다. 이렇게 하면, 절결부가 표시에 미치는 영향을 가급적 작게 할 수 있다. 또한, 대향 기판과 조립되었을 때에, 상기 절결부의 적어도 일부가 이 대향 기판이 가지는 블랙 매트릭스와 중첩되는 것이 바람직하다. 이렇게 하면, 절결부에 의한 광 누출을 블랙 매트릭스에 의해 방지할 수 있다.
본 발명에 있어서는, 상기 인출 배선은, 상기 컨택 홀 내에 전극이 형성되어 있지 않은 관통홀부를 가지는 구성으로도 할 수 있다. 이렇게 하면, 본래 차광 부분인 컨택 홀에 광투과 부분을 형성할 수 있다. 따라서, 본 액티브 매트릭스 기판의 개구율을 향상시킬 수 있다. 이 경우, 상기 컨택 홀의 개구부는 상기 관통홀부와 교차하는 연신 형상인 것이 바람직하다. 이렇게 하면, 제조 공정에서 발생하는 위치 어긋남에 강해져, 광투과 부분을 가지면서도 인출 배선 및 화소 전극의 접촉 면적을 충분히 담보할 수 있는 컨택 홀을 실현할 수 있다.
본 발명에 있어서는, 상기 저장 용량 배선은, 트랜지스터의 다른 일방의 도통 전극에 접속되는 데이터 신호선을 따르도록 연신되어 있고, 이 연신 부분이 상기 화소 전극의 엣지와 중첩되어 있는 것이 바람직하다. 이렇게 하면, 이 연신 부분에 의해 화소 전극 및 데이터 신호선 간의 전계를 차폐 혹은 약하게 할 수 있다. 따라서, 본 액티브 매트릭스 기판을 표시 장치에 적용했을 때에, 그 표시 품위를 향상시키는 것이 가능해진다.
본 발명에 있어서는, 상기 화소 전극에는, 전극이 형성되어 있지 않은 액정 분자 배향 제어용 슬릿이 마련되고, (기판면의 법선 방향에서 보았을 때에)수정용 배선의 적어도 일부가 상기 액정 분자 배향 제어용 슬릿과 중첩되어 있는 것이 바람직하다.
이와 같이 액정 분자 배향 제어용 슬릿을 화소 전극에 마련함으로써, 본 액티브 매트릭스 기판을 액정 표시 장치에 적용했을 때에 광시야각화를 실현시킬 수 있다.
또한, 화소 전극의 슬릿 하부에 수정용 배선을 형성함으로써, 프린지 필드 효과를 높일 수 있다. 또한, 화소 전극의 슬릿은 광투과 영역(개구부)으로서 기능하고 있지 않은 영역이기 때문에, 수정용 배선을 이 슬릿과 겹치도록 형성함으로써 저장 용량 배선의 연신(인출)에 의한 개구율 저하를 피할 수 있다.
본 액티브 매트릭스 기판은, 액정 분자 배향 제어용 돌기를 가지는 대향 기판과의 조립이 가능하고, 상기 수정용 배선은 적어도 그 일부가 상기 액정 분자 배향 제어용 돌기와 중첩되도록 형성되어 있는 것이 바람직하다.
이와 같이 액정 분자 배향 제어용 돌기를 대향 기판(대향 전극)에 마련함으로써, 본 액티브 매트릭스 기판을 액정 표시 장치에 적용했을 때에, 광시야각화를 실현시킬 수 있다. 또한, 액정 분자 배향 제어용 돌기는 광투과 영역(개구부)으로서 기능하고 있지 않은 영역이기 때문에, 수정용 배선을 이 액정 분자 배향 제어용 돌기와 겹치도록 형성함으로써, 저장 용량 배선의 연신(인출)에 의한 개구율 저하를 피할 수 있다.
본 발명에 있어서는, 상기 화소 전극에는, 전극이 형성되어 있지 않은 액정 분자 배향 제어용 슬릿이 마련되고, 상기 인출 배선의 적어도 일부가 상기 액정 분자 배향 제어용 슬릿과 중첩되어 있는 것이 바람직하다.
이와 같이 액정 분자 배향 제어용 슬릿을 화소 전극에 마련함으로써, 본 액티브 매트릭스 기판을 액정 표시 장치에 적용했을 때에, 광시야각화를 실현시킬 수 있다.
또한, 화소 전극의 슬릿은 광투과 영역(개구부)으로서 기능하고 있지 않은 영역이기 때문에, 상기 인출 배선을 이 슬릿과 겹쳐지도록 형성함으로써 인출 배선에 의한 개구율 저하를 피할 수 있다. 이 경우, 상기 인출 배선을, 상기 일방의 도통 전극과 상기 컨택 홀 사이에서 상기 액정 분자 배향 제어용 슬릿과 중첩하도록 형성해 두는 것이 바람직하다. 이렇게 하면, 트랜지스터에 동작 불량이 발생한 경우에, 인출 배선을 액정 분자 배향 제어용 슬릿과의 중첩 부분(즉, 위에 화소 전극이 없는 부분)에서 절단할 수 있어 편리하다(절단 공정이 용이하다).
본 액티브 매트릭스 기판은, 액정 분자 배향 제어용 돌기를 가지는 대향 기판과의 조립이 가능하고, 상기 인출 배선은 적어도 그 일부가 상기 액정 분자 배향 제어용 돌기와 중첩되도록 형성되어 있는 것이 바람직하다.
이와 같이 액정 분자 배향 제어용 돌기를 대향 기판(대향 전극)에 마련함으로써, 본 액티브 매트릭스 기판을 액정 표시 장치에 적용했을 때에, 광시야각화를 실현시킬 수 있다. 또한, 액정 분자 배향 제어용 돌기는 광투과 영역(개구부)으로서 기능하고 있지 않은 영역이기 때문에, 상기 인출 배선(차광성)을 이 액정 분자 배향 제어용 돌기와 겹치도록 형성함으로써, 인출 배선에 의한 개구율 저하를 피할 수 있다.
본 액티브 매트릭스 기판은, 트랜지스터와, 이 트랜지스터의 일방의 도통 전극에 접속되는 화소 전극과, 저장 용량 배선을 구비한 액티브 매트릭스 기판으로서, 상기 저장 용량 배선을 연신하고, 이 저장 용량 배선의 연신부와 상기 인출 배선이 절연층을 개재하여 중첩되는 중첩부를 마련함으로써, 상기 절연층의 관통에 의한 상기 연신부 및 인출 배선의 접속을 가능하게 한 것을 특징으로 한다고 표현할 수도 있다.
본 액티브 매트릭스 기판은, 각 화소 영역에, 제1 및 제2의 트랜지스터와, 제1의 트랜지스터의 일방의 도통 전극에 접속되는 제1의 화소 전극과, 제2의 트랜지스터의 일방의 도통 전극에 접속되는 제2의 화소 전극과, 제1 및 제2의 저장 용량 배선을 구비한 액티브 매트릭스 기판으로서, 상기 제1의 트랜지스터의 일방의 도통 전극으로부터 인출된 제1의 인출 배선과, 상기 제1의 저장 용량 배선으로부터 인출된 제1의 수정용 배선과, 상기 제2의 트랜지스터의 일방의 도통 전극으로부터 인출된 제2의 인출 배선과, 상기 제2의 저장 용량 배선으로부터 인출된 제2의 수정용 배선을 구비하고, 상기 제1의 수정용 배선은 절연층을 개재하여 상기 제1의 인출 배선의 일부와 겹치고, 상기 제2의 수정용 배선은 절연층을 개재하여 상기 제2의 인출 배선의 일부와 겹쳐 있는 구성으로도 할 수 있다.
상기 구성에 있어서는, 1개의 화소가 2개 이상의 부화소로 분할되고, 부화소 각각이 개별적으로 구동된다(소위 멀티 화소 구동). 이 구성에서는, 부화소의 총 휘도를 가지고 표시를 행하기 때문에, 예를 들어 1개의 부화소를 수정하여 흑점화하더라도 화소 전체는 흑점이 되지 않는다. 따라서, 결함 화소를 보다 눈에 띄기 어렵게 할 수 있다.
본 발명의 표시 장치는, 상기 액티브 매트릭스 기판을 구비하는 것을 특징으로 한다.
본 발명의 TV 수상기는, 상기 표시 장치와, TV 방송을 수신하는 튜너부를 구비하는 것을 특징으로 한다.
본 발명의 액티브 매트릭스 기판의 결함 수정 방법은, 트랜지스터와, 이 트랜지스터의 일방의 도통 전극에 접속되는 화소 전극과, 저장 용량 배선을 구비한 액티브 매트릭스 기판의 결함을 수정하는 액티브 매트릭스 기판의 결함 수정 방법으로서, 상기 트랜지스터의 일방의 도통 전극에 접속되는 인출 배선을 형성함과 함께, 상기 저장 용량 배선 혹은 이에 접속되는 수정용 배선을 상기 인출 배선의 일부와 절연층을 개재하여 중첩되도록 형성하고, 또한 상기 인출 배선을 컨택 홀에 의해 화소 전극에 접속해 두고, 상기 트랜지스터에 동작 불량이 발생한 경우에는 상기 절연층을 관통시켜 인출 배선 및 저장 용량 배선을 접속함과 함께, 이 인출 배선을 상기 일방의 도통 전극 및 컨택 홀 사이에서 단선시키는 것을 특징으로 한다.
상기 방법에 따르면, 상기 트랜지스터에 동작 불량이 발생한 경우에, 화소 전극과 수정용 배선을 인출 배선을 통해 접속하고, 결함 화소의 화소 전극을 저장 용량 배선의 전위로 떨어뜨릴 수 있다. 따라서, 예를 들어 노멀리-블랙의 액정 표시 장치에 이용한 경우에는, 동작 불량이 발생한 화소(결함 화소)를 흑점화하여 이것을 눈에 띄기 어렵게 할 수 있다. 상기 방법에서는, 상기 단선을 화소 전극의 엣지 부분과 중첩되는 위치에서 행하는 것이 바람직하다. 또한, 상기 화소 전극에 상기 단선을 행하는 개소와 중첩되는 절결부를 형성해 두는 것이 바람직하다.
상기 방법에 있어서는, 화소 전극에, 전극이 형성되어 있지 않은 액정 분자 배향 제어용 슬릿이 마련되는 경우에, 상기 단선을 행하는 개소가 이 액정 분자 배향 제어용 슬릿과 중첩되도록 상기 인출 배선을 형성해 두는 것이 바람직하다. 이렇게 해 두면, 단선 공정이 용이하다.
이상과 같이, 본 액티브 매트릭스 기판에 따르면, 트랜지스터에 동작 불량이 발생한 경우에 화소 전극과 저장 용량 배선을, 수정용 배선 및 인출 배선을 통해 접속할 수 있다. 이에 의해, 예를 들어 노멀리-블랙의 액정 표시 장치에 이용한 경우에는, 동작 불량이 있는 화소(결함 화소)를 흑점화하여 이것을 눈에 띄기 어렵게 할 수 있다. 이에 의해, 수율을 향상시킬 수 있다. 또한, 상기 구성에서는, 액티브 소자를 병렬로 배치하는 종래의 구성과 비교하여 용량 부하 증가를 대폭 억제할 수 있다. 이에 의해, 고속 구동에 대한 대응이 가능해지고, 불필요한 소비 전력의 증가도 피할 수 있다.
도 1은 본 실시형태에 따른 액티브 매트릭스 기판의 구성을 나타내는 평면도이다.
도 2는 본 액티브 매트릭스 기판의 구조를 나타내는 단면도이다.
도 3은 본 액티브 매트릭스 기판의 구조를 나타내는 단면도이다.
도 4는 본 실시형태에 따른 액티브 매트릭스 기판(결함 수정 후)의 구성을 나타내는 평면도이다.
도 5는 본 액티브 매트릭스 기판의 구성예를 나타내는 평면도이다.
도 6은 본 액티브 매트릭스 기판의 구성예를 나타내는 평면도이다.
도 7은 본 액티브 매트릭스 기판의 구성예를 나타내는 평면도이다.
도 8은 본 액티브 매트릭스 기판의 구성예를 나타내는 평면도이다.
도 9는 본 액티브 매트릭스 기판의 구성예를 나타내는 평면도이다.
도 10은 본 액티브 매트릭스 기판을 구비하는 액정 패널의 단면도이다.
도 11은 본 실시형태에 따른 액정 표시 장치의 구성을 나타내는 블록도이다.
도 12는 본 실시형태에 따른 TV 수상기의 구성을 나타내는 블록도이다.
도 13은 본 실시형태에 따른 TV 수상기의 구성을 나타내는 사시도이다.
도 14는 본 액티브 매트릭스 기판의 구성예를 나타내는 평면도이다.
도 15는 종래의 액티브 매트릭스 기판의 구성을 나타내는 평면도이다.
부호의 설명
5a·5b…관통홀부
7…드레인 인출 배선(인출 배선)
8…드레인 전극
10…액티브 매트릭스 기판
11…컨택 홀
18·18a·18b…저장 용량 배선
19…수정용 배선
20…저장 용량 배선 연신부
12…TFT
15…데이터 신호선
16…주사 신호선
17…화소 전극
55…슬릿
57…중첩부
66…절결부
86x…액정 분자 배향 제어용 돌기
99…블랙 매트릭스
본 발명의 일 실시형태를 도 1 내지 도 14를 참조하면서 설명하면 이하와 같다.
도 1은, 본 실시형태에 따른 액티브 매트릭스 기판의 구성을 나타내는 (기판 이면으로부터의) 투시 평면도이다.
도 1에 나타내는 바와 같이, 액티브 매트릭스 기판(10)에는, 서로 직교하도록 도면 중 좌우 방향으로 형성된 복수의 주사 신호선(16) 및 도면 중 상하 방향으로 형성된 데이터 신호선(15)과, 각 신호선(15·16)의 교점 근방에 형성된 TFT(12)(Thin Film Transistor: 박막 트랜지스터)와, 화소 전극(17)을 구비한다. TFT(12)는, 그 소스 전극(9)이 데이터 신호선(15)에 접속되고, 그 드레인 전극(8)이 드레인 인출 배선(7)(인출 배선)을 통해 화소 전극(17)에 접속된다. 한편, 주사 신호선(16)은, TFT(12)의 게이트 전극을 겸하고 있다. 이 TFT 온 게이트 구조에 의해 개구율을 향상시킬 수 있다. 화소 전극(17)은 ITO 등의 투명 전극이며, 액티브 매트릭스 기판(10) 하부에서 조사된 빛(백라이트의 빛)을 투과시킨다.
이 액티브 매트릭스 기판(10)에 있어서는, 주사 신호선(16)에 보내지는 주사 신호(게이트 ON 전압)에 의해 TFT(12)가 ON(소스 전극(9)과 드레인 전극(8)이 도통 상태) 상태가 되고, 이 상태에서 데이터 신호선(15)으로 보내지는 데이터 신호(신호 전압)가 소스 전극(9), 드레인 전극(8) 및 드레인 인출 배선(7)을 통해 화소 전극(17)에 기입된다. 본 액티브 매트릭스 기판(10)의 각 부분의 상세는 이하와 같다.
화소 전극(17)에는, 액정 분자의 배향을 제어하기 위한 슬릿(액정 분자 배향 제어용 슬릿)(55)이 횡V자 형상(V자를 90도 회전시킨 형상)으로 마련되어 있다. 이는 광시야각화를 목적으로 하며, 특히 대형 액정 TV 등에 이용되는 MVA(Multi-domain Vertical Alignment) 방식에 이용되는 구성이다(예를 들어, 일본 특허 공개 제2001-83523호 공보 참조). 이 MVA 방식은, 액티브 매트릭스 기판의 화소 전극에 슬릿(전극 절제 패턴)을 마련함과 함께, 대향 기판의 대향 전극에 액정 분자 배향 제어용 돌기(리브)를 마련하고, 이에 의해 형성되는 프린지 필드(Fringe Field)를 이용하는 것이다. 이 프린지 필드에 의해 액정 분자의 배향 방향을 복수 방향으로 분산시킬 수 있어 광시야각이 실현된다. 한편, 슬릿(55)의 (기판면 수직 방향에서 보았을 때의) 평면 형상으로서는, 도 1에 나타내는 바와 같이, 일정한 주기로 지그재그로 굴곡된 띠 모양 등을 고려할 수 있다.
저장 용량(Cs) 배선(18)은, 도 1에 있어서, 데이터 신호선(15)과 직교하여 (주사 신호선(16)에 평행하게) 화소 전극(17)을 횡단하도록 형성되어 있다. 저장 용량 배선(18)으로부터는 수정용 배선(19)이 인출되고, 또한 저장 용량 배선 연신부(20)가 연신되어 있다.
수정용 배선(19)은, 저장 용량 배선(18)의 중간 정도(화소 전극(17)의 중앙부 하부 부근)로부터 비스듬하게 인출되고, 그 단부가 중첩부(57)로 되어 있다. 이 중첩부(57)에서, 드레인 인출 배선(7)의 단부와 수정용 배선(19)의 단부가 중첩된다. 한편, 저장 용량 배선 연신부(20)는, 데이터 신호선(15)을 따라 화소 전극(17)의 엣지에 걸치도록 (저장 용량 배선 연신부(20)의 일부가 화소 전극(17)에 중첩되고, 다른 부분이 중첩되지 않도록) 형성되어 있다.
여기서, 저장 용량 배선(18)과 화소 전극(17)과 양자 사이에 위치하는 (층간) 절연막에 의해 저장 용량이 형성되고, 또한 저장 용량 배선 연신부(20)와 화소 전극(17)과 양자 사이에 위치하는 (층간)절연막에 의해 저장 용량이 형성된다. 한편, 수정용 배선(19)과 화소 전극(17)과 양자 사이에 위치하는 (층간)절연막에 의해서도 저장 용량이 형성된다. 이들 저장 용량은 화소 전극(17)에 다음 데이터 신호가 입력될 때까지, 화소 전극(17)에 기입된 전위를 유지하기 위한 보조적인 용량으로서 기능한다.
또한, 본 액티브 매트릭스 기판(10)에서는, 수정용 배선(19)이 TFT 불량의 수정용으로서(이후에 상술), 저장 용량 배선 연신부(20)가 데이터 신호선(15) 및 화소 전극(17) 사이의 전계의 차폐 혹은 저감용으로 이용된다.
한편, 수정용 배선(19)이 저장 용량 배선(18)으로부터 비스듬하게 인출되어 있는 것은, 이 수정용 배선(19)과, 액티브 매트릭스 기판(10)의 대향 기판(대향 전극)에 마련되는 액정 분자 배향 제어용 돌기(리브)를 중첩시키기 위함이다. 이와 같이, 차광성의 수정용 배선(19)을 마찬가지로 차광성의 배향 제어용 돌기(리브)의 하부에 형성함으로써, 수정용 배선(19)에 의한 개구율 저하를 피할 수 있다. 또한, 광 누출도 방지할 수 있다.
드레인 인출 배선(7)은, 중첩부(57)(일방의 단부)와 드레인 전극(8)(다른 일방의 단부) 사이에 컨택 영역 C1·C2를 구비한다. 이 컨택 영역 C1에는 컨택 홀(11a)이 형성되고, 이 컨택 홀(11a) 내에서 드레인 인출 배선(7)과 화소 전극(17)이 접속된다. 또한, 컨택 영역 C2에는 컨택 홀(11b)이 형성되고, 이 컨택 홀(11b) 내에서 드레인 인출 배선(7)과 화소 전극(17)이 접속된다. 여기서, 드레인 인출 배선(7)도 상기한 대향 기판(대향 전극)의 액정 분자 배향 제어용 돌기(리브)와 중첩되도록 형성되어 있다. 이와 같이, 차광성의 드레인 인출 배선(7)을 마찬가지로 차광성의 리브 하부에 형성함으로써, 드레인 인출 배선(7)에 의한 개구율 저하를 피할 수 있다. 또한, 광 누출도 방지할 수 있다.
도 2는, 도 1의 TFT(12)의 단면도이다. 동 도면에 나타내는 바와 같이, 유리 기판(60)상에 게이트 전극을 겸하는 주사 신호선(16)이 형성되고, 이 게이트 전극상에 게이트 절연막(23)이 형성된다. 이 게이트 절연막(23)상에는 반도체층(i층)(50)이 형성되고, 이 반도체층(50)상에 드레인 전극(8) 및 소스 전극(9)이 형성된다. 이 드레인 전극(8)상에는 드레인 인출 배선(7)이 형성되고, 소스 전극(9)상 에는 데이터 신호선(15)이 형성된다. 그리고, 드레인 인출 배선(7)상, 드레인 전극(8) 및 소스 전극(9) 사이, 및 데이터 신호선(15)상에 패시베이션 막(26)이 형성되어 있다.
도 3은, 도 1의 중첩부(57)를 포함한 단면도이다. 동 도면에 나타내는 바와 같이, 유리 기판(60)상에 수정용 배선(19)이 형성되고, 이 수정용 배선(19)상에 게이트 절연막(23)을 개재하여 드레인 인출 배선(7)이 형성된다. 이 수정용 배선(19)과 드레인 인출 배선(7)이 게이트 절연막(23)을 개재하여 중첩되는 부분이 중첩부(57)이다. 본 실시형태에서는, 상기 중첩부(57)의 면적을 약 200μ㎡으로 하고 있고, TFT(12)에 단락 등의 불량이 발생한 경우에 절연층(게이트 절연막)(23)을 관통시켜 수정용 배선(19) 및 드레인 인출 배선(7)을 도통시키는 것이 가능하다.
이와 같이, 중첩부(57)의 면적을 약 200μ㎡으로 함으로써, 이트륨 알루미늄 가넷(YAG) 레이저 등으로 절연막의 용융 가공을 행하는 경우에, 충분한 레이저 조사 영역이 확보되고, 수정용 배선(19)과 드레인 인출 배선(7)의 도통 신뢰성을 향상시킬 수 있다. 또한, 포토리소그래피 공정에서의 미스얼라인먼트(misalignment)에 의한 중첩부 면적의 변동, 레이저 조사 시에 있어서의 YAG 레이저의 조사 빔 지름의 확장, 레이저 조사 후의 수정용 배선(19)이나 드레인 인출 배선(7)의 용융 개소가 테이퍼상이 되는 막 형상을 고려한 경우에는, 중첩부의 면적을 어느 정도 크게 하는 것이 보다 바람직하고, 구체적으로 400μ㎡ 이상인 것이 보다 바람직하다.
드레인 인출 배선(7)상에는 패시베이션 막(26)이 형성된다. 한편, 도 1의 경우에는, 중첩부(57)가 슬릿(55)에 겹치지 않기 때문에, 패시베이션 막(26)상에 화 소 전극(ITO)이 형성된다(이 점은 도시하지 않음).
이하에, 본 실시형태에 있어서의 TFT 불량(화소 결함)의 수정 방법에 대하여 설명한다.
TFT(12)에 불량이 있던 것으로서 이것을 수정한 후의 액티브 매트릭스 기판을 도 4에 나타낸다. 동 도면에 나타내는 바와 같이, TFT(12)에 불량이 발견된 경우, 드레인 인출 배선(7)을 드레인 전극(8) 및 컨택 홀(11b) 사이에서 단선시킴과 함께, 중첩부(57)에서 게이트 절연막(23)(도 3 참조)을 관통시키고, 수정용 배선(19) 및 드레인 인출 배선(7)을 도통시킨다. 이에 의해, 수정용 배선(19)과 화소 전극(17)이 드레인 인출 배선의 일부(7r) 및 컨택 홀(11a·11b)을 통해 전기적으로 접속된다. 이에 의해, 화소 전극(17)의 전위를 항상 저장 용량 배선(18)에 동일하게 할 수 있고, 노멀리 블랙의 액정 표시 장치에서 흑점(휘점에 비해 눈에 띄지 않는다)으로 할 수 있다. 상기 단선 개소는, 드레인 전극(8) 및 컨택 홀(11b)(혹은 컨택 홀(11a)) 사이이면 어디라도 무방하다. 한편, 단선(절단) 개소를 결정해 두고, 그 개소를 미리 가늘게 형성하는 등, 컷팅하기 쉽게 해 두어도 상관없다.
여기서, 드레인 인출 배선(7)을 절단할 때, 그 상부에 ITO(화소 전극(17))가 존재하지 않는 편이 절단 공정이 용이하다. 그래서, 도 7과 같이, 드레인 인출 배선(7)을 드레인 전극(8) 및 컨택 홀(11a(11b)) 사이에서 슬릿(55) 하부를 경유하도록 인출해 두고, 이 슬릿(55) 하부에서 절단을 행하는 것도 가능하다. 또한, 도 9와 같이, 화소 전극(17)의 엣지 부분에 절결부(혹은 관통홀부)(66)를 형성해 두고, 이 하부에서 드레인 인출 배선(7)을 절단할 수도 있다. 화소 전극(17)의 엣지를 대 향 기판의 블랙 매트릭스(도 10 참조)와 중첩시키면, 절결부(66)에 의한 광 누출도 방지할 수 있다. 여기서, 블랙 매트릭스는 TFT의 차광용 블랙 매트릭스와 겸용시킬 수 있기 때문에, 개구율 저하를 억제할 수 있다.
드레인 인출 배선(7)의 컷팅은, 예를 들어 절단 개소에 대하여 액티브 매트릭스 기판(10)의 표면 또는 이면으로부터 레이저를 조사함으로써 행해진다(파괴 분리). 사용하는 레이저 파장으로서는, 예를 들어 YAG 레이저의 제4 고조파(파장 266nm)를 들 수 있다. 한편, 드레인 인출 배선(7)과 수정용 배선(19)의 도통(중첩부(57)의 용융)에는, 도통 개소(중첩부(57))에 대하여 액티브 매트릭스 기판(10)의 표면 또는 이면으로부터 레이저를 조사함으로써 행해진다. 사용하는 레이저 파장으로서는, 예를 들어 YAG 레이저의 제2 고조파(파장 532nm)를 들 수 있다.
액티브 매트릭스 기판의 결함은 외관 검사나 전기적 검사 등에 의해 특정할 수 있다. 이 전기적 검사의 일예로서, 결정을 전계 중에 놔두면 전계 강도에 따라 결정의 광 투과율이 변화되는 전기 광학 효과를 응용한 기법이 있다. 즉, 전계 강도에 따라 투과율이 선형적으로 변화하는 모듈레이터의 일면에 투명 전극이 형성되고, 그 반대면은 빛이 반사하도록 반사면이 형성되어 있다. 모듈레이터는, 이 반사면측이 액티브 매트릭스 기판(10)과 대향하도록 설치되고, 모듈레이터의 전극측에서 조사된 빛은 모듈레이터 내부를 투과하고, 상기 반사면에서 반사된다. 이 반사광을 CCD(전하 결합 소자: Charge Coupled Devices) 카메라로 수광한다. 이 반사광의 강도에 근거하여 액티브 매트릭스 기판의 결함 개소를 특정한다. 또한, 외관 검사의 일예로서는, 패턴 인식에 의해 인접한 회소(繪素)끼리 패턴을 비교하여, 차이 가 있는 경우에 결함으로 판정하는 방법이 있다.
한편, 액티브 매트릭스 기판의 결함 수정은 적어도 화소 전극을 형성한 후에 행할 수 있고, 드레인 인출 배선(7) 형성 후, 채널 에칭 후에 행하는 것도 가능하다. 단, 누설되고 있는 채널을 확실히 전기적으로 분리하고, 우회 경로를 형성하려면, 패널 점등 확인이 가능한 액정층 형성 후(액티브 매트릭스 기판과 컬러 필터 기판을 접합하여 액정을 주입·봉지하고, 액정 패널 상태로 한 후)가 보다 바람직하다.
이하, 본 액티브 매트릭스 기판의 제조 방법의 일예에 대하여 설명한다. 본 실시형태에서는, 유리, 플라스틱 등의 투명 절연성 기판(60)상에, 주사 신호선(16)에 접속된 게이트 전극이 마련된다. 단, 본 실시형태에서는 주사 신호선(16)상에 TFT(12)가 마련되어 있기 때문에, 주사 신호선(16)이 TFT(12)의 게이트 전극으로서 기능하고 있다. 주사 신호선(16)(게이트 전극)은 티타늄, 크롬, 알루미늄, 몰리브덴, 탄탈륨, 텅스텐, 동 등의 금속막, 이들 합금막, 혹은 이들 적층막을 1000 ~ 3000Å의 막 두께로 스퍼터링법 등의 방법으로 성막하고, 이것을 포토에칭법 등으로 필요한 형상으로 패터닝함으로써 형성된다.
또한, 주사 신호선(16)(게이트 전극)의 형성과 동일 공정에서 저장 용량 배선(18), 수정용 배선(19), 저장 용량 배선 연신부(20)가 형성된다. 이와 같이 동일 공정에서 형성됨으로써, 제조 공정의 단축 및 제조 비용의 저감이 가능해진다. 수정용 배선(19) 및 저장 용량 배선 연신부(20)는 후속 공정에서 상층에 형성되는 드레인 인출 배선(7)과 겹치도록 형성해 둔다.
또한, 본 실시형태에서는, 주사 신호선(16)(게이트 전극), 저장 용량 배선(18), 수정용 배선(19) 및 저장 용량 배선 연신부(20)상을 덮도록 게이트 절연막(23)이 마련되어 있다. 게이트 절연막(23)은 질화 실리콘이나 산화 실리콘 등의 절연막에 의해 형성된다. 그 위에는 주사 신호선(16)(게이트 전극)과 겹치도록 아몰퍼스 실리콘이나 폴리 실리콘 등으로 이루어지는 고저항 반도체층(50)이 마련되고, 또한 오믹 컨택층으로서 소스 전극(9) 및 드레인 전극(8)이 되는 인 등의 불순물을 도핑한 n+ 아몰퍼스 실리콘 등으로 이루어지는 저저항 반도체층이 마련된다. 이들 질화 실리콘이나 산화 실리콘 등의 게이트 절연막(23), 아몰퍼스 실리콘 등의 고저항 반도체층(50), n+ 아몰퍼스 실리콘 등의 저저항 반도체층(8·9)은 각각 플라즈마 CVD(화학적 기상 성장)법 등에 의해 성막되고, 포토에칭법 등에 의해 패턴형성된다.
본 실시형태에서는, 예를 들어 게이트 절연막(23)으로서의 질화 실리콘막의 막 두께를 300O ~ 5000Å 정도, 고저항 반도체층(50)으로서의 아몰퍼스 실리콘막의 막 두께를 1000 ~ 3000Å 정도, 저저항 반도체층(8·9)으로서 n+ 아몰퍼스 실리콘막의 막 두께를 400 ~ 700Å 정도로 하였다.
데이터 신호선(15) 및 드레인 인출 배선(7)은 동일 공정에 의해 형성된다. 데이터 신호선(15) 및 드레인 인출 배선(7)은 티타늄, 크롬, 알루미늄, 몰리브덴, 탄탈륨, 텅스텐, 동 등의 금속막, 이들 합금막, 혹은 이들 적층막을 1000 ~ 3000Å의 막 두께로 스퍼터링법 등의 방법으로 형성하고, 포토에칭법 등으로 필요한 형상 으로 패턴형성함으로써 형성된다. TFT(12)는, 아몰퍼스 실리콘막 등의 고저항 반도체층(50), n+ 아몰퍼스 실리콘막 등의 저저항 반도체층(8·9)에 대하여 데이터 신호선(15) 및 드레인 인출 배선(7)의 패턴을 마스크로 하여, 드라이 에칭으로 채널 에칭을 행함으로써 형성한다.
본 실시 형태에서는, 패시베이션 막(26)(층간 절연막)으로서 질화 실리콘, 산화 실리콘 등의 무기 절연막이 마련된다. 예를 들어, 플라즈마 CVD법 등에 의해 성막한 2000 ~ 5000Å 정도의 막 두께의 질화 실리콘막을 이용할 수 있다.
본 실시형태에서 컨택 홀(11(11a·11b))은, TFT(12), 주사 신호선(16), 데이터 신호선(15), 드레인 인출 배선(7)의 상부를 덮도록 형성된 패시베이션 막(26)을 관통하여 형성되어 있다. 컨택 홀(11)은, 포토에칭법 등으로 필요한 형상으로 패시베이션 막(26)을 패터닝함으로써 형성된다.
본 실시형태에서 화소 전극(17)은, 패시베이션 막(26)의 상층에 형성되고, 예를 들어 ITO, IZO, 산화 아연, 산화 주석 등의 투명성을 가지는 도전막을 스퍼터링법 등에 의해 1000 ~ 2000Å 정도의 막 두께로 성막하고, 이것을 포토에칭법 등으로 필요한 형상으로 패터닝함으로써 형성된다.
본 액티브 매트릭스 기판(10)을 액정 패널화했을 때의 구성을 도 10에 나타낸다. 동 도면에 나타내는 바와 같이, 본 액티브 매트릭스 기판(10)을 구비하는 액정 패널(80)은, 백라이트 광원측으로부터 순서대로 편광판(81), 본 액티브 매트릭스 기판(10), 배향막(82), 액정층(83), 컬러 필터 기판(84) 및 편광판(85)을 구비 한다. 컬러 필터 기판(84)은, 액정층(83)측으로부터 순서대로 배향막(85), 공통(대향) 전극(86), 착색층(87)(블랙 매트릭스(99)를 포함), 유리 기판(88)을 구비한다. 그리고, 이 공통(대향) 전극(86)에 액정 분자 배향 제어용 돌기(리브)(86x)가 마련되어 있다. 액정 분자 배향 제어용 돌기(86x)는, 예를 들어 감광성 수지 등에 의해 형성된다. 리브(86x)의 (기판면 수직 방향에서 보았을 때의) 평면 형상으로서는, 일정한 주기로 지그재그로 굴곡된 띠모양(횡V자 형상) 등을 들 수 있다.
여기서, 액정 패널화할 때의 액티브 매트릭스 기판과 컬러 필터 기판 사이에 액정을 봉입하는 방법을 설명한다. 액정의 봉입 방법에 대해서는, 기판 주변에 액정 주입을 위해 주입구를 마련해 두고 진공 상태에서 주입구를 액정에 담가 대기 개방함으로써 액정을 주입한 후 UV 경화 수지 등으로 주입구를 봉지하는 진공 주입법 등의 방법으로 행하여도 된다. 그렇지만, 수직 배향의 액정 패널에서는 수평 배향 패널에 비해 주입 시간이 매우 길어지기 때문에, 이하에 나타내는 액정 적하 접합법을 이용하는 것이 바람직하다. 먼저, 액티브 매트릭스 기판 주위에 UV 경화형 씰링 수지를 도포하고, 컬러 필터 기판에 적하법에 의해 액정의 적하를 행한다. 액정 적하법으로 액정에 의해 원하는 셀 갭이 되도록 최적의 액정량을 씰의 내측 부분에 규칙적으로 적하한다. 이어서, 상기와 같이 씰 묘화 및 액정 적하를 행한 컬러 필터 기판과 액티브 매트릭스 기판을 접합하기 위해, 접합 장치 내의 분위기를 1Pa까지 감압하고, 이 감압하에서 기판의 접합을 행한다. 그 후, 분위기를 대기압으로 하여 씰 부분을 눌러 원하는 셀 갭을 얻는다. 이어서, UV 조사에 의해 씰링 수지를 가(假)경화한 후, 씰링 수지의 최종 경화를 행하기 위하여 베이크를 행한 다. 이 시점에서 씰링 수지의 내측에 액정이 고루 퍼져 액정이 셀 내부에 충전된 상태가 된다. 그리고, 베이크 완료 후에 패널 단위로 분단을 행하고, 편광판을 접합한다. 이상에 의해, 도 10에 나타내는 바와 같은 액정 패널이 완성된다.
본 실시형태에서는, 액티브 매트릭스 기판을 도 5와 같이 구성하는 것도 가능하다. 즉, 1개의 화소(P) 안에 2개의 부화소(P1·P2)를 마련한다. 부화소(P1)에 있어서, TFT(12a)와, TFT(12a)의 드레인 전극에 접속되는 드레인 인출 배선(7a)과, 화소 전극(17a)과, 저장 용량 배선(18a)이 마련됨과 함께, 화소 전극(17a)이 컨택 홀(11a·11b)을 통해 드레인 인출 배선(7a)에 접속되고, 또한 저장 용량 배선(18a)으로부터 인출된 수정용 배선(19a)과 드레인 인출 배선(7a)이 절연층을 개재하여 중첩되는 중첩부(57a)가 마련된다. 또한, 부화소(P2)에 있어서, TFT(12b)와, TFT(12b)의 드레인 전극에 접속되는 드레인 인출 배선(7b)과, 화소 전극(17b)과, 저장 용량 배선(18b)이 마련됨과 함께, 상기 화소 전극(17b)이 컨택 홀(11x·11y)을 통해 드레인 인출 배선(7b)에 접속되고, 또한 저장 용량 배선(18b)으로부터 인출된 수정용 배선(19b)과 드레인 인출 배선(7b)이 절연층을 개재하여 중첩되는 중첩부(57b)가 마련된다. 한편, TFT(12a·12b)의 게이트 전극은 모두 주사 신호선(16)이 겸하고 있다.
여기서, 저장 용량 배선(18a)은 화소 전극(17a)의 주사 신호선(16)의 반대측에서 데이터 신호선(15)과 직각을 이루는 엣지에 중첩되도록 형성되고, 수정용 배선(19a)은 저장 용량 배선(18a)에 있어서의 데이터 신호선(15)과의 교차 부분 근방으로부터 화소 전극(17a) 내에 횡V자(V자를 90도 회전시킨 형상)를 그리도록 인출 되고, 그 단부가 중첩부(57a)가 되어 있다. 또한, 저장 용량 배선(18b)은, 화소 전극(17b)의 주사 신호선(16)의 반대측에서 데이터 신호선(15)과 직각을 이루는 엣지에 중첩되도록 형성되고, 수정용 배선(19b)은 저장 용량 배선(18b)에 있어서의 데이터 신호선(15)과의 교차 부분 근방으로부터 화소 전극(17b) 내에 횡V자(V자를 90도 회전시킨 형상)를 그리도록 인출되고, 그 단부가 중첩부(57b)가 되어 있다.
도 5와 같은 구성은 멀티 화소 구조로 불린다. 이와 같은 2개 이상의 부화소에 의해 화소를 구성함으로써, 화소 결함이 발생해 수정을 행하여도 정상 화소 비율의 저하가 억제된다. 본 구성에 따르면, 예를 들어 37인치 960×540 도트의 표시 장치인 경우, 1화소 사이즈는 284㎛×854㎛이지만, 2개의 부화소로 구성하면 1화소 사이즈는 그 2분의 1이 되어 정상 화소의 비율의 저하를 억제할 수 있다.
이 멀티 화소 구조가 적용되는 경우에는 부화소(P1·P2)의 휘도가 서로 다르게 구동하는 것이 바람직하다. 이렇게 하면, 1개의 화소 내에 밝은 부화소 및 어두운 부화소 양쪽 모두가 존재하기 때문에, 면적 계조에 의해 중간조를 표현할 수 있고, 액정 디스플레이 화면이 비스듬한 시야각에서 하얗게 보이는 현상(white saturation)을 개선할 수 있다.
이 멀티 화소 구성에 있어서는, 1개의 화소(P)에 서로 반대 위상의 신호 전압이 인가되는 2개 이상의 저장 용량 배선(18a·18b)이 마련된다. 그리고, 각 저장 용량 배선(18a·18b)은 서로 다른 부화소(P1·P2)의 화소 전극(17a·17b)과 절연층을 개재하여 중첩된다. 이에 의해, 밝은 부화소 및 어두운 부화소를 형성할 수 있다. 한편, 각 저장 용량 배선(18a·18b)에 인가되는 서로 반대 위상의 신호 전압이 란, 복수의 부화소를 가지는 화소에 있어서, 면적 계조를 조작하기 위해서 이용되는 Cs 파형 전압을 의미하고, 게이트 신호의 오프 후에 용량 결합을 행하는 타이밍에서, 소스로부터 공급되는 드레인 신호 전압(Vs)의 상승에 기여하는 Cs 파형 전압(Cs 극성이 +)과, Vs의 하강에 기여하는 Cs 파형 전압(Cs 극성이 ―)의 2종류가 있다. 이와 같은 멀티 화소 구조(면적 계조 기술)에 있어서는, Cs 파형 전압, Cs 용량 및 액정 용량의 용량 결합에 의해, 화소에 대한 실효 전압을 부화소마다 바꾸어 명·암의 부화소를 형성시켜, 이들 멀티 구동을 실현할 수 있다. 한편, 멀티 화소 구조(면적 계조 기술)에 대해서는, 예를 들어 일본 특허 공개 제2004-62146호 공보 등에 상세히 개시되어 있다.
한편, 멀티 화소 구조로 하는 경우, 예를 들어 밝은 부화소의 면적이 어두운 부화소의 면적과 동일한 1:1 화소 분할 구조나, 밝은 부화소의 면적이 어두운 부화소의 면적의 1/3인 1:3 화소 분할 구조 등을 들 수 있다. 그 중에서, 1:3 화소 분할 구조가 액정 디스플레이 화면이 비스듬한 시야각에서 하얗게 보이는 현상에 대한 대책(시야각 개선)으로서 특히 효과적이다.
한편, 밝은 부화소를 P1, 어두운 부화소를 P2로 하여, 어두운 부화소(P2)의 TFT(12b)에서 채널 누설된 경우에는, 밝은 부화소(P1)보다 비교적 결함으로서 인식되기 어렵다. 따라서, 밝은 부화소(P1)에만 수정용 배선(19a)과 드레인 인출 배선(7a)이 중첩되는 부분(57a)을 마련하고(즉, 도 5에 있어서, 화소(P2)에는 중첩부(57b)를 마련하지 않는다), 결함 화소 수정을 행하도록 해도 무방하다. 이렇게 하면, 화소 결함 수정 공정을 삭감할 수 있고, 또한 개구율 저하도 억제할 수 있 다.
본 실시형태에서는, 액티브 매트릭스 기판을 도 6과 같이 구성하는 것도 가능하다. 즉, 수정용 배선(19)을 화소 전극(17)의 슬릿(55)에 겹치도록 형성한다. 이와 같이, 화소 전극 슬릿(55) 하부에 화소 전극(17)과 다른 전위의 수정용 배선(19)을 배치함으로써, 슬릿(55)에 있어서의 프린지 필드 효과가 보다 효과적으로 발현되고, 액정의 배향 규제력이 향상된다. 또한, 광 누출도 방지할 수 있다. 또한, 개구율에 기여하지 않는 슬릿(55)의 하부에 차광성 수정용 배선(19)을 형성함으로써, 수정용 배선(19)에 의한 개구율 저하를 피할 수 있다. 이 경우, 도 14와 같이, 화소 전극(17)의 슬릿(55)의 가능한 한 많은 부분의 하부(바람직하게 슬릿(55)의 하부 모두)에 저장 용량 배선(18)의 연신부(21)를 마련해 두면, 한층 효과적이다.
또한 도 6과 같이, 드레인 인출 배선(7)의 (가능한 한 많은 부분)을 화소 전극(17)의 슬릿(55)과 겹치도록 형성하는 것이 바람직하다. 이렇게 하면, 개구율에 기여하지 않는 액정 분자 배향 제어용 슬릿(55) 하부에 차광성 드레인 인출 배선(7)을 형성함으로써, 드레인 인출 배선(7)에 의한 개구율 저하를 피할 수 있다. 또한, 광 누출도 방지할 수 있다. 또한, 트랜지스터(12)에 동작 불량이 발생한 경우에, 드레인 인출 배선(7)을 액정 분자 배향 제어용 슬릿(55)과의 중첩 부분(즉, 위에 화소 전극(17)이 없는 부분)에서 절단하는 것이 가능해져 절단 공정이 용이해진다.
본 실시형태에서는, 액티브 매트릭스 기판을 도 8과 같이 구성하는 것도 가 능하다. 즉, 컨택 영역 C1(의 드레인 인출 배선(7))에, 도면 중 상하 방향을 길이 방향으로 하는 직사각형 형상의 관통홀부(5a)(전극 비형성 영역)를 마련한다. 그리고, 드레인 인출 배선(7)과 화소 전극(17) 사이에 배치되는 절연막(미도시)에, 상기 관통홀부(5a)와 그 중간 정도 부분에서 대략 직각으로 교차하는, 도면 중 좌우 방향을 길이 방향으로 하는 직사각형 형상의 홀을 마련한다. 이에 의해, 상기 절연막의 홀이 홀 개구부가 되어 컨택 홀(11a)이 형성되고, 이 컨택 홀(11a) 내에서 드레인 인출 배선(7)과 화소 전극(17)이 접속된다. 또한, 컨택 영역 C2(의 드레인 인출 배선(7))에, 도면 중 좌우 방향을 길이 방향으로 하는 직사각형 형상의 관통홀부(5b)(전극 비형성 영역)를 마련한다. 그리고, 드레인 인출 배선(7)과 화소 전극(17) 사이에 배치되는 절연막(미도시)에, 상기 관통홀부(5b)와 그 중간 정도 부분에서 대략 직각으로 교차되는, 도면 중 상하 방향을 길이 방향으로 하는 직사각형 형상의 홀을 마련한다. 이에 의해, 상기 절연막의 홀이 홀 개구부가 되어 컨택 홀(11b)이 형성되고, 이 컨택 홀(11b) 내에서 드레인 인출 배선(7)과 화소 전극(17)이 접속된다. 이와 같이, 빛이 투과하지 않는 드레인 인출 배선(7)에 전극이 형성되어 있지 않은 관통홀부(5a·5b)(광투과부)를 마련함으로써, 광투과율(개구율)을 향상시킬 수 있다. 이에 더해, 컨택 홀(11)을, 그 개구부가 상기 관통홀부(5)와 교차하는 연신 형상이 되도록 형성하고 있기 때문에, 제조 공정(포토리소그래피 등)에서의 위치 어긋남에 강하고, 전극 영역 및 화소 전극 사이의 컨택 면적의 변동(감소)을 회피 혹은 대폭 억제할 수 있다. 이 도 8의 구성은, 드레인 인출 배선(7)의 컨택 영역이 화소 전극(17)의 슬릿(55)이나 액정 분자 배향 제어용 돌기(리브)의 하부에 형성되지 않는(할 수 없는) 경우에 특히 적합하다고 할 수 있다.
본 실시형태에서는, 도 1에 나타내는 바와 같이, 중첩부(57)의 형상을 사각형으로 하고 있지만 이것으로 한정되지 않는다. 예를 들어, 원형, 삼각형, 반원형, 사다리꼴 등이어도 된다. 즉, 수정용 배선(19)의 일부가 게이트 절연막(23)을 개재하여 드레인 인출 배선(7)의 패턴에 겹치도록 마련되고, 적어도 레이저 조사용 영역이 확보되어 있으면 된다. 또한, 중첩부(57)의 배치 장소도 특별히 한정되는 것은 아니다. 또한, 저장 용량 배선(18), 수정용 배선(19), 혹은 저장 용량 배선 연신부(20)의 형성 위치도 상기한 각 구성으로 한정되지 않는다.
상기 실시형태에서 얻어지는 액티브 매트릭스 기판과, 액티브 매트릭스 기판의 각 화소에 대응하도록 매트릭스상으로 마련된 적, 녹, 청 중 어느 한 착색층과, 각 착색층 사이에 마련된 차광성의 블랙 매트릭스로 이루어지도록 형성된 컬러 필터 기판을 접합하고, 액정을 주입·봉지함으로써 액정 표시 패널이 형성된다(도 10 참조). 이 액정 패널에 드라이버(액정 구동용 LSI) 등을 접속하고, 편광판이나 백라이트를 장착함으로써, 본 발명의 액정 표시 장치가 형성된다.
이 액정 표시 장치를 적용한 TV 수신기에 대하여, 도 11 내지 도 13을 참조하면서 이하에 설명한다.
도 11은, TV 수신기용에 있어서의 액정 표시 장치(601)의 회로 블록이다. 액정 표시 장치(601)는, 도 11에 나타내는 바와 같이, Y/C 분리 회로(500), 비디오 크로마(video-chroma) 회로(501), A/D 컨버터(502), 액정 컨트롤러(503), 액정 패 널(504), 백라이트 구동 회로(505), 백라이트(506), 마이컴(507), 계조 회로(508)를 구비한 구성으로 되어 있다. 상기 구성의 액정 표시 장치(601)에 있어서, 먼저 TV 신호의 입력 영상 신호는 Y/C 분리 회로(500)에 입력되고, 휘도 신호와 색 신호로 분리된다. 휘도 신호와 색 신호는 비디오 크로마 회로(501)에서 빛의 3 원색인 R, G, B로 변환되고, 다시 이 아날로그 RGB 신호는 A/D 컨버터(502)에 의해 디지털 RGB 신호로 변환되어 액정 컨트롤러(503)에 입력된다. 액정 패널(504)에서는 액정 컨트롤러(503)로부터의 RGB 신호가 소정의 타이밍으로 입력됨과 함께, 계조 회로(508)로부터의 RGB 각각의 계조 전압이 공급되어 화상이 표시되게 된다. 이들 처리를 포함하여 시스템 전체의 제어는 마이컴(507)이 행하게 된다. 한편, 영상 신호로서, TV 방송에 근거한 영상 신호, 카메라에 의해 촬상된 영상 신호, 인터넷 회선을 통해 공급되는 영상 신호 등, 여러 영상 신호에 근거하여 표시가능하다.
또한, 본 TV 수상기는 도 12에 나타내는 바와 같이, 튜너부(600)와 액정 표시 장치(601)를 구비하고 있고, 튜너부(600)는 TV 방송을 수신하여 영상 신호를 출력하고, 액정 표시 장치(601)는 튜너부(600)로부터 출력된 영상 신호에 근거하여 화상(영상) 표시를 행한다.
또한, 본 TV 수신기는 예를 들어 도 13에 나타내는 바와 같이, 액정 표시 장치(601)를 제1 섀시(301)와 제2 섀시(306)로 둘러싸도록 하여 협지한 구성으로 되어 있다. 제1 섀시(301)는 액정 표시 장치(601)로 표시되는 영상을 투과시키는 개구부(301a)가 형성되어 있다. 또한, 제2 섀시(306)는 액정 표시 장치(601)의 배면측을 덮는 것으로, 이 액정 표시 장치(601)를 조작하기 위한 조작용 회로(305)가 마련됨과 함께, 하방에 지지용 부재(308)가 부착되어 있다.
표시 장치로서는, 도 11에 나타낸 액정 표시 장치를 적용할 수 있지만, 유기 EL 표시 장치 등의 다른 표시 장치에도 적용가능하다.
한편, 본 발명은 액정 표시 장치에 한정되는 것은 아니며, 예를 들어 컬러 필터 기판과, 컬러 필터 기판과 대향하도록 본 발명의 액티브 매트릭스 기판을 배치하고, 이들 기판과 기판 사이에 유기 EL층을 배치함으로써 유기 EL 패널로 하고, 패널의 외부 인출 단자에 드라이버 등을 접속함으로써 유기 EL 표시 장치를 구성하는 것도 가능하다. 또한, 액정 표시 장치나 유기 EL 표시 장치 이외에도, 액티브 매트릭스 기판으로 구성되는 표시 장치이면 본 발명은 적용가능하다.
본 발명의 액티브 매트릭스 기판은, 예를 들어 액정 TV에 적합하다.

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 각 화소 영역에, 제1 및 제2의 트랜지스터와, 제1의 트랜지스터의 일방의 도통 전극에 접속되는 제1의 화소 전극과, 제2의 트랜지스터의 일방의 도통 전극에 접속되는 제2의 화소 전극과, 제1 및 제2의 저장 용량 배선을 구비한 액티브 매트릭스 기판으로서,
    상기 제1의 트랜지스터의 일방의 도통 전극으로부터 인출된 제1의 인출 배선과, 상기 제1의 저장 용량 배선으로부터 인출된 제1의 수정용 배선과, 상기 제2의 트랜지스터의 일방의 도통 전극으로부터 인출된 제2의 인출 배선과, 상기 제2의 저 장 용량 배선으로부터 인출된 제2의 수정용 배선을 구비하고,
    상기 제1의 수정용 배선은 절연층을 개재하여 상기 제1의 인출 배선의 일부와 겹치고, 상기 제2의 수정용 배선은 절연층을 개재하여 상기 제2의 인출 배선의 일부와 겹쳐 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  16. 삭제
  17. 제15항에 기재된 액티브 매트릭스 기판을 구비하는 것을 특징으로 하는 표시 장치.
  18. 제17항에 기재된 표시 장치와, TV 방송을 수신하는 튜너부를 구비한 TV 수상기.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020087017720A 2005-12-26 2006-07-28 액티브 매트릭스 기판, 표시 장치, ｔｖ 수상기 KR100962795B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00373485 2005-12-26
JP2005373485 2005-12-26

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020107000187A Division KR100962793B1 (ko) 2005-12-26 2006-07-28 액티브 매트릭스 기판 및 액정 디스플레이
KR1020107000190A Division KR100962794B1 (ko) 2005-12-26 2006-07-28 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치 및 ｔｖ 수상기

Publications (2)

Publication Number Publication Date
KR20080087839A KR20080087839A (ko) 2008-10-01
KR100962795B1 true KR100962795B1 (ko) 2010-06-10

Family

ID=38217782

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020087017720A KR100962795B1 (ko) 2005-12-26 2006-07-28 액티브 매트릭스 기판, 표시 장치, ｔｖ 수상기
KR1020107000187A KR100962793B1 (ko) 2005-12-26 2006-07-28 액티브 매트릭스 기판 및 액정 디스플레이
KR1020107000190A KR100962794B1 (ko) 2005-12-26 2006-07-28 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치 및 ｔｖ 수상기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020107000187A KR100962793B1 (ko) 2005-12-26 2006-07-28 액티브 매트릭스 기판 및 액정 디스플레이
KR1020107000190A KR100962794B1 (ko) 2005-12-26 2006-07-28 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치 및 ｔｖ 수상기

Country Status (5)

Country Link
US (3) US7583354B2 (ko)
JP (4) JP4364925B2 (ko)
KR (3) KR100962795B1 (ko)
CN (2) CN101866085B (ko)
WO (1) WO2007074556A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE503206T1 (de) * 2006-10-31 2011-04-15 Sharp Kk Flüssigkristallanzeige
US8253903B2 (en) * 2006-12-26 2012-08-28 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display device, and television device
TWI349152B (en) * 2006-12-27 2011-09-21 Au Optronics Corp Pixel module and display device utilizing the same
JP2008276044A (ja) * 2007-05-02 2008-11-13 Hitachi Displays Ltd 液晶表示装置
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101041618B1 (ko) * 2008-04-24 2011-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5643523B2 (ja) * 2010-03-17 2014-12-17 スタンレー電気株式会社 液晶表示装置
KR102252044B1 (ko) * 2013-12-04 2021-05-17 삼성디스플레이 주식회사 표시 장치
CN204331229U (zh) * 2014-12-03 2015-05-13 京东方科技集团股份有限公司 液晶屏
CN104659072B (zh) 2015-03-16 2017-07-28 京东方科技集团股份有限公司 阵列基板和阵列基板制作方法
CN104730790B (zh) * 2015-03-25 2018-05-11 深圳市华星光电技术有限公司 液晶显示装置、液晶显示器及其制作方法和暗点作业方法
CN104777635B (zh) * 2015-04-08 2018-07-06 深圳市华星光电技术有限公司 液晶面板的像素缺陷修复方法及液晶面板
CN104716167B (zh) 2015-04-13 2017-07-25 京东方科技集团股份有限公司 一种有机电致发光显示器件、其制作方法及显示装置
JP2019184669A (ja) * 2018-04-03 2019-10-24 シャープ株式会社 液晶パネルおよび液晶表示装置
CN109239994A (zh) 2018-10-25 2019-01-18 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809078A (en) * 1983-10-05 1989-02-28 Casio Computer Co., Ltd. Liquid crystal television receiver
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH0713191A (ja) 1993-06-28 1995-01-17 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
JPH07199221A (ja) 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH08234231A (ja) * 1995-02-27 1996-09-13 Hitachi Ltd 液晶表示装置
JP3491079B2 (ja) * 1996-06-05 2004-01-26 株式会社アドバンスト・ディスプレイ 液晶表示装置の修復方法
JPH10319428A (ja) * 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
DE69838927T2 (de) 1997-06-12 2009-02-26 Sharp K.K. Anzeigevorrichtung mit vertical ausgerichtetem Flüssigkristall
JP3929119B2 (ja) * 1997-08-04 2007-06-13 株式会社アドバンスト・ディスプレイ 液晶表示装置
US6822701B1 (en) 1998-09-04 2004-11-23 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JP3462792B2 (ja) * 1999-05-26 2003-11-05 シャープ株式会社 液晶表示装置
KR100623984B1 (ko) * 1999-12-02 2006-09-13 삼성전자주식회사 광시야각 액정 표시 장치 및 그에 사용되는 기판
JP3469143B2 (ja) 1999-11-02 2003-11-25 シャープ株式会社 アクティブマトリクス基板及びそれを備えた二次元画像検出器
JP3600112B2 (ja) * 2000-03-27 2004-12-08 シャープ株式会社 液晶表示装置の製造方法
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
US20020186330A1 (en) 2000-02-04 2002-12-12 Kiyohiro Kawasaki Liquid crystal display and production method of the same
JP2002076363A (ja) * 2000-02-04 2002-03-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4342200B2 (ja) 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
US20040233343A1 (en) 2003-05-19 2004-11-25 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR20040105934A (ko) * 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20050001707A (ko) * 2003-06-26 2005-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100966438B1 (ko) * 2003-10-30 2010-06-28 엘지디스플레이 주식회사 스토리지 배선의 저항을 감소시킨 액정표시패널
JP2005173499A (ja) * 2003-12-15 2005-06-30 Sharp Corp 液晶表示装置及びその製造方法
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP2005215278A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215702A (ja) * 2005-04-04 2005-08-11 Toshiba Electronic Engineering Corp アクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
JP2009053714A (ja) 2009-03-12
JP4364925B2 (ja) 2009-11-18
CN101346751A (zh) 2009-01-14
US7583354B2 (en) 2009-09-01
KR20100010949A (ko) 2010-02-02
US20090153758A1 (en) 2009-06-18
JP4191240B1 (ja) 2008-12-03
CN101866085B (zh) 2012-07-25
KR100962793B1 (ko) 2010-06-10
KR20100010950A (ko) 2010-02-02
US20090066867A1 (en) 2009-03-12
US8045076B2 (en) 2011-10-25
WO2007074556A1 (ja) 2007-07-05
KR100962794B1 (ko) 2010-06-10
JP5154503B2 (ja) 2013-02-27
KR20080087839A (ko) 2008-10-01
US7880857B2 (en) 2011-02-01
JP2009169436A (ja) 2009-07-30
JP2009048189A (ja) 2009-03-05
CN101866085A (zh) 2010-10-20
JP4927063B2 (ja) 2012-05-09
US20100020282A1 (en) 2010-01-28
JPWO2007074556A1 (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
KR100962795B1 (ko) 액티브 매트릭스 기판, 표시 장치, ｔｖ 수상기
KR100808747B1 (ko) 액티브 매트릭스 기판, 표시 장치 및 화소 결함 수정 방법
JP4405557B2 (ja) アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
US7339564B2 (en) Liquid crystal display device
JP5064500B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
KR101247936B1 (ko) 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기, 액티브 매트릭스 기판의 제조 방법
JPWO2006064832A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置
JP4948420B2 (ja) アクティブマトリクス基板とそのアクティブマトリクス基板を備えた表示装置、及び液晶パネルとその液晶パネルを備えた表示装置並びにテレビ受像器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 9