JPWO2009001578A1 - アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法 - Google Patents

Abstract

走査信号線（１６）は、データ信号線（１５）との交差部近傍に、開口部（２９）を有し、第１トランジスタ（１２ａ）は、ドレイン電極（８ａ）を挟む２つのソース電極（９ａｘ・９ａｙ）を含み、ソース電極（９ａｘ）は開口部（２９）上のソース延伸電極（１０ａｘ）を介してデータ信号線（１５）に接続され、ソース電極（９ａｙ）は走査信号線（１６）の外部領域上のソース延伸電極（１０ａｙ）を介してデータ信号線（１５）に接続され、第２トランジスタ（１２ｂ）は、ドレイン電極（８ｂ）を挟む２つのソース電極（９ｂｘ・９ｂｙ）を含み、ソース電極（９ｂｘ）は開口部（２９）上のソース延伸電極（１０ｂｘ）を介してデータ信号線（１５）に接続され、ソース電極（９ｂｙ）は走査信号線の外部領域上のソース延伸電極（１０ｂｙ）を介してデータ信号線（１５）に接続される。該構成によれば、各トランジスタの機能を可及的に維持しながらＳＧリークを修正することができる。

Description

本発明は、短絡修正が可能なアクティブマトリクス基板および液晶パネルに関する。

液晶表示装置は、高精細、薄型、低消費電力等の優れた特徴を有し、近年、その市場規模が急速に拡大している。例えば特許文献１には、１つの画素に複数の画素電極を備える画素分割（マルチ画素駆動）方式の液晶表示装置が開示されている。この画素分割方式の液晶表示装置によれば、１つの画素に異なる輝度領域を形成することができ、γ特性の視角依存性（液晶表示装置を正面から観測した時のγ特性と斜めから観測した時のγ特性の差異）を改善することができる。

ここで、特許文献２には、画素分割方式の液晶表示装置において配線欠陥の修正を可能とする構成が開示されている。これを図３５に示す。同図に示すように、この液晶表示装置が有するアクティブマトリクス基板７００には、互いに直交する走査信号線７０２およびデータ信号線７０３が設けられ、各画素には、第１トランジスタ７０７ａ、第２トランジスタ７０７ｂ、第１の画素電極７０５ａ、第２の画素電極７０５ｂ、第１の保持容量配線７１２ａ、第２の保持容量配線７１２ｂ、第１のドレイン引き出し配線７１１ａ、第２のドレイン引き出し配線７１１ｂ、第１のドレイン引き出し電極７１３ａ、および第２のドレイン引き出し電極７１３ｂを備える。第１トランジスタ７０７ａは、ソース電極７０９ａ、ドレイン電極７１０ａ、および走査信号線７０２から引き出されたゲート電極７０８ａを備え、第２トランジスタ７０７ｂは、ソース電極７０９ｂ、ドレイン電極７１０ｂおよび走査信号線７０２から引き出されたゲート電極７０８ｂを備える。

なお、第１トランジスタのソース電極７０９ａと第２トランジスタのソース電極７０９ｂとがデータ信号線７０３に接続され、第１トランジスタのドレイン電極７１０ａは、第１のドレイン引き出し配線７１１ａを介して第１のドレイン引き出し電極７１３ａに接続され、この第１のドレイン引き出し電極７１３ａと第１の画素電極７０５ａとがコンタクトホールによって接続される。さらに、第１のドレイン引き出し電極７１３ａと第１の保持容量配線７１２ａの張り出し部７１４ａとによって保持容量が形成される。同様に、第２トランジスタのドレイン電極７１０ｂは、第２のドレイン引き出し配線７１１ｂを介して第２のドレイン引き出し電極７１３ｂに接続され、この第２のドレイン引き出し電極７１３ｂと第２の画素電極７０５ｂとがコンタクトホールによって接続される。さらに、第２のドレイン引き出し電極７１３ｂと第２の保持容量配線７１２ｂの張り出し部７１４ｂとによって保持容量が形成される。

上記構成によれば、第１の画素電極７０５aと第２の画素電極７０５ｂとに同じ信号電位が供給されるが、第１および第２の保持容量配線７１２a・７１２ｂの電位を個別制御することによって第１の画素電極７０５aおよび第２の画素電極７０５ｂを異なる電位とすることができ、これによって、１つの画素に異なる輝度領域を形成することができる。

アクティブマトリクス基板７００では、走査信号線７０２に、第１トランジスタのゲート電極７０８ａと第２トランジスタのゲート電極７０８ｂとの間に位置する開口部７１５が形成されている。したがって、例えば、走査信号線７０２とデータ信号線７０３とがこれらの交差部７２０において短絡し、ＳＧリーク（ソース・ゲート間リーク）が発生してしまった場合には、データ信号線７０３を、開口部７１５上の領域７２２および第１の画素電極７０５ａと隣接する部分７２３で切断するとともに、予備配線等によってデータ信号線７０３の反対側から信号電位を送ることで、ＳＧリークを修正することができる。この場合、第１トランジスタ７０７ａはその機能を喪失し、第２トランジスタ７０７ｂについてはその機能を維持することとなる。また、走査信号線７０２とソース電極７０９ａとが短絡し、ＳＧリークが発生した場合にも、データ信号線７０３を上記２箇所で切断するとともに予備配線等によってデータ信号線７０３の反対側から信号電位を送ることでＳＧリークが修正される。
日本国公開特許公報「特開２００４−７８１５７号公報（公開日：２００４年３月１１日）」 国際公開特許公報「ＷＯ２００６／０６４７８９（公開日：２００６年６月２２日）」

しかしながら、この液晶表示装置においては、ＳＧリークの修正が一方のトランジスタの機能喪失を前提として行われる。すなわち、ＳＧリークがソース電極と走査信号線との短絡に起因する場合にも、一方のトランジスタの機能喪失を前提として修正が行うしかなく、また、予備配線等の利用が必須になるという問題がある。なお、予備配線の利用については、その接続の手間に加え、負荷の増大というデメリットがある。これは特に大型の液晶表示装置で顕著である。

本発明は、上記課題に鑑みてなされたものであり、その目的は、１つの画素領域に複数のトランジスタが設けられる画素分割方式のアクティブマトリクス基板およびこれを備えた液晶表示装置において、各トランジスタの機能を可及的に維持しながらＳＧリークを修正する点にある。

本発明のアクティブマトリクス基板は、行方向に伸びる（例えば、各画素領域を横切るように行方向に伸びる）走査信号線と、列方向に伸びる（例えば、各画素領域に沿って列方向に伸びる）データ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第１および第２トランジスタとを備え、各画素領域に、第１トランジスタに接続された第１の画素電極と、該第２トランジスタに接続された第２の画素電極とが設けられたアクティブマトリクス基板であって、上記走査信号線は、上記交差部近傍に、開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有し、上記第１トランジスタは、第１走査電極部上に設けられたドレイン電極と該ドレイン電極を挟むように設けられた２つのソース電極とを含み、その一方のソース電極は開口部上に形成されたソース延伸電極（第１の内側ソース延伸電極）を介してデータ信号線に接続され、もう一方のソース電極は走査信号線の外部領域上に形成されたソース延伸電極（第１の外側ソース延伸電極）を介してデータ信号線に接続され、上記第２トランジスタは、第２走査電極部上に設けられたドレイン電極と該ドレイン電極を挟むように設けられた２つのソース電極とを含み、その一方のソース電極は開口部上に形成されたソース延伸電極（第２の内側ソース延伸電極）を介してデータ信号線に接続され、もう一方のソース電極は走査信号線の外部領域上に形成されたソース延伸電極（第２の外側ソース延伸電極）を介してデータ信号線に接続されていることを特徴とする。

本アクティブマトリクス基板では、各ソース電極に接続するソース延伸電極が走査信号線（第１および第２走査電極部）と重なっていないため、これを切断することが可能である。また、第１トランジスタは２つのソース電極を有しているため、その一方が機能しなくとも第１トランジスタ自体は機能しうる。同様に、第２トランジスタも２つのソース電極を有しているため、その一方が機能しなくとも第２トランジスタ自体は機能しうる。

そこで、データ信号線あるいはこれに繋がるソース電極と走査信号線との短絡に起因する異常が、該データ信号線および該走査信号線の交差部近傍の画素領域に認められた場合に、該画素領域の第１および第２の内側ソース延伸電極並びに該画素領域の第１および第２の外側ソース延伸電極のいずれかを切断する工程、該データ信号線を、第１の外側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、該データ信号線を、第１の内側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、該データ信号線を、第２の内側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、該データ信号線を、第２の外側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、該走査信号線の第１走査電極部を、第１の外側ソース延伸電極および第１の内側ソース延伸電極の間隙下にある部分で切断する工程、該走査信号線の第２走査電極部を、第２の内側ソース延伸電極および第２の外側ソース延伸電極の間隙下にある部分で切断する工程の少なくとも１つを含む修正工程を行うことで、各トランジスタの機能を可及的に維持しながらＳＧリーク（ソース・ゲート間リーク）を修正することができる。

本発明のアクティブマトリクス基板は、行方向に伸びる（例えば、各画素領域を横切るように行方向に伸びる）走査信号線と、列方向に伸びる（例えば、各画素領域に沿って列方向に伸びる）データ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第１および第２トランジスタとを備え、各画素領域に、第１トランジスタに接続された第１の画素電極と、該第２トランジスタに接続された第２の画素電極とが設けられたアクティブマトリクス基板であって、上記走査信号線は、上記交差部近傍に、開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有し、第１および第２トランジスタは共通のソース電極を有し、該共通のソース電極は、第１および第２走査電極部並びに開口部に重なるように配置されるとともに、開口部上に形成されたソース延伸電極（共通のソース延伸電極）を介してデータ信号線に接続され、上記第１トランジスタは、第１走査電極部上に設けられたドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟むソース電極とを含み、このソース電極は走査信号線の外部領域上に形成されたソース延伸電極（第１の外側ソース延伸電極）を介してデータ信号線に接続され、上記第２トランジスタは、第２走査電極部上に設けられたドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟むソース電極とを含み、このソース電極は走査信号線の外部領域上に形成されたソース延伸電極（第２の外側ソース延伸電極）を介してデータ信号線に接続されていることを特徴とする。

上記構成によれば、上記各ソース電極に接続するソース延伸電極は走査信号線（第１および第２走査電極部）と重なっていないため、これを切断することが可能である。また、第１トランジスタは２つのソース電極（１つは共通のソース電極）を有しているため、そのいずれかが機能しなくとも第１トランジスタ自体は機能しうる。同様に、第２トランジスタも２つのソース電極（１つは共通のソース電極）を有しているため、そのいずれかが機能しなくとも第２トランジスタ自体は機能しうる。

そこで、データ信号線あるいはこれに繋がるソース電極と走査信号線との短絡に起因する異常が、該データ信号線および該走査信号線の交差部近傍の画素領域に認められた場合に、該画素領域の共通のソース延伸電極並びに該画素領域の第１および第２の外側ソース延伸電極のいずれかを切断する工程、該データ信号線を、第１の外側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、該データ信号線を、共通のソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、該データ信号線を、共通のソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、該データ信号線を、第２の外側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、該走査信号線の第１走査電極部を、第１の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程、該走査信号線の第２走査電極部を、第２の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程の少なくとも１つを含む修正工程を行うことで、各トランジスタの機能を可及的に維持しながらＳＧリークを修正することができる。

本アクティブマトリクス基板においては、第１走査電極部は、第１トランジスタが有する２つのソース電極の一方に接続するソース延伸電極ともう一方に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れており、第２走査電極部は、第２トランジスタが有する２つのソース電極の一方に接続するソース延伸電極ともう一方に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れている構成とすることができる。このように、ソース延伸電極と走査電極部との距離を局所的に大きくし、この部分でソース延伸電極の切断を行えば、切断工程が容易になる。さらに、この括れ部分を走査信号線の切断用としても用いることができる。例えば、データ信号線下で短絡が起こった場合に、短絡した走査電極部を、この括れ部分とデータ信号線を挟んで反対側の部分とで切断することで、該走査電極部を走査信号線本体から切り離すことができる。

本アクティブマトリクス基板においては、第１走査電極部は、第１トランジスタのソース電極に接続するソース延伸電極と上記共通のソース電極に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れており、第２走査電極部は、第２トランジスタのソース電極に接続するソース延伸電極と上記共通のソース電極に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れている構成とすることができる。このように、ソース延伸電極と走査電極部との距離を局所的に大きくし、この部分でソース延伸電極の切断を行えば、切断工程が容易になる。さらに、この括れ部分を走査信号線の切断用としても用いることができる。例えば、データ信号線下で短絡が起こった場合に、短絡した走査電極部を、この括れ部分とデータ信号線を挟んで反対側の部分とで切断することで、該走査電極部を走査信号線本体から切り離すことができる。

本アクティブマトリクス基板においては、上記ソース延伸電極は、その列方向の幅よりも行方向の幅の方が大きい構成とすることができる。このように、ソース延伸電極を細長く形成することで、その切断が容易になる。

本アクティブマトリクス基板においては、上記開口部は、画素領域外からデータ信号線の下を通って画素領域内に至る構成とすることができる。こうすれば、走査電極部とデータ信号線とが短絡した場合に、走査電極部の短絡箇所を走査信号線本体から切り離すことが可能となる。この場合、第１走査電極部の行方向に位置する２つの端部のうち画素領域外にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域外にある方を第２の端部として、第１および第２の端部それぞれに切り込み部が形成されていることが望ましい。こうすれば、走査電極部での切断が容易になる。

本アクティブマトリクス基板においては、上記開口部は、行方向に延伸する形状である構成とすることもできる。

本アクティブマトリクス基板においては、上記データ信号線に沿って、該データ信号線に電気的に接続するサブ配線が設けられ、該サブ配線が開口部上を通る構成とすることもできる。該構成によれば、修正工程においてデータ信号線を切断した場合でも予備配線を接続しなくて済む。なお、サブ配線は開口部上を通るため、サブ配線自体が走査信号線と短絡するおそれを小さくでき、また、サブ配線と走査信号線との間に生じる寄生容量を低減することができる。この場合、上記サブ配線とデータ信号線とが開口部上において接続されていることが好ましい。

本アクティブマトリクス基板においては、データ信号線の上記交差部の前後に接続されるバイパス配線が設けられ、該バイパス配線が開口部上を通る構成とすることもできる。該構成によれば、修正工程においてデータ信号線を切断した場合でも予備配線を接続しなくて済む。なお、サブ配線は開口部上を通るため、サブ配線自体が走査信号線と短絡するおそれを小さくでき、また、サブ配線と走査信号線との間に生じる寄生容量を低減することができる。この場合、上記バイパス配線とデータ信号線とが開口部上において接続されていることが好ましい。

本アクティブマトリクス基板においては、第１および第２のトランジスタの上層に、無機層間絶縁膜と、これよりも厚い有機層間絶縁膜とが形成されていることが好ましい。こうすれば、例えば、アクティブマトリクス基板の裏面からソース延伸部や走査電極部をレーザ切断した場合に、メタル破片の捲れ上がりを、厚い層間絶縁膜で止めることが可能となる。

本アクティブマトリクス基板においては、第１走査電極部の括れた部分および第２走査電極部の括れた部分それぞれの上層に、無機ゲート絶縁膜と、これよりも厚いゲート絶縁膜（例えば、有機ゲート絶縁膜）とが形成されている構成とすることができる。こうすれば、第１あるいは第２走査電極部をその括れた部分で切断するときに、メタルの捲れ上がりを厚いゲート絶縁膜によって抑制することができる。

本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。

本液晶パネルにおいては、アクティブマトリクス基板と対向する基板に形成されたブラックマトリクスが上記開口部と重なっている構成とすることができる。

本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。

本液晶表示装置は、上記液晶表示ユニットと照明装置とを備えることを特徴とする。

本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とする。

本発明の液晶パネルの製造方法は、行方向に伸びる（例えば、各画素領域を横切るように行方向に伸びる）走査信号線と、列方向に伸びる（例えば、各画素領域に沿って列方向に伸びる）データ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第１および第２トランジスタとを備え、各画素領域に、第１トランジスタに接続された第１の画素電極と、該第２トランジスタに接続された第２の画素電極とが設けられたアクティブマトリクス基板を含む液晶パネルを製造するための、液晶パネルの製造方法であって、上記交差部近傍に位置する開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する第１の工程と、第１走査電極部上に位置する第１トランジスタのドレイン電極と、該ドレイン電極を挟むように位置する第１トランジスタの２つのソース電極と、その一方のソース電極およびデータ信号線を接続し、開口部上に位置する第１の内側ソース延伸電極と、もう一方のソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第１の外側ソース延伸電極と、第２走査電極部上に位置する第２トランジスタのドレイン電極と、該ドレイン電極を挟むように位置する第２トランジスタの２つのソース電極と、その一方のソース電極およびデータ信号線を接続し、開口部上に位置する第２の内側ソース延伸電極と、もう一方のソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第２の外側ソース延伸電極とを形成する第２の工程とを含み、さらに修正工程として、第１および第２の内側ソース延伸電極並びに第１および第２の外側ソース延伸電極のいずれかを切断する工程、データ信号線を、第１の外側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、データ信号線を、第１の内側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、データ信号線を、第２の内側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、データ信号線を、第２の外側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、第１走査電極部を、第１の外側ソース延伸電極および第１の内側ソース延伸電極の間隙下にある部分で切断する工程、第２走査電極部を、第２の内側ソース延伸電極および第２の外側ソース延伸電極の間隙下にある部分で切断する工程の少なくとも１つを含むことを特徴とする。

本発明の液晶パネルの製造方法においては、上記修正工程には、データ信号線あるいはこれに繋がるソース電極と走査信号線との短絡に起因する異常を検出するとともに、該データ信号線を、該データ信号線および走査信号線の交差部近傍に位置する画素領域の第１の内側ソース延伸電極との連結部分および該画素領域の第２の内側ソース延伸電極との連結部分の間で切断することで、上記短絡が該走査信号線の第１走査電極部にあるのか第２走査電極部にあるのかを判定する工程と、上記短絡が上記第１走査電極部にある場合には、第１走査電極部を、その行方向に位置する２つの端部のうち画素領域外にある方で切断するとともに、第１の外側ソース延伸電極および第１の内側ソース延伸電極の間隙下にある部分で切断し、それでも上記異常が解消されない場合には、第１の外側ソース延伸電極あるいは第１の内側ソース延伸電極を切断し、上記短絡が上記第２走査電極部にある場合には、第２走査電極部を、その行方向に位置する２つの端部のうち画素領域外にある方で切断するとともに、第２の外側ソース延伸電極および第２の内側ソース延伸電極の間隙下にある部分で切断し、それでも上記異常が解消されない場合には、第２の外側ソース延伸電極あるいは第２の内側ソース延伸電極を切断する工程とが含まれていてもよい。

本発明の液晶パネルの製造方法は、行方向に伸びる（例えば、各画素領域を横切るように行方向に伸びる）走査信号線と、列方向に伸びる（例えば、各画素領域に沿って列方向に伸びる）データ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第１および第２トランジスタとを備え、各画素領域に、第１トランジスタに接続された第１の画素電極と、該第２トランジスタに接続された第２の画素電極とが設けられたアクティブマトリクス基板を含む液晶パネルを製造するための、液晶パネルの製造方法であって、上記交差部近傍に位置する開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する第１の工程と、第１および第２トランジスタの共通のソース電極として機能し、第１および第２走査電極部並びに開口部に重なる共通のソース電極と、該共通のソース電極およびデータ信号線を接続し、開口部上に位置する共通のソース延伸電極と、第１走査電極部上に位置する第１トランジスタのドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟む第１トランジスタのソース電極と、該ソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第１の外側ソース延伸電極と、第２走査電極部上に位置する第２トランジスタのドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟む第２トランジスタのソース電極と、該ソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第２の外側ソース延伸電極とを形成する第２の工程とを含み、さらに修正工程として、上記共通のソース延伸電極並びに第１および第２の外側ソース延伸電極のいずれかを切断する工程、データ信号線を、第１の外側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、データ信号線を、共通のソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、データ信号線を、共通のソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、データ信号線を、第２の外側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、第１走査電極部を、第１の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程、第２走査電極部を、第２の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程の少なくとも１つを含むことを特徴とする。

以上のように、本発明によれば、画素分割方式のアクティブマトリクス基板において、各トランジスタの機能を可及的に維持しながらＳＧリークを修正することができる。

実施の形態１にかかるアクティブマトリクス基板の構成を示す平面図である。 図１のアクティブマトリクス基板を備える液晶パネルの構成を示す平面図である。 図１のアクティブマトリクス基板における半導体層の位置を示す平面図である。 図３に示される破線Ｐによる断面図である。 図３に示される破線Ｑによる断面図である。 図３に示される破線Ｒによる断面図である。 図１のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。 図１に示すアクティブマトリクス基板の修正方法を説明する断面図である。 図１のアクティブマトリクス基板を備える液晶パネルの構成を示す断面図である。 図９に示す液晶パネルの修正方法を説明する断面図である。 図１に示すアクティブマトリクス基板の黒点化処理を説明する断面図である。 ＳＧリークによる十字線欠陥を示す模式図である。 実施の形態２にかかるアクティブマトリクス基板の構成を示す平面図である。 図１３のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。 実施の形態３にかかるアクティブマトリクス基板の構成を示す平面図である。 図１５のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。 実施の形態４にかかるアクティブマトリクス基板の構成を示す平面図である。 図１７のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。 実施の形態５にかかるアクティブマトリクス基板の構成を示す平面図である。 図１９のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。 実施の形態５にかかるアクティブマトリクス基板の他の構成を示す平面図である。 実施の形態６にかかるアクティブマトリクス基板の構成を示す断面図である。 図２２のアクティブマトリクス基板を備える液晶パネルの構成を示す断面図である。 実施の形態６にかかるアクティブマトリクス基板の他の構成を示す平面図である。 実施の形態６にかかるアクティブマトリクス基板の他の構成を示す断面図である。 実施の形態７にかかるアクティブマトリクス基板の構成を示す平面図である。 図２６のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。 （ａ）は本液晶表示ユニットの構成を示す模式図であり、（ｂ）は本液晶表示装置の構成を示す模式図である。 本液晶パネルへの偏光板取り付け方法を示す模式図である。 本液晶表示装置の駆動方法を示すタイミングチャートである。 本液晶表示装置の他の駆動方法を示すタイミングチャートである。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 従来のアクティブマトリクス基板の構成およびその修正方法を示す平面図である。

符号の説明

３ａ〜３ｄ ３ｘ アクティブマトリクス基板
５ 画素領域
８ａ・８ｂ ドレイン電極
９ａｘ・９ａｙ ソース電極
９ｂｘ・９ｂｙ ソース電極
９ｚ 共通ソース電極
１０ａｘ・１０ａｙ ソース延伸電極
１０ｂｘ・１０ｂｙ ソース延伸電極
１２ａ 第１トランジスタ
１２ｂ 第２トランジスタ
１５ データ信号線
１６ 走査信号線
１６ａ 第１走査電極部
１６ｂ 第２走査電極部
１７ａ 第１の画素電極
１７ｂ 第２の画素電極
１８ａ 第１の保持容量配線
１８ｂ 第２の保持容量配線
１８ａｘ 第１の保持容量配線延伸部
１８ｂｘ 第２の保持容量配線延伸部
２３ ゲート絶縁膜
２５ 層間絶縁膜
２９ 開口部
３５ カラーフィルタ基板
１００ 液晶表示ユニット
１１０ 液晶表示装置
６０１ テレビジョン受像機
ＥＰ１・ＥＰ２ 第１・第２の端部
Ｗａ・Ｗｂ （走査電極部の）括れ

本発明にかかる実施の形態の例を、図１〜３４を用いて説明すれば以下のとおりである。

〔実施の形態１〕
図１は本実施の形態１に係るアクティブマトリクス基板の一部を示す（透視）平面図である。同図に示すように、アクティブマトリクス基板３ａは、互いに直交するデータ信号線１５および走査信号線１６と、第１および第２の保持容量配線１８ａ・１８ｂと、マトリクス状に配された画素領域５とを備える。なお、データ信号線１５は走査信号線１６よりも上層に配される。走査信号線１６は、各画素領域５を横切るように行方向（図中左右方向）に延伸し、データ信号線１５は各画素領域に沿って列方向（図中上下方向）に延伸し、第１および第２の保持容量配線１８ａ・１８ｂはそれぞれ、列方向に隣接する２つの画素領域それぞれの端部と重なるように行方向（図中左右方向）に延伸している。

各画素領域５には、第１トランジスタ１２ａ、第２トランジスタ１２ｂ、第１の画素電極１７ａ、第２の画素電極１７ｂ、第１の保持容量配線１８ａの一部、第２の保持容量配線１８ｂの一部、第１のドレイン引き出し配線２７ａ、第２のドレイン引き出し配線２７ｂ、第１のコンタクトホール１１ａ、および第２のコンタクトホール１１ｂが形成される。

画素領域５の中央部を横切る走査信号線１６には、画素領域外からデータ信号線１５の下を通って画素領域内に至る長方形形状の開口部２９が形成されており、走査信号線１６においては、開口部２９の両側部分、すなわち開口部２９を介して列方向に向かい合う部分が第１および第２走査電極部１６ａ・１６ｂとなっている。この第１走査電極部１６ａの一部は第１トランジスタ１２ａのゲート電極として機能し、第２走査電極部１６ｂの一部は第２トランジスタ１２ｂのゲート電極として機能する。また、第１走査電極部１６ａの行方向に位置する２つの端部のうち画素領域外にある方を第１の端部ＥＰ１とし、第２走査電極部１６ｂの行方向に位置する２つの端部のうち画素領域外にある方を第２の端部ＥＰ２とする。

第１の画素電極１７ａは走査信号線１６の一方の側（図中上側）に、第２の画素電極１７ｂは走査信号線１６のもう一方の側（図中下側）に配置されており、本アクティブマトリクス基板３ａを用いて液晶パネルを構成した場合、第１の画素電極１７ａとカラーフィルタ基板に形成される対向電極（共通電極）と両電極間の液晶材とによって第１の画素容量が形成され、第２の画素電極１７ｂと上記対向電極と両電極間の液晶材とによって第２の画素容量が形成されることになる。また、本アクティブマトリクス基板３ａを液晶パネルとした場合、走査信号線１６の開口部２９は図２のようにブラックマトリクスＢＭと重なるため、光漏れ等のおそれはない。

ここで、第１トランジスタ１２ａは、第１走査電極部１６ａ上に設けられたドレイン電極８ａと、ドレイン電極８ａを列方向に挟むように設けられた２つのソース電極９ａｘ・９ａｙとを含み、ソース電極９ａｘは開口部２９上に形成されたソース延伸電極１０ａｘ（第１の内側ソース延伸電極）を介してデータ信号線１５に接続され、ソース電極９ａｙは第１走査電極部１６ａを跨いでソース延伸電極１０ａｘの反対側（走査信号線１６の外部領域上）に形成されたソース延伸電極１０ａｙ（第１の外側ソース延伸電極）を介してデータ信号線１５に接続されている。また、第２トランジスタ１２ｂは、第２走査電極部１６ｂ上に設けられたドレイン電極８ｂと、ドレイン電極８ｂを列方向に挟むように設けられた２つのソース電極９ｂｘ・９ｂｙとを含み、ソース電極９ｂｘは開口部２９上に形成されたソース延伸電極１０ｂｘ（第２の内側ソース延伸電極）を介してデータ信号線１５に接続され、ソース電極９ｂｙは第２走査電極部１６ｂを跨いでソース延伸電極１０ｂｘの反対側（走査信号線１６の外部領域上）に形成されたソース延伸電極１０ｂｙ（第２の外側ソース延伸電極）を介してデータ信号線１５に接続されている。

また、第１走査電極部１６ａは、平面的に視てソース延伸電極１０ａｘとソース延伸電極１０ａｙとで挟まれた部分の少なくとも一部に括れＷａを有しており、また、第２走査電極部１６ｂは、平面的に視てソース延伸電極１０ｂｘとソース延伸電極１０ｂｙとで挟まれた部分の少なくとも一部に括れＷｂを有している。この括れ部Ｗａは、ＳＧリーク修正時（後述）にソース延伸電極１０ａｙ・１０ａｘの切断を容易にするものであり、括れ部Ｗｂは、ＳＧリーク修正時（後述）にソース延伸電極１０ｂｘ・１０ｂｙの切断を容易にするものである。括れＷａを設けておくことで、走査信号線１６の外部領域上に位置するソース延伸電極１０ａｙの切断を可能としながらこれを走査信号線１６（第１走査電極部１６ａ）に近づけることができ、これによって開口率を高めることができる。同様に、括れＷｂを設けておくことで、走査信号線１６の外部領域上に位置するソース延伸電極１０ｂｙの切断を可能としながらこれを走査信号線１６（第２走査電極部１６ｂ）に近づけることができ、これによって開口率を高めることができる。

そして、第１トランジスタのドレイン電極８ａは、第１のドレイン引き出し配線２７ａとコンタクトホール１１ａとを介して第１の画素電極１７ａに接続されている。また、第１の画素電極１７ａと第１の保持容量配線１８ａとの重畳部に第１の保持容量が形成される。同様に、第２トランジスタのドレイン電極８ｂは、第２のドレイン引き出し配線２７ｂとコンタクトホール１１ｂとを介して第２の画素電極１７ｂに接続されている。また、第２の画素電極１７ｂと第２の保持容量配線１８ｂとの重畳部に第２の保持容量が形成される。また、第１の保持容量配線１８ａから第１の保持容量配線延伸部１８ａｘが引き出され、その先端部がドレイン引き出し配線２７ａの先端部に重畳している。また、第２の保持容量配線１８ｂから第２の保持容量配線延伸部１８ｂｘが引き出され、その先端部がドレイン引き出し配線２７ｂの先端部に重畳している。

上記構成によれば、データ信号線１５から第１の画素電極１７aと第２の画素電極１７ｂとに同じ信号電位が供給されるが、第１および第２の保持容量配線１８a・１８ｂの電位を個別制御することによって、第１および第２の保持容量を介して第１の画素電極１７aおよび第２の画素電極１７ｂを異なる電位とすることができる。すなわち、本アクティブマトリクス基板３ａを備えた液晶表示装置においては、１つの画素に異なる輝度領域を形成して面積階調による中間調を表現することが可能となり、画面の白浮きを改善することができる。

図３は図１における半導体層の位置を示したものであり、図４は図３の破線Ｐによる矢視断面図である。図３・４に示されるように、本アクティブマトリクス基板３ａでは、基板３０上に第１走査電極部１６ａ（走査信号線１６）が形成され、その上層にゲート絶縁膜２３が形成される。ゲート絶縁膜２３の上層には、半導体層２４を介して、２つのソース電極９ａｘ・９ａｙとこれらに挟まれたドレイン電極８ａとが形成される。ソース電極９ａｘ・９ａｙおよびドレイン電極８ａの上層には層間絶縁膜（無機層間絶縁膜）２５が形成され、層間絶縁膜２５上に第１の画素電極１７ａが形成される。なお、第１の画素電極１７ａは配向膜７９に覆われている。

図５は図３の破線Ｑによる矢視断面図である。図３・５に示されるように、本アクティブマトリクス基板３ａでは、基板３０上に保持容量配線１８ａから引き出された保持容量延伸部１８ａｘが形成され、その上層にゲート絶縁膜２３が形成される。ゲート絶縁膜２３の上層には、ドレイン引き出し配線２７ａが形成される。ここで、第１の保持容量配線延伸部１８ａｘの先端部とドレイン引き出し配線２７ａの先端部とが重畳している。さらに、ドレイン引き出し配線２７ａの上層には層間絶縁膜（無機層間絶縁膜）２５が形成され、層間絶縁膜２５上に第１の画素電極１７ａが形成される。この第１の画素電極１７ａは配向膜７９に覆われている。なお、第１の保持容量配線延伸部１８ａｘおよびドレイン引き出し配線２７ａの重畳部と重なるようにコンタクトホール１１ａが形成される。このコンタクトホール１１ａでは層間絶縁膜２５が除去されており、これによってドレイン引き出し配線２７ａと第１の画素電極１７ａとの接続が図られている。

図６は図３の破線Ｒによる矢視断面図である。図３・６に示されるように、本アクティブマトリクス基板３ａでは、基板３０上に第１走査電極部１６ａ（走査信号線１６）が形成され、その上層にゲート絶縁膜２３が形成される。ゲート絶縁膜２３の上層には、ソース延伸電極１０ａｙおよびソース延伸電極１０ａｘが形成される。ソース延伸電極１０ａｙ・１０ａｘの上層には層間絶縁膜（無機層間絶縁膜）２５が形成され、層間絶縁膜２５上に配向膜７９が形成されている。

本アクティブマトリクス基板３ａにおけるＳＧリーク修正方法を以下に説明する。図７は図１における第１および第２トランジスタ１２ａ・１２ｂ近傍の拡大図である。なお、データ信号線１５に供給される信号電位の向きを図中上から下（矢印の向き）とする。ＳＧリークは、１画素領域あたり、図中×印（α１・α２・β１・β２・γ・δの６箇所）の少なくとも１つでの短絡によって発生しうる。すなわち、α１における第１走査電極部１６ａとソース電極９ａｙとの短絡、α２における第１走査電極部１６ａとソース電極９ａｘとの短絡、β１における第２走査電極部１６ｂとソース電極９ｂｘとの短絡、β２における第２走査電極部１６ｂとソース電極９ｂｙとの短絡、γにおける第１走査電極部１６ａとデータ信号線１５との短絡、およびδにおける第２走査電極部１６ｂとデータ信号線１５との短絡である。

一方、修正工程における配線あるいは電極の切断は、図７のＡ、Ｃ、Ｄ、Ｆ、Ｇ、Ｈ、Ｊ、Ｋ、Ｌ、ＭおよびＮの少なくとも１箇所で行う。なお、Ａは、ソース延伸電極１０ａｙのうち平面的に視て第１走査電極部１６ａの括れＷａに向かい合う部分にあり、Ｃは、ソース延伸電極１０ａｘのうち平面的に視て第１走査電極部１６ａの括れＷａに向かい合う部分にあり、Ｄは、ソース延伸電極１０ｂｘのうち平面的に視て第２走査電極部１６ｂの括れＷｂに向かい合う部分にあり、Ｆは、ソース延伸電極１０ｂｙのうち平面的に視て第２走査電極部１６ｂの括れＷｂに向かい合う部分にあり、Ｇは、データ信号線１５のうちソース延伸電極１０ａｙの付け根より上流側の部分にあり、Ｈは、データ信号線１５のうちソース延伸電極１０ａｙの付け根と上側の交差部（データ信号線１５および第１走査電極部１６ａの交差部）とで挟まれた部分にあり、Ｊは、データ信号線１５のうちソース延伸電極１０ａｘの付け根と上側の交差部とで挟まれた部分にあり、Ｋは、データ信号線１５のうちソース延伸電極１０ａｘの付け根とソース延伸電極１０ｂｘの付け根とで挟まれた部分にあり、Ｌは、データ信号線１５のうちソース延伸電極１０ｂｘの付け根と下側の交差部（データ信号線１５および第２走査電極部１６ｂの交差部）とで挟まれた部分にあり、Ｍは、データ信号線１５のうちソース延伸電極１０ｂｙの付け根と下側の交差部とで挟まれた部分にあり、Ｎはデータ信号線１５のうちソース延伸電極１０ｂｙの付け根より下流側の部分にあるものとする。

ここで、検査工程によって短絡箇所がα１・α２・β１・β２・γ・δのいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、α１での短絡であればＡでの切断を行い、α２での短絡であればＣでの切断を行い、β１での短絡であればＤでの切断を行い、β２での短絡であればＦでの切断を行い、γでの短絡であれば、ＨおよびＪでの切断を行うとともにデータ信号線１５のうちＪよりも下流側となる部分に予備配線を接続し、δでの短絡であれば、ＬおよびＭでの切断を行うとともにデータ信号線１５のうちＭよりも下流側となる部分に予備配線を接続する。この場合、α１・α２・β１・β２のいずれか１つで短絡が起きた場合には、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができ（短絡が起きたトランジスタでは機能するソース電極が１つとなる）、修正工程における予備配線の接続も不要である。また、γ・δのいずれかで短絡が起きた場合には、予備配線の接続は必要であるが、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができる（各トランジスタでは２つのソース電極が機能する）。

なお、γでの短絡の場合には、ＧおよびＪでの切断を行ったりあるいはＨおよびＫでの切断を行ったりしてもよい。この場合も、予備配線の接続は必要であるが、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができる（第１トランジスタ１２ａでは１つのソース電極が機能し、第２トランジスタ１２ａでは２つのソース電極が機能する）。同様に、δでの短絡の場合には、ＬおよびＮでの切断を行ったりあるいはＫおよびＭでの切断を行ったりしてもよい。この場合も、予備配線の接続は必要であるが、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができる（第１トランジスタ１２ａでは２つのソース電極が機能し、第２トランジスタ１２ｂでは１つのソース電極が機能する）。

また、Ｋでの切断を含む検査工程によって第１走査電極部側（α１・α２・γのいずれか）に短絡箇所があるのか、第２走査電極部側（β１・β２・δのいずれか）に短絡箇所があるのかが特定できる場合には、以下の修正工程を行えばよい。例えば、第１走査電極部側に短絡があれば、まずＨでの切断を行い、それでもＳＧリークが解消されなければＡでの切断を行う。なお、いずれの段階（Ｈ、Ａでの切断）で解消されてもデータ信号線１５のうちＫよりも下流側となる部分に予備配線を接続する必要がある。

この場合、Hでの切断でＳＧリークが解消できれば（γあるいはα２で短絡していたのであれば）、修正後も、第１および第２トランジスタ１２ａ・１２ｂを機能させることができる（トランジスタ１２ａでは１つのソース電極が機能する）。Hでの切断で解消されなければ（α１で短絡していたのであれば）、Ａでの切断を行うため、第１トランジスタ１２ａは機能しなくなる（第２トランジスタ１２ｂは機能する）。そこで、図３・図１１に示すように、ドレイン引き出し配線２７ａと第１の保持容量配線延伸部１８ａｘとの接続（黒点化処理）を行う。具体的には、ドレイン引き出し配線２７ａの先端部と第１の保持容量配線延伸部１８ａｘの先端部とをメルト接続することで、第１の画素電極１７ａを第１の保持容量配線１８ａに接続する。これにより、本アクティブマトリクス基板を備えた液晶表示装置において、欠陥トランジスタ（１２ａ）に接続する第１の画素電極１７ａを含む副画素を黒点化することができる。

また、短絡箇所がα１・α２・β１・β２・γ・δのいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずＡでの切断を行い、それでもＳＧリークが解消されなければＤでの切断を行い、それでも解消されなければＣでの切断を行い、それでも解消されなければＦでの切断を行い、それでも解消されなければＧおよびＮでの切断を行うとともにデータ信号線１５のうちＮよりも下流側となる部分に予備配線を接続する。

この場合、Ａでの切断でＳＧリークが解消できれば（α１で短絡していたのであれば）、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができる（トランジスタ１２ａでは１つ、トランジスタ１２ｂでは２つのソース電極が機能する）。Ｄでの切断で解消できれば（β１で短絡していたのであれば）、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができる（トランジスタ１２ａでは１つ、トランジスタ１２ｂでも１つのソース電極が機能する）。Ｃでの切断で解消できれば（α２で短絡していたのであれば）、修正後は、第２トランジスタ１２ｂを機能させることができるが、第１トランジスタ１２ａは機能しなくなるため、ドレイン引き出し配線２７ａと第１の保持容量配線延伸部１８ａｘとの接続（黒点化処理）を行う。Ｆでの切断で解消できれば（β２で短絡していたのであれば）、修正後は、第１および第２トランジスタ１２ａ・１２ｂがともに機能しなくなるため、ドレイン引き出し配線２７ａと第１の保持容量配線延伸部１８ａｘとの接続（黒点化処理）に加え、ドレイン引き出し配線２７ｂと第２の保持容量配線延伸部１８ｂｘとの接続（黒点化処理）を行う（図１参照）。なお、ここまでのいずれかの段階で解消されれば予備配線の接続は不要である。Ｆでの切断で解消できない（γあるいはδで短絡していた）場合には、ＧおよびＮでの切断を行うため、上記のとおり予備配線の接続を行う必要がある。加えて、第１および第２トランジスタ１２ａ・１２ｂがともに機能しなくなるため、ドレイン引き出し配線２７ａと第１の保持容量配線延伸部１８ａｘとの接続（黒点化処理）に加え、ドレイン引き出し配線２７ｂと第２の保持容量配線延伸部１８ｂｘとの接続（黒点化処理）も必要となる（図１参照）。

図８は、図７のＡでの切断の様子を断面図で説明するものである。同図に示されるように、修正工程における切断（破壊分離）は、アクティブマトリクス基板の表面からレーザを照射することによって行われる。使用されるレーザ光は特に限定されないが、例えば、ＹＡＧ（イットリウムアルミニウムガーネット）レーザを用いることができ、使用する波長としてはＹＡＧレーザの第４高調波（波長２６６ｎｍ）等が挙げられる。

なお、アクティブマトリクス基板のＳＧリークを検出する手法としては、例えば、電界強度に応じて光透過率が変化するモデュレータを用いる手法がある。該モデュレータの一方の面には透明電極が形成され、もう一方の面には光反射面が形成されている。ここでは、モデュレータの光反射面側にアクティブマトリクス基板を設置してアクティブマトリクス基板とモデュレータの透明電極との間に電界を生じさせておき、モデュレータの透明電極側からモデュレータ内部に光を照射する。そして、モデュレータ内部を透過してその反射面で反射した光をＣＣＤ（電荷結合素子）カメラで受光し、この反射光の強度に基づいて、短絡箇所（ＳＧリーク箇所）を特定する。ＳＧリークが発生した場合、短絡した走査信号線上の画素領域と、短絡したデータ信号線に接続するトランジスタを含む画素領域とが十字線欠陥として認識されるため、十字線の交点を顕微鏡で確認することで短絡座標位置（ＳＧリーク箇所）を検出することができる（図１２参照）。

また、パターン認識を利用した外観検査によってＳＧリークを検出してもよい。すなわち、隣接する画素領域間で反射光のパターンを比較し、その比較結果に基づいてＳＧリーク箇所を検出する。

なお、アクティブマトリクス基板３ａは、第１走査電極部１６ａ上にドレイン電極８ａが形成され、これを挟む２つのソース電極９ａｘ・９ａｙそれぞれが、第１走査電極のエッジを跨ぐように配される構成である。すなわち、ソース電極９ａｘは開口部２９と第１走査電極部１６ａとに重なり、ソース電極９ａｙは第１走査電極部１６ａと第１走査電極部１６ａの外部領域とに重なっている。したがって、ドレイン電極８ａおよびソース電極９ａｘ・９ａｙのアライメントが、走査信号線１６に対して列方向にずれてしまっても、第１走査電極部１６ａとソース電極９ａｘ・９ａｙとの重なり面積の和は変わらない。例えばアライメントズレによって第１走査電極部１６ａとソース電極９ａｘとの重なりが増加すれば、第１走査電極部１６ａと第１ソース電極９ａｙとの重なりが減少するからである。すなわち、アライメントズレによる第１走査電極部１６ａおよびソース電極９ａｘ・９ａｙ間の寄生容量の変動を大幅に抑えることができる。第２走査電極部１６ｂおよびソース電極９ｂｘ・９ｂｙの関係についても同様のことがいえる。このように、アクティブマトリクス基板３ａによれば、フォトリソ工程の露光エリア毎に上記寄生容量がばらつくことで生じうる表示品位の低下を抑制することができる。

以下に、アクティブマトリクス基板の製造方法の一例を説明する。

まず、ガラス、プラスチック等の透明絶縁性基板上に、例えばチタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜またはそれらの積層膜を１０００Å〜３０００Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法にて必要な形状にパターニングすることによって、走査信号線（各トランジスタのゲート電極としても機能する）と、各保持容量配線と、保持容量配線延伸部とを形成する。なお、本アクティブマトリクス基板では、走査信号線に、開口部を形成し（これによって、開口部の両側に２つの走査電極部を形成し）、各走査電極部に括れを形成している。

ついで、ゲート絶縁膜となる窒化シリコン膜（ＳｉＮｘ）、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層、およびｎ＋アモルファスシリコン等の低抵抗半導体層を、プラズマＣＶＤ（化学的気相成長）法等により連続して成膜し、フォトエッチング法によりパターニングする。なお、ゲート絶縁膜としての窒化シリコン膜は、例えば３０００Å〜５０００Å程度の膜厚とし、高抵抗半導体層としてのアモルファスシリコン膜は、例えば１０００Å〜３０００Å程度の膜厚とし、低抵抗半導体層としてのｎ＋アモルファスシリコン膜は、例えば４００Å〜７００Å程度の膜厚とする。

次いで、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜、またはそれらの積層膜を１０００Å〜３０００Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターニングすることによって、データ信号線、ソース電極、ドレイン電極、ソース延伸電極およびドレイン引き出し配線を形成する。本アクティブマトリクス基板では、走査電極部を挟む２つのソース延伸電極を、その一方が（走査信号線の）開口部上に位置し、他方が走査信号線の外部領域上に位置するように形成している。

次いで、アモルファスシリコン膜等の高抵抗半導体層（ｉ層）、ｎ＋アモルファスシリコン膜等の低抵抗半導体層（ｎ＋層）に対して、データ信号線、ソース電極、ドレイン電極、ソース延伸電極およびドレイン引き出し電極のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行う。このプロセスにてｉ層の膜厚が最適化され、各トランジスタ（チャネル領域）が形成される。ここでは、データ信号線、ソース電極、ドレイン電極、およびドレイン引き出し電極にて覆われていない半導体層がエッチング除去され、各トランジスタの能力に必要なｉ層膜厚が残される。

ついで、層間絶縁膜として、感光性アクリル樹脂膜あるいは窒化シリコン、酸化シリコン等の無機絶縁膜、またはそれらの積層膜等を、各トランジスタ（チャネル領域）、走査信号線、データ信号線、ソース電極、ドレイン電極、およびドレイン引き出し配線を覆うように形成する。ここでは、プラズマＣＶＤ法等により成膜した２０００Å〜５０００Å程度の膜厚の窒化シリコン膜やスピンコート法により形成した２００００Å〜４００００Åの膜厚の感光性アクリル樹脂膜あるいはそれらの積層膜を用いることができる。本アクティブマトリクス基板では、層間絶縁膜（図４〜６の層間絶縁膜２５・パッシベーション膜）として窒化シリコン膜を形成している。なお、層間絶縁膜に、ポリイミド樹脂膜、感光性を有しない樹脂膜、あるいはスピンオンガラス（ＳＯＧ）膜等を用いることもできる。

ついで、コンタクトホールの位置に基づいて、層間絶縁膜をエッチングしてホールを形成する。ここでは、例えば、感光性レジストをフォトリソグラフィー法（露光および現像）によりパターニングし、エッチングを行う。

ついで、層間絶縁膜上に、例えば、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により１０００Å〜２０００Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターニングすることによって各画素電極を形成する。なお、ＭＶＡ方式の液晶パネルに用いるアクティブマトリクス基板では、各画素電極はスリット等を含む形状に形成される。

そして、配向膜をインクジェット法等により塗布する。以上によりアクティブマトリクス基板が形成される。

さらに、短絡箇所（ＳＧリーク）の検出およびその修正工程は、該検出に上述のモデュレータを用いる場合には少なくとも各画素電極を形成した後に行うが、該検出にパターン認識を用いる場合には、データ信号線形成後やチャネルエッチング後に行うこともできる。

次に、アクティブマトリクス基板と対向基板であるカラーフィルタ基板との間に液晶を封入する方法等について説明する。

液晶の封入方法については、熱硬化型シール樹脂に液晶注入のための注入口を設け、真空で注入口を液晶に浸し、大気開放することによって液晶を注入し、その後ＵＶ硬化樹脂などで注入口を封止する方法（真空注入法）で行ってもよい。また、以下に示すような液晶滴下貼り合せ法で行っても良い。

アクティブマトリクス基板側の周囲にファイバーガラスなどのスペーサを含有したＵＶ硬化型シール樹脂を塗布し、液晶滴下法を用いてカラーフィルタ基板側に液晶の滴下を行う。液晶滴下法により最適な液晶量をシールの内側部分に規則的に滴下することができる。この滴下量は、セルギャップ値とセル内に液晶が充填されるべき容積値により決定される。

続いて、上記のようにシール描画および液晶滴下を行ったカラーフィルタ基板とアクティブマトリクス基板とを貼り合わせるため、貼り合わせ装置内の雰囲気を１Ｐａまで減圧を行い、この減圧下において両基板の貼り合わせを行う。このように雰囲気を大気圧にすることでシール部分が押しつぶされる。

次に、ＵＶ硬化装置にてＵＶ照射を行い、シール樹脂の仮硬化を行う。そして、シール樹脂の最終硬化を行うためにベークを行う。この時点でシール樹脂の内側に液晶が行き渡り液晶がセル内に充填された状態に至る。

なお、カラーフィルタ基板には、アクティブマトリクス基板の各画素に対応してマトリクス状に配置された着色層（Ｒ・Ｇ・Ｂ）、各着色層の間隙に設けられたブラックマトリクス、対向電極（共通電極）等が形成されており、このようなカラーフィルタ基板と本アクティブマトリクス基板とを貼り合わせ、上記のように液晶を注入・封止することによって本液晶パネルが形成される。

図９は、図１（図３）のアクティブマトリクス基板を備えた本液晶パネルの一例を示す断面図（図３の破線Ｒを含むような断面図）である。なお、アクティブマトリクス基板３ａについては図６で説明したとおりである。図９に示されるように、本液晶パネルのカラーフィルタ基板３５では、基板３１上にブラックマトリクス（ＢＭ）１３が形成され、その上層に共通電極（対向電極）２８が形成され、共通電極２８は配向膜１９によって覆われている。そして、このカラーフィルタ基板３５とアクティブマトリクス基板３ａとの間に液晶層４０が形成されている。

ＳＧリークの検出および修正工程は、上記のようにアクティブマトリクス基板の製造工程において行ってもよいが、液晶パネルとなった後に行うこともできる。この場合、液晶パネル両面に偏光板を配置するとともに液晶パネルに所定の電気信号を供給し、液晶パネル背面から光照射によって所定画像を表示させる。ＳＧリークが発生した場合、短絡した走査信号線上の画素領域と、短絡したデータ信号線に接続するトランジスタを含む画素領域とが十字線欠陥として認識されるため、上記のように液晶パネルを表示させた状態で、顕微鏡にてアクティブマトリクス基板側から十字線の交点を確認することで短絡座標位置（ＳＧリーク箇所）を検出することができる（図１２参照）。検出後の修正内容は、上記したアクティブマトリクス基板の修正工程と同様である。

図１０は、図９に示す液晶パネルにおけるソース延伸電極１０ａｙの切断を断面図で説明するものである。同図に示されるように、電極切断（破壊分離）は、液晶パネルの裏面からレーザを照射することによって行われる。

以上のように、ＳＧリーク（短絡）の検出および短絡修正工程は、アクティブマトリクス基板の段階あるいは液晶パネルの段階で行えば足りるが、アクティブマトリクス基板の段階および液晶パネルの段階双方で行っても良い。こうすれば、欠陥を含んだ不良品が後工程（例えば後述する液晶表示ユニットやテレビジョン受像機の製造工程など）へ送られてしまう事態をより高い確率で防ぐことができる。

〔実施の形態２〕
図１のアクティブマトリクス基板３ａを以下のように変形してもよい。すなわち、第１走査電極部１６ａの画素領域外の端部ＥＰ１および第２走査電極部１６ｂの画素領域外の端部ＥＰ２それぞれに切り込みを入れてこの部分を細くし、切断し易くする。この構成を有するアクティブマトリクス基板３ｂを図１３に示し、本アクティブマトリクス基板３ｂにおけるＳＧリーク修正方法を以下に説明する。図１４は図１３における第１および第２トランジスタ１２ａ・１２ｂ近傍の拡大図である。なお、データ信号線１５に供給される信号電位の向きを図中上から下（矢印の向き）とする。ＳＧリークの発生しうる箇所（α１・α２・β１・β２・γ・δ）は図７の説明のとおりである。

修正工程における配線あるいは電極の切断は、図１４のＡ、Ｃ、Ｄ、Ｆ、Ｇ、Ｋ、Ｎ、ＢおよびＳ、ＥおよびＴの少なくとも１つで行う。なお、Ｂは、第１走査電極部１６ａの括れＷａの部分にあり、Ｅは、第２走査電極部１６ｂの括れＷｂの部分にあり、Ｓは、第１走査電極部１６ａの端部ＥＰ１の部分にあり、Ｔは、第２走査電極部１６ｂの端部ＥＰ２の部分にある。他の箇所（Ａ、Ｃ、Ｄ、Ｆ、Ｇ、Ｋ、Ｎ）については図７の説明のとおりである。

ここで、検査工程によって短絡箇所がα１・α２・β１・β２・γ・δのいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、α１での短絡であればＡでの切断を行い、α２での短絡であればＣでの切断を行い、β１での短絡であればＤでの切断を行い、β２での短絡であればＦでの切断を行い、γでの短絡であれば、ＳおよびＢでの切断を行い、δでの短絡であれば、ＴおよびＥでの切断を行う。この構成では、α１・α２・β１・β２のいずれか１つで短絡が起きた場合には、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができ（短絡が起きたトランジスタでは機能するソース電極が１つとなる）、修正工程における予備配線の接続も不要である。また、γ・δのいずれかで短絡が起きた場合には、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができ（トランジスタ１２ａ・１２ｂそれぞれで２つのソース電極が機能する）、修正工程における予備配線の接続も不要である。

また、Ｋでの切断を含む検査工程によって第１走査電極部側（α１・α２・γのいずれか）に短絡箇所があるのか、第２走査電極部側（β１・β２・δのいずれか）に短絡箇所があるのかが特定できる場合には、以下の修正工程を行えばよい。

例えば、第１走査電極部側に短絡があれば、まずＳおよびＢでの切断を行い、それでもＳＧリークが解消されなければＡでの切断を行い、それでも解消されなければＣでの切断を行う。なお、いずれの段階（ＳおよびＢ、Ａ、Ｃでの切断）で解消されても予備配線の接続は必要である。この場合、ＳおよびＢでの切断で解消できれば（γで短絡していたのであれば）、修正後も、第１および第２トランジスタ１２ａを機能させることができる（トランジスタ１２ａでは２つのソース電極が機能する）。Ａでの切断で解消できれば（α１で短絡していたのであれば）、修正後も、第１および第２トランジスタ１２ａを機能させることができる（トランジスタ１２ａでは１つのソース電極が機能する）。一方、Ａでの切断で解消できない（α２で短絡していた）場合には、Ｃでの切断を行うため、第１トランジスタ１２ａが機能しなくなる（第２トランジスタ１２ｂは機能する）。よって、ドレイン引き出し配線２７ａと第１の保持容量配線延伸部１８ａｘとの接続（黒点化処理）を行う（図１３参照）。

また、短絡箇所がα１・α２・β１・β２・γ・δのいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずＳおよびＢでの切断を行い、それでもＳＧリークが解消されなければＡでの切断を行い、それでも解消されなければＤでの切断を行い、それでも解消されなければＣでの切断を行い、それでも解消されなければＦでの切断を行い、それでも解消されなければＧおよびＮ（またはＫおよびＮ）での切断を行うとともにデータ信号線１５のうちＮよりも下流側となる部分に予備配線を接続する。

この場合、ＳおよびＢでの切断でＳＧリークが解消できれば（γで短絡していたのであれば）、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができる（トランジスタ１２ａ・１２ｂそれぞれにおいて２つのソース電極が機能する）。Ａでの切断で解消できれば（α１で短絡していたのであれば）、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができる（トランジスタ１２ａでは１つ、トランジスタ１２ｂでは２つのソース電極が機能する）。Ｄでの切断で解消できれば（β１で短絡していたのであれば）、修正後も、第１および第２トランジスタ１２ａ・１２ｂそれぞれを機能させることができる（トランジスタ１２ａでは１つ、トランジスタ１２ｂでも１つのソース電極が機能する）。Ｃでの切断で解消できれば（α２で短絡していたのであれば）、修正後は、第２トランジスタ１２ｂを機能させることができるが、第１トランジスタ１２ａは機能しなくなるため、ドレイン引き出し配線２７ａと第１の保持容量配線延伸部１８ａｘとの接続（黒点化処理）を行う（図１３参照）。Ｆでの切断で解消できれば（β２で短絡していたのであれば）、修正後は、第１および第２トランジスタ１２ａ・１２ｂがともに機能しなくなるため、ドレイン引き出し配線２７ａと第１の保持容量配線延伸部１８ａｘとの接続（黒点化処理）に加え、ドレイン引き出し配線２７ｂと第２の保持容量配線延伸部１８ｂｘとの接続（黒点化処理）を行う（図１３参照）。なお、ここまでのいずれかの段階で解消されれば予備配線の接続は不要である。一方、Ｆでの切断で解消できない（δで短絡していた）場合には、ＧおよびＮ（またはＫおよびＮ）での切断を行うため、上記のとおり予備配線の接続を行う必要がある。加えて、第１および第２トランジスタ１２ａ・１２ｂがともに機能しなくなるため、ドレイン引き出し配線２７ａと第１の保持容量配線延伸部１８ａｘとの接続（黒点化処理）に加え、ドレイン引き出し配線２７ｂと第２の保持容量配線延伸部１８ｂｘとの接続（黒点化処理）も必要となる。なお、ＳおよびＢでの切断の替わりに、ＴおよびＥでの切断を行ってもよいことはいうまでもない。

本アクティブマトリクス基板３ｂでは、データ信号線１５下で短絡が発生した場合に、短絡した走査電極部を走査信号線１６本体から切り離すことができるため、予備配線を接続せずに済むケースが増えるという効果がある。また、本アクティブマトリクス基板３ｂでは、ソース延伸電極の切断をし易くするための括れＷａ・Ｗｂを走査信号線１６（走査電極部１６ａ・１６ｂ）の切断用としても用いることができるため、走査信号線の切断用の括れを別途形成しなくて済み、走査信号線の低抵抗化や開口率向上の点で有利である。

〔実施の形態３〕
図１のアクティブマトリクス基板３ａを以下のように変形してもよい。すなわち、第１トランジスタの開口部２９側に位置するソース電極９ａｘと、第２トランジスタの開口部２９側に位置するソース電極９ｂｘとを一体化させ、これを共通ソース電極９ｚとする。

この構成を有するアクティブマトリクス基板３ｃを図１５に示す。同図に示されるように、
第１および第２トランジスタ１２ａ・１２ｂは共通ソース電極９ｚを有し、共通ソース電極９ｚは、第１および第２走査電極部１６ａ・１６ｂ並びに開口部２９に重なるように配置されるとともに、開口部２９上に形成されたソース延伸電極１０ｚ（共通のソース延伸電極）を介してデータ信号線１５に接続されている。なお、ドレイン電極８ａは第１走査電極部１６ａ上に設けられ、共通ソース電極９ｚとともにドレイン電極８ａを挟むようにソース電極９ａｙが設けられ、ソース電極９ａｙは第１走査電極部１６ａを挟んでソース延伸電極１０ｚの反対側に形成されたソース延伸電極１０ａｙを介してデータ信号線１５に接続されている。また、ドレイン電極８ｂは第２走査電極部１６ｂ上に設けられ、共通ソース電極９ｚとともにドレイン電極８ｂを挟むようにソース電極９ｂｙが設けられ、ソース電極９ｂｙは第２走査電極部１６ｂを挟んでソース延伸電極１０ｚの反対側に形成されたソース延伸電極１０ａｙを介してデータ信号線１５に接続されている。

本アクティブマトリクス基板３ｃにおけるＳＧリーク修正方法を以下に説明する。図１６は図１５における第１および第２トランジスタ１２ａ・１２ｂ近傍の拡大図である。なお、データ信号線１５に供給される信号電位の向きを図中上から下（矢印の向き）とする。ＳＧリークは、同図の×印の６箇所（α１・α２’・β１’・β２・γ・δ）の少なくとも１つの短絡によって発生しうる。なお、α２’では第１走査電極部１６ａとソース電極９ｚとの短絡、β１’では第２走査電極部１６ｂとソース電極９ｚとの短絡が発生しうる。他は図７の説明のとおりである。一方、修正工程における配線あるいは電極の切断は、図１６のＡ、Ｉ、Ｆ、Ｇ、Ｈ、Ｊ’、Ｌ’、ＭおよびＮの少なくとも１箇所で行う。なお、Ｉは、ソース延伸電極１０ｚのうち括れＷａおよび括れＷｂで挟まれた部分にあり、Ｊ’は、データ信号線１５のうちソース延伸電極１０ｚの付け根と上側の交差部（データ信号線１５および第１走査電極部１６ａの交差部）とで挟まれた部分にあり、Ｌ’は、データ信号線１５のうちソース延伸電極１０ｚの付け根と下側の交差部（データ信号線１５および第２走査電極部１６ｂの交差部）とで挟まれた部分にある。他の箇所（Ａ、Ｆ、Ｇ、Ｈ、Ｍ、Ｎ）は図７の説明のとおりである。

ここで、検査工程によって短絡箇所がα１・α２’・β１’・β２・γ・δのいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、α１での短絡であればＡでの切断を行い、α２’での短絡であればＩでの切断を行い、β１’での短絡であればＩでの切断を行い、β２での短絡であればＦでの切断を行い、γでの短絡であれば、ＨおよびＪ’での切断を行うとともにデータ信号線１５のうちＪ’よりも下流側となる部分に予備配線を接続し、δでの短絡であれば、Ｌ’およびＭでの切断を行うとともにデータ信号線１５のうちＭよりも下流側となる部分に予備配線を接続する。

また、短絡箇所がα１・α２’・β１’・β２・γ・δのいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずＡでの切断を行い、それでもＳＧリークが解消されなければＦでの切断を行い、それでも解消されなければＩでの切断を行う。ここまでのいずれかの段階で解消がなされれば予備配線の接続は不要である。Ｉでの切断によっても解消されなければＧおよびＮでの切断を行うとともにデータ信号線１５のうちＮよりも下流側となる部分に予備配線を接続する。

なお、アクティブマトリクス基板３ｃでは、開口部２９上においてソース電極を分離しないで済むため、開口部２９の列方向（図中上下方向）の長さを縮小することができる。このため、走査信号線１６の幅を小さくでき、画素開口率を高めることができる。この点について説明を加える。ソース電極の形成は、通常、フォトリソ工程によりレジストを塗布し、露光、現像によるパターニングを行って、そのパターンをマスクとしてエッチングすることにより行われるが、開口部２９の列方向（図中上下方向）の長さが小さい場合、開口部上のレジストの表面位置が（開口部両側の）各走査電極部上のレジストの表面位置に追従し、開口部上のレジスト膜厚が各走査電極部上のレジスト膜厚よりも厚く形成される。したがって、各トランジスタのソース電極を分離するため開口部上のレジスト深さに合わせて露光量を設定すると各電極のエッジが後退し、チャネル長が大きくなってしまう。このように、データ信号線から引き出した電極を開口部上で分離する構成では、開口部上のレジストの表面位置が各走査電極部上のレジストの表面位置に追従しないように開口部２９の列方向（図中上下方向）の長さを大きくせざるを得ず、画素領域内における走査信号線１６の幅が大きくなる。しかし、アクティブマトリクス基板３ｃでは、データ信号線から引き出したソース電極を開口部上で分離しない（共通ソース電極を設ける）ため、このような問題を解消できる。

さらに、アクティブマトリクス基板３ｃでは、第１走査電極部１６ａ上にドレイン電極８ａが形成され、これを挟むソース電極９ｚ・９ａｙ（９ｚは共通のソース電極）それぞれが、第１走査電極のエッジを跨ぐように配される構成である。すなわち、共通のソース電極９ｚは開口部２９と第１走査電極部１６ａとに重なり、ソース電極９ａｙは第１走査電極部１６ａと第１走査電極部１６ａの外部領域とに重なっている。したがって、ドレイン電極８ａおよびソース電極９ｚ・９ａｙのアライメントが、走査信号線１６に対して列方向にずれてしまっても、第１走査電極部１６ａとソース電極９ｚ・９ａｙとの重なり面積の和は変わらない。すなわち、アライメントズレによる第１走査電極部１６ａおよびソース電極９ｚ・９ａｙ間の寄生容量の変動を大幅に抑えることができる。第２走査電極部１６ｂおよびソース電極９ｚ・９ｂｙの関係についても同様のことがいえる。このように、アクティブマトリクス基板３ｃによっても、フォトリソ工程の露光エリア毎に上記寄生容量がばらつくことで生じうる表示品位の低下を抑制することができる。

また、アクティブマトリクス基板３ｃにおいては、開口部２９は、第１走査電極部１６ａに括れＷａを形成するために、ソース延伸電極１０ｚの両側となる領域の一方（図中上側）と重なる部分の少なくとも一部が列方向に膨らみ、第２走査電極部１６ｂに括れＷｂを形成するために、上記領域の他方（図中下側）と重なる部分の少なくとも一部が列方向に膨らんでいるが、例えば、開口部２９の列方向の幅がソース延伸電極１０ｚの切断を可能とする大きさであれば、開口部２９に膨らみを形成せず、その分だけ第１および第２走査電極部１６ａ・１６ｂの列方向の幅を大きくするような構成も可能である。

〔実施の形態４〕
また、図１５のアクティブマトリクス基板３ｃにおいて、第１走査電極部１６ａの画素領域外の端部ＥＰ１および第２走査電極部１６ｂの画素領域外の端部ＥＰ２それぞれに切り込みを入れてこの部分を細くし、切断し易くしてもよい。この構成を有するアクティブマトリクス基板３ｄを図１７に示し、該構成におけるＳＧリーク修正方法を以下に説明する。図１８は図１７における第１および第２トランジスタ１２ａ・１２ｂ近傍の拡大図である。なお、データ信号線１５に供給される信号電位の向きを図中上から下（矢印の向き）とする。ＳＧリークの発生しうる位置（α１・α２’・β１’・β２・γ・δ）は図１６の説明のとおりである。また、修正工程における配線あるいは電極の切断は、図１８のＡ、Ｉ、Ｆ、Ｇ、Ｌ’Ｎ、ＢおよびＳ、ＥおよびＴの少なくとも１つで行う。各箇所の説明は図１６・図１４の説明のとおりである。

ここで、検査工程によって短絡箇所がα１・α２’・β１’・β２・γ・δのいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、α１での短絡であればＡでの切断を行い、α２’での短絡であればＩでの切断を行い、β１’での短絡であればＩでの切断を行い、β２での短絡であればＦでの切断を行い、γでの短絡であれば、ＳおよびＢでの切断を行い、δでの短絡であれば、ＴおよびＥでの切断を行う。いずれの場合も修正工程における予備配線の接続は不要である。

また、短絡箇所がα１・α２’・β１’・β２・γ・δのいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずＳおよびＢでの切断を行い、それでもＳＧリークが解消されなければＡでの切断を行い、それでも解消されなければＦでの切断を行い、それでも解消されなければＩでの切断を行う。ここまでのいずれかの段階で解消がなされれば予備配線の接続は不要である。Ｉでの切断によっても解消されなければ、ＧおよびＮ（またはＬ’およびＮ）での切断を行うとともにデータ信号線１５のうちＮよりも下流側となる部分に予備配線を接続する。

本アクティブマトリクス基板３ｄでは、走査信号線１５下で短絡が発生した場合に、短絡した走査電極部を走査信号線１６本体から切り離すことができるため、予備配線を接続せずに済むケースが増えるという効果がある。また、本アクティブマトリクス基板３ｄでは、ソース延伸電極の切断をし易くするための括れを走査信号線１６（走査電極部１６ａ・１６ｂ）の切断用としても用いることができるため、走査信号線の切断用の括れを別途形成しなくて済み、走査信号線の低抵抗化や開口率向上の点で有利である。

〔実施の形態５〕
また、図１のアクティブマトリクス基板３ａにおいて、データ信号線１５に沿ってサブ配線１５ｘを設けておき、データ信号線１５およびサブ配線を開口部２９上にて接続する構成でもよい。この構成を図１９に示し、該構成におけるＳＧリーク修正方法を以下に説明する。図２０は図１９における第１および第２トランジスタ１２ａ・１２ｂ近傍の拡大図である。なお、データ信号線１５に供給される信号電位の向きを図中上から下（矢印の向き）とする。ＳＧリークの発生しうる位置（α１・α２・β１・β２・γ・δ）は図７の説明のとおりである。また、修正工程における配線あるいは電極の切断は、図２０のＡ、Ｃ、Ｄ、Ｆ、Ｇ、Ｈ、Ｊ、Ｌ、ＭおよびＮの少なくとも１箇所で行う。各箇所の説明は図７の説明のとおりである。

ここで、検査工程によって短絡箇所がα１・α２・β１・β２・γ・δのいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、α１での短絡であればＡでの切断を行い、α２での短絡であればＣでの切断を行い、β１での短絡であればＤでの切断を行い、β２での短絡であればＦでの切断を行い、γでの短絡であれば、ＨおよびＪでの切断を行い、δでの短絡であれば、ＬおよびＭでの切断を行う。いずれの場合も予備配線の接続は不要である。なお、γでの短絡の場合にはＧおよびＪでの切断を行ってもよい。同様に、δでの短絡の場合にはＬおよびＮでの切断を行ってもよい。

また、短絡箇所がα１・α２・β１・β２・γ・δのいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずＨおよびＪでの切断を行い、それでもＳＧリークが解消されなければＬおよびＭでの切断を行い、それでも解消されなければＡでの切断を行い、それでも解消されなければＤでの切断を行い、それでも解消されなければＣでの切断を行い、それでも解消されなければＦでの切断を行う。いずれの段階（ＨおよびＪ、ＬおよびＭ、Ａ、Ｄ、Ｃ、Ｆでの切断）で解消されても予備配線の接続は不要である。

なお、図２０のアクティブマトリクス基板を図２１のように変形することも可能である。すなわち、図２０のサブ配線１５ｓの替わりに、第１・２走査電極部１６ａ・１６ｂおよび開口部２９を跨ぐようにバイパス配線１５ｖを設け、このバイパス配線１５ｖを、ソース延伸電極１０ａｙおよびデータ信号線１５の連結部近傍と、データ信号線１５の開口部２９上の部分と、ソース延伸電極１０ａｙおよびデータ信号線１５の連結部近傍とに接続する。なお、この構成における修正方法は図２０の構成と同様である。

〔実施の形態６〕
上記各アクティブマトリクス基板においては、第１および第２のトランジスタの上層に形成される層間絶縁膜を複層構造としてもよい。例えば、この層間絶縁膜を、無機層間絶縁膜とこれよりも厚い有機層間絶縁膜とで構成する。こうすれば、液晶パネル段階において裏面からレーザを照射してソース延伸電極や走査信号線を切断する場合に、メタル（ソースメタルやゲートメタル）の捲れ上がりを、厚い層間絶縁膜で止めることができる。特に、低抵抗化のために走査信号線１６を厚く形成しつつも走査信号線を切断できるようにしておく構成において効果的であり、修正時にＧ−Ｃ短絡（走査信号線およびＣＦの共通電極の短絡）が生じるおそれを低減することができる。

図２２は、アクティブマトリクス基板３ｂにおいて、第１および第２のトランジスタの上層に形成される層間絶縁膜を複層構造とした構成を示す断面図（走査信号線１６の各括れＷａ・Ｗｂおよび第１の画素電極１７ａを含む断面図）である。同図に示すように、基板３０上に第１走査電極部１６ａ（走査信号線１６）が形成され、その上層にゲート絶縁膜２３が形成される。ゲート絶縁膜２３の上層には、ソース延伸電極１０ａｙおよびソース延伸電極１０ａｘが形成される。ソース延伸電極１０ａｙ・１０ａｘの上層には無機層間絶縁膜２５が形成され、層間絶縁膜２５上に、これよりも厚い有機層間絶縁膜２６が形成され、この有機層間絶縁膜２６の上に第１の電極１７ａが形成されている。図２３は、このアクティブマトリクス基板を有する液晶パネルにおいて、走査信号線１６を切断する様子を説明する断面図である。同図から、修正時にＧ−Ｃ短絡（走査電極部１６ａと共通電極２８の短絡）が生じにくくなることがわかる。なお、カラーフィルタ基板には、第１の画素電極１７ａと重なるように、着色層１４（Ｒ・Ｇ・Ｂ）が設けられる。

なお、図２２のように厚い層間絶縁膜２６（有機層間絶縁膜）が形成されるアクティブマトリクス基板では、各画素電極と各種の配線や電極との寄生容量が小さくなる。そこで、図２４に示すように第１および第２の画素電極１７ａ・１７ｂを広げ、データ信号線１５や走査信号線１６に重ねることも可能となる。これにより、高開口率の液晶パネルが実現される。

また、図１３や図１７に示されるアクティブマトリクス基板においては、走査信号線の切断箇所上のゲート絶縁膜を、他よりも厚くしておいてもよい。例えば、走査信号線の切断箇所上のゲート絶縁膜を、無機ゲート絶縁膜とこれよりも厚いゲート絶縁膜（例えば、有機絶縁膜やシリコンオングラス材料からなる平坦化膜）との複層構造とする。こうすれば、液晶パネル段階において裏面からレーザを照射してソース延伸電極や走査信号線を切断する場合に、メタル（ソースメタルやゲートメタル）の捲れ上がりを、厚いゲート絶縁膜で止めることができる。特に、低抵抗化のために走査信号線１６を厚く形成しつつも走査信号線を切断できるようにしておく構成において効果的であり、修正時にＧ−Ｃ短絡（走査信号線およびＣＦの共通電極の短絡）が生じるおそれを低減することができる。図２５は、アクティブマトリクス基板３ｂにおいて、走査信号線１６の切断箇所上のゲート絶縁膜を、無機ゲート絶縁膜とこれよりも厚いゲート絶縁膜との複層構造とした構成を示す断面図（走査信号線１６の各括れＷａ・Ｗｂおよび第１の画素電極１７ａを含む断面図）である。同図に示すように、基板３０上に第１走査電極部１６ａ（走査信号線１６）が形成され、その上層に、無機ゲート絶縁膜２１およびこれよりも厚いゲート絶縁膜２２（例えば、ＳＯＧ材料からなる平坦化膜）が形成される。このゲート絶縁膜２２の上層には、ソース延伸電極１０ａｙおよびソース延伸電極１０ａｘが形成される。

〔実施の形態７〕
なお、上記の各実施の形態では、ソース延伸電極の切断をし易くするために各走査電極部に括れを設けたり、各走査電極部の切断をし易くするためにその端部に切り込み部を設けたりしているが、本アクティブマトリクス基板はこのような構成に限定されない。例えば、各走査電極部に括れも切り込み部も設けない構成でも構わない。この構成を有するアクティブマトリクス基板３ｘを図２６に示し、図２７に、図２６における第１および第２トランジスタ１２ａ・１２ｂ近傍の拡大図を示す。アクティブマトリクス基板３ｘおよびこれを備えた液晶パネルの修正においては、各種条件（例えば、アクティブマトリクス基板や液晶パネルの具体的構造、レーザの精度、要求される品質、コスト等）に応じて、図２７のＡ〜Ｈ・Ｊ〜Ｎ・Ｓ〜Ｔの中から適当な箇所を適当な順序で切断すればよい。

また、上記各実施の形態で示した切断箇所およびその順序もほんの一例に過ぎない。上記のとおり、アクティブマトリクス基板あるいは液晶パネルの具体的構造、要求される品質、レーザの精度、コスト等に鑑みて適宜変更することができる。

また、上記アクティブマトリクス基板では、各保持容量が、画素電極と保持容量配線とそれらの間の絶縁膜とで形成されているがこれに限定されない。例えば、保持容量配線上に、各トランジスタのドレイン電極および画素電極に接続される保持容量上電極を設け、この保持容量上電極と保持容量配線とそれらの間の絶縁膜とで各保持容量を形成しても構わない。

なお、以上の説明では走査信号線１６の延伸方向を行方向、データ信号線１５の延伸方向を列方向としているが、これは説明の便宜に過ぎない。走査信号線１６が横方向に延伸するようなアクティブマトリクス基板では横方向＝行方向、走査信号線１６が縦方向に延伸するようなアクティブマトリクス基板では縦方向＝行方向と考えることになる。例えば画面を９０°回転させることが可能な液晶表示装置にいても、回転角が０°の場合と９０°の場合とで、上記と同様に考えることができる。

本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。

すなわち、図２９に示すように、液晶パネルの両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図２８（ａ）に示すように、ドライバ（ゲートドライバ１０２、ソースドライバ１０１）を接続する。ここでは、一例として、ドライバをＴＣＰ（ＴａｐｅＣａｒｅｅｒＰａｃｋａｇｅ）方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦ（ＡｎｉｓｏｔｏｒｏｐｉＣｏｎｄｕｋｔｉｖｅＦｉｌｍ）を仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板１０３（ＰＷＢ：Ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット１００が完成する。

その後、図２８（ｂ）に示すように、液晶表示ユニットの各ドライバ（１０１・１０２）に、回路基板１０３を介して表示制御回路１１３を接続し、照明装置（バックライトユニット）１０４と一体化することで、液晶表示装置１１０となる。

図３０は、本液晶表示装置の各部の動作を示すタイミングチャートである。ここで、Ｖｇは走査信号線１６の電圧、Ｖｓはデータ信号線１５の電圧（ソース電圧）、Ｖｃｓ１は第１の保持容量配線１８ａの電圧、Ｖｃｓ２は第２の保持容量配線１８ｂの電圧、Ｖｌｃ１は第１の画素電極１７ａの電圧、Ｖｌｃ２は第２の画素電極１７ｂの電圧である。液晶表示装置においては、液晶が分極しないよう、一般にフレーム反転、ライン反転、ドット反転といった交流駆動を行う。すなわち、ｎフレーム目にソース電圧の中央値Ｖｓｃに対してプラス極性のソース電圧（Ｖｓｐ）を与え、次の（ｎ＋１）フレーム目ではＶｓｃに対してマイナス極性のソース電圧（Ｖｓｎ）を与え、かつフレームごとにドット反転を行う。また、第１の保持容量配線１８ａの電圧および第２の保持容量配線１８ｂの電圧をそれぞれ振幅電圧Ｖａｄで振幅させるとともに、両者の位相を１８０度ずらす。すなわち、Ｔ２でＶｇが「Ｌ」となった（各ＴＦＴ１２ａ・１２ｂがオフした）直後に、Ｖｃｓ１が「Ｈ」、Ｖｃｓ２が「Ｌ」となるように両者を制御する。

また、図３１のように、Ｖｃｓ１を、Ｔ２でＶｇが「Ｌ」となった（各ＴＦＴ１２ａ・１２ｂがオフした）直後のＴ３で「Ｈｉｇｈ」になったまま（あるいは「Ｌｏｗ」になったまま）の波形とし、Ｖｃｓ２を、Ｔ３から１水平期間（１Ｈ）後のＴ４で「Ｌｏｗ」になったまま（あるいは「Ｈｉｇｈ」になったまま）の波形とすることもできる。すなわち、各トランジスタがオフされた後に、Ｖｃｓ１を突き上げて該フレームではこの突き上げたままの状態を維持するとともに、Ｖｃｓ１の突き上げから１Ｈ期間ずらしてＶｃｓ２を突き下げて該フレームではこの突き下げたままの状態を維持するような電位制御を行うか、あるいは、各トランジスタがオフされた後に、Ｖｃｓ１を突き下げて該フレームではこの突き下げたままの状態を維持するとともに、Ｖｃｓ１の突き下げから１Ｈ期間ずらしてＶｃｓ２を突き上げて該フレームではこの突き上げたままの状態を維持するような電位制御を行う。こうすれば、Ｖｃｓ１およびＶｃｓ２波形のなまりがドレイン実効電位に与える影響が小さくなり、輝度ムラの低減に有効である。

次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図３２は、テレビジョン受信機用の液晶表示装置１１０の構成を示すブロック図である。液晶表示装置１１０は、液晶表示ユニット１００と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路９８とを備えている。

上記液晶表示ユニット１００は、上記各実施の形態で示した液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとを含んでいる。

上記構成の液晶表示装置１１０では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。

液晶表示ユニット１００には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路９８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶表示ユニット１００に供給される。液晶表示ユニット１００では、これらのＲＧＢ信号、タイミング信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号、走査信号等）が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶表示ユニット１００によって画像を表示するには、液晶表示ユニット１００の後方から光を照射する必要があり、この液晶表示装置１１０では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、本液晶パネルの裏面に光が照射される。

上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置１１０では、様々な映像信号に基づいた画像表示が可能である。

液晶表示装置１１０でテレビジョン放送に基づく画像を表示する場合には、図３３に示すように、液晶表示装置１１０にチューナ部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置１１０に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が液晶表示装置１１０によって表示される。

図３４は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置１１０の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置１１０を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。

本発明は上述した各実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の液晶パネルおよび液晶表示装置は、例えば液晶テレビに好適である。

Claims (22)

1. 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第１および第２トランジスタとを備え、各画素領域に、第１トランジスタに接続された第１の画素電極と、該第２トランジスタに接続された第２の画素電極とが設けられたアクティブマトリクス基板であって、
   上記走査信号線は、上記交差部近傍に、開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有し、
   上記第１トランジスタは、第１走査電極部上に設けられたドレイン電極と該ドレイン電極を挟むように設けられた２つのソース電極とを含み、その一方のソース電極は開口部上に形成されたソース延伸電極を介してデータ信号線に接続され、もう一方のソース電極は走査信号線の外部領域上に形成されたソース延伸電極を介してデータ信号線に接続され、
   上記第２トランジスタは、第２走査電極部上に設けられたドレイン電極と該ドレイン電極を挟むように設けられた２つのソース電極とを含み、その一方のソース電極は開口部上に形成されたソース延伸電極を介してデータ信号線に接続され、もう一方のソース電極は走査信号線の外部領域上に形成されたソース延伸電極を介してデータ信号線に接続されていることを特徴とするアクティブマトリクス基板。
2. 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第１および第２トランジスタとを備え、各画素領域に、第１トランジスタに接続された第１の画素電極と、該第２トランジスタに接続された第２の画素電極とが設けられたアクティブマトリクス基板であって、
   上記走査信号線は、上記交差部近傍に、開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有し、
   第１および第２トランジスタは共通のソース電極を有し、該共通のソース電極は、第１および第２走査電極部並びに開口部に重なるように配置されるとともに、開口部上に形成されたソース延伸電極を介してデータ信号線に接続され、
   上記第１トランジスタは、第１走査電極部上に設けられたドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟むソース電極とを含み、このソース電極は走査信号線の外部領域上に形成されたソース延伸電極を介してデータ信号線に接続され、
   上記第２トランジスタは、第２走査電極部上に設けられたドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟むソース電極とを含み、このソース電極は走査信号線の外部領域上に形成されたソース延伸電極を介してデータ信号線に接続されていることを特徴とするアクティブマトリクス基板。
3. 第１走査電極部は、第１トランジスタが有する２つのソース電極の一方に接続するソース延伸電極ともう一方に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れており、
   第２走査電極部は、第２トランジスタが有する２つのソース電極の一方に接続するソース延伸電極ともう一方に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れていることを特徴とする請求項１に記載のアクティブマトリクス基板。
4. 第１走査電極部は、第１トランジスタのソース電極に接続するソース延伸電極と上記共通のソース電極に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れており、
   第２走査電極部は、第２トランジスタのソース電極に接続するソース延伸電極と上記共通のソース電極に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れていることを特徴とする請求項２に記載のアクティブマトリクス基板。
5. 上記ソース延伸電極は、その列方向の幅よりも行方向の幅の方が大きいことを特徴とする請求項１〜４のいずれか１項に記載のアクティブマトリクス基板。
6. 上記開口部は、画素領域外からデータ信号線の下を通って画素領域内に至ることを特徴とする請求項１〜５のいずれか１項に記載のアクティブマトリクス基板。
7. 第１走査電極部の行方向に位置する２つの端部のうち画素領域外にある方を第１の端部とし、第２走査電極部の行方向に位置する２つの端部のうち画素領域外にある方を第２の端部として、第１および第２の端部それぞれに切り込み部が形成されていることを特徴とする請求項６に記載のアクティブマトリクス基板。
8. 上記開口部は、行方向に延伸する形状であることを特徴とする請求項１〜７のいずれか１項に記載のアクティブマトリクス基板。
9. データ信号線に沿って、該データ信号線と電気的に接続するサブ配線が設けられ、該サブ配線が開口部上を通ることを特徴とする請求項１〜８のいずれか１項に記載のアクティブマトリクス基板。
10. 上記サブ配線とデータ信号線とが開口部上において接続されていることを特徴とする請求項９に記載のアクティブマトリクス基板。
11. データ信号線の上記交差部の前後に接続されるバイパス配線が設けられ、該バイパス配線が開口部上を通ることを特徴とする請求項１〜８のいずれか１項に記載のアクティブマトリクス基板。
12. 上記バイパス配線とデータ信号線とが開口部上において接続されていることを特徴とする請求項１１に記載のアクティブマトリクス基板。
13. 第１および第２のトランジスタの上層に、無機層間絶縁膜と、これよりも厚い有機層間絶縁膜とが形成されていることを特徴とする請求項１〜１２のいずれか１項に記載のアクティブマトリクス基板。
14. 第１走査電極部の括れた部分および第２走査電極部の括れた部分それぞれの上層に、無機ゲート絶縁膜と、これよりも厚いゲート絶縁膜とが形成されていることを特徴とする請求項３または４に記載のアクティブマトリクス基板。
15. 請求項１〜１４のいずれか１項に記載のアクティブマトリクス基板を備えることを特徴とする液晶パネル。
16. アクティブマトリクス基板と対向する基板に形成されたブラックマトリクスが上記開口部と重なっていることを特徴とする請求項１５記載の液晶パネル。
17. 請求項１５記載の液晶パネルとそのドライバとを備えることを特徴とする液晶表示ユニット。
18. 請求項１７記載の液晶表示ユニットと照明装置とを備えることを特徴とする液晶表示装置。
19. 請求項１８記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。
20. 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第１および第２トランジスタとを備え、各画素領域に、第１トランジスタに接続された第１の画素電極と、該第２トランジスタに接続された第２の画素電極とが設けられたアクティブマトリクス基板を含む液晶パネルを製造するための、液晶パネルの製造方法であって、
    上記交差部近傍に位置する開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する第１の工程と、
    第１走査電極部上に位置する第１トランジスタのドレイン電極と、該ドレイン電極を挟むように位置する第１トランジスタの２つのソース電極と、その一方のソース電極およびデータ信号線を接続し、開口部上に位置する第１の内側ソース延伸電極と、もう一方のソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第１の外側ソース延伸電極と、第２走査電極部上に位置する第２トランジスタのドレイン電極と、該ドレイン電極を挟むように位置する第２トランジスタの２つのソース電極と、その一方のソース電極およびデータ信号線を接続し、開口部上に位置する第２の内側ソース延伸電極と、もう一方のソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第２の外側ソース延伸電極とを形成する第２の工程とを含み、
    さらに修正工程として、第１および第２の内側ソース延伸電極並びに第１および第２の外側ソース延伸電極のいずれかを切断する工程、データ信号線を、第１の外側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、データ信号線を、第１の内側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、データ信号線を、第２の内側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、データ信号線を、第２の外側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、第１走査電極部を、第１の外側ソース延伸電極および第１の内側ソース延伸電極の間隙下にある部分で切断する工程、第２走査電極部を、第２の内側ソース延伸電極および第２の外側ソース延伸電極の間隙下にある部分で切断する工程の少なくとも１つを含むことを特徴とする液晶パネルの製造方法。
21. 第１の工程では、上記開口部を、画素領域外からデータ信号線の下を通って画素領域内に至るように形成し、
    上記修正工程には、データ信号線あるいはこれに繋がるソース電極と走査信号線との短絡に起因する異常を検出するとともに、該データ信号線を、該データ信号線および該走査信号線の交差部近傍に位置する画素領域の第１の内側ソース延伸電極との連結部分および該画素領域の第２の内側ソース延伸電極との連結部分の間で切断することで、上記短絡が該走査信号線の第１走査電極部にあるのか第２走査電極部にあるのかを判定する工程と、上記短絡が第１走査電極部にある場合には、第１走査電極部を、その行方向に位置する２つの端部のうち画素領域外にある方で切断するとともに、第１の外側ソース延伸電極および第１の内側ソース延伸電極の間隙下にある部分で切断し、それでも上記異常が解消されない場合には、第１の外側ソース延伸電極あるいは第１の内側ソース延伸電極を切断し、上記短絡が第２走査電極部にある場合には、第２走査電極部を、その行方向に位置する２つの端部のうち画素領域外にある方で切断するとともに、第２の外側ソース延伸電極および第２の内側ソース延伸電極の間隙下にある部分で切断し、それでも上記異常が解消されない場合には、第２の外側ソース延伸電極あるいは第２の内側ソース延伸電極を切断する工程とが含まれることを特徴とする請求項２０記載の液晶パネルの製造方法。
22. 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第１および第２トランジスタとを備え、各画素領域に、第１トランジスタに接続された第１の画素電極と、該第２トランジスタに接続された第２の画素電極とが設けられたアクティブマトリクス基板を含む液晶パネルを製造するための、液晶パネルの製造方法であって、
    上記交差部近傍に位置する開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第１および第２走査電極部とを有する走査信号線を形成する第１の工程と、
    第１および第２トランジスタの共通のソース電極として機能し、第１および第２走査電極部並びに開口部に重なる共通のソース電極と、該共通のソース電極およびデータ信号線を接続し、開口部上に位置する共通のソース延伸電極と、第１走査電極部上に位置する第１トランジスタのドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟む第１トランジスタのソース電極と、該ソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第１の外側ソース延伸電極と、第２走査電極部上に位置する第２トランジスタのドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟む第２トランジスタのソース電極と、該ソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第２の外側ソース延伸電極とを形成する第２の工程とを含み、
    さらに修正工程として、上記共通のソース延伸電極並びに第１および第２の外側ソース延伸電極のいずれかを切断する工程、データ信号線を、第１の外側ソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、データ信号線を、共通のソース延伸電極との連結部分および第１走査電極部との交差部分の間で切断する工程、データ信号線を、共通のソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、データ信号線を、第２の外側ソース延伸電極との連結部分および第２走査電極部との交差部分の間で切断する工程、第１走査電極部を、第１の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程、第２走査電極部を、第２の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程の少なくとも１つを含むことを特徴とする液晶パネルの製造方法。

Images