JP2011022414A - アクティブマトリクス表示装置 - Google Patents

アクティブマトリクス表示装置 Download PDF

Info

Publication number
JP2011022414A
JP2011022414A JP2009168043A JP2009168043A JP2011022414A JP 2011022414 A JP2011022414 A JP 2011022414A JP 2009168043 A JP2009168043 A JP 2009168043A JP 2009168043 A JP2009168043 A JP 2009168043A JP 2011022414 A JP2011022414 A JP 2011022414A
Authority
JP
Japan
Prior art keywords
line
display device
pattern
active matrix
bypass pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009168043A
Other languages
English (en)
Inventor
Yujiro Takeda
悠二郎 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009168043A priority Critical patent/JP2011022414A/ja
Publication of JP2011022414A publication Critical patent/JP2011022414A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】断線部を修正できるアクティブマトリクス表示装置を提供する。
【解決手段】基板上に格子状に設けられた走査線又は補助容量線と信号線とで囲まれた領域に絵素電極を設け、前記走査線又は前記補助容量線、前記信号線、および前記絵素電極にそれぞれスイッチング素子を接続したアクティブマトリクス表示装置は、前記走査線又は前記補助容量線の少なくとも一部をバイパスできるバイパスパターンを備え、前記バイパスパターンは、前記信号線が設けられている層と同じ層に、前記信号線の材料と同じ材料で形成され、前記バイパスパターンは、前記走査線又は前記補助容量線のパターンに実質的にカバーされ、前記バイパスパターンの長さは、隣接する2つの信号線の間の距離の少なくとも半分である。
【選択図】図1

Description

本明細書で開示される技術は、液晶表示装置の走査線又は補助容量線の断線修正に関する。
液晶表示装置、EL(エレクトロルミネセンス)表示装置、プラズマ表示装置等は、マトリクス状に配設された表示絵素(画素ともいう)を選択することによって、画面上にパターン(文字、記号、絵など)を表示する。表示装置の基板上に絵素電極がマトリクス状に設けられる。表示絵素の選択方式の一つとして、アクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式は、絵素電極のそれぞれにスイッチング素子を接続する。それぞれのスイッチング素子は、接続された絵素電極を駆動する。アクティブマトリクス駆動方式は、高コントラストの表示が可能であるので、パーソナルコンピュータ用のディスプレイ、液晶テレビ等に多用される。
絵素電極を選択駆動するスイッチング素子としては、TFT(薄膜トランジスタ)素子、MIM(金属−絶縁膜−金属)素子、MOSトランジスタ素子、ダイオード、バリスタ等が一般に用いられる。スイッチング素子は、絵素電極とこれに対向する対向電極との間に印加される電圧をスイッチングすることによって、それら電極間に設けられた液晶、EL発光層又はプラズマ発光体等の表示媒体を光学変調し、パターンを表示する。
表示装置において、絵素電極に信号を伝達する信号線が断線すると、画面上で線欠陥として認識される。このような線欠陥は表示装置の表示品位を著しく損なう。そのため、線欠陥のある製品は不良品になり、製品歩留りを低下させる。特許文献1〜特許文献3に記載される技術は、線欠陥に関連する。
特開平5−5896号公報 特開平5−19294号公報 特開平5−100237号公報
特許文献1,2,3に記載されるように、従来技術は、走査線又は補助容量線の断線に起因する欠陥を修正することはできなかった。
本発明は、上記課題を解決するためになされたものであり、その目的は、走査線又は補助容量線の断線に起因する欠陥を修正することである。
基板上に格子状に設けられた走査線又は補助容量線と信号線とで囲まれた領域に絵素電極を設け、前記走査線又は前記補助容量線、前記信号線、および前記絵素電極にそれぞれスイッチング素子を接続したアクティブマトリクス表示装置は、前記走査線又は前記補助容量線の少なくとも一部をバイパスできるバイパスパターンを備え、前記バイパスパターンは、前記信号線が設けられている層と同じ層に、前記信号線の材料と同じ材料で形成され、前記バイパスパターンは、前記走査線又は前記補助容量線のパターンに実質的にカバーされ、前記バイパスパターンの長さは、隣接する2つの信号線の間の距離の少なくとも半分である。
本発明によれば、走査線又は補助容量線の断線に起因する欠陥を修正することができる。
本発明のある例示的実施形態によるアクティブマトリクス表示装置を示す図である。 図1のA−A’における断面図である。 バイパスパターンの配置を説明する概略図である。 バイパスパターンの形状を説明する概略図である。 バイパスパターンの具体的な形状の例を示す概略図である。 他の例示的実施形態によるバイパスパターンを示す図である。
以下、図面を参照して本発明の実施形態を説明する。同様の要素は、図中の同様の参照符号によって表される。
(概略)
図1は、本発明のある例示的実施形態によるアクティブマトリクス表示装置100を示す図である。本実施形態ではアクティブマトリクス表示装置100は、液晶表示装置である。しかしこれには限定されず、アクティブマトリクス表示装置100は、EL表示装置、プラズマ表示装置等であってもよい。
アクティブマトリクス表示装置100は、平面基板上にマトリクス状に設けられた多数の絵素(画素、ピクセル等ともいう)101〜106を有する。絵素101〜106のそれぞれは、TFT(薄膜トランジスタ)111〜116を有する。アクティブマトリクス表示装置100は、例えばフルHD(high definition、高解像度)の場合、横1920ドット、縦1080ドットの絵素からなる。図1は、絵素101〜106だけを例として示すが、実際のアクティブマトリクス表示装置100は、より多くの絵素を有する。
TFT111〜116は、それぞれ絵素101〜106の光学的状態(透過又は反射)を制御することによって、アクティブマトリクス表示装置100が画面上にパターン(文字、記号、絵など)を表示できるようにする。TFT111〜116の代わりに他の3端子スイッチング素子を用いてもよい。
本実施形態では、アクティブマトリクス表示装置100は液晶表示パネルである。換言すれば、絵素101〜106は、それぞれの部分に対応する液晶部分を有する。この液晶部分に印加される電圧がTFT111〜116によって制御される。液晶表示の代わりに他の表示メカニズムが採用されてもよく、そのような代替の表示メカニズムには、EL(エレクトロルミネセンス)表示、プラズマ表示などがある。
以下の説明では、絵素104,105に関連する要素を説明するが、同様の説明が他の絵素に関連する要素にもあてはまる。絵素104は、信号線(ソース線ともいう)121,122と、補助容量線(Cs線ともいう)131と、走査線(ゲート線ともいう)132とでその四辺を囲まれる。同様に、絵素105は、信号線121,122と、走査線132と、補助容量線133とでその四辺を囲まれる。TFT114は、ソース142、ドレイン144、及びゲート146を有する。
(バイパスパターン)
図1は、走査線132が断線部152において形成されていない状態を示す。走査線132が断線部152において断線した結果、部分154,156に分割されている。本明細書において「断線」とは、完全な電気的絶縁を必ずしも意味しない。すなわち断線部152が完全に切れていない状態、すなわち断線部152の幅が狭いために高抵抗を呈し、走査信号を流す機能が低下する場合も断線という。
図2は、図1のA−A’における断面図である。走査線132は、断線部152において、部分154,156に分割されている。走査線132の断線部152,部分154,156の上には、ゲート絶縁膜(GI)202が形成される。ゲート絶縁膜202の上には、バイパスパターン170が設けられる。
バイパスパターン170は、信号線121,122などと同じ層(すなわちソースレイヤ)に設けられる。バイパスパターン170は、信号線121,122などと同じ材料で形成される。バイパスパターン170は、好ましくはアルミニウム、チタン、および銅からなるグループから選択される材料で形成される。
バイパスパターン170の上には、層間絶縁膜212が設けられる。層間絶縁膜212の上には、インジウムスズ酸化物(ITO)のような透明の導電膜222が設けられる。
(断線の修正)
図1,図2に示されるアクティブマトリクス表示装置100が完成してから、例えば走査線132,及び補助容量線131,133について導通検査が行われる。この検査は、走査線132,及び補助容量線131,133に断線がないかを調べる。その結果、例えば断線部152が存在することがわかる。この時、バイパスパターン170のうち、例えば端部181,182においてレーザメルト193,194を用いて、接続部183,184を形成する。接続部183は、部分154と、バイパスパターン170とを電気的に結合する。接続部184は、部分156と、バイパスパターン170とを電気的に結合する。バイパスパターン170によって、断線部152をバイパスする信号パスを設けることによって、アクティブマトリクス表示装置100に生じた断線部152を修正できる。
図1に示されるように、バイパスパターン171,172は、同様にして走査線132の上に設けられる。バイパスパターン173〜175は、同様にして補助容量線131の上に設けられる。バイパスパターン176〜178は、同様にして補助容量線133の上に設けられる。
(バイパスパターンの形状)
バイパスパターン170〜172は、走査線132のパターンに実質的にカバーされる。本明細書における語「実質的にカバーされること」は、走査線132のパターンにカバーされない部分がわずかに存在しても、TFTや液晶等の動作に影響を与えない場合を含む。バイパスパターン173〜175も同様に、補助容量線131のパターンに実質的にカバーされる。バイパスパターン176〜178も同様に、補助容量線133のパターンに実質的にカバーされる。
図3は、バイパスパターン170の配置を説明する概略図である。この実施形態におけるバイパスパターン170の長手方向の長さ300は、隣接する2つの信号線121,122の間の距離302の少なくとも半分である。すなわち、(長さ300)>(長さ302)/2なる関係が成り立つ。このような長さを採用することによって、発生し得る断線を修正できる可能性が増す。
好ましくはバイパスパターン170は、((隣接する2つの信号線121,122の間の距離302)−(スイッチング素子(ここではTFT114)の大きさ304))の長さを実質的に有する。バイパスパターン170とTFT114との距離306は、約20μm以上であることが好ましい。このような構成により、バイパスパターン170がTFT114に及ぼす影響を低減し得る。
図4は、バイパスパターン170の形状を説明する概略図である。好ましくはバイパスパターン170は、その中央部400において、長手方向402に垂直な方向404(幅方向ともいう)における幅406が、約3〜5μmである。好ましくはバイパスパターン170は、その中央部400における線幅406よりも、その端部410,420における線幅412,422のほうが大きい。線幅406よりも大きい線幅412,422を用いることによって、レーザメルトによる修正が容易に行える。また中央部400における線幅406を小さくすることによって、開口率の低減を抑えつつ、絵素への影響を小さくすることができる。
図5は、バイパスパターン170の具体的な形状の例を示す概略図である。ある例示的実施形態によれば、バイパスパターン170の端部510におけるバイパスパターン170の幅512(幅方向504に沿った幅)は、約15μmであり、長さ514(長さ方向502に沿った長さ)は、約15μmである。同様に端部520におけるバイパスパターン170の幅522は、約15μmであり、長さ524は、約15μmである。中央部530におけるバイパスパターン170の幅532は、約5μmである。上記形状を採用することによって、回路の他の部分にバイパスパターン170の影響を及ぼすことなく、レーザメルトによる修正がより確実に行える。
図6は、他の例示的実施形態によるバイパスパターン670を示す図である。バイパスパターン670は、その端部610,620において、それぞれ実質的に円形のレーザメルト領域611,621を有する。領域611,612の直径612,622は、約15μmである。中央部630におけるバイパスパターン170の幅632は、約5μmである。円形形状を採用することによって、図5のバイパスパターン170の効果に加えて、走査線や補助容量線のパターンにカバーされるように配置する時に、配置の自由度が増すという効果を奏する。
本発明は、実施形態に限定されず、その精神又は主要な特徴から逸脱することなく他の色々な形で実施することができる。上述の実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈されるべきではない。本発明の範囲は特許請求の範囲によって規定されるべきであって、明細書に記載された詳細には限定されない。特許請求の範囲の均等範囲に属する変形や変更も全て本発明の範囲内である。
本発明によれば、走査線又は補助容量線の断線に起因する欠陥をバイパスパターンによって修正することができる。したがって高い歩留まりを要求される液晶表示装置等を製造するための技術として有用である。
100 アクティブマトリクス表示装置
101〜106 絵素
111〜116 TFT
121,122 信号線
131 補助容量線
132 走査線
142 ソース
144 ドレイン
146 ソース
152 断線部
170〜178 バイパスパターン
181,182 端部
183,184 接続部

Claims (5)

  1. 基板上に格子状に設けられた走査線又は補助容量線と信号線とで囲まれた領域に絵素電極を設け、前記走査線又は前記補助容量線、前記信号線、および前記絵素電極にそれぞれスイッチング素子を接続したアクティブマトリクス表示装置において、
    前記走査線又は前記補助容量線の少なくとも一部をバイパスできるバイパスパターンを備え、
    前記バイパスパターンは、前記信号線が設けられている層と同じ層に、前記信号線の材料と同じ材料で形成され、
    前記バイパスパターンは、前記走査線又は前記補助容量線のパターンに実質的にカバーされ、
    前記バイパスパターンの長さは、隣接する2つの信号線の間の距離の少なくとも半分である、
    アクティブマトリクス表示装置。
  2. 前記バイパスパターンは、((前記隣接する2つの信号線の間の距離)−(前記スイッチング素子の大きさ))の長さを実質的に有する
    請求項1に記載のアクティブマトリクス表示装置。
  3. 前記バイパスパターンは、その中央部において3〜5μmの幅を有する
    請求項1に記載のアクティブマトリクス表示装置。
  4. 前記バイパスパターンは、その中央部における線幅よりも、その端部における線幅のほうが大きい
    請求項1に記載のアクティブマトリクス表示装置。
  5. 前記バイパスパターンは、アルミニウム、チタン、および銅からなるグループから選択される材料で形成される
    請求項1に記載のアクティブマトリクス表示装置。
JP2009168043A 2009-07-16 2009-07-16 アクティブマトリクス表示装置 Pending JP2011022414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009168043A JP2011022414A (ja) 2009-07-16 2009-07-16 アクティブマトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009168043A JP2011022414A (ja) 2009-07-16 2009-07-16 アクティブマトリクス表示装置

Publications (1)

Publication Number Publication Date
JP2011022414A true JP2011022414A (ja) 2011-02-03

Family

ID=43632535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009168043A Pending JP2011022414A (ja) 2009-07-16 2009-07-16 アクティブマトリクス表示装置

Country Status (1)

Country Link
JP (1) JP2011022414A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041855A1 (zh) * 2017-08-29 2019-03-07 昆山国显光电有限公司 像素驱动电路、像素结构和制作方法
WO2022204983A1 (zh) * 2021-03-30 2022-10-06 京东方科技集团股份有限公司 显示面板、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041855A1 (zh) * 2017-08-29 2019-03-07 昆山国显光电有限公司 像素驱动电路、像素结构和制作方法
US10997911B2 (en) 2017-08-29 2021-05-04 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel driving circuit, pixel structure and manufacturing method thereof
WO2022204983A1 (zh) * 2021-03-30 2022-10-06 京东方科技集团股份有限公司 显示面板、显示装置

Similar Documents

Publication Publication Date Title
JP4713646B2 (ja) アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP6004560B2 (ja) 表示装置
JP5917694B2 (ja) 表示装置
US9929344B1 (en) Method of forming an organic light-emitting diode display device having an extension line crossing second signal lines
JP5976195B2 (ja) 表示装置
JP4405557B2 (ja) アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
JP5024110B2 (ja) 電気光学装置及び電子機器
JP2011191791A (ja) 液晶表示装置の欠陥修正方法
JP2011070223A (ja) 表示装置
JP2008165174A (ja) 横電界型の液晶表示装置用アレイ基板
TWI642180B (zh) 顯示裝置
US9140947B2 (en) Array substrate, method for repairing the same and display apparatus
JP2007017935A (ja) 表示基板、その製造方法、及びこれを有する表示装置
JP2007140378A (ja) 表示装置
JP2010243524A (ja) 電気光学装置
JP4293867B2 (ja) 画素の大型化に対応したips液晶ディスプレイ
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
JP2011100011A (ja) 表示装置
JP2011095645A (ja) 電気光学装置及び電子機器
JP2010243526A (ja) 電気光学装置
JP2011022414A (ja) アクティブマトリクス表示装置
JP2008089646A (ja) 表示装置
JP2007052286A (ja) 半導体素子、液晶表示装置およびそれらの修復方法
JP5861740B2 (ja) 電気光学装置及び電子機器
KR101903604B1 (ko) 횡전계형 액정표시장치용 어레이 기판