JP5874394B2 - 半導体装置とその製造方法、及び反射型液晶表示装置 - Google Patents

Description

本発明は、半導体装置とその製造方法、及び反射型液晶表示装置に関する。

リキッド・クリスタル・オン・シリコン（ＬＣＯＳ）は、画素電極及び画素電極への印加電圧を制御するトランジスタの形成された半導体基板と、透明電極の形成された透明基板との間に液晶層を封入した反射型液晶表示装置である。

ＬＣＯＳは、高精細な画像を大画面で提供可能ということから、現状の高精細規格ＨＤの４倍の解像度の次世代規格４Ｋ２Ｋなどの表示装置として開発が進められている。さらに、次次世代向けの規格８Ｋ４Ｋへの展開も期待されている。

ＬＣＯＳの解像度を向上させるためには、光反射素子である画素電極の数を増加させることになる。画素電極数（ピクセル数）の増加に伴い、画素電極間の間隙の本数、いわゆるピクセルギャップ本数が増加する。

液晶表示装置に関し、種々の技術が提案されている（例えば特許文献１〜３参照）。

特開２００７−１７１８６７号公報 特開２００４−１９８７６４号公報 特開２０００−１０１２２号公報

本発明の一目的は、ＬＣＯＳの高精細化に寄与する技術を提供することである。

本発明の一観点によれば、反射型液晶表示装置に用いる半導体装置であって、トランジスタが形成された半導体基板と、前記半導体基板上方に、行列状に配置され、光反射材料で形成され、前記トランジスタにより電圧印加状態が制御される複数の画素電極と、 前記画素電極下方に配置され、光反射材料で形成された遮光膜と、前記遮光膜と前記画素電極との間であって、隣接する前記画素電極同士の間隙の下方、かつ、前記遮光膜の上方に配置され、前記遮光膜の上面に対して斜めに傾いた反射面を持ち、頂部が尖っている凸状の部材で形成されている光反射構造とを有し、前記画素電極同士の間隙から、前記画素電極の上面に対して垂直に入射した光は、前記光反射構造の反射面で反射され、前記画素電極の裏面と前記遮光膜の上面との間で反射を繰り返して、しだいに減衰していく、半導体装置が提供される。

光反射構造は、画素電極間の間隙から入射した光を、反射面により斜め方向に反射させる。これにより、垂直上方に反射される光が低減し、画素電極間の間隙から外側に漏れる光を低減させることができる。

図１は、第１実施例によるＬＣＯＳの概略的な断面図である。 図２は、第１実施例によるＬＣＯＳの概略的な平面図である。 図３Ａ及び図３Ｂは、それぞれ、第１実施例及び比較例によるＬＣＯＳの遮光膜近傍を示す概略断面図である。 図４Ａ〜図４Ｄは、第１実施例によるＬＣＯＳの製造工程を示す概略断面図である。 図４Ｅ〜図４Ｈは、第１実施例によるＬＣＯＳの製造工程を示す概略断面図である。 図５Ａ及び図５Ｂは、第２実施例によるＬＣＯＳの遮光膜近傍を示す概略断面図である。

まず、本発明の第１実施例によるＬＣＯＳについて説明する。

図１及び図２は、第１実施例によるＬＣＯＳの概略的な断面図及び平面図である。図１及び図２を参照して、第１実施例のＬＣＯＳの概略構造について説明する。

図１に示すように、半導体基板１に、ＭＯＳトランジスタＴＲと、キャパシタＣＡＰとが形成されている。キャパシタＣＡＰは、半導体基板１に形成された拡散領域が下部電極を形成し、絶縁膜を介して積層された導電層が上部電極を形成している。

１つずつのＭＯＳトランジスタＴＲとキャパシタＣＡＰとが１組となっている。１組のＭＯＳトランジスタＴＲの一方のソース／ドレイン領域と、キャパシタＣＡＰの上部電極とが、導電プラグ３、配線４、及び導電プラグ１０を介して、１画素分の画素電極１１に接続されている。ＭＯＳトランジスタＴＲが、画素電極１１への電圧無印加状態と電圧印加状態とを切り替える。キャパシタＣＡＰは、トランジスタＴＲによる電圧無印加状態への切り替え後、ある程度の時間、電圧印加状態を保持する。

半導体基板１上に画素電極１１までが形成された構造を、ウエハＷＡＦと呼ぶこととする。ウエハＷＡＦの画素電極１１上方に、透明基板１６が対向配置され、ウエハＷＡＦと透明基板１６との間に液晶層１４が形成されている。透明基板１６の液晶層側に、透明電極１５が形成されており、画素電極１１と透明電極１５とが、液晶層１４を挟んで対向している。

透明基板１６側から、光反射材料で形成された画素電極１１の側に、光１７が入射する。光１７の入射方向は、画素電極１１の上面に垂直である。画素電極１１ごとに印加電圧を変化させて、液晶層１４の状態を変調させることにより、画素電極１１ごとに反射される光１７の反射量を変化させる。このようにして、反射型表示が行われる。なお、反射型表示装置であるので、画素電極１１側の基板１が透光性である必要はない。

図２に示すように、画素電極１１は、行列状に配置されている。１画素分の画素電極１１の寸法は、例えば０．７μｍ角である。隣接する画素電極１１の間に間隙（ピクセルギャップ）ＧＡＰが配置され、間隙ＧＡＰの幅は、例えば０．１μｍ〜０．２μｍである。ＬＣＯＳの１チップのサイズは、例えば３ｍｍ角であり、１チップに、行方向及び列方向に数千個ずつの画素が配置される。

図１に示すように、画素電極１１の下方に、遮光膜６が形成されている。画素電極１１間の間隙ＧＡＰからウエハＷＡＦに入り込んだ光１７が、半導体基板１まで伝播すると、光リーク電流を発生させ、トランジスタＴＲの特性を悪化させる。遮光膜６により、間隙ＧＡＰからウエハＷＡＦに入り込んだ光１７が、遮光膜６の下方に伝播することが抑制される。遮光膜６は、画素電極１１を下方の配線４に接続する導電プラグ１０を貫通させる穴部ＨＬを除き、全面に形成されている。

本実施例のＬＣＯＳでは、遮光膜６の上方で、画素電極１１間の間隙ＧＡＰの下方に、反射体８が形成されている。なお、後述するように、反射体８の形成工程に伴い、反射体８と遮光膜６との間に保護膜７が形成されている。

図１とともに図２を参照する。反射体８は、おおよそ三角柱状に形成され、間隙ＧＡＰの長さ方向に延在して配置されている。反射体８は、間隙ＧＡＰの長さ方向に延在する反射面ＩＰを有し、反射面ＩＰは、遮光膜６の上面に対し斜めに傾いている。つまり、反射面ＩＰは、遮光膜６の上面と平行でも垂直でもない。

次に、図３Ａを参照して、第１実施例による反射体８の働きについて説明する。併せて、図３Ｂを参照して、比較例によるＬＣＯＳについて説明する。図３Ａ及び図３Ｂは、それぞれ、第１実施例及び比較例によるＬＣＯＳの遮光膜６の近傍を示す概略断面図である。

図３Ｂに示すように、比較例によるＬＣＯＳは、反射体８が形成されていない。なお、反射体８が形成されていないことに伴い、保護膜７も形成されていない。その他は、第１実施例のＬＣＯＳと同様な構造である。比較例のＬＣＯＳは、画素電極１１間の間隙ＧＡＰから垂直入射した光１７が、遮光膜６の上面で垂直上方に反射され、間隙ＧＡＰから透明基板側に漏れ出す。

このような漏れ光に起因して、画像のにじみや、部分的なコントラスト劣化が生じる。ＬＣＯＳの高精細化が進むほど、間隙ＧＡＰの本数が増加し、このような漏れ光に起因する画質劣化が大きくなる。

一方、図３Ａに示すように、第１実施例によるＬＣＯＳでは、画素電極１１間の間隙ＧＡＰから垂直入射した光１７が、反射体８の反射面ＩＰで斜め方向に反射され、間隙ＧＡＰから透明基板側に出射することなく、ウエハ側に入り込む。ウエハ側に入り込んだ光１７は、遮光膜６と画素電極１１との間を伝播して、しだいに減衰する。なお、図３Ａに示す概略伝播経路は一例である。

このように、第１実施例によるＬＣＯＳでは、遮光膜６の上面に対して斜めに傾いた反射面ＩＰを有する反射体８を、画素電極１１間の間隙ＧＡＰ下方に配置したことにより、間隙ＧＡＰ部分で垂直上方に反射して透明基板側に戻る漏れ光を抑制することができる。

次に、図１及び図４Ａ〜図４Ｈを参照して、第１実施例によるＬＣＯＳの製造方法について説明する。図４Ａ〜図４Ｈは、第１実施例によるＬＣＯＳのウエハＷＡＦ部分の製造工程のうち、遮光膜６の形成工程以降を特に示す概略断面図である。

図１を参照する。半導体基板（例えばシリコン基板）１に、ＭＯＳトランジスタＴＲと、キャパシタＣＡＰとを形成する。ＭＯＳトランジスタＴＲは、例えばゲート長が３５ｎｍである。キャパシタＣＡＰは、半導体基板１に形成された拡散領域が下部電極を形成し、絶縁膜を介して積層された導電層が上部電極を形成している。

トランジスタＴＲやキャパシタＣＡＰの製造方法には、ＬＣＯＳの製造方法に係る公知の技術を用いることができる。なお、ＬＣＯＳの画素電極１１への印加電圧を制御するためのトランジスタＴＲやキャパシタＣＡＰの構造は、図１に例示するものに限定されず、公知の他の構造を用いることもできる。

トランジスタＴＲ及びキャパシタＣＡＰを覆って、半導体基板１上に、層間絶縁膜２を形成する。層間絶縁膜２は、例えば、酸化シリコンをＣＶＤで厚さ５００ｎｍ堆積して形成する。層間絶縁膜２に、レジストパターンを用いたエッチングによりビアホールを形成し、ビアホールを埋め込んで、タングステンを用いた導電プラグ３を形成する。

導電プラグ３を覆って、層間絶縁膜２上に、例えば、アルミニウムをスパッタリングで厚さ５００ｎｍ堆積する。レジストパターンを用いたエッチングによりアルミニウム層をパターニングして、配線４を形成する。１組となったＭＯＳトランジスタＴＲの一方のソース／ドレイン領域と、キャパシタＣＡＰの上部電極とが、それぞれ導電プラグ３を介して、共通の配線４に接続される。

配線４を覆って、層間絶縁膜２上に、層間絶縁膜５を形成する。層間絶縁膜５は、例えば、酸化シリコンをＣＶＤで厚さ７００ｎｍ堆積して形成する。

図４Ａを参照する。層間絶縁膜５上に、例えば、アルミニウムをスパッタリングで厚さ５０ｎｍ〜１００ｎｍ堆積して、アルミニウム層６Ａを形成する。アルミニウム層６Ａ上に、遮光膜６の形状のレジストパターンＲＰ１を形成し、レジストパターンＲＰ１をマスクとしたエッチングによりアルミニウム層６Ａをパターニングして、遮光膜６を形成する。その後、レジストパターンＲＰ１をアッシングで除去する。

図４Ｂを参照する。遮光膜６を覆って全面に、遮光膜６を保護する保護膜７を形成する。保護膜７は、例えば、酸化シリコンをＣＶＤで厚さ１００ｎｍ堆積して形成する。

図４Ｃを参照する。保護膜７上に、例えば、アルミニウムをスパッタリングで厚さ５００ｎｍ堆積して、アルミニウム層８Ａを形成する。

図４Ｄを参照する。アルミニウム層８Ａ上に、反射体８の形成領域を覆うレジストパターンＲＰ２を形成する。

図４Ｅを参照する。レジストパターンＲＰ２をマスクとし、アルミニウム層８Ａに等方性エッチングを施して、反射体８を形成する。等方性エッチングは、例えば、硝酸とフッ酸の混合液を用いたウエットエッチングで行う。また例えば、等方性プラズマエッチングを用いることもできる。

レジストパターンＲＰ２にマスクされた領域で、アルミニウム層８Ａの上部ほどエッチングが進みやすく、上方ほど幅の狭くなるテーパ構造が形成されて、遮光膜６上面に対し斜めに傾いた反射面ＩＰを有する反射体８が形成される。なお、反射面ＩＰの角度は、エッチング時間等で変化させることができる。反射面ＩＰの角度は、例えば２０°〜８０°である。保護膜７が、このエッチングから遮光膜６を保護する。その後、レジストパターンＲＰ２をアッシングで除去する。

図４Ｆを参照する。反射体８を覆って、保護膜７上に、例えば、酸化シリコンをＣＶＤで厚さ１．５μｍ堆積して、絶縁膜９Ａを形成する。絶縁膜９Ａを、化学機械研磨（ＣＭＰ）で平坦化して、層間絶縁膜９を形成する。平坦化後の層間絶縁膜９の厚さは、例えば７００ｎｍ〜８００ｎｍである。

再び図１を参照する。画素電極１１と下方の配線４とを接続する導電プラグ１０の配置される穴部ＨＬで、レジストパターンを用いたエッチングにより、層間絶縁膜９、保護膜７、及び層間絶縁膜５をエッチングして、ビアホールを形成する。ビアホールを埋め込んで、タングステンを用いた導電プラグ１０を形成する。

図４Ｇを参照する。層間絶縁膜９上に、例えば、アルミニウムをスパッタリングで厚さ１５０ｎｍ堆積して、アルミニウム層１１Ａを形成する。アルミニウム層１１Ａ上に、画素電極１１の形状のレジストパターンＲＰ３を形成し、レジストパターンＲＰ３をマスクとしたエッチングによりアルミニウム層１１Ａをパターニングして、画素電極１１を形成する。その後、レジストパターンＲＰ３をアッシングで除去する。

図４Ｈを参照する。画素電極１１を覆って、層間絶縁膜９上に、例えば、酸化シリコンをＣＶＤで厚さ１．５μｍ堆積して、絶縁膜１２Ａを形成する。ＣＭＰにより、画素電極１１の上面が露出するまで絶縁膜１２Ａを除去して、画素電極１１間の間隙ＧＡＰを埋める絶縁膜１２を残す。このようにして、通常の半導体装置製造プロセスを用いて、ウエハＷＡＦ部分までが形成される。

再び図１を参照する。画素電極１１を覆って全面に配向膜１３を形成する。透明電極１５の形成された透明基板１６と、配向膜１３の形成されたウエハＷＡＦとの間に、液晶層１４を形成する。透明電極１５は、例えば酸化インジウムスズ（ＩＴＯ）で形成され、透明基板１６は、例えばガラス基板である。このようにして、第１実施例によるＬＣＯＳが形成される。

なお、上記実施例では、反射体８の材料として、アルミニウムを用いたが、加工ができるならば他の光反射材料（例えばタングステン等）を用いてもよい。なお、反射体８の加工に起因する遮光膜６の損傷が抑制できるならば、保護膜７は形成せずともよい。

次に、第２実施例によるＬＣＯＳについて説明する。図５Ａ及び図５Ｂは、第２実施例によるＬＣＯＳの遮光膜６の近傍を示す概略断面図である。

図５Ａを参照して、第２実施例によるＬＣＯＳの構造について説明する。第２実施例のＬＣＯＳも、第１実施例と同様に、画素電極１１間の間隙ＧＡＰからウエハＷＡＦ内に入り込んだ光１７を、斜め方向に反射させる光反射構造を有する。第２実施例では、光反射構造が第１実施例と異なり、反射体８及び保護膜７は形成されていない。他の構造は、第１実施例と同様である。

第１実施例では、遮光膜６上方の、間隙ＧＡＰの下方領域に、凸状の反射体８を形成して、光反射構造とした。第２実施例では、間隙ＧＡＰの下方領域で、遮光膜６に、遮光膜６の上面に対して斜めに傾いた反射面ＩＰを有する溝ＧＲを形成して、光反射構造としている。実施例による遮光膜６は、光反射材料であるアルミニウムで形成されており、遮光膜６に形成された溝ＧＲの側面が、光反射面として機能する。

第１実施例と同様に、画素電極１１間の間隙ＧＡＰから入射し、斜面ＩＰで斜め方向に反射された光１７が、間隙ＧＡＰから透明基板側に出射することなくウエハ側に入り込み、遮光膜６と画素電極１１との間を伝播して、しだいに減衰する。間隙ＧＡＰ部分で垂直上方に反射して透明基板側に戻る漏れ光を抑制することができる。

図５Ｂを参照して、第２実施例によるＬＣＯＳの製造方法について説明する。第１実施例と同様にして、遮光膜６までを形成する。

遮光膜６上に、溝ＧＲの形成部分に開口を有するレジストパターンＲＰ４を形成する。レジストパターンＲＰ４をマスクとし、遮光膜６を等方性エッチングする。レジストマスクの影響により、開口中央部付近が相対的に深くエッチングされて、溝ＧＲが形成される。その後、レジストパターンＲＰ４をアッシングで除去する。

遮光膜６及び溝ＧＲ上に層間絶縁膜９を形成する工程以後は、第１実施例と同様である。このようにして、第２実施例によるＬＣＯＳが形成される。

なお、第１実施例のような凸状の光反射構造８、あるいは、第２実施例のような凹状の光反射構造ＧＲのいずれについても、反射面ＩＲは平面でなくてもよい。つまり、反射面ＩＲの傾斜角度は、場所によって変化していてもよい。

また、光反射構造の頂部または底部は、尖っていなくてもよい。なお、頂部または底部が尖っていれば、遮光膜６の上面と平行な面部分が少ないということなので、垂直上方に反射される漏れ光はより抑制される。

なお、第１実施例は遮光膜６上に遮光膜６とは別体の光反射構造８を形成し、第２実施例は遮光膜６自体に光反射構造ＧＲを形成した。いずれの場合も、画素電極１１と遮光膜６との間に、光反射構造が形成されていると捉えることができる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

以上説明した第１実施例及び第２実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
反射型液晶表示装置に用いられる半導体装置であって、
トランジスタが形成された半導体基板と、
前記半導体基板上方に、行列状に配置され、光反射材料で形成され、前記トランジスタにより電圧印加状態が制御される複数の画素電極と、
前記画素電極下方に形成された遮光膜と、
前記遮光膜と前記画素電極との間であって、隣接する前記画素電極同士の間隙の下方に形成され、前記遮光膜の上面に対して斜めに傾いた反射面を持つ光反射構造と
を有する半導体装置。
（付記２）
前記光反射構造は、前記遮光膜の上方に配置された凸状の部材で形成されている付記１に記載の半導体装置。
（付記３）
前記光反射構造は、頂部が尖っている付記２に記載の半導体装置。
（付記４）
さらに、前記遮光膜と前記反射構造との間に形成された保護膜を有する付記２または３に記載の半導体装置。
（付記５）
前記遮光膜は、光反射材料で形成され、
前記光反射構造は、前記遮光膜に形成された凹部で形成されている付記１に記載の半導体装置。
（付記６）
前記光反射構造は、底部が尖っている付記５に記載の半導体装置。
（付記７）
トランジスタが形成された半導体基板と、
前記半導体基板上方に、行列状に配置され、光反射材料で形成され、前記トランジスタにより電圧印加状態が制御される複数の画素電極と、
前記画素電極下方に形成された遮光膜と、
前記遮光膜と前記画素電極との間であって、隣接する前記画素電極同士の間隙の下方に形成され、前記遮光膜の上面に対して斜めに傾いた反射面を持つ光反射構造と
前記画素電極上方に形成された液晶層と、
前記液晶層上方に形成され、前記液晶層側に透明電極が形成された透明基板と
を有する反射型液晶表示装置。
（付記８）
トランジスタが形成された半導体基板と、
前記半導体基板上方に、行列状に配置され、光反射材料で形成され、前記トランジスタにより電圧印加状態が制御される複数の画素電極と、
前記画素電極下方に形成された遮光膜と、
前記遮光膜と前記画素電極との間であって、隣接する前記画素電極同士の間隙の下方に形成され、前記遮光膜の上面に対して斜めに傾いた反射面を持つ光反射構造と
を有し、
前記光反射構造は、前記遮光膜の上方に配置された凸状の部材で形成されており、反射型液晶表示装置に用いられる半導体装置の製造方法であって、
前記遮光膜を形成する工程と、
前記遮光膜の上方に、光反射材料層を形成する工程と、
前記光反射材料層上に、前記光反射構造の形成領域上を覆うレジストパターンを形成する工程と、
前記レジストパターンをマスクとし、前記光反射材料層を等方性エッチングして、前記光反射構造を形成する工程と
を有する半導体装置の製造方法。
（付記９）
さらに、前記遮光膜を形成する工程の後、前記遮光膜上に保護膜を形成する工程を有し、前記保護膜上に、前記光反射材料層が形成される付記８に記載の半導体装置の製造方法。
（付記１０）
トランジスタが形成された半導体基板と、
前記半導体基板上方に、行列状に配置され、光反射材料で形成され、前記トランジスタにより電圧印加状態が制御される複数の画素電極と、
前記画素電極下方に形成された遮光膜と、
前記遮光膜と前記画素電極との間であって、隣接する前記画素電極同士の間隙の下方に形成され、前記遮光膜の上面に対して斜めに傾いた反射面を持つ光反射構造と
を有し、
前記遮光膜は、光反射材料で形成され、前記光反射構造は、前記遮光膜に形成された凹部で形成されており、反射型液晶表示装置に用いられる半導体装置の製造方法であって、
前記遮光膜を形成する工程と、
前記遮光膜をエッチングして、前記光反射構造を形成する工程と
を有する半導体装置の製造方法。

１ 半導体基板
ＴＲ トランジスタ
ＣＡＰ キャパシタ
２、５、９ 層間絶縁膜
３、１０ 導電プラグ
４ 配線
６ 遮光膜
７ 保護膜
８ 反射体
ＩＰ 反射面
１１ 画素電極
ＧＡＰ 画素電極間の間隙
１２ 絶縁膜
ＷＡＦ ウエハ
１３ 配向膜
１４ 液晶層
１５ 透明電極
１６ 透明基板
ＧＲ 溝
ＲＰ１〜ＲＰ４ レジストパターン

Claims (6)

1. 反射型液晶表示装置に用いられる半導体装置であって、
   トランジスタが形成された半導体基板と、
   前記半導体基板上方に、行列状に配置され、光反射材料で形成され、前記トランジスタにより電圧印加状態が制御される複数の画素電極と、
   前記画素電極下方に配置され、光反射材料で形成された遮光膜と、
   前記遮光膜と前記画素電極との間であって、隣接する前記画素電極同士の間隙の下方、かつ、前記遮光膜の上方に配置され、前記遮光膜の上面に対して斜めに傾いた反射面を持ち、頂部が尖っている凸状の部材で形成されている光反射構造と
   を有し、
   前記画素電極同士の間隙から、前記画素電極の上面に対して垂直に入射した光は、前記光反射構造の反射面で反射され、前記画素電極の裏面と前記遮光膜の上面との間で反射を繰り返して、しだいに減衰していく、半導体装置。
2. さらに、前記遮光膜と前記反射構造との間に形成された保護膜を有する請求項１に記載の半導体装置。
3. トランジスタが形成された半導体基板と、
   前記半導体基板上方に、行列状に配置され、光反射材料で形成され、前記トランジスタにより電圧印加状態が制御される複数の画素電極と、
   前記画素電極下方に配置され、光反射材料で形成された遮光膜と、
   前記遮光膜と前記画素電極との間であって、隣接する前記画素電極同士の間隙の下方、かつ、前記遮光膜の上方に配置され、前記遮光膜の上面に対して斜めに傾いた反射面を持ち、頂部が尖っている凸状の部材で形成されている光反射構造と
   前記画素電極上方に形成された液晶層と、
   前記液晶層上方に形成され、前記液晶層側に透明電極が形成された透明基板と
   を有し、
   前記画素電極同士の間隙から、前記画素電極の上面に対して垂直に入射した光は、前記光反射構造の反射面で反射され、前記画素電極の裏面と前記遮光膜の上面との間で反射を繰り返して、しだいに減衰していく、反射型液晶表示装置。
4. さらに、前記遮光膜と前記反射構造との間に形成された保護膜を有する請求項３に記載の反射型液晶表示装置。
5. トランジスタが形成された半導体基板と、
   前記半導体基板上方に、行列状に配置され、光反射材料で形成され、前記トランジスタにより電圧印加状態が制御される複数の画素電極と、
   前記画素電極下方に配置され、光反射材料で形成された遮光膜と、
   前記遮光膜と前記画素電極との間であって、隣接する前記画素電極同士の間隙の下方、かつ、前記遮光膜の上方に配置され、前記遮光膜の上面に対して斜めに傾いた反射面を持ち、頂部が尖っている凸状の部材で形成されている光反射構造と
   を有し、
   前記画素電極同士の間隙から、前記画素電極の上面に対して垂直に入射した光は、前記光反射構造の反射面で反射され、前記画素電極の裏面と前記遮光膜の上面との間で反射を繰り返して、しだいに減衰していく、反射型液晶表示装置に用いられる半導体装置の製造方法であって、
   前記遮光膜を形成する工程と、
   前記遮光膜の上方に、光反射材料層を形成する工程と、
   前記光反射材料層上に、前記光反射構造の形成領域上を覆うレジストパターンを形成する工程と、
   前記レジストパターンをマスクとし、前記光反射材料層を等方性エッチングして、前記光反射構造を形成する工程と
   を有する半導体装置の製造方法。
6. 前記光反射材料層を形成する工程は、
   前記遮光層を覆って、保護膜を形成するサブ工程と、
   前記保護膜上に、前記光反射材料層を形成するサブ工程と、
   を有する請求項５に記載の半導体装置の製造方法。
   

Images