JP4710576B2

JP4710576B2 - 液晶表示装置及びその製造方法

Info

Publication number: JP4710576B2
Application number: JP2005351221A
Authority: JP
Inventors: 隆行岩佐
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2005-12-05
Filing date: 2005-12-05
Publication date: 2011-06-29
Anticipated expiration: 2025-12-05
Also published as: JP2007156102A

Description

本発明は、反射型の液晶表示装置に係り、特に２つの金属遮光膜間のショートの発生を防止して歩留まりの向上を図るようにした液晶表示装置及びその製造方法に関する。

最近、ハイビジョン等の高精細映像の表示用ディスプレイ等のように、映像を大画面に表示するための投射型表示装置の要望が高まっている。その投射型表示装置には大別すると透過方式と反射方式のものがあるが、双方の方式とも、液晶表示装置としてのＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）パネルを用いた空間光変調部が適用され、ＬＣＤパネルに読出光を入射させ、その入射光を映像信号に対応させて画素単位で変調することにより投射光を得るようになっている。

ここでＬＣＤパネルは、半導体基板に薄膜トランジスタ等のスイッチング素子とそのスイッチング素子によって電位が制御される画素電極を配列形成したアクティブマトリクス基板と、透明基板（ガラス基板等）に被膜形成された共通な透明電極と、前記のアクティブマトリクス基板と共通な透明電極の間に封止された液晶からなり、共通な透明電極と各画素電極の間の電位差を映像信号に対応させて画素電極毎に変化させ、液晶の配向を制御することで読出光を変調するものである。

次に液晶表示装置の構成について、反射型の液晶表示装置を例にとって説明する。図８に反射型の液晶表示装置のブロック構成図を示す。図８に示すように、この液晶表示装置では、縦方向及び横方向に画素Ｐｘがマトリクス状に配列されており、各画素Ｐｘには、水平シフトレジスタ回路２側より列毎に延びる信号配線Ｘと、垂直シフトレジスタ回路４側より行毎に延びるゲート配線Ｙに接続されている。そして、上記各信号配線Ｘは、ビデオスイッチ６（図中では代表して１個のみ示す）を介して映像信号を供給するビデオ線８に接続されており、上記水平シフトレジスタ回路２からの指示によりスイッチングされる。

各画素Ｐｘは、反射型の画素電極１０と、液晶を挟んで各画素Ｐｘに共通になされた透明電極１２と、上記画素電極１０を駆動するスイッチング素子１４と、上記画素電極１０の電位を保持する保持容量１６とを有している。ここで上記各画素電極１０は、画素Ｐｘに対応して、隣り合う画素電極１０との間で僅かな隙間である画素間隙を隔ててマトリクス状に配列されている。
上記スイッチング素子１４のゲートＧ（図９参照）は上記ゲート配線Ｙに接続され、ドレインＤは上記信号配線Ｘに接続され、ソースＳは上記画素電極１０に接続される。図８中では、一部の画素では回路構成が示され、他の一部の画素では回路部品の配列位置が示されている。

この構成において、ビデオ線８からの映像信号は、ビデオスイッチ６によりタイミングをずらして順に供給され、これと同時にゲート配線Ｙにタイミングをずらして順に選択信号を供給することにより、特定の一画素が選択されることになる。そして、入力された映像信号が電荷の形で保持容量１６に書き込まれる。そして、画素電極１０と透明電極１２との間には、映像信号に応じて電位差が発生し、この間に封入されている液晶の光学特性を変調する。この結果、入射光Ｌは画素Ｐｘ毎に変調されて画素電極１０で反射され読出光として出力するので、従来の透過型プロジェクター素子と異なり、入射光を１００％近く利用でき、高精細と高輝度とを両立することができる。

ここで上記画素Ｐｘの構成をより詳しく説明する。図９は上記従来の液晶表示装置の一画素を中心にして表す断面図である。図示するように、この液晶表示装置は、複数の反射型の画素電極１０が所定の画素間隙２０を隔ててマトリクス状に表面に形成された半導体基板よりなる第１の基板２４と、表面に透明電極１２が全画素に亘って共通に形成された透明基板である第２の基板２６と、上記画素電極１０と透明電極１２との間に封入された液晶２８とにより主に構成されている。ここで１つの画素電極１０に相当する部分が１画素Ｐｘに対応する。

半導体基板である上記第１の基板２４は、アクティブマトリクス基板として次のように構成される。すなわち、この第１の基板２４は、半導体基板である例えばシリコン基板３０を有しており、このシリコン基板３０上に、ソースＳ、ゲートＧ、ドレインＤからなるＭＯＳＦＥＴのスイッチング素子１４と保持容量１６とが並んで設けられる。上記スイッチング素子１４は、ウエル３２上に設けられている。そして、上記各スイッチング素子１４や保持容量１６は、フィールド酸化膜３４で互いに分離されている。また上記スイッチング素子１４のソースＳと上記保持容量１６とが接続される。

そして、このスイッチング素子１４や保持容量１６の表面を覆って例えばＳｉＯ_２膜よりなる初期層間絶縁膜３６を介してパターン化された第１の配線層３８が形成されている。この第１の配線層３８と上記画素電極１０との間に、第１の層間絶縁膜４０と第２の層間絶縁膜４４との間に挟み込むように介在させた所定の厚さの例えばＡｌ製の第１の金属遮光膜４２がパターン化されて形成されている。この第１の金属遮光膜４２は、少なくとも、上記画素間隙２０の下方に対応する領域に設けられており、上記画素間隙２０からの侵入光を途中で遮断するようになっている。すなわち、上記スイッチング素子１４の拡散電極であるドレインＤやソースＳに侵入光が入射すると、光キャリアが発生してリーク電流が生じ、フリッカーや焼き付きの原点となる画素電極の電位変動を引き起こすので、上記第１の金属遮光膜４２を設けることによって光のパス（光路長）を大きくとって途中で光を吸収するようにしている。

上記画素電極１０は、上記第１の金属遮光膜４２から絶縁されており、そして、この画素電極１０は、上記第１及び第２の層間絶縁膜４０、４４に形成された埋め込み配線４６、４８を介して上記ソースＳに電気的に接続されている。この埋め込み配線４６、４８の途中には、上記第１の金属遮光膜４２を成膜する際に用いたメタル膜４２Ａが介在されている。

ところで、図９に示すように、入射光Ｌの内、上記画素電極１０間の画素間隙２０を介して侵入した侵入光Ｌ１が上述したようにソースＳやドレインＤ等の拡散電極に到達すると、このソースＳやドレインＤはウエル３２との間でＰＮ接合になっており、フォトダイオードを形成していることから、光キャリアの発生を防止するために侵入光Ｌ１を途中で遮断して低減させる必要がある。
この場合、上述したように、第１の金属遮光膜４２を設けてあるとはいえ、侵入光Ｌ１を十分に遮断することができず、この侵入光Ｌ１の一部が内部を反射してスイッチング素子１４まで到達して光キャリアを発生する場合があった。

そこで、この侵入光Ｌ１を完全に遮断するために、金属遮光膜を２枚設けるようにした発明が提案されている（特許文献１及び２）。具体的には、例えば図１０に示すように、図９にて示された第１の金属遮光膜４２の上面側に、例えばＳｉＯ_２膜よりなる所定の厚さＨ１の遮光用絶縁膜５０を介して第２の金属遮光膜５２を形成している。この第２の金属遮光膜５２は、入射光が反射しないように画素間隙２０に対応する部分は間隙が形成されていると共に、電気的には埋め込み配線４８を介して対応する画素電極１０側に接続されている。上記遮光用絶縁膜５０の厚さＨ１は入射光（侵入光Ｌ）の波長以下に設定し、この遮光用絶縁膜５０内を入射光が反射しながら伝播するのを防止している。

反射型の液晶表示装置は、可視光領域の４００ｎｍ〜７００ｎｍの波長の光を反射させてカラー表示する。従って青色光である４００ｎｍ以下の光は使用する必要がないため、液晶表示装置に光を入射する必要がない。
ここで、上記の遮光用絶縁膜５０の厚さＨ１は、青色光の４００ｎｍ以下に設定しておけば遮光用絶縁膜５０内に入射する光の波は、上下方向については金属に吸収、又は反射されてしまうために遮光効果を最も高くすることが出来る。当然、第１の金属遮光膜４２と、第２の金属遮光膜５２とは絶縁する必要があるので、歩留まりを考慮した上で上記遮光用絶縁膜５０の膜厚Ｈ１を４００ｎｍ以下の範囲で設定する。

また、遮光用絶縁膜５０はＣＶＤで成膜するために公知のようにウエハ上での膜厚の面内均一性に優れている。従って、第１の金属遮光膜４２と第２の金属遮光膜５２との間の遮光用絶縁膜５０の厚さＨ１は比較的均一に設定可能である。従って、遮光効果のばらつきも少なく作成することができる。
このため、画素電極１０の画素間隙２０からスイッチング素子１４に侵入してくる大部分の光をカットすることができ、光によるリーク電流を防止することが出来る。

特開２００２−４０４８２号公報特開２００４−２０６１０８号公報

しかしながら、上述したように、第１及び第２の金属遮光膜４２、５２間に介在される遮光用絶縁膜５０の厚さＨ１を上述したように薄くすると、これらの第１及び第２の金属遮光膜４２、５２間がショートする確率が高くなり、特に、図１０中で示すように、第２の金属遮光膜４２の周辺部の角部Ａの部分でショートが頻発し易くなり、この結果、製品の歩留まりが低下すると共に、画素電極１０の耐圧性も低下してしまう、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、金属遮光膜間のショートの発生を防止することにより、製品の歩留まりを大幅に向上させることが可能な液晶表示装置及びその製造方法を提供することにある。

請求項１に係る発明は、所定の画素間隙をもってマトリクス状に複数個配列された反射型の画素電極が絶縁層を介してその表面上に形成された半導体基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記所定の間隙に充填された液晶と、前記絶縁層内の少なくとも前記画素間隙を含む領域に形成され、前記透明基板側から前記画素間隙に入射した侵入光を遮断すると共に前記画素電極とは絶縁された所定の厚さを有する第１の金属遮光膜と、前記第１の金属遮光膜の側壁のみに形成され、前記透明基板側から前記半導体基板側に向かって円弧状に幅広になる断面形状を有する絶縁材料からなるサイドウォールと、前記サイドウォールを覆うように前記第１の金属遮光膜の表面に形成された所定の厚さを有する遮光用絶縁膜と、前記遮光用絶縁膜の表面に形成された第２の金属遮光膜と、を有することを特徴とする液晶表示装置である。
この場合、例えば請求項２に規定するように、前記第１の金属遮光膜が形成されている領域において、前記第１の金属遮光膜と前記第２の金属遮光膜との間には前記遮光用絶縁膜のみが介在しており、かつ、前記第１の金属遮光膜と前記第２の金属遮光膜との間に介在する前記遮光用絶縁膜の厚さは、前記侵入光の波長以下である。

請求項３に係る発明は、所定の画素間隙をもってマトリクス状に複数個配列された反射型の画素電極を有すると共に前記画素電極に電源を供給するスイッチング素子がその表面に形成された半導体基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記所定の間隙に充填された液晶とを有する液晶表示装置の製造方法において、前記半導体基板の表面に、前記スイッチング素子と接続する第１の配線層を形成する第１配線層形成工程と、前記第１の配線層を覆って、前記半導体基板の表面全体に第１の絶縁層を形成する第１絶縁層形成工程と、前記第１の絶縁層の所定位置に、前記第１の配線層の表面が露出するように第１の接続穴を形成する第１接続穴形成工程と、前記第１の絶縁層の表面上に、所定のパターン形状及び所定の厚さを有する第１の金属遮光膜と、前記第１の金属遮光膜と所定の間隙を有すると共に前記第１の接続穴を埋めて前記第１の配線層と接続する第２の配線層とを形成する第１金属遮光膜形成工程と、前記第１の金属遮光膜を覆う絶縁膜を形成した後に前記絶縁膜をエッチバックして、前記第１の金属遮光膜の表面を露出させると共に前記第１の金属遮光膜の側壁のみに前記第１の金属遮光膜の表面側から反対側の裏面側に向かって円弧状に幅広になる断面形状を有するサイドウォールを形成するサイドウォール形成工程と、前記サイドウォールを覆うように前記第１の金属遮光膜の表面に所定の厚さを有する遮光用絶縁膜を形成する遮光用絶縁膜形成工程と、前記遮光用絶縁膜の表面上に所定のパターン形状を有する第２の金属遮光膜を形成する第２金属遮光膜形成工程と、前記第２の金属遮光膜を覆うように、前記遮光用絶縁膜の表面上に第２の絶縁層を形成する第２絶縁層形成工程と、前記第２の絶縁層の所定位置に、前記第２の配線層の表面が露出するように第２の接続穴を形成する第２接続穴形成工程と、前記第２の接続穴を埋めて前記第２の配線層と接続する前記画素電極を、前記所定の画素間隙をもってマトリクス状に複数個配列されるように形成する画素電極形成工程と、を有することを特徴とする液晶表示装置の製造方法である。
この場合、例えば請求項４に規定するように、前記遮光用絶縁膜形成工程において、前記第１の金属遮光膜の表面上における前記遮光用絶縁膜の厚さを、前記透明基板側から前記画素間隙に入射する侵入光の波長以下にする。

本発明に係る液晶表示装置及びその製造方法によれば、次のように優れた作用効果を発揮することができる。
第１の金属遮光膜の周辺部の側壁にサイドウォールを形成することにより、これと第２の金属遮光膜との間のショートの発生を防止することができるので、製品の歩留まりを高く維持できると共に、画素電極の耐圧性も高く維持でき、高歩留り化による低コスト化を実現することが出来る。このため、遮光用絶縁膜の膜厚を従来よりも薄くすることができる。
さらに光リークを低減することが出来ると同時に保持容量値を大きくすることができることから、フリッカーや焼き付きを低減できると共に、寄生容量に関係するクロストークやフィードスルーなどのアナログ特性を改善することが出来る。

以下に、本発明に係る液晶表示装置及びその製造方法の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る液晶表示装置の第１実施例の一画素を中心にして示す断面図、図２は本発明装置の第１実施例におけるサイドウォールの作用を説明するための部分拡大図、図３及び図４は本発明装置の第１実施例の製造過程を示す工程図である。尚、図８〜図１０に示す構成部分と同一の構成部分については同一符号を付してある。

まず、本発明に係る液晶表示装置の第１実施例の平面構造は、図８に示した構造と同じである。また断面構造は、以下に説明するようにサイドウォールを形成した点を除いて、図１０に示した構造と同じである。
すなわち、図１に示すように、この液晶表示装置は、複数の反射型の画素電極１０が所定の画素間隙２０を隔ててマトリクス状に表面に形成された半導体基板である第１の基板２４と、表面に透明電極１２が全画素に亘って共通に形成された透明基板である第２の基板２６と、上記画素電極１０と透明電極１２との間に封入された液晶２８とにより主に構成されている。ここで１つの画素電極１０に相当する部分が１画素Ｐｘに対応する。

更に、上記第１の金属遮光膜４２の上面側には、例えばＳｉＯ_２膜よりなる所定の厚さＨ１の遮光用絶縁膜５０を介して第２の金属遮光膜５２を形成している。この第２の金属遮光膜５２は、入射光が反射しないように画素間隙２０に対応する部分は間隙が形成されていると共に、電気的には埋め込み配線４８を介して対応する画素電極１０側に接続されている。上記遮光用絶縁膜５０の厚さＨ１は入射光（侵入光Ｌ）の波長以下に設定し、この遮光用絶縁膜５０内を入射光が反射しながら伝播するのを防止している。また、上記第１の金属遮光膜４２の厚さＨ２は、７００ｎｍ程度、第２の金属遮光膜５２の厚さは、７０ｎｍ程度である。

上記第１の基板２４は、アクティブマトリクス基板として次のように構成される。すなわち、この第１の基板２４は、半導体基板である例えばシリコン基板３０を有しており、このシリコン基板３０上に、ソースＳ、ゲートＧ、ドレインＤからなるＭＯＳＦＥＴのスイッチング素子１４と保持容量１６とが並んで設けられる。上記スイッチング素子１４は、ウエル３２上に設けられている。そして、上記各スイッチング素子１４や保持容量１６は、フィールド酸化膜３４で互いに分離されている。また上記スイッチング素子１４のソースＳと上記保持容量１６とが接続される。

そして、このスイッチング素子１４や保持容量１６の表面を覆って例えばＳｉＯ_２膜よりなる初期層間絶縁膜３６を介してパターン化された第１の配線層３８が形成されている。この第１の配線層３８と上記画素電極１０との間に、第１の絶縁層である第１の層間絶縁膜４０と第２の絶縁層である第２の層間絶縁膜４４との間に挟み込むように介在させた所定の厚さの例えばＡｌ製の第１の金属遮光膜４２がパターン化されて形成されている。すなわち、上記第１の金属遮光膜４２は、絶縁層中に設けられることになる。この第１の金属遮光膜４２は、少なくとも、上記画素間隙２０の下方に対応する領域に設けられており、上記画素間隙２０からの侵入光を途中で遮断するようになっている。すなわち、上記スイッチング素子１４の拡散電極であるドレインＤやソースＳに侵入光が入射すると、光キャリアが発生してリーク電流が生じ、フリッカーや焼き付きの原因となる画素電極の電位変動を引き起こすので、上記第１の金属遮光膜４２を設けることによって光のパス（光路長）を大きくとって途中で光を吸収するようにしている。

上記画素電極１０は、上記第１の金属遮光膜４２から絶縁されており、そして、この画素電極１０は、上記第１及び第２の層間絶縁膜４０、４４に形成された埋め込み配線４６、４８（それぞれは第１の接続穴と第２の接続穴に対応して埋め込まれている）を介して上記ソースＳに電気的に接続されている。この埋め込み配線４６、４８の途中には、上記第１の金属遮光膜４２を成膜する際に用いたメタル膜であって、上記第１の金属遮光膜４２から分離されている第２の配線層であるメタル膜４２Ａが介在されている。尚、上記第１の接続穴は上記第１の層間絶縁膜４０を堆積した後にエッチングにより形成され、また、上記第２の接続穴は上記第２の層間絶縁膜４４を堆積した後にエッチングにより形成される。

ここで本発明の特徴として、上記第１の金属遮光膜４２の周辺部の側壁には、例えばＳｉＯ_２等の絶縁材料よりなるサイドウォール５４が例えば断面円弧状に形成されている。そして、このサイドウォール５４上を覆って上記遮光用絶縁膜５０が形成される。このサイドウォール５４はこの第１の金属遮光膜４２の周辺部に沿って連続的に形成されることになる。このようなサイドウォール５４は、後述するように例えばＲＩＥ（反応性イオンエッチング）のような異方性エッチング装置を用いてエッチバックすることにより形成することができる。

図示例ではメタル膜４２Ａの周辺部の側壁にもサイドウォール５４Ａが形成されているが、これはエッチバックにより必然的にできるものであり、このサイドウォール５４Ａは特になくてもよい。この理由は、このサイドウォール５４Ａは、埋め込み配線４８を介して対応する画素電極１０に電気的に接続されているからである。従って、スイッチング素子１４に並設された正規の保持容量１６の他に、この遮光用絶縁膜５０を介して配置される第１及び第２の金属遮光膜４２、５２の部分でも保持容量１６Ａが形成されることになる。

反射型の液晶表示装置は、可視光領域の４００ｎｍ〜７００ｎｍの波長の光を反射させてカラー表示するものである。従って青色光である４００ｎｍ以下の光は使用する必要がないため、液晶表示装置に光を入射する必要がない。
ここで、上記の遮光用絶縁膜５０の厚さＨ１は、青色光の４００ｎｍ以下に設定しておけば遮光用絶縁膜５０内に入射する光の波は、上下方向については金属に吸収、又は反射されてしまうために遮光効果を最も高くすることが出来る。当然、第１の金属遮光膜４２と、第２の金属遮光膜５２とは絶縁する必要があるので、歩留まりを考慮した上で上記遮光用絶縁膜５０の膜厚Ｈ１を４００ｎｍ以下の範囲で設定する。

次に、図２も参照して上記サイドウォール５４、５４Ａの作用について説明する。
図２（Ａ）は比較のために図１０に示す第１の金属遮光膜の周辺部の拡大図であり、図２（Ｂ）は本発明装置の第１の金属遮光膜の周辺部の拡大図である。実際の装置では、上記第１の金属遮光膜４２の上面及び下面には、それぞれＴｉＮ膜よりなる反射防止膜６０Ａ及びバリヤメタル６０Ｂが形成されている。
図２（Ａ）に示すように、従来の装置では、第１の金属遮光膜４２のパターン形成された側壁の角部分Ａにおいて、遮光用絶縁膜５０の厚さＨ１を４００ｎｍ以下（例えば２００ｎｍ）に薄く設定しているため、第２の金属遮光膜４４とショートしそうになっていることがわかる。

これは、第１の金属遮光膜４２はアルミニウムよりなり、その下面のバリアメタル６０Ｂ（ＴｉＮ）よりなり、その上部に配置された反射防止膜６０ＡはＴｉＮ膜よりなることから、パターン形成を行うドライエッチング時にエッチング対象となる金属材質が違うことによってエッチング形状がアルミニウムとＴｉＮとで異なってしまうことによる。
これによって、ＴｉＮ膜よりなる反射防止膜６０Ａがひさしの形状になってカバレッジが劣化し、このひさし部分が第２の金属遮光膜４４とショートを引き起こし易くなる。

しかし、図２（Ｂ）に示す本発明装置によると、第１の金属遮光膜４２のパターン形成された側壁の部分Ｂにおいて、絶縁膜（酸化膜）によるサイドウォール５４を形成しているので、反射防止膜６０Ａのひさし部分６２によるカバレッジ低下の影響を受けず、良好なカバレッジを形成することができる。従って、第２の金属遮光膜４４と第１の金属遮光膜４２のショートが発生せず、この結果、製品の歩留り低下や耐圧低下を大幅に改善することが出来る。

さらには、本発明の構造によれば、反射防止膜６０Ａによるひさし部分６２によるカバレッジ低下の影響を受けないことから、遮光用絶縁膜５０をさらに薄くしても、第２の金属遮光膜４４と第１の金属遮光膜４２のショートによる歩留り低下や耐圧低下を抑制することが可能になる。そのため、さらに光リークを低減することができると共に、保持容量値を大きくすることができることから、フリッカーや焼き付きを低減すると共に、寄生容量に関係するクロストークやフィードスルーなどのアナログ特性を改善することができ、更に、高性能化及び高信頼性化が可能になる。

図３及び図４を参照して上記第１実施例の液晶表示装置の製造方法について説明する。まず、図３（Ａ）に示すように、第１の金属遮光膜４２までを通常の方法、すなわち成膜やエッチングを繰り返し行って作成する。
次に、図３（Ｂ）に示すように、ＳｉＯ_２膜よりなる酸化膜６４を例えば５００ｎｍの厚さでＣＶＤ法にて成膜する。

次に、図３（Ｃ）に示すように、ＲＩＥなどの異方性エッチング装置にて、全面エッチバックを行なう。このとき、エッチバックによって上記酸化膜６４は上面からエッチングされていくため、第１の金属遮光膜４２の側壁部分に成膜された酸化膜６４は高さ方向には厚く成膜されていることになるため、サイドウォール５４として形成されることになる。尚、メタル膜５４Ａの側壁部分にもサイドウォール５４Ａが形成される。このとき、異方性エッチングはエンドポイントによって大部分の酸化膜が無くなった時点でエッチングを終了するように設定することにより、上記酸化膜６４がサイドウォール５４、５４Ａとして残るように形成することが可能である。

次に、図３（Ｄ）に示すように、ＳｉＯ_２膜よりなる遮光用絶縁膜５０を２００ｎｍ成膜する。このとき、第１の金属遮光膜４２の側壁部に形成されたサイドウォール５４及び他のサイドウォール５４Ａの上部にも遮光用絶縁膜５０が２００ｎｍ形成される。このとき、第１の金属遮光膜４２やメタル膜４２Ａの側壁にはすでにサイドウォール５４、５４Ａが形成されているため、ＴｉＮよりなる反射防止膜６０Ａのひさし部分６２（図２参照）によるカバレッジの低下に関する影響を受けることはない。
次に、図３（Ｅ）に示すように、ＴｉＮを７０ｎｍ成膜し、これをパターニングすることによって第２の金属遮光膜５２を形成する。

次に、図４（Ａ）に示すように、ＳｉＯ_２膜よりなる酸化膜を１４００ｎｍ程度成膜し、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）研磨法などを用いて平坦にして７００ｎｍの膜厚にして、第２の層間絶縁膜４４を形成する。
次に、図４（Ｂ）に示すように、第１の金属遮光膜４２、第２の金属遮光膜５２及び画素電極１０を接続するための接続孔６６をパターニングとエッチングを用いて形成する。

次に、図４（Ｃ）に示すように、タングステンをＣＶＤ法を用いて成膜し、エッチバックを用いて上記接続孔６６内にタングステンを埋め込んで埋め込み配線４８を形成する。
次に、図４（Ｄ）に示すように、画素電極をスパッタ、パターニング、エッチング等を用いて形成する。
以上の各工程により、実質的に第１の基板２４が完成されることになる。その後は、図１に示すように、この第１の基板２４と、上記透明電極１２を有する第２の基板２６とを対向させて、両基板間に液晶２８を封入することにより液晶表示装置が完成されることになる。

次に、上述のように形成された液晶表示装置の周辺部も含めた構成について説明する。図５は液晶表示装置の周辺部も含めた状態を示す図であり、図５（Ａ）は液晶表示装置の本体の斜視図を示し、図５（Ｂ）は上記本体にフレキシブルプリント配線板を接続した状態の平面図を示す。図５に示すように、シリコン基板よりなる第１の基板２４上に図示しない液晶を挟んで透明な第２の基板２６が周辺のシール領域７０にて接続される。ここで画素Ｐｘが配列されている部分が画素領域７２となっている。また、画素領域７２の周辺部は、水平シフトレジスタ回路２や垂直シフトレジスタ４等を含むドライバ回路７４が、作成されている。このドライバ回路７４の外側には、上記シール領域７０が設けられており、ここにシール材とスペーサボールが塗布される。画素領域７２にはスペーサを用いず、シール領域７０において液晶ギャップを作成するスペーサレス構造となっている。

透明な第２の基板２６に形成された透明電極には、第１の基板２４上に形成されたカウンタコンタクト７６上に導電性ペーストが盛られ、第２の基板２６と第１の基板２４をシール材によって接着固定する際に接続される。カウンタコンタクト７６は外部接続端子７８に配線されており、この外部接続端子７８から所定の電圧を印加できるようになっている。
そして、図５（Ｂ）に示すように、外部からの信号を供給するためのフレキシブルプリント配線板８０が外部接続端子７８に接続されており、外部信号は、このフレキシブルプリント配線板８０に設けられた外部入力端子８２から入力されるようになっている。

＜第２実施例＞
次に本発明方法の第２実施例について説明する。
先の第１実施例においては、画素電極１０とメタル膜４２Ａとは埋め込み配線４８により、直接的に電気的に接続するようにしたが、この第２実施例では、画素電極１０とメタル膜４２Ａとは、埋め込み配線４８と第２の金属遮光膜１２とを介して電気的に接続するように構成している。
図６及び図７は上記のような本発明方法の第２実施例の製造工程を示す工程図である。尚、図１乃至図４に示した構成部分と同一構成部分については、同一符号を付してその説明を省略する。

まず、図３（Ａ）〜図３（Ｄ）に示す工程は、この第２実施例でも同じように適用され、サイドウォールが形成されるのは勿論である。そして、図３（Ｄ）に示すように表面全体に遮光用絶縁膜５０を形成したならば、図６（Ａ）に示すように、上記遮光用絶縁膜５０にパターニングとエッチングを用いて、メタル膜４２Ａに対応する部分に貫通孔８４を形成する。この貫通孔８４は上記メタル膜４２Ａと、これから形成される第２の金属遮光膜５２（図１参照）とを接続するための孔である。この貫通孔８４の底部にはメタル膜４２Ａが露出している。

これ以降の工程は、図３（Ｅ）〜図４（Ｄ）に示す工程と略同じである。すなわち、図６（Ｂ）に示すように、ＴｉＮを７０ｎｍ成膜し、これをパターニングすることによって第２の金属遮光膜５２を形成する。この時、この第２の金属遮光膜５２とメタル膜４２Ａとが接続される。

次に、図６（Ｃ）に示すように、ＳｉＯ_２膜よりなる酸化膜を１４００ｎｍ程度成膜し、ＣＭＰ研磨法などを用いて平坦にして７００ｎｍの膜厚にして、第２の層間絶縁膜４４を形成する。
次に、図７（Ａ）に示すように、第２の金属遮光膜５２と画素電極１０とを接続するための接続孔６６をパターニングとエッチングを用いて形成する。

次に、図７（Ｂ）に示すように、タングステンをＣＶＤ法を用いて成膜し、エッチバックを用いて上記接続孔６６内にタングステンを埋め込んで埋め込み配線４８を形成する。
次に、図７（Ｃ）に示すように、画素電極をスパッタ、パターニング、エッチング等を用いて形成する。これにより、画素電極１０が、埋め込み配線４８、第２の金属遮光膜５２を介してメタル膜４２Ａに接続される。
以上の各工程により、実質的に第１の基板２４が完成されることになる。その後は、図１に示すように、この第１の基板２４と、上記透明電極１２を有する第２の基板２６とを対向させて、両基板間に液晶２８を封入することにより液晶表示装置が完成されることになる。

このように、第１の金属遮光膜４２の周辺部の側壁にサイドウォール５４を形成することにより、これと第２の金属遮光膜５２との間のショートの発生を防止することができるので、製品の歩留まりを高く維持できると共に、画素電極１０の耐圧性も高く維持でき、高歩留り化による低コスト化を実現することが出来る。このため、遮光用絶縁膜５０の膜厚を従来よりも薄くすることができる。
さらに光リークを低減することが出来ると同時に保持容量値を大きくすることができることから、フリッカーや焼き付きを低減できると共に、寄生容量に関係するクロストークやフィードスルーなどのアナログ特性を改善することが出来る。

この結果、例えば同じ表示領域の面積に対して、従来装置よりも画素を多く詰め込むことができることから、高精細化を実現することができ、液晶表示装置として大幅な高性能化が可能となる。
この他に本発明を用いて、従来と同じ画素数の反射型の液晶表示装置を作成すれば、画面サイズを小さくすることが出来るためチップサイズが小さくなり、例えば１枚のウエハサイズから切り出す反射型の液晶表示装置用のチップ数が多くなるために、大幅なコストダウンが可能になる。なお、反射型の液晶表示装置の画面サイズが小さくなれば、光学系やランプなどを小さくすることが可能になるために、プロジェクターシステムの小型化や、低コスト化、軽量化が同時に可能になるため、大幅な高性能化が可能になる。

本発明に係る液晶表示装置の第１実施例の一画素を中心にして示す断面図である。本発明装置の第１実施例におけるサイドウォールの作用を説明するための部分拡大図である。本発明装置の第１実施例の製造過程を示す工程図である。本発明装置の第１実施例の製造過程を示す工程図である。液晶表示装置の周辺部も含めた状態を示す図である。本発明方法の第２実施例の製造工程を示す工程図である。本発明方法の第２実施例の製造工程を示す工程図である。反射型の液晶表示装置のブロック構成図を示す。従来の液晶表示装置の一画素を中心にして表す断面図である。従来の液晶表示装置の一画素中における侵入光の光路を示す図である。

符号の説明

１０…画素電極、１２…透明電極、１４…スイッチング素子、１６…保持容量、２０…画素間隙、２４…第１の基板（半導体基板）、２６…第２の基板（透明基板）、２８…液晶、３６…初期層間絶縁膜、３８…第１の配線層、４０…第１の層間絶縁膜（第１の絶縁層）、４２…第１の金属遮光膜、４２Ａ…メタル膜（第２の配線層）４４…第２の層間絶縁膜（第２の絶縁層）、５０…遮光用絶縁膜、５２…第２の金属遮光膜、５４…サイドウォール、６６…接続孔、Ｌ…入射光、Ｌ１…侵入光、Ｐｘ…画素。

Claims

所定の画素間隙をもってマトリクス状に複数個配列された反射型の画素電極が絶縁層を介してその表面上に形成された半導体基板と、
前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、
前記所定の間隙に充填された液晶と、
前記絶縁層内の少なくとも前記画素間隙を含む領域に形成され、前記透明基板側から前記画素間隙に入射した侵入光を遮断すると共に前記画素電極とは絶縁された所定の厚さを有する第１の金属遮光膜と、
前記第１の金属遮光膜の側壁のみに形成され、前記透明基板側から前記半導体基板側に向かって円弧状に幅広になる断面形状を有する絶縁材料からなるサイドウォールと、
前記サイドウォールを覆うように前記第１の金属遮光膜の表面に形成された所定の厚さを有する遮光用絶縁膜と、
前記遮光用絶縁膜の表面に形成された第２の金属遮光膜と、
を有することを特徴とする液晶表示装置。
前記第１の金属遮光膜が形成されている領域において、前記第１の金属遮光膜と前記第２の金属遮光膜との間には前記遮光用絶縁膜のみが介在しており、かつ、前記第１の金属遮光膜と前記第２の金属遮光膜との間に介在する前記遮光用絶縁膜の厚さは、前記侵入光の波長以下であることを特徴とする請求項１記載の液晶表示装置。
所定の画素間隙をもってマトリクス状に複数個配列された反射型の画素電極を有すると共に前記画素電極に電源を供給するスイッチング素子がその表面に形成された半導体基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記所定の間隙に充填された液晶とを有する液晶表示装置の製造方法において、
前記半導体基板の表面に、前記スイッチング素子と接続する第１の配線層を形成する第１配線層形成工程と、
前記第１の配線層を覆って、前記半導体基板の表面全体に第１の絶縁層を形成する第１絶縁層形成工程と、
前記第１の絶縁層の所定位置に、前記第１の配線層の表面が露出するように第１の接続穴を形成する第１接続穴形成工程と、
前記第１の絶縁層の表面上に、所定のパターン形状及び所定の厚さを有する第１の金属遮光膜と、前記第１の金属遮光膜と所定の間隙を有すると共に前記第１の接続穴を埋めて前記第１の配線層と接続する第２の配線層とを形成する第１金属遮光膜形成工程と、
前記第１の金属遮光膜を覆う絶縁膜を形成した後に前記絶縁膜をエッチバックして、前記第１の金属遮光膜の表面を露出させると共に前記第１の金属遮光膜の側壁のみに前記第１の金属遮光膜の表面側から反対側の裏面側に向かって円弧状に幅広になる断面形状を有するサイドウォールを形成するサイドウォール形成工程と、
前記サイドウォールを覆うように前記第１の金属遮光膜の表面に所定の厚さを有する遮光用絶縁膜を形成する遮光用絶縁膜形成工程と、
前記遮光用絶縁膜の表面上に所定のパターン形状を有する第２の金属遮光膜を形成する第２金属遮光膜形成工程と、
前記第２の金属遮光膜を覆うように、前記遮光用絶縁膜の表面上に第２の絶縁層を形成する第２絶縁層形成工程と、
前記第２の絶縁層の所定位置に、前記第２の配線層の表面が露出するように第２の接続穴を形成する第２接続穴形成工程と、
前記第２の接続穴を埋めて前記第２の配線層と接続する前記画素電極を、前記所定の画素間隙をもってマトリクス状に複数個配列されるように形成する画素電極形成工程と、
を有することを特徴とする液晶表示装置の製造方法。
前記遮光用絶縁膜形成工程において、前記第１の金属遮光膜の表面上における前記遮光用絶縁膜の厚さを、前記透明基板側から前記画素間隙に入射する侵入光の波長以下にすることを特徴とする請求項３記載の液晶表示装置の製造方法。