JP4869985B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4869985B2 JP4869985B2 JP2007055406A JP2007055406A JP4869985B2 JP 4869985 B2 JP4869985 B2 JP 4869985B2 JP 2007055406 A JP2007055406 A JP 2007055406A JP 2007055406 A JP2007055406 A JP 2007055406A JP 4869985 B2 JP4869985 B2 JP 4869985B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel
- gap
- liquid crystal
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
上記スイッチング素子14のゲートG(図7参照)は上記ゲート配線Yに接続され、ドレインDは上記信号配線Xに接続され、ソースSは上記画素電極10に接続される。図6中では、一部の画素では回路構成が示され、他の一部の画素では回路部品の配列位置が示されている。
そして、図8(B)に示すように、外部からの信号を供給するためのフレキシブルプリント配線板80が外部接続端子78に接続されており、外部信号は、このフレキシブルプリント配線板80に設けられた外部入力端子82から入力されるようになっている。以上のようにして、液晶表示装置及びその周辺部が構成されることになる。
また、この侵入光L1が存在すると、光リークによる画素電極10の電位の変動を少なくするために保持容量16が必要であり、光リークが大きいと、それに伴い保持容量16も大きくしなければならず、画素微細化の妨げになる。
更には、画素電極10は、限られた画素ピッチに対して反射する面積を大きくしたほうが、当然、反射率が大きくなり、明るさやコントラストが大きくなる。このことは、画素間隙20が小さければ小さいほど良いことを意味する。また、画素間隙20が小さければ、プロジェクターシステムとして投影上の画像は、画素Pxの格子を認識し難くなるため、滑らかでシームレスな画像を表示することが出来るようになる。以上の各理由により、画素間隙20の寸法(幅)をできるだけ小さくすることが求められている。
これは、透過型の液晶表示装置でも同様のことが考えられる。すなわち、透過型の液晶表示装置においても、画素電極の画素間隙が小さければ開口率が向上し、明るさやコントラストが大きくなる。
しかもKrfステッパを反射型の画素電極を形成するためのフォトリソグラフィに使用した場合、この画素間隙20の寸法H1(図7参照)の最小値は350nm程度が限界となる。この理由は、画素電極は反射膜であるために反射率が高く、パターン形成に光を使用するフォトグラフィでは光によるハレーションや光の干渉などが発生してしまうために、微細フォトグラフィを実現することが難しいためである。
特に大面積チップである反射型の液晶表示装置においては、フォーカスの問題や、マスクの寸法ばらつき、大面積エリアによる露光量のショットばらつきなどの問題も発生し、上述のように350nm程度の画素間隙が限界であった。
そこで本発明は、上記のような問題点を解消するためになされたもので、低コストでフォトリソグラフィによるパターニングの限界以下の寸法の画素間隙を形成することができる液晶表示装置及びその製造方法を提供することにある。
前記画素間隔の寸法よりも広い寸法の間隙を互いに隔てて前記各画素電極上に形成されたパターニング膜と、前記各パターニング膜の周囲を囲むようにして前記各パターニング膜の周辺部に、前記画素間隙に対応した位置に、該画素間隙と略同じ寸法の間隙を隔てて形成されたサイドウォールと、を備えたことを特徴とする液晶表示装置である。
前記画素電極を形成するための導電膜を前記基板の一面側に形成する導電膜形成工程と、前記導電膜上に前記画素間隙の寸法よりも広い寸法の間隙を互いに隔てて第1のパターニング膜を形成するパターニング膜形成工程と、前記パターニング膜を含む前記導電膜上にエッチングストッパ膜を形成するエッチングストッパ膜形成工程と、前記エッチングストッパ膜上に第2のパターニング膜を形成する工程と、前記第2のパターニング膜をエッチバックすることにより前記第1のパターニング膜の周辺部に、前記画素間隙と略同じ寸法の間隙を有して互いに隔てられたサイドウォールを形成するサイドウォール形成工程と、前記サイドウォールをマスクとして表面に露出している前記エッチングストッパ膜を除去して前記導電膜を露出させる工程と、前記第1のパターニング膜と前記サイドウォールとをマスクとして表面に露出している前記導電膜をパターンエッチングすることにより前記画素電極を形成する画素電極形成工程と、を有することを特徴とする液晶表示装置の製造方法である。
低コストでフォトリソグラフィによるパターニングの限界以下の寸法の画素間隙を形成することができる。従って、画素電極の有効画素対応領域が拡大するため、プロジェクターとしての明るさやコントラストが向上する。
さらには、反射型液晶表示装置の場合、画素間隙から侵入する光を低減することにより、光リークを低減してフリッカーや焼きつきを低減することができる。
図1は本発明に係る液晶表示装置の一例の一画素を中心にして示す断面図、図2は図1中のA部である画素間隙の部分を拡大して示す部分拡大図、図3及び図4は本発明装置の製造過程を示す工程図である。尚、図6〜図8に示す構成部分と同一の構成部分については同一符号を付してある。
すなわち、図1に示すように、この液晶表示装置は、複数の反射型の画素電極10が所定の画素間隙20を隔ててマトリクス状に表面に形成された半導体基板24と、表面に透明電極12が全画素に亘って共通に形成された透明基板26と、上記画素電極10と透明電極12との間に封入された液晶28とにより主に構成されている。ここで1つの画素電極10に相当する部分が1画素Pxに対応する。
上記した本発明の反射型の液晶表示装置は、従来装置に比べて、画素電極10の面積を大きくできるため、反射率が向上してプロジェクターとしての明るさやコントラストを向上でき、更には、画素間隙20から侵入する光(侵入光)を低減することができ、この結果、光リークを低減してフリッカーや焼き付きを低減することができる。
また、本発明装置のコントラストの向上は、例えば黒の再現性が向上し、暗部の階調が良くなるため投射型プロジェクターの欠点である黒浮きを著しく改善でき、例えば映画などの暗いシーンにおいても視認性を向上させることができる。
まず、図1及び図2に示す画素電極10の直下の第2の層間絶縁膜44までを従来方法と同じ通常の方法、すなわち成膜やエッチングを繰り返し行って作成する。
そして、図3(A)に示すように、上記第2の層間絶縁膜44上に、従来方法と同じく、後で画素電極10となる反射導電膜100を全面に形成する(反射導電膜形成工程)。この反射導電膜100としては例えば反射率の高いアルミニウム膜を用いることができる。
次に図3(C)に示すように、上記パターニング膜90を含む全面に絶縁膜よりなるエッチングストッパ膜92をCVDにて50nm成膜する(エッチングストッパ膜形成工程)。
このエッチングストッパ膜92としては透明な窒化膜、例えばシリコン窒化膜(SiN)を用いることができる。これにより、パターニング膜90の表面及び間隙102の内面に亘って全面的にエッチングストッパ膜92が形成される。
次に、図4(B)に示すように、上記パターニング膜90及びサイドウォール94をハードマスクとして、アルミエッチング装置で上記反射導電膜100をエッチングすることによって上記サイドウォール94間に露出している反射導電膜100を除去して、寸法H2の間隙20を有する画素電極10を形成する(画素電極形成工程)。本実施例の場合、出来上がる画素電極10の間隙20の寸法は100nmに設定した。
尚、最終的にパターニング膜90、エッチングストッパ膜92及びサイドウォール94を全て除去する場合には、これらを透明部材でなく不透明部材で形成するようにしてもよい。
上記の作成方法に示すように、画素電極10の間隙20の寸法H2は、フォトリソグラフィの解像度に関係なく制御できる。従って、高価な微細露光の出来るステッパや、高解像が可能なレジスト、その他EB(電子ビーム)露光装置や、ナノインプリント装置などを使用しなくても、2、3世代前の安価なステッパを用いて、画素間隙20が微細になされた画素電極10を形成することが出来る。
また、本発明方法によって画素間隙20を小さく作成することが出来ることから、この画素間隙20から入射する光を大幅に低減することが出来る。
このことから、光リークによる画素電極10の電位の変動を少なくするために必要だった保持容量が小さくでき、大幅な画素微細化が可能になる。
さらには、上記のように画素間隙20の寸法は、フォトリソグラフィによる制約を受けないことから、画素間隙20の寸法H2を変更したい場合には、高価なフォトリソグラフィ用のマスクを作成することなく、簡単に画素間隙20の寸法H2を変更することが出来る。
これは、例えばRGBの3原色に対応した反射型の液晶表示装置について、各々の画素電極の間隙を簡単に最適化できるメリットがある。
例えばB光用の反射型の液晶表示装置に入射される光は400nm〜500nmの色光、G光用の反射型液晶表示装置に入射される光は500nm〜600nmの色光、R光用の反射型の液晶表示装置に入射される光は600nm〜780nmの色光に、それぞれ限定されている。
また、G光用の反射型液晶表示装置についても同じで、画素を形成している画素電極の間隙を500nm以下に設定しておけば、画素間隙において間隙と水平方向以外の光は、画素電極に反射、もしくは吸収されてしまい、スイッチング素子の方向に入射されなくなる。この後の上部から見た画素電極の平面図を図5(B)に示す。
また、B光用の反射型の液晶表示装置についても同じで、画素を形成している画素電極の間隙を400nm以下に設定しておけば、画素間隙において間隙と水平方向以外の光は、画素電極に反射、もしくは吸収されてしまい、スイッチング素子の方向に入射されなくなる。この時の上部から見た画素電極の平面図を図5(C)に示す。
このため、画素電極からスイッチング素子に入射される大部分の光をカットすることができ、光によるリーク電流を防止することが出来る。
つまり、パターニング膜90とエッチングストッパ膜94の形成までは、各色光用反射型の液晶表示装置ともに同じプロセスで製造することができる。
その後、最終工程であるサイドウォール94の形成時において、R,G,Bの各色光に対応した反射型の液晶表示装置用に画素電極の間隙H2の距離に対応させて、サイドウォール94用の絶縁膜104の膜厚を変化させて形成すればよいので、特許文献2と比較して素子にある程度の汎用性を持たせることが出来る。
さらに、本発明によれば、最終的に形成する画素間隙は、アルミエッチングによって作成されるので、特許文献1のようにアルミのグレインによる制約を受けない。
この画素間隙はエッチングによって確実に形成されるため、正確な画素間隙を作成することが可能である。
また、特許文献1のように画素間隙の下方に導電性のアルミニウムによる遮光膜を成膜する必要がないため、遮光膜を介した画素電極間のショートという不具合も発生することがない。
また、TFT駆動のための配線、電極は金属材料が用いられているが、これら部材に透明部材が適用される場合、さらにプロジェクターとしての明るさやコントラストが向上する効果が期待できる。
12,112…透明電極
14…スイッチング素子
20,121…画素間隙
24…半導体基板
26,126…透明基板
28,128…液晶
54,154…保護絶縁膜
90,190…パターニング膜
92,192…エッチングストッパ膜
94,194…サイドウォール
100…反射導電膜
102…パターニング膜間の間隙
120…ビデオ線
130…絶縁基板
150…ゲート配線
180…ソース電極
H2…画素間隙の寸法
H3…パターニング膜間の間隙の寸法
Claims (2)
- 所定の画素間隙をもってマトリクス状に複数個配列された画素電極が絶縁層を介してその表面上に形成された基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記間隙に充填された液晶とを有する液晶表示装置において、
前記画素間隔の寸法よりも広い寸法の間隙を互いに隔てて前記各画素電極上に形成されたパターニング膜と、
前記各パターニング膜の周囲を囲むようにして前記各パターニング膜の周辺部に、前記画素間隙に対応した位置に、該画素間隙と略同じ寸法の間隙を隔てて形成されたサイドウォールと、
を備えたことを特徴とする液晶表示装置。 - 所定の画素間隙をもってマトリクス状に複数個配列された画素電極を有すると共に前記画素電極に電源を供給するスイッチング素子がその表面に形成された基板と、前記画素電極と所定の間隙を有して対向する透明電極がその表面上に形成された透明基板と、前記間隙に充填された液晶とを有する液晶表示装置の製造方法において、
前記画素電極を形成するための導電膜を前記基板の一面側に形成する導電膜形成工程と、
前記導電膜上に前記画素間隙の寸法よりも広い寸法の間隙を互いに隔てて第1のパターニング膜を形成するパターニング膜形成工程と、
前記パターニング膜を含む前記導電膜上にエッチングストッパ膜を形成するエッチングストッパ膜形成工程と、
前記エッチングストッパ膜上に第2のパターニング膜を形成する工程と、
前記第2のパターニング膜をエッチバックすることにより前記第1のパターニング膜の周辺部に、前記画素間隙と略同じ寸法の間隙を有して互いに隔てられたサイドウォールを形成するサイドウォール形成工程と、
前記サイドウォールをマスクとして表面に露出している前記エッチングストッパ膜を除去して前記導電膜を露出させる工程と、
前記第1のパターニング膜と前記サイドウォールとをマスクとして表面に露出している前記導電膜をパターンエッチングすることにより前記画素電極を形成する画素電極形成工程と、
を有することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055406A JP4869985B2 (ja) | 2006-03-06 | 2007-03-06 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006059075 | 2006-03-06 | ||
JP2006059075 | 2006-03-06 | ||
JP2007055406A JP4869985B2 (ja) | 2006-03-06 | 2007-03-06 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007272212A JP2007272212A (ja) | 2007-10-18 |
JP4869985B2 true JP4869985B2 (ja) | 2012-02-08 |
Family
ID=38675011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007055406A Active JP4869985B2 (ja) | 2006-03-06 | 2007-03-06 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4869985B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011108540A1 (ja) | 2010-03-03 | 2011-09-09 | 国立大学法人大阪大学 | ヌクレオチドを識別する方法および装置、ならびにポリヌクレオチドのヌクレオチド配列を決定する方法および装置 |
EP2887058B1 (en) | 2012-08-17 | 2017-11-29 | Quantum Biosystems Inc. | Sample analysis method |
JP6282036B2 (ja) | 2012-12-27 | 2018-02-21 | クオンタムバイオシステムズ株式会社 | 物質の移動速度の制御方法および制御装置 |
CN105593673A (zh) * | 2013-08-27 | 2016-05-18 | 量子生物有限公司 | 纳米间隙电极及其制造方法 |
EP3047282B1 (en) | 2013-09-18 | 2019-05-15 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
JP2015077652A (ja) | 2013-10-16 | 2015-04-23 | クオンタムバイオシステムズ株式会社 | ナノギャップ電極およびその製造方法 |
US10438811B1 (en) | 2014-04-15 | 2019-10-08 | Quantum Biosystems Inc. | Methods for forming nano-gap electrodes for use in nanosensors |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3249079B2 (ja) * | 1997-10-24 | 2002-01-21 | キヤノン株式会社 | マトリクス基板と液晶表示装置と投写型液晶表示装置 |
-
2007
- 2007-03-06 JP JP2007055406A patent/JP4869985B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007272212A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI594055B (zh) | 具有一橫向電場型主動陣列基底的液晶顯示裝置及其主動陣列基底的生產方法 | |
JP4869985B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4401551B2 (ja) | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 | |
JP4911215B2 (ja) | 薄膜半導体装置、電気光学装置、および電子機器 | |
US20210211564A1 (en) | Display panel, driving method and manufacturing method thereof, and display apparatus | |
JP5532899B2 (ja) | 電気光学装置及び電子機器 | |
JP4862133B2 (ja) | 反射型液晶表示素子とその製造方法 | |
KR19980024694A (ko) | 액정 표시 장치 및 액정 프로젝터 | |
US7764325B2 (en) | Electro-optical device, method of producing the same, and electronic apparatus | |
JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
JP2000356787A (ja) | 液晶表示装置 | |
JP2006330526A (ja) | 液晶表示装置及びその製造方法 | |
US11474391B2 (en) | Electro-optical device, manufacturing method for electro-optical device, and electronic apparatus | |
JP2014142390A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP4289143B2 (ja) | 反射型液晶表示装置及び反射型液晶表示装置の製造方法 | |
JP4710576B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4529170B2 (ja) | 薄膜トランジスタ、tft基板、及び、液晶表示装置 | |
US7342638B2 (en) | Electro-optical device, method of manufacturing the same, and method of manufacturing substrate device | |
US11598999B2 (en) | Electro-optical device and electronic apparatus | |
JP2008164668A (ja) | 液晶表示素子及びその製造方法 | |
JP5569448B2 (ja) | 液晶表示素子及びその製造方法 | |
JP2004004337A (ja) | 反射型液晶表示装置 | |
JP2007171867A (ja) | 反射型液晶表示基板、反射型液晶表示装置、電子機器及び投射型表示装置 | |
JP2004246315A (ja) | 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP2021096315A (ja) | 電気光学装置、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111005 |
|
TRDD | Decision of grant or rejection written | ||
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4869985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |