JP2007193200A - 半導体装置の製造方法及び反射型液晶表示装置の製造方法 - Google Patents
半導体装置の製造方法及び反射型液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP2007193200A JP2007193200A JP2006012579A JP2006012579A JP2007193200A JP 2007193200 A JP2007193200 A JP 2007193200A JP 2006012579 A JP2006012579 A JP 2006012579A JP 2006012579 A JP2006012579 A JP 2006012579A JP 2007193200 A JP2007193200 A JP 2007193200A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- manufacturing
- amorphous carbon
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】 半導体装置の製造方法及び反射型液晶表示装置の製造方法に関し、保護膜の除去工程において、反射電極の反射率を低下することなく、周辺の埋込絶縁膜の平坦性を維持する。
【解決手段】 最上層配線６及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、アモルファスカーボン保護膜７を除去する。
【選択図】 図１
【解決手段】 最上層配線６及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、アモルファスカーボン保護膜７を除去する。
【選択図】 図１
Description
本発明は半導体装置の製造方法及び反射型液晶表示装置の製造方法に関するものであり、特に、ＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｏｎ Ｓｉｌｉｃｏｎ）と呼ばれる反射型液晶プロジェクタを構成する半導体基板側に設ける反射電極の反射率を劣化させずに平坦化するための構成に特徴のある半導体装置の製造方法及び反射型液晶表示装置の製造方法に関するものである。
近年、投射型プロジェクタ等として駆動回路及びスイッチング素子を設けるとともに、最上層にピクセルに対応する反射電極をマトリクス状に設けたシリコン基板と共通電極を設けたガラス基板との間に液晶を封入したＬＣＯＳと呼ばれる反射型液晶表示装置が注目を集めている。
このようなＬＣＯＳにおいては、最上層の反射電極の表面保護のためにＴｉＮ膜を用いているので、ここで、図６及び図７を参照して従来のＬＣＯＳを用いた反射型液晶表示装置を説明する（例えば、特許文献１参照）。
図６参照
図６は、従来のＬＣＯＳを用いた反射型液晶表示装置の概念的構成図であり、白色光源５１、偏光板５２，５３、及び、ＬＣＯＳ５０からなり、白色光源５１からの光５４は偏光板５２により所定の偏光軸の光のみに偏光されたのちＬＣＯＳ５０に入射し、ＬＣＯＳ５０を構成する反射電極（後述）によって反射されたのち、偏光板５３により偏光板５３の偏光軸に平行な光のみが取り出される。
図６参照
図６は、従来のＬＣＯＳを用いた反射型液晶表示装置の概念的構成図であり、白色光源５１、偏光板５２，５３、及び、ＬＣＯＳ５０からなり、白色光源５１からの光５４は偏光板５２により所定の偏光軸の光のみに偏光されたのちＬＣＯＳ５０に入射し、ＬＣＯＳ５０を構成する反射電極（後述）によって反射されたのち、偏光板５３により偏光板５３の偏光軸に平行な光のみが取り出される。
この時、液晶としてＴＮ液晶を用いた場合、反射電極と共通電極との間に電圧が印加されていない画素においては、液晶を通過する間に光の偏光方向が所定角度捩じれ、十分高い電圧が印加されている画素においては、液晶を通過する間に光の偏光方向がほとんど変化しないので、反射電極に印加する電圧を制御することによって所定の画像を投射表示する。
図７参照
図７は、ＬＣＯＳの概略的分解斜視図であり、反射電極７７を設けたシリコンチップ６０の表面に透明シール材５５を設け、ＩＴＯ等の透明導電体からなる共通電極５７を設けたがガラス基板５６と対向させたのち、その間にＴＮ液晶等の液晶５８を封入することによって構成される。
図７は、ＬＣＯＳの概略的分解斜視図であり、反射電極７７を設けたシリコンチップ６０の表面に透明シール材５５を設け、ＩＴＯ等の透明導電体からなる共通電極５７を設けたがガラス基板５６と対向させたのち、その間にＴＮ液晶等の液晶５８を封入することによって構成される。
次に、図８乃至図１０を参照して、従来のＬＣＯＳを構成するシリコンチップの製造工程を説明する。
図８参照
まず、シリコン基板６１に素子間分離絶縁膜６２を設けたのち、ゲート絶縁膜６３を介してゲート電極６４を設けるとともに、その両側にソース領域６５及びドレイン領域６６を設けたのち、ＨＤＰ（高密度プラズマ）−ＳｉＯ2 膜からなる第１酸化膜６７及びプラズマＳｉＯ2 膜からなる第２酸化膜６８を順次堆積させる。
なお、この場合のソース・ドレイン領域は一部はＣＭＯＳ（相補型ＭＯＳＦＥＴ）を構成するので、場所によってはｎチャネル型ＭＯＳＦＥＴを構成し、他の場所においてはｐチャネル型ＭＯＳＦＥＴを構成する。
図８参照
まず、シリコン基板６１に素子間分離絶縁膜６２を設けたのち、ゲート絶縁膜６３を介してゲート電極６４を設けるとともに、その両側にソース領域６５及びドレイン領域６６を設けたのち、ＨＤＰ（高密度プラズマ）−ＳｉＯ2 膜からなる第１酸化膜６７及びプラズマＳｉＯ2 膜からなる第２酸化膜６８を順次堆積させる。
なお、この場合のソース・ドレイン領域は一部はＣＭＯＳ（相補型ＭＯＳＦＥＴ）を構成するので、場所によってはｎチャネル型ＭＯＳＦＥＴを構成し、他の場所においてはｐチャネル型ＭＯＳＦＥＴを構成する。
次いで、ＣＭＰ（化学機械研磨）法を用いて第２酸化膜６８の表面を平坦化したのち、ソース領域６５及びドレイン領域６６に達するビアホール６９を形成する。
次いで、スパッタ法を用いて厚さが、例えば、５０ｎｍのＴｉＮ膜及び厚さが、例えば、４００ｎｍのＷ膜を順次堆積させてビアホール６９を埋め込んだのち、再びＣＭＰ法により第２酸化膜６８の表面が露出するまで平坦化処理することによってビアホール６９を埋め込むビア７０を形成する。
次いで、スパッタ法を用いて厚さが、例えば、４０ｎｍのＴｉ膜、３０ｎｍのＴｉＮ膜、２００ｎｍのＡｕ−ＣｕＴｉ膜、５ｎｍのＴｉ膜、及び、１００ｎｍのＴｉＮ膜を順次堆積させたのち、所定のパターンにエッチングすることによって、ソース領域６５に接続する中間配線７１とドレイン領域６６に接続するデータバスライン７２を形成する。
図９参照
次いで、ＨＤＰ−ＳｉＯ2 膜からなる第３酸化膜７３及びプラズマＳｉＯ2 膜からなる第４酸化膜７４を順次堆積させたのち、ＣＭＰ法を用いて第４酸化膜７４の表面を平坦化する。
次いで、ＨＤＰ−ＳｉＯ2 膜からなる第３酸化膜７３及びプラズマＳｉＯ2 膜からなる第４酸化膜７４を順次堆積させたのち、ＣＭＰ法を用いて第４酸化膜７４の表面を平坦化する。
次いで、中間配線７１に達するビアホール７５を形成したのち、スパッタ法を用いてＴｉＮ膜及びＷ膜を順次堆積させてビアホール７５を埋め込み、次いで、再びＣＭＰ法により第４酸化膜７４の表面が露出するまで平坦化処理することによってビアホール７５を埋め込むビア７６を形成する。
次いで、スパッタ法を用いて反射電極７７となる厚さが、例えば、４０ｎｍのＴｉ膜、３０ｎｍのＴｉＮ膜、５００ｎｍのＡｕ−ＣｕＴｉ膜、及び、反射防止膜を兼ねるＴｉＮ保護膜７８を順次堆積させたのち、所定のパターンにエッチングすることによって、中間電極７０に接続する反射電極７７を形成する。
図１０参照
次いで、ＨＤＰ−ＳｉＯ2 膜からなる第５酸化膜７９及びプラズマＳｉＯ2 膜からなる第６酸化膜８０を順次堆積させたのち、ＣＭＰ法を用いてＴｉＮ保護膜７８の表面が露出するまで研磨して第５酸化膜７９及び第６酸化膜８０を平坦化する。
次いで、ＨＤＰ−ＳｉＯ2 膜からなる第５酸化膜７９及びプラズマＳｉＯ2 膜からなる第６酸化膜８０を順次堆積させたのち、ＣＭＰ法を用いてＴｉＮ保護膜７８の表面が露出するまで研磨して第５酸化膜７９及び第６酸化膜８０を平坦化する。
最後に、ＣＨＦ3 ＋ＣＦ4 ＋Ａｒ＋Ｎ2 からなるフロン系ガスを用いてドライエッチングを行うことによってＴｉＮ保護膜７８を除去したのち、図６に示した用に液晶表示部を設ける。
なお、この場合のエッチング条件としては、例えば、圧力を３００ｍＴｏｒｒ、パワーを１３００Ｗ、平行平板電極間のギャップを１０ｍｍとし、ＣＨＦ3 を４０ｓｃｃｍ、ＣＦ4 を２００ｓｃｃｍ、Ａｒを１０００ｓｃｃｍ、Ｎ2 を６０ｓｃｃｍとする。
なお、この場合のエッチング条件としては、例えば、圧力を３００ｍＴｏｒｒ、パワーを１３００Ｗ、平行平板電極間のギャップを１０ｍｍとし、ＣＨＦ3 を４０ｓｃｃｍ、ＣＦ4 を２００ｓｃｃｍ、Ａｒを１０００ｓｃｃｍ、Ｎ2 を６０ｓｃｃｍとする。
この様なＬＣＯＳを構成する反射電極７７に対しては高反射率が要求されるとともに、第５酸化膜７９及び第６酸化膜８０に対しては高い平坦性が要求されている。
特開２００１−２４２４８５号公報
図１１参照
しかし、上述のＴｉＮ保護膜の除去工程においてエッチングガスとして酸化膜に対するエッチングレートの大きなフロン系ガスを用いているので、図１１に示すように、第５酸化膜７８及び第６酸化膜７９が過剰にエッチングされて平坦性が低下するという問題がある。
しかし、上述のＴｉＮ保護膜の除去工程においてエッチングガスとして酸化膜に対するエッチングレートの大きなフロン系ガスを用いているので、図１１に示すように、第５酸化膜７８及び第６酸化膜７９が過剰にエッチングされて平坦性が低下するという問題がある。
一方、反射防止膜を兼ねる保護膜として酸化膜とのエッチングレートがほぼ等しい保護膜を用いれば平坦性の問題は解消されるが、保護膜の材質によっては反射電極の表面と反応して反射率が低下したり或いは保護膜の除去工程において反射電極の表面が酸化されて反射率が低下するという問題がある。
したがって、本発明は、保護膜の除去工程において、反射電極の反射率を低下することなく、周辺の埋込絶縁膜の平坦性を維持することを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図１における符号１，２，３，４は、それぞれ下地絶縁膜、中間配線、層間絶縁膜及びビアである。
図１参照
上記課題を解決するために、本発明は、半導体装置の製造方法において、最上層配線６及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、アモルファスカーボン保護膜７を除去する工程を有することを特徴とする。
なお、図１における符号１，２，３，４は、それぞれ下地絶縁膜、中間配線、層間絶縁膜及びビアである。
図１参照
上記課題を解決するために、本発明は、半導体装置の製造方法において、最上層配線６及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、アモルファスカーボン保護膜７を除去する工程を有することを特徴とする。
このように、反射防止膜を兼ねる保護膜として、アモルファスカーボン保護膜７を用いることにより、最上層配線６と合金化反応することがないので反射率が劣化することがなく、また、アモルファスカーボン保護膜７の除去工程において平坦化絶縁膜８に対するエッチングレートが小さなエッチング工程を採用することができるので平坦化が容易になる。
この場合のアモルファスカーボン保護膜７の除去工程としては、フロン系ガスを添加したＯ2 ガスを用いたドライエッチング工程で好適であり、Ｏ2 ガスだけでも除去は可能であるが、フロン系ガスを添加することによって、エッチング工程で最上層配線６の表面に形成される酸化膜を同時に除去することができるので反射率の劣化を抑制することができる。
この場合のフロン系ガスを添加したＯ2 ガスとしては、Ｏ2 ガスに対してフロン系ガス、例えば、ＣＦ4 或いはＣＨＦ3 を１〜１０体積％添加したガスを用いることが好適である。
この様な最上層配線６としては、反射型液晶表示装置用の反射電極が典型的なものであり、それによって、液晶を設ける最上層の表面が平坦化されるので表示ムラ等を低減することができ、それによって、反射型液晶表示装置の高品質化が可能になる。
また、反射型液晶表示装置の製造方法としては、反射電極及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、アモルファスカーボン保護膜７を除去し、次いで、透明シール層を設けたのち、対向面に透明共通電極を設けた透明基板を対向配置し、その間隙に液晶を封入する工程を一連の工程として行っても良い。
或いは、周囲を平坦化絶縁膜８で埋め込まれた構造体５を有する反射電極基板を中間製品として入手し、入手した反射電極基板の構造体５を構成するアモルファスカーボン保護膜７を除去して反射電極を露出させたのち、透明シール層を設け、次いで、対向面に透明共通電極を設けた透明基板を対向配置し、その間隙に液晶を封入する工程を行うようにしても良い。
本発明によれば、反射型液晶表示装置用の反射電極上に設ける反射防止膜を兼ねる保護膜として、アモルファスカーボン保護膜を用いているので、反射電極と合金化反応することがないので反射率が劣化することがなく、また、アモルファスカーボン保護膜除去工程において周囲に設けた平坦化絶縁膜に対するエッチングレートが小さなエッチング工程を採用することができるので平坦化が容易になり、それによって、表示ムラ等の少ない高品質な反射型液晶表示装置を構成することが可能になる。
本発明は、反射型液晶表示装置用の反射電極用の導電体層上に反射防止膜を兼ねるアモルファスカーボン保護膜を設けたのちパターニングすることによって反射電極を形成し、次いで、例えば、ＣＭＰ法等を用いて反射電極の周囲を絶縁膜で埋め込んで平坦化したのち、アモルファスカーボンをＯ2 ガスに対してフロン系ガス、例えば、ＣＦ4 或いはＣＨＦ3 を１〜１０体積％添加したガスを用いてドライエッチングすることによって反射電極上のアモルファスカーボン保護膜を除去するものである。
ここで、図２乃至図５を参照して、本発明の実施例１のＬＣＯＳの製造工程を説明する。
図２参照
まず、従来のＬＣＯＳと同様に、シリコン基板１１に素子間分離絶縁膜１２を設けたのち、ゲート絶縁膜１３を介してゲート電極１４を設けるとともに、その両側にソース領域１５及びドレイン領域１６を設けたのち、ＨＤＰ−ＳｉＯ2 膜からなる第１酸化膜１７及びプラズマＳｉＯ2 膜からなる第２酸化膜１８を順次堆積させる。
なお、この場合のソース・ドレイン領域も一部はＣＭＯＳを構成するので、場所によってはｎチャネル型ＭＯＳＦＥＴを構成し、他の場所においてはｐチャネル型ＭＯＳＦＥＴを構成する。
図２参照
まず、従来のＬＣＯＳと同様に、シリコン基板１１に素子間分離絶縁膜１２を設けたのち、ゲート絶縁膜１３を介してゲート電極１４を設けるとともに、その両側にソース領域１５及びドレイン領域１６を設けたのち、ＨＤＰ−ＳｉＯ2 膜からなる第１酸化膜１７及びプラズマＳｉＯ2 膜からなる第２酸化膜１８を順次堆積させる。
なお、この場合のソース・ドレイン領域も一部はＣＭＯＳを構成するので、場所によってはｎチャネル型ＭＯＳＦＥＴを構成し、他の場所においてはｐチャネル型ＭＯＳＦＥＴを構成する。
次いで、ＣＭＰ法を用いて第２酸化膜１８の表面を平坦化したのち、ソース領域１５及びドレイン領域１６に達するビアホール１９を形成する。
次いで、スパッタ法を用いて厚さが、例えば、５０ｎｍのＴｉＮ膜及び厚さが、例えば、４００ｎｍのＷ膜を順次堆積させてビアホール１９を埋め込んだのち、再びＣＭＰ法により第２酸化膜１８の表面が露出するまで平坦化処理することによってビアホール１９を埋め込むビア２０を形成する。
次いで、スパッタ法を用いて厚さが、例えば、４０ｎｍのＴｉ膜、３０ｎｍのＴｉＮ膜、２００ｎｍのＡｕ−ＣｕＴｉ膜、５ｎｍのＴｉ膜、及び、１００ｎｍのＴｉＮ膜を順次堆積させたのち、所定のパターンにエッチングすることによって、ソース領域１５に接続する中間配線２１とドレイン領域１６に接続するデータバスライン２２を形成する。
図３参照
次いで、ＨＤＰ−ＳｉＯ2 膜からなる第３酸化膜２３及びプラズマＳｉＯ2 膜からなる第４酸化膜２４を順次堆積させたのち、ＣＭＰ法を用いて第４酸化膜２４の表面を平坦化する。
次いで、ＨＤＰ−ＳｉＯ2 膜からなる第３酸化膜２３及びプラズマＳｉＯ2 膜からなる第４酸化膜２４を順次堆積させたのち、ＣＭＰ法を用いて第４酸化膜２４の表面を平坦化する。
次いで、中間配線２１に達するビアホール２５を形成したのち、スパッタ法を用いてＴｉＮ膜及びＷ膜を順次堆積させてビアホール２５を埋め込み、次いで、再びＣＭＰ法により第４酸化膜２４の表面が露出するまで平坦化処理することによってビアホール２５を埋め込むビア２６を形成する。
次いで、スパッタ法を用いて反射電極２７となる厚さが、例えば、４０ｎｍのＴｉ膜、３０ｎｍのＴｉＮ膜、５００ｎｍのＡｕ−ＣｕＴｉ膜を堆積させ、引き続いて、反射防止膜を兼ねるアモルファスカーボン保護膜２８を厚さが、例えば、５０ｎｍになるように堆積させたのち、所定のパターンにエッチングすることによって、中間電極２１に接続する反射電極２７を形成する。
図４参照
次いで、ＨＤＰ−ＳｉＯ2 膜からなる第５酸化膜２９及びプラズマＳｉＯ2 膜からなる第６酸化膜３０を順次堆積させたのち、ＣＭＰ法を用いてアモルファスカーボン保護膜２８の表面が露出するまで研磨して第５酸化膜２９及び第６酸化膜３０を平坦化する。
次いで、ＨＤＰ−ＳｉＯ2 膜からなる第５酸化膜２９及びプラズマＳｉＯ2 膜からなる第６酸化膜３０を順次堆積させたのち、ＣＭＰ法を用いてアモルファスカーボン保護膜２８の表面が露出するまで研磨して第５酸化膜２９及び第６酸化膜３０を平坦化する。
最後に、Ｏ2 に対して１〜１０体積％のＣＦ4 を含む酸素系ガスを用いてドライエッチングを行うことによって、アモルファスカーボン保護膜２８を除去する。
なお、この時のエッチング条件は、例えば、圧力を８００ｍＴｏｒｒ、パワーを１０００Ｗ、Ｏ2 を１０００ｓｃｃｍ、ＣＦ4 を５０ｓｃｃｍとする。
なお、この時のエッチング条件は、例えば、圧力を８００ｍＴｏｒｒ、パワーを１０００Ｗ、Ｏ2 を１０００ｓｃｃｍ、ＣＦ4 を５０ｓｃｃｍとする。
この時、Ｏ2 系ガスを用いたドライエッチングを用いているので、アモルファスカーボン保護膜２８に対するエッチングレートと第５酸化膜２９及び第６酸化膜３０に対するエッチングレートの差が小さいため、アモルファスカーボン保護膜２８の除去工程に伴って第５酸化膜２９及び第６酸化膜３０が過剰にエッチングされることがないので平坦性が良好に保たれることになる。
また、エッチング工程において露出した反射電極２７の表面が酸化されて酸化膜が形成されて反射率が低下するが、このＯ2 系ガスは、Ｏ2 に対して１〜１０体積％のＣＦ4 を添加しているので、形成される酸化膜をその場でＣＦ4 によって除去することができるので、反射電極２７の反射率を従来と同等か９０％以上に保つことができる。
また、アモルファスカーボンは反射電極２７の最上層を構成するＡｌ−ＣｕＴｉと合金化反応することがないので、この点からも反射電極２７の反射率を良好に保つことができる。
図５参照
以降は、全体を覆うように透明シール材３１を設けたのち、ＩＴＯ等からなる透明共通電極３３を設けたガラス基板３２と対向させ、その間にＴＮ液晶を封入して液晶層３４を構成することによって、ＬＣＯＳが完成する。
以降は、全体を覆うように透明シール材３１を設けたのち、ＩＴＯ等からなる透明共通電極３３を設けたガラス基板３２と対向させ、その間にＴＮ液晶を封入して液晶層３４を構成することによって、ＬＣＯＳが完成する。
このように、実施例１においては、反射電極の上に設ける保護膜としてＴｉＮの代わりにアモルファスカーボン膜を用いているので、保護膜の除去工程において反射電極の反射率を低下することなく、周囲の平坦化絶縁膜の過剰エッチングを防止することができる。
以上、本発明の実施例を説明してきたが、本発明は実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、実施例においてはＯ2 ガスで添加するフロン系ガスとしてＣＦ4 を用いているが、ＣＦ4 に限られるものではなく、ＣＨＦ3 等を用いても良く、さらには、これらの混合ガスを添加しても良いものである。
また、上記の実施例においては、反射電極の最上層をＡｌ−ＣｕＴｉで構成しているが、Ａｌ−ＣｕＴｉに限られるものではなく、Ａｌ自体、Ａｌ−Ｃｕ等を用いても良く、さらには、Ａｇ等を用いても良いものである。
また、上記の実施例においては、保護膜としてアモルファスカーボン膜を用いているが、必ずしもアモルファス状である必要はなく、例えば、ダイヤモンドライクカーボン（ＤＬＣ）膜を用いても良いものである。
また、上記の実施例においては、反射電極の周囲を埋め込む平坦化絶縁膜として、プラズマＳｉＯ2 膜／ＨＤＰ−ＳｉＯ2 膜の２層構造としているが、単層のＳＯＧ膜でも良いし、或いは、ＳｉＮ膜を介してＳＯＧ膜を設けた２層構造としても良いものである。
また、上記の実施例においては、一連の工程で液晶層まで構成するＬＣＯＳの製造工程として説明しているが、シリコン基板と液晶部とは分けて製造しても良いものであり、反射電極を構成したシリコン基板を中間分品として別途販売する場合にも適用されるものであり、その場合には、アモルファスカーボン保護膜を設けた状態で平坦化処理したシリコン基板を反射電極基板として販売することになる。
ここで、再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） 最上層配線６及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、前記アモルファスカーボン保護膜７を除去する工程を有することを特徴とする半導体装置の製造方法。
（付記２） 上記アモルファスカーボン保護膜７の除去工程が、フロン系ガスを添加したＯ2 ガスを用いたドライエッチング工程であることを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 上記フロン系ガスを添加したＯ2 ガスが、Ｏ2 ガスに対してフロン系ガスを１〜１０体積％添加したガスであることを特徴とする付記２記載の半導体装置の製造方法。
（付記４） 上記フロン系ガスが、ＣＦ4 或いはＣＨＦ3 のいずれかであることを特徴とする付記２または３に記載の半導体装置の製造方法。
（付記５） 上記最上層配線６が、反射型液晶表示装置用の反射電極であることを特徴とする付記１乃至４のいずれか１に記載の半導体装置の製造方法。
（付記６） 反射電極及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、前記アモルファスカーボン保護膜７を除去し、次いで、透明シール層を設けたのち、対向面に透明共通電極を設けた透明基板を対向配置し、その間隙に液晶を封入する工程を有することを特徴とする反射型液晶表示装置の製造方法。
（付記７） 周囲を平坦化絶縁膜８で埋め込まれた構造体５を構成するアモルファスカーボン保護膜７を除去して反射電極を露出させたのち、透明シール層を設け、次いで、対向面に透明共通電極を設けた透明基板を対向配置し、その間隙に液晶を封入する工程を有することを特徴とする反射型液晶表示装置の製造方法。
（付記８） 上記アモルファスカーボン保護膜７の除去工程が、フロン系ガスを添加したＯ2 ガスを用いたドライエッチング工程であることを特徴とする付記６または７に記載の反射型液晶表示装置の製造方法。
再び、図１参照
（付記１） 最上層配線６及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、前記アモルファスカーボン保護膜７を除去する工程を有することを特徴とする半導体装置の製造方法。
（付記２） 上記アモルファスカーボン保護膜７の除去工程が、フロン系ガスを添加したＯ2 ガスを用いたドライエッチング工程であることを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 上記フロン系ガスを添加したＯ2 ガスが、Ｏ2 ガスに対してフロン系ガスを１〜１０体積％添加したガスであることを特徴とする付記２記載の半導体装置の製造方法。
（付記４） 上記フロン系ガスが、ＣＦ4 或いはＣＨＦ3 のいずれかであることを特徴とする付記２または３に記載の半導体装置の製造方法。
（付記５） 上記最上層配線６が、反射型液晶表示装置用の反射電極であることを特徴とする付記１乃至４のいずれか１に記載の半導体装置の製造方法。
（付記６） 反射電極及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜７からなる構造体５の周囲を平坦化絶縁膜８で埋め込んで平坦化したのち、前記アモルファスカーボン保護膜７を除去し、次いで、透明シール層を設けたのち、対向面に透明共通電極を設けた透明基板を対向配置し、その間隙に液晶を封入する工程を有することを特徴とする反射型液晶表示装置の製造方法。
（付記７） 周囲を平坦化絶縁膜８で埋め込まれた構造体５を構成するアモルファスカーボン保護膜７を除去して反射電極を露出させたのち、透明シール層を設け、次いで、対向面に透明共通電極を設けた透明基板を対向配置し、その間隙に液晶を封入する工程を有することを特徴とする反射型液晶表示装置の製造方法。
（付記８） 上記アモルファスカーボン保護膜７の除去工程が、フロン系ガスを添加したＯ2 ガスを用いたドライエッチング工程であることを特徴とする付記６または７に記載の反射型液晶表示装置の製造方法。
本発明の活用例としては、ＬＣＯＳが典型的なものであるが、一貫した一連の製造工程に限られるものではなく、反射電極基板等の中間製品を購入したのちのＬＣＯＳの製造工程にも適用されるものであり、さらには、ＬＣＯＳに限られるものではなく、最上層配線がパッド電極である場合にも通常の半導体集積回路装置にも適用されるものである。
１ 下地絶縁膜
２ 中間配線
３ 層間絶縁膜 ４ ビア
５ 構造体
６ 最上層配線
７ アモルファスカーボン保護膜
８ 平坦化絶縁膜
１１ シリコン基板
１２ 素子間分離絶縁膜
１３ ゲート絶縁膜
１４ ゲート電極
１５ ソース領域
１６ ドレイン領域
１７ 第１酸化膜
１８ 第２酸化膜
１９ ビアホール
２０ ビア
２１ 中間配線
２２ データバスライン
２３ 第３酸化膜
２４ 第４酸化膜
２５ ビアホール
２６ ビア
２７ 反射電極
２８ アモルファスカーボン保護膜
２９ 第５酸化膜
３０ 第６酸化膜
３１ 透明シール材
３２ ガラス基板
３３ 透明共通電極
３４ 液晶層
５０ ＬＣＯＳ
５１ 白色光源
５２ 偏光板
５３ 偏光板
５４ 光
５５ 透明シール材
５６ ガラス基板
５７ 共通電極
５８ 液晶
６０ シリコンチップ
６１ シリコン基板
６２ 素子間分離絶縁膜
６３ ゲート絶縁膜
６４ ゲート電極
６５ ソース領域
６６ ドレイン領域
６７ 第１酸化膜
６８ 第２酸化膜
６９ ビアホール
７０ ビア
７１ 中間配線
７２ データバスライン
７３ 第３酸化膜
７４ 第４酸化膜
７５ ビアホール
７６ ビア
７７ 反射電極
７８ ＴｉＮ保護膜
７９ 第５酸化膜
８０ 第６酸化膜
２ 中間配線
３ 層間絶縁膜 ４ ビア
５ 構造体
６ 最上層配線
７ アモルファスカーボン保護膜
８ 平坦化絶縁膜
１１ シリコン基板
１２ 素子間分離絶縁膜
１３ ゲート絶縁膜
１４ ゲート電極
１５ ソース領域
１６ ドレイン領域
１７ 第１酸化膜
１８ 第２酸化膜
１９ ビアホール
２０ ビア
２１ 中間配線
２２ データバスライン
２３ 第３酸化膜
２４ 第４酸化膜
２５ ビアホール
２６ ビア
２７ 反射電極
２８ アモルファスカーボン保護膜
２９ 第５酸化膜
３０ 第６酸化膜
３１ 透明シール材
３２ ガラス基板
３３ 透明共通電極
３４ 液晶層
５０ ＬＣＯＳ
５１ 白色光源
５２ 偏光板
５３ 偏光板
５４ 光
５５ 透明シール材
５６ ガラス基板
５７ 共通電極
５８ 液晶
６０ シリコンチップ
６１ シリコン基板
６２ 素子間分離絶縁膜
６３ ゲート絶縁膜
６４ ゲート電極
６５ ソース領域
６６ ドレイン領域
６７ 第１酸化膜
６８ 第２酸化膜
６９ ビアホール
７０ ビア
７１ 中間配線
７２ データバスライン
７３ 第３酸化膜
７４ 第４酸化膜
７５ ビアホール
７６ ビア
７７ 反射電極
７８ ＴｉＮ保護膜
７９ 第５酸化膜
８０ 第６酸化膜
Claims (5)
- 最上層配線及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜からなる構造体の周囲を平坦化絶縁膜で埋め込んで平坦化したのち、前記アモルファスカーボン保護膜を除去する工程を有することを特徴とする半導体装置の製造方法。
- 上記アモルファスカーボン保護膜の除去工程が、フロン系ガスを添加したＯ2 ガスを用いたドライエッチング工程であることを特徴とする請求項１記載の半導体装置の製造方法。
- 上記フロン系ガスを添加したＯ2 ガスが、Ｏ2 ガスに対してフロン系ガスを１〜１０体積％添加したガスであることを特徴とする請求項２記載の半導体装置の製造方法。
- 反射電極及びその上に設けた反射防止膜を兼ねるアモルファスカーボン保護膜からなる構造体の周囲を平坦化絶縁膜で埋め込んで平坦化したのち、前記アモルファスカーボン保護膜を除去し、次いで、透明シール層を設けたのち、対向面に透明共通電極を設けた透明基板を対向配置し、その間隙に液晶を封入する工程を有することを特徴とする反射型液晶表示装置の製造方法。
- 周囲を平坦化絶縁膜で埋め込まれた構造体を構成するアモルファスカーボン保護膜を除去して反射電極を露出させたのち、透明シール層を設け、次いで、対向面に透明共通電極を設けた透明基板を対向配置し、その間隙に液晶を封入する工程を有することを特徴とする反射型液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006012579A JP2007193200A (ja) | 2006-01-20 | 2006-01-20 | 半導体装置の製造方法及び反射型液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006012579A JP2007193200A (ja) | 2006-01-20 | 2006-01-20 | 半導体装置の製造方法及び反射型液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007193200A true JP2007193200A (ja) | 2007-08-02 |
Family
ID=38448929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006012579A Withdrawn JP2007193200A (ja) | 2006-01-20 | 2006-01-20 | 半導体装置の製造方法及び反射型液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007193200A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9470940B2 (en) | 2013-12-10 | 2016-10-18 | Fujitsu Semiconductor Limited | Semiconductor device and method for fabricating semiconductor device |
| WO2018205569A1 (zh) * | 2017-05-10 | 2018-11-15 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
| US20220163834A1 (en) * | 2020-11-20 | 2022-05-26 | Applied Materials, Inc. | Structure and method of bi-layer pixel isolation in advanced lcos back-plane |
| WO2022109040A1 (en) * | 2020-11-20 | 2022-05-27 | Applied Materials, Inc. | Structure and method of advanced lcos back-plane having robust pixel via metallization |
| WO2022109035A1 (en) * | 2020-11-20 | 2022-05-27 | Applied Materials, Inc. | Structure and method of advanced lcos back-plane having highly reflective pixel via metallization |
| WO2022155099A1 (en) * | 2021-01-14 | 2022-07-21 | Applied Materials, Inc. | Method of cmp integration for improved optical uniformity in advanced lcos back-plane |
| US11573452B2 (en) | 2020-11-20 | 2023-02-07 | Applied Materials, Inc. | Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes |
| US11880052B2 (en) | 2020-11-20 | 2024-01-23 | Applied Materials, Inc. | Structure and method of mirror grounding in LCoS devices |
-
2006
- 2006-01-20 JP JP2006012579A patent/JP2007193200A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9470940B2 (en) | 2013-12-10 | 2016-10-18 | Fujitsu Semiconductor Limited | Semiconductor device and method for fabricating semiconductor device |
| WO2018205569A1 (zh) * | 2017-05-10 | 2018-11-15 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
| US11209709B2 (en) | 2017-05-10 | 2021-12-28 | Boe Technology Group Co., Ltd. | Display substrate and manufacturing method thereof, display panel and display device |
| WO2022109035A1 (en) * | 2020-11-20 | 2022-05-27 | Applied Materials, Inc. | Structure and method of advanced lcos back-plane having highly reflective pixel via metallization |
| WO2022109040A1 (en) * | 2020-11-20 | 2022-05-27 | Applied Materials, Inc. | Structure and method of advanced lcos back-plane having robust pixel via metallization |
| WO2022109046A1 (en) * | 2020-11-20 | 2022-05-27 | Applied Materials, Inc. | Structure and method of bi-layer pixel isolation in advanced lcos back-plane |
| US20220163834A1 (en) * | 2020-11-20 | 2022-05-26 | Applied Materials, Inc. | Structure and method of bi-layer pixel isolation in advanced lcos back-plane |
| TWI791328B (zh) * | 2020-11-20 | 2023-02-01 | 美商應用材料股份有限公司 | 半導體基板上形成像素隔離結構的方法及半導體結構 |
| US11573452B2 (en) | 2020-11-20 | 2023-02-07 | Applied Materials, Inc. | Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes |
| US11586067B2 (en) | 2020-11-20 | 2023-02-21 | Applied Materials, Inc. | Structure and method of advanced LCoS back-plane having robust pixel via metallization |
| US11880052B2 (en) | 2020-11-20 | 2024-01-23 | Applied Materials, Inc. | Structure and method of mirror grounding in LCoS devices |
| US11881539B2 (en) | 2020-11-20 | 2024-01-23 | Applied Materials, Inc. | Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization |
| WO2022155099A1 (en) * | 2021-01-14 | 2022-07-21 | Applied Materials, Inc. | Method of cmp integration for improved optical uniformity in advanced lcos back-plane |
| US11908678B2 (en) | 2021-01-14 | 2024-02-20 | Applied Materials, Inc. | Method of CMP integration for improved optical uniformity in advanced LCOS back-plane |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7700389B2 (en) | Method of improving the flatness of a microdisplay surface and method of manufacturing liquid crystal on silicon (LCOS) display panel the same | |
| JP2007193200A (ja) | 半導体装置の製造方法及び反射型液晶表示装置の製造方法 | |
| US8094373B2 (en) | Polarization element, method for manufacturing the same, liquid crystal device, and electronic apparatus | |
| JP5536986B2 (ja) | 液晶表示装置 | |
| KR102574641B1 (ko) | 표시 장치 | |
| JPH11249171A (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| JP4643786B2 (ja) | 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 | |
| JP4802462B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP4817718B2 (ja) | 表示装置用基板及びそれを備えた液晶表示装置 | |
| JP2011133603A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
| CN100483238C (zh) | 硅基液晶显示装置反射镜面的制作方法 | |
| JP2010282240A (ja) | 反射型ディスプレイ | |
| JP5621531B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP2003289072A (ja) | 平坦化膜を有する基板及び表示装置用基板、並びにそれら基板の製造方法 | |
| JP2011164249A (ja) | 液晶装置、液晶装置の製造方法および電子機器 | |
| JP2010139920A (ja) | 電気的固体装置、電気光学装置、電気的固体装置の製造方法、および電子機器 | |
| CN110928033A (zh) | 硅基液晶器件及其制造方法和硅基液晶显示面板 | |
| JP4886396B2 (ja) | 反射型液晶表示パネルに用いられる半導体基板の製造方法 | |
| JP2004004164A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JP2000171817A (ja) | カラー液晶パネルおよびその製造方法 | |
| JP5569448B2 (ja) | 液晶表示素子及びその製造方法 | |
| JP5786600B2 (ja) | 電気光学装置およびその製造方法、並びに電子機器 | |
| JP2004004337A (ja) | 反射型液晶表示装置 | |
| JP2002090726A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101126 |