JPH11133448A

JPH11133448A - 表示装置用基板及び液晶表示装置及び投射型液晶表示装置

Info

Publication number: JPH11133448A
Application number: JP29446497A
Authority: JP
Inventors: Yoshihiko Fukumoto; 嘉彦福元; Katsumi Kurematsu; 榑松　　克巳; Osamu Koyama; 理小山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-10-27
Filing date: 1997-10-27
Publication date: 1999-05-21
Anticipated expiration: 2017-10-27
Also published as: JP3423592B2

Abstract

(57)【要約】【課題】ＣＭＰによる研磨において、ボンディングパ
ッド部では研磨が不十分で、隣接するボンディングパッ
ド間に電極材料が残り易く、最悪の場合、ボンディング
パッド間でショートする問題がある。【解決手段】実質的に平坦な表面を有した画素電極
と、夫々の前記画素電極毎に配したスイッチング素子と
を配したアクティブマトリクス基板において、前記アク
ティブマトリクス基板へ電源あるいは信号を引き込む、
及び前記アクティブマトリクス基板から電源あるいは信
号を引き出す電極の、隣接する電極間に、前記画素電極
と同じ材料で任意の形状、任意の寸法の複数の電気的に
フローティングな領域と、絶縁層領域が混在し、該絶縁
層領域は、少なくとも前記電極を取り囲むよう配されて
いることを特徴とするマトリクス基板、及びこれを用い
た液晶表示装置、及び投射型液晶表示装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置用基板及
び、液晶表示装置、及び投射型液晶表示装置に関するも
のである。

【０００２】

【従来の技術】従来、液晶表示装置は、特開平８−１７
９３７７号公報に記載されているように、以下のように
構成されている。図６は、従来の液晶表示装置の平面図
であり、表示画素エリア５１、信号・走査駆動回路５
２、ダミー画素５３から構成されている。ここでは電源
あるいは信号を外部から引き込むボンディングパッドは
記入されていないが、通常ボンディングパッドは信号・
走査駆動回路５２の外側のチップの周縁部に形成され
る。

【０００３】

【発明が解決しようとする課題】上記従来例において、
画素電極はＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉ
ｃａｌＰｏｌｉｓｈ）により表面を平坦化、平滑化さ
れると同時に隣接画素電極と絶縁分離され、形成され
る。

【０００４】このＣＭＰは、研磨レートが研磨領域のパ
ターン密度に依存するという特性を有しており、この結
果、研磨の仕上がり状態がチップ内のパターンが密な部
分と、疎な部分で異なるという問題がある。たとえば被
研磨領域の小さい画像表示部と、被研磨領域の大きいボ
ンディングパッド部とでは、ＣＭＰの研磨レートは画像
表示部の方が大きくなり、研磨量を画像表示部に合わせ
た場合、ボンディングパッド部では研磨が不十分で、隣
接するボンディングパッド間に電極材料が残り易く、最
悪の場合、ボンディングパッド間でショートする問題が
ある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
の手段として、本発明の表示装置用基板は、実質的に平
坦な表面を有した複数の画素電極と、該画素電極ととも
に研磨されて形成された入出力電極とを有する表示装置
用基板において、前記入出力電極の周囲に、前記画素電
極と同じ研磨レートにするべく配置された電気的にフロ
ーティングなダミー電極を有することを特徴とする表示
装置用基板である。

【０００６】また、前記ダミー電極は、前記画素電極と
同じ材料で任意の形状、任意の寸法の複数の電気的にフ
ローティングな領域であり、該フローティング領域の単
位面積当たりの面積占有率が、上記画素電極が配された
画像表示部の単位面積当たりの画素電極の面積占有率の
±２０％以内である表示装置用基板でもある。

【０００７】また、前記表示装置用基板は、前記画素電
極毎にスイッチング素子を配したアクティブマトリクス
基板であり、該基板へ電源あるいは信号を引き込む、お
よび前記アクティブマトリクス基板から電源あるいは信
号を引き出すための入出力電極と、該入出力電極間に配
された、前記画素電極と同じ材料で任意の形状、任意の
寸法の複数の電気的にフローティングな領域を有し、該
フローティング領域の単位面積当たりの面積占有率が、
上記画素電極が配された画像表示部の単位面積当たりの
画素電極の面積占有率と同じである表示装置用基板でも
ある。

【０００８】また、前記フローティング領域が、前記画
素電極と同じ形状、同じ寸法、同じ配列である表示装置
用基板でもある。

【０００９】また、前記入出力電極は、ボンディングパ
ッドである表示装置用基板でもある。

【００１０】また、上記手段としての本発明の液晶表示
装置は、実質的に平坦な表面に研磨して形成された画素
電極と、それぞれの前記画素電極毎に配したスイッチン
グ素子とを配したアクティブマトリクス基板と、該アク
ティブマトリクス基板に対向する対向電極基板と、前記
アクティブマトリクス基板と対向電極基板の間に挟持さ
れた液晶と、前記アクティブマトリクス基板へ電源ある
いは信号の引き込み、及び前記アクティブマトリクス基
板から電源あるいは信号を引き出すため、前記画素電極
と共に研磨されて形成された入出力電極と、を具備して
なる液晶表示装置であって、前記入出力電極の周囲に、
前記画素電極領域の研磨レートと同じにするべく配置さ
れた電気的にフローティングな領域であるダミー電極を
有することを特徴とする液晶表示装置である。

【００１１】また、実質的に平坦な表面に研磨して形成
された画素電極と、それぞれの前記画素電極毎に配した
スイッチング素子とを配したアクティブマトリクス基板
と、該アクティブマトリクス基板に対向する対向電極基
板と、前記アクティブマトリクス基板と対向電極基板の
間に挟持された液晶と、前記アクティブマトリクス基板
へ電源あるいは信号を引き込む、及び前記アクティブマ
トリクス基板から電源あるいは信号を引き出すため、前
記画素電極と共に研磨されて形成された入出力電極と、
を具備してなる液晶表示装置であって、前記入出力電極
の周囲に配置された、前記画素電極と同じ材料で任意の
形状の複数の電気的にフローティングな領域と、該電気
的にフローティングな領域の周囲に混在して形成され、
少なくとも前記入出力電極を取り囲むように配された絶
縁層領域と、を有することを特徴とする液晶表示装置で
もある。

【００１２】また、前記電気的にフローティングな領域
の単位面積当たりの面積占有率が、上記画素電極が配さ
れた画像表示部の単位面積当たりの画素電極の面積占有
率の±２０％以内である液晶表示装置でもある。

【００１３】また、前記電気的にフローティングな領域
の単位面積当たりの面積占有率が、上記画素電極が配さ
れた画像表示部の単位面積当たりの画素電極の面積占有
率と同じである液晶表示装置でもある。

【００１４】また、前記電気的にフローティングな領域
が、前記画素電極と同じ形状、同じ寸法、同じ配列であ
る液晶表示装置でもある。

【００１５】また、本発明の投射型液晶表示装置は、上
記液晶表示装置を用いたことを特徴とする投写型液晶表
示装置である。

【００１６】また、該投写型液晶表示装置において、液
晶パネルを３色カラー用に少なくとも３個有し、高反射
ミラーと、青色反射ダイクロイックミラーとで青色光を
分離し、更に赤色反射ダイクロイックミラーと、緑色／
青色反射ダイクロイックミラーで赤色と緑色とを分離し
て、各液晶パネルを投射することを特徴とする投写型液
晶表示装置でもある。

【００１７】［作用］本発明の上記構成とすることによ
り、画像表示部の単位面積あたりの被研磨面積と、画像
表示部以外の、例えばボンディングパッド部の単位面積
あたりの被研磨面積を同等としてチップ内の研磨レート
をほぼ一定に保つことにより、ＣＭＰ後の仕上がり表面
形状を均一にすることが可能となる。

【００１８】

【実施例】

（第１の実施例）以下、本発明の第１の実施例を図を参
照して説明する。

【００１９】本発明の実施の形態を複数の液晶パネルを
挙げて記述するが、それぞれの形態に限定されるもので
はない。相互の形態の技術を組み合わせることによって
効果が増大することはいうまでもない。また、液晶パネ
ルの構造は、半導体基板を用いたもので記述している
が、必ずしも半導体基板に限定されるものはなく、通常
の透明基板上に以下に記述する構造体を形成してもい
い。また、以下に記述する液晶パネルは、すべてＭＯＳ
ＦＥＴやＴＦＴ型であるが、ダイオード型などの２端子
型であってもいい。さらに、以下に記述する液晶パネル
は、家庭用テレビはもちろん、プロジェクタ、ヘッドマ
ウントディスプレイ、３次元映像ゲーム機器、ラップト
ップコンピュータ、電子手帳、テレビ会議システム、カ
ーナビゲーション、飛行機のパネルなどの表示装置とし
て有効である。

【００２０】本発明の液晶パネル部の断面を図７に示
す。図において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。

【００２１】図７に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高耐圧が印加されるため、ゲ
ート３０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットを持たせ、その間にソース領
域３０３′、ドレイン領域３０５′に示す如く、ｐウェ
ル中の低濃度のｎ^- 層、ｎウェル中の低濃度のｐ^- 層が
設けられる。ちなみにオフセット量は０．５〜２．０μ
ｍが好適である。一方、周辺回路の一部の回路部が図８
に示されているが、周辺部の一部の回路は、ゲートに自
己整合的にソース、ドレイン層が形成されている。

【００２２】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１．５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板３０１は、ｐ型半導体からなり、
基板は、最低電位（通常は、接地電位）であり、ｎ型ウ
ェルは、表示領域の場合、画素に印加する電圧すなわち
２０〜３５Ｖがかかり、一方、周辺回路のロジック部
は、ロジック駆動電圧１．５〜５Ｖが印加される。この
構造により、それぞれ電圧に応じた最適なデバイスを構
成でき、チップサイズの縮小のみならず、駆動スピード
の向上による高画素表示が実現可能になる。

【００２３】また、図７において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。
図７に示すように、上記遮光層３０７は、表示領域で
は、画素電極３１２とドレイン電極３１１との接続部を
除いて覆われているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層３０７をのぞき、高速信号が上記遮光層３０７がの
ぞかれた部分は照明光の光が混入し、回路の誤動作を起
こす場合は画素電極３１２の層をおおう設計になってい
る転送可能な工夫がなされている。３０８は遮光層３０
７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯＧに
よる平坦化処理を施し、そのＰ−ＳｉＯ層３１８をさら
に、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８の安
定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−ＴＥ
ＯＳ（Ｐｈｏｓｐｈｏ−Ｔｅｔｒａｅｔｏｘｙ−Ｓｉｌ
ａｎｅ）膜を形成し、さらにＰ−ＳｉＯ層３１８をカバ
ーした後、絶縁層３０８をＣＭＰ処理し、平坦化する方
法を用いても良い事は言うまでもない。

【００２４】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ₂ 以外に、高誘電率のＰ−Ｓ
ｉＮ、Ｔａ₂ Ｏ₅ 、やＳｉＯ ₂ との積層膜等が有効であ
る。遮光層３０７にＴｉ、ＴｉＮ、Ｍｏ、Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。

【００２５】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。

【００２６】図７に示すように、トランジスタ下部に形
成されたウェル３０２，３０２′と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２′の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２′とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
高濃度不純物層３１７，３１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。

【００２７】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。

【００２８】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。

【００２９】次に、本発明の平面図を図８に示す。図に
おいて、３２１は水平シフトレジスタ、３２２は垂直シ
フトレジスタ、３２３はｎチャンネルＭＯＳＦＥＴ、３
２４はｐチャンネルＭＯＳＦＥＴ、３２５は保持容量、
３２６は液晶層、３２７は信号転送スイッチ、３２８は
リセットスイッチ、３２９はリセットパルス入力端子、
３３０はリセット電源端子、３３１は映像信号の入力端
子である。半導体基板３０１は図７ではｐ型になってい
るが、ｎ型でもよい。

【００３０】ウェル領域３０２′は、半導体基板３０１
と反対の導電型にする。このため、図７では、ウェル領
域３０２はｐ型になっている。ｐ型のウェル領域３０２
及びｎ型のウェル領域３０２′は、半導体基板３０１よ
りも高濃度に不純物が注入されていることが好ましく、
半導体基板３０１の不純物濃度が１０¹⁴〜１０¹⁵（ｃｍ
^-3）のとき、ウェル領域３０２の不純物濃度は１０¹⁵〜
１０¹⁷（ｃｍ^-3）が望ましい。

【００３１】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣｕ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用するこ
とが可能である。また、平坦性の向上のため、下地絶縁
層３０９や画素電極３１２の表面をケミカルメカニカル
ポリッシング（ＣＭＰ）法によって処理している。

【００３２】保持容量３２５は、画素電極３１２と共通
透明電極３１５の間の信号を保持するための容量であ
る。ウェル領域３０２には、基板電位を印加する。本実
施形態では、各行のトランスミッションゲート構成を、
上から１行目は上がｎチャンネルＭＯＳＦＥＴ３２３
で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行目は上
がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチャンネ
ルＭＯＳＦＥＴ３２３とするように、隣り合う行で順序
を入れ換える構成にしている。以上のように、ストライ
プ型ウェルで表示領域の周辺で電源線とコンタクトして
いるだけでなく、表示領域にも、細い電源ラインを設け
コンタクトをとっている。

【００３３】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００３４】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。

【００３５】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。

【００３６】又、スイッチが、単結晶トランジスタから
成り立っており、ｐｏｌｙｓｉ−ＴＦＴの結晶粒界での
不安定な振まい等がなく、バラツキのない高信頼性な高
速駆動が実現できる。

【００３７】次にパネル周辺回路の構成について、図９
を用いて説明する。図９において、３３７は液晶素子の
表示領域、３３２はレベルシフター回路、３３３はビデ
オ信号サンプリングスイッチ、３３４は水平シフトレジ
スタ、３３５はビデオ信号入力端子、３３６は垂直シフ
トレジスタである。

【００３８】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ、３０Ｖ程度の振幅が供給されるので、
１．５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
９においては、ビデオ信号サンプリングスイッチは、片
側極性の１トランジスタ構成のものを記述したが、これ
に限らず、ＣＭＯＳトランスミッションゲート構成にす
ることにより入力ビデオ線をすべてを信号線に書き込む
ことができることは、言うまでもない。

【００３９】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソースドレインとの重なり容量の違いにより、ビ
デオ信号に振られが生じる課題がある。これにはそれぞ
れの極性のサンプリングスイッチのＭＯＳＦＥＴのゲー
ト量の約１／２のゲート量のＭＯＳＦＥＴのソースとド
レインとを信号線にそれぞれ接続し、逆相パルスで印加
することにより振られが防止でき、きわめて良好なビデ
オ信号が信号線に書き込れた。これにより、さらに高品
位の表示が可能になった。

【００４０】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図１０を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３２４はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。

【００４１】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。

【００４２】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。

【００４３】次に、液晶材との関係について説明する。
図７では、平坦な対向基板構造のものを示したが、共通
電極基板３１６は、共通透明電極３１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極３１５
を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
行う方式も高コントラスト化に有効である。

【００４４】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。

【００４５】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１．５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００４６】次に、シール構造と、パネル構造との関係
について、図１１を用いて説明する。図１１において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で張り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。

【００４７】図１１に示すように、本実施形態では、シ
ールの内部にも、外部にも、ｔｏｔａｌｃｈｉｐｓ
ｉｚｅが小さくなるように、回路が設けられている。本
実施形態では、パッドの引き出しをパネルの片辺側の１
つに集中させているが、長辺側の両辺でも又、一辺でな
く多辺からのとり出しも可能で、高速クロックをとり扱
うときに有効である。

【００４８】さらに、本発明のパネルは、Ｓｉ基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いＣｕ等のメタルが接続されたホル
ダー構造となっている。

【００４９】次に本発明の反射型液晶パネルを組み込む
光学システムについて図１２を用いて説明する。図１２
において、３７１はハロゲンランプ等の光源、３７２は
光源像をしぼり込む集光レンズ、３７３，３７５は平面
状の凸型フレネルレンズ、３７４はＲ．Ｇ．Ｂに分解す
る色分解光学素子で、ダイクロイックミラー、回折格子
等が有効である。

【００５０】また、３７６はＲ．Ｇ．Ｂ光に分離された
それぞれの光をＲ．Ｇ．Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１２の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。

【００５１】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。

【００５２】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【００５３】上記液晶パネル以外の周辺電気回路につい
て、図１３を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂｌ５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り替えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。

【００５４】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ．Ｇ．Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その水平・垂直走査回路は前述したものを適用
する。各液晶装置は以上の説明のように、必ずしも高解
像度がない画像も処理により高品位画像化になるため、
本発明の表示結果は、きわめてきれいな画像表示が可能
である。以下に本実施例の特徴であるボンディングパッ
ド部の形成方法を説明する。

【００５５】図１は、本実施例１の工程を示す模式的断
面図である。

【００５６】図１（ａ）において、１はＳｉ基板、２は
Ｆｉｅｌｄ酸化膜、３はＢＰＳＧ、４は電源、ビデオ信
号、クロック等が入力されるＡＬ１（入出力電極）であ
り、５はＰ−ＳｉＯ等の層間絶縁膜、６はＰ−ＳｉＮ、
７はＰ−ＳｉＯである。５の層間絶縁膜はＳＯＧまたは
ＣＭＰにより平坦化されている。

【００５７】図１（ｂ）において、Ｐ−ＳｉＯ７をパタ
ーニングし、溝８を形成する。この溝８を形成する際の
エッチング工程は、ローディング効果をおさえるため
と、エッチング中のポリマーの堆積を防ぐために１ｔｏ
ｒｒ以下の圧力で、ＣＦ₄ のみによるエッチングが有効
である。

【００５８】図１（ｃ）において、ＡＬ１（４）と導通
をとるためのスルーホール９を形成する。

【００５９】図１（ｄ）において、ＡＬ２（１０）を成
膜する。ＡＬ２（１０）の膜厚はＰ−ＳｉＯ７の厚さよ
りも大きくし、スルーホール９を完全に埋め込むため、
例えばｐｕｒｅＡＬを１０^-7ｔｏｒｒ以下の高真空中
で４００℃以上の高温において５ｍｉｎ以上の時間をか
けて成膜および保持するＡＬリフロー技術を用いるのが
有効である。また、タングステンＣＶＤ等により、スル
ーホール９を埋め込んだ後、ＡＬを成膜しても同様の効
果が得られる。

【００６０】ＡＬ２（１０）は、画像表示部（不図示）
においては、反射電極（画素電極）を形成するものであ
るため、ＡＬの他、ＡｇやＰｔ等の可視光に対して高反
射率特性を有する金属材料を用いると表示画像の高輝
度、高コントラストの点で有効である。

【００６１】図２（ｅ）において、ＣＭＰ（Ｃｈｅｍｉ
ｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈ）を用い
て表面を平坦化すると同時にＰ−ＳｉＯ７上のＡＬ２
（１０）を除去し、ボンディングパッド１１と、電気的
にフローティングになっているダミー電極１２を形成す
る。

【００６２】ここでＣＭＰの条件としては、ＣＭＰ装置
に荏原製作所製ＥＰＯ−１１４、研磨クロスにロデール
製ＳｕｐｒｅｍｅＲＮ−Ｈ、スラリーにフジミインコ
ーポレーテッド製ＰＬＡＮＥＲＬＩＴＥ−５１０２を用
い、ウエハの押し付け荷重３００ｇｆ／ｃｍ² 、ウエハ
の回転数３１ｒｐｍ、ターンテーブルの回転数３０ｒｐ
ｍ、スラリーの流量７５ｍｌ／ｍｉｎ．、研磨クロスの
ドレッシングはφ０．１３ｍｍのナイロンブラシを用
い、荷重９８ｇｆ／ｃｍ² 、回転数３２ｒｐｍで研磨と
同時にドレッシングを行うｉｎ−ｓｉｆｕドレッシング
である。研磨の条件は上記条件に限定されるものではな
く、各メーカーから販売されている装置および消耗部材
を適宜用いることが出来る。

【００６３】ＣＭＰ装置としては、研磨後のウエハを速
やかに洗浄、乾燥できるものが望まれ、洗浄部を備えた
ドライインドライアウトの装置、もしくは洗浄装置とイ
ンライン化された装置が有効である。これはＡＬ等の金
属材料を数十分以上純水中に浸した際に生ずる微小な腐
食を防ぐためである。

【００６４】研磨スラリーとしては、ＡＬ２（１０）と
Ｐ−ＳｉＯ７との研磨レートの選択比が大きくとれる、
酸化剤を添加したスラリーで、微小なスクラッチの発生
を抑制できる、粒径が１００ｎｍ以下の砥粒からなるス
ラリーが有効である。研磨クロスは、スクラッチの発生
を抑える点で硬度が小さく、ボアの開口径が小さいスエ
ードタイプの研磨クロスで、研磨レートのウエハ面内の
均一性を良くする点で、研磨係数の小さいものが有効で
ある。

【００６５】また、研磨のパラメーターも、デバイスの
構造、研磨装置、消耗部材により異なり、適宜最適化さ
れるものである。

【００６６】図２（ｆ）に、図２（ｅ）の斜視図を示
す。本実施例の特徴は、ボンディングパッド１１の回り
に電気的にフローティングであるダミー電極１２をくま
なく配置し、このダミー電極の形状、寸法と、ダミー電
極間の距離と、隣接するダミー電極間の位置関係が、画
像表示部（不図示）の画素電極のそれと同じである点で
ある。これにより、ボンディングパッド１２周辺の研磨
レートと、画像表示部の研磨レートを等しくすることが
でき、研磨量を画像表示部に合わせた際、ボンディング
パッド部周辺の研磨残りを防ぐことができ、ボンディン
グパッド部間のショートを防止できる。

【００６７】また、ワイヤボンディングが位置ずれを起
こし、ボンディング部がボンディングパッドからはみ出
した場合でも、隣接するボンディングパッドへの電気的
パスが形成されないため、パッド間のショートを防ぐこ
とができる。

【００６８】ここではボンディングパッド１２周辺の記
述をしてあるが、これに限らず、デバイス表面にむき出
した露出した電極の周辺に形成できるのは言うまでもな
い。

【００６９】（第２の実施例）本発明の第２の実施例を
図３に示す。本実施例の特徴は、ボンディングパッド１
１の周辺に配置した電気的にフローティングであるダミ
ー電極１２が、任意の形状、任意の寸法であり、単位面
積あたりの例えば１ｍｍ² あたりのダミー電極１２の面
積占有率が、画像表示部の画素電極（不図示）の面積占
有率の±２０％以内である点である。

【００７０】図３（ｂ）と図４を用いて本実施例の効果
を説明する。図３（ｂ）の１はＳｉ基板、５は層間絶縁
膜、６はＰ−ＳｉＮ、７はＰ−ＳｉＯ、８は電極が形成
される溝であり、１０はＡＬ２である。

【００７１】この構造体のＡＬ２（１０）側をＣＭＰ研
磨し、Ｐ−ＳｉＯ７上のＡＬ２２０の研磨レートと、
電極が形成される溝８の１ｍｍ² あたりに占める面積
率、つまり，電極面積占有率の相関を示したものが図４
である。ここでＣＭＰ条件は、第１の実施例で説明した
条件である。

【００７２】図４に示されるように、凸部ＡＬ２（２
０）の研磨レートは、電極の面積占有率に依存してい
る。

【００７３】ここで例えば、画像表示部の画素電極の面
積占有率が７０％である場合、画像表示部の凸部Ａｌ研
磨レートは、約３５００Å／ｍｉｎとなる。ボンディン
グパッド周辺部のダミー電極の電極面積占有率を７０％
±２０％とした場合、そこにおける凸部Ａｌ研磨レート
は、電極面積占有率５０％においては、約３２００Å／
ｍｉｎ、電極面積占有率９０％においては約３８００Å
／ｍｉｎとなり、画像表示部の凸部Ａｌ研磨レート約３
５００Å／ｍｉｎの±１０％の範囲に抑えることが可能
であることがわかる。

【００７４】現状のＣＭＰ条件において、ＡＬの研磨レ
ートのウエハ面内均一性は、（ＭＡＸ−ＭＩＮ）／ＡＶ
ＥＲＡＧＥで２０〜３０％であるので、上記２者の１０
％以下の研磨レートの差は研磨レート面内分布に比べ十
分に小さく、ＣＭＰ後のデバイス表面の仕上がりを左右
する支配的要因でない値であることがわかる。

【００７５】したがって、ダミー電極１２と画素電極の
面積占有率の差を２０％以下にする条件のもとで、ダミ
ー電極１２のパターンを高い自由度で形成することがで
きる。

【００７６】（第３の実施例）本発明の第３の実施例を
図５に示す。同図において、３０は石英基板、３１は単
結晶Ｓｉ層である。図において、前記実施例と同じ部分
は、同じ符号を付けて、説明は略する。

【００７７】本実施例の特徴は、ＳＯＩ（Ｓｉｌｉｃｏ
ｎＯｎＩｎｓｕｌａｔｏｒ）基板を用いた点であ
る。これにより、周辺回路および画素部のスイッチング
素子の高速駆動が可能となり表示装置の高精細化が可能
となる。

【００７８】（第４の実施例）図１４に本発明の液晶表
示装置を用いた前面及び背面投写型液晶表示装置光学系
の構成図を示す。本図はその上面図を表す図１４
（ａ）、正面図を表す図１４（ｂ）、側面図を表す図１
４（ｃ）から成っている。同図において、１３０１はス
クリーンに投射する投影レンズ、１３０２はマイクロレ
ンズ付液晶パネル、１３０３は偏光ビームスプリッター
（ＰＢＳ）、１３４０はＲ（赤色光）反射ダイクロイッ
クミラー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイ
クロイックミラー、１３４２はＢ（青色光）反射ダイク
ロイックミラー、１３４３は全色光を反射する高反射ミ
ラー、１３５０はフレネルレンズ、１３５１は凸レン
ズ、１３０６はロッド型インテグレーター、１３０７は
楕円リフレクター、１３０８はメタルハライド、ＵＨＰ
等のアークランプである。ここで、Ｒ（赤色光）反射ダ
イクロイックミラー１３４０、Ｂ／Ｇ（青色＆緑色光）
反射ダイクロイックミラー１３４１、Ｂ（青色光）反射
ダイクロイックミラー１３４２はそれぞれ図１５に示し
たような分光反射特性を有している。そしてこれらのダ
イクロイックミラーは高反射ミラー１３４３とともに、
図１６の斜視図に示したように３次元的に配置されてお
り、後述するように白色照明光をＲＧＢに色分解すると
ともに、液晶パネル１３０２に対して各原色光が、３次
元的に異なる方向から該液晶パネル１３０２を照明する
ようにしている。

【００７９】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図１４（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。この
Ｂ反射ダイクロイックミラー１３４２ではＢ光（青色
光）のみが反射され、ｚ軸−方向つまり下側（図１４
（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反
射ダイクロイックミラー１３４０に向かう。一方Ｂ光以
外の色光（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラ
ー１３４２を通過し、高反射ミラー１３４３により直角
にｚ軸−方向（下側）に反射され、やはりＲ反射ダイク
ロイックミラー１３４０に向かう。ここで、Ｂ反射ダイ
クロイックミラー１３４２と高反射ミラー１３４３は共
に図１４（ａ）の正面図を基にして言えば、インテグレ
ーター１３０６からの光束（ｘ軸−方向）をｚ軸−方向
（下側）に反射するように配置しており、高反射ミラー
１３４３はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度
４５°の傾きとなっている。それに対してＢ反射ダイク
ロイックミラー１３４２はやはりｙ軸方向を回転軸にｘ
−ｙ平面に対して、この４５°よりも浅い角度に設定さ
れている。従って、高反射ミラー１３４３で反射された
Ｒ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、
Ｂ反射ダイクロイックミラー１３４２で反射されたＢ光
はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で下方
向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３
０２上の照明範囲を一致させるため、各色光の主光線は
液晶パネル１３０２上で交差するように、高反射ミラー
１３４３とＢ反射ダイクロイックミラー１３４２のシフ
ト量およびチルト量が選択されている。

【００８０】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。

【００８１】このうちＢ光は前述したように（図１４
（ａ）、図１４（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー１３４１による反射後は、ｙ軸に
対して所定の角度（ｘ−ｙ面内チルト）を維持し、その
角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３
０２を照明する。

【００８２】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図１４（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。また、前述と同様にＲＧＢ各色光の液晶パネル１
３０２上の照明範囲を一致させるため、各色光の主光線
は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射
ダイクロイックミラー１３４１とＲ反射ダイクロイック
ミラー１３４０のシフト量およびチルト量が選択されて
いる。さらに、図１５（ａ）に示したようにＢ反射ダイ
クロイックミラー１３４１のカット波長は４８０ｎｍ、
図１５（ｂ）に示したようにＢ／Ｇ反射ダイクロイック
ミラー１３４１のカット波長は５７０ｎｍ、図１５
（ｃ）に示したようにＲ反射ダイクロイックミラー１３
４０のカット波長は６００ｎｍであるから、不要な橙色
光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。

【００８３】そして後述するように液晶パネル１３０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図２６に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル２からの光束の広がりはこのように比較的小さくなる
ので、より小さな開口数の投影レンズでもスクリーン上
で十分に明るい投影画像を得ることができ、より安価な
投影レンズを用いることが可能になる。また、図２７に
示す縦方向に同一色が並ぶストライプタイプの表示方式
の例を本実施形態に用いることも可能であるが、後述す
るように、マイクロレンズを用いた液晶パネルの場合は
好ましくない。

【００８４】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図１７に該液晶パネル１３０２
の拡大断面模式図（図１６のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。また、１２５２は
周辺シール部である。ここで、本実施形態では、Ｒ，
Ｇ，Ｂ画素が、１パネルに集約されており、１画素のサ
イズは小さくなる。従って、開口率を上げることの重要
性が大きく、集光された光の範囲には、反射電極が存在
していなければならない。マイクロレンズ１３２２は、
いわゆるイオン交換法によりガラス基板（アルカリ系ガ
ラス）１３２１の表面上に形成されており、画素電極１
３２６のピッチの倍のピッチで２次元的アレイ構造を成
している。

【００８５】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。他の実施形態と比べると電圧値が低く、画
素電極１３２６の電位の精度はさらに重要になってくる
ため、本発明の回路、構成は有効であり、単板で画素数
も多く、従ってビデオ線の本数も多いため、他の実施形
態のカップリング容量の削減は非常に有効となる。画素
電極１３２６はＡｌから成り、反射鏡を兼ねており、表
面性を良くして反射率を向上させるため、パターニング
後の最終工程でいわゆるＣＭＰ処理を施している（詳し
くは後述する）。

【００８６】アクティブマトリックス駆動回路部１３２
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、上記画素電極１３２６をアクティ
ブマトリックス駆動するものであり、該回路マトリック
スの周辺部には、不図示のゲート線ドライバー（垂直レ
ジスター等）や信号線ドライバー（水平レジスター等）
が設けられている（詳しくは後述する）。これらの周辺
ドライバーおよびアクティブマトリックス駆動回路はＲ
ＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き込む
ように構成されており、該各画素電極１３２６はカラー
フィルターは有さないものの、前記アクティブマトリッ
クス駆動回路にて書き込まれる原色映像信号により各Ｒ
ＧＢ画素として区別され、後述する所定のＲＧＢ画素配
列を形成している。

【００８７】ここで、液晶パネル１３０２に対して照明
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。

【００８８】ここで、その変調度合いによりＰＢＳ面１
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図１７中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。

【００８９】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図１７の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。

【００９０】次に、図１８に本例での色分解・色合成の
原理説明図を示す。ここで、図１８（ａ）は液晶パネル
１３０２の上面模式図、図１８（ｂ）、図１８（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ
方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図１８（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図１８（ｃ）はｙ−ｚ断面を表す上記図１７に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図１８（ｂ）は該液晶パネル１３０２のｘ−
ｙ断面に対応するものである。このｘ−ｙ断面について
は、Ｂ画素電極とＧ画素電極とが図１８（ｃ）と同様に
交互に配置されており、やはり各Ｇ画素電極は各マイク
ロレンズ中心の真下に配置され、各Ｂ画素電極は各マイ
クロレンズ間境界の真下に配置されている。

【００９１】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ１３０３による偏光化
後、図１４中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。

【００９２】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…
の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとな
っているが、図１８（ａ）はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはｘ−ｚ両方向と
もにマイクロレンズのそれの半分になっている。また、
Ｇ画素は平面的にもマイクロレンズ中心の真下に位置
し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界
に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレン
ズ境界に位置している。また、１つのマイクロレンズ単
位の形状は矩形（画素の２倍サイズ）となっている。

【００９３】図１９に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲＧＢ画素のまとまりを示している。つまり、図
１７のアクティブマトリックス駆動回路部１３２７によ
り各ＲＧＢ画素が駆動される際、破線格子１３２９で示
されるＲＧＢ画素ユニットは同一画素位置に対応したＲ
ＧＢ映像信号にて駆動される。ここでＲ画素電極１３２
６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画素電極１３２６ｂか
ら成る１つの絵素に注目してみると、まずＲ画素電極１
３２６ｒは矢印ｒ１で示されるようにマイクロレンズ１
３２２ｂから前述したように斜めに入射するＲ光で照明
され、そのＲ反射光は矢印ｒ−２で示すようにマイクロ
レンズ１３２２ａを通じて出射する。Ｂ画素電極１３２
６ｂは矢印ｂ１で示されるようにマイクロレンズ１３２
２ｃから前述したように斜めに入射するＢ光で照明さ
れ、そのＢ反射光は矢印ｂ２で示すようにやはりマイク
ロレンズ１３２２ａを通じて出射する。またＧ画素電極
１３２６ｇは正面後面矢印ｇ１２で示されるように、マ
イクロレンズ１３２２ａから前述したように垂直（紙面
奥へ向かう方向）に入射するＧ光で照明され、そのＧ反
射光は同じマイクロレンズ１３２２ａを通じて垂直に
（紙面手前に出てくる方向）出射する。

【００９４】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。

【００９５】従って、図２０に示すように本液晶パネル
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ１３２２の
位置がスクリーン１３０９上に結像投影されるように光
学調整すると、その投影画像は図２２に示すようなマイ
クロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、従
来のようないわゆるＲＧＢモザイクが無い、質感の高い
良好なカラー画像表示が可能となる。

【００９６】つぎに、図１７に示すように、アクティブ
マトリックス駆動回路部１３２７は各画素電極１３２６
の下に存在するため、図１７の回路断面図上では絵素を
構成する各ＲＧＢ画素は単純に横並びに描かれている
が、各画素ＦＥＴのドレインは、図１９に示したような
２次元的配列の各ＲＧＢ画素電極１３２６に接続してい
る。

【００９７】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図２１に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストであり、楕円リフレクター
１３０７内のアークランプ１３０８を駆動点灯する。１
３１５は電源回路であり、各回路ブロックに対して電源
を供給している。１３１３は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては、ごく一般的なものであり、特に駆動回路系に負
担を掛けることなく、前述したようなＲＧＢモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。

【００９８】ところで図２３に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲＧＢ画素ユニットからの反射光が１つ
の共通マイクロレンズから出射するように、Ｂ光を垂直
入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とすること
により、前例と全く同様な効果を得ることができる。ま
た、さらにマイクロレンズ１３２２の中心真下位置にＲ
画素を配列しその他の色画素を左右または上下方向にＲ
画素に対してＧ，Ｂ画素を交互に並ぶようにしても良
い。

【００９９】（第５の実施例）図２４に本発明に係わる
液晶パネルの他の実施形態を示す。同図は本液晶パネル
１３２０の部分拡大断面図である。前記他の実施形態と
の相違点を述べると、まず対向ガラス基板としてシート
ガラス１３２３を用いており、マイクロレンズ１２２０
については、シートガラス１３２３上に熱可塑性樹脂を
用いたいわゆるリフロー法により形成している。さら
に、非画素部にスペーサー柱１２５１を感光性樹脂のフ
ォトリソグラフィーにて形成している。該液晶パネル１
３２０の部分上面図を図２５（ａ）に示す。この図から
判るようにスペーサー柱１２５１は所定の画素のピッチ
でマイクロレンズ１２２０の角隅部の非画素領域に形成
されている。このスペーサー柱１２５１を通るＡ−Ａ′
断面図を図２５（ｂ）に示す。このスペーサー柱１２５
１の形成密度については１０〜１００画素ピッチでマト
リックス状に設けるのが好ましく、シートガラス１３２
３の平面性と液晶の注入性というスペーサー柱数に対し
て相反するパラメーターを共に満足するように設定する
必要がある。また本実施形態では金属膜パターンによる
遮光層１２２１を設けており、各マイクロレンズ境界部
分からの漏れ光の進入を防止している。これにより、こ
のような漏れ光による投影画像の彩度低下（各原色画像
光の混色による）やコントラスト低下が防止される。従
って本液晶パネル１３２０を用いて、本実施形態の如き
液晶パネルを備えた投写型表示装置を構成することによ
り、さらにメリハリのある良好な画質が得られるように
なる。

【０１００】

【発明の効果】以上説明したように、画像表示部の単位
面積あたりの被研磨面積と、画像表示部以外の、例えば
ボンディングパッド部の単位面積あたりの被研磨面積を
同等としてチップ内の研磨レートをほぼ一定に保つこと
により、ＣＭＰ後の仕上がり表面形状を均一にすること
が可能となる。

【０１０１】従って、本発明によれば、チップ内の研磨
レートを等しくできることにより、チップ表面に露出し
たボンディングパッド等のショートを防止でき、歩留り
を向上できる。また、ＣＭＰ工程のマージンを大きくす
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるボンディングパッ
ド部の製造工程図である。

【図２】本発明の第１の実施例によるボンディングパッ
ド部の製造工程図である。

【図３】本発明の第２の実施例によるボンディングパッ
ド部の斜視図（ａ）及びダミー電極部の断面図である。

【図４】凸部研磨レートと、ダミー電極面積占有率の相
関図である。

【図５】本発明の第３の実施例によるボンディングパッ
ド部の製造工程図である。

【図６】従来例の画像表示部の平面図である。

【図７】本発明によるＣＭＰにより製造される液晶素子
の断面図である。

【図８】本発明による液晶装置の概略的回路図である。

【図９】本発明による液晶装置のブロック図である。

【図１０】本発明による液晶装置の入力部のディレイ回
路を含む回路図である。

【図１１】本発明による液晶装置の液晶パネルの概念図
である。

【図１２】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。

【図１３】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。

【図１４】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。

【図１５】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。

【図１６】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。

【図１７】本発明による液晶パネルの一実施形態の断面
図である。

【図１８】本発明による液晶パネルの色分解・色合成の
原理説明図である。

【図１９】本発明による一実施形態の液晶パネルの部分
拡大上面図である。

【図２０】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。

【図２１】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。

【図２２】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。

【図２３】本発明による一実施形態の液晶パネルの部分
断面図である。

【図２４】本発明による一実施形態の液晶パネルの部分
拡大断面図である。

【図２５】本発明による一実施形態の液晶パネルの部分
拡大上面図と断面図である。

【図２６】液晶装置の液晶パネルの光束進行方向を示す
概念図である。

【図２７】液晶装置の液晶パネルのカラー画素構成図で
ある。

【符号の説明】

１Ｓｉ基板２Ｆｉｅｌｄ酸化膜３ＢＰＳＧ４ＡＬ１５層間絶縁膜６Ｐ−ＳｉＮ７Ｐ−ＳｉＯ８溝９スルーホール１０ＡＬ２１１ボンディングパッド１２ダミー電極２０凸部ＡＬ２３０石英基板３１単結晶Ｓｉ層５１表示画素エリア５２信号、走査駆動回路５３ダミー画素３０１半導体基板３０２，３０２′ ｐ型及びｎ型ウェル３０３，３０３′，３０３″ ソース領域３０４ゲート領域３０５，３０５′，３０５″ ドレイン領域３０６ＬＯＣＯＳ絶縁層３０７遮光層３０８ＰＳＧ３０９プラズマＳｉＮ３１０ソース電極３１１連結電極３１２反射電極＆画素電極３１４液晶層３１５共通透明電極３１６対向電極３１７，３１７′ 高濃度不純物領域３１９表示領域３２０反射防止膜３２１，３２２シフトレジスタ３３２昇圧レベルシフター３４２インバータ３５１シール３７８液晶装置４５５，４５６，４５７液晶装置２０１，５０１半導体基板２０２，５０２スクライブ領域２０３，５０３選択酸化膜５０４ウェル２０５，５０５，７０５，８０５第１の絶縁膜２０７，５０７，７０７，８０８コンタクト２０９，５０９，７０９，８０９金属層６０２，６０３金属層６０１有効領域５１１スルーホール７０１，８０２絶縁基板８１０透明絶縁膜３０１半導体基板３０２，３０２’ ｐ型及びｎ型ウェル３０３，３０３’ ソース領域３０４ゲート領域３０５，３０５’ ドレイン領域３０６ＬＯＣＯＳ絶縁層３０７遮光層３０８ＰＳＧ３０９プラズマＳｉＮ３１０ソース電極３１１連結電極３１２反射電極＆画素電極３１３反射防止膜３１４液晶層３１５共通透明電極３１６対向電極３１７，３１７’ 高濃度不純物領域３１９表示領域３２０反射防止膜３２１，３２２シフトレジスタ３２３ｎＭＯＳ３２４ｐＭＯＳ３２５保持容量３２７信号転送スイッチ３２８リセットスイッチ３２９リセットパルス入力端子３３０リセット電源端子３３１映像信号入力端子３３２昇圧レベルシフター３４２パルスｄｅｌａｙ用インバータ３４３スイッチ３４４出力３４５容量３４６保護回路３５１シール部３５２電極パッド３５３クロックバッファー３７１光源３７２集光レンズ３７３，３７５フレネルレンズ３７４色分解光学素子３７６ミラー３７７視野レンズ３７８液晶装置３７９絞り部３８０投影レンズ３８１スクリーン３８５電源３８６プラグ３８７ランプ温度検出３８８制御ボード３８９フィルタ安全スイッチ４５３メインボード４５４液晶パネルドライブヘッドボード４５５，４５６，４５７液晶装置１２２０マイクロレンズ（リフロー熱ダレ式）１２５１スペーサー柱１２５２周辺シール部１３０１投影レンズ１３０２マイクロレンズ付液晶パネル１３０３偏光ビームスプリッター（ＰＢＳ）１３０６ロッド型インテグレータ１３０７楕円リフレクター１３０８アークランプ１３０９スクリーン１３１０パネルドライバー１３１１デコーダー１３１２インターフェース回路１３１４バラスト（アークランプ点灯回路）１３２０マイクロレンズ付液晶パネル１３２１マイクロレンズガラス基板１３２２マイクロレンズ（インデックス分布式）１３２３シートガラス１３２４対向透明電極１３２５液晶１３２６画素電極１３２７アクティブマトリックス駆動回路部１３２８シリコン半導体基板１３２９基本絵素単位１３４０Ｒ反射ダイクロイックミラー１３４１Ｂ／Ｇ反射ダイクロイックミラー１３４２Ｂ反射ダイクロイックミラー１３４３高反射ミラー１３５０フレネルレンズ（第２コンデンサーレンズ）１３５１第１コンデンサーレンズ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/304 ３２１Ｈ０１Ｌ 21/304 ３２１Ｓ

Claims

【特許請求の範囲】

【請求項１】実質的に平坦な表面を有した複数の画素
電極と、該画素電極とともに研磨されて形成された入出
力電極とを有する表示装置用基板において、前記入出力電極の周囲に、前記画素電極と同じ研磨レー
トにするべく配置された電気的にフローティングなダミ
ー電極を有することを特徴とする表示装置用基板。
【請求項２】前記ダミー電極は、前記画素電極と同じ
材料で任意の形状、任意の寸法の複数の電気的にフロー
ティングな領域であり、該フローティング領域の単位面積当たりの面積占有率
が、上記画素電極が配された画像表示部の単位面積当た
りの画素電極の面積占有率の±２０％以内である請求項
１に記載の表示装置用基板。
【請求項３】前記表示装置用基板は、前記画素電極毎
にスイッチング素子を配したアクティブマトリクス基板
であり、該基板へ電源あるいは信号を引き込む、および
前記アクティブマトリクス基板から電源あるいは信号を
引き出すための入出力電極と、該入出力電極間に配され
た、前記画素電極と同じ材料で任意の形状、任意の寸法
の複数の電気的にフローティングな領域を有し、該フローティング領域の単位面積当たりの面積占有率
が、上記画素電極が配された画像表示部の単位面積当た
りの画素電極の面積占有率と同じである請求項１に記載
の表示装置用基板。
【請求項４】前記フローティング領域が、前記画素電
極と同じ形状、同じ寸法、同じ配列である請求項１記載
の表示装置用基板。
【請求項５】前記入出力電極は、ボンディングパッド
である請求項１〜４のいずれかに記載の表示装置用基
板。
【請求項６】実質的に平坦な表面に研磨して形成され
た画素電極と、それぞれの前記画素電極毎に配したスイッチング素子と
を配したアクティブマトリクス基板と、該アクティブマトリクス基板に対向する対向電極基板
と、前記アクティブマトリクス基板と対向電極基板の間に挟
持された液晶と、前記アクティブマトリクス基板へ電源あるいは信号の引
き込み、及び前記アクティブマトリクス基板から電源あ
るいは信号を引き出すため、前記画素電極と共に研磨さ
れて形成された入出力電極と、を具備してなる液晶表示
装置であって、前記入出力電極の周囲に、前記画素電極領域の研磨レー
トと同じにするべく配置された電気的にフローティング
な領域であるダミー電極を有することを特徴とする液晶
表示装置。
【請求項７】実質的に平坦な表面に研磨して形成され
た画素電極と、それぞれの前記画素電極毎に配したスイッチング素子と
を配したアクティブマトリクス基板と、該アクティブマトリクス基板に対向する対向電極基板
と、前記アクティブマトリクス基板と対向電極基板の間に挟
持された液晶と、前記アクティブマトリクス基板へ電源あるいは信号を引
き込む、及び前記アクティブマトリクス基板から電源あ
るいは信号を引き出すため、前記画素電極と共に研磨さ
れて形成された入出力電極と、を具備してなる液晶表示
装置であって、前記入出力電極の周囲に配置された、前記画素電極と同
じ材料で任意の形状の複数の電気的にフローティングな
領域と、該電気的にフローティングな領域の周囲に混在して形成
され、少なくとも前記入出力電極を取り囲むように配さ
れた絶縁層領域と、を有することを特徴とする液晶表示
装置。
【請求項８】前記電気的にフローティングな領域の単
位面積当たりの面積占有率が、上記画素電極が配された
画像表示部の単位面積当たりの画素電極の面積占有率の
±２０％以内である請求項６又は７に記載の液晶表示装
置。
【請求項９】前記電気的にフローティングな領域の単
位面積当たりの面積占有率が、上記画素電極が配された
画像表示部の単位面積当たりの画素電極の面積占有率と
同じである請求項６又は７記載の液晶表示装置。
【請求項１０】前記電気的にフローティングな領域
が、前記画素電極と同じ形状、同じ寸法、同じ配列であ
る請求項６又は７記載の液晶表示装置。
【請求項１１】請求項６〜１０のいずれか１項に記載
の液晶表示装置を用いたことを特徴とする投写型液晶表
示装置。
【請求項１２】請求項１１記載の投写型液晶表示装置
において、液晶パネルを３色カラー用に少なくとも３個
有し、高反射ミラーと、青色反射ダイクロイックミラー
とで青色光を分離し、更に赤色反射ダイクロイックミラ
ーと、緑色／青色反射ダイクロイックミラーで赤色と緑
色とを分離して、各液晶パネルを投射することを特徴と
する投写型液晶表示装置。