JP3573160B2 - 電気光学パネルおよび電子機器 - Google Patents

Description

本発明は、一画素当たり２個のトランジスタ素子を有する電気光学パネルおよびこれを用いた電子機器に関するものである。

従来の液晶表示パネルは、素子基板、対向基板、これらの基板間に挟持される液晶から構成されている。そして、素子基板の画像表示領域には、複数のデータ線、複数の走査線が形成されており、それらの交差に対応してマトリクス状に配列した画素の各々に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと称する）が設けられている。

画素の回路構成については各種のものが提案されているが、そのうちの一つとして、ＰチャネルＴＦＴとＮチャネルＴＦＴとを組み合わせて用いるものがある。図２６は、従来の液晶装置に用いられる素子基板の一画素に相当する回路を示す回路図である。この図において、データ線６にはＰチャネルＴＦＴ１およびＮチャネルＴＦＴ２のソース電極が接続される一方、走査線５ａにはＰチャネルＴＦＴ１のゲート電極が接続され、走査線５ｂにはＮチャネルＴＦＴ２のゲート電極が接続されている。

また、ＰチャネルＴＦＴ１およびＮチャネルＴＦＴ２の各ドレイン電極は画素電極３に接続され、さらにＮチャネルＴＦＴ２のドレイン電極は保持容量４に接続されている。ここで、画素電極３、対向基板に形成される共通電極、および液晶によって液晶容量が形成される。

このような画素構成において、データ線６に供給される画像信号は、ＰチャネルＴＦＴ１およびＮチャネルＴＦＴ２がオン状態になると、液晶容量７と保持容量４とに書き込まれる。そして、ＰチャネルＴＦＴ１およびＮチャネルＴＦＴ２がオフ状態になると、液晶容量７と保持容量４とに書き込まれた電圧が保持される。液晶は印加電圧に応じて透過率が変化するので、階調表示が可能となる。

ここで、液晶容量７の他に保持容量４を設けたのは、ＰチャネルＴＦＴ１およびＮチャネルＴＦＴ２のオフリークによる液晶への印加電圧の低下を防止するとともに、縦方向のクローストークを防止するためである。

ところで、上述した画素構成にあっては、保持容量４に対する画像信号の書込経路が、ＰチャネルＴＦＴ１を経由する場合とＮチャネルＴＦＴ２を経由する場合とで相違する。すなわち、図２７および図２８に示すように、ＰチャネルＴＦＴ１を経由する場合には画素電極３を経由して画像信号が保持容量４に書き込まれるのに対して、ＮチャネルＴＦＴ２を経由する場合には、画素電極３を経由することなく、直接、保持容量４に画像信号が書き込まれる。

図２７は、ＮチャネルＴＦＴ２を経由して画像信号を保持容量４に書き込む場合の等価回路を示す回路図であり、図２８は、ＰチャネルＴＦＴ１を経由して画像信号を保持容量４に書き込む場合の等価回路を示す回路図である。これら図において、ＲonはＰチャネルＴＦＴ１およびＮチャネルＴＦＴ２のオン抵抗値、Ｒitoは画素電極３の等価抵抗値、Ｃｈは保持容量４の容量値を各々示している。

これらの図から明らかなようにＮチャネルＴＦＴ２を経由する場合の時定数は「Ｒon・Ｃｈ」となる一方、ＰチャネルＴＦＴ１を経由する場合の時定数は「(Ｒon＋Ｒito)・Ｃｈ」となる。ここで、画素電極８の等価抵抗値Ｒitoは、オン抵抗値Ｒonと比較して大きい。

したがって、ＰチャネルＴＦＴ１から画像信号を書き込む場合には、ＮチャネルＴＦＴ２から画像信号を書き込む場合と比較して、時定数が大きくなる。このため、保持容量４の電圧と画像信号の電圧との差が大きい場合には、ＰチャネルＴＦＴ１経由で書き込む場合に十分に画像信号を書き込むことができず、コントラスト比を大きく取ることができないといった問題があった。

特に、高精細度な画像を表示させる場合には走査線５ａ，５ｂやデータ線６の本数が多くなるが、走査線５ａ，５ｂやデータ線６の本数が増加するほど、走査線５ａ，５ｂやデータ線６の選択期間が短くなるため、時定数の相違による書き込み不足が重要な問題となる。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、１画素当たり、２つのトランジシタ素子を用いた構成の特徴を有効に発揮できる電気光学パネル、これを用いた電子機器を提供することにある。

上記目的を達成するために、本発明の電気光学パネルは、素子基板と、対向基板と、前記素子基板と前記対向基板とに挟持される電気光学物質とを有するものであって、前記素子基板は、複数の対となる走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置され、対となる一方の前記走査線と他方の前記走査線との間に各々配置された画素電極と、対となる前記走査線の一方とゲート電極が接続され、前記データ線とソース電極が接続され、前記画素電極とドレイン電極が接続される第１トランジスタ素子と、対となる前記走査線の他方とゲート電極が接続され、前記データ線とソース電極が接続され、前記画素電極とドレイン電極が接続される第２トランジスタ素子と、前記第２トランジスタ素子のドレイン電極と接続される容量素子と、前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する配線とを備えることを特徴とする。

この発明によれば、第１トランジスタ素子のドレイン電極と第２トランジスタ素子のドレイン電極とを接続する配線を備えるから、画素電極と別の経路で第１トランジスタ素子のドレイン電極と第２トランジスタ素子のドレイン電極とが接続されることになる。したがって、両ドレイン電極間の等価抵抗値は、配線を設けない場合と比較して小さくなるから、第１トランジスタ素子を介して保持容量に信号を書き込む場合の時定数を小さくすることができる。

ここで、前記配線の抵抗値は、前記前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する前記画素電極の等価抵抗値より小さいことが望ましい。さらに、低抵抗の観点から、配線としては、アルミニウムや銀、クロムといった高融点材料を用いることが好ましい。このように配線の抵抗値を小さくすることによって、第１トランジスタ素子を介して保持容量に信号を書き込む場合の時定数をより一層小さくすることができる。走査線やデータ線の選択期間が短い場合には、データ線に供給される画像信号を短時間で保持容量に書き込む必要があるが、上述したようにドレイン電極間を短絡させる配線を設けると、第１トランジスタ素子を介して保持容量に画像信号を書き込む場合の時定数を小さくすることができる。

この結果、短時間に画像信号を十分保持容量に書き込むことができるので、コントラスト比を高く取ることができ、メリハリのある鮮明な画像を表示させることが可能となる。また、走査線やデータ線の本数を増加させて選択期間が短くなっても、そのような選択期間中に画像信号を確実に保持容量に書き込むことができるので、高精細度な画像を高品質で表示することが可能となる。

さらに、時定数の差に起因して発生する表示ムラを大幅に低減することが可能となる。保持容量への書き込みが容易になることから、データ線に供給する画像信号の信号振幅を小さくすることができる。また、これに伴って、走査線信号の振幅を小さくすることができる。これにより、駆動回路の電源電圧を低くすることができ、消費電力を低減することが可能となる。

また、前記対向基板には共通電極と、格子状のブラックマトリックスとが形成され、前記配線は、前記ブラックマトリックスと重なるように配置するようにしてもよい。配線の部分は光が透過しないため、単純に配線を設けると開口率が低下することになるが、この発明のようにブラックマトリックスと重複するように配線を配置すれば、開口率を損なうことなく書込時定数を小さくすることができる。

次に、本発明の電気光学パネルは、素子基板と、対向基板と、前記素子基板と前記対向基板とに挟持される電気光学物質とを有するものであって、前記素子基板は、複数の対となる走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置され、対となる一方の前記走査線と他方の前記走査線との間に各々配置された画素電極と、対となる前記走査線の一方とゲート電極が接続され、前記データ線とソース電極が接続される第１トランジスタ素子と、対となる前記走査線の他方とゲート電極が接続され、前記データ線とソース電極が接続される第２トランジスタ素子と、前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する配線とを備え、前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する前記配線と前記画素電極とを接続することをを特徴とする。

この発明によれば、前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する前記配線と画素電極とが接続されているので、画素電極に画像信号に応じた電圧を印加することが可能となる。また、ドレイン電極と画素電極との接続を１箇所で済ませることが可能となる。

ここで、前記第２トランジスタ素子のドレイン電極と接続される容量素子を備えるものであってもよい。この場合には、配線を介して画像信号が容量素子に書き込まれることになる。

また、上述した電気光学パネルにおいて、前記第１および第２トランジスタ素子は、ソース領域、ゲート領域およびドレイン領域からなるポリシリコン層と、前記ポリシリコン層の上に形成されるゲート絶縁膜とを備え、前記ドレイン電極は、前記ゲート絶縁膜に形成された第１コンタクトホールを介して前記ドレイン領域と接続され、前記画素電極と前記ドレイン電極とは第２コンタクトホールを介して接続され、前記配線の抵抗値は、前記第１コンタクトホールの等価抵抗値または前記第２コンタクトホールの等価抵抗値より小さいことが望ましい。この発明によれば、配線の抵抗値を小さくすることによって、第１トランジスタ素子を介して保持容量に信号を書き込む場合の時定数をより一層小さくすることができる。

また、前記第１および第２トランジスタ素子は、ソース領域、ゲート領域およびドレイン領域からなるポリシリコン層と、前記ポリシリコン層の上に形成されるゲート絶縁膜とを備え、前記ドレイン電極は、前記ゲート絶縁膜に形成された第１コンタクトホールを介して前記ドレイン領域と接続され、前記画素電極と前記ドレイン電極とは第２コンタクトホールを介して接続され、前記対向基板には共通電極と、格子状のブラックマトリックスとが形成され、前記第２コンタクトホールは、前記ブラックマトリックスと重なるように配置されることが望ましい。第２コンタクトホールは、電気光学物質との接触状態が画素電極と異なるため、当該領域は電気光学物質に印加される電界の状態が画素電極と相違する。しかし、この発明によれば、第２コンタクトホールはブラックマトリックスで覆われることになるので、明るさが異なる当該領域を人の目から隠すことが可能となる。

また、前記第１トランジスタ素子は、Ｐ型の薄膜トランジスタ素子で構成され、前記第２トランジスタ素子は、Ｎ型の薄膜トランジスタで構成されるものであってもよい。逆に、前記第１トランジスタ素子は、Ｎ型の薄膜トランジスタ素子で構成され、前記第２トランジスタ素子は、Ｐ型の薄膜トランジスタで構成されるものであってもよい。

さらに、前記容量素子は、前記他方の走査線に近接して形成された容量線と、前記第２トランジスタ素子のドレイン領域との間で構成されることが好ましい。

保持容量を構成するには、対向する２つの電極が必要とされるが、この例では一方の電極が第２トランジスタ素子のドレイン領域と兼用されているので、一方の電極とその電極とドレイン領域とを接続するためのコンタクトを設ける必要がない。したがって、製造過程を簡略化することができるとともに、保持容量を設けるための面積を縮小して開口率を向上させることが可能となる。

本発明において、前記画素電極は、例えば、透光性導電膜から構成されている。

また、本発明において、前記画素電極は、透光性導電膜から構成されているとともに、一方の面側に前記電気光学物質側が位置し、他方の面側には、入射光を反射する反射層を備える場合があり、この場合、前記配線は、前記反射層に対して前記画素電極とは反対側に形成される。前記反射層の前記画素電極とは反対側のスペースは入射光が透過しないが、このスペースに配線を設けることによって、開口率を低下することなく、画像信号の書込時定数を減少させることができる。

ここで、前記反射層の一部に光を透過する開口部を設ける場合には、前記配線を前記開口部と重ならないように配置することが好ましい。開口部は光を透過するので、この領域に配線を設けると開口率の低下を招くが、本発明によれば、開口率が低下することがない。

本発明において、前記画素電極は、光反射性導電膜から構成される場合もある。

また、本発明の電気光学パネルは、前記素子基板に、対となる前記走査線を順次選択する走査線駆動回路と、前記各データ線に画像信号を供給するデータ線駆動回路とを形成するようにしてもよい。

次に、本発明に係る電子機器は、上述した電気光学パネルを備えたことを特徴とし、例えば、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。

また、本発明の電気光学パネルは、素子基板と、対向基板と、前記素子基板と前記対向基板とに挟持される電気光学物質とを有する電気光学パネルであって、前記素子基板は、複数の対となる走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置され、対となる一方の前記走査線と他方の前記走査線との間に位置するように各々配置された画素電極と、対となる前記走査線の一方とゲート電極が接続され、前記データ線とソース電極が接続される第１トランジスタ素子と、対となる前記走査線の他方とゲート電極が接続され、前記データ線とソース電極が接続される第２トランジスタ素子と、前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する配線とを備え、前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する前記配線と前記画素電極とが接続され、前記画素電極は、透光性導電膜から構成されているとともに、一方の面側に前記電気光学物質側が位置し、他方の面側には、入射光を反射する反射層を備え、前記反射層の一部に光を透過する開口部を設け、前記配線を前記開口部と重ならないように配置したことを特徴とする。

この発明によれば、前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する前記配線と画素電極とが接続されているので、画素電極に画像信号に応じた電圧を印加することが可能となる。

以下、本発明の実施形態について図面を参照して説明する。

＜１：液晶装置の構成＞
＜１−１：液晶装置の全体構成＞
まず、電気光学装置の一例として、透過型の液晶装置を例示して説明する。

図１は、液晶装置の電気的構成を示すブロック図である。この図に示されるように、液晶装置は、液晶表示パネル１００と、タイミングジェネレータ２００と、画像信号処理回路３００とを備えている。また、液晶装置は、液晶表示パネル１００の表示面と反対側にバックライト（図示せず）を備えており、バックライトからの光を液晶表示パネル１００で変調して、表示面から射出するようになっている。

タイミングジェネレータ２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００内部における相展開回路３０２は、一系統の画像信号ＶＩＤを入力すると、これをＮ相（図においてはＮ＝６）の画像信号に展開して並列に出力するものであって、画像信号をＮ個並列の信号に変換する直並列変換回路に相当する。ここで、画像信号をＮ相に展開する理由は、後述するサンプリング回路によって、スイッチング素子として機能するＴＦＴのソース電極における画像信号の印加時間を長くして、データ線の配線容量に対する書込時間を十分に確保するためである。

一方、増幅・反転回路３０４は、相展開された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶表示パネル１００に並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が(1)走査線単位の極性反転であるか、(2)データ信号線単位の極性反転であるか、(3)画素単位の極性反転であるか、(4)画面単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間または１垂直走査期間に設定される。

また、相展開された画像信号ＶＩＤ１〜ＶＩＤ６の液晶表示パネル１００への供給タイミングは、図１に示される液晶装置では同時とするが、ドットクロックに同期して順次ずらしてもよく、この場合は後述するサンプリング回路にてＮ相の画像信号を順次サンプリングすればよい。

＜１−２：液晶表示パネルの構成＞
次に、液晶表示パネル１００の概略構成について図２および図３を参照して説明する。ここで、図２は、液晶表示パネル１００の構造を説明するための斜視図であり、図３は、液晶表示パネル１００の構造を説明するための一部断面図である。これらの図に示されるように、液晶表示パネル１００は、画素電極１１８等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とが、スペーサＳが混入されたシール材１０５によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に液晶１０６が封入された構造となっている。

また、素子基板１０１の対向面であってシール材１０５の外側には、後述する走査線駆動回路１３０、サンプリング回路１４０、およびデータ線駆動回路１５０等の駆動回路群１２０が形成されている。また、そこには、外部接続電極（図示省略）が形成されて、タイミングジェネレータ２００および画像信号処理回路３００からの各種信号を入力するようになっている。なお、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１の外部接続電極から延在する配線と電気的に導通が図られている。

ほかに、対向基板１０２には、液晶表示パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられる。第２に、対向基板１０２には、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられる。第３に、対向基板１０２には、液晶表示パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。

くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には貼付け又は間隙をもって配向方向に応じた偏光板１０３、１０４がそれぞれ設けられる。ただし、液晶１０８として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。

さて、説明を再び図１に戻して、液晶表示パネル１００の電気的構成について説明する。液晶表示パネル１００の素子基板１０１にあっては、画像表示領域ＡＡが形成されている。そこには、図においてＸ方向に沿って平行に一対の走査線が複数配列して形成されている。以下の説明では一対の走査線を区別するために、一方を走査線１１２ａ、他方を走査線１１２ｂと称することにする。また、走査線１１２ａ、１１２ｂと直交するＹ方向に沿って平行に複数本（６ｎ本）のデータ線１１４が形成されている。

そして、これらの走査線１１２ａ、１１２ｂとデータ線１１４とで囲まれる部分が一画素となる。したがって、各画素は、走査線１１２ａ，１１２ｂとデータ線１１４との各交差に対応して、マトリクス状に配列することとなる。

また、各画素は、ＰチャネルＴＦＴ１１６ｐ、ＮチャネルＴＦＴ１１６ｎ、液晶容量ＬＣ、保持容量ＨＣ、および配線Ｌを備えている。ＰチャネルＴＦＴ１１６ｐのゲート電極は走査線１１２ａに接続され、そのソース電極はデータ線１１４に接続され、そのドレイン電極は画素電極１１８に接続されている。一方、ＮチャネルＴＦＴ１１６ｎのゲート電極は走査線１１２ｂに接続され、そのソース電極はデータ線１１４に接続され、そのドレイン電極は画素電極１１８に接続されている。

さらに、保持容量ＨＣの一端はＮチャネルＴＦＴ１１６ｎのドレイン電極に接続され、保持容量ＨＣの他端には、共通電極１０８と同じ電位となるように共通電極電圧Ｖcomが給電されるようになっている。

くわえて、配線Ｌは、ＰチャネルＴＦＴ１１６ｐのドレイン電極とＮチャネルＴＦＴ１１６ｎのドレイン電極とを接続するものである。

このような画素構成において、当該画素を選択する期間においては、走査線１１２ａにはＬレベルの走査線信号が、走査線１１２ｂにはＨレベルの走査線信号が、データ線１１４には画像信号が各々供給される。当該期間にあっては、ＰチャネルＴＦＴ１１６ｐとＮチャネルＴＦＴ１１６ｎとがともにオン状態となり、液晶容量ＬＣと保持容量ＨＣに対して画像信号を書き込むことになる。

次に、駆動回路群１２０は、走査線駆動回路１３０、サンプリング回路１４０、およびデータ線駆動回路１５０からなり、上述のように素子基板１０１上に形成されるものである。これらの回路は、画素のＴＦＴと共通の製造プロセスを用いてＴＦＴで形成されている。これにより、集積化や製造コストの面などにおいて有利となる。なお、この例では、データ線駆動回路１５０とサンプリング回路１４０を別体として説明するが、両者を一体としてデータ線１１４を駆動するデータ線駆動回路と捉えてもよいことは勿論である。

さて、走査線駆動回路１３０は、シフトレジスタを有し、タイミングジェネレータ２００からのＹクロック信号ＹＣＫや、その反転Ｙクロック信号ＹＣＫＢ、Ｙ転送開始パルスＤＹ等に基づいて、走査線信号Ｙ１ａ，Ｙ１ｂ、Ｙ２ａ，Ｙ２ｂ、．．．、Ｙｍａ，Ｙｍｂ（選択信号）を各走査線１１２に対して順次出力するものである。

一方、サンプリング回路１４０は、６本のデータ線１１４を１群とし、これらの群に属するデータ線１１４に対し、サンプリング信号ＳＲ１〜ＳＲｎにしたがって画像信号ＶＩＤ１〜ＶＩＤ６をぞれぞれサンプリングして供給するものである。サンプリング回路１４０には、ＴＦＴからなるスイッチ１４１が各データ線１１４の一端に設けられるとともに、各スイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線に接続され、また、各スイッチ１４１のドレイン電極は１本のデータ線１１４に接続されている。さらに、各群に属するデータ線１１４に接続された各スイッチ１４１のゲート電極は、その群に対応してサンプリング信号ＳＲ１〜ＳＲｎが供給される信号線のいずれかに接続されている。前述したように画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給されるので、サンプリング信号Ｓ１により同時にサンプリングされることとなる。

また、データ線駆動回路１５０は、タイミングジェネレータ２００からのＸクロック信号ＸＣＫや、その反転Ｘクロック信号ＸＣＫＢ、Ｘ転送開始パルスＤＸ等に基づいて、サンプリング信号ＳＲ１〜ＳＲｎ（選択信号）を順次出力するものである。

＜１−３：画素の構成＞
次に画素の構成について説明する。図４は、画素の機械的構成を示す平面図であり、図５は、図４におけるＡ−Ａ’の断面を示す断面図である。

走査線１１２ａ、１１２ｂは凸型をしており（図４参照）、各突出部がＰチャネルＴＦＴ１１６ｐとＮチャネルＴＦＴ１１６ｎとのゲート電極となっている。

また、ＰチャネルＴＦＴ１１６ｐにおいて、高濃度不純物領域２０中のソース領域２３は、コンタクトホールＣＨ１に形成されたソース電極２５を介してデータ線１１４と接続されている（図５参照）。一方、ＰチャネルＴＦＴ１１６ｐのドレイン領域２１はコンタクトホールＣＨ２を介してドレイン電極２４と接続され、さらに、ドレイン電極２４は第２層間絶縁膜３３に形成されたコンタクトホールＣＨ３を介して画素電極１１８に接続されている。ＰチャネルＴＦＴ１１６ｐの高濃度不純物領域２０は、ポリシリコン膜の上からＡｌ（アルミニウム）、Ｂ（ボロン）などのIII族元素のドーパントをイオン注入等によってドープすることによって形成される。

ＰチャネルＴＦＴ１１６ｐと同様に、ＮチャネルＴＦＴ１１６ｎにおいて、高濃度不純物領域１０中のソース領域１１は、コンタクトホールＣＨ４に形成されたソース電極１５を介してデータ線１１４と接続されている。一方、ＮチャネルＴＦＴ１１６ｎのドレイン領域１３はコンタクトホールＣＨ５を介してドレイン電極１６と接続され、さらに、ドレイン電極１６はコンタクトホールＣＨ６を介して画素電極１１８に接続されている。ＮチャネルＴＦＴ１１６ｎの高濃度不純物領域１０は、ポリシリコン膜の上からＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントをイオン注入等によってドープすることによって形成される。

ここで、ＰチャネルＴＦＴ１１６ｐとＮチャネルＴＦＴ１１６ｎとについては、チャネル幅をＰチャネルＴＦＴ１１６ｐで広くする、あるいは、チャネル長をＮチャネルＴＦＴ１１６ｎで長くするなどによって、双方のＩ−Ｖ特性のバランスを調整しておくことが好ましい。

また、ＰチャネルＴＦＴ１１６ｐとＮチャネルＴＦＴ１１６ｎについては、セルフアライン構造、オフセットゲート構造、ＬＤＤ構造のいずれであってもよい。

次に、容量線１６０は、走査線１１２ｂに近接して配置されている。ＮチャネルＴＦＴ１１６ｎの高濃度不純物領域１０においてドレイン領域１３に続く一部の領域１４は、ゲート絶縁膜３１を介して容量線１６０と対向している。なお、この領域１４はドレイン領域１３の一部と考えてもよい。保持容量ＨＣはこの重複領域に形成されている。このようにドレイン領域１３に続く一部の領域１４が保持容量ＨＣとなっているので、ＮチャネルＴＦＴ１１６ｎのドレイン電極１６は保持容量ＨＣと直接接続されている。容量素子は対向する２つの電極とその間に挟時される誘電体によって構成されるが、この例にあっては、一方の電極とドレイン領域（一部の領域１４）とを兼用しているから、一方の電極を別途設ける必要がなくなり、液晶表示パネル１００の構成および製造工程を簡略化することができる。

次に、配線Ｌは、アルミニウム、銀等の高融点金属を材料とするものであって、ＰチャネルＴＦＴ１１６ｐのドレイン電極２４とＮチャネルＴＦＴ１１６ｎのドレイン電極１６とを接続している。また、ドレイン電極２４および１６は、第１層間絶縁膜３２にコンタクトホールＣＨ２、ＣＨ５を形成し、そこにアルミニウム電極を配線することによって形成される。すなわち、配線Ｌは、ソース電極１５、２５、およびドレイン電極１６、２４と同一層間に同時形成されたものである。なお、配線Ｌは、下層側からチタン層、アルミニウム合金層、窒化チタン層などをこの順に積層した複層構造を有する場合もある。

また、配線Ｌは、液晶表示パネル１００を対向基板１０２側から見たとき、そこに設けられる格子状のブラックマトリックスと一部または全部が重なるように配置されている。ブラックマトリックスは、各画素を黒枠で囲むことによって、画像を鮮明に表示させるために用いられるが、当該部分は光を透過しない。一方、配線Ｌも光を透過しないが、ブラックマトリックスと一部または全部が重なるように配置することによって、開口率の低下を防止することができる。

ところで、この例の画素電極１１８は、ＩＴＯ（Indium Tin Oxide）などの透明導電膜によって構成されている。配線Ｌは、高融点金属を材料とするので、ＩＴＯに比較して単位面積当たりの抵抗値が極めて小さい。したがって、配線Ｌによって、ＰチャネルＴＦＴ１１６ｐのドレイン電極２４と保持容量ＨＣとの間に発生する等価抵抗の値を極めて小さくすることが可能となる。

また、ドレイン電極１６および２４とドレイン領域１３および２１とを接続するコンタクトホールＣＨ５およびＣＨ２は、ポリシリコン層１０および２０に最初に接続されるので、一般に、第１コンタクトホールと呼ばれる。また、ドレイン電極１６および２４と画素電極１１８とを接続するコンタクトホールＣＨ６およびＣＨ３は、一般に、第２コンタクトホールと呼ばれる。第１および第２コンタクトホールでは、異なる種類の材料が接触して導通が図られるので、接触面で抵抗が大きくなる。

これに対して、配線Ｌは、ドレイン電極１６および２４と同一プロセスで一体として形成され、しかも低抵抗材料が用いられる。したがって、配線Ｌの等価抵抗値は、第１コンタクトホールまたは第２コンタクトホールの抵抗値と比較して小さくなっている。配線Ｌを設けない場合には、第２コンタクトホールの等価抵抗値によって、画像信号を保持容量ＨＣに書き込む際の時定数が大きくなるが、配線Ｌを設けることによって、時定数を小さくすることが可能となる。

図６は、図４に示す画素構造に対応付けて画素の等価回路を示す回路図である。この図において、接続点Ｚ１〜Ｚ６は上述したコンタクトホールＣＨ１〜ＣＨ６に各々対応している。

＜２：液晶装置の動作＞
次に、液晶装置の動作について説明する。図７は、液晶装置の動作を示すタイミングチャートである。この図に示すように、Ｙ転送開始パルスＤＹは１フィールド期間１Ｆを１周期とするパルスである。走査線駆動回路１３０は、Ｙ転送開始パルスＤＹをＹクロック信号ＹＣＫおよび反転Ｙクロック信号ＹＣＫＢに同期して順次シフトして、走査線信号Ｙ１ａ，Ｙ１ｂ、Ｙ２ａ，Ｙ２ｂ、．．．、Ｙｍａ，Ｙｍｂを生成する。走査線信号Ｙ１ａ，Ｙ２ａ，．．．、Ｙｍａは各走査線１１２ａに供給される一方、走査線信号Ｙ１ｂ，Ｙ２ｂ，．．．、Ｙｍｂは各走査線１１２ｂに供給される。

一方、Ｘ転送開始パルスＤＸは、各走査線信号がアクティブとなる１水平走査期間１Ｈを１周期とするパルスである。データ線駆動回路１５０は、Ｘ転送開始パルスＤＸをＸクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに同期して順次シフトして、サンプリング信号ＳＲ１、ＳＲ２、・・・、ＳＲｎを順次生成する。

例えば、ｉ番目の走査線１１２ａ，１１２ｂとｊ番目のブロックに属するデータ線１１４との交差に対応した画素に画像信号を書き込む場合を考える。この場合、走査線信号Ｙｉａ，Ｙｉｂがアクティブとなり、当該画素のＰチャネルＴＦＴ１１６ｐとＮチャネルＴＦＴ１１６ｎがともにオン状態となる。この状態において、ｊ番目のサンプリング信号ＳＲｊがアクティブにすると、ｊ番目のブロックに対応するサンプリングスイッチ１４１がオン状態となり、画像信号ＶＩＤ１〜ＶＩＤ６が各データ線１１４に供給され、当該画素の液晶容量ＬＣと保持容量ＨＣに画像信号が書き込まれることになる。

仮に、従来の技術で説明したように図５に示す配線Ｌが設けられていないとすれば、保持容量ＨＣへの画像信号の書き込みは次の通りとなる。まず、ＮチャネルＴＦＴ１１６ｎを経由する場合には、データ線１１４→ソース電極１５（コンタクトホールＣＨ４）→ソース領域１１→チャネル領域１２→ドレイン領域１３→保持容量と経路となる。一方、ＰチャネルＴＦＴ１１６ｐを経由する場合には、データ線１１４→ソース電極２５（コンタクトホールＣＨ１）→ソース領域２３→チャネル領域２２→ドレイン領域２１→ドレイン電極２４（コンタクトホールＣＨ２）→コンタクトホールＣＨ３→画素電極１１８→コンタクトホールＣＨ６→ドレイン電極１６（コンタクトホールＣＨ５）→ドレイン領域１３→保持容量ＨＣといった経路となる。

すなわち、ＰチャネルＴＦＴ１１６ｐからの書込経路は、ＮチャネルＴＦＴ１１６ｎからの書込経路に比較して、「ドレイン電極２４（コンタクトホールＣＨ２）→コンタクトホールＣＨ３→画素電極１１８→コンタクトホールＣＨ６→ドレイン電極１６（コンタクトホールＣＨ５）」だけ長くなっている。この書込経路の中で最も抵抗値が大きいのは画素電極１１８である。

これに対して、本実施形態のように配線Ｌを設けると、ＮチャネルＴＦＴ１１６ｎを経由する場合には上述した経路と同様であるが、ＰチャネルＴＦＴ１１６ｐを経由する場合には、データ線１１４→ソース電極２５（コンタクトホールＣＨ１）→ソース領域２３→チャネル領域２２→ドレイン領域２１→ドレイン電極２４（コンタクトホールＣＨ２）→配線Ｌ→ドレイン電極１６→ドレイン領域１３→保持容量ＨＣといった経路となる。

すなわち、ＰチャネルＴＦＴ１１６ｐからの書込経路は、ＮチャネルＴＦＴ１１６ｎからの書込経路に比較して、「ドレイン電極２４（コンタクトホールＣＨ２）→配線Ｌ→ドレイン電極１６（コンタクトホールＣＨ５）」だけ長くなっている。

しかしながら、配線Ｌにはアルミニウムや銀といった低抵抗材料が用いられている。配線Ｌの抵抗値は、上述したように画素電極１１８の抵抗値あるいはコンタクト抵抗値と比較して極めて小さいので、本実施形態によれば、ＰチャネルＴＦＴ１１６ｐを介して画像信号を書き込む場合の時定数を大幅に小さくすることができる。

画像信号はデータ線の選択期間中に保持容量ＨＣに書き込む必要があるが、時定数を大幅に小さくすることができるので、選択期間の長さが短くても画像信号を保持容量ＨＣに十分書き込むことができる。したがって、コントラスト比を大きく取ることができ、メリハリのある鮮明な画像表示が可能となる。また、データ線の本数や走査線の本数を増加させて、選択期間の長さが短くなってもコントラスト比が低下することがなく、高精度な画像を高品質で表示させることができる。

さらに、ＮチャネルＴＦＴ１１６ｎを経由して書き込む場合と、ＰチャネルＴＦＴ１１６ｐを経由して書き込む場合との時定数の差を小さくすることができるので、時定数の差に起因して発生する表示ムラを大幅に低減することが可能となる。

くわえて、保持容量ＨＣへの書き込みが容易になることから、データ線１１４に供給する画像信号の信号振幅を小さくすることができる。また、これに伴って、走査線信号Ｙ１ａ，Ｙ１ｂ、Ｙ２ａ，Ｙ２ｂ、．．．、Ｙｍａ，Ｙｍｂの振幅を小さくするとともに、サンプリング信号ＳＲ１、ＳＲ２、．．．、ＳＲｎの振幅を小さくすることができる。これにより、増幅・反転回路３０４、走査線駆動回路１３０、およびデータ線駆動回路１５０の電源電圧を低くすることができ、消費電力を低減することが可能となる。

＜３：変形例＞
次に、本実施形態の変形例について説明する。

＜３−１：他の画素構成＞
上述した実施形態においては、ＮチャネルＴＦＴ１１６ｎに隣接して容量線を設け、ＮチャネルＴＦＴ１１６ｎのドレイン領域と隣接する領域と容量線との間で保持容量ＨＣを形成するようにしたが、本発明はこれに限定されるものではなく、ＰチャネルＴＦＴ１１６ｐに隣接して容量線を設け、そこに保持容量ＨＣを形成するようにしてもよい。図８は、画素の機械的構成の他の例を示す平面図であり、図９は、図８におけるＢ−Ｂ’の断面を示す断面図である。

図８に示すように、容量線１６０は、走査線１１２ａに近接して配置されている。そして、図９に示すようにＰチャネルＴＦＴ１１６ｐの高濃度不純物領域２０においてドレイン領域２１に続く一部の領域２４は、ゲート絶縁膜３１を介して容量線１６０と対向している。領域２４にはＢ（ボロン）などのIII族元素のドーパントがイオン注入によってドープされている。保持容量ＨＣはこの重複領域に形成されている。ＰチャネルＴＦＴ１１６ｐのドレイン電極２４は保持容量ＨＣと接続されている。

次に、配線Ｌは、上述した実施形態と同様にアルミニウム、銀等の高融点金属を材料とするものであって、ＰチャネルＴＦＴ１１６ｐのドレイン電極２４とＮチャネルＴＦＴ１１６ｎのドレイン電極１６とを接続している。すなわち、ソース電極１５、２５、ドレイン電極１６、２４、および配線Ｌは、同一層間に同時形成されたものである。したがって、ＮチャネルＴＦＴ１１６ｎのドレイン電極１６と保持容量ＨＣとを低い抵抗で接続することが可能となる。

この例によれば、保持容量ＨＣへの画像信号の書き込みは次の通りとなる。まず、ＰチャネルＴＦＴ１１６ｐを経由する場合には、データ線１１４→ソース電極２５（コンタクトホールＣＨ１）→ソース領域２３→チャネル領域２２→ドレイン領域２１→保持容量ＨＣと経路となる。一方、ＮチャネルＴＦＴ１１６ｎを経由する場合には、データ線１１４→ソース電極１５（コンタクトホールＣＨ１）→ソース領域２３→チャネル領域２２→ドレイン領域２１→ドレイン電極２４（コンタクトホールＣＨ２）→コンタクトホールＣＨ３→画素電極１１８→コンタクトホールＣＨ６→ドレイン電極１６（コンタクトホールＣＨ５）→ドレイン領域１３→保持容量ＨＣといった経路となる。

すなわち、ＰチャネルＴＦＴ１１６ｐからの書込経路では、画像信号が保持容量ＨＣに直接書き込まれるのに対して、ＮチャネルＴＦＴ１１６ｎからの書込経路では、配線Ｌを介して画像信号が保持容量ＨＣに直接書き込まれることになる。

しかしながら、配線Ｌには低抵抗材料が用いられているので、その抵抗値は画素電極１１８の抵抗値と比較して極めて小さい。したがって、上述した実施形態においてＰチャネルＴＦＴ１１６ｐを介して書き込む場合と同様に、ＮチャネルＴＦＴ１１６ｎを介して画像信号を書き込む場合の時定数を大幅に小さくすることができる。この結果、応用例においても、コントラスト比を大きく取ることができ、メリハリのある鮮明な画像表示が可能となる。また、データ線の本数や走査線の本数を増加させて、選択期間の長さが短くなってもコントラスト比が低下することがなく、高精度な画像を高品質で表示させることができる。

＜３−２：反射型・半透過反射型の液晶装置＞
上述した実施形態では、透過型の液晶装置について説明したが、本発明は、これに限定されるものではなく、反射型の液晶装置や半透過反射型の液晶装置に適用することができる。

図１０は反射型の液晶装置における画素の機械的構成の一例を示す平面図であり、図１１は、半透過反射型の液晶装置における画素の機械的構成の一例を示す平面図であり、図１２は、図１０のＣ−Ｃ’の断面および図１１のＤ−Ｄ’の断面を示す断面図である。

まず、反射型の液晶装置にあっては、第２層間絶縁膜３３の上にアルミニウムや銀などを材料とする反射層１１９を形成し、さらに、反射層１１９を覆うようにＩＴＯ膜（透明導電膜）からなる画素電極１１８を形成する。反射層１１９および画素電極１１８は、図１１などの平面図では省略してあるが、上述した実施形態のように平板状ではなく、凹凸を持たせてある。これにより、入射光を乱反射させ、一様な表示光を得ることが可能となる。このような凹凸は、下層側において、感光性樹脂層で所定の凹凸パターンを形成した後、その表面を上層側感光性樹脂層で覆うことにより、形成できる。

開口率を高めるためには、反射層１１９の面積をなるべく広くする必要がある。そこで、この例では、反射層１１９の下側に配線Ｌを形成してある。反射層１１９の下側は、入射光が届かないデッドスペースとなるが、そのようなスペースに配線Ｌを設けることにより、開口率を損なうことなく、画像信号を保持容量に書き込む際の時定数を下げることが可能となる。

次に、半透過反射型の液晶装置にあっては、図１１に示すように反射層１１９の一部に開口部１１９’が形成されている。開口部１１９’は、バックライトの光を透過させるために設けられている。配線Ｌは光を透過しないので、仮に、開口部１１９’を横切るように配線Ｌを形成すると、表示光の利用効率が低下してしまう。そこで、この例にあっては、開口部１１９’を避けて配線Ｌを配置してある。これにより、開口率を損なうことなく、画像信号を保持容量に書き込む際の時定数を下げることが可能となる。

図１３は、反射型の液晶装置において反射板と画素電極を兼ねた場合の画素の機械的構成の一例を示す平面図である。図１４は、図１３のＣ１−Ｃ１’の断面を示す断面図である。

全反射型の液晶装置にあっては、図１３および図１４に示すように、第２層間絶縁膜３３の上にアルミニウムや銀などの光反射性導電膜で形成した反射層１１９自身を反射性画素電極として用いてもよい。また、反射層１１９に凹凸を付与すれば、入射光を乱反射させ、一様な表示光を得ることが可能となる。このような構成の場合も、反射層１１９の下側に配線Ｌを設けることにより、開口率を損なうことなく、画像信号を保持容量に書き込む際の時定数を下げることが可能となる。

なお、全反射型、あるいは半透過反射型の液晶装置において、図１０ないし図１４に示したものでは、画素電極１１８や反射層１１９とデータ線との間に隙間が存在しているが、画素電極の端部がデータ線に対して平面的に重なっている構成であってもよい。

＜３−３：コンタクトホールの省略＞
上述した透過型、反射型、または半透過反射型の液晶装置において、コンタクトホールＣＨ３またはＣＨ６のいずれか一方を省略してもよい。図１５は反射型の液晶装置においてコンタクトホールＣＨ３を省略した場合の画素の機械的構成の一例を示す平面図であり、図１６は、図１５のＥ−Ｅ’の断面を示す断面図である。図１７は、図１５に示す画素構造に対応付けて画素の等価回路を示す回路図である。

コンタクトホールＣＨ３およびＣＨ６は、ＮチャネルＴＦＴ１１６ｎのドレイン電極１６およびＰチャネルＴＦＴ１１６ｐのドレイン電極２４を画素電極１１８に接続するために設けられるが、各ドレイン電極１６、２４のうちいずれか一方が画素電極１１８に接続されていれば、液晶容量ＬＣに画素信号を書き込むことが可能である。

また、コンタクトホールＣＨ３およびＣＨ６は、画素電極１１８と形状等が異なるため、それらが形成される領域では、液晶に印加される電界の状態が画素電極１１８の領域と相違する。このため、コンタクトホールＣＨ３およびＣＨ６が形成される領域は、ブラックマトリックスで覆い隠す必要があるので、開口率が低下してしまう。

この例では、コンタクトホールＣＨ３を省略するので、開口率を向上させることが可能となる。この場合、コンタクトホールＣＨ３を省略すると、ＮチャネルＴＦＴ１１６ｎのドレイン電極１６と、ＰチャネルＴＦＴ１１６ｐのドレイン電極２４は、画素電極１１８を介しては接続されないことになる。しかし、ドレイン電極１６および２４は、低抵抗材料で構成される配線Ｌによって接続されているので、コンタクトホールＣＨ３を省略しても、画像信号を保持容量ＨＣに書き込む際の時定数は殆ど大きくならない。

図１８は、反射型の液晶装置において反射板と画素電極を兼ね、かつ、コンタクトホールＣＨ３を省略した場合の画素の機械的構成の一例を示す平面図である。図１９は、図１８のＥ１−Ｅ１’の断面を示す断面図である。

全反射型の液晶装置にあっては、図１８および図１９に示すように、第２層間絶縁膜３３の上にアルミニウムや銀などの光反射性導電膜で形成した反射層１１９自身を反射性画素電極として用いてもよい。また、反射層１１９に凹凸を付与すれば、入射光を乱反射させ、一様な表示光を得ることが可能となる。このような構成の場合も、反射層１１９の下側に配線Ｌを設けることにより、開口率を損なうことなく、画像信号を保持容量に書き込む際の時定数を下げることが可能となる。

このように構成した場合も、コンタクトホールＣＨ３を省略すれば、開口率を向上させることが可能となる。この場合、ＮチャネルＴＦＴ１１６ｎのドレイン電極１６およびＰチャネルＴＦＴ１１６ｐのドレイン電極２４は画素電極１１８を介しては接続されないことになるが、ドレイン電極１６および２４は、低抵抗材料で構成される配線Ｌによって接続されているので、コンタクトホールＣＨ３を省略しても、画像信号を保持容量ＨＣに書き込む際の時定数は殆ど大きくならない。

＜３−４：コンタクトホールおよび保持容量の省略＞
さらに、いずれか一方のコンタクトホールＣＨ３またはＣＨ６を省略する場合には、保持容量を省略してもよい。図２０は反射型の液晶装置においてコンタクトホールＣＨ３と保持容量ＨＣを省略した場合の画素の機械的構成の一例を示す平面図であり、図２１は、図２０のＦ−Ｆ’の断面を示す断面図である。図２２は、図２０に示す画素構造に対応付けて画素の等価回路を示す回路図である。

この例では、保持容量ＨＣがないので、画素信号を保持容量ＨＣへ書き込む点からの利点はない。しかし、配線Ｌを用いてドレイン電極１６および２４を接続しているので、いずれか一方のコンタクトホールＣＨ３またはＣＨ６を省略することができる。

上述したようにコンタクトホールＣＨ３およびＣＨ６が形成される領域は、液晶に印加される電界のありようが画素電極１１８と相違するので、当該領域をブラックマトリックスで覆い隠す必要があるが、この例では、コンタクトホールＣＨ３を省略するので、開口率を向上させることが可能となる。

＜４：電子機器＞
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。

＜４−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図２３は、プロジェクタの構成例を示す平面図である。

この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。

液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネル１００と同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。

なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

＜４−２：モバイル型コンピュータ＞
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図２４は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶表示パネル１００の背面にバックライトを付加することにより構成されている。

＜４−３：携帯電話機＞
さらに、この液晶表示パネル１００を、携帯電話機に適用した例について説明する。図２５は、この携帯電話機の構成を示す斜視図である。図において、携帯電話機１３００は、複数の操作ボタン１３０２とともに、透過型の液晶パネル１００５を備えるものである。この透過型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。

なお、図２３〜図２５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

以上説明したように本発明の電気光学パネルによれば、第１トランジスタ素子と第２トランジスタ素子の各ドレイン電極を短絡させる配線を設けた。保持容量ＨＣがないので、画素信号を保持容量ＨＣへ書き込む点からの利点はないが、配線Ｌを用いてドレイン電極１６および２４を接続しているので、いずれか一方のコンタクトホールＣＨ３またはＣＨ６を省略することができる。

この例では、コンタクトホールＣＨ３を省略するので、開口率を向上させることが可能となり、コントラスト比を高く取ることができる。

本発明に係る液晶装置の全体構成を示すブロック図である。 液晶表示パネルの構造を説明するための斜視図である。 液晶表示パネルの構造を説明するための一部断面図である。 同パネルにおける画素の機械的構成の一例を示す平面図である。 図４におけるＡ−Ａ’の断面を示す断面図である。 図４に示す画素構造に対応付けて画素の等価回路を示す回路図である。 同液晶装置の動作を示すタイミングチャートである。 応用例に係わる画素の機械的構成の他の例を示す平面図である。 図８におけるＢ−Ｂ’の断面を示す断面図である。 反射型の液晶装置における画素の機械的構成の一例を示す平面図である。 半透過反射型の液晶装置における画素の機械的構成の一例を示す平面図である。 図１０のＣ−Ｃ’の断面および図１１のＤ−Ｄ’の断面を示す断面図である。 反射型の液晶装置において反射板と画素電極を兼ねた場合の画素の機械的構成の一例を示す平面図である。 図１３のＣ１−Ｃ１’の断面を示す断面図である。 反射型の液晶装置においてコンタクトホールを１つ、省略した場合の画素の機械的構成の一例を示す平面図である。 図１５のＥ−Ｅ’の断面を示す断面図である。 図１５に示す画素構造に対応付けて画素の等価回路を示す回路図である。 反射型の液晶装置において反射板と画素電極を兼ね、かつ、コンタクトホールを１つ、省略した場合の画素の機械的構成の一例を示す平面図である。 図１８のＥ１−Ｅ１’の断面を示す断面図である。 図２０は反射型の液晶装置においてコンタクトホールと保持容量を省略した場合の画素の機械的構成の一例を示す平面図である。 図２０のＦ−Ｆ’の断面を示す断面図である。 図２０に示す画素構造に対応付けて画素の等価回路を示す回路図である。 同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。 同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。 従来の液晶装置に用いられる素子基板の一画素に相当する回路を示す回路図である。 同画素において、ＮチャネルＴＦＴ２を経由して画像信号を保持容量に書き込む場合の等価回路を示す回路図である。 同画素において、ＰチャネルＴＦＴ１を経由して画像信号を保持容量に書き込む場合の等価回路を示す回路図である。

符号の説明

１１２ａ，１１２ｂ．．．走査線
１１４．．．データ線
１１８．．．画素電極
１１６ｐ，１１６ｎ．．．ＴＦＴ（第１トランジスタ素子、第２トランジスタ素子）
Ｌ．．．配線
ＨＣ．．．保持容量
１６０，１６０．．．容量線
１５０．．．データ線駆動回路

Claims (12)

1. 素子基板と、対向基板と、前記素子基板と前記対向基板とに挟持される電気光学物質とを有する電気光学パネルであって、
   前記素子基板は、
   複数の対となる走査線と、
   複数のデータ線と、
   前記走査線と前記データ線との交差に対応してマトリックス状に配置され、対となる一方の前記走査線と他方の前記走査線との間に位置するように各々配置された画素電極と、
   対となる前記走査線の一方とゲート電極が接続され、前記データ線とソース電極が接続される第１トランジスタ素子と、
   対となる前記走査線の他方とゲート電極が接続され、前記データ線とソース電極が接続される第２トランジスタ素子と、
   前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する配線とを備え、
   前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する前記配線と前記画素電極とが接続され、
   前記対向基板には、格子状のブラックマトリックスとが形成され、
   前記配線は、前記ブラックマトリックスと一部または全部が重なるように配置されたことを特徴とする電気光学パネル。
2. 前記第１および第２トランジスタ素子は、ソース領域、ゲート領域およびドレイン領域からなるポリシリコン層と、前記ポリシリコン層の上に形成されるゲート絶縁膜とを備え、
   前記ドレイン電極は、前記ゲート絶縁膜に形成された第１コンタクトホールを介して前記ドレイン領域と接続され、
   前記画素電極と前記ドレイン電極とは第２コンタクトホールを介して接続され、
   前記配線の抵抗値は、前記第１コンタクトホールの等価抵抗値または前記第２コンタクトホールの等価抵抗値より小さいことを特徴とする請求項１に記載の電気光学パネル。
3. 前記第１トランジスタ素子は、Ｐ型の薄膜トランジスタ素子で構成され、前記第２トランジスタ素子は、Ｎ型の薄膜トランジスタで構成されることを特徴とする請求項１に記載の電気光学パネル。
4. 前記第１トランジスタ素子は、Ｎ型の薄膜トランジスタ素子で構成され、前記第２トランジスタ素子は、Ｐ型の薄膜トランジスタで構成されることを特徴とする請求項１に記載の電気光学パネル。
5. 前記容量素子は、前記他方の走査線に近接して形成された容量線と、前記第２トランジスタ素子のドレイン領域との間で構成されることを特徴とする請求項３または４に記載の電気光学パネル。
6. 前記画素電極は、透光性導電膜から構成されていることを特徴とする請求項１に記載の電気光学パネル。
7. 前記画素電極は、透光性導電膜から構成されているとともに、一方の面側に前記電気光学物質側が位置し、他方の面側には、入射光を反射する反射層を備え、
   前記配線は、前記反射層に対して前記画素電極とは反対側に形成されていることを特徴とする請求項１に記載の電気光学パネル。
8. 前記反射層の一部に光を透過する開口部を設け、
   前記配線を前記開口部と重ならないように配置したことを特徴とする請求項７に記載の電気光学パネル。
9. 前記画素電極は、光反射性導電膜から構成されていることを特徴とする請求項１に記載の電気光学パネル。
10. 前記素子基板に、対となる前記走査線を順次選択する走査線駆動回路と、前記各データ線に画像信号を供給するデータ線駆動回路とを形成したことを特徴とする請求項１乃至９のうちいずれか１項に記載の電気光学パネル。
11. 請求項１０に記載した電気光学パネルを備えたことを特徴とする電子機器。
12. 素子基板と、対向基板と、前記素子基板と前記対向基板とに挟持される電気光学物質とを有する電気光学パネルであって、
    前記素子基板は、
    複数の対となる走査線と、
    複数のデータ線と、
    前記走査線と前記データ線との交差に対応してマトリックス状に配置され、対となる一方の前記走査線と他方の前記走査線との間に位置するように各々配置された画素電極と、
    対となる前記走査線の一方とゲート電極が接続され、前記データ線とソース電極が接続される第１トランジスタ素子と、
    対となる前記走査線の他方とゲート電極が接続され、前記データ線とソース電極が接続される第２トランジスタ素子と、
    前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する配線とを備え、
    前記第１トランジスタ素子のドレイン電極と前記第２トランジスタ素子のドレイン電極とを接続する前記配線と前記画素電極とが接続され、
    前記画素電極は、透光性導電膜から構成されているとともに、一方の面側に前記電気光学物質側が位置し、他方の面側には、入射光を反射する反射層を備え、
    前記反射層の一部に光を透過する開口部を設け、
    前記配線を前記開口部と重ならないように配置したことを特徴とする電気光学パネル。
    

Images