KR100192886B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100192886B1
KR100192886B1 KR1019960014284A KR19960014284A KR100192886B1 KR 100192886 B1 KR100192886 B1 KR 100192886B1 KR 1019960014284 A KR1019960014284 A KR 1019960014284A KR 19960014284 A KR19960014284 A KR 19960014284A KR 100192886 B1 KR100192886 B1 KR 100192886B1
Authority
KR
South Korea
Prior art keywords
forming
layer
insulating film
drain region
contact hole
Prior art date
Application number
KR1019960014284A
Other languages
English (en)
Other versions
KR970076026A (ko
Inventor
김홍규
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960014284A priority Critical patent/KR100192886B1/ko
Publication of KR970076026A publication Critical patent/KR970076026A/ko
Application granted granted Critical
Publication of KR100192886B1 publication Critical patent/KR100192886B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정표시장치의 제조방법이 개시된바, 화소전극으로 사용되고 있는 ITO와 TFT의 드레인영역과의 컨텍저항 문제를 해결하기 위한 제조방법에 따르면 절연성 투명기판위에 활성층을 형성하는 단계; 상기 활성층상에 포토 레지스트를 형성하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토레지스트를 제거하고 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 다수개의 도전층을 형성하는 단계; 상기 활성층내에 이온주입을 하여 소오스 영역 및 드레인영역을 형성하는 단계; 기판 전면에 제1층간 절연막을 형성하는 단계; 상기 소오스영역과 드레인영역의 상부 및 상기의 일 도전층상에 제1층간 절연막을 일부 제거하고 다수개의 제1컨텍홀을 형성하는 단계; 상기 다수개의 제1컨텍홀상에 메탈을 증착하여 상기 드레인영역과 소오스영역 및 상기 다수개의 도전층을 연결시켜주는 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 도전층 위에 제2컨텍홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법을 제공하는 것이다.

Description

액정표시장치의 제조방법
제1도는 종래 기술에 따른 액정표시장치의 화소부 레이아웃을 보여주는 도면.
제2도 (a) 내지 (h)는 제1도의 A-A'선 단면도로서, 액정표시장치 제조방법에 대한 공정 순서를 보여주는 도면.
제3도는 일반적인 액정표시장치 화소부의 회로 구성을 보여주는 도면.
제4도는 본 발명의 제1실시예에 따른 액정표시장치의 화소부 레이아웃을 보여주는 도면.
제5도 (a) 내지 (h)는 제3도의 B-B'선 단면도로서, 액정표시장치 제조방법에 대한 공정 순서를 보여주는 도면.
제6도는 본 발명의 제2실시예에 따른 액정표시장치의 화소부 레이아웃을 보여주는 도면.
제7도 (a) 내지 (h)는 제6도의 C-C'선 단면도로서, 액정표시장치 제조방법에 대한 공정 순서를 보여주는 도면.
제8도는 본 발명의 제3실시예에 따른 액정표시장치의 화소부 레이아웃을 보여주는 도면.
제9도 (a) 내지 (h)는 제8도의 D-D'선 단면도로서, 액정표시장치 제조방법에 대한 공정 순서를 보여주는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연성 투면기판 2 : 활성층
3 : 포토 레지스트 4 : 게이트 절연막
5a,5b,5c,5d : 제1,2,3,4도전층 6,9 : 제1,2층간 절연막
7a,7b,7c : 제1컨텍홀 8 : 메탈
10 : 제2컨텍홀 11 : 화소전극
12 : 보호막 13,14 : 제3컨텍홀
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 특히 액정표시장치의 박막 트랜지스터의 제조에 관한 것이다.
일반적으로, 액정표시장치(liquid crystal display)는 전극이 형성된 두장의 유리기판 사이에 액정이 주입되어 이루어진 것으로, 액정셀의 전압인가 유무에 따라 액정의 배열상태를 변화시키면 액정셀의 광학적 성질이 변화됨을 이용하여 상(image)을 나타내는 것이다.
이와같은 액정표시장치는 단순 매트릭스(simple matrix)와 액티브(active matrix) 구동방식으로 분류된다.
상기 액티브 매트릭스 구동방식은 TFT-LCD(Thin Film Transister-LCD)가 대표적인 것으로 각각의 화소전극에 독립적인 능동소자(Active Element)를 부착하여 각각의 화소를 독립적으로 구동하여 인접화소의 데이터 신호에 의한 영향을 최소화시켜 콘트라스트비를 높이면서 주사선수를 증가시키는 구동방식이다.
이하, 종래 기술에 따른 액정표시장치의 제조방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래 기술에 따른 액정표시장치의 화소부 레이아웃을 보여주는 도면이고, 제2도 (a) 내지 (h)는 제1도의 A-A'선에 따른 단면도로서, 액정표시장치 제조방법을 공정순서에 따라 도시한 것이다.
먼저, 제2도 (a)에서와 같이, 유리나 석영과 같은 절연성 투명기판(1)위에 다결정 실리콘층을 형성한 다음 이를 섬(island)형태로 패터닝하여 활성층(2)을 형성한다.
이어, 제2도 (b)에서와 같이, 스토리지 캐패시터(storage capacitor)의 하부전극을 정의하기 위하여 상기 활성층(2)상에 포토레지스터(3)를 도포한 후, 마스크를 사용하여 상기 포토레지스터(3)를 패터닝을 한다.
그리고, 화소 스위칭 소자로 N-채널 TFT를 사용할 경우 P(Phosphorus)를 이온 주입하고, P-채널 TFT를 사용할 경우에는 B(Boron)을 이온주입한다.
이어, 제2도 (c)에서와 같이, 다음 공정으로 상기 사용한 포토레지스터(3)를 제거한 후, 게이트 절연막(4)을 형성하고, 그 위에 게이트 전극물질을 형성하며, 게이트전극 패턴 형성용 마스크를 사용하여 상기 게이트 전극물질을 패터닝하여 게이트 전극라인(5a)과 스토리지 캐패시터 상부전극(5b)의 패턴을 만든다.
이어, 제2도 (d)에서와 같이, 상기 노출된 활성층(2) 부위에 N형 또는 P형 불순물을 이온 주입한 후 열처리를 통해 주입된 이온을 활성화시켜 소오스(Source) 영역 및 드레인(drain) 영역을 형성한다.
그 다음공정으로 제2도 (e)에서와 같이, 기판(1) 전면에 제1층간 절연막(6)을 증착한 후, 상기 제1층간 절연막(6) 및 게이트 절연막(4)을 선택적으로 식각하여 상기 소오스 영역을 노출시키는 제1컨텍홀(7)을 형성한다.
상기 제1컨텍홀(7)상에 메탈(8)을 증착한 후, 패터닝하여 상기 제1컨텍홀(7)을 통해 소오스 영역과 접속되는 소오스 라인을 형성한다.
이어, 제2도 (f)에서와 같이, 로(Furnace)를 사용하여 상기 증착된 메탈(8)을 메탈 얼로잉(alloying)시킨다.
그 다음으로 제2도 (g)에서와 같이, 제2층간 절연막(9)를 증착한 후, 상기 제2층간 절연막(9) 및 게이트 절연막(4)을 선택적으로 식각하여 상기 드레인 영역을 노출시키는 제2컨텍홀(10)을 형성한다.
이어, 제2도의 (h)에서와 같이, 화소전극(11)으로 투명전극물질인 ITO를 증착한 다음 패터닝을 하고, 그 위에 보호막을 형성하여 패드(Pad)오픈 공정으로 액정표시장치의 하판제작을 완료하는 것이다.
제3도는 일반적인 액정표시장치 화소부의 회로 구성을 보여주는 도면으로서, 상기의 종래 기술에 따른 액정표시장치의 제조를 통해 일 화소부의 회로도를 나타낸 것이다.
제3도에 따르면, TFT 소오스전극은 화소의 데이터라인에 접속되고, 게이트전극은 화소의 게이트라인에 접속된다.
그리고, 상기 TFT의 드레인전극에는 상호 병렬로 구성된 스토리지 캐패시터와 액정캐패시터가 연결되고 상기 스토리지 캐패시터와 액정 캐패시터는 공통전극에 접속되도록 구성된다.
이와 같이 구성된 일 화소들은 그 회로구성이 동일하게 다수개로 연결 구성된 것이다.
이때, 상술한 바와 같은 종래 기술에 따른 액정표시장치의 제조방법에서의 문제점은 다음과 같다.
첫째, 화소전극으로 사용되고 있는 투명전극 물질인 ITO와 화소 스위칭소자 즉, 박막 트랜지스터의 드레인 영역간에 컨텍저항이 저하되는 문제점이 있다.
둘째, 메탈라인으로 알루미늄(Al)계통의 물질을 사용하여 상기 Al과 다결정실리콘이 접촉할 경우, 열처리시 계면부분에서 이물질이 생성되어 메탈라인과 박막트랜지스터의 소오스 영역간의 컨텍불량이 발생하여 수율이 저하되는 문제점이 있다.
따라서, 본 발명은 상기한 종래 기술에 따른 제반 문제점을 해결하기 위하여 안출된 것으로, 특성이 우수한 액정표시장치의 제작으로 액정표시장치의 수율을 향상시킬 수 있도록 한 액정표시장치의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 절연성 투명기판 위에 활성층을 형성하는 단계; 상기 활성층상에 포토 레지스트를 형성하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토 레지스트를 제거하고 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 제1,2,3도전층을 형성하는 단계; 상기 활성층내에 이온주입을 하여 디바이스의 소오스 영역 및 드레인영역을 형성하는 단계; 기판 전면에 제1층간 절연막을 형성하는 단계; 상기 소오스영역과 드레인영역의 상부 및 상기의 게이트 전극물질상에 제1층간 절연막을 제거하고 다수개의 제1컨텍홀을 형성하는 단계; 상기 다수개의 제1컨텍홀상에 메탈을 증착하여 상기 드레인영역과 소오스영역 및 게이트전극물질을 연결시켜주는 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 게이트 전극물질 위에 제2컨텍홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명에 따른 액정표시장치의 제조방법은 절연성 투명기판 위에 활성층을 형성하는 단계; 상기 활성층상에 포토 레지스트를 증착하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토 레지스트를 제거하고 상기 활성층상에 게이트절연막을 형성하는 단계; 상기 게이트 절연막을 선택적으로 식각하여 상기 활성층의 소정영역을 노출시키는 제3컨텍홀을 형성하는 단계; 상기 제3컨텍홀 및 게이트절연막 상에 제1,2,3도전층을 형성하는 단계; 상기 활성층내에 불순물 이온주입을 하여 게이트 전극과 각각 연결되는 소오스영역 및 드레인영역을 형성하는 단계; 기판 전면에 제1층간 절연막을 형성하는 단계; 상기 게이트 절연막 및 제1층간 절연막의 일부를 제거하고 제1컨텍홀을 형성하는 단계; 상기 제1컨텍홀상에 메탈을 증착하여 상기 드레인 영역과 게이트 전극물질을 연결시켜주는 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 게이트 전극물질 위에 제2컨텍홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명에 따른 액정표시장치의 제조방법은 절연성 투명기판위에 활성층을 형성하는 단계; 상기 활성층상에 포토 레지스트를 형성하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토 레지스트를 제거하고, 상기 활성층상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 일부부분을 선택적으로 식각하여 상기 활성층의 소정영역을 노출시키는 복수개의 제3컨텍홀을 형성하는 단계; 상기 제3컨텍홀 및 게이트절연막 상에 제1,2,3도전층을 형성하는 단계; 상기 활성층내에 불순물 이온주입을 하여 게이트 전극과 각각 연결되는 소오스영역 및 드레인영역을 형성하는 단계; 기판전면에 제1층간 절연막을 형성하는 단계; 상기 게이트 절연막 및 제1층간 절연막의 일부를 제거하고 제1컨텍홀을 형성하는 단계; 상기 제1컨텍홀상에 메탈을 증착하여 상기 드레인 영역과 게이트 전극물질을 연결시켜주는 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 도전층위에 제2컨텍홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법에 대하여 설명하면 다음과 같다.
제4도는 본 발명의 제1실시예에 따른 액정표시장치의 화소부 레이아웃을 보여주는 도면이고, 제5도 (a) 내지 (h)는 B-B'선에 따른 단면 구조도로서, 액정표시장치 제조방법을 공정순서에 따라 도시한 것이다.
먼저, 제5도 (a)에서와 같이, 유리나 석영과 같은 절연성 투명기판(1)위에 다결정 실리콘층을 형성한 후, 이를 섬 모양으로 패터닝하여 활성층(2)을 형성한다.
이어, 제5도 (b)에서와 같이, 스토리지 캐패시터(storage capacitor)의 하부전극을 정의하기 위하여 상기 활성층(2)상에 포토레지스터(3)를 도포한후, 마스크를 사용하여 상기 포토레지스터(3)를 패터닝을 한다.
그리고, 화소 스위칭 소자로 N-채널 TFT를 사용할 경우 P(Phosphorus)를 이온 주입하고, P-채널 TFT를 사용할 경우에는 B(Boron)을 이온주입한다.
이어, 제4도의 (c)에서와 같이, 상기 도포된 포토레지스터(3)를 제거한 후 게이트 절연막(4)을 형성한 후 그 위에 제1,2,3도전층(5a,5b,5c)을 패터닝하여 제5도에서 도시된 바와 같은 게이트 전극라인과 스토리지 캐패시터 상부전극의 패턴을 만든다.
이때, 상기 제1,2,3도전층(5a,5b,5c)의 패턴모양은 세가지 형태가 되도록 형성한다. 즉, 상기 제1도전층(5a)은 게이트 전극라인으로 사용되도록 패턴을 형성하고, 제2도전층(5b)은 상기 스토리지 캐패시터 상부전극라인으로 사용되도록 패턴을 형성하는 것이다. 또한, 제3도전층(5c)은 TFT의 드레인 영역과 화소전극(11)과의 연결역할을 하도록 패턴을 각각 패턴을 형성하는 것이다.
이어, 제4도의 (d)에서와 같이, 상기 활성층(2)의 다결정실리콘내에 불순물(P 또는 B)을 이온주입하여 TFT의 소오스영역과 드레인영역을 정의한 후, 열처리를 하여 상기 주입된 불순물을 활성화시키는 것이다.
이어, 제4도의 (d)에서와 같이, 절연성 투명기판(1) 전면에 제1층간 절연막(6)을 형성한 후, TFT의 소오스영역과 드레인영역의 상부 및 상기의 제2도전층(5b)상에 상기 제1층간 절연막(6) 및 게이트 절연막(4) 혹은 제1층간 절연막(6)의 일부 제거하고 다수개의 제1컨텍홀(7a,7b,7c)를 형성한다.
이어, 제4도의 (f)에서와 같이, 상기 다수개의 제1컨텍홀상(7a,7b,7c)에 메탈(8)을 증착하여 패터닝을 한 후, 열처리를 하여 상기 메탈(8)을 얼로잉시킨다.
이때, 상기 메탈(8)의 패턴모양은 상기 소오스영역과 접촉하여 데이터라인을 형성하는 것과 상기 드레인영역과 제2도전층(5b)을 연결시켜주는 금속배선을 형성하는 것으로 구성된다.
이어, 제4도의 (g)에서와 같이, 상기 형성된 메탈(8)층위에 제2층간 절연막(9)을 형성한 후, 상기 제2도전층(5b)위에 제2컨텍홀(10)을 형성하는 것이다.
그리고, 제4도의 (h)에서와 같이, 상기 제2층간 절연막(9) 상부에 상기 제2컨텍홀(10)을 통해 드레인영역과 연결된 게이트전극과 접속되는 화소전극(11) 즉, 투명전극 물질인 ITO를 증착한 후 패터닝하고, 상기 화소전극(11) 상부에 보호막(12)을 형성하여 패드의 오픈 공정으로 액정표시장치의 하판 제작을 완료하는 것이다.
제6도는 본 발명의 제2실시예에 따른 액정표시장치의 화소부 레이아웃을 보여주는 도면이고, 제7도 (a) 내지 (h)는 제6도의 C-C'선 단면도로서, 액정표시장치 제조방법에 대한 공정 순서를 도시한 것이다.
먼저, 제7도 (a)에 따르면, 유리나 석영과 같은 절연성 투명기판(1)위에 다결정 실리콘층을 형성한 다음 이를 섬 모양으로 패터닝하여 활성층(2)을 형성한다.
이어, 제7도의 (b)에서와 같이, 스토리지 캐패시터의 하부전극을 정의하기 위하여 상기 활성층(2)상에 포토레지스터(3)를 도포한 후, 마스크를 사용하여 상기 포토레지스터(3)를 패터닝을 한다.
그리고, 상기 포토레지스터(3)를 패터닝한 후, 화소 스위칭 소자로 N형 또는 P형 불순물을 이온주입시킨다.
이어, 제7도의 (c)에서와 같이, 상기 포토레지스터(3)를 제거한 후, 상기 활성층(2)상에 게이트 절연막(4)을 형성한다.
그리고, 박막 트랜지스터의 드레인영역에 상기 불순물이 주입된 다결정실리콘 위에 상기 게이트 절연막(4)을 선택적으로 식각하여 상기 활성층(2)의 소정영역을 노출시키는 제3컨텍홀을 형성한다.
상기 제3컨텍홀(13)을 형성한 후, 상기 제3컨텍홀(13) 및 게이트 절연막(4)상에 제1,2,3도전층(5a,5b,5c)을 전면에 증착하여 패터닝을 하는 것이다.
이때, 제1도전층(5a)은 게이트 전극라인으로 사용하고, 제2도전층(5b)은 TFT의 드레인 영역과 화소전극(11)을 연결하여 주는 전극라인으로 사용된다. 또한, 제3도전층(5c)은 스토리지 캐패시터의 상부전극으로 사용될 수 있도록 형성하는 것이다.
이어, 제7도의 (d)에서와 같이, 상기 활성층(2)의 다결정실리콘내에 불순물을 이온주입하여 소오스영역과 드레인영역을 정의한 후, 열처리하여 주입된 불순물을 활성화시킨다.
이어, 제7도의 (e)에서와 같이, 절연성 투명기판(1) 전면에 제1층간 절연막(6)을 형성하여, 상기 게이트 절연막(4) 및 상기 제1층간 절연막(6)의 일부분을 제거하고 제1컨텍홀(7a)을 형성하는 것이다.
이어, 제7도의 (f)에서와 같이, 상기 제1컨텍홀상(7a)에 메탈(8)을 증착하여 패터닝을 한 후, 열처리를 하여 상기 메탈(8)을 얼로잉시킨다.
이어, 제7도의 (g)에서와 같이, 상기 형성된 메탈(8)층위에 제2층간 절연막(9)을 형성한 후, 상기 제2도전층(5b)위에 화소전극(11) 제2컨텍홀(10)을 형성하는 것이다.
그리고, 제7도의 (h)에서와 같이, 상기 제2층간 절연막(9) 상부에 상기 제2컨텍홀(10)을 통해 드레인영역과 연결된 게이트전극과 접속되는 화소전극(11) 즉, 투명전극 물질인 ITO를 증착한 후, 상기 화소전극(11) 상부에 보호막(12)을 형성하여 패드의 오픈 공정으로 액정표시장치의 하판 제작을 완료하는 것이다.
제8도는 본 발명의 제3실시예에 따른 액정표시장치의 화소부 레이아웃을 보여주는 도면이고, 제9도 (a) 내지 (h)는 제8도의 D-D'선 단면도로서, 액정표시장치 제조방법에 대한 공정 순서를 도시한 것이다.
먼저, 제9도 (a)에서와 같이, 유리나 석영과 같은 절연성 투명기판(1)위에 다결정 실리콘층을 형성한 다음 이를 섬 모양으로 패터닝하여 활성층(2)을 형성한다.
이어, 제9도의 (b)에서와 같이, 스토리지 캐패시터의 하부전극을 정의하기 위하여 상기 활성층(2)상에 포토레지스터(3)를 도포한 후, 마스크를 사용하여 상기 포토레지스터(3)를 패터닝을 한다.
그리고, 상기 포토레지스터(3)를 패터닝한 후, 화소 스위칭 소자로 N형 또는 P형 불순물을 이온주입시킨다.
이때, TFT의 소오스영역과 드레인영역의 일부분이 상기 불순물 이온주입이 되도록 한다.
이어, 제9도의 (c)에서와 같이, 상기 포토레지스터(3)를 제거한 후, 상기 활성층(2)상에 게이트 절연막(4)을 형성한다.
그리고, 상기 소오스영역과 드레인영역 즉, 상기 불순물이 주입된 영역위의 상기 게이트 절연막(4)을 선택적으로 일부분 식각하여 상기 활성층(2)의 소정영역을 노출시키는 제3컨텍홀(13,14)을 형성한다.
상기 제3컨텍홀(13,14)을 형성한 후, 상기 제3컨텍홀(13,14) 및 게이트 절연막(4)상에 제1,2,3,4도전층(5a,5b,5c,5d)을 전면에 증착하여 패터닝을 하는 것이다.
이때, 제1도전층(5a)은 게이트 전극라인으로 사용하고, 제2,4도전층(5b,5d)은 TFT의 소오스/드레인영역과 화소전극(11)과 메탈(8)을 연결하여 주는 전극라인으로 사용된다. 그리고, 제3도전층(5c)은 스토리지 캐패시터의 상부전극으로 사용될 수 있도록 형성하는 것이다.
이어, 제9도의 (d)에서와 같이, 상기 활성층(2)의 다결정실리콘내에 불순물을 이온주입하여 소오스영역과 드레인영역을 정의한 후, 열처리하여 주입된 불순물을 활성화시킨다.
이어, 제9도의 (e)에서와 같이, 절연성 투명기판(1) 전면에 제1층간 절연막(6)을 형성하여, 상기 제4도전층(5d)위의 게이트 절연막(4) 일부분을 제거하고메탈(8) 제1컨텍홀(7a)을 형성하는 것이다.
이어, 제7도의 (f)에서와 같이, 상기 제1컨텍홀상(7a)에 메탈(8)을 증착하여 패터닝을 한 후, 열처리를 하여 상기 메탈(8)을 얼로잉시킨다.
이어, 제9도의 (g)에서와 같이, 상기 형성된 메탈(8)층위에 제2층간 절연막(9)을 형성한 후, TFT의 드레인영역상의 제2도전층(5b)위에 제1,2층간 절연막(6,9)의 일부분을 제거하여 화소전극(11) 제2컨텍홀(10)을 형성하는 것이다.
그리고, 제9도의 (h)에서와 같이, 상기 제2층간 절연막(9) 상부에 상기 제2컨텍홀(10)을 통해 드레인영역과 연결된 게이트전극과 접속되는 화소전극(11) 즉, 투명전극 물질인 ITO를 증착한 후, 상기 화소전극(11) 상부에 보호막(12)을 형성하여 패드의 오픈 공정으로 액정표시장치의 하판 제작을 완료하는 것이다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 다음과 같은 효과가 있다.
첫째, 게이트 전극물밀과 화소전극이 컨텍하기 때문에 컨텍홀 형성이 매우 용이하고, 화소전극의 컨텍저항을 크게 감소시켜 우수한 성능의 디바이스 제작이 가능해진다.
둘째, 메탈을 게이트 전극물질과 접촉시켜 메탈과 다결정실리콘간의 접촉불량을 해결하여 우수한 성능의 액정표시장치를 제작할 수 있는 것이다.

Claims (13)

  1. 절연성 투명기판 위에 활성층을 형성하는 단계; 상기 활성층상에 포토 레지스트를 증착하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토 레지스트를 제거하고 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 제1,2,3도전층을 형성하는 단계; 상기 활성층내에 이온주입을 하여 소오스 영역 및 드레인영역을 형성하는 단계; 기판 전면에 제1층간 절연막을 형성하는 단계; 상기 소오스영역과 드레인영역의 상부 및 상기의 일 게이트 전극물질상에 제1층간 절연막을 제거하고 다수개의 제1컨텍홀을 형성하는 단계; 상기 다수개의 제1컨텍홀상에 메탈을 증착하여 상기 드레인영역과 소오스영역과 접하여 데이터라인을 형성하는 금속배선과, 상기 드레인영역과 일 게이트전극물질을 연결시켜주는 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 게이트 전극물질 위에 제2컨텍홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서, 상기 제1도전층은 게이트 전극임을 특징으로 하는 액정표시장치의 제조방법.
  3. 제1항에 있어서, 상기 제2도전층은 스토리지 캐패시터의 상부전극라인 임을 특징으로 하는 액정표시장치의 제조방법.
  4. 제1항에 있어서, 상기 제3도전층은 TFT의 드레인영역과 화소전극과의 연결라인 임을 특징으로 하는 액정표시장치의 제조방법.
  5. 절연성 투명기판위에 활성층을 형성하는 단계; 상기 활성층상에 포토 레지스트를 증착하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토 레지스트를 제거하고 상기 활성층상에 게이트절연막을 형성하는 단계; 상기 게이트 절연막을 선택적으로 식각하여 상기 활성층의 소정영역을 노출시키는 제3컨텍홀을 형성하는 단계; 상기 제3컨텍홀 및 게이트절연막 상에 제1,2,3도전층을 형성하는 단계; 상기 활성층내에 불순물 이온주입을 하여 소오스영역 및 드레인영역을 형성하는 단계; 기판전면에 제1층간 절연막을 형성하는 단계; 상기 게이트 절연막 및 제1층간 절연막의 일부분를 제거하고 제1컨텍홀을 형성하는 단계; 상기 제1컨텍홀상에 메탈을 증착하여 상기 소오스영역과 접하여 데이터라인을 형성하는 금속배선과, 상기 드레인영역과 일 게이트 전극물질을 연결시켜주는 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 게이트 전극물질 위에 제2컨텍홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  6. 제5항에 있어서, 상기 제1도전층은 게이트 전극라인 임을 특징으로 하는 액정표시장치의 제조방법.
  7. 제5항에 있어서, 상기 제1도전층은 스토리지 캐패시터의 상부전극라인 임을 특징으로 하는 액정표시장치의 제조방법.
  8. 제5항에 있어서, 상기 제3게이트 전극물질은 TFT의 드레인영역과 화소전극과의 연결라인 임을 특징으로 하는 액정표시장치의 제조방법.
  9. 절연성 투명기판위에 활성층을 형성하는 단계; 상기 활성층상에 포토 레지스트를 형성하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토 레지스트를 제거하고, 상기 활성층상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 일부부분을 선택적으로 식각하여 상기 활성층의 소정영역을 노출시키는 복수개의 제3컨텍홀을 형성하는 단계; 상기 제3컨텍홀 및 게이트절연막 상에 제1,2,3,4도전층을 형성하는 단계; 상기 활성층내에 불순물 이온주입을 하여 소오스영역 및 드레인영역을 형성하는 단계; 기판전면에 제1층간 절연막을 형성하는 단계; 상기 게이트 절연막 및 제1층간 절연막의 일부를 제거하고 제1컨텍홀을 형성하는 단계; 상기 제1컨텍홀상에 메탈을 증착하여 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 게이트 전극물질위에 제2컨텍홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  10. 제9항에 있어서, 상기 제1게이트 전극물질은 전극라인 임을 특징으로 하는 액정표시장치의 제조방법.
  11. 제9항에 있어서, 상기 제2게이트 전극물질은 스토리지 캐패시터의 상부전극라인 임을 특징으로 하는 액정표시장치의 제조방법.
  12. 제9항에 있어서, 상기 제3게이트 전극물질은 TFT의 드레인영역과 화소전극과의 연결라인 임을 특징으로 하는 액정표시장치의 제조방법.
  13. 제9항에 있어서, 상기 제4게이트 전극물질은 TFT의 소오스영역과 메탈전극과의 연결라인 임을 특징으로 하는 액정표시장치의 제조방법.
KR1019960014284A 1996-05-02 1996-05-02 액정표시장치의 제조방법 KR100192886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960014284A KR100192886B1 (ko) 1996-05-02 1996-05-02 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014284A KR100192886B1 (ko) 1996-05-02 1996-05-02 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970076026A KR970076026A (ko) 1997-12-10
KR100192886B1 true KR100192886B1 (ko) 1999-06-15

Family

ID=19457584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014284A KR100192886B1 (ko) 1996-05-02 1996-05-02 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100192886B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066488A (ja) * 2001-08-30 2003-03-05 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR970076026A (ko) 1997-12-10

Similar Documents

Publication Publication Date Title
US5920083A (en) Thin-film transistor display devices having coplanar gate and drain lines
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
US20070211188A1 (en) Thin film transistor array panel
US7112512B2 (en) Method of manufacturing liquid crystal display
JP4169811B2 (ja) 薄膜トランジスタの製造方法
KR0156178B1 (ko) 액정표시 소자의 제조방법
JPH06295924A (ja) 液晶表示素子の製造方法
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
US7105872B2 (en) Thin film semiconductor element and method of manufacturing the same
KR20060060937A (ko) 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
KR100192886B1 (ko) 액정표시장치의 제조방법
KR100770470B1 (ko) 액정 표시 소자의 게이트 전극 형성방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR100223879B1 (ko) 액정표시장치 및 그 제조방법
KR100192234B1 (ko) 액정표시장치의 구조 및 제조방법
JP3647384B2 (ja) 薄膜半導体素子およびその製造方法並びに表示パネル
JP2006259241A (ja) 電気光学装置の製造方法
KR20060127645A (ko) Ｃｍｏｓ-ｔｆｔ 어레이 기판 및 그 제조방법
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR20000002472A (ko) 액정표시장치 제조방법
KR100267993B1 (ko) 액정표시장치와그제조방법
KR100267994B1 (ko) 액정표시장치의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee