DE2445137C3 - Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix - Google Patents

Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix

Info

Publication number
DE2445137C3
DE2445137C3 DE2445137A DE2445137A DE2445137C3 DE 2445137 C3 DE2445137 C3 DE 2445137C3 DE 2445137 A DE2445137 A DE 2445137A DE 2445137 A DE2445137 A DE 2445137A DE 2445137 C3 DE2445137 C3 DE 2445137C3
Authority
DE
Germany
Prior art keywords
channel
memory
gate
fet
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2445137A
Other languages
English (en)
Other versions
DE2445137B2 (de
DE2445137A1 (de
Inventor
Bernward Dipl.-Ing. 8000 Muenchen Roessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2445137A priority Critical patent/DE2445137C3/de
Priority to DE19752505816 priority patent/DE2505816C3/de
Priority to DE2513207A priority patent/DE2513207C2/de
Priority to LU72605A priority patent/LU72605A1/xx
Priority to AT0646575A priority patent/AT365000B/de
Priority to GB3698375A priority patent/GB1517927A/en
Priority to ZA00755771A priority patent/ZA755771B/xx
Priority to CA235,230A priority patent/CA1070427A/en
Priority to AU84797/75A priority patent/AU498494B2/en
Priority to FR7528356A priority patent/FR2285677A1/fr
Priority to CH1198075A priority patent/CH607233A5/xx
Priority to NL7511017A priority patent/NL175561C/xx
Priority to IT2734475A priority patent/IT1042632B/it
Priority to DK419975A priority patent/DK143923C/da
Priority to JP11352275A priority patent/JPS5157255A/ja
Priority to BE160218A priority patent/BE833633A/xx
Priority to SU752174708A priority patent/SU664586A3/ru
Priority to DE19762613846 priority patent/DE2613846A1/de
Priority to DE19762613895 priority patent/DE2613895A1/de
Priority to DE19762613873 priority patent/DE2613873A1/de
Priority to DE2638730A priority patent/DE2638730C2/de
Priority claimed from DE2638730A external-priority patent/DE2638730C2/de
Publication of DE2445137A1 publication Critical patent/DE2445137A1/de
Priority to DE2643932A priority patent/DE2643932C2/de
Priority to DE2643987A priority patent/DE2643987C2/de
Priority to DE2643947A priority patent/DE2643947C2/de
Priority claimed from DE2643932A external-priority patent/DE2643932C2/de
Priority claimed from DE2643987A external-priority patent/DE2643987C2/de
Priority to US05/750,860 priority patent/US4087795A/en
Priority to DE19772759039 priority patent/DE2759039A1/de
Priority claimed from DE19772759039 external-priority patent/DE2759039A1/de
Priority to DE2812049A priority patent/DE2812049C2/de
Priority claimed from DE2812049A external-priority patent/DE2812049C2/de
Publication of DE2445137B2 publication Critical patent/DE2445137B2/de
Publication of DE2445137C3 publication Critical patent/DE2445137C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Description

Die Erfindung geht aus von einem Verfahren zum Betrieb eines n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes, von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv auf das Speichergate einwirkendes Steuergate aufweist, wobei im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist, wobei ferner die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt und wobei der Ladungszustand des Speichergate dadurch festge-
J5 stellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potential gegenüber der Source-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speicherte nichtleitend ist (Lesen).
Ein solches Verfahren ist vorbekannt durch die US-PS 37 28 695. insbesondere F i g. 3. wobei gemäß Sp. 5. Z. 21/22 und Sp. 1, Z. 28 bis 39 die US 38 25 946 = DE OS 22 01 028 zum besseren Verständnis hinzuzuziehen ist Gemäß der US-PS 37 28 695. Sp 4, Z. 21 bis Sp. 6, Z. 13 soll die negative Aufladung des Speichergate mittels des Avalancheefektes erreicht werden.
so Der η-Kanal ist dort vom Anreieherungstyp. so daß der Kanalbereich sowohl im entladenen als auch erst recht im aufgeladenen Zustand des Speichergate nichtleitend ist, solange an beiden der dort zweifach angebrachten Steuergates das Sourcepotential liegt (two normally off Zustände).
Durch IEEE J.of Solid State Circuits, SC 7 (Okt. 1972) Heft 5, S. 369 bis 375, insbesondere F i g. 2 und 5 ist bereits ein Verfahren zum Entladen eines positiv geladenen Speichergate eines n-Kanal-Speicher-FET durch »Kanalinjektion« bekannt. Hierzu wird an die Drain-Zone, bei mittels des Steuergate leitend gesteuertem Kanalbereich, ein so hohes positives Potential gelegt, daß ein Teil der Elektronen im Kanalbereich eine so hohe Energie erreicht, daß diese den Isolator durchdringen und zum Speichergate gelangen können. Die Kanalinjektion wird dort also zum Entladen des Speichergate, d. h. Löschen, verwendet. Zum Aufladen des Speichergate, d. h. zum Programmieren, wird dort
der Avalancheeffekt am gesperrten Kanalbereich-Drain-Übergang verwendet.
Bei Anwendung des Avalancheeffektes treten häufig Vergiftungen des Isolators insbesondere durch Bindung von Löchern im Isolator selbst auf, wodurch die Kennlinien des n-Kanal-Speicher-FET oft ungünstig verschoben werden.
Die Aufgabe der Erfindung ist, einen neuen Weg zur negativen Aufladung des Speichergate des n-Kanal-Speicher-FET unter Vermeidung des Avalancheeffektes zu bieten.
Diese Aufgabe wird durch das im Kennzeichen des Hauptanspruches angegebene Verfahren gelöst
Das Verfahren nach der Erfindung bietet die Möglichkeit, das Speichergate des n- Kanal-Speicher- FET sogar sehr rasch, z. B. innerhalb einer Millisekunde, durch mittels Kanalinjektion aufgeheizte Elektronen aufzuladen.
Bevorzugt soll der zur Ausübung des erfindungsgemäßen Verfahrens verwendete n-Kanal-Speicher-FET einen möglichst kurzen Kanal, z. B. 3 μ langen Kanal oder noch kürzeren Kanal, und ein relativ hochohmiges Substrat, z. B. 3 bis 10 Ohm ■ cm-Substrat, aufweisen. Bevorzugt soll der Kanal auch eine durch eine räumliche Inhomogenität gebildete Beschleunigungsstrecke aufweisen, welche die Elektronen, die durch Kanalinjektion das Speichergate aufladen sollen, besonders stark aufzuheizen gestattet
Bei dem Verfahren nach der Erfindung wird also die bisher kaum beachtete Kanalinjektion nicht zum Löschen, sondern zum Programmieren des n-Kanal-Speicher-FET ausgenutzt Die das Speichergate aufladenden Elektroden steuern die Source-Drain-Strecke in den sperrenden Zustand, weil diese auf das Speichergate injizierten Elektronen durch Influenz Löcher zwischen Drain und Source ansammeln, so daß der Widerstand zwischen Drain und Source vergrößert wird. Falls der n-Kanal-Speicher-FET im unprogrammierten Zustand einen Anreicherungstyp-Kanal aufweist, der also normalerweise gesperrt ist, wird dieser n-Kanal-Speicher-FET durch die Programmierung noch stärker gesperrt als er bereits im unprogrammierten Zustand ist.
Soll der n-Kanal-Speicher-FET wieder gelöscht werden, dann kann sein sperrender pn Drain-Substrat-Übergang auf Durchbruch belastet werden, so daß im selben n-Kanal-Speicher-FET aufgeheizte Ladungsträger das Speichergate entladen.
Das Verfahren nach der Erfindung wurde insbesondere für die Verwendung in einem Programmierspeicher eines Fernsprech-Vermittlungssystems entwickelt. Sie ist jedoch auch für andere Speicher, z. B. für Programmspeicher von Datenverarbeitungsanlagen, geeignet.
Die Erfindung wird anhand der Fig. 1—6 erläutert. Es zeigt
Fig. I einen Querschnitt durch einen n-Kanal-Speicher-FET,
Fig. 2 Zustandsdiagramme von η-Kanal Speicher· FETs, die im unprogrammierten Zustand teils vom Verarmungstyp und teils vom Anreicherungstyp sind,
Fig.3 ein Zustandsdiagramm eines n-Kana!-Speicher-FET, der im unprogrammierten Zustand vom Verarmungstyp ist,
F i g. 4 eine zweidimensionale Speichermatrix mit n-Kanal-Speicher-FETs als Speicherzellen,
Fig.5 ein Zus'andsdiagramm eines n-Kanal-Speicher-FET mit einem »Sperrtyp-Kanal« und,
F i g. 6 einen n*Kä/ial Speicher-FET mit einem
solchen Sperrtyp-Kanal im unprogrammierten Zustand.
Der in Fig. 1 gezeigte n-Kanal-Speicher-FET weist
das allseitig von einem Isolator Is, umgebene, in elektrischer Hinsicht floatende Speichergate Gl auf.
Das Substrat WT dieses in integrierter Technik hergestellten n-Kanal-Speicher-FET ist also p-dotiert und weist zwei η-dotierte Bereiche auf, welche den Drain D und die Source S, vergleiche die Anschlüsse dieser Bereiche in Fig. 1, bilden. Zwischen dem Drain
ίο und der Source bildet sich im Substrat HTder Kanal K aus, wenn dieser FET in seinen leitenden Zustand gesteuert ist Außerdem weist dieser n-Kanal-Speicher-FET noch ein von außen über den sciiematisch angedeuteten Anschluß A steuerbares Steuergate C 2 auf.
Es handelt sich hier um einen n-Kanal-Speicher-FET, bei dem die Kanalinjektion ausgenutzt wird. Der Kanal K weist an der in F i g. 1 gezeigten Stelle V ein Gebiet auf, in welchem die örtliche Längsfeldstärke zwischen Drain und Source erheblich größer als in sonstigen Gebieten dieses Kanals K ist Durch die örtlich begrenzte hohe Feldstärke bildet s:ch an der Stelle V eine Beschleunigungsstrecke V im Kanal K aus, in welcher die im Kanal fließenden freien Elektronen so stark aufgeheizt werden, z. B. auf eine Energie von 3,6 eV daß ein Teil von ihnen an dieser Stelle Voder in unmittelbarer Nähe davon den Kanal K verlassen, den Isolator Is durchdringen und das Speichergate CI negativ aufladen können. Das Aufladen des Speicherga tes mit Elektronen wird im folgender als Programmie ren bezeichnet. Möglichkeiten zur Erzeugung solcher Beschleunigungsstrecken V im Kanal K und damit zur Erzeugung der Kanalinjektion sind bereits vorgeschlagen worden. So ist in der Anmeldung/Patent P
}5 24 45 079.Ί ein n-Kanal-Speicher-FET mit Kanalinjek tion beschrieben, dessen Beschleunigungsstrecke durch eine erhebliche räumliche Inhomogenität der Kanalbreite, nämlich durch eine starke, örtlich begrenzte, z. B. keilförmige Verringerung der Kanalbreit? an d>r Stelle V und/oder auch durch eine dort angebrachte, örtlich begrenzte starke Verdickung des Isolators Is gebildet ν .rd. Durch diese Inhomogenität des Kanals entsteht -selbst im gutleitenden Zustand des Kanals — eine erhöhte Längsfeldstärke an dieser Stelle, wodurch — bei gut leitendem Kanal besonders viele — aufgeheizte Elektronen von dieser Stelle zum apeichergate G 1 dringen können. Das Speichergate wird um so schneller mit aufgeheizten Elektronen aufgeladen, je stärker die Inhomogenität und je größer der Drain Source-Strom ist.
Es ist günstig, beim Programmieren des Steuergate G 2 so stark positiv aufzuladen, daß zwischen der Beschleunigungsstrecke V und dem Speichergate G 1 ein diese Elektronen beschleunigendes Potential liegt.
Das Speichergate G1 wirkt nach dem Programmieren, vergleiche 1 ode" 1 in F i g. 2 sowie 1 in F i g. 3, voi allem auch beim Lesen des Zustandes des Speicher-FFT. mittels seiner negativen Ladung durch Influenz auf die Source-Drain-Strecke K in einer den Source-Draio-
μ Strom hemmer.Jen Weise ein. Diese Hemmung des Stromes führt zur Unterbrechung des Stromes, falls der n-Kanai-Speicher-FET einen Verarmungstyp-Kanal hat, vergleiche die Kurven G Xp, G10 ir. F i g. 2 oder die Kurven. G10, G Xn in F i g. 3. Die Kurve G Xp in F i g. 2 entspricht dem n-Kanal-Speicher-FET mit Verarmungstyp-Kanal im unptogrammierten Zustand. Durch das Programmieren, vergleiche 4 in F i g. 2 und 1 in F i g. 3, wird das Speichergate GX negativ aufgeladen, wodurch
der η-Kanal-Speicher FET ζ. B. die Eigenschaften eines Anreicherungstyp-FET annimmt entsprechend der Kurve O 10 in F i g. 2 — oder sogar die Eigenschaften eines FET mit sogenanntem »Sperrtyp-Kanal« entsprechend der Kurve GIn in Fig.3. Bei dieser Sperrtyp- <; Eigenschaft ist der Kanal K durch das Programmieren des Speichergate weit in seinen völlig sperrenden Zustand hineingesteuert, so daß der Speicher-FET nur durch eine Steuergatespannung, welche größer als der Schwellwert Up ist, in seinen leitenden Zustand in gesteuert wird.
Falls der n-Kanal-Speicher-FET bereits im unprogrammierten Zustand vom Anreicherungstyp ist, wenn er also einen Anreicherungstyp-Kanal hat, vergleiche Fig. 2, Kurve GIO, dann wird dieser n-Kanal-Spei- 1 ^ cher-FET durch das Programmieren 1 ebenfalls Sperrtyp-Eigenschaften gemäß Kurve GIn in Fig.2 annehmen.
Ein n-Kanal-Speicher-FET, der im programmierten Zustand Sperriyp-Eigenscnaiieii hai, iciciiiici slth äisu m dadurch aus, daß im programmierten Zustand der Kanal selbst dann sperren würde, falls das Speichergate G 1, z. B. wegen einer unvollkommenen Isolierung, mit der Zeit etwas entladen würde, selbst falls an das von außen steuerbare Steuergate Gl Steuerspannungen Ua is unterhalb einer relativen hohen Spannungsschwelle — vgl. Up — angelegt werden. Da jeder n-Kanal-Speicher-FET unabhängig vom Aufbau seines Kanals beim Programmieren weit in seinen sperrenden Zustand hinein gesteuert werden kann, so daß er nach dem jo Programmieren jeweils Sperrtyp-Eigenschaften hat, sind alle Ausführungen des n-Kanal-Speicher-FET so betreibbar, daß durch Unvollkommenheit der Isolation bedingte allmähliche Entladungen des Speichergates G 1. und auch im Isolator Is haftende Restladungen, im allgemeinen keinen störenden Einfluß auf die Amplitude der beim Lesen des η-Kanal-Speicher-FET auftretenden Signale hat. Der n-Kanal-Speicher-FET ist also besonders störunanfällig, wenn er beim Programmieren weit in seinen sperrenden Bereich hinein gesteuert ist, was durch das Verfahren nach der Erfindung möglich ist.
Man kann eine Vielzahl von n-Kanal-Speicher-FETs ?ii pinpr Matrix opmäß F i g. 4 anordnen, die ieweils nur einen einzigen n-Kanal-Speicher-FET pro Speicherzelle aufweist. Dann sind während des Lesens alle programmierten und alle unprogrammierten n-Kanal-Speicher-FETs durch entsprechende Betriebsspannungen in den nichtleitenden Zustand steuerbar. Eine Ausnahme bildet der zum Lesen ausgewählte n-Kanal-Speicher-FET, an dessen Steuergate über die betreffende Zeilensteuerleitung X ein den Schwellwert Up, vgl. F i g. 2 und 3, nicht übersteigende: Lesepotential gelegt ist, das dessen Kanal in den leitenden Zustand steuert falls der n-Kanal-Speicher-FET nicht programmiert ist Falls der n-Kanal-Speicher-FET bereits im unprogrammierten Zustand einen Anreicherungstyp darstellt, indem er einen Anreicherungstyp-Kanal aufweist, genfigt hierzu bereits ein kleines positives Lesepotential an der Zeilensteuerleitung X. Bei n-Kanai-Speicher-FETs mit Verarmungstyp-Kanal, VgL Fig.3, genügt als Lesepotential bereits Erdpotential, weswegen eine Matrix mit solchen n-Kanal-Speicher-FETs sehr leicht zu betreiben ist Durch das Lesen wird jeweils über E, über SO, über die Source-Drain-Strecke des betreffenden ausgewählten n-Kanal-Speicher-FETs und über den Spaltenschal· ter, vgl. Γ5 oder Γ6, ein dem Speicherzustand des n-Kanal-Speicher-FET entsprechendes Signal an den Ausgangsverstärker L Vabgegeben.
Diese Matrix hat also einen besonders einfachen Aufbau bei besonders einfacher Betriebsweise. Auch das Programmieren der n-Kanal-Speicher-FETs in der Matrix ist leicht zu erreichen: Man legt an das Steuergate des betreffenden ausgewählten n-Kanal-Speicher-FET ein ausreichend hohes positives Potential zur Erzeugung der Beschleunigungsspannung zwischen Speichergate und Beschleunigungsstrecke V an und über die zugehörige Spalten-Steuerleitung Y, z. B. über einen der Spaltenschalter Γ5 oder Γ6 eine Kanalspannung an und läßt durch die Source-Drain-Strecke dieses ausgewählten n-Kanal-Speicher-FET, bei dieser Matrix vom Schallungspunkt So, d. h. Ru oder Su, zur betreffenden Spaltensteuerleitung Y und weiter zur Programmier-Kanalspannungsquelle Us einen Strom fließen. Durch diesen fließenden Strom werden im Kanal des ausgewählten n-Kanal-Speicher-FET Elektronen aufgeheizt die aufgrund der Kanalinjektion das zugehörige Speichergate negativ aufladen. — Auch die cisi weiter ΐίπίεπ beschriebene Ausführung dss n-Kanal-Speicher-FET, der einen Sperrtyp-Kanal bereits im unprogrammierten Zustand aufweist, eignet sich für die Anordnung zu einer solchen Matrix, wobei die Matrix vorteilhafterweise gleichartig betrieben werden kann, das Lesepotential an der Zeilensteuerleitung X muß jedoch entsprechend höher sein, wodurch kleine positive Störspannungen auf der Zeilensteuerleitung X unschädlich werden. Auf besondere Vorteile dieses Sper.-.yp-n-Kanal-Speicher-FET wird weiter unten eingegangen.
Bei einer Ausführung des zur Ausübung des erfindungsgemäflen Verfahrens verwendeten n-Kanal-Speicher-FET ist ein möglichst kurzer Kanal K vorgesehen, z. B. 1 bis 3 μ lang. Günstig ist jedenfalls eine Länge kleiner als 10 μ. Je kürzer nämlich der Kanal ist, um so kleiner ist die nötige Gesaintspannung zwischen Drain und Source beim Programmieren. Überschreitet nämlich diese Gesamtspannung einen kritischen Wert, d. h. überschreitet die Länge des Kanals einen entsprechenden kritischen Wert dann wird der pn-übergang zwischen Drain und Substrat durch die Influenz der auf dem Speichergate G1 gespeicherten Elektronen ungewollterweise leicht in seinen sperrenden Zustand gesteuert so daß störende, durch den Avalancheeffekt in diesem pn-Übergang aufgeheizte Löcher zum Speichergate Gl dringen und das Speichergate G1 entladen können. Diese unerwünschte Entladung des Speichergate tritt bei zu langem Kanal besonders deswegen ein, weil bei zu langem Kanal das programmierte Speichergate G1 oft auf ein negativeres Potential aufgeladen ist als das Drain, wodurch der Kanal K beim pn-übergang zwischen C iin und Substrat unterbrochen wird. Ausreichend hohe negative Aufladungen des Speichergate sind also insbesondere wegen der Entladung durch mittels Avalancheeffekt erzeugten Löchern bei sehr langem Kanal schwer erreichbar, jedenfalls wenn man die Steuerspannungen am Steuergate Gl beim Programmieren nicht ungewöhnlich hoch machen wilL Die Ausführung mit kurzem Kanal hat daher vor allem den Vorteil, daß sie leicht mit relativ kleinen Betriebsspannungen zwischen Drain und Source und mit relativ kleinen Steuerspannungen am Steuergate G1 betrieben werden kann. Es stellte sich im übrigen heraus, daß das Substrat HT, vergleiche F i g. 1, des n-Kanal-Speicher-FET möglichst nicht sehr niederohmig sein soll, sondern bevorzugt einen spezifischen Widerstand erheblich Über i Ohm · cm aufweisen soll, z.B. 3 bis lOOhm-cm. Je höher der spezifische
Widerstand gewählt wird, um so geringer werden störende Kapazitäten insbesondere zwischen Drain und Substrat einerseits und Source und Substrat andererseits. Es zeigte sich, daß ein hoher spezifischer Widerstand des Substrats HT, wenn überhaupt, nur -, einen geringen hemmenden Einfluß auf die Kanalinjektion hat.
Fig. 6 zeigt eine Ausführung des n-Kanal-Speicher-FL·..", der bereits im unprogrammierten Zustand Sperrtyp-Eigenschaften hat. An der Oberfläche des in im üblicher Weise p-dotierten Substrats WTim Bereich des Kanals K zwischen Drain und Source ist, z. B. durch Ionen-Implantation vor Herstellung von Drain und Source, eine ρ + -dotierte Schicht angebracht, in welcher sich der Kanal K im leitenden Zustand des FET !■> ausbildet. Wegen der ρ+ Dotierung dieser Schicht im Kanalbereich des FET hat der Kanal K Sperrtyp- Eigenschaften. Es muß nämlich dem Steuergate G 2 sogar im unprogrammierten Zustand des Speichergate G 1 ein icldiiv i'iunes, pusiiives, nämiich einen positiven >n Schwellwert übersteigendes Potential zugeführt werden, welches die Wirkung der durch die ρ+ -Dotierung im Kanal K angesammelten Löcher vollständig kompensiert. Erst nach dieser Kompensation können durch Influenz freie negative Ladungsträger im r» ρ+ -dotierten Kanalbereich K angesammelt werden. Oberhalb dieses Schwellwertes wird also der η-Kanal K zwischen dem η-dotierten Drain und Source leitend. Dieser n-Kanal-Speicher-FET sperrt also bereits im unprogrammierten Zustand sozusagen übermäßig stark, to da unkompensierte, durch die ρ+ -Dotierung erzeugte L,eher im Kanalbereich K angesammelt sind, da also der n-Kanal-Speicher-FET bereits im unprogrammierten Zustand weit in seinen sperrenden Bereich für Um = O gesteuert ist. Durch die Programmierung dieses n-Kanal-Speicher-FET wird der Sperrtyp-Kanal K noch stärker in den sperrenden Zustand gesteuert. — In F i g. 5 entspricht die Kurve G 10 der Sperrtyp-Eigenschaft dieses in F i g. 6 gezeigten n-Kanal-Speicher-FET vor dem Programmieren. Durch das Programmieren 1 nimmt der n-Kanal-Speicher-FET die der Kurve CIn entsprechende, noch stärkere Sperrtyp-Eigenschaft an.
Um diese Ausführung dp« n-Kanal-Snpirhpr-FFT narh dem Programmieren in den leitenden Zustand zu steuern, müßte dem Steuergate G 2 entsprechend Kurve Gin eine ganz besonders große positive Spannung zugeführt werden, welche sowohl die Wirkungen der auf dem Speichergate G 1 gespeicherten negativen Ladungsträger als auch die Wirkung der durch die ρ+ -Dotierung des Kanals K im Kanal angesammelten Löcher kompensiert.
Zum Lesen dieser zuletzt genannten Ausführung des n-Kanal-Speicher-FET mit Sperrtyp-Kanal im unprogrammierten Zustand kann man dem Steuergate G 2 ein so stark positives, zwischen den Kurven G 10 und G in liegendes Potential zuführen, daß die Drain-Source-Strecke zuverlässig leitet, falls der n-Kanal-Speicher-FET entsprechend Kurve GlO unprogrammiert ist, daß aber die Source-Drain-Strecke K zuverlässig sperrt, falls der n-Kanal-Speicher-FET entsprechend Kurve G In programmiert ist.
Vorteilhaft ist bei der zuletzt genannten Ausführung, daß sowohl zum Programmieren als auch zum Lesen jeweils relativ hohe positive Spannungen benötigt werden, so daß überlagerte Störspannungen und unerwünschte Restladungen, insbesondere im Isolator Is. keine Störungen beim Lesen oder Programmieren hervorrufen. Diese Ausführung ist also besonders störsicher, selbst wenn durch häufige Entladungen und Neuprogrammierungen des Spsichergate G 1 gewisse Verschiebungen vor allem der Kurve G 10, vergleiche R in Fig.5, eintreten. Dieser n-Kanal-Speicher-FET mit Sperrtyp-Kanal eignet sich, wie bereits angegeben, vorteilhatterweise auch für den Aufbau einer Matrix entsprechend F i g. 4, wobei hier wegen der großen Störsicherheit auch die nichtprogrammierten n-Kanal-Speicher-FET nach häufigem Löschen und Neuprogrammieren im programmierten und unprogrammierten Zustand insbesondere für Ua-O alle zuverlässig nichtleitend sind. Entsprechend eindeutig und zuverlässig sind die aus der Matrix gelesenen Signale. Darüber hinaus verbraucht die so aufgebaute Matrix entsprechend wenig Verlustleistung, weil wegen der Störsicherheit normalerweise alle n-Kanal-Speicher-FET sowohl im programmierten als auch im unprogrammierten Zustand trotz häufigeren Löschens und Neuprogrammierens für Um = 0 zuverlässig sperren.
Die n-Kanal-Speicher-FETs können, wie bereits erwähnt, auch wieder gelöscht werden. Das Speichergate G1 kann nämlich mittels des Avalancheeffekies wieder entladen werden. Hierzu is· an den sperrenden pn-übergang zwischen Substrat und Drain eine diesen Übergang auf Durchbruch belastende Spannung anzulegen. Gleichzeitig soll bevorzugt eine negative Spannung oder Erdpotential an das Steuergate G 2 geiegt werde-, 1. Die mittels des Avalancheeffekies aufgeheizten Ladun-
von entsprechenden, kompensierenden Steuerspannungen am Steuergate G 2 kann erreicht werden, daß der Kanal nach dem Löschen des Speichergates G 1 trotz störender Restladungen und ähnlicher Störungen, vergleiche R in F i g. 2 und 5, die für den nichtprogrammierten Zustand angestrebten Eigenschaften mit hoher Zuverlässigkeit annimmt, und zwar sowohl falls der n-Kanal-Speicher-FET im unprogrammierten Zustand einen Sperrtyp-Kanal oder einen Anreicherungstyp-Kanal oder einen Verarmungstyp-Kanal aufweist.
Hierzu 3 Blatt Zeichnungen

Claims (10)

Patentansprüche:
1. Verfahren zum Betrieb eines n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes, von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv auf das Speichergate einwirkendes Steuergate aufweist, wobei im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist, wobei ferner die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt und wobei der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergat? ein solches Potential gegenüber der Source-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen), dadurch gekennzeichnet, daß zur Zufuhr von Elektronen zum Soeichergate (Gl) an die Drain-Zone bei mittels des Steuergate (G 2) leitend gesteuertem Kanal (K) eki so hohes positives Potential gelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator (Is) durchdringen und zum Speichergate (G 1) gelangen (Kanalinjektion).
2. Verfanren nach Anspruch 1, dadurch gekenn zeichnet, daß später zum E ,tfernen der negativen Ladung vom Speichorgate (loschen), zwischen Drain-Zone (D) und Subs at (HT) eine den pn-Übergang in Sperrichtung beanspruchende Spannung von solcher Größe angelegt wird, daß durch Avalancheeffekt Löcher erzeugt werden, die auf das Speichergate (Gl) gelangen.
3. Verfahren nach Anspruch 1 für einen Anreicherungstyp-n-Kanal Speicher FET. dadurch gekenn zeichnet, daß bei der Überführung des Speichergate (G 1) vom ungeladenen in den geladenen Zustano an das Steuergate (G 2) ein positives Potential gelegt wird, das gleich dem Drainpotential oder positiver ist.
4. n-Kanal-Speicher-FET mit einem Halbleitersubstrat, in dem eine Source-Zone und eine Drain-Zone ausgebildet sind, mit einem über dem Kanalbereich zwischen Source- und Drain-Zone angeordneten, allseitig von einem Isolator umschlossenen Speichergale und mit einem kapazitiv auf das Speichergate einwirkenden Steuergate, zur Ausübung des Verfahrens nach einem der Ansprüche I bis 3. dadurch gekennzeichnet, daß der Kanalbereich ^kürzer als 10 um ist.
5. n-Kanal-Speicher-FET nach Anspruch 4. da durch gekennzeichnet, daß sein Kanalbereich (K) zwischen 1 und 3 μπι lang ist.
6. n-Kanal-Speicher-FET nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Substrat (HT) einen spezifischen Widerstand über I Ohm · cm aufweist.
7. n-Kanal-Speicher-FET nach Anspruch 6, dadurch gekennzeichnet, daß das Substrat (HT) einen spezifischen Widerstand zwischen 3 und 10 Ohm ■ cm aufweist.
8. n-Kanal-Speicher-FET nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß der Kanal (K) eine durch eine räumlich-strukturelle Inhomogenität gebildete Beschleunigungsstrecke fV9 aufweist.
9. n-Kanal-FET nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß auf der Oberfläche des p-dotierten Substrats (K) zwischen der Drain· Zone und der Source-Zone (S) eine zusammenhängende ρ+-dotierte Schicht angebracht ist (F i (?. 6).
10. Anwendung des Verfahrens nach e'nem der Ansprüche 1 bis 3 auf die n-Kanal-Speicher-FETs einer Speichermatrix, insbesondere eines Programmspeichers eines Fernsprechvermittlungssystems, in der jede Speicherzelle aus einem n-Kanal-Speicher-FET besteht und in der die Drain-Zonen der n-Kanal-Speicher-FETs spaltenweise und ihre Steuergates zeilenweise verbunden sind.
DE2445137A 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix Expired DE2445137C3 (de)

Priority Applications (27)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE19752505816 DE2505816C3 (de) 1974-09-20 1975-02-12 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2513207A DE2513207C2 (de) 1974-09-20 1975-03-25 n-Kanal-Speicher-FET
LU72605A LU72605A1 (de) 1974-09-20 1975-05-28
AT0646575A AT365000B (de) 1974-09-20 1975-08-21 N-kanal-speicher-fet
GB3698375A GB1517927A (en) 1974-09-20 1975-09-09 N-channel field storage transistors
ZA00755771A ZA755771B (en) 1974-09-20 1975-09-10 Improvements in or relating to n-channel storage field effect transistors
CA235,230A CA1070427A (en) 1974-09-20 1975-09-11 N-channel storage field effect transistors
AU84797/75A AU498494B2 (en) 1974-09-20 1975-09-12 N-channel storage fet
FR7528356A FR2285677A1 (fr) 1974-09-20 1975-09-16 Transistor a effet de champ de memorisation a canal n
CH1198075A CH607233A5 (de) 1974-09-20 1975-09-16
IT2734475A IT1042632B (it) 1974-09-20 1975-09-18 Transtore memorizzatore a effetto di canpo con canale n
DK419975A DK143923C (da) 1974-09-20 1975-09-18 Fremgangsmaade til drift af en n-kanal lagerfelteffekttransistor og n-kanal lagerfelteffekttransistor til udnyttelse af fremgangsmaaden
NL7511017A NL175561C (nl) 1974-09-20 1975-09-18 Werkwijzen voor het als geheugenelement bedrijven van een veldeffekttranssistor met een n-type inversiekanaal en een door isolerend materiaal omgeven in elektrisch opzicht zwevende geheugenelektrode en met de werkwijzen als geheugenelement te bedrijven veldeffekttransistor.
SU752174708A SU664586A3 (ru) 1974-09-20 1975-09-19 Способ управлени -канальным накопительным полевым транзистором
BE160218A BE833633A (fr) 1974-09-20 1975-09-19 Transistor a effet de champ de memorisation a canal n
JP11352275A JPS5157255A (de) 1974-09-20 1975-09-19
DE19762613895 DE2613895A1 (de) 1974-09-20 1976-03-31 N-kanal-speicher-fet
DE19762613873 DE2613873A1 (de) 1974-09-20 1976-03-31 N-kanal-speicher-fet
DE19762613846 DE2613846A1 (de) 1974-09-20 1976-03-31 N-kanal-speicher-fet
DE2638730A DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2643932A DE2643932C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643987A DE2643987C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643947A DE2643947C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
US05/750,860 US4087795A (en) 1974-09-20 1976-12-15 Memory field effect storage device
DE19772759039 DE2759039A1 (de) 1974-09-20 1977-12-30 N-kanal-speicher-fet
DE2812049A DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2638730A DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2643947A DE2643947C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643987A DE2643987C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643932A DE2643932C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE19772759039 DE2759039A1 (de) 1974-09-20 1977-12-30 N-kanal-speicher-fet
DE2812049A DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Publications (3)

Publication Number Publication Date
DE2445137A1 DE2445137A1 (de) 1976-09-16
DE2445137B2 DE2445137B2 (de) 1980-06-12
DE2445137C3 true DE2445137C3 (de) 1981-02-26

Family

ID=33102626

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2445137A Expired DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2643947A Expired DE2643947C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2643947A Expired DE2643947C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (2) DE2445137C3 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2812049C2 (de) * 1974-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
JPS57141969A (en) * 1981-02-27 1982-09-02 Toshiba Corp Nonvolatile semiconductor memory
JPS5864068A (ja) * 1981-10-14 1983-04-16 Agency Of Ind Science & Technol 不揮発性半導体メモリの書き込み方法
JP2013041891A (ja) * 2011-08-11 2013-02-28 Toshiba Corp 半導体装置
FR2984600A1 (fr) * 2011-12-20 2013-06-21 St Microelectronics Rousset Transistor à grille flottante ayant un rendement d'injection des électrons chauds amélioré.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
US3919711A (en) * 1973-02-26 1975-11-11 Intel Corp Erasable floating gate device

Also Published As

Publication number Publication date
DE2445137B2 (de) 1980-06-12
DE2445137A1 (de) 1976-09-16
DE2643947A1 (de) 1978-03-30
DE2643947C2 (de) 1984-02-16

Similar Documents

Publication Publication Date Title
DE3002493C2 (de)
DE2838907A1 (de) Verfahren zum programmieren einer igfet-speicherzelle
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE3035484C2 (de) Leseschaltung
DE4035660A1 (de) Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen
DE3032657A1 (de) Nichtfluechtige, elektrisch aenderbare statische halbleiter-speicheranordnung mit wahlfreiem zugriff.
DE2601622A1 (de) Programmierbarer und loeschbarer festwertspeicher
DE3131302A1 (de) &#34;nichtfluechtiges statisches speicherelement (ram) mit direktem zugriff&#34;
DE2706155A1 (de) In integrierter technik hergestellter elektronischer speicher
DE1803035A1 (de) Feldeffekt-Halbleiterbauelement
DE2356275A1 (de) Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren
EP0088815B1 (de) Elektrisch löschbare Speichermatrix (EEPROM)
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2455484A1 (de) Monolithisch integriertes halb-festspeicher-element
DE2614698C2 (de) Halbleiterspeicher
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE3002492A1 (de) Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung
DE2445137C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE3615690A1 (de) Integriertes, dynamisches schutzelement, insbesondere fuer eingaenge in mos-technologie von integrierten schaltungen
DD141082A5 (de) Datenspeicherzelle
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE69932703T2 (de) Verfahren zur Differenzierung von Programmier- und Löschspannung in nichtflüchtigem Speicher und Herstellungsverfahren hierfür
EP0988633B1 (de) Ansteuerschaltung für nichtflüchtige halbleiter-speicheranordnung
DE19941684B4 (de) Halbleiterbauelement als Verzögerungselement
DE2744114A1 (de) Speicher-fet mit wenigstens einem gate

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
AG Has addition no.

Ref country code: DE

Ref document number: 2505816

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 2812049

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 2513207

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 2638730

Format of ref document f/p: P