SU664586A3 - Способ управлени -канальным накопительным полевым транзистором - Google Patents

Способ управлени -канальным накопительным полевым транзистором

Info

Publication number
SU664586A3
SU664586A3 SU752174708A SU2174708A SU664586A3 SU 664586 A3 SU664586 A3 SU 664586A3 SU 752174708 A SU752174708 A SU 752174708A SU 2174708 A SU2174708 A SU 2174708A SU 664586 A3 SU664586 A3 SU 664586A3
Authority
SU
USSR - Soviet Union
Prior art keywords
effect transistor
channel
field
gate
controlling
Prior art date
Application number
SU752174708A
Other languages
English (en)
Inventor
Ресслер Бернвард
Original Assignee
Сименс Аг (Фирма)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2445137A external-priority patent/DE2445137C3/de
Application filed by Сименс Аг (Фирма) filed Critical Сименс Аг (Фирма)
Application granted granted Critical
Publication of SU664586A3 publication Critical patent/SU664586A3/ru

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)

Description

(54) СПОСОБ УПРАВЛЕНИЯ N-КЛНАЛЬНЫМ НАКОПИТЕЛЬНШ ПОЛЕВЫМ ТРАНЗИСТОРОМ. .остаточные зар ды между запоминающим затвором и подложкой, благодар  чему параллельна  схема запоминающего полевого транзистора после разр да не имеет те же самые первоначальные свойства, которые имеютс  перед прог , рс1ммированием. Это обуславливает ненадежность управлени  и большую величину управл ющего напр жени .. Целью изобретени   вл етс  повыше ние надежности и снижение управл ющего напр жени , . Достигаетс  это способом управлени . N-канальнйм накопительным полевы транзистором с накопительным плаваю цим затвором, окруженным со всех сто рон изол тором, . в частности дл  нако лени  двоичной информации, при котором-программирование осуществл ют пу тём отрицательного зар да накопитель -ноге затвора и прикладывают к-стоку пЬтёнцисШ, положительный относйтельно потенциала истока дл . вызывани  к нальной йнжекгций.;. - Велйчина напр жени  может, быть до -тат очна дл  разогревани  электронов. Дб энергииf 3-3,8 eV. При наличии управл ющего - затво а к нему может, быть приложен потенциал -поЛожитёльный по , сравнению с пйтёнцйалом стока; - ; - . . При: упра:влении по способу, согласйо изобретению;, отрицательный зар д , -йаход щийсй до ётбгб присрав нйтеЛьнрположитеЛьно.м потенциале запоминающего; satBdfia, пройс 5Гбйит , ; электрйче.еки с помощью канальйой ин жекции.. йагсопительны.й затв.ор полевого-; ранзйст6ра при программиЕ 6ёанйи ; зарйжаётсй . зар дами, которые cami формйрутотс  ;вполевйм транзисторе т.ёкиМ оёразой, что зар ;д, благсд ар  Ййдукцйй, воздействует, на ,ток CTOKистока тормоз ьщм образом вместрпе .редающего так, что зар женный накр ;пй елаьный. Затвор в программйррванном состо 1|ии рбнаруживает запирающее :вли ние .научастке сток-исток. ;. С помощью канальноййнжекцййм6 . гут быть нагреты, электроны, зар жающйё йакопительный затвор. ,П им е р. Осуществл ют программирование N-канального накопитель ног6 транзистора. с плавающим з атвором , отрицательно зар жаемьш посред™ (твом нагретых электронов, получае с помощью каналь.ной инжекдии в вобственном канале, Запоми.н ающий эат ЭТРГ-О з а:рйй& сГ п5м(5щШг его отрицательного зар да посредст-, вом индукции оказывает на ток стокистРка тормоз щее действие на участке сток-исток. Дл  осуществлени  способа предпочтителен полевой транзистор с малым каналом, например 3 мк или короче, и с высокоомной под ложкой 3-10 ом.см. Канал должен имет участки ускорени , образованные пространственной неоднородностью, котоые позвол ют сильно нагреть электроны , зар жающие накопительный затвор . Электроны, зар жающие накопительный затвор, управл ют участком сток-исток в запертом состо нии, потому что на затворе собираютс  инжектированные зар ды посредством индукции дырок между стоком и Истоком, так.что сопротивление между стоком и истоком увеличиваетс , В непрограммированном состо нии полевой транзистор имеет канал .накЬ пительного типа, который при нормаль-; ном положении заперт« При, программировании он. запираетс  еще сильнее по сравнению с непрограммированным соето нием . Если полевой транзистор имеет канал обедненного типа, то в программированном состо нии из-за электронов , получ.аемых с помощью каналовой инж,екции в собственном канале, он запираетс  или становитс  высокоомным. Если полевой транзистор снова должен быть разр жён, .то ёдо запирающий р-п сток-исток-переход может быть нагружен до пробо  так, что получаемые в самом полевом транзисторе зар ды разр жают накопительный затвор, - М канальный накопительный полевой транзистор имеет .окруженный со всех Сторон изол тором в электрическом отношении плавающий накопительный зат вор, .Подложка  вл етс  р-легированной И имеет две-п-легированные области, образующие сток и исток, между кото- рглми обра.зуетс  в подложке канал, если этот полевой транзистор управл етс  в провод щем состо нии. Управление осуществл ют от внешнего источййка спомощью управл ющего затвора , - - Канал в его плохо провод щем или та.кжё в его хороши провод щем сос:то .н.ии имеет участок, в котором локальна  продольна  напр женность пол . . между стоком и истоком значительно больше, чем в остальных област х этого канала. Благодар  локально ограниченной высокой напр женности пол , в канале образуетс  ускорительный участок, в котором свободные электроны сильно нагреваютс , например , до 3,5eV, так что часть из них в этом месте покидает канал, проходит через изол тор и может отрицательно зар дить .накопительный затвор, . Способ может быть также применен. . дл  управлени  матрицей накопительных полевых транзисторов«К управл ющему- затвору соответствующего выбранного полевого транзистора прикладывают достаточно высокий положительный потенциал дл  получени , ускор ющего напр жени  между накопительным затвором и ускор ющим участкоми через соответств тощую строчную управл ющую
линию к программирующему источнику канального напр жени  протекает ток, нагревающий электроны, которые на основе канальной инжекции отрицательно зар жают соответствующий накопительный затвор.
С помрщью изобретени  возможно проведение электрического гашени  благодар  свободным носител м, нагреваемым в полевом транзисторе, а также сокращение длительности программировани  до миллисекунды.
Управл егный полевой транзистор  вл етс  невосприимчивым к помехам.

Claims (2)

1. Способ управлени  N-канальным  акопительным полевым транзистором с накопительным плаваювднм затвором/
окруженным со всех сторон изол т -. в частности, дл  накоплени  двоичной информации, при котором программирование осуществл ют путем отрицательного зар да накопительного затвора, отличающ-ийс  тем, что, с целью повышенна  надежности и снижени  управл ющего напр жени , прикладывают к стоку потенциал, положитель-. ный относительно потенциала истока дл  вызывани  канальной инжекции.
2. Способ по п.1, отличаю0 щий с   тем, что величина напр жени  достаточна дл  разогрева электронов до энергии в 3-3,8ev.
Источники информации, прин тые во внимание при экспертизе
5
1.Патент США № 366Q819, кл. 3 7-235, 1972.
2. Jorn.boEid. St Слгс SC7 Ni5, 1972, Р.5&9-575, .
SU752174708A 1974-09-20 1975-09-19 Способ управлени -канальным накопительным полевым транзистором SU664586A3 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix

Publications (1)

Publication Number Publication Date
SU664586A3 true SU664586A3 (ru) 1979-05-25

Family

ID=5926380

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752174708A SU664586A3 (ru) 1974-09-20 1975-09-19 Способ управлени -канальным накопительным полевым транзистором

Country Status (2)

Country Link
SU (1) SU664586A3 (ru)
ZA (1) ZA755771B (ru)

Also Published As

Publication number Publication date
ZA755771B (en) 1976-08-25

Similar Documents

Publication Publication Date Title
US5486480A (en) Method of fabrication of protected programmable transistor with reduced parasitic capacitances
EP0360504B1 (en) One transistor flash eprom cell
US6429063B1 (en) NROM cell with generally decoupled primary and secondary injection
EP0948058B1 (en) Floating gate memory with substrate band-to-band tunneling induced hot electron injection
US6271560B1 (en) Single-poly EPROM cell with CMOS compatible programming voltages
US6583007B1 (en) Reducing secondary injection effects
JPH0325950B2 (ru)
Malavena et al. Investigation and compact modeling of the time dynamics of the GIDL-assisted increase of the string potential in 3-D NAND flash arrays
JP2002523895A (ja) 電子的に消去可能な不揮発性メモリ
CN107836042A (zh) 2t sonos闪速存储器
JP2005252034A (ja) 不揮発性半導体メモリ装置とその電荷注入方法、および、電子装置
CN104241396B (zh) n沟道SONOS器件及其编译方法
US8320192B2 (en) Memory cell, a memory array and a method of programming a memory cell
SU664586A3 (ru) Способ управлени -канальным накопительным полевым транзистором
JPH0750693B2 (ja) 酸化シリコン膜の製造方法
CN106328504A (zh) 半导体结构及其形成方法
EP1096572B1 (en) Electrically programmable and erasable memory device and method of operating same
WO2006071453A2 (en) Programming method for nanocrystal memory device
US4455493A (en) Substrate bias pump
US4307411A (en) Nonvolatile semiconductor memory device and method of its manufacture
US20080023763A1 (en) Threshold-voltage trimming of insulated-gate power devices
CN108206187A (zh) 包括一或多个非易失存储器单元的半导体结构及形成方法
EP0184222B1 (en) Mos type integrated circuit having charging and discharging transistors
KR20060076011A (ko) 반도체 소자 및 그 형성 방법
Lau ULSI Front-End Technology: Covering from the First Semiconductor Paper to CMOS FINFET Technology