CN104241396B - n沟道SONOS器件及其编译方法 - Google Patents

n沟道SONOS器件及其编译方法 Download PDF

Info

Publication number
CN104241396B
CN104241396B CN201410428695.3A CN201410428695A CN104241396B CN 104241396 B CN104241396 B CN 104241396B CN 201410428695 A CN201410428695 A CN 201410428695A CN 104241396 B CN104241396 B CN 104241396B
Authority
CN
China
Prior art keywords
voltage
source
region
oxide layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410428695.3A
Other languages
English (en)
Other versions
CN104241396A (zh
Inventor
顾经纶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410428695.3A priority Critical patent/CN104241396B/zh
Publication of CN104241396A publication Critical patent/CN104241396A/zh
Application granted granted Critical
Publication of CN104241396B publication Critical patent/CN104241396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种n沟道SONOS器件，包括：p型半导体衬底，其包括n型掺杂的源区和漏区，以及位于源漏区之间的p型掺杂的晕圈注入区；以及位于p型半导体衬底上n型掺杂的源漏区之间的栅极结构，该栅极结构依次包括遂穿氧化层、氮化硅层、阻挡氧化层和多晶硅栅极。当n沟道SONOS器件编译时，通过在多晶硅栅极上施加正的栅极电压、在源区施加0V的源极电压、在漏区施加大于源极电压的漏极电压以及在衬底上施加正的衬底电压，在栅极电压和源极电压的电压差作用下使得晕圈注入区靠近源区和遂穿氧化层的区域中产生带带遂穿电子，该带带遂穿电子在衬底电压和源极电压的电压差作用下加速并在栅极电压作用下进入遂穿氧化层。本发明能够解决p沟道SONOS存储器件的擦除饱和的问题。

Description

n沟道SONOS器件及其编译方法
技术领域
本发明涉及存储器，尤其涉及一种n沟道SONOS器件。
背景技术
对于NOR闪存记忆单元，限制其尺寸继续缩减的最重要因素是栅长的进一步缩短。这主要是由于NOR闪存记忆单元所采用的沟道热电子(CHE)注入的编译方式要求器件漏端有一定的电压，而这一电压对源漏端的穿透会产生很大的影响，对于短沟道器件沟道热电子(CHE)方式不适用。根据文献“G.Servalli,et al.,IEDM Tech.Dig.,35_1,2005”预测，传统闪存结构的栅长缩小的物理极限是130nm。
Shuo Ji Shukuri等人发表的文章“A 60nm NOR Flash Memory Cell TechnologyUtilizing Back Bias Assisted Band-to-Band Tunneling Induced Hot ElectronInjection(B4-Flash)”提出了一种新型的利用衬底偏压协助的带带遂穿引起的热电子来进行编译的SONOS型P沟道记忆单元，能够进一步缩小器件尺寸。如图1所示，首先是由栅极和漏极电压产生的垂直电场(Vg-Vd)产生带到带遂穿电子，然后这些电子受到衬底偏置电压和漏极电压产生的结电场(Vd-Vb)加速到离开漏极一定距离的区域，最后在衬底偏置电压和栅极电压的垂直电场的作用下注入到电荷存储层。在这样的背栅偏压的的协助下，源漏端的电压差可以很小，这样可以保证器件尺寸能够缩小。
然而，现有的SONOS型器件均为p沟道闪存，当关键尺寸缩小到60nm以下时，存在工艺制造困难，如遇到无法解决的擦除饱和问题。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种能够解决擦除饱和问题的n沟道SONOS器件。
本发明是通过以下技术方案实现的：
一种n沟道SONOS器件，包括：p型半导体衬底，其包括n型掺杂的源区和漏区，以及位于所述源区和漏区之间的p型掺杂的晕圈注入区；以及位于所述p型半导体衬底上所述n型掺杂的源区和漏区之间的栅极结构，该栅极结构从所述p型半导体衬底向上依次包括遂穿氧化层、氮化硅层、阻挡氧化层和多晶硅栅极。其中，当所述n沟道SONOS器件编译时，通过在所述多晶硅栅极上施加正的栅极电压、在所述源区施加0V的源极电压、在所述漏区施加大于所述源极电压的漏极电压以及在所述衬底上施加正的衬底电压，在所述栅极电压和源极电压的电压差作用下使得所述晕圈注入区靠近所述源区和遂穿氧化层的区域中产生带带遂穿电子，该带带遂穿电子在所述衬底电压和源极电压的电压差作用下加速并在所述栅极电压作用下进入所述遂穿氧化层。
优选的，所述栅极电压为10V～15V，所述漏极电压为1.5V～2V，所述衬底偏压为3V～4V。
优选的，所述晕圈注入区掺杂硼，其能量为2KeV～4KeV，剂量为1e13/cm2～1e14/cm2，掺杂浓度为5e17/cm3～5e18/cm3。
优选的，所述遂穿氧化层的厚度为6～10nm，所述氮化硅层厚度为5～10nm，所述阻挡氧化层的厚度为7～12nm，所述多晶硅栅极的厚度为70nm～150nm。
进一步的，本发明还提供了一种SONOS器件的编译方法，该SONOS器件包括p型半导体衬底，位于该衬底内的n型掺杂的源区和漏区，位于所述源区和漏区之间的p型掺杂的晕圈注入区；以及位于该源区和漏区之间的该衬底上的一栅极结构，其中该栅极结构由该p型半导体衬底往上依次包括遂穿氧化层、氮化硅层、阻挡氧化层和多晶硅栅极，该编译方法包括：对该多晶硅栅极施加正的栅极电压，对该源区施加0V的源极电压，对该漏区施加大于所述源极电压的漏极电压，以及对该衬底施加正的衬底电压，在所述栅极电压和源极电压的电压差作用下使得所述晕圈注入区靠近所述源区和遂穿氧化层的区域中产生带带遂穿电子，该带带遂穿电子在所述衬底电压和源极电压的电压差作用下加速并在所述栅极电压作用下进入所述遂穿氧化层。
优选的，所述栅极电压为10V～15V，所述漏极电压为1.5V～2V，所述衬底电压为3V～4V。
优选的，所述晕圈注入区掺杂硼，其能量为2KeV～4KeV，剂量为1e13/cm2～1e14/cm2，掺杂浓度为5e17/cm3～5e18/cm3。
优选的，所述遂穿氧化层的厚度为6～10nm，所述氮化硅层厚度为5～10nm，所述阻挡氧化层的厚度为7～12nm，所述多晶硅栅极的厚度为70nm～150nm。
本发明的有益效果在于，SONOS器件编译时通过在器件源端施加0V电压，栅极与源极的巨大的电势差导致晕圈注入区靠近源极区域的能带强烈弯曲，引起电子从价带量子遂穿到导带(带带遂穿)，而遂穿到导带的电子在衬底正偏压所造成的耗尽区强电场作用下被加速，最后在栅极正电压作用下克服衬底硅与遂穿氧化层之间的势垒而跃迁到氧化层。另一方面，由于漏区加正偏压，故靠近漏区的晕圈注入区电势较高，能带不会弯曲很多，不会产生带带遂穿电子。通过背栅偏压的协助，源漏端电压差可以很小，因此能够保证器件尺寸的进一步缩小。此外，由于本发明的SONOS器件为n沟道，只要在控制栅进行p型杂质注入减少控制栅的电子富余就可以方便地解决擦除饱和的问题，相比于现有技术中p沟道的SONOS型B4-flash器件更容易制造。
附图说明
图1是本发明一实施例n沟道SONOS器件的结构示意图；
图2显示了本发明一实施例n沟道SONOS器件的晕圈注入区靠近源区的能带图；
图3显示了本发明一实施例n沟道SONOS器件的晕圈注入区靠近漏区的能带图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
图1所示为本发明一实施例的n沟道SONOS器件的结构示意图，其中虚线代表耗尽区边界，黑色实心圆圈代表电子。如图1所示，n沟道SONOS器件包括p型半导体衬底10，位于p型半导体衬底10中的n型掺杂的源区16a和漏区16b、位于源漏区之间的p型掺杂的晕圈注入区(halo)15，以及位于半导体衬底上源漏区之间的栅极结构。本实施中，栅极结构从衬底10向上依次包括遂穿氧化层11、氮化硅层12、阻挡氧化层13和多晶硅栅14。氮化硅层12作为存储电子的介质层，遂穿氧化层11、氮化硅层12、阻挡氧化层13构成ONO层。其中，遂穿氧化层11的厚度为6～10nm，氮化硅层12厚度为5～10nm，阻挡氧化层13的厚度为7～12nm，多晶硅栅极14的厚度为70nm～150nm。作为较佳实施例，栅极结构的栅长选取为58nm，遂穿氧化层11厚度为5.5nm，氮化硅12厚度选取为7nm，阻挡氧化层厚度为9nm，多晶硅栅厚度为90nm。栅极结构的制造工艺采用常规的CMOS工艺，在此不做赘述。
晕圈注入区15位于源漏区16a和16b之间，其中掺杂有p型离子，如硼或铟。晕圈注入区15除了能够防止穿通(源漏耗尽层连通)和短沟道效应以外，本发明中还作为产生带带遂穿(BTBT，Band to Band Tunneling)电子的场所。而为了使带带遂穿电子产生后更易被加速和获得能量，晕圈注入区具有较高的杂质浓度以增加PN结耗尽区的电场强度。本实施例中晕圈注入区15掺杂的是硼离子，硼的注入能量为2～4KeV，注入剂量1e13/cm2～1e14/cm2，硼的掺杂浓度为5e17/cm3～5e18/cm3。本实施例中，晕圈注入区连结为一体，但在其他实施例中晕圈注入区也可以是分开的两个。晕圈注入区的注入可在栅极结构形成后、栅极结构的侧壁间隔物形成之前进行。完成晕圈注入后，再依次进行侧壁间隔物的制作和源漏离子注入的步骤。n沟道SONOS器件的制造工艺与标准CMOS工艺兼容，没有太大的改动，能够在一般的半导体制造公司生产。
以下将结合图1和图2对本发明的n沟道SONOS器件的编译过程加以说明。当n沟道SONOS器件编译时，在多晶硅栅极14上施加了一个正的栅极电压Vg(+)、在源区16a施加了一个0V的源极电压Vs、在漏区16b施加了一个大于源极电压Vs的漏极电压Vd，此外还在p型衬底10上施加一个正的衬底电压Vb。其中，衬底电压Vb大于漏极电压Vd但小于栅极电压Vcg。较佳的，栅极电压Vg为10V～15V，漏极电压Vd为1.5V～2V，衬底电压Vb为3V～4V。以Vg＝12V，Vs＝0V，Vd＝1.8V，Vb＝4V为例，由于栅极电压Vg与源极电压Vs(0V)的电压差非常大，造成晕圈注入区中靠近源区的能带强烈弯曲，如图2所示，引起晕圈注入区靠近源区和遂穿氧化层的区域中的电子从价带量子隧穿到导带而产生带带隧穿(Band to BandTunneling，BTBT)电子。隧穿到导带的BTBT电子在由衬底正偏压Vb和源极电压Vs引起的耗尽区的横向的强电场(Vd-Vb)作用下被加速，获得足够的能量，最后在栅极正电压Vg的作用下克服硅衬底与遂穿氧化层之间势垒，跃迁到ONO层的遂穿氧化层中。如图3所示，由于漏区也施加正偏压1.8V，所以靠近漏区的晕圈注入区的电势较高，能带不会弯曲很多，故不会产生BTBT电子。
综上所述，本发明的n沟道SONOS器件通过在器件源端施加0V电压，造成晕圈注入区靠近源端处能带因栅极与源极巨大的电势差强烈弯曲，引起从价带量子遂穿到导带(带带遂穿)的电子生成于晕圈注入区靠近源端和遂穿氧化层的区域，而遂穿到导带的电子在衬底正偏压所引起的耗尽区强电场作用下被加速，最后在栅极正电压作用下克服衬底硅与遂穿氧化层之间的势垒而跃迁到遂穿氧化层以此实现编译工作。通过背栅偏压的协助，源漏端电压差可以很小，因此能够保证器件尺寸的进一步缩小。此外，由于本发明的SONOS器件为n沟道，只要在控制栅进行p型杂质注入减少控制栅的电子富余就可以方便地解决擦除饱和的问题，相比于现有技术中p沟道的SONOS型B4-flash器件更容易制造。
虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (4)

1.一种n沟道SONOS器件的编译方法，该SONOS器件包括p型半导体衬底，位于该衬底内的n型掺杂的源区和漏区，位于所述源区和漏区之间的p型掺杂的晕圈注入区；以及位于该源区和漏区之间的该衬底上的一栅极结构，其中该栅极结构由该p型半导体衬底往上依次包括遂穿氧化层、氮化硅层、阻挡氧化层和多晶硅栅极，其特征在于，该编译方法包括：
对该多晶硅栅极施加正的栅极电压，对该源区施加0V的源极电压，对该漏区施加大于所述源极电压的漏极电压，以及对该衬底施加大于所述漏极电压的正的衬底电压，在所述栅极电压和源极电压的电压差作用下使得所述晕圈注入区靠近所述源区和遂穿氧化层的区域中产生带带遂穿电子，该带带遂穿电子在所述衬底电压和源极电压的电压差作用下加速并在所述栅极电压作用下进入所述遂穿氧化层。
2.根据权利要求1所述的编译方法，其特征在于，所述栅极电压为10V～15V，所述漏极电压为1.5V～2V，所述衬底电压为3V～4V。
3.根据权利要求1所述的编译方法，其特征在于，所述晕圈注入区掺杂硼，其能量为2KeV～4KeV，剂量为1e13/cm2～1e14/cm2，掺杂浓度为5e17/cm3～5e18/cm3。
4.根据权利要求1所述的编译方法，其特征在于，所述遂穿氧化层的厚度为6～10nm，所述氮化硅层厚度为5～10nm，所述阻挡氧化层的厚度为7～12nm，所述多晶硅栅极的厚度为70nm～150nm。
CN201410428695.3A 2014-08-27 2014-08-27 n沟道SONOS器件及其编译方法 Active CN104241396B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410428695.3A CN104241396B (zh) 2014-08-27 2014-08-27 n沟道SONOS器件及其编译方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410428695.3A CN104241396B (zh) 2014-08-27 2014-08-27 n沟道SONOS器件及其编译方法

Publications (2)

Publication Number Publication Date
CN104241396A CN104241396A (zh) 2014-12-24
CN104241396B true CN104241396B (zh) 2020-05-15

Family

ID=52229146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410428695.3A Active CN104241396B (zh) 2014-08-27 2014-08-27 n沟道SONOS器件及其编译方法

Country Status (1)

Country Link
CN (1) CN104241396B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9413349B1 (en) * 2015-04-01 2016-08-09 Qualcomm Incorporated High-K (HK)/metal gate (MG) (HK/MG) multi-time programmable (MTP) switching devices, and related systems and methods
CN105118831B (zh) * 2015-07-17 2018-06-29 上海华力微电子有限公司 一种双位无结闪存存储器及其编程、擦除和读取方法
CN105097821B (zh) * 2015-08-20 2018-08-10 上海华力微电子有限公司 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
CN105226065B (zh) * 2015-08-20 2018-05-01 上海华力微电子有限公司 一种双位sonos存储器及其编译、擦除和读取方法
CN112349328B (zh) * 2020-10-21 2021-08-17 中天弘宇集成电路有限责任公司 电荷捕获型快闪存储器的编程方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0352268A (ja) * 1989-07-20 1991-03-06 Seiko Instr Inc 半導体不揮発性メモリの書込み・読出し方法
CN1716572A (zh) * 2004-06-30 2006-01-04 株式会社瑞萨科技 非易失性半导体存储器件的制造方法及半导体存储器件
CN101783350A (zh) * 2008-12-31 2010-07-21 东部高科股份有限公司 快闪存储器件及其制造方法
US8106443B2 (en) * 2007-10-09 2012-01-31 Genusion, Inc. Non-volatile semiconductor memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480955B2 (ja) * 2003-05-20 2010-06-16 シャープ株式会社 半導体記憶装置
JP5734744B2 (ja) * 2011-05-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8674422B2 (en) * 2012-01-30 2014-03-18 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
US8853761B2 (en) * 2012-01-30 2014-10-07 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0352268A (ja) * 1989-07-20 1991-03-06 Seiko Instr Inc 半導体不揮発性メモリの書込み・読出し方法
CN1716572A (zh) * 2004-06-30 2006-01-04 株式会社瑞萨科技 非易失性半导体存储器件的制造方法及半导体存储器件
US8106443B2 (en) * 2007-10-09 2012-01-31 Genusion, Inc. Non-volatile semiconductor memory device
CN101783350A (zh) * 2008-12-31 2010-07-21 东部高科股份有限公司 快闪存储器件及其制造方法

Also Published As

Publication number Publication date
CN104241396A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
US7615821B2 (en) Charge trap memory with avalanche generation inducing layer
CN104241396B (zh) n沟道SONOS器件及其编译方法
US6885590B1 (en) Memory device having A P+ gate and thin bottom oxide and method of erasing same
US9082490B2 (en) Ultra-low power programming method for N-channel semiconductor non-volatile memory
Gupta et al. Improved short-channel characteristics with long data retention time in extreme short-channel flash memory devices
US20060023506A1 (en) Non-volatile memory device and method for programming/erasing the same
CN105097821B (zh) 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
CN104157655B (zh) Sonos闪存器件及其编译方法
US20170229540A1 (en) Non-volatile memory device having reduced drain and read disturbances
CN104332469B (zh) n沟道非易失性存储元件及其编译方法
CN106206748B (zh) Sonos器件及其制造方法
CN105470258B (zh) SONOS B4-flash存储器
CN109346528B (zh) 闪存结构及对应的编程、擦除和读取方法
KR100663974B1 (ko) 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법
CN105742249B (zh) 改善sonos存储器读取操作能力的方法
CN104253160B (zh) 一种具有凸面栅极结构的B4‑Flash
CN102543890B (zh) 一种利用应变硅技术提高sonos的擦写速度的方法
US8183617B2 (en) Injection method with Schottky source/drain
Lim et al. Improvement of GIDL-assisted Erase by using Surrounded BL PAD Structure for VNAND
US9847397B2 (en) Method of forming split gate memory with improved reliability
US9337352B1 (en) Floating gate flash memory device and compilation method thereof
CN105118831B (zh) 一种双位无结闪存存储器及其编程、擦除和读取方法
Liu et al. Improved HCI of Embedded High Voltage EDNMOS in Advanced CMOS Process
Xu et al. Investigation and impact of LDD variations on the drain disturb in normally-on SONOS NOR flash device
TWI358822B (en) Cell operation methods using gate-injection for fl

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant