JPH0352268A - 半導体不揮発性メモリの書込み・読出し方法 - Google Patents
半導体不揮発性メモリの書込み・読出し方法Info
- Publication number
- JPH0352268A JPH0352268A JP1188063A JP18806389A JPH0352268A JP H0352268 A JPH0352268 A JP H0352268A JP 1188063 A JP1188063 A JP 1188063A JP 18806389 A JP18806389 A JP 18806389A JP H0352268 A JPH0352268 A JP H0352268A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- writing
- time
- reading
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000000034 method Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002347 injection Methods 0.000 claims abstract description 14
- 239000007924 injection Substances 0.000 claims abstract description 14
- 239000002784 hot electron Substances 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 241000287462 Phalacrocorax carbo Species 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野］
この発明は、コンピュータなどの電子装置に用いられる
半導体不揮発性メモリに関する．〔発明の概要１ この発明は，チャネルホットエレクトロン注入により浮
遊ゲート電極に電荷を注入する不揮発性メモリにおいて
，半導体基板とソース間に逆方向バイアスを印加するこ
とにより，注入効率を高めたことを特徴とする．
半導体不揮発性メモリに関する．〔発明の概要１ この発明は，チャネルホットエレクトロン注入により浮
遊ゲート電極に電荷を注入する不揮発性メモリにおいて
，半導体基板とソース間に逆方向バイアスを印加するこ
とにより，注入効率を高めたことを特徴とする．
【従来の技術１
第２図により、チャネル注入型不揮発性メモリの従来の
書込み方法を説明する．ここに示した不揮発性メモリは
、半導体基板（あるいは、ウエル）９の表面にソース３
およびドレイン領域４を持ち，薄いゲート絶縁膜上に設
けられた浮遊ゲート電極５が形成されている。この浮遊
ゲート電極５は、容量結合された制御ゲート電極６によ
り電位がコントロールされる。さらに、チャネルが形成
される基板１表面には，不純物濃度を高めるためにトト
鮫的高いドーズ量のチャネルドーブ７が施こされている
．書き込みを行う場合、スイッチｌ２をＷ側に接続し、
制御ゲート電極６に書込みバイアス電圧■。。（１０〜
２０Ｖ）を印加する。ドレイン４は、データ人力となっ
ており、データ入出力端子の信号Ｑが“Ｈ一信号（約５
Ｖ）のときあるいは、”Ｌ″信号（約ＤＶ）のときに、
ドレイン電流が流れるか否かが決定される．゛Ｈ”の時
はドレイン電流が流ねる．ソース３から流れ出たキャリ
アはドレイン４の端の高電界により加速されホットキャ
リアを発生し，，制御ゲート６を通して高い電界のかか
っている浮遊ゲート５中へ注入される。この従来の書込
み時には，ソース３と基板Ｊとの間には、バイアスを印
加せずに両領域ともグランド電気に保たれていた３なお
、第３図は第２図の半導体基板内のｉ″位勺布図である
。 【発明が解決しようとする課題〕 従来の書込み方法においては，注入効率を高める為にか
なり高いドーズ量のチャネルドーブを行っていた。例え
ば．ＩＸＪＯ’１ｃ ｍ−’，この位のチャネルドーブ
を行うと、ヂャネルのしきい値電圧Ｖ ｒｐｏは、２〜
・３■と高くなり，書込み時は、制御ゲート電極に高い
電圧を印加するので支障はないが，読出し時に、制御ケ
ート電極がＤＶにバイアスされると、充分なＯＮ時のド
レイン電流が流せないという問題があっ１＝．ざらに，
高濃度の不純物層では表面移動度か低下し、かつホット
エレクトロンの平均自由行程も短く、必ずしも最適な方
法とは言えなかった． 本発明は、すでに述べた様に、高いヂャネルドーブを使
わ４′に、書込み時の注人効率を高め、さらＧ１＝読出
し、時のＯ Ｎ電流を大ぎく取り出すことを目的とし，
て改善を旅１，たちのである。 〔課題を解決オるＩ：めの手段１ この発明は、書込み時；こソース・基板間に逆方向バイ
゛ノ７ス（バ・ゾクゲートバイアス）を印加し，高い注
入効率で書込みをｈう．読出し時にはＯバイア久とする
や 「作用］ 基板バイア又を印加した場合には、キャリアの加速電界
が高て一なり、ホットキャリアの発生率が高くなり、さ
らに、基板から浮遊ゲート電極に向かう電界を大きくで
き注入効率を高めることができる。読出し時は，バイア
スを印加しないので、チャネルの１，きい値ｗＬ圧（こ
こでは浮遊ゲート電極に電荷が注入されていない時の制
御ゲート電極のしきい値電圧をいう）は低く、読出し時
のオン電流を大きくできる． 〔実施例〕 第１図に基づいて本発明の実施例である書込み・読出し
方法を説明する６書込み時には制御ゲート６のバイアス
切替え又イッチ１０および，基板バイアスの切換えスイ
ッチｌ１をＷ測に接続し、各々ＶＣＯ！ Ｖａａのバイ
アス電圧を印加する．読出し時はスイッチｌＯおよび１
１をＲ側に切換え，ドレインに読出し用のバイアス電圧
を与え、ドレイン電流特性により浮遊ゲート電極５の電
位を検出する。 第４図は、セレクトゲート８を持ち，ドレイン４の端で
の注入でなく、セレクトゲート８の端で注入を行うチャ
ネル注入メモリの書込み・読出し方法を理解するための
半導体不揮発性メモリの断面図である。この場合（．＋
第１図と同様に，書込み時に基板バイアス電圧を印加１
，、読出し時にＯバイアスとずろ． 第５ｃ７１は，第１図の半導体基板内の電位分布図であ
る。ｌｉバ４ ：７”′プ、を印加しない場合の第３図
に比べて，基板バイアスを印加した場合の第５図では、
ド｝ノイ〉・４の端の表面電位がこみ合い、高い電界と
なっている。この高電界によって加速されたキャリアの
ボットエレク１−ロンの発生率は非常に高い。従って、
書込み時に基板バイアスを印加することにより，高い注
人効率が得られる。このことは、チャネルドー・ブを施
す場合には比較的低いドーズ量のドーピングで良いとも
言える。チャネルドーブを低くすれば表面移動度の低下
や．ホットエレクトロンの平均寿命の低下を防ぐことが
できる． 読出し時は、基板バイアスを印加せず５チャネルドーブ
によるしきい値の増大も小さいので、ＯＮ！滞は★矢〈
冫ろ７？がア＆＾ 〔発明の効果】 以上述べた様に本発明により、高い注入効率でオン電流
の高い不揮発性メモリの書込み、読出しが可能となり、
より高速、高集積の不揮発性メモリＩＣが実現できる。
書込み方法を説明する．ここに示した不揮発性メモリは
、半導体基板（あるいは、ウエル）９の表面にソース３
およびドレイン領域４を持ち，薄いゲート絶縁膜上に設
けられた浮遊ゲート電極５が形成されている。この浮遊
ゲート電極５は、容量結合された制御ゲート電極６によ
り電位がコントロールされる。さらに、チャネルが形成
される基板１表面には，不純物濃度を高めるためにトト
鮫的高いドーズ量のチャネルドーブ７が施こされている
．書き込みを行う場合、スイッチｌ２をＷ側に接続し、
制御ゲート電極６に書込みバイアス電圧■。。（１０〜
２０Ｖ）を印加する。ドレイン４は、データ人力となっ
ており、データ入出力端子の信号Ｑが“Ｈ一信号（約５
Ｖ）のときあるいは、”Ｌ″信号（約ＤＶ）のときに、
ドレイン電流が流れるか否かが決定される．゛Ｈ”の時
はドレイン電流が流ねる．ソース３から流れ出たキャリ
アはドレイン４の端の高電界により加速されホットキャ
リアを発生し，，制御ゲート６を通して高い電界のかか
っている浮遊ゲート５中へ注入される。この従来の書込
み時には，ソース３と基板Ｊとの間には、バイアスを印
加せずに両領域ともグランド電気に保たれていた３なお
、第３図は第２図の半導体基板内のｉ″位勺布図である
。 【発明が解決しようとする課題〕 従来の書込み方法においては，注入効率を高める為にか
なり高いドーズ量のチャネルドーブを行っていた。例え
ば．ＩＸＪＯ’１ｃ ｍ−’，この位のチャネルドーブ
を行うと、ヂャネルのしきい値電圧Ｖ ｒｐｏは、２〜
・３■と高くなり，書込み時は、制御ゲート電極に高い
電圧を印加するので支障はないが，読出し時に、制御ケ
ート電極がＤＶにバイアスされると、充分なＯＮ時のド
レイン電流が流せないという問題があっ１＝．ざらに，
高濃度の不純物層では表面移動度か低下し、かつホット
エレクトロンの平均自由行程も短く、必ずしも最適な方
法とは言えなかった． 本発明は、すでに述べた様に、高いヂャネルドーブを使
わ４′に、書込み時の注人効率を高め、さらＧ１＝読出
し、時のＯ Ｎ電流を大ぎく取り出すことを目的とし，
て改善を旅１，たちのである。 〔課題を解決オるＩ：めの手段１ この発明は、書込み時；こソース・基板間に逆方向バイ
゛ノ７ス（バ・ゾクゲートバイアス）を印加し，高い注
入効率で書込みをｈう．読出し時にはＯバイア久とする
や 「作用］ 基板バイア又を印加した場合には、キャリアの加速電界
が高て一なり、ホットキャリアの発生率が高くなり、さ
らに、基板から浮遊ゲート電極に向かう電界を大きくで
き注入効率を高めることができる。読出し時は，バイア
スを印加しないので、チャネルの１，きい値ｗＬ圧（こ
こでは浮遊ゲート電極に電荷が注入されていない時の制
御ゲート電極のしきい値電圧をいう）は低く、読出し時
のオン電流を大きくできる． 〔実施例〕 第１図に基づいて本発明の実施例である書込み・読出し
方法を説明する６書込み時には制御ゲート６のバイアス
切替え又イッチ１０および，基板バイアスの切換えスイ
ッチｌ１をＷ測に接続し、各々ＶＣＯ！ Ｖａａのバイ
アス電圧を印加する．読出し時はスイッチｌＯおよび１
１をＲ側に切換え，ドレインに読出し用のバイアス電圧
を与え、ドレイン電流特性により浮遊ゲート電極５の電
位を検出する。 第４図は、セレクトゲート８を持ち，ドレイン４の端で
の注入でなく、セレクトゲート８の端で注入を行うチャ
ネル注入メモリの書込み・読出し方法を理解するための
半導体不揮発性メモリの断面図である。この場合（．＋
第１図と同様に，書込み時に基板バイアス電圧を印加１
，、読出し時にＯバイアスとずろ． 第５ｃ７１は，第１図の半導体基板内の電位分布図であ
る。ｌｉバ４ ：７”′プ、を印加しない場合の第３図
に比べて，基板バイアスを印加した場合の第５図では、
ド｝ノイ〉・４の端の表面電位がこみ合い、高い電界と
なっている。この高電界によって加速されたキャリアの
ボットエレク１−ロンの発生率は非常に高い。従って、
書込み時に基板バイアスを印加することにより，高い注
人効率が得られる。このことは、チャネルドー・ブを施
す場合には比較的低いドーズ量のドーピングで良いとも
言える。チャネルドーブを低くすれば表面移動度の低下
や．ホットエレクトロンの平均寿命の低下を防ぐことが
できる． 読出し時は、基板バイアスを印加せず５チャネルドーブ
によるしきい値の増大も小さいので、ＯＮ！滞は★矢〈
冫ろ７？がア＆＾ 〔発明の効果】 以上述べた様に本発明により、高い注入効率でオン電流
の高い不揮発性メモリの書込み、読出しが可能となり、
より高速、高集積の不揮発性メモリＩＣが実現できる。
第１図は本発明によるチャネル注入型不揮発性メモリの
書込み読出し方法を説明するための半導体不揮発性メモ
リの断面図。第２図は従来の書込み読出し方法を説明す
るための半導体不揮発性メモリの断面図、第３図は第２
図の半導体基板内の電位分布図、第４図は本発明の別の
チャネル注入型不揮発性メモリの書込み読出し方法を説
明するための半導体不揮発性メモリの断面図、第５図は
第１図の基板バイアスを印加したときの電位分布図であ
る． １ ・半導体基板 ３ ・ ４ ・ ５ ６ ・ ７ ・ ８ ・ ・ソース ・ドレイン ・浮遊ゲート電極 ・制御ゲート電極 ・チャネルドープ領域 ・セレクトゲート
書込み読出し方法を説明するための半導体不揮発性メモ
リの断面図。第２図は従来の書込み読出し方法を説明す
るための半導体不揮発性メモリの断面図、第３図は第２
図の半導体基板内の電位分布図、第４図は本発明の別の
チャネル注入型不揮発性メモリの書込み読出し方法を説
明するための半導体不揮発性メモリの断面図、第５図は
第１図の基板バイアスを印加したときの電位分布図であ
る． １ ・半導体基板 ３ ・ ４ ・ ５ ６ ・ ７ ・ ８ ・ ・ソース ・ドレイン ・浮遊ゲート電極 ・制御ゲート電極 ・チャネルドープ領域 ・セレクトゲート
Claims (1)
- 第一導電型の半導体基板表面に互いに間隔を置いて設
けられた第２導電型のソース領域とドレイン領域と、前
記ソース領域とドレイン領域の間の前記半導体基板表面
に形成されるチャネルと、前記チャネル上に薄い絶縁膜
を介して設けられた浮遊ゲート電極と、前記浮遊ゲート
と強く容量結合した制御ゲート電極から成るチャネルホ
ットエレクトロン注入型不揮発性メモリにおいて、前記
半導体基板とソース領域間にＰＮ接合の逆方向バイアス
を印加して書込みを行い、読出し時に同電位にすること
を特徴とする半導体不揮発性メモリの書込み・読出し方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188063A JPH0352268A (ja) | 1989-07-20 | 1989-07-20 | 半導体不揮発性メモリの書込み・読出し方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188063A JPH0352268A (ja) | 1989-07-20 | 1989-07-20 | 半導体不揮発性メモリの書込み・読出し方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352268A true JPH0352268A (ja) | 1991-03-06 |
Family
ID=16217051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1188063A Pending JPH0352268A (ja) | 1989-07-20 | 1989-07-20 | 半導体不揮発性メモリの書込み・読出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352268A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0646933A2 (en) * | 1993-10-04 | 1995-04-05 | Texas Instruments Incorporated | Method for programming floating-gate memory cells |
| CN104157655A (zh) * | 2014-08-27 | 2014-11-19 | 上海华力微电子有限公司 | Sonos闪存器件及其编译方法 |
| CN104241396A (zh) * | 2014-08-27 | 2014-12-24 | 上海华力微电子有限公司 | n沟道SONOS器件及其编译方法 |
| CN104332469A (zh) * | 2014-08-27 | 2015-02-04 | 上海华力微电子有限公司 | n沟道非易失性存储元件及其编译方法 |
-
1989
- 1989-07-20 JP JP1188063A patent/JPH0352268A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0646933A2 (en) * | 1993-10-04 | 1995-04-05 | Texas Instruments Incorporated | Method for programming floating-gate memory cells |
| EP0646933A3 (en) * | 1993-10-04 | 1995-11-02 | Texas Instruments Inc | Method for programming floating door memory cells. |
| CN104157655A (zh) * | 2014-08-27 | 2014-11-19 | 上海华力微电子有限公司 | Sonos闪存器件及其编译方法 |
| CN104241396A (zh) * | 2014-08-27 | 2014-12-24 | 上海华力微电子有限公司 | n沟道SONOS器件及其编译方法 |
| CN104332469A (zh) * | 2014-08-27 | 2015-02-04 | 上海华力微电子有限公司 | n沟道非易失性存储元件及其编译方法 |
| CN104157655B (zh) * | 2014-08-27 | 2020-02-21 | 上海华力微电子有限公司 | Sonos闪存器件及其编译方法 |
| CN104241396B (zh) * | 2014-08-27 | 2020-05-15 | 上海华力微电子有限公司 | n沟道SONOS器件及其编译方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945393A (en) | Floating gate memory circuit and apparatus | |
| EP0348099A2 (en) | Floating gate memories | |
| GB2041645A (en) | Substrate coupled floating gate memory cell and method of programming | |
| US5053842A (en) | Semiconductor nonvolatile memory | |
| US5617358A (en) | Nonvolatile semiconductor memory device capable of converging threshold voltage with low power supply voltage | |
| JPS649741B2 (ja) | ||
| JPS6137796B2 (ja) | ||
| KR100324191B1 (ko) | 비휘발성반도체기억장치내에서의데이터소거방법 | |
| JPH0352268A (ja) | 半導体不揮発性メモリの書込み・読出し方法 | |
| US6528845B1 (en) | Non-volatile semiconductor memory cell utilizing trapped charge generated by channel-initiated secondary electron injection | |
| JPS61131484A (ja) | 半導体不揮発性メモリ | |
| JPH01304784A (ja) | 半導体不揮発性メモリの製造方法 | |
| JPH06302828A (ja) | 半導体不揮発性記憶装置 | |
| JP3171235B2 (ja) | 不揮発性半導体メモリ | |
| JPH10223784A (ja) | フラッシュメモリセル | |
| KR980006399A (ko) | 불휘발성 반도체 메모리 장치의 소거방법 | |
| JPH0451072B2 (ja) | ||
| JPH02114674A (ja) | 半導体不揮発性メモリの動作方法 | |
| JPS60182777A (ja) | 不揮発性半導体メモリ | |
| US6563163B1 (en) | Nonvolatile memory using deep level capture of carrier at corner structure of oxide film | |
| JPH03101272A (ja) | 半導体装置 | |
| JPH0260170A (ja) | 半導体不揮発性メモリ | |
| JPH02309680A (ja) | 半導体不揮発性メモリ | |
| JP3424898B2 (ja) | 不揮発性半導体記憶装置の書き換え方法 | |
| JPH0722194B2 (ja) | 不揮発性メモリ |